JP4613589B2 - Semiconductor test equipment - Google Patents
Semiconductor test equipment Download PDFInfo
- Publication number
- JP4613589B2 JP4613589B2 JP2004331464A JP2004331464A JP4613589B2 JP 4613589 B2 JP4613589 B2 JP 4613589B2 JP 2004331464 A JP2004331464 A JP 2004331464A JP 2004331464 A JP2004331464 A JP 2004331464A JP 4613589 B2 JP4613589 B2 JP 4613589B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- semiconductor
- wafer
- wafer chuck
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、半導体試験装置及び半導体装置の試験方法に関する。特に本発明は、消費電力を少なくすることができる半導体試験装置及び半導体装置の試験方法に関する。また本発明は、稼働率を上げることができる半導体試験装置及び半導体装置の試験方法に関する。 The present invention relates to a semiconductor test apparatus and a semiconductor device test method. In particular, the present invention relates to a semiconductor test apparatus and a semiconductor device test method that can reduce power consumption. The present invention also relates to a semiconductor test apparatus and a semiconductor device test method that can increase the operating rate.
図１４は、従来の半導体試験装置の構成を示す概略図である。この半導体試験装置は、シリコンウェハ１０２に形成された複数の半導体装置それぞれに試験信号を入力し、その応答信号を受信する装置である。なお、試験信号は、外部の装置（例えばテスター）から入力され、応答信号は、この外部の装置によって解析される。
FIG. 14 is a schematic diagram showing the configuration of a conventional semiconductor test apparatus. This semiconductor test apparatus is an apparatus for inputting a test signal to each of a plurality of semiconductor devices formed on the
この半導体試験装置において、シリコンウェハ１０２はウェハチャック１００上に載置される。ウェハチャック１００の上方では、プローブカード１０４ａがカードホルダー１０４に保持されている。プローブカード１０４ａには複数のプローブ針が設けられている。プローブ針それぞれは、シリコンウェハ１０２上の半導体装置に形成された外部接続端子（例えばバンプ）に接続し、半導体装置との間で試験信号及び応答信号の送受信を行う。
In this semiconductor test apparatus, a
また、ウェハチャック１００の近傍には、ローダー１０３、及びウェハキャリア１０２ａが設置されている。ウェハキャリア１０２ａは、複数のシリコンウェハ１０２をロット単位で保持している。ローダー１０３は、ウェハキャリア１０２ａに保持されているシリコンウェハ１０２を順次ウェハチャック１００上に載置する。
Further, in the vicinity of the
ところで、半導体装置には、高温環境で使用されるものがある。このような半導体装置を試験するためには、半導体装置を加熱する必要がある。ウェハチャック１００にはヒーター１０１が内蔵されている。ウェハチャック１００を加熱することにより、半導体装置が所定の温度（例えば１２５℃）に加熱された状態で、半導体装置の試験が行われる（例えば特許文献１参照）。
高温環境下で半導体装置を試験する場合、ウェハチャックは、例えば１２５℃まで加熱される。このため、ヒーターは多くの電力を消費する。従来は、試験信号の送信及び応答信号の解析を行う外部の装置の動作と、ヒーターの動作は連動していなかった。このため、例えば試験のインターバルが長い場合等、加熱不要なときにおいてもヒーターに電力が供給される場合があった。 When testing a semiconductor device in a high temperature environment, the wafer chuck is heated to, for example, 125 ° C. For this reason, a heater consumes much electric power. Conventionally, the operation of an external device that transmits a test signal and analyzes a response signal and the operation of the heater are not linked. For this reason, for example, when the interval between tests is long, power may be supplied to the heater even when heating is unnecessary.
また、一枚の半導体ウェハには複数の半導体装置が形成されているため、一枚の半導体ウェハの試験は複数回に分けて行われることが多い。しかし、従来は、一枚の半導体ウェハの試験を行っている間、ウェハチャックの全体を一様に加熱していたため、消費電力が多くなっていた。 In addition, since a plurality of semiconductor devices are formed on one semiconductor wafer, the test of one semiconductor wafer is often performed in a plurality of times. However, conventionally, the entire wafer chuck was heated uniformly during the testing of a single semiconductor wafer, which resulted in an increase in power consumption.
また、同一のロットに含まれるシリコンウェハは、連続して同一の条件で試験される。そして、試験対象のロットが入れ替わるときに、必要に応じてウェハチャックの温度が切り替えられる。ところで、あるロットの試験が終了してから次のロットの試験を開始するまでに時間が空く場合がある。このような場合、ウェハチャックの温度は、それまでの試験条件と同一の温度に維持される場合が多い。しかし、次のロットの試験におけるウェハチャックの温度が、維持されている温度とは異なる場合、ウェハチャックは一定の熱容量を有するため、ウェハチャックの温度が変わるまでにある程度の時間が必要になり、試験が行えない時間が長くなる。このため、半導体試験装置の稼働率が下がっていた。これを解決する方法の一つに、同一の試験条件のロットをまとめ、これらを連続して試験することが考えられるが、これにも限界があった。 Further, silicon wafers included in the same lot are continuously tested under the same conditions. Then, when the lot to be tested is switched, the temperature of the wafer chuck is switched as necessary. By the way, there is a case where it takes time from the end of the test of a certain lot to the start of the test of the next lot. In such a case, the temperature of the wafer chuck is often maintained at the same temperature as the previous test conditions. However, if the wafer chuck temperature in the next lot test is different from the maintained temperature, the wafer chuck has a certain heat capacity, so it takes some time for the wafer chuck temperature to change, The time during which testing cannot be performed becomes longer. For this reason, the operating rate of the semiconductor test apparatus was lowered. One solution to this problem is to collect lots of the same test conditions and test them sequentially, but this also has limitations.
本発明は上記のような事情を考慮してなされたものであり、その目的は、消費電力を少なくすることができる半導体試験装置及び半導体装置の試験方法を提供することにある。また、本発明の他の目的は、稼働率を上げることができる半導体試験装置及び半導体装置の試験方法を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor test apparatus and a semiconductor device test method capable of reducing power consumption. Another object of the present invention is to provide a semiconductor test apparatus and a semiconductor device test method capable of increasing the operating rate.
上記課題を解決するため、本発明に係る半導体試験装置は、試験信号を半導体装置に入力し、該半導体装置から応答信号が出力される半導体試験装置であって、
前記半導体装置が形成された半導体ウェハを載置するウェハチャックと、
前記ウェハチャック及び前記半導体ウェハを加熱する加熱部と、
前記半導体ウェハの試験が終了した旨を示す試験終了信号を受信してから、予め定められた時間以内に、新たな半導体ウェハの試験を開始する旨を示す試験開始信号を受信しない場合に、前記加熱部の動作を終了させる制御部と、
を具備する。
In order to solve the above problems, a semiconductor test apparatus according to the present invention is a semiconductor test apparatus in which a test signal is input to a semiconductor device, and a response signal is output from the semiconductor device.
A wafer chuck for mounting a semiconductor wafer on which the semiconductor device is formed;
A heating unit for heating the wafer chuck and the semiconductor wafer;
In a case where a test start signal indicating that a test of a new semiconductor wafer is started within a predetermined time after receiving a test end signal indicating that the test of the semiconductor wafer is completed, A control unit for terminating the operation of the heating unit;
It comprises.
この半導体試験装置によれば、制御部は、試験終了信号を受信してから予め定められた時間以内（例えば３時間以内）に試験開始信号を受信しない場合に、加熱部の動作を終了させる。このため、加熱部で消費される電力量を削減することができる。 According to this semiconductor test apparatus, the control unit ends the operation of the heating unit when the test start signal is not received within a predetermined time (for example, within 3 hours) after receiving the test end signal. For this reason, the electric energy consumed by a heating part can be reduced.
本発明に係る他の半導体試験装置は、試験信号を半導体装置に入力し、該半導体装置から応答信号が出力される半導体試験装置であって、
半導体装置が形成された半導体ウェハを載置するウェハチャックと、
前記ウェハチャック及び前記半導体ウェハを加熱する加熱部と、
前記半導体ウェハの試験が終了した旨を示す試験終了信号を受信してから、予め定められた時間以内に、新たな半導体ウェハの試験を開始する旨を示す試験開始信号を受信しない場合に、前記ウェハチャックの温度を待機温度にする制御部と、
を具備する。
Another semiconductor test apparatus according to the present invention is a semiconductor test apparatus in which a test signal is input to a semiconductor device, and a response signal is output from the semiconductor device,
A wafer chuck for mounting a semiconductor wafer on which a semiconductor device is formed;
A heating unit for heating the wafer chuck and the semiconductor wafer;
In a case where a test start signal indicating that a test of a new semiconductor wafer is started within a predetermined time after receiving a test end signal indicating that the test of the semiconductor wafer is completed, A controller that sets the temperature of the wafer chuck to a standby temperature;
It comprises.
この半導体試験装置によれば、制御部は、試験終了信号を受信してから予め定められた時間以内（例えば３時間以内）に試験開始信号を受信しない場合に、ウェハチャックの温度を待機温度にする。待機温度は、例えば半導体装置の試験温度の平均値、又は荷重平均値である。従って、ウェハチャック１０が次のロットの試験温度になるまでに必要な時間の平均値は、従来と比べて短くなり、半導体試験装置の稼働率が、従来と比べて高くなる。
According to this semiconductor test apparatus, the control unit sets the temperature of the wafer chuck to the standby temperature when the test start signal is not received within a predetermined time (for example, within 3 hours) after receiving the test end signal. To do. The standby temperature is, for example, an average value of test temperatures of semiconductor devices or a load average value. Therefore, the average value of the time required until the
前記半導体試験装置が、複数の前記半導体ウェハを互いに異なる温度で試験する場合、前記制御部は、現在の前記ウェハチャックの温度と、新たな半導体ウェハの試験を行う際の前記ウェハチャックの温度とに基づいて、前記予め定められた時間を設定してもよい。 When the semiconductor test apparatus tests a plurality of the semiconductor wafers at different temperatures, the control unit determines the current temperature of the wafer chuck and the temperature of the wafer chuck when a new semiconductor wafer is tested. Based on the above, the predetermined time may be set.
本発明に係る他の半導体試験装置は、試験信号を半導体装置に入力し、該半導体装置から応答信号が出力される半導体試験装置であって、
半導体装置が形成された半導体ウェハを載置し、複数の区画に区画されているウェハチャックと、
前記ウェハチャックを前記区画ごとに加熱する加熱部と、
前記ウェハチャックのいずれの前記区画を加熱するかを制御する制御部とを具備する。
Another semiconductor test apparatus according to the present invention is a semiconductor test apparatus in which a test signal is input to a semiconductor device, and a response signal is output from the semiconductor device,
A wafer chuck on which a semiconductor wafer on which a semiconductor device is formed is placed and divided into a plurality of sections;
A heating unit for heating the wafer chuck for each of the sections;
A controller for controlling which section of the wafer chuck is heated.
この半導体試験装置によれば、ウェハチャックの必要な区画のみを加熱することができる。従って、従来と比べて加熱部が消費する電力量を少なくすることができる。 According to this semiconductor test apparatus, only the necessary section of the wafer chuck can be heated. Therefore, it is possible to reduce the amount of power consumed by the heating unit as compared with the conventional case.
半導体ウェハに複数の前記半導体装置が形成されている場合、前記半導体試験装置は、前記半導体ウェハを複数の領域に分けて試験し、前記制御部は、試験が行われている前記領域と重なる前記区画を、前記加熱部を用いて加熱してもよい。この場合、前記制御部は、前記試験が行われている領域の周囲に位置する前記区画を、更に前記加熱部を用いて加熱してもよい。 When a plurality of the semiconductor devices are formed on a semiconductor wafer, the semiconductor test device tests the semiconductor wafer by dividing it into a plurality of regions, and the control unit overlaps the region where the test is performed. The compartment may be heated using the heating unit. In this case, the control unit may further heat the section located around the region where the test is performed using the heating unit.
前記半導体ウェハには複数の前記半導体装置が形成されており、前記半導体試験装置は、前記半導体ウェハを複数の領域に分けて試験し、前記制御部は、予め前記ウェハチャックの全区画を加熱しておき、試験が終了した領域と重なる前記区画から順に加熱を終了させてもよい。 A plurality of the semiconductor devices are formed on the semiconductor wafer, the semiconductor test device tests the semiconductor wafer by dividing it into a plurality of regions, and the control unit heats all sections of the wafer chuck in advance. In addition, the heating may be sequentially terminated from the section overlapping the region where the test is completed.
ウェハチャックは、前記複数の区画それぞれの間に溝を具備してもよい。また、ウェハチャックは、前記複数の区画それぞれの間に、該ウェハチャックの本体より断熱性が高い材料から形成された断熱部材を具備してもよい。これらの場合、他の区画に熱が逃げにくくなるため、加熱部が消費する電力量をさらに少なくすることができる。 The wafer chuck may include a groove between each of the plurality of sections. The wafer chuck may include a heat insulating member formed of a material having higher heat insulating properties than the main body of the wafer chuck between each of the plurality of sections. In these cases, it is difficult for heat to escape to other sections, so that the amount of power consumed by the heating unit can be further reduced.
本発明に係る半導体装置の試験方法は、半導体試験装置のウェハチャックに半導体ウェハを載置する工程と、
前記ウェハチャックが加熱された状態で、試験信号を前記半導体ウェハに形成された半導体装置に入力し、該半導体装置から出力される応答信号を受信することにより、前記半導体装置を試験する工程と、
前記半導体ウェハ上の前記半導体装置の試験が終了した旨を示す試験終了信号を取得してから予め定められた時間以内に、新たな半導体ウェハに形成された半導体装置の試験を開始する旨を示す試験開始信号を取得しない場合に、前記半導体試験装置の制御部が、前記ウェハチャックの加熱を終了させる工程とを具備する。
A method for testing a semiconductor device according to the present invention includes a step of placing a semiconductor wafer on a wafer chuck of a semiconductor test device,
Testing the semiconductor device by inputting a test signal to the semiconductor device formed on the semiconductor wafer and receiving a response signal output from the semiconductor device while the wafer chuck is heated;
Indicates that a test of a semiconductor device formed on a new semiconductor wafer is started within a predetermined time after obtaining a test end signal indicating that the test of the semiconductor device on the semiconductor wafer is completed. And a step of ending heating of the wafer chuck when the test start signal is not acquired.
本発明に係る他の半導体装置の試験方法は、半導体試験装置のウェハチャックに半導体ウェハを載置する工程と、
前記ウェハチャックが加熱された状態で、試験信号を前記半導体ウェハに形成された半導体装置に入力し、該半導体装置から出力される応答信号を受信することにより、前記半導体装置を試験する工程と、
前記半導体ウェハ上の前記半導体装置の試験が終了した旨を示す試験終了信号を取得してから予め定められた時間以内に、新たな半導体ウェハに形成された半導体装置の試験を開始する旨を示す試験開始信号を取得しない場合に、前記半導体試験装置の制御部が、前記ウェハチャックを待機温度にする工程とを具備する。
Another method for testing a semiconductor device according to the present invention includes a step of placing a semiconductor wafer on a wafer chuck of a semiconductor test device,
Testing the semiconductor device by inputting a test signal to the semiconductor device formed on the semiconductor wafer and receiving a response signal output from the semiconductor device while the wafer chuck is heated;
Indicates that a test of a semiconductor device formed on a new semiconductor wafer is started within a predetermined time after obtaining a test end signal indicating that the test of the semiconductor device on the semiconductor wafer is completed. A step of setting the wafer chuck to a standby temperature when the test start signal is not acquired.
本発明に係る他の半導体装置の試験方法は、複数の区画に区画されているウェハチャックに、複数の半導体装置が形成された半導体ウェハを載置する工程と、
前記ウェハチャックを前記区画別に加熱し、加熱されている前記区画上に位置する前記半導体装置の試験を行う工程とを具備する。
Another method for testing a semiconductor device according to the present invention includes a step of placing a semiconductor wafer on which a plurality of semiconductor devices are formed on a wafer chuck partitioned into a plurality of sections,
Heating the wafer chuck for each of the sections, and testing the semiconductor device located on the heated section.
本発明に係る他の半導体装置の試験方法は、複数の区画に区画されているウェハチャックに、複数の半導体装置が形成された半導体ウェハを載置する工程と、
前記ウェハチャックの全体を加熱しておき、前記半導体装置の試験が終了する毎に、該半導体装置の下に位置する前記区画の加熱を終了する工程とを具備する。
Another method for testing a semiconductor device according to the present invention includes a step of placing a semiconductor wafer on which a plurality of semiconductor devices are formed on a wafer chuck partitioned into a plurality of sections,
Heating the whole wafer chuck, and ending heating of the section located under the semiconductor device every time the test of the semiconductor device is completed.
以下、図面を参照して本発明の実施形態について説明する。図１は、第１の実施形態に係る半導体試験装置の構成を示す概略図である。この半導体試験装置は、外部の装置（例えばテスター）から入力された試験信号を、シリコンウェハに形成された複数の半導体装置それぞれに入力し、さらに、半導体装置それぞれから得られた応答信号を、試験信号を生成した装置に出力するものである。なお、半導体装置は、常温下（例えば２５℃）及び高温下（例えば１２５℃）のいずれか、若しくは双方で試験されるが、これらに加えて常温より低い温度で試験される場合もある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a schematic diagram showing the configuration of the semiconductor test apparatus according to the first embodiment. In this semiconductor test apparatus, a test signal input from an external apparatus (for example, a tester) is input to each of a plurality of semiconductor devices formed on a silicon wafer, and a response signal obtained from each of the semiconductor devices is tested. The signal is output to the device that generated the signal. The semiconductor device is tested at room temperature (for example, 25 ° C.) and / or at a high temperature (for example, 125 ° C.), or both. In addition, the semiconductor device may be tested at a temperature lower than room temperature.
複数のシリコンウェハ２は、キャリア２ａ単位で半導体装置内に搬入及び搬出される。キャリア２ａに保持されているシリコンウェハ２は、ローダー１２によってキャリア２ａから取り出され、ウェハチャック１０上に載置されて試験される。ローダー１２は、制御部１６によって制御され、試験が終了すると、ウェハチャック１０上のシリコンウェハ２を新たなシリコンウェハ２に交換する。
The plurality of
シリコンウェハ２に形成された半導体装置（図示せず）には、複数のパッド（図示せず）が形成されている。これらのパッドそれぞれにプローブカード１４ａのプローブ針が接触する。これにより、プローブ針及びパッドを介して、プローブカード１４ａと半導体装置の間で、試験信号及び応答信号の入出力が行われる。プローブカード１４ａはカードホルダー１４に保持されている。
A plurality of pads (not shown) are formed on a semiconductor device (not shown) formed on the
半導体装置とプローブ針の接触は、ウェハチャック１０を移動させることにより行われる。ウェハチャック１０は上下方向及び平面方向に移動可能であり、かつ回転することができる。
The contact between the semiconductor device and the probe needle is performed by moving the
また、ウェハチャック１０には、シリコンウェハ２を加熱するために、ヒーター１１が内蔵されている。ヒーター１１は制御部１６によって制御され、ウェハチャック１０を、例えば１２５℃まで加熱することができる。
The
制御部１６は、上記した制御のほか、入出力インターフェース１８を介して、外部の装置（例えばテスター）との間で信号の入出力を行う。入出力インターフェース１８から出力される信号は、例えば半導体装置から得られた応答信号である。入出力インターフェース１８から入力される信号は、例えば半導体装置に入力する試験信号、新たなロットの試験を開始する旨を示す試験開始信号、及び現在搬入されているロットが有するすべてのシリコンウェハ２の試験が終了した旨を示す試験終了信号である。
In addition to the control described above, the
また、制御部１６は、データベース１６ａに接続している。データベース１６ａには、試験すべき半導体装置及びその外部接続端子の座標、ならびに試験時のウェハチャック１０の加熱温度が、シリコンウェハ２に形成された半導体装置の種類ごとに格納されている。
The
制御部１６には、作業者によって、入力部２０からシリコンウェハ２に形成された半導体装置の種類が入力される。制御部１６は、入力された半導体装置の種類をデータベース１６ａに照会し、試験すべき半導体装置及びその外部接続端子それぞれの座標、ならびにヒーターの設定温度をデータベース１６ａから読み出す。制御部１６は、ヒーターの温度設定、半導体装置の座標、試験開始信号及び試験終了信号に基づいて、ウェハチャック１０、ヒーター１１、ローダー１２及びカードホルダー１４を制御する。
The type of the semiconductor device formed on the
また、制御部１６には、作業者によって、入力部２０から、試験終了信号を受信してからヒーター１１をオフにするまでの時間ｔ４が入力される。時間ｔ４は、例えば３時間である。制御部１６は、試験終了信号を受信してから時間ｔ４以内に次の試験開始信号を受信しない場合、ヒーター１１をオフにするか、又はウェハチャック１０の温度を待機温度に設定する。待機温度は、作業者によって入力部２０から入力されるが、その温度は、例えば半導体装置で行われる試験における平均加熱温度、又は加重平均温度である。
In addition, the time t 4 from when the test end signal is received to when the
図２は、図１に示した半導体試験装置の第１の動作例を示すフローチャートである。図３は、第１の動作例における信号のタイミングチャートである。本動作例において、制御部１６は、外部の装置から試験開始信号を受信する（Ｓ２）と、シリコンウェハ２に形成された半導体装置の種類を用いて、データベース１６ａからウェハチャック１０の加熱温度を読み出し、ウェハチャック１０の温度に設定する。そして、ヒーター１１をオンにして、ウェハチャック１０の加熱を開始する（Ｓ４）。
FIG. 2 is a flowchart showing a first operation example of the semiconductor test apparatus shown in FIG. FIG. 3 is a timing chart of signals in the first operation example. In this operation example, when the
また、制御部１６は、ローダー１２を制御してシリコンウェハ２をウェハチャック１０上に載置する。そして、ウェハチャック１０が設定された温度まで昇温すると、プローブカード１４ａをシリコンウェハ２の半導体装置に接続する。そして、試験が開始される（Ｓ６）。詳細には、外部の装置で試験信号が生成され、この試験信号が、入出力インターフェース１８、制御部１６及びプローブカード１４ａを介して半導体装置に入力される。半導体装置では、試験信号に対する応答信号が生成され、この応答信号が、プローブカード１４ａ、制御部１６、及び入出力インターフェース１８を介して外部の装置に出力される。外部の装置は応答信号を解析し、半導体装置の電気的特性が正常か否か判断する。
The
シリコンウェハ２上のすべての半導体装置を試験すると、制御部１６は、ローダー１２を制御してウェハチャック１０上のシリコンウェハ２を入れ替え、引き続き試験を行う。ウェハキャリア２ａが有するすべてのシリコンウェハ２の試験が終了すると、外部の装置は、制御部１６に試験終了信号を出力する（Ｓ８）。制御部１６は、ヒーター１１をそのままの温度に維持する。また、キャリア２ａは入れ替えられる。
When all the semiconductor devices on the
そして、制御部１６は、一定時間ｔ４以内に次の試験開始信号を受信すると（Ｓ１０：Ｙｅｓ）、入れ替えられたキャリア２ａが保持するシリコンウェハ２の試験を開始する（Ｓ６）。一定時間ｔ４以内に次の試験開始信号を受信しない場合（Ｓ１０：Ｎｏ）、制御部１６は、節電のためにヒーター１１をオフにする（Ｓ１２）。
Then, the
図４は、図１に示した半導体試験装置の第２の動作例を示すフローチャートである。本動作例は、一定時間ｔ４以内に次の試験開始信号を受信しない場合（Ｓ１０：Ｎｏ）、制御部がヒーター１１を待機温度に設定する点が、第１の動作と異なる。これ以外の動作は第１の例と同一であるため、説明を省略する。
FIG. 4 is a flowchart showing a second operation example of the semiconductor test apparatus shown in FIG. This operation example does not receive the next test start signal within a predetermined time t 4 (S10: No), the control unit that sets a
第２の動作において、試験が終了してから一定時間ｔ４以内に次の試験が開始しない場合（Ｓ１０：Ｎｏ）、ヒーター１１は待機温度に設定される（Ｓ１４）。待機温度は、例えばシリコンウェハ２に形成された半導体装置の試験温度の平均値である。このため、ウェハチャック１０が次のロットの試験温度になるまでに必要な時間の平均値は、従来と比べて短くなる。従って、半導体試験装置の稼働率は、従来と比べて高くなる。
In a second operation, if the test does not start the next test predetermined time t 4 within the ends (S10: No), the
以上、本発明の第１の実施形態によれば、制御部１６は、キャリア２ａが有するすべてのシリコンウェハ２の試験が終了した旨を示す試験終了信号を受信してから一定時間ｔ４以内に、次のキャリア２ａが有するシリコンウェハ２の試験を開始する旨を示す試験開始信号を受信しない場合、制御部１６は、ヒーター１１をオフにする。このため、半導体試験装置の消費電力を削減することができる。
As described above, according to the first embodiment of the present invention, the
また、半導体装置の稼働率を上げたい場合、制御部１６は、試験終了信号を受信してから一定時間ｔ４以内に試験開始信号を受信しない場合に、ヒーター１１を待機温度に設定する。このため、ウェハチャック１０が次のロットの試験温度になるまでに必要な時間の平均値は、従来と比べて短くなる。従って、半導体試験装置の稼働率は、従来と比べて高くなる。
Also, if you want to increase the operating rate of the semiconductor device, the
図５は、第２の実施形態に係る半導体試験装置の構成を説明する為の概略図である。この半導体試験装置は、動作時に、作業者が、入力部２０を介して制御部１６に試験スケジュールを入力し、制御部１６が、この試験スケジュールを用いて、試験終了信号を受信してからヒーター１１をオフにするまでの時間ｔ４を設定する点が、第１の実施形態と異なる。これに伴い、データベース１６ａに保持されているデータの構成も第１の実施形態と異なる。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
FIG. 5 is a schematic diagram for explaining a configuration of a semiconductor test apparatus according to the second embodiment. In this semiconductor test apparatus, during operation, an operator inputs a test schedule to the
図６は、データベース１６ａに保持されているデータの一部を、テーブル形式で示す図である。図６に示していないが、データベース１６ａには、第１の実施形態と同様に、試験すべき半導体装置及び外部入力端子の座標、及び試験時の加熱温度が、シリコンウェハ２の種類ごとに格納されている。さらにデータベース１６ａには、図６に示すように、試験終了信号を受信してからヒーター１１をオフにするまでの時間ｔ４が、試験終了信号受信前のウェハチャック１０の温度（すなわち今回の試験における温度）と次回の試験におけるウェハチャック１０の温度の組み合わせに対応付けて格納されている。
FIG. 6 is a diagram showing a part of data held in the
作業者が制御部１６に入力する試験スケジュールには、ロット別の半導体装置の種類が、試験が行われるロット順に記録されている。制御部１６は、この試験順に並んだ半導体装置の種類それぞれをデータベース１６ａに照会して、ウェハチャック１０の加熱温度に変換する。
In the test schedule input by the operator to the
図７は、図５に示した半導体試験装置の動作例を示すフローチャートである。本動作例において、半導体試験装置は、外部の装置から試験開始信号を受信する（Ｓ２２）と、制御部１６は、これから試験を行うロットの半導体装置の種類、及びその次に試験を行うロットの半導体装置の種類をデータベース１６ａに照らし合わせ、ウェハチャック１０の今回のロットにおける設定温度、及び次ロットにおける設定温度それぞれを読み出す。そして、これら２つの設定温度を、図６に示したデータに照会し、時間ｔ４を設定する（Ｓ２４）。
FIG. 7 is a flowchart showing an operation example of the semiconductor test apparatus shown in FIG. In this operation example, when the semiconductor test apparatus receives a test start signal from an external apparatus (S22), the
次いで、ウェハチャック１０が設定温度になるようにヒーター１１を制御する（Ｓ２６）。ウェハチャック１０が設定温度になったら、シリコンウェハ２上の半導体装置の試験を開始する（Ｓ２８）。この試験の内容は、第１の実施形態と同様である。
Next, the
その後、制御部１６は、外部の装置から試験終了信号を受信する（Ｓ３０）。制御部１６は、ヒーター１１をそのままの温度に維持する。また、作業者はキャリア２ａを入れ替える。
Thereafter, the
そして、制御部１６は、設定した時間ｔ４以内に次の試験開始信号を受信すると（Ｓ３２：Ｙｅｓ）、次ロットの半導体装置の種類をデータベース１６ａに照らし合わせ、次ロットにおけるウェハチャック１０の設定温度を読み出す。そして、この設定温度と、今回のロットにおける設定温度を、図６に示したデータに照会し、時間ｔ４を設定する（Ｓ２４）。以降、同様の動作を繰り返す。
Then, the
時間ｔ４以内に次の試験開始信号を受信しない場合（Ｓ３２：Ｎｏ）、制御部１６は、節電のためにヒーター１１をオフにするか、又は装置の稼働率を上げるために待機温度にする（Ｓ３４）。
以上、第２の実施形態によれば、第１の実施形態と同一の効果を得ることができる。また、制御部１６が、データベース１６ａに格納されているデータに基づいて、試験終了信号を受信してからヒーター１１をオフ又は待機温度にするまでの時間ｔ４を設定する。このため、作業者に負荷をかけることなく、確実に時間ｔ４を適切な値に設定することができる。
If it does not receive the next test start signal time t 4 within (S32: No), the
As described above, according to the second embodiment, the same effect as that of the first embodiment can be obtained. The
図８（Ａ）は、第３の実施形態に係る半導体試験装置の構成を説明する為の側面概略図であり、図８（Ｂ）は、本半導体試験装置におけるウェハチャック１０の平面図である。本実施形態は、ウェハチャック１０が複数の区画１０ａに区画されており、それぞれの区画１０ａごとにヒーター１１ａが設けられている点、及び制御部１６が、複数のヒーター１１ａそれぞれを個別に制御できる点が、第１の実施形態と異なる。他の構成は第１の実施形態と同一であるため、説明を省略する。
FIG. 8A is a schematic side view for explaining the configuration of the semiconductor test apparatus according to the third embodiment, and FIG. 8B is a plan view of the
プローブカード１４ａはシリコンウェハ２よりも小さく、一回の試験で、シリコンウェハ２に形成された複数の半導体装置の一部に対して試験を行う。このため、シリコンウェハ２に形成された複数の半導体装置は、複数のエリアに分割されて試験される。ウェハチャック１０の区画１０ａは、プローブカード１４ａが一回に試験するエリアそれぞれに対応している。
The
なお、制御部１６は、ウェハチャック１０を平面方向に移動させることにより、プローブカード１４ａが試験するシリコンウェハ２のエリアを変更する。このとき、制御部１６は、ウェハチャック１０の位置に基づいて、プローブカード１４ａが試験を行っているエリアを特定する。
The
図９の各図は、制御部１６によるヒーター１１ａの第１の制御例を説明する為のウェハチャック１０の平面図である。まず、ウェハチャック１０上にシリコンウェハ２が載置される。そして、図９（Ａ）に示すように、制御部１６は、エリアごとに順次シリコンウェハ２上の半導体装置を試験していく。このとき、制御部１６は、ヒーター１１ａそれぞれを制御し、現在試験が行われているエリアに対応する区画１０ａ（網かけのハッチングで示す）と、その周囲に位置する区画１０ａ（斜線のハッチングで示す）を加熱し、試験を行うための温度にする。なお、その他の区画１０ａは加熱しない。従って、半導体試験装置の消費電力は、従来と比べて小さくなる。
Each drawing of FIG. 9 is a plan view of the
図９（Ａ）に示すエリアの試験が終了すると、図９（Ｂ）に示すように、隣のエリアに位置する半導体装置の試験を行う。新たに試験が行われるエリアに対応する区画１０ａは、予め加熱されている。このため、隣のエリアの試験はすぐに行える。
When the test of the area shown in FIG. 9A is completed, the semiconductor device located in the adjacent area is tested as shown in FIG. 9B. The
図１０は、制御部１６によるヒーター１１ａの第２の制御例を説明する為のウェハチャック１０の平面図である。本図において、加熱されている区画１０ａにはハッチングが施されている。本制御例において、制御部１６は、予めすべての区画１０ａが加熱されるように、ヒーター１１ａそれぞれを制御する。そして、試験が終了したエリアに対応する区画１０ａから、順次ヒーター１１ａをオフにして、消費電力の削減を行う。この場合、試験が終了した直後にヒーター１１ａをオフにしてもよいし、更に次のエリアの試験が終了してからヒーター１１ａをオフにしてもよい。なお、その区画１０ａに隣接するすべてのエリアの試験が終了してから、ヒーター１１ａをオフにしてもよい。
FIG. 10 is a plan view of the
以上、第３の実施形態によれば、ウェハチャック１０は複数の区画１０ａに区画されており、制御部１６は、区画１０ａごとに加熱することができる。従って、半導体試験装置の消費電力を、従来と比べて小さくすることができる。
なお本実施形態において、試験温度に加熱されていない区画１０ａは、待機温度に維持されていてもよい。
As described above, according to the third embodiment, the
In the present embodiment, the
図１１は、第４の実施形態に係る半導体試験装置の構成を説明する為の概略図である。本実施形態は、撮像装置１９を有している点、及び撮像装置１９による画像を用いて制御部１６が複数のヒーター１１ａそれぞれを制御する点が、第３の実施形態と異なる。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
FIG. 11 is a schematic diagram for explaining a configuration of a semiconductor test apparatus according to the fourth embodiment. The present embodiment is different from the third embodiment in that it has an
本実施形態において、撮像装置１９は、プローブカード１４ａ及びウェハチャック１０上のシリコンウェハ２それぞれを撮像する。制御部１６は、撮像装置１９が撮像した画像を解析し、プローブカード１４ａに設けられているプローブ針の針先を検出することにより、プローブカード１４ａの４隅それぞれに位置するプローブ針の座標を認識する。そして、制御部１６は、ウェハチャック１０上のエリアのうち、プローブカード１４ａの４隅のプローブ針から特定されるプローブエリア領域のいずれか一部分と水平位置が重なっているエリアを、プローブカード１４ａが試験しているエリアと認識する。なお、これ以外の半導体試験装置の動作は、制御部１６が行う制御も含めて第３の実施形態と同一である。
In this embodiment, the
本実施形態においても、第３の実施形態と同一の効果を得ることができる。また、半導体装置のパッドに異物が付着している場合等、プローブ針がパッドにうまく接続しない場合、作業員が、撮像装置１９の画像を見ながらマニュアル作業でプローブ針とパッドを接続させることができる。
Also in this embodiment, the same effect as the third embodiment can be obtained. Further, when the probe needle does not connect well to the pad, such as when foreign matter adheres to the pad of the semiconductor device, the worker may connect the probe needle and the pad manually while looking at the image of the
図１２は、第５の実施形態に係る半導体製造装置のウェハチャック１０の側面図である。本実施形態は、ウェハチャック１０の構成を除いて第３の実施形態と同一である。以下、ウェハチャック１０以外の構成要素の説明を省略する。
FIG. 12 is a side view of the
本実施形態において、ウェハチャック１０は、複数の区画１０ａに区画されており、それぞれの区画１０ａごとにヒーター１１ａが設けられている。各区画１０ａの間には溝１０ｂが設けられており、互いの間で伝熱しないようになっている。
In the present embodiment, the
この半導体製造装置では、試験が行われるエリアに対応する区画１０ａが加熱される。また、次に試験が行われるエリアに対応する区画１０ａが余熱されており、速やかに試験が開始できるようになっている。そして、次のエリアに対する試験が開始すると、その次に試験が行われるエリアに対応する区画１０ａが余熱され始める。
この半導体試験装置においても、ウェハチャック１０の一部のみが加熱されるため、従来と比べて消費電力は少なくなる。なお、余熱される区画１０ａは一つのみでもよいが、複数であってもよい。
In this semiconductor manufacturing apparatus, the
Also in this semiconductor test apparatus, since only a part of the
図１３は、第６の実施形態に係る半導体製造装置のウェハチャック１０の側面図である。本実施形態は、ウェハチャック１０の溝１０ｂに断熱材１０ｃが埋め込まれている点を除いて、第５の実施形態と同一である。断熱材１０ｃは、半導体装置の試験温度（例えば１２５℃）に耐える程度の耐熱性を有している。
FIG. 13 is a side view of the
この半導体試験装置の動作は、第５の実施形態と同一である。本半導体試験装置においても、ウェハチャック１０の一部のみが加熱されるため、従来と比べて消費電力は少なくなる。
The operation of this semiconductor test apparatus is the same as that of the fifth embodiment. Also in this semiconductor test apparatus, since only a part of the
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。 Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.
２，１０２…シリコンウェハ、２ａ，１０２ａ…キャリア、１０，１００…ウェハチャック、１０ａ…区画、１０ｂ…溝、１０ｃ…断熱材、１１，１１ａ，１０１…ヒーター、１２，１０３…ローダー、１４，１０４…カードホルダー、１４ａ，１０４ａ…カードホルダー、１６…制御部、１６ａ…データベース、１８…入出力インターベース、１９…撮像装置、２０…入力部 DESCRIPTION OF SYMBOLS 2,102 ... Silicon wafer, 2a, 102a ... Carrier, 10,100 ... Wafer chuck, 10a ... Compartment, 10b ... Groove, 10c ... Insulation, 11, 11a, 101 ... Heater, 12, 103 ... Loader, 14, 104 ... Card holder, 14a, 104a ... Card holder, 16 ... Control part, 16a ... Database, 18 ... Input / output interface, 19 ... Imaging device, 20 ... Input part
Claims (2)
置であって、
前記半導体装置が形成された半導体ウェハを載置するウェハチャックと、
前記ウェハチャック及び前記半導体ウェハを加熱する加熱部と、
前記半導体ウェハの試験が終了した旨を示す試験終了信号を受信してから、予め定めら
れた時間以内に、新たな半導体ウェハの試験を開始する旨を示す試験開始信号を受信しな
い場合に、前記加熱部の動作を終了させる制御部と、
を具備し、
前記半導体試験装置は、複数の前記半導体ウェハを互いに異なる温度で試験し、
現在の前記ウェハチャックの温度と、新たな半導体ウェハの試験を行う際の前記ウェハ
チャックの温度とに基づいて、前記予め定められた時間が設定される半導体試験装置。
A semiconductor test apparatus that inputs a test signal to a semiconductor device and outputs a response signal from the semiconductor device,
A wafer chuck for mounting a semiconductor wafer on which the semiconductor device is formed;
A heating unit for heating the wafer chuck and the semiconductor wafer;
In a case where a test start signal indicating that a test of a new semiconductor wafer is started within a predetermined time after receiving a test end signal indicating that the test of the semiconductor wafer is completed, A control unit for terminating the operation of the heating unit;
Equipped with,
The semiconductor test apparatus tests a plurality of the semiconductor wafers at different temperatures,
The current temperature of the wafer chuck and the wafer when testing a new semiconductor wafer
A semiconductor test apparatus in which the predetermined time is set based on the temperature of the chuck.
置であって、
半導体装置が形成された半導体ウェハを載置するウェハチャックと、
前記ウェハチャック及び前記半導体ウェハを加熱する加熱部と、
前記半導体ウェハの試験が終了した旨を示す試験終了信号を受信してから、予め定めら
れた時間以内に、新たな半導体ウェハの試験を開始する旨を示す試験開始信号を受信しな
い場合に、前記ウェハチャックの温度を待機温度にする制御部と、
を具備し、
前記半導体試験装置は、複数の前記半導体ウェハを互いに異なる温度で試験し、
現在の前記ウェハチャックの温度と、新たな半導体ウェハの試験を行う際の前記ウェハ
チャックの温度とに基づいて、前記予め定められた時間が設定される半導体試験装置。 A semiconductor test apparatus that inputs a test signal to a semiconductor device and outputs a response signal from the semiconductor device,
A wafer chuck for mounting a semiconductor wafer on which a semiconductor device is formed;
A heating unit for heating the wafer chuck and the semiconductor wafer;
In a case where a test start signal indicating that a test of a new semiconductor wafer is started within a predetermined time after receiving a test end signal indicating that the test of the semiconductor wafer is completed, A controller that sets the temperature of the wafer chuck to a standby temperature;
Equipped with,
The semiconductor test apparatus tests a plurality of the semiconductor wafers at different temperatures,
The current temperature of the wafer chuck and the wafer when testing a new semiconductor wafer
A semiconductor test apparatus in which the predetermined time is set based on the temperature of the chuck.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004331464A JP4613589B2 (en) | 2004-11-16 | 2004-11-16 | Semiconductor test equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004331464A JP4613589B2 (en) | 2004-11-16 | 2004-11-16 | Semiconductor test equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006147612A JP2006147612A (en) | 2006-06-08 |
| JP4613589B2 true JP4613589B2 (en) | 2011-01-19 |
Family
ID=36626981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004331464A Expired - Fee Related JP4613589B2 (en) | 2004-11-16 | 2004-11-16 | Semiconductor test equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4613589B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023046600A (en) * | 2021-09-24 | 2023-04-05 | 東京エレクトロン株式会社 | Substrate mounting mechanism, inspection device, and inspection method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210683A (en) * | 2000-01-25 | 2001-08-03 | Tokyo Seimitsu Co Ltd | Chucking mechanism of prober |
| JP2002184558A (en) * | 2000-12-12 | 2002-06-28 | Ibiden Co Ltd | Heater |
| JP2004140296A (en) * | 2002-10-21 | 2004-05-13 | Tokyo Electron Ltd | Probe apparatus for temperature control of inspected object, and probe inspection method |
-
2004
- 2004-11-16 JP JP2004331464A patent/JP4613589B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210683A (en) * | 2000-01-25 | 2001-08-03 | Tokyo Seimitsu Co Ltd | Chucking mechanism of prober |
| JP2002184558A (en) * | 2000-12-12 | 2002-06-28 | Ibiden Co Ltd | Heater |
| JP2004140296A (en) * | 2002-10-21 | 2004-05-13 | Tokyo Electron Ltd | Probe apparatus for temperature control of inspected object, and probe inspection method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006147612A (en) | 2006-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7492176B2 (en) | Prober and probe contact method | |
| EP2876451B1 (en) | Prober | |
| US5517126A (en) | Probe apparatus | |
| KR101169830B1 (en) | Wafer inspecting apparatus, wafer inspecting method and computer readable recording media | |
| JP2009099693A (en) | Test device | |
| JP5529769B2 (en) | Probe card thermal stabilization method and inspection apparatus | |
| CN100438047C (en) | Transfer base substrate and method of semiconductor device | |
| JP2003344498A (en) | Semiconductor tester | |
| JP4932618B2 (en) | Inspection method and program recording medium recording this method | |
| JP4613589B2 (en) | Semiconductor test equipment | |
| JP2006339456A (en) | Electronic device manufacturing method and probe card manufacturing method | |
| JP2007324508A (en) | Inspection method and inspection apparatus for semiconductor wafer | |
| JP2009145151A (en) | Temperature control method | |
| JP2009070874A (en) | Inspection device | |
| JP2003344478A (en) | Inspection device and inspection method | |
| JP2005228788A (en) | Method of aligning wafer with probe card, probe inspecting method, and probe inspection device | |
| JP4936705B2 (en) | Prober | |
| KR100831990B1 (en) | Method and apparatus of soaking pin of prober card | |
| US20140253154A1 (en) | Probing method, probe card for performing the method, and probing apparatus including the probe card | |
| JP4911954B2 (en) | Prober | |
| JP2007129090A (en) | Wafer test system, prober, wafer test method and probe card | |
| US20220341967A1 (en) | Probe card having power converter and test system including the same | |
| JP2007121245A (en) | Probe card | |
| JPH1174321A (en) | Prober | |
| JP2010040750A (en) | Method of inspecting semiconductor wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101004 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |