JP4600226B2 - Electric motor drive control device - Google Patents

Electric motor drive control device Download PDF

Info

Publication number
JP4600226B2
JP4600226B2 JP2005269368A JP2005269368A JP4600226B2 JP 4600226 B2 JP4600226 B2 JP 4600226B2 JP 2005269368 A JP2005269368 A JP 2005269368A JP 2005269368 A JP2005269368 A JP 2005269368A JP 4600226 B2 JP4600226 B2 JP 4600226B2
Authority
JP
Japan
Prior art keywords
circuit unit
abnormality
driver circuit
drive control
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005269368A
Other languages
Japanese (ja)
Other versions
JP2007082360A (en
Inventor
和久 高見
直樹 桜井
将弘 岩村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005269368A priority Critical patent/JP4600226B2/en
Publication of JP2007082360A publication Critical patent/JP2007082360A/en
Application granted granted Critical
Publication of JP4600226B2 publication Critical patent/JP4600226B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、電動機の駆動制御装置に関わる。   The present invention relates to a drive control device for an electric motor.

電車、自動車等の輸送機関では、搭載した電動機を駆動するインバータ装置を備えており、そのインバータ装置は異常検知して保護動作を行うことが一般的である。検知する異常には、上下アームに設けられたＩＧＢＴに流れる過電流の検知、インバータ装置に設置された温度センサによる温度異常の検知、電源電圧の低下による低電圧の異常検知などがある。そして、インバータ装置から上位コントローラ等に検知した異常の内容、及び動作状態を通知する必要がある。   In transportation facilities such as trains and automobiles, an inverter device that drives a mounted electric motor is generally provided. The inverter device generally detects an abnormality and performs a protective operation. Examples of the abnormality to be detected include detection of an overcurrent flowing through an IGBT provided on the upper and lower arms, detection of a temperature abnormality by a temperature sensor installed in the inverter device, and detection of an abnormality of a low voltage due to a decrease in power supply voltage. Then, it is necessary to notify the detected abnormality content and operation state from the inverter device to the host controller or the like.

上位コントローラ等に上記情報を通知する手段の一つに、複数の種類のデータを時系列にして１つの信号線で伝達するシリアルデータ通信方式があり、送信するデータに対応して一定周期パルスのデューティを設定するＰＷＭ通信方式がある。特許文献１には、ＣＰＵ間でデータ通信を行うＰＷＭ通信方式で、複数種類のデータを１つの信号線で伝達するために、ヘッダ部とデータ部とに分けて送受信する方式が開示されている。   One of the means for notifying the host controller of the above information is a serial data communication system that transmits a plurality of types of data in a time series using a single signal line. There is a PWM communication method for setting a duty. Patent Document 1 discloses a PWM communication method in which data communication is performed between CPUs, in which a plurality of types of data are transmitted and received separately in a header portion and a data portion in order to transmit the data through a single signal line. .

特開平３−１５１７３５号公報（第１図、第２図）JP-A-3-151735 (FIGS. 1 and 2)

上位コントローラ等に情報を通知する際に、特許文献１に記載のＰＷＭ通信方式では、１つの信号線で複数種類のデータを伝達するため、ヘッダとデータとにパルスを分ける必要があるので、変調回路と復調回路が複雑になる。   When reporting information to a host controller, etc., the PWM communication system described in Patent Document 1 transmits multiple types of data through one signal line, so it is necessary to divide pulses into header and data. The circuit and the demodulation circuit become complicated.

本発明の目的は、検知した異常の内容と異常の影響度とを上位コントローラに同時に確実に通知できる電動機の制御装置を提供することである。   An object of the present invention is to provide an electric motor control device capable of reliably and simultaneously notifying a host controller of the content of detected abnormality and the degree of influence of the abnormality.

本発明の電動機の駆動制御装置は、直流電源を交流に変換し、負荷の電動機を駆動する主回路部と、主回路部の電力半導体スイッチング素子を駆動するドライバ回路部と、ドライバ回路部へ駆動信号を送る上位コントローラとを備え、前記ドライバ回路部が、複数の種類の異常を検知する異常検知回路部と、検知した複数の種類の異常の有無を、各異常の影響度の大小に応じて重み付けたエンコード値に変換し、該エンコード値に基づいたＰＷＭパルスのデューティの大小に変換して前記上位コントローラに送る異常情報ＰＷＭ変換部とを備えている。


The motor drive control device of the present invention converts a DC power source into AC and drives a load motor, a driver circuit unit that drives a power semiconductor switching element of the main circuit unit, and a drive to the driver circuit unit A host controller that sends a signal, and the driver circuit unit detects an abnormality detection circuit unit that detects a plurality of types of abnormalities, and the presence or absence of the detected types of abnormalities according to the degree of influence of each abnormality An abnormality information PWM converter that converts the weighted encode value, converts the PWM pulse duty based on the encode value, and sends it to the host controller.


本発明によれば、検知した異常の内容を上位コントローラに確実に通知できる。   According to the present invention, the detected abnormality can be reliably notified to the host controller.

以下、本発明の詳細を図面を用いながら説明する。   The details of the present invention will be described below with reference to the drawings.

本実施例のモータ駆動システムを図１に示す。本実施例のモータ駆動システムは、３相ドライバ回路１０００と、マイクロプロセッサ（ＭＰＵ）などの上位コントローラ２０００と、直流を周波数可変の３相交流に電力変換するインバータである主回路３０００と、主回路３０００が出力する３相交流で駆動されるモータ４０００と、主回路３０００に直流を供給するコンバータやバッテリなどの直流電源とを備えている。   A motor drive system of this embodiment is shown in FIG. The motor drive system of the present embodiment includes a three-phase driver circuit 1000, a host controller 2000 such as a microprocessor (MPU), a main circuit 3000 that is an inverter that converts DC power into three-phase AC with variable frequency, and a main circuit. A motor 4000 driven by three-phase AC output from 3000 and a DC power source such as a converter or a battery for supplying DC to the main circuit 3000 are provided.

本実施例の主回路３０００には、図１に示していないＩＧＢＴやパワーＭＯＳＦＥＴなどの電力半導体スイッチング素子を３相分備え、さらに、それぞれの電力半導体スイッチング素子を内蔵したパワーモジュールには、電流センサ３１００と、温度センサ３２００と、図１には示していない電圧センサとが組み込まれている。電流センサ３１００と温度センサ３２００と電圧センサは、主回路３０００が出力する３相交流であるＵ相、Ｖ相、Ｗ相を出力する３つの上下各アームの電力半導体スイッチング素子の温度と電流と電圧とを監視している。３相ドライバ回路１０００は、主回路３０００の上アームと下アームの電力半導体スイッチング素子を駆動する上アーム側ドライバ回路１００と下アーム側ドライバ回路２００と、レベルシフト回路３００とを備えている。３相ドライバ回路１０００の上アーム側ドライバ回路１００と下アーム側ドライバ回路２００とには、異常情報ＰＷＭ変換回路１１０、２１０と、異常検知記憶部１２０、２２０と、低電圧検知回路１３０、２３０と、過電流検知回路１４０、２４０と、温度異常検知回路１５０、２５０と、論理回路であるＯＲ回路１６０、２６０と、異常処理部１７０、２７０と、駆動回路１８０、２８０とを備えている。   The main circuit 3000 of this embodiment includes power semiconductor switching elements such as IGBTs and power MOSFETs not shown in FIG. 1 for three phases, and the power module incorporating each power semiconductor switching element includes a current sensor. 3100, a temperature sensor 3200, and a voltage sensor not shown in FIG. 1 are incorporated. The current sensor 3100, the temperature sensor 3200, and the voltage sensor are the temperature, current, and voltage of the power semiconductor switching elements of the three upper and lower arms that output the U-phase, V-phase, and W-phase, which are three-phase alternating current output from the main circuit 3000. And monitoring. The three-phase driver circuit 1000 includes an upper arm driver circuit 100, a lower arm driver circuit 200, and a level shift circuit 300 that drive the power semiconductor switching elements of the upper arm and the lower arm of the main circuit 3000. The upper arm driver circuit 100 and the lower arm driver circuit 200 of the three-phase driver circuit 1000 include abnormality information PWM conversion circuits 110 and 210, abnormality detection storage units 120 and 220, and low voltage detection circuits 130 and 230. , Overcurrent detection circuits 140 and 240, temperature abnormality detection circuits 150 and 250, OR circuits 160 and 260 as logic circuits, abnormality processing units 170 and 270, and drive circuits 180 and 280.

まず、３相ドライバ回路１０００の駆動動作を説明する。上位コントローラ２０００から来た上アーム駆動信号が、レベルシフト回路３００を介して上アーム側ドライバ回路１００の駆動回路１８０に渡され、駆動回路１８０が出力するゲート駆動信号で、主回路３０００の上アーム側のＩＧＢＴ又はパワーＭＯＳＦＥＴを駆動する。同様に、上位コントローラ２０００から来た下アーム駆動信号が、下アーム側ドライバ回路２００の駆動回路２８０に渡され、駆動回路２８０が出力するゲート駆動信号で、主回路３０００の下アーム側のＩＧＢＴ又はパワーＭＯＳＦＥＴを駆動する。   First, the driving operation of the three-phase driver circuit 1000 will be described. The upper arm drive signal coming from the host controller 2000 is passed to the drive circuit 180 of the upper arm driver circuit 100 via the level shift circuit 300, and the upper arm of the main circuit 3000 is a gate drive signal output from the drive circuit 180. The IGBT or power MOSFET on the side is driven. Similarly, the lower arm drive signal coming from the host controller 2000 is passed to the drive circuit 280 of the lower arm driver circuit 200, and the gate drive signal output from the drive circuit 280 is the IGBT on the lower arm side of the main circuit 3000 or Power MOSFET is driven.

主回路３０００では、直流電源５０００から直流電力の供給を受け、上アーム側の駆動回路１８０と下アーム側の駆動回路２８０からの駆動信号に応じてスイッチングして３相交流を発生し、負荷のモータ４０００を駆動する。   The main circuit 3000 is supplied with DC power from the DC power supply 5000 and switches according to drive signals from the upper arm side drive circuit 180 and the lower arm side drive circuit 280 to generate a three-phase alternating current. The motor 4000 is driven.

次に、３相ドライバ回路１０００の異常検知動作について上アーム側ドライバ回路１００を例に説明する。図１に示すように本実施例では、異常検知回路として、直流電源５０００の電圧が所定値よりも低い場合に異常を検知する低電圧検知回路１３０と、主回路３０００内部に配置した電流センサ３１００が主回路３０００に流れ込む直流電源５０００の電流が、所定値よりも大きい場合の異常を検知する過電流検知回路１４０と、主回路３０００内部の温度、特に電力半導体スイッチング素子の温度を検知する温度センサの出力が所定値よりも高い場合の異常を検知する温度異常検知回路１５０の３種類を備えている。これ以外にも適宜必要な異常検知回路を備えていても良い。   Next, the abnormality detection operation of the three-phase driver circuit 1000 will be described by taking the upper arm side driver circuit 100 as an example. As shown in FIG. 1, in this embodiment, as an abnormality detection circuit, a low voltage detection circuit 130 that detects an abnormality when the voltage of the DC power supply 5000 is lower than a predetermined value, and a current sensor 3100 arranged inside the main circuit 3000. Overcurrent detection circuit 140 for detecting an abnormality when the current of DC power supply 5000 flowing into main circuit 3000 is greater than a predetermined value, and a temperature sensor for detecting the temperature inside main circuit 3000, particularly the temperature of the power semiconductor switching element Are provided with three types of temperature abnormality detection circuits 150 for detecting an abnormality when the output of is higher than a predetermined value. In addition to this, a necessary abnormality detection circuit may be provided as appropriate.

それぞれの異常検知回路で検知し、各異常検知回路から出力された各異常信号は、ＯＲ回路１６０に入力して論理和をとり、ＯＲ回路１６０から異常処理部１７０に出力される。異常処理部１７０では、入力信号が異常信号を含む場合、駆動回路１８０に信号を送り、駆動回路１８０が出力する主回路３０００の駆動信号を停止させて、主回路３０００の電力変換動作を止める。   Each abnormality signal detected by each abnormality detection circuit and output from each abnormality detection circuit is input to the OR circuit 160 to perform a logical sum, and is output from the OR circuit 160 to the abnormality processing unit 170. When the input signal includes an abnormal signal, the abnormality processing unit 170 sends a signal to the drive circuit 180, stops the drive signal of the main circuit 3000 output from the drive circuit 180, and stops the power conversion operation of the main circuit 3000.

また、低電圧検知回路１３０と過電流検知回路１４０と温度異常検知回路１５０とが検知したそれぞれの異常信号を、異常検知記憶部１２０で記憶し、異常検知記憶部１２０では上位コントローラ２０００からクリア信号を受けるまで記憶した異常の内容を保持する。異常情報ＰＷＭ変換回路１１０には、異常検知記憶部１２０が出力する異常情報と、駆動回路１８０が出力する動作状態信号とが入力される。異常情報ＰＷＭ変換回路１１０は、上位コントローラ２０００が送信するデータモード信号を受けて、上位コントローラ２０００が要求している異常情報あるいは動作状態情報を、ＰＷＭパルスの所定のデューティに変換して、上位コントローラ２０００に向けて出力する。下アーム側ドライブ回路２００も上アーム側ドライブ回路１００と同様に動作する。本実施例では上位コントローラ２０００へ送信する信号にヘッダは配置していない。そのため、上位コントローラ２０００は受信する最初のパルスは空読みし、２つ目以降のパルスのデューティを検出して必要な情報を読み取っている。   Further, the abnormality signals detected by the low voltage detection circuit 130, the overcurrent detection circuit 140, and the temperature abnormality detection circuit 150 are stored in the abnormality detection storage unit 120, and the abnormality detection storage unit 120 receives a clear signal from the host controller 2000. The contents of the memorized abnormality are retained until it is received. The abnormality information PWM conversion circuit 110 receives the abnormality information output from the abnormality detection storage unit 120 and the operation state signal output from the drive circuit 180. The abnormality information PWM conversion circuit 110 receives the data mode signal transmitted from the host controller 2000, converts the abnormality information or operation state information requested by the host controller 2000 into a predetermined duty of the PWM pulse, Output to 2000. The lower arm side drive circuit 200 operates in the same manner as the upper arm side drive circuit 100. In this embodiment, no header is arranged in the signal transmitted to the host controller 2000. For this reason, the host controller 2000 reads the first pulse received idle, detects the duty of the second and subsequent pulses, and reads necessary information.

次に、異常情報ＰＷＭ変換回路１１０、２１０の内部構成の詳細について、図２を用いて説明する。図２に示すように、本実施例の異常情報ＰＷＭ変換回路１１０、２１０には、エンコーダ１０とクロック発振器５０と、クロック分周回路４０とカウンタである４ビットカウンタ２０と比較器３０とが含まれている。上位コントローラ２０００が発するデータモード信号は、異常情報ＰＷＭ変換回路１１０、２１０が上位コントローラ２０００に通知するデータの種類を指定する信号である。例えば、データモード信号が「０」の場合には、上位コントローラ２０００が異常情報ＰＷＭ変換回路１１０、２１０に、異常情報のデータを要求している場合であり、データモード信号が「１」の場合には、上位コントローラ２０００が動作状態のデータを要求している場合である。このデータモード信号は、異常情報ＰＷＭ変換回路１１０、２１０を構成するクロック分周回路４０とエンコーダ１０とに渡される。なお、クロック発振器５０を異常情報ＰＷＭ変換回路１１０、２１０に内蔵させずにクロック信号を外部から、例えば上位コントローラ２０００などから供給しても良い。   Next, details of the internal configuration of the abnormality information PWM conversion circuits 110 and 210 will be described with reference to FIG. As shown in FIG. 2, the abnormality information PWM conversion circuits 110 and 210 of this embodiment include an encoder 10, a clock oscillator 50, a clock frequency dividing circuit 40, a 4-bit counter 20 that is a counter, and a comparator 30. It is. The data mode signal generated by the host controller 2000 is a signal for designating the type of data notified to the host controller 2000 by the abnormality information PWM conversion circuits 110 and 210. For example, when the data mode signal is “0”, the host controller 2000 is requesting abnormality information data from the abnormality information PWM conversion circuits 110 and 210, and the data mode signal is “1”. In this case, the host controller 2000 is requesting operation state data. This data mode signal is passed to the clock frequency dividing circuit 40 and the encoder 10 constituting the abnormality information PWM conversion circuits 110 and 210. The clock signal may be supplied from the outside, for example, from the host controller 2000 without incorporating the clock oscillator 50 in the abnormality information PWM conversion circuits 110 and 210.

図２に示すように、本実施例では、クロック分周回路４０は、データモード信号が動作状態のデータを要求している場合の「１」であれば、クロック信号の周期を倍の２Ｔにして、すなわちクロック信号の周期を長くして、４ビットカウンタ２０にクロックを供給する。逆に、クロック分周回路４０は、データモード信号が異常情報のデータを要求している場合の「０」であれば、クロック信号の周期はそのままのＴにして、４ビットカウンタ２０にクロックを供給する。このように本実施例では上位コントローラ２０００が要求しているデータの種類に応じてＰＷＭパルスの周期を変更する。本実施例では、異常情報ＰＷＭ変換回路１１０、２１が送信する情報の種類が多い異常情報の場合にクロック信号の周期を短くし、短時間で情報を送信できるように設定した。   As shown in FIG. 2, in this embodiment, the clock frequency dividing circuit 40 doubles the period of the clock signal to 2T if the data mode signal is “1” when the data in the operation state is requested. That is, the clock signal is supplied to the 4-bit counter 20 with a longer period of the clock signal. On the other hand, if the data mode signal is “0” when the data mode signal is requesting abnormal information data, the clock frequency dividing circuit 40 sets the clock signal period to T as it is and supplies the clock to the 4-bit counter 20. Supply. Thus, in this embodiment, the PWM pulse cycle is changed according to the type of data requested by the host controller 2000. In this embodiment, in the case of abnormality information with many types of information transmitted by the abnormality information PWM conversion circuits 110 and 21, the period of the clock signal is shortened so that information can be transmitted in a short time.

エンコーダ１０は、データモード信号が異常情報のデータを要求している場合の「０」であれば、過電流検知、温度異常検知、低電圧検知の各異常情報の組み合わせから図３に示すようなエンコード値を比較器３０に出力する。図３に示したエンコード値を詳しく説明する。本実施例では、検知した過電流、温度、低電圧の各異常の影響が大きくなる情報の組み合わせになるほど、エンコード値に大きな数値を割り当てた。このように影響度が高い組み合わせのエンコード値を大きな値にして、影響が大きい場合になるほどＰＷＭパルスのデューティを大きくした。本実施例では、過電流検知、温度異常検知、低電圧検知の順に影響度を高く、すなわち、異常検出結果の有無を表現する「０」、「１」の各信号に重みをつけて設定した。   If the data mode signal is “0” when the data mode signal is requesting the data of the abnormality information, the encoder 10 as shown in FIG. 3 from the combination of the abnormality information of overcurrent detection, temperature abnormality detection, and low voltage detection. The encoded value is output to the comparator 30. The encoded value shown in FIG. 3 will be described in detail. In the present embodiment, a larger numerical value is assigned to the encoded value as the combination of information that increases the influence of each detected abnormality of overcurrent, temperature, and low voltage. In this way, the encode value of the combination having a high influence is set to a large value, and the duty of the PWM pulse is increased as the influence becomes large. In this embodiment, the degree of influence is increased in the order of overcurrent detection, temperature abnormality detection, and low voltage detection, that is, each of the signals “0” and “1” expressing the presence / absence of the abnormality detection result is weighted. .

また、エンコーダ１０は、データモード信号が動作状態のデータを要求している場合の「１」であれば、図４に示すように、動作状態信号を通常駆動動作である「０」か、保護駆動動作である「１」の何れかをエンコード値としてを割り当てて、比較器３０に出力する。   Further, if the data mode signal is “1” when the data mode signal is requesting the data of the operation state, the encoder 10 sets the operation state signal to “0” that is the normal drive operation, as shown in FIG. Any one of the drive operations “1” is assigned as an encoding value and output to the comparator 30.

本実施例では、エンコード値の割り当てに、２進数で表現した４ビットの各桁全てが「０」になる１０進数表現の「０」と、２進数で表現した４ビットの各桁全てが「１」になる１０進数表現の「１５」とは使用しない。このようにＰＷＭパルスのデューティが０％はＬレベル固定、１００％はＨレベル固定とすることで、３相ドライバ回路１０００自身の故障、例えば電源ラインの断線やクロックライン等の断線等における出力信号のＬレベル及びＨレベルの縮退故障も判定し、上位コントローラ２０００で対応処理できる。   In this embodiment, for encoding value assignment, all 4-bit digits represented by binary numbers are “0”, and all 4-bit digits represented by binary numbers are “0”. Do not use “15” in decimal notation, which becomes “1”. Thus, by setting the PWM pulse duty to 0% fixed to L level and 100% fixed to H level, the output signal in the case of failure of the three-phase driver circuit 1000 itself, for example, disconnection of the power supply line or disconnection of the clock line, etc. The L level and H level stuck-at faults are also determined, and the host controller 2000 can deal with them.

４ビットカウンタ２０は、クロック分周回路４０から供給されるクロック信号のエッジを検出して４ビットカウント値上限の「１５」までインクリメント（＋１を処理する動作）し、「１５」の次のインクリメントでは「０」に戻る動作を繰り返す。そのカウント値を比較器３０に出力する。   The 4-bit counter 20 detects the edge of the clock signal supplied from the clock frequency dividing circuit 40 and increments it to “15”, which is the upper limit of the 4-bit count value (operation for processing +1), and then increments the next increment of “15”. Then, the operation of returning to “0” is repeated. The count value is output to the comparator 30.

比較器３０は、４ビットカウンタ２０のカウンタ値と図３、図４に示したエンコード値が、カウンタ値＜エンコード値となる場合に「１」を出力し、それ以外の場合は「０」を出力する。このように、本実施例では、異常情報ＰＷＭ変換回路１１０、２１０から、ヘッダを付けずにＰＷＭパルスを上位コントローラ２０００に送信する。   The comparator 30 outputs “1” when the counter value of the 4-bit counter 20 and the encoded value shown in FIG. 3 and FIG. 4 satisfy the counter value <encoded value, and outputs “0” otherwise. Output. Thus, in this embodiment, the PWM pulse is transmitted from the abnormality information PWM conversion circuits 110 and 210 to the host controller 2000 without a header.

図５に本実施例のエンコード値とＰＷＭパルスのデューティとを示す。図５に示すように、３相ドライバ回路１０００自身の故障には、エンコード値の最小値である「０」と最大値である「１５」とを割り当てて、デューティを０％あるいは１００％とする。また、異常がない場合には、通常駆動と同じエンコード値である２番目に小さな値「１」を割り当てて、デューティを６．６７％とする。本実施例では、異常を検知すると、デューティが５０％以上１００％未満に相当するエンコード値である「８」から「１４」を、異常状態の影響の軽重に応じて割り当てる。具体的には、本実施例では、異常を検知すると、５３．３３％〜９３．３％のデューティのＰＷＭパルスを出力する。このように、本実施例では、異常を検知した場合のデューティを、異常がない場合のデューティの８倍から１４倍に設定してあるので、伝送途中にパルス幅が狭いモータなどに起因するノイズの影響を受けることが少なく、確実に上位コントローラ２０００に異常の有無を情報伝達できる。また、本実施例では、ヘッダをつけることなくデータを送信するので、ＰＷＭの変調と復調が容易にできる。   FIG. 5 shows the encoded value and the duty of the PWM pulse in this embodiment. As shown in FIG. 5, for the failure of the three-phase driver circuit 1000 itself, “0” which is the minimum value of the encoded value and “15” which is the maximum value are assigned, and the duty is set to 0% or 100%. . If there is no abnormality, the second smallest value “1”, which is the same encoded value as in normal driving, is assigned, and the duty is set to 6.67%. In this embodiment, when an abnormality is detected, encoding values “8” to “14” corresponding to a duty of 50% or more and less than 100% are assigned according to the influence of the abnormal state. Specifically, in this embodiment, when an abnormality is detected, a PWM pulse with a duty of 53.33% to 93.3% is output. Thus, in this embodiment, since the duty when an abnormality is detected is set to 8 to 14 times the duty when there is no abnormality, noise caused by a motor having a narrow pulse width during transmission or the like. Therefore, it is possible to reliably transmit information about the presence or absence of an abnormality to the host controller 2000. In this embodiment, since data is transmitted without a header, PWM modulation and demodulation can be easily performed.

本実施例では、過電流、温度異常、低電圧の３種類の異常の有無を「０」、「１」で表現し、さらに３相ドライバ回路１０００自身の故障も検知するために３種類に１種類を加えた４種類を判別するために４ビットのカウンタを用いたが、検出する異常の種類の数に基づいて４ビットよりデータ幅が広い８ビットや１６ビットのカウンタを用いても構わない。   In this embodiment, the presence / absence of three types of abnormalities, overcurrent, temperature abnormality, and low voltage, is expressed by “0” and “1”, and further, one of three types is detected in order to detect the failure of the three-phase driver circuit 1000 itself. Although a 4-bit counter is used to discriminate the four types including the types, an 8-bit or 16-bit counter having a data width wider than 4 bits may be used based on the number of types of abnormalities to be detected. .

以上説明したように、本実施例によれば、変調と復調が容易でデータの種類も区別できるＰＷＭパルスを出力し、ＰＷＭパルスのデューティの大小に、異常検知した内容の影響の大小を割り当てて、異常検知の内容とランクを確実に上位コントローラ２０００に伝達できる。   As described above, according to the present embodiment, a PWM pulse that can be easily modulated and demodulated and that can distinguish the type of data is output, and the magnitude of the influence of the detected abnormality is assigned to the magnitude of the duty of the PWM pulse. The content and rank of the abnormality detection can be reliably transmitted to the host controller 2000.

なお、本実施例では、異常情報ＰＷＭ変換回路と、異常検知記憶部と、低電圧検知回路と、過電流検知回路と、温度異常検知回路と、論理回路であるＯＲ回路と、異常処理部とを、上下各アームのドライバ回路に備えた場合を説明したが、これらの回路の全部あるいは一部を上下一方のアームのドライバ回路だけに備えても良く、例えば、低電圧検知回路を一方のアームのドライバ回路だけに設けても良い。   In the present embodiment, an abnormality information PWM conversion circuit, an abnormality detection storage unit, a low voltage detection circuit, an overcurrent detection circuit, a temperature abnormality detection circuit, an OR circuit that is a logic circuit, an abnormality processing unit, However, all or part of these circuits may be provided only in the driver circuit of one of the upper and lower arms. For example, the low voltage detection circuit may be provided in one arm. It may be provided only in the driver circuit.

実施例１のモータ駆動システムの説明図。1 is an explanatory diagram of a motor drive system according to Embodiment 1. FIG. 実施例１の異常情報ＰＷＭ変換回路の構成図。FIG. 3 is a configuration diagram of an abnormality information PWM conversion circuit according to the first embodiment. 実施例１でエンコーダが出力する異常検知内容のエンコード値の説明図。Explanatory drawing of the encoding value of the abnormality detection content which an encoder outputs in Example 1. FIG. 実施例１でエンコーダが出力する動作状態信号のエンコード値の説明図。Explanatory drawing of the encoding value of the operation state signal which an encoder outputs in Example 1. FIG. 実施例１のエンコード値とＰＷＭパルスのデューティの関係の説明図。Explanatory drawing of the relationship between the encoding value of Example 1 and the duty of a PWM pulse.

符号の説明Explanation of symbols

１０…エンコーダ、２０…４ビットカウンタ、３０…比較器、４０…クロック分周回路、５０…クロック発振器、１００…上アーム側ドライバ回路、１１０、２１０…異常情報ＰＷＭ変換回路、１２０、２２０…異常検知記憶部、１３０、２３０…低電圧検知回路、１４０、２４０…過電流検知回路、１５０、２５０…温度異常検知回路、１６０、２６０…ＯＲ回路、１７０、２７０…異常処理部、１８０、２８０…駆動回路、２００…下アーム側ドライバ回路、３００…レベルシフト回路、１０００…３相ドライバ回路、２０００…上位コントローラ、３０００…主回路、３１００…電流センサ、３２００…温度センサ、４０００…モータ、５０００…直流電源。

DESCRIPTION OF SYMBOLS 10 ... Encoder, 20 ... 4-bit counter, 30 ... Comparator, 40 ... Clock dividing circuit, 50 ... Clock oscillator, 100 ... Upper arm side driver circuit, 110, 210 ... Abnormal information PWM conversion circuit, 120, 220 ... Abnormal Detection storage unit, 130, 230 ... low voltage detection circuit, 140, 240 ... overcurrent detection circuit, 150, 250 ... temperature abnormality detection circuit, 160, 260 ... OR circuit, 170, 270 ... abnormality processing unit, 180, 280 ... Drive circuit 200 ... Lower arm side driver circuit, 300 ... Level shift circuit, 1000 ... Three-phase driver circuit, 2000 ... Upper controller, 3000 ... Main circuit, 3100 ... Current sensor, 3200 ... Temperature sensor, 4000 ... Motor, 5000 ... DC power supply.

Claims (6)

直流電源を交流に変換し、負荷の電動機を駆動する主回路部と、該主回路部の電力半導体スイッチング素子を駆動するドライバ回路部と、該ドライバ回路部へ駆動信号を送る上位コントローラとを備えた電動機の駆動制御装置において、
前記ドライバ回路部が、
複数の種類の異常を検知する異常検知回路部と、該異常検知回路部が検知した複数の種類の異常の有無を、各異常の影響度の大小に応じて重み付けたエンコード値に変換し、該エンコード値に基づいたＰＷＭパルスのデューティの大小に変換して前記上位コントローラに送る異常情報ＰＷＭ変換部とを備えることを特徴とする電動機の駆動制御装置。 A main circuit unit that converts a DC power source into AC and drives a motor of a load, a driver circuit unit that drives a power semiconductor switching element of the main circuit unit, and a host controller that sends a drive signal to the driver circuit unit In the drive control device of the motor,
The driver circuit unit is
An abnormality detection circuit unit that detects a plurality of types of abnormality, and the presence or absence of a plurality of types of abnormality detected by the abnormality detection circuit unit is converted into an encoded value that is weighted according to the degree of influence of each abnormality, A drive control apparatus for an electric motor, comprising: an abnormality information PWM conversion unit that converts the duty of a PWM pulse based on an encoded value into a magnitude of a duty and sends the PWM pulse to the host controller. 請求項１に記載の電動機の駆動制御装置において、
前記異常情報ＰＷＭ変換部が、前記検知した複数の種類の異常の有無を各異常の影響度の大小に応じて複数の桁の２進数で表現したエンコード値に変換し、該エンコード値に基づいてＰＷＭパルスのデューティの大小を変換することを特徴とする電動機の駆動制御装置。 In the electric motor drive control device according to claim 1,
The abnormality information PWM conversion unit converts the presence / absence of the detected types of abnormalities into encoded values expressed in binary numbers of a plurality of digits according to the magnitude of the degree of influence of each abnormality, and based on the encoded values A drive control device for an electric motor , wherein the duty of a PWM pulse is converted . 直流電源を交流に変換し、負荷の電動機を駆動する主回路部と、該主回路部の電力半導体スイッチング素子を駆動するドライバ回路部と、該ドライバ回路部へ駆動信号を送る上位コントローラとを備えた電動機の駆動制御装置において、
前記ドライバ回路部が、
複数の種類の異常を検知する異常検知回路部と、検知した異常情報あるいはドライバ回路部の動作状態信号をそれぞれ異なる周期のＰＷＭパルスで前記上位コントローラに送る異常情報ＰＷＭ変換部と、を備え、
前記異常情報ＰＷＭ変換部は、該異常検知回路部が検知した複数の種類の異常の有無を、各異常の影響度の大小に応じて重み付けたエンコード値に変換し、該エンコード値に基づいたＰＷＭパルスのデューティの大小に変換して前記上位コントローラに送ることを特徴とする電動機の駆動制御装置。 A main circuit unit that converts a DC power source into AC and drives a motor of a load, a driver circuit unit that drives a power semiconductor switching element of the main circuit unit, and a host controller that sends a drive signal to the driver circuit unit In the drive control device of the motor,
The driver circuit unit is
An abnormality detection circuit unit that detects a plurality of types of abnormality, and an abnormality information PWM conversion unit that sends detected abnormality information or an operation state signal of the driver circuit unit to the host controller with PWM pulses of different periods,
The abnormality information PWM conversion unit converts the presence / absence of a plurality of types of abnormality detected by the abnormality detection circuit unit into encoded values weighted according to the degree of influence of each abnormality, and PWM based on the encoded values A drive control device for an electric motor, wherein the duty of the pulse is converted into a magnitude and sent to the host controller. 請求項３に記載の電動機の制御装置において、
前記ドライバ回路部に異常が発生した場合の異常情報が、前記ＰＷＭパルスのデューティが０％あるいは１００％になることを特徴とする電動機の駆動制御装置。 In the motor control device according to claim 3 ,
The drive control apparatus for an electric motor according to claim 1, wherein the duty information of the PWM pulse is 0% or 100% when abnormality occurs in the driver circuit unit . 直流電源を周波数可変の３相交流に変換し、負荷の電動機を駆動する主回路部と、該主回路部の電力半導体スイッチング素子を駆動するドライバ回路部と、該ドライバ回路部へ駆動信号を送る上位コントローラとを備えた電動機の駆動制御装置において、
前記主回路部が、上アームと下アームを３組備え、
前記ドライバ回路部が、上アーム側ドライバ回路部と下アーム側ドライバ回路部とを備え、
該上アーム側ドライバ回路部と下アーム側ドライバ回路部とが、複数の種類の異常を検知する異常検知回路部と、前記異常検知回路部が検知した複数の種類の異常の有無を各異常の影響度の大小に応じて重み付けたエンコード値に変換し、該エンコード値に基づいたＰＷＭパルスのデューティの大小に変換して前記上位コントローラに送る異常情報ＰＷＭ変換部と、を備えることを特徴とする電動機の駆動制御装置。 A DC power source is converted into a variable-frequency three-phase AC, and a main circuit unit that drives a load motor, a driver circuit unit that drives a power semiconductor switching element of the main circuit unit, and a drive signal is sent to the driver circuit unit In the drive control device of the electric motor provided with the host controller,
The main circuit portion includes three sets of an upper arm and a lower arm,
The driver circuit unit includes an upper arm side driver circuit unit and a lower arm side driver circuit unit,
The upper arm side driver circuit unit and the lower arm side driver circuit unit detect an abnormality detection circuit unit that detects a plurality of types of abnormality, and the presence or absence of a plurality of types of abnormality detected by the abnormality detection circuit unit. An abnormality information PWM converter that converts the weighted encoding value according to the magnitude of the influence level, converts the duty value of the PWM pulse based on the encoded value, and sends the duty value to the host controller. Electric motor drive control device. 請求項５に記載の電動機の駆動制御装置において、
前記異常情報ＰＷＭ変換部が、前記検知した複数の種類の異常の有無を各異常の影響度の大小に応じて複数の桁の２進数で表現したエンコード値に変換し、該エンコード値に基づいてＰＷＭパルスのデューティの大小を変換することを特徴とする電動機の駆動制御装置。 The drive control apparatus for an electric motor according to claim 5 ,
The abnormality information PWM conversion unit converts the presence / absence of the detected types of abnormalities into encoded values expressed in binary numbers of a plurality of digits according to the magnitude of the degree of influence of each abnormality, and based on the encoded values A drive control device for an electric motor , wherein the duty of a PWM pulse is converted .
JP2005269368A 2005-09-16 2005-09-16 Electric motor drive control device Expired - Fee Related JP4600226B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005269368A JP4600226B2 (en) 2005-09-16 2005-09-16 Electric motor drive control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005269368A JP4600226B2 (en) 2005-09-16 2005-09-16 Electric motor drive control device

Publications (2)

Publication Number Publication Date
JP2007082360A JP2007082360A (en) 2007-03-29
JP4600226B2 true JP4600226B2 (en) 2010-12-15

Family

ID=37942041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005269368A Expired - Fee Related JP4600226B2 (en) 2005-09-16 2005-09-16 Electric motor drive control device

Country Status (1)

Country Link
JP (1) JP4600226B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5360002B2 (en) 2010-06-28 2013-12-04 富士電機株式会社 Semiconductor device driving apparatus
JP5724730B2 (en) 2010-12-14 2015-05-27 富士電機株式会社 Semiconductor device driving apparatus
WO2012137514A1 (en) 2011-04-08 2012-10-11 富士電機株式会社 Power converter controller
JP5402985B2 (en) * 2011-05-20 2014-01-29 コニカミノルタ株式会社 Image forming apparatus, image forming apparatus control method, and image forming apparatus control program
JP5561793B2 (en) * 2011-09-21 2014-07-30 日立オートモティブシステムズ株式会社 Drive control device for brushless motor
CN103782508B (en) * 2012-03-09 2015-09-02 松下电器产业株式会社 Control device of electric motor, brushless motor and motor control system
JP5387805B1 (en) * 2012-03-12 2014-01-15 パナソニック株式会社 Motor control system, motor control device, brushless motor, and motor control method
JP5861773B2 (en) * 2012-04-04 2016-02-16 富士電機株式会社 Alarm signal generation circuit and alarm signal generation method
JP6015858B2 (en) 2013-06-25 2016-10-26 富士電機株式会社 Signal transmission circuit
JP6311228B2 (en) * 2013-07-05 2018-04-18 富士電機株式会社 Alarm output circuit
JP6413502B2 (en) 2014-08-29 2018-10-31 富士電機株式会社 Alarm processing circuit
JP6583284B2 (en) 2014-11-06 2019-10-02 富士電機株式会社 Semiconductor device driving apparatus
EP3522347B1 (en) * 2016-09-29 2021-12-15 Hitachi, Ltd. Electric power converting device and method of recording state thereof
JP6948980B2 (en) * 2018-04-23 2021-10-13 三菱電機株式会社 Drive device for semiconductor elements

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151735A (en) * 1989-11-08 1991-06-27 Fujitsu Ten Ltd Data communication system
JPH09238476A (en) * 1996-03-01 1997-09-09 Fuji Electric Co Ltd Abnormality detection and protective circuit of semiconductor element
JPH1117508A (en) * 1997-06-20 1999-01-22 Toshiba Corp Power module and power converter
JPH11262299A (en) * 1997-12-08 1999-09-24 Denso Corp Power generation control equipment for vehicle
JP2002027665A (en) * 2000-05-01 2002-01-25 Fuji Electric Co Ltd Intelligent power module
JP2002315303A (en) * 2001-04-17 2002-10-25 Mitsubishi Electric Corp Power module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151735A (en) * 1989-11-08 1991-06-27 Fujitsu Ten Ltd Data communication system
JPH09238476A (en) * 1996-03-01 1997-09-09 Fuji Electric Co Ltd Abnormality detection and protective circuit of semiconductor element
JPH1117508A (en) * 1997-06-20 1999-01-22 Toshiba Corp Power module and power converter
JPH11262299A (en) * 1997-12-08 1999-09-24 Denso Corp Power generation control equipment for vehicle
JP2002027665A (en) * 2000-05-01 2002-01-25 Fuji Electric Co Ltd Intelligent power module
JP2002315303A (en) * 2001-04-17 2002-10-25 Mitsubishi Electric Corp Power module

Also Published As

Publication number Publication date
JP2007082360A (en) 2007-03-29

Similar Documents

Publication Publication Date Title
JP4600226B2 (en) Electric motor drive control device
EP2733807B1 (en) Protective Circuit for Multilevel Inverter
US10804891B2 (en) Driving device
CN109005673B (en) Driving device for semiconductor element
CN109891256B (en) Single-wire bus multi-group fault communication of half-bridge inverter module
JPWO2012137514A1 (en) Control device for power converter
JP2010110139A (en) Method for processing regenerative electric power of inverter device
EP2950444A1 (en) Motor control system
US11217986B2 (en) Intelligent power module including semiconductor elements of a plurality of phases drive circuits of a plurality of phases and a plurality of temperature detection elements
US10444288B2 (en) Abnormality diagnosing device and abnormality diagnosing method
CN104734577B (en) Motor drive
JP5115440B2 (en) Power converter
JP2007028752A (en) Elevator motor controller
US10018665B2 (en) Power conversion apparatus, status detection device, and method for status detection
JP2007324828A (en) Driving circuit of semiconductor device
US8952636B2 (en) Data communication device that carries out serial communication in order to control motor
JP7424407B2 (en) Control devices, motor drive devices and motor drive systems
CN108802611B (en) Abnormality diagnosis device and abnormality diagnosis method
US8655460B2 (en) Method for operating a drive control device and drive control device operating according to the method
JP2007006580A (en) Power converter
JP7370775B2 (en) Power conversion device and control method for power conversion device
US11095244B2 (en) Motor drive device and motor drive system
WO2021038829A1 (en) Power converting device and sign diagnostic method used in same
JP2005304102A (en) Overcurrent protector
WO2018188746A1 (en) Inverter switching arrangement and method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4600226

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees