JP4599715B2 - Audio signal reproducing apparatus and method - Google Patents

Audio signal reproducing apparatus and method Download PDF

Info

Publication number
JP4599715B2
JP4599715B2 JP2001006846A JP2001006846A JP4599715B2 JP 4599715 B2 JP4599715 B2 JP 4599715B2 JP 2001006846 A JP2001006846 A JP 2001006846A JP 2001006846 A JP2001006846 A JP 2001006846A JP 4599715 B2 JP4599715 B2 JP 4599715B2
Authority
JP
Japan
Prior art keywords
input
audio signal
speaker
bit
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001006846A
Other languages
Japanese (ja)
Other versions
JP2002217841A (en
Inventor
元 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001006846A priority Critical patent/JP4599715B2/en
Publication of JP2002217841A publication Critical patent/JP2002217841A/en
Application granted granted Critical
Publication of JP4599715B2 publication Critical patent/JP4599715B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Stereophonic System (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、デルタシグマ変調されたオーディオ信号を、接続されるスピーカシステムに対応して再生するオーディオ信号再生装置及び方法に関する。
【０００２】
【従来の技術】
近年、アナログオーディオ信号にデルタシグマ（ΔΣ）変調を施して得られた１ビットオーディオ信号を高音質のレコーダーやデータ伝送に応用するようになった。図２９には前記１ビットオーディオ信号を生成するデルタシグマ変調器の構成を示す。このデルタシグマ変調器では、アナログ入力信号と、１ビットの出力信号の積分値（シグマ）との差分（デルタ）が加算器５１によって求められ、１ビット量子化器５２に供給される。出力信号は、論理０と論理１のビットよりなるが、論理０と論理１は、実際の値としては−１と＋１をそれぞれ表している。積分器５３は、１ビットの出力信号を累積し、アナログ入力信号の値に追従する累積値を出力する。１ビット量子化器５２は、生成するビット毎に、累積値を増加（＋）又は減少（−）させる。デルタシグマ変調器のサンプリング周波数は、累積値がアナログ入力信号に追従するような出力ビットストリームを生成することができるように、高い周波数とされる。
【０００３】
前記デルタシグマ変調器により得られた１ビットオーディオ信号は、従来のデジタルオーディオに使われてきた例えばサンプリング周波数４４．１ＫＨｚ、データ語長１６ビットのいわゆるマルチビットデジタル信号に比べて、サンプリング周波数がたとえば６４倍（６４×４４．１ＫＨｚ）でデータ語長が１ビットというように、非常に高いサンプリング周波数と短いデータ語長といった形をとる。
【０００４】
【発明が解決しようとする課題】
ところで、従来、ＰＣＭ信号のマルチチャンネル再生に対する処理は、主に汎用ＤＳＰなどで行われているが、前記デルタシグマ変調されたオーディオ信号を扱うマルチチャンネル対応のオーディオ信号再生装置はなかった。
【０００５】
ＰＣＭで行われているマルチチャンネルからステレオ２ＣＨへのダウンミックスやパスマネージメントの手法は、デルタシグマ変調されたオーディオ信号に直接適応できず、それらの信号処理で必要となる乗算器は高速で動作する必要があり、実現が困難である。
【０００６】
本発明は、上記実情に鑑みてなされたものであり、デルタシグマ変調されたオーディオ信号を複数チャンネル再生する際に、接続されるスピーカシステムに対応して、最小限の回路規模で所望の処理を行い、かつ高音質を保ことができるオーディオ信号再生装置及び方法の提供を目的とする。
【０００７】
【発明を解決するための手段】
本発明に係るオーディオ信号再生装置は、前記課題を解決するために、デルタシグマ変調されたオーディオ信号を、接続されるスピーカシステムに対応して最大６チャンネル再生するオーディオ信号再生装置であって、４個の１入力デルタシグマ変調手段と、５個の３入力デルタシグマ変調手段と、前記４個の１入力デルタシグマ変調手段と５個の３入力デルタシグマ変調手段の任意の入出力を接続する接続切り替え手段とを備える。
【０００８】
このオーディオ信号再生装置は、２種類のデルタシグマ変調手段を複数個と、任意の入出力を接続するルーティング機構（接続切り替え手段）とを使用して回路を単純化する。
【０００９】
前記第１のデルタシグマ変調手段及び第２のデルタシグマ変調手段は、入力信号に係数を用いた信号処理を施す。この係数を適切に選ぶことによりデルタシグマ変調された１ビットオーディオ信号にフィルタリングやミックス、あるいはアッテネート処理を施すことができる。
【００１０】
本発明に係るオーディオ信号再生方法は、前記課題を解決するために、デルタシグマ変調されたオーディオ信号を接続されるスピーカシステムに対応して最大６チャンネル再生するオーディオ信号再生方法であって、４個の１入力デルタシグマ変調回路と５個の３入力デルタシグマ変調回路の任意の入出力を接続切り替え回路により接続して得た１ビットオーディオ信号をスピーカシステムに供給する。
【００１１】
このオーディオ信号再生方法は、２種類のデルタシグマ変調回路を複数個と、任意の入出力を接続するルーティング機構（接続切り替え回路）とを使用して回路を単純化する。
前記第１のデルタシグマ変調回路及び第２のデルタシグマ変調回路は、入力信号に係数を用いた信号処理を施す。この係数を適切に選ぶことによりデルタシグマ変調された１ビットオーディオ信号にフィルタリングやミックス、あるいはアッテネート処理を施すことができる。
【００１２】
【発明の実施の形態】
以下、本発明に係るオーディオ信号再生装置及び方法の実施の形態について図面を参照しながら説明する。この実施の形態は、デルタシグマ変調されたオーディオ信号を、接続されるスピーカシステムに対応して最大６（＝Ｌ）チャンネルでマルチチャンネル再生するオーディオ信号再生装置である。
【００１３】
このオーディオ信号再生装置は、後述する図４に示すように、４（＝ｍ）個の１入力デルタシグマ（ΔΣ）変調器１０と、５（＝ｎ）個の３入力ΔΣ変調器１１と、これら２種類のΔΣ変調器１０及び１１の任意の入出力を接続するマトリクスルーター１２とを備える。
【００１４】
このオーディオ信号再生装置が行うマルチチャンネル再生においては接続されるスピーカシステムが図１及び図２に示すテーブルのように多種あり、それぞれに対して適切な信号配分、処理が求められている。なお、全てのシステムが左（Ｌ）ｃｈ、右（Ｒ）ｃｈ、Ｃ（中央）ｃｈ、リア左（Ｌｒ）ｃｈ、リア右（Ｒｒ）ｃｈ、低周波数エンハンスメント（Low frequency Enhancement；ＬＦＥ）ｃｈからの入力があるものとする。
【００１５】
たとえばスピーカシステム１は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Large）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Small）スピーカとしている。センターＣｃｈと、スーパーウェハ（ＳＷ）ｃｈは用いない。またスピーカシステム２は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Small）スピーカとし、ＳＷｃｈをエグジスト（Exist）としている。センターＣｃｈは用いない。前記二つを含め、スピーカシステムは図１及び図２に示すように、全部で２１システムある。
【００１６】
前記スピーカシステムを実現しようとすると、これまでは図３に示すような回路を準備する必要がある。図３に示す回路において、１入力ΔΣ変調器３、４及び５には、Ｃｃｈ、Ｌｒｃｈ及びＲｒｃｈから入力があり、Ｃｃｈ、Ｌｒｃｈ及びＲｒｃｈ用の１ビットオーディオ信号をΔΣ変調により生成し、それぞれを各スピーカに出力している。また、５入力ΔΣ変調器７にはＬｃｈ、Ｒｃｈ、Ｃｃｈ、Ｌｒｃｈ及びＲｒｃｈからの入力があり、それらの混合出力にΔΣ変調を施して一つの１ビットオーディオ信号を生成し、２入力ΔΣ変調器６に出力している。２入力ΔΣ変調器６には、ＬＦＥｃｈからも入力があり、５入力ΔΣ変調器７からの入力と混合してからＳＷｃｈ用の１ビットオーディオ信号（バス混合（Bass Mix））をΔΣ変調により生成し、ＳＷｃｈスピーカに出力している。４入力ΔΣ変調器１には、Ｌｃｈ、Ｃｃｈ、Ｌｒｃｈからの入力と、２入力ΔΣ変調器６からのバス混合（Bass Mix）入力も供給され、これらを混合して、Ｌｃｈ用の１ビットオーディオ信号をΔΣ変調により生成し、Ｌｃｈスピーカに出力している。また、４入力ΔΣ変調器２には、Ｒｃｈ、Ｃｃｈ、Ｒｒｃｈからの入力と、２入力ΔΣ変調器６からのバス混合（Bass Mix）入力も供給され、これらを混合して、Ｒｃｈ用の１ビットオーディオ信号をΔΣ変調により生成し、Ｒｃｈスピーカに出力している。
【００１７】
しかし、前記回路では、１入力ΔΣ変調器３個と、２入力ΔΣ変調器１個と、４入力ΔΣ変調器２個と、５入力ΔΣ変調器５個の計７個のΔΣ変調器を必要としてしまう。つまり、ΔΣ変調器が多種あり複雑である。また、５入力ΔΣ変調器は加算の回数が多いためその実現に高い動作周波数を必要とする。
【００１８】
そこで、本発明の実施の形態となる、前記オーディオ信号再生装置は、図４に示すように、１入力ΔΣ変調器１０及び３入力ΔΣ変調器１１をそれぞれ複数個と任意の入出力を接続するマトリクスルータ１２を使用して回路を単純化し、低い周波数でも動作を可能とし所望の処理を実現する。
【００１９】
１入力ΔΣ変調器１０は特開平１０−３２７０７５号公報に開示されている、ΔΣ変調器を適用することができる。このΔΣ変調器を適用した１入力ΔΣ変調器１０の構成を図５に示す。この１入力ΔΣ変調器１０は、図５に示すように、３次のΔΣ変調器であり、３つの積分部と、最終段とを備えている。この１入力ΔΣ変調器は、１ビット信号が供給される入力端子２１と、信号処理を施した１ビット信号を出力する出力端子２７とを備える。
【００２０】
最終段の量子化器２５には、例えば正と負の両方の数を表す２の補数形式のｐビットの信号が供給される。量子化器２５は、例えば閾値が０の比較器からなり、ｐビットの信号を、正の信号が＋１に、負の信号が−１となるように量子化して、出力信号を生成する。
【００２１】
１段目の積分部は、入力端子２１に接続された１ビット係数乗算器２２１と、出力端子２７に接続された１ビット係数乗算器２６１と、１ビット係数乗算器２２１及び１ビット係数乗算器２６１の出力を加算する加算器２３１と、加算器２３１の出力を積分する積分器２４１とを備える。１ビット係数乗算器２２１，２６１は、１ビット信号に、ｐビットからなる係数Ａ１，Ｃ１をそれぞれ乗算する。加算器２３１は、１ビット係数乗算器２２１，２６１の各出力を加算して、積分器２４１に供給する。
【００２２】
中間段の２つの積分部は、それぞれ、入力端子２１に接続された１ビット係数乗算器２２２，２２３と、出力端子２７に接続された１ビット係数乗算器２６２，２６３と、加算器２３２，２３３と、積分器２４２，２４３とを備える。１ビット係数乗算器２２２〜２２３，２６２〜２６３は、１ビット信号にｐビットからなる係数Ａ２〜Ａ３，Ｃ２〜Ｃ３をそれぞれ乗算する。加算器２３２〜２３３は、対応する段の１ビット係数乗算器２２２〜２２３，２６２〜２６３の各出力と、前段の積分器２４１〜２４２の出力とがそれぞれ供給され、それらを加算して積分器２４２〜２４３に供給する。
【００２３】
積分器２４１〜２４３は、例えば図７に示すように、加算器４５と、この加算器４５に直列に接続された遅延回路４６とをそれぞれ備える。遅延回路４６の出力は加算器４５にフィードバックされており、加算器４５は、１ビット係数乗算器２２１〜２２３，２６１〜２６３の各出力を加算した加算器２３１〜２３３の出力を累積する。図７に示す加算器４５での加算を、１ビット係数乗算器２２１〜２２３，２６１〜２６３の各出力を加算するその段の加算器２３１〜２３３で行うようにしてもよい。したがって、１ビット係数乗算器用の加算器２３１〜２３５と積分器用の加算器４５を必ずしも独立して設ける必要はない。
【００２４】
最終段は、入力端子２１に接続された１ビット係数乗算器２２４と、加算器２３４とを備える。加算器２３４は、１ビット係数乗算器２２４の出力と前段の積分器２４３の出力を加算して、加算値を量子化器２５に供給する。
【００２５】
図５に示すように、係数Ａ１〜Ａ３，Ｃ１〜Ｃ３が固定値であり、積分器２４１〜２４３の中に独立した加算器４５を設けている場合、１ビット係数乗算器２２１〜２２３の各出力と１ビット係数乗算器２６１〜２６３の各出力をそれぞれ加算する加算器２３１〜２３３を、ルックアップテーブルで置き換えるようにしてもよい。具体的には、１ビット信号に係数Ａ１，Ｃ１を乗算すると、出力は、＋Ａ１、−Ａ１、＋Ｃ１、−Ｃ１となる。そこで、ルックアップテーブルに、＋Ａ１、−Ａ１と＋Ｃ１、−Ｃ１との全ての組み合わせを記憶しておく。そして、１ビット信号をアドレスとしてルックアップテーブルからその組み合わせを読み出すようにする。
【００２６】
係数は、回路の安定度が得られるように定められる。さらに、係数をローパスシルタ（Ｌｐｆ）用、ハイパスフィルタ（Ｈｐｆ）用、あるいはアッテネータ（Ａｔｔ）用に定め、１入力ΔΣ変調器１０に入力された１ビットオーディオ信号をフィルタリングしたり、アッテネートしたりすることができる。
【００２７】
３入力ΔΣ変調器１１は特開平１０−３１３２５２号公報に開示されている２入力ΔΣ変調器を改良したものである。この３入力ΔΣ変調器１１の構成を図６に示す。３入力ΔΣ変調器１１において、各積分部は、３つの入力を有する加算器３５１，３５２，３５３と、加算器３５１〜３５３の各出力端子にそれぞれ接続された積分器３６１，３６２，３６３と、加算器３５１〜３５３の第１の入力端子に接続され、第１の１ビット信号に係数Ａ１，Ａ２，Ａ３を乗算する第１の係数乗算器３３１、３３２，３３３と、加算器３５１〜３５３の第２の入力端子に接続され、第２の１ビット信号に係数Ｂ１，Ｂ２，Ｂ３を乗算する第２の係数乗算器３４１、３４２，３４３と、加算器３５１〜３５３の第３の入力端子に接続され、この３入力ΔΣ変調器の出力信号に係数Ｃ１，Ｃ２，Ｃ３を乗算する第３の係数乗算器３８１、３８２，３８３とを備える。
【００２８】
３入力ΔΣ変調器１１の最終段は、３つの入力を有する加算器３５４と、加算器３５４の第１の入力端子に接続され、第１の１ビット信号に第１の係数Ａ４を乗算する第１の係数乗算器３３４と、加算器３５４の第２の入力端子に接続され、第２の１ビット信号に第２の係数Ｂ４を乗算する第２の係数乗算器３４４とを備え、前段の積分器３６３の出力端子に接続されている。加算器３５４の出力端子は、量子化器３７に接続されている。
【００２９】
中間段の加算器３５２，３５３は、それぞれ第４の入力端子を有し、この入力端子を介して前段の積分器３６１，３６２からの出力が供給される。
【００３０】
係数乗算器３３１〜３３４，３４１〜３４４，３８１〜３８４は、全て１ビットの乗数器であり、供給される１ビット信号にｐビットからなる係数を乗算して、ｐビットの乗算値を生成する。加算器３５１〜３５４及び積分器３６１〜３６３は、ｐビットで動作する。ｐビットの信号は、例えば正数と負数を表す２の補数表現となっている。
【００３１】
量子化器３７は、閾値が０の比較器を備え、負の入力を−１（論理０）に、正の入力を＋１（論理１）にエンコードして、１ビットの出力信号を出力端子３９を介て出力する。
【００３２】
同期回路３２は、入力端子３１ａ，３１ｂ，３１ｃを介して第１の１ビット信号と第２の１ビット信号と第３の１ビット信号が供給され、これらの第１〜第３の１ビット信号を、クロック発生回路４０から供給される局部クロックに同期させる。この同期回路３２は、３つの入力１ビット信号を、別々に同期させる場合もある。クロック発生回路４０は、ＤＳＭのクロッキング制御も行う。
【００３３】
図６に示した３入力ΔΣ変調器１１に含まれる、積分器３６１〜３６３の具体的な構成も図７に示した通りである。すなわち、加算４５と、遅延回路４６とから構成される。遅延回路４６の出力は、加算器４５に供給され、加算器４５の出力が累積されて、積分結果が得られる。各段の加算器３５１〜３５３は、ルックアップテーブルを用いる場合を除いて、加算器４５としても用いることができる。
【００３４】
図６に示した係数Ａ１〜Ａ４，Ｂ１〜Ｂ４は、入力１ビット信号の伝達関数の零点を定義しており、したがって入力１ビット信号のゲインを制御するものである。係数Ｃ１〜Ｃ３は、雑音除去のために固定の値とされる。
【００３５】
また、例えば、係数Ａ１〜Ａ４，Ｂ１〜Ｂ４は、係数の値で決定される固定の比率で第１の１ビット信号と第２の１ビット信号と第３の１ビット信号が加算されるように定められる。したがって、係数Ａ１〜Ａ４と係数Ｂ１〜Ｂ４は異なる値としてもよいし、それぞれが等しい値としてもよい。
【００３６】
さらに、例えば、係数Ａ１〜Ａ４，Ｂ１〜Ｂ４は、第１の１ビット信号と第２の１ビット信号と第３の１ビット信号の混合比を変えることができるように、可変とされる。これらの可変係数Ａ１〜Ａ４，Ｂ１〜Ｂ４は、係数発生器４１から供給される。例えば、係数発生器４１は、係数の組を予め記憶した係数メモリからなり、制御信号ＣＳに応じた種々なアドレスによって係数Ａ１〜Ａ４，Ｂ１〜Ｂ４を読み出して、係数乗算器３３１〜３３４，３４１〜３４４に供給する。
【００３７】
このように３入力ΔΣ変調器１１を、１ビットオーディオ信号を混合するために使うことができる。また、係数Ａ１〜Ａ４，Ｂ１〜Ｂ４を適切に設定することにより、フィルタリング処理にも使うことができる。
【００３８】
したがって、図４に示したように、４（＝ｍ）個の１入力ΔΣ変調器１０と、５（＝ｎ）個の３入力ΔΣ変調器１１の係数を適切に変えながら、マトリクスルータ１２で入出力を切り替えて使用することにより、乗算器を用いず、加算器で信号処理を行うことが可能であり、その結果、演算誤差を切り捨てる必要がなく、高音質を保持できる。
【００３９】
以下に、前記図１及び図２に示した２１通りのスピーカシステムに、本発明のオーディオ信号再生装置を適用した具体例について図８〜図２８を用いて説明する。
【００４０】
まず、図１のスピーカシステム１に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Large）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Small）スピーカとした４ｃｈ再生システムであった。センターＣｃｈと、スーパーウェハ（ＳＷ）ｃｈは用いない。
【００４１】
１ビットオーディオ信号を４ｃｈ再生する第１具体例は、図８に示すように、４個用意した１入力ΔΣ変調器から３個の１入力ΔΣ変調器１０１，１０２，１０３と、５個用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器１１１，１１２，１１３，１１４を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００４２】
１入力ΔΣ変調器１０１は、Ｌｒｃｈの入力に、ハイパスフィルタ処理とアッテネート処理を施し、低域をカットしかつ減衰した１ビットオーディオ信号をΔΣ変調により生成してスモールのＬｒｃｈスピーカに供給する。すなわち、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給される。
【００４３】
１入力ΔΣ変調器１０２は、Ｒｒｃｈの入力に、ハイパスフィルタ処理とアッテネート処理を施し、低域をカットし、かつ減衰した１ビットオーディオ信号をΔΣ変調により生成してスモールのＲｒｃｈスピーカに供給する。すなわち、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
【００４４】
１入力ΔΣ変調器１０３は、ＬＦＥｃｈの入力に、ローパスフィルタ処理を施し、高域をカットした１ビットオーディオ信号をΔΣ変調により生成して、後述する３入力ΔΣ変調器１１２及び１１４に供給する。
【００４５】
３入力ΔΣ変調器１１２は、Ｌｒｃｈの入力と前記１入力ΔΣ変調器１０３からの入力に、ローパスフィルタ処理とミックス処理を施し、混合出力の高域をカットした１ビットオーディオ信号をΔΣ変調により生成して３入力ΔΣ変調器１１１に供給する。
【００４６】
３入力ΔΣ変調器１１１は、Ｌｃｈの入力とＣｃｈの入力に前記３入力ΔΣ変調器１１２からの混合出力をさらに混合した１ビットオーディオ信号をΔΣ変調により生成してラージのＬｃｈスピーカに供給する。したがって、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｃ＋Ｌｐｆ（Ｌｒ＋Ｌｐｆ（ＬＦＥ）））で表される１ビットオーディオ信号が供給される。
【００４７】
３入力ΔΣ変調器１１４は、Ｃｃｈの入力と前記１入力ΔΣ変調器１０３からの入力に、ローパスフィルタ処理とミックス処理を施し、混合出力の高域をカットした１ビットオーディオ信号をΔΣ変調により生成して３入力ΔΣ変調器１１３に供給する。
【００４８】
３入力ΔΣ変調器１１３は、Ｒｃｈの入力とＣｃｈの入力に前記３入力ΔΣ変調器１１４からの混合出力をさらに混合した１ビットオーディオ信号をΔΣ変調により生成してラージのＲｃｈスピーカに供給する。したがって、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｃ＋Ｌｐｆ（Ｒｒ＋Ｌｐｆ（ＬＦＥ）））で表される１ビットオーディオ信号が供給される。
【００４９】
以上に説明したように、前記オーディオ信号再生装置をスピーカシステム１に適用した第１具体例によれば、乗算器を用いず、加算器で信号処理を行うことが可能であり、その結果、演算誤差を切り捨てる必要がなく、高音質を保持できる。
【００５０】
次に、図１中のスピーカシステム２に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム２は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Small）スピーカとし、ＳＷｃｈをエグジスト（Exist）スピーカとした５ｃｈ再生システムであった。センターＣｃｈは用いない。
【００５１】
１ビットオーディオ信号を５ｃｈ再生する第２具体例は、図９に示すように、４個用意した１入力ΔΣ変調器から３個の１入力ΔΣ変調器１０１１，１０１２，１０１３と、５個用意した全ての３入力ΔΣ変調器１１１１，１１１２，１１１３，１１１４，１１１5を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００５２】
１入力ΔΣ変調器１０１１は、Ｌｒｃｈの入力に、ハイパスフィルタ処理とアッテネート処理を施し、低域をカットしかつ減衰した１ビットオーディオ信号をΔΣ変調により生成してスモールのＬｒｃｈスピーカに供給する。すなわち、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給される。
【００５３】
１入力ΔΣ変調器１０１２は、Ｒｒｃｈの入力に、ハイパスフィルタ処理とアッテネート処理を施し、低域をカットしかつ減衰した１ビットオーディオ信号をΔΣ変調により生成してスモールのＲｒｃｈスピーカに供給する。すなわち、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
【００５４】
１入力ΔΣ変調器１０１３は、ＬＦＥｃｈの入力に、ローパスフィルタ処理を施し、高域をカットした１ビットオーディオ信号をΔΣ変調により生成して、後述する３入力ΔΣ変調器１１１５に供給する。
【００５５】
３入力ΔΣ変調器１１１１は、Ｌｃｈの入力とＣｃｈの入力に、ハイパスフィルタ処理とミックス処理を施し、混合出力の低域をカットした１ビットオーディオ信号をΔΣ変調により生成してスモールのＬｃｈスピーカに供給する。したがって、Ｌｃｈのスモールスピーカには、Ｌ＝ＨｐｆＭｉｘ（Ｌ＋Ｃ）で表される１ビットオーディオ信号が供給される。
３入力ΔΣ変調器１１１３は、Ｒｃｈの入力とＣｃｈの入力に、ハイパスフィルタ処理とミックス処理を施し、混合出力の低域をカットした１ビットオーディオ信号をΔΣ変調により生成してスモールのＲｃｈスピーカに供給する。したがって、Ｒｃｈのスモールスピーカには、Ｒ＝ＨｐｆＭｉｘ（Ｒ＋Ｃ）で表される１ビットオーディオ信号が供給される。
【００５６】
３入力ΔΣ変調器１１１２は、Ｌｃｈの入力とＬｒｃｈの入力とＣｃｈの入力を混合しかつローパスフィルタ処理を施した１ビットオーディオ信号をΔΣ変調により生成して後述する３入力ΔΣ変調器１１１５に供給する。
【００５７】
３入力ΔΣ変調器１１１４は、Ｒｃｈの入力とＲｒｃｈの入力とＣｃｈの入力を混合しかつローパスフィルタ処理を施した１ビットオーディオ信号をΔΣ変調により生成して後述する３入力ΔΣ変調器１１１５に供給する。
【００５８】
３入力ΔΣ変調器１１１５は、１入力ΔΣ変調器１０１３からの入力と３入力ΔΣ変調器１１１２からの入力と３入力ΔΣ変調器１１１４からの入力とを混合した１ビットオーディオ信号をΔΣ変調により生成しＳＷｃｈ用のスピーカに供給する。したがって、ＳＷｃｈのエグジストスピーカには、ＳＷ＝Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｍｉｘ（ＬｐｆＭｉｘ（Ｌ＋Ｃ＋Ｌｒ）＋ＬｐｆＭｉｘ（Ｒ＋Ｃ＋Ｒｒ））で表される１ビットオーディオ信号が供給される。
【００５９】
以上に説明したように、前記オーディオ信号再生装置をスピーカシステム２に適用した第２具体例によれば、乗算器を用いず、加算器で信号処理を行うことが可能であり、その結果、演算誤差を切り捨てる必要がなく、高音質を保持できる。
【００６０】
次に、図１中のスピーカシステム３に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム３は、Ｌｃｈ、Ｒｃｈ、Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、ＳＷｃｈをエグジスト（Exist）スピーカとした６ｃｈ再生システムである。
【００６１】
１ビットオーディオ信号を６ｃｈ再生する第３具体例は、図１０に示すように、４個用意した全ての１入力ΔΣ変調器１０２１，１０２２，１０２３，１０２４と、５個用意した３入力ΔΣ変調器から２個の３入力ΔΣ変調器１１２１，１１２２を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００６２】
３入力ΔΣ変調器１１２１は、Ｌｃｈの入力に、アッテネート処理を施して減衰した１ビットオーディオ信号をΔΣ変調により生成してラージのＬｃｈスピーカに供給する。すなわち、Ｌｃｈのラージスピーカには、Ｌ＝Ａｔｔ（Ｌ）で表される１ビットオーディオ信号が供給される。
【００６３】
３入力ΔΣ変調器１１２２は、Ｒｃｈの入力に、アッテネート処理を施して減衰した１ビットオーディオ信号をΔΣ変調により生成してラージのＲｃｈスピーカに供給する。すなわち、Ｒｃｈのラージスピーカには、Ｒ＝Ａｔｔ（Ｒ）で表される１ビットオーディオ信号が供給される。
【００６４】
１入力ΔΣ変調器１０２１は、Ｃｃｈの入力に、アッテネート処理を施して減衰した１ビットオーディオ信号をΔΣ変調により生成してラージのＣｃｈスピーカに供給する。すなわち、Ｃｃｈのラージスピーカには、Ｃ＝Ａｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。
１入力ΔΣ変調器１０２２は、Ｌｒｃｈの入力に、アッテネート処理を施して減衰した１ビットオーディオ信号をΔΣ変調により生成してラージのＬｒｃｈスピーカに供給する。すなわち、Ｌｒｃｈのラージスピーカには、Ｌｒ＝Ａｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給される。
１入力ΔΣ変調器１０２３は、Ｒｒｃｈの入力に、アッテネート処理を施して減衰した１ビットオーディオ信号をΔΣ変調により生成してラージのＬｒｃｈスピーカに供給する。すなわち、Ｌｒｃｈのラージスピーカには、Ｒｒ＝Ａｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
【００６５】
１入力ΔΣ変調器１０２４は、ＬＦＥｃｈの入力に、ローパスフィルタ処理とアッテネート処理を施した１ビットオーディオ信号をΔΣ変調により生成してＳＷｃｈスピーカに供給する。すなわち、ＳＷｃｈのスピーカには、ＳＷ＝ＬｐｆＡｔｔ（ＬＦＥ）で表される１ビットオーディオ信号が供給される。
【００６６】
以上に説明したように、前記オーディオ信号再生装置をスピーカシステム３に適用した第３具体例によれば、乗算器を用いず、加算器で信号処理を行うことが可能であり、その結果、演算誤差を切り捨てる必要がなく、高音質を保持できる。
【００６７】
次に、図１中のスピーカシステム４に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム４は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとした５ｃｈ再生システムであり、ＳＷｃｈを用いない。
【００６８】
この１ビットオーディオ信号を５ｃｈ再生する第４の具体例は、図１１に示すように、４個用意した全ての１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から２個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００６９】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｐｆ（ＬＦＥ））で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｌｐｆ（ＬＦＥ））で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのラージスピーカには、Ｃ＝Ａｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのラージスピーカには、Ｌｒ＝Ａｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのラージスピーカには、Ｒｒ＝Ａｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
【００７０】
次に、図１中のスピーカシステム５に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム５は、Ｌｃｈ、Ｒｃｈ、Ｃｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Ｓｍａｌｌ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした６ｃｈ再生システムである。
【００７１】
この１ビットオーディオ信号を６ｃｈ再生する第５の具体例は、図１２に示すように、４個用意した全ての１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００７２】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ａｔｔ（Ｌ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ａｔｔ（Ｒ）で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのラージスピーカには、Ｃ＝Ａｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
そして、ＳＷｃｈのスピーカには、ＳＷ＝Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋ＬｐｆＭｉｘ（Ｌｒ＋Ｒｒ））で表される１ビットオーディオ信号が供給される。
【００７３】
次に、図１中のスピーカシステム６に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム６は、Ｌｃｈ、Ｒｃｈ、Ｃｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Ｓｍａｌｌ）スピーカとした５ｃｈ再生システムである。ＳＷｃｈは用いない。
【００７４】
この１ビットオーディオ信号を５ｃｈ再生する第６の具体例は、図１３に示すように、４個用意した全ての１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００７５】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｐｆ（ＬＦＥ）＋Ｌｐｆ（Ｌｒ））で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｌｐｆ（ＬＦＥ）＋Ｌｐｆ（Ｒｒ））で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのラージスピーカには、Ｃ＝Ａｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。
また、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
【００７６】
次に、図１中のスピーカシステム７に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム７は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｃｃｈをスモール（Ｓｍａｌｌ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした６ｃｈ再生システムである。
【００７７】
この１ビットオーディオ信号を６ｃｈ再生する第７の具体例は、図１４に示すように、４個用意した全ての１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００７８】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ａｔｔ（Ｌ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ａｔｔ（Ｒ）で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのスモールスピーカには、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのラージスピーカには、Ｌｒ＝Ａｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのラージスピーカには、Ｒｒ＝Ａｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。そして、ＳＷｃｈのスピーカには、ＳＷ＝Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｌｐｆ（Ｃ））で表される１ビットオーディオ信号が供給される。
次に、図１中のスピーカシステム８に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム８は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｃｃｈをスモール（Ｓｍａｌｌ）スピーカとした５ｃｈ再生システムであり、ＳＷｃｈを用いない。
【００７９】
この１ビットオーディオ信号を５ｃｈ再生する第８の具体例は、図１５に示すように、４個用意した全ての１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から３個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００８０】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｐｆ（ＬＦＥ）＋Ｌｐｆ（Ｃ））で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｌｐｆ（ＬＦＥ）＋Ｌｐｆ（Ｃ））で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのスモールスピーカには、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのラージスピーカには、Ｌｒ＝Ａｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのラージスピーカには、Ｒｒ＝Ａｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
【００８１】
次に、図１中のスピーカシステム９に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム９は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈをスモール（Ｓｍａｌｌ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした６ｃｈ再生システムである。
【００８２】
この１ビットオーディオ信号を６ｃｈ再生する第９の具体例は、図１６に示すように、４個用意した全ての１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００８３】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ａｔｔ（Ｌ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ａｔｔ（Ｒ）で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのスモールスピーカには、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。そして、ＳＷｃｈのスピーカには、Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋ＬｐｆＭｉｘ（Ｃ＋Ｌｒ＋Ｒｒ））で表される１ビットオーディオ信号が供給される。
【００８４】
次に、図１中のスピーカシステム１０に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１０は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈをスモール（Ｓｍａｌｌ）スピーカとした５ｃｈ再生システムであり、ＳＷｃｈを用いない。
【００８５】
この１ビットオーディオ信号を５ｃｈ再生する第１０の具体例は、図１７に示すように、４個用意した全ての１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００８６】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｐｆ（ＬＦＥ）＋ＬｐｆＭｉｘ（Ｃ＋Ｌｒ））で表される１ビットオーディオ信号が供給される。
また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｌｐｆ（ＬＦＥ）＋ＬｐｆＭｉｘ（Ｃ＋Ｒｒ））で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのスモールスピーカには、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
【００８７】
次に、図１中のスピーカシステム１１に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１１は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした５ｃｈ再生システムであり、Ｃｃｈを用いない。
【００８８】
この１ビットオーディオ信号を５ｃｈ再生する第１１の具体例は、図１８に示すように、４個用意した１入力ΔΣ変調器から３個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から２個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００８９】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｌ＋Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのラージスピーカには、Ｌｒ＝Ａｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのラージスピーカには、Ｒｒ＝Ａｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。そして、ＳＷｃｈのスピーカには、ＳＷ＝ＬｐｆＡｔｔ（ＬＦＥ）で表される１ビットオーディオ信号が供給される。
【００９０】
次に、図１中のスピーカシステム１２に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１２は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとした４ｃｈ再生システムであり、ＣｃｈとＳＷｃｈを用いない。
【００９１】
この１ビットオーディオ信号を４ｃｈ再生する第１２の具体例は、図１９に示すように、４個用意した１入力ΔΣ変調器から３個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から２個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００９２】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｐｆ（ＬＦＥ）＋Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｌｐｆ（ＬＦＥ）＋Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのラージスピーカには、Ｌｒ＝Ａｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのラージスピーカには、Ｒｒ＝Ａｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
【００９３】
次に、図１中のスピーカシステム１３に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１３は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Ｓｍａｌｌ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした５ｃｈ再生システムであり、Ｃｃｈを用いない。
【００９４】
この１ビットオーディオ信号を５ｃｈ再生する第１３の具体例は、図２０に示すように、４個用意した１入力ΔΣ変調器から３個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００９５】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。そして、ＳＷｃｈのスピーカには、Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋ＬｐｆＭｉｘ（Ｌｒ＋Ｒｒ））で表される１ビットオーディオ信号が供給される。
【００９６】
次に、図１中のスピーカシステム１４に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１４は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした３ｃｈ再生システムであり、Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈを用いない。
【００９７】
この１ビットオーディオ信号を３ｃｈ再生する第１４の具体例は、図２１に示すように、４個用意した１入力ΔΣ変調器から１個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から２個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００９８】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｃ＋Ｌｒ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｃ＋Ｒｒ）で表される１ビットオーディオ信号が供給される。
そして、ＳＷｃｈのスピーカには、ＳＷ＝ＬｐｆＡｔｔ（ＬＦＥ）で表される１ビットオーディオ信号が供給される。
【００９９】
次に、図２中のスピーカシステム１５に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１５は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとした２ｃｈ再生システムであり、Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈ、ＳＷｃｈを用いない。
【０１００】
この１ビットオーディオ信号を２ｃｈ再生する第１５の具体例は、図２２に示すように、４個用意した１入力ΔΣ変調器から１個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【０１０１】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｃ＋Ｍｉｘ（Ｌｒ＋Ｌｐｆ（ＬＦＥ）））で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｃ＋Ｍｉｘ（Ｒｒ＋Ｌｐｆ（ＬＦＥ）））で表される１ビットオーディオ信号が供給される。
【０１０２】
次に、図２中のスピーカシステム１６に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１６は、Ｌｃｈ、Ｒｃｈ、Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Ｓｍａｌｌ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした６ｃｈ再生システムである。
【０１０３】
この１ビットオーディオ信号を６ｃｈ再生する第１６の具体例は、図２３に示すように、４個用意した全ての１入力ΔΣ変調器１０と、５個用意した全ての３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【０１０４】
そして、Ｌｃｈのスモールスピーカには、Ｌ＝ＨｐｆＡｔｔ（Ｌ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのスモールスピーカには、Ｒ＝ＨｐｆＡｔｔ（Ｒ）で表される１ビットオーディオ信号が供給される。Ｃｃｈのスモールスピーカには、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。そして、ＳＷｃｈのスピーカには、ＳＷ＝Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｍｉｘ（ＬｐｆＭｉｘ（Ｌ＋Ｃ＋Ｌｒ）＋ＬｐｆＭｉｘ（Ｒ＋Ｃ＋Ｒｒ））で表される１ビットオーディオ信号が供給される。
【０１０５】
次に、図２中のスピーカシステム１７に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１７は、Ｌｃｈ、Ｒｃｈをそれぞれスモール（Ｓｍａｌｌ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした３ｃｈ再生システムである。Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈを用いない。
【０１０６】
この１ビットオーディオ信号を３ｃｈ再生する第１７の具体例は、図２４に示すように、４個用意した１入力ΔΣ変調器から１個の１入力ΔΣ変調器１０と、５個用意した全ての３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【０１０７】
そして、Ｌｃｈのスモールスピーカには、Ｌ＝ＨｐｆＭｉｘ（Ｌ＋Ｃ＋Ｌｒ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのスモールスピーカには、Ｒ＝ＨｐｆＭｉｘ（Ｒ＋Ｃ＋Ｒｒ）で表される１ビットオーディオ信号が供給される。そして、ＳＷｃｈのスピーカには、ＳＷ＝Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｍｉｘ（ＬｐｆＭｉｘ（Ｌ＋Ｃ＋Ｌｒ）＋ＬｐｆＭｉｘ（Ｒ＋Ｃ＋Ｒｒ））で表される１ビットオーディオ信号が供給される。
【０１０８】
次に、図２中のスピーカシステム１８に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１８は、Ｌｃｈ、Ｒｃｈ、Ｃｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈを用いない、４ｃｈ再生システムである。
【０１０９】
この１ビットオーディオ信号を４ｃｈ再生する第１８の具体例は、図２５に示すように、４個用意した１入力ΔΣ変調器から２個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から２個の３入力ΔΣ変調器１１を、図示しないマトリクスルータ１２により入出力を接続して構成されている。
【０１１０】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｒ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｒｒ）で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのラージスピーカには、Ｃ＝Ａｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。そして、ＳＷｃｈのスピーカには、ＳＷ＝Ａｔｔ（ＬＦＥ）で表される１ビットオーディオ信号が供給される。
【０１１１】
次に、図２中のスピーカシステム１９に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１９は、Ｌｃｈ、Ｒｃｈ、Ｃｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈ、ＳＷｃｈを用いない、３ｃｈ再生システムである。
【０１１２】
この１ビットオーディオ信号を３ｃｈ再生する第１９の具体例は、図２６に示すように、４個用意した１入力ΔΣ変調器から２個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から２個の３入力ΔΣ変調器１１の入出力を、図示しないマトリクスルータ１２により接続してなる。
【０１１３】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｒ＋Ｌｐｆ（ＬＦＥ））で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｒｒ＋Ｌｐｆ（ＬＦＥ））で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのラージスピーカには、Ｃ＝Ａｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。
【０１１４】
次に、図２中のスピーカシステム２０に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム２０は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｃｃｈをスモール（Ｓｍａｌｌ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈを用いない、４ｃｈ再生システムである。
【０１１５】
この１ビットオーディオ信号を４ｃｈ再生する第２０の具体例は、図２７に示すように、４個用意した１入力ΔΣ変調器のうちの２個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器のうちの４個の３入力ΔΣ変調器１１の入出力を、図示しないマトリクスルータ１２を用いて選択し、接続してなる。
【０１１６】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｒ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｒｒ）で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのスモールスピーカには、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。そして、ＳＷｃｈのスピーカには、Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｌｐｆ（Ｃ）で表される１ビットオーディオ信号が供給される。
【０１１７】
最後に、図２中のスピーカシステム２１に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム２１は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｃｃｈをスモール（Ｓｍａｌｌ）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈ、ＳＷｃｈを用いない、３ｃｈ再生システムである。
【０１１８】
この１ビットオーディオ信号を３ｃｈ再生する第２１の具体例は、図２８に示すように、４個用意した１入力ΔΣ変調器のうちの２個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器のうちの３個の３入力ΔΣ変調器１１の入出力を、図示しないマトリクスルータ１２を用いて選択し、接続してなる。
【０１１９】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｒ＋ＬｐｆＭｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｃ））で表される１ビットオーディオ信号が供給される。
また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｒｒ＋ＬｐｆＭｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｃ））で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのスモールスピーカには、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。
【０１２０】
以上、図１から図２に跨いで示した２１通りのスピーカシステムに本実施の形態となる、オーディオ信号再生装置を適用した具体例について説明した。各スピーカシステムに対して前記オーディオ信号再生装置は、４個の１入力ΔΣ変調器と、５個の３入力ΔΣ変調器と、図示しないマトリクスルータ１２という、最小限の回路規模で、最大６チャンネルを再生している。
【０１２１】
【発明の効果】
本発明に係るオーディオ信号再生装置は、ｍ個（ｍ＜Ｌ）の第１のデルタシグマ変調手段と、ｎ個（ｎ＜Ｌ）の第２のデルタシグマ変調手段との、任意の入出力を接続切り替え手段により切り替えて、１ビットオーディオ信号を接続されるスピーカシステムに対応して最大Ｌチャンネル再生する。
【図面の簡単な説明】
【図１】本発明の実施の形態となる、オーディオ信号再生装置に接続されるスピーカシステムのうちの、１〜１４システムまでの各チャンネルの内訳を示す図である。
【図２】前記スピーカシステムのうちの、１５〜２１システムまでの各チャンネルの内訳を示す図である。
【図３】前記スピーカシステムを実現するために、これまでに考えられてきた回路を示す図である。
【図４】前記オーディオ信号再生装置の構成を示す図である。
【図５】前記オーディオ信号再生装置を構成する、１入力ΔΣ変調器の詳細な構成を示す回路図である。
【図６】前記オーディオ信号再生装置を構成する、３入力ΔΣ変調器の詳細な構成を示す回路図である。
【図７】前記１入力ΔΣ変調器と３入力ΔΣ変調器を構成している、積分器の詳細な構成を示す回路図である。
【図８】スピーカシステム１にオーディオ信号再生装置を適用した場合の第１具体例の構成を示す回路図である。
【図９】スピーカシステム２にオーディオ信号再生装置を適用した場合の第２具体例の構成を示す回路図である。
【図１０】スピーカシステム３にオーディオ信号再生装置を適用した場合の第３具体例の構成を示す回路図である。
【図１１】スピーカシステム４にオーディオ信号再生装置を適用した場合の第４具体例の構成を示す回路図である。
【図１２】スピーカシステム５にオーディオ信号再生装置を適用した場合の第５具体例の構成を示す回路図である。
【図１３】スピーカシステム６にオーディオ信号再生装置を適用した場合の第６具体例の構成を示す回路図である。
【図１４】スピーカシステム７にオーディオ信号再生装置を適用した場合の第７具体例の構成を示す回路図である。
【図１５】スピーカシステム８にオーディオ信号再生装置を適用した場合の第８具体例の構成を示す回路図である。
【図１６】スピーカシステム９にオーディオ信号再生装置を適用した場合の第９具体例の構成を示す回路図である。
【図１７】スピーカシステム１０にオーディオ信号再生装置を適用した場合の第１０具体例の構成を示す回路図である。
【図１８】スピーカシステム１１にオーディオ信号再生装置を適用した場合の第１１具体例の構成を示す回路図である。
【図１９】スピーカシステム１２にオーディオ信号再生装置を適用した場合の第１２具体例の構成を示す回路図である。
【図２０】スピーカシステム１３にオーディオ信号再生装置を適用した場合の第１３具体例の構成を示す回路図である。
【図２１】スピーカシステム１４にオーディオ信号再生装置を適用した場合の第１４具体例の構成を示す回路図である。
【図２２】スピーカシステム１５にオーディオ信号再生装置を適用した場合の第１５具体例の構成を示す回路図である。
【図２３】スピーカシステム１６にオーディオ信号再生装置を適用した場合の第１６具体例の構成を示す回路図である。
【図２４】スピーカシステム１７にオーディオ信号再生装置を適用した場合の第１７具体例の構成を示す回路図である。
【図２５】スピーカシステム１８にオーディオ信号再生装置を適用した場合の第１８具体例の構成を示す回路図である。
【図２６】スピーカシステム１９にオーディオ信号再生装置を適用した場合の第１９具体例の構成を示す回路図である。
【図２７】スピーカシステム２０にオーディオ信号再生装置を適用した場合の第２０具体例の構成を示す回路図である。
【図２８】スピーカシステム２１にオーディオ信号再生装置を適用した場合の第２１具体例の構成を示す回路図である。
【図２９】１ビットオーディオ信号を生成するデルタシグマ変調器の構成を示す回路図である。
【符号の説明】
１０ １入力デルタシグマ（ΔΣ）変調器、１１ ３入力デルタシグマ（ΔΣ）変調器、１２ マトリクスルーター[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an audio signal reproduction apparatus and method for reproducing a delta-sigma modulated audio signal corresponding to a connected speaker system.
[0002]
[Prior art]
In recent years, 1-bit audio signals obtained by subjecting analog audio signals to delta-sigma (ΔΣ) modulation have been applied to high-quality recorders and data transmission. FIG. 29 shows a configuration of a delta-sigma modulator that generates the 1-bit audio signal. In this delta-sigma modulator, a difference (delta) between an analog input signal and an integrated value (sigma) of a 1-bit output signal is obtained by an adder 51 and supplied to a 1-bit quantizer 52. The output signal is composed of bits of logic 0 and logic 1, and logic 0 and logic 1 represent -1 and +1 as actual values, respectively. The integrator 53 accumulates the 1-bit output signal and outputs a cumulative value that follows the value of the analog input signal. The 1-bit quantizer 52 increases (+) or decreases (−) the accumulated value for each bit to be generated. The sampling frequency of the delta sigma modulator is set to a high frequency so that an output bit stream whose accumulated value follows the analog input signal can be generated.
[0003]
The 1-bit audio signal obtained by the delta-sigma modulator has, for example, a sampling frequency of, for example, a so-called multi-bit digital signal having a sampling frequency of 44.1 KHz and a data word length of 16 bits, which has been used for conventional digital audio. It takes the form of a very high sampling frequency and a short data word length, such as 64 times (64 × 44.1 KHz) and a data word length of 1 bit.
[0004]
[Problems to be solved by the invention]
Conventionally, processing for multi-channel playback of PCM signals is mainly performed by a general-purpose DSP or the like, but there is no multi-channel audio signal playback apparatus that handles the delta-sigma modulated audio signal.
[0005]
The multi-channel to stereo 2CH downmix and path management methods used in PCM cannot be applied directly to delta-sigma modulated audio signals, and the multipliers required for these signal processings operate at high speed. It is necessary and difficult to realize.
[0006]
The present invention has been made in view of the above circumstances, and when a delta-sigma modulated audio signal is reproduced by a plurality of channels, a desired process can be performed with a minimum circuit scale corresponding to the connected speaker system. An object of the present invention is to provide an audio signal reproducing apparatus and method capable of performing and maintaining high sound quality.
[0007]
[Means for Solving the Invention]
In order to solve the above-described problem, an audio signal reproduction device according to the present invention generates a delta-sigma modulated audio signal corresponding to a connected speaker system. 6 An audio signal playback device for channel playback, 4 Pieces 1 input Delta-sigma modulation means; 5 Pieces 3 inputs Delta-sigma modulation means, and 4 Pieces 1 input With delta-sigma modulation means 5 Pieces 3 inputs Connection switching means for connecting any input / output of the delta-sigma modulation means.
[0008]
This audio signal reproducing apparatus simplifies the circuit by using a plurality of two types of delta-sigma modulation means and a routing mechanism (connection switching means) for connecting any input / output.
[0009]
The first delta sigma modulation means and the second delta sigma modulation means perform signal processing using a coefficient on the input signal. By appropriately selecting this coefficient, it is possible to perform filtering, mixing, or attenuation processing on the delta-sigma modulated 1-bit audio signal.
[0010]
In order to solve the above problems, an audio signal reproduction method according to the present invention is maximally compatible with a speaker system to which a delta-sigma modulated audio signal is connected. 6 An audio signal playback method for channel playback, 4 Pieces 1 input Delta-sigma modulation circuit 5 Pieces 3 inputs A 1-bit audio signal obtained by connecting an arbitrary input / output of the delta-sigma modulation circuit by the connection switching circuit is supplied to the speaker system.
[0011]
This audio signal reproduction method simplifies the circuit by using a plurality of two types of delta-sigma modulation circuits and a routing mechanism (connection switching circuit) for connecting arbitrary inputs and outputs.
The first delta-sigma modulation circuit and the second delta-sigma modulation circuit perform signal processing using a coefficient on the input signal. By appropriately selecting this coefficient, it is possible to perform filtering, mixing, or attenuation processing on the delta-sigma modulated 1-bit audio signal.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of an audio signal reproducing apparatus and method according to the present invention will be described below with reference to the drawings. This embodiment is an audio signal reproducing apparatus that multichannel reproduces a delta-sigma modulated audio signal with a maximum of 6 (= L) channels corresponding to a connected speaker system.
[0013]
As shown in FIG. 4 to be described later, this audio signal reproducing apparatus includes 4 (= m) 1-input delta sigma (ΔΣ) modulators 10, 5 (= n) 3 input ΔΣ modulators 11, A matrix router 12 for connecting arbitrary inputs and outputs of these two types of ΔΣ modulators 10 and 11 is provided.
[0014]
In multi-channel reproduction performed by the audio signal reproduction apparatus, there are various speaker systems connected as shown in the tables shown in FIGS. 1 and 2, and appropriate signal distribution and processing are required for each. Note that all systems are from left (L) ch, right (R) ch, C (center) ch, rear left (Lr) ch, rear right (Rr) ch, and low frequency enhancement (LFE) ch. It is assumed that there is an input.
[0015]
For example, the speaker system 1 uses Lch and Rch as large speakers, and Lrch and Rrch as small speakers, respectively. The center Cch and the super wafer (SW) ch are not used. In the speaker system 2, Lch, Rch, Lrch, and Rrch are each a small speaker, and SWch is an exit. Center Cch is not used. Including the two, there are 21 speaker systems in total as shown in FIGS.
[0016]
In order to realize the speaker system, it is necessary to prepare a circuit as shown in FIG. In the circuit shown in FIG. 3, the 1-input ΔΣ modulators 3, 4, and 5 have inputs from Cch, Lrch, and Rrch, and generate 1-bit audio signals for Cch, Lrch, and Rrch by ΔΣ modulation. Output to each speaker. Further, the 5-input ΔΣ modulator 7 has inputs from Lch, Rch, Cch, Lrch, and Rrch, and performs a ΔΣ modulation on the mixed output to generate one 1-bit audio signal, thereby generating a 2-input ΔΣ modulator. 6 is output. The 2-input ΔΣ modulator 6 also receives input from the LFEch, and after mixing with the input from the 5-input ΔΣ modulator 7, generates a 1-bit audio signal (Bass Mix) for SWch by ΔΣ modulation. And output to the SWch speaker. The 4-input ΔΣ modulator 1 is also supplied with inputs from Lch, Cch, and Lrch and a bus mix input from the 2-input ΔΣ modulator 6, and these are mixed to produce 1-bit audio for Lch. A signal is generated by ΔΣ modulation and output to an Lch speaker. The 4-input ΔΣ modulator 2 is also supplied with inputs from the Rch, Cch, and Rrch and a bus mix input from the 2-input ΔΣ modulator 6, and these are mixed to obtain an Rch 1 A bit audio signal is generated by ΔΣ modulation and output to an Rch speaker.
[0017]
However, the circuit requires seven ΔΣ modulators in total: three 1-input ΔΣ modulators, one 2-input ΔΣ modulator, two 4-input ΔΣ modulators, and five 5-input ΔΣ modulators. End up. In other words, there are various ΔΣ modulators and they are complicated. Further, since the 5-input ΔΣ modulator has a large number of additions, a high operating frequency is required for its realization.
[0018]
Therefore, as shown in FIG. 4, the audio signal reproduction apparatus according to the embodiment of the present invention connects a plurality of 1-input ΔΣ modulators 10 and 3 input ΔΣ modulators 11 to any input / output. The matrix router 12 is used to simplify the circuit and enable operation at a low frequency to realize a desired process.
[0019]
As the one-input ΔΣ modulator 10, a ΔΣ modulator disclosed in Japanese Patent Laid-Open No. 10-327075 can be applied. FIG. 5 shows the configuration of a one-input ΔΣ modulator 10 to which this ΔΣ modulator is applied. As shown in FIG. 5, the one-input ΔΣ modulator 10 is a third-order ΔΣ modulator, and includes three integration units and a final stage. The 1-input ΔΣ modulator includes an input terminal 21 to which a 1-bit signal is supplied and an output terminal 27 that outputs a 1-bit signal subjected to signal processing.
[0020]
For example, the final stage quantizer 25 is supplied with a p-bit signal in two's complement format representing both positive and negative numbers. The quantizer 25 includes a comparator having a threshold value of 0, for example, and quantizes a p-bit signal so that a positive signal becomes +1 and a negative signal becomes −1 to generate an output signal.
[0021]
The first stage integration unit includes a 1-bit coefficient multiplier 22 connected to the input terminal 21. 1 And a 1-bit coefficient multiplier 26 connected to the output terminal 27 1 And a 1-bit coefficient multiplier 22 1 And 1-bit coefficient multiplier 26 1 The adder 23 adds the outputs of 1 And the adder 23 1 Integrator 24 for integrating the output of 1 With. 1-bit coefficient multiplier 22 1 , 26 1 Is a coefficient A consisting of p bits in a 1-bit signal. 1 , C 1 Respectively. Adder 23 1 Is a 1-bit coefficient multiplier 22 1 , 26 1 Are added to obtain an integrator 24. 1 To supply.
[0022]
The two integration units in the intermediate stage are each a 1-bit coefficient multiplier 22 connected to the input terminal 21. 2 , 22 3 And a 1-bit coefficient multiplier 26 connected to the output terminal 27 2 , 26 3 And the adder 23 2 , 23 3 And the integrator 24 2 , 24 3 With. 1-bit coefficient multiplier 22 2 ~ 22 3 , 26 2 ~ 26 3 Is a coefficient A consisting of 1 bit signal and p bits. 2 ~ A 3 , C 2 ~ C 3 Respectively. Adder 23 2 ~ 23 3 Is the 1-bit coefficient multiplier 22 of the corresponding stage. 2 ~ 22 3 , 26 2 ~ 26 3 And the integrator 24 in the previous stage 1 ~ 24 2 Are added to each other and added to the integrator 24. 2 ~ 24 3 To supply.
[0023]
Integrator 24 1 ~ 24 3 7 includes, for example, an adder 45 and a delay circuit 46 connected in series to the adder 45, as shown in FIG. The output of the delay circuit 46 is fed back to the adder 45, which adds the 1-bit coefficient multiplier 22. 1 ~ 22 3 , 26 1 ~ 26 3 Adder 23 adding the outputs of 1 ~ 23 3 Accumulate the output of. The addition by the adder 45 shown in FIG. 1 ~ 22 3 , 26 1 ~ 26 3 That stage adder 23 adds the outputs of 1 ~ 23 3 You may make it carry out. Therefore, an adder 23 for a 1-bit coefficient multiplier 1 ~ 23 5 And the adder 45 for the integrator are not necessarily provided independently.
[0024]
The final stage is a 1-bit coefficient multiplier 22 connected to the input terminal 21. 4 And the adder 23 4 With. Adder 23 4 Is a 1-bit coefficient multiplier 22 4 Output and the previous integrator 24 3 Are added together, and the added value is supplied to the quantizer 25.
[0025]
As shown in FIG. 1 ~ A 3 , C 1 ~ C 3 Is a fixed value and integrator 24 1 ~ 24 3 1 is provided with an independent adder 45, a 1-bit coefficient multiplier 22 1 ~ 22 3 1-bit coefficient multiplier 26 1 ~ 26 3 Adders 23 for adding the outputs of 1 ~ 23 3 May be replaced with a lookup table. Specifically, the coefficient A is added to the 1-bit signal. 1 , C 1 Multiply the output by + A 1 , -A 1 , + C 1 , -C 1 It becomes. So, in the lookup table, + A 1 , -A 1 And + C 1 , -C 1 Remember all the combinations. Then, the combination is read from the lookup table using the 1-bit signal as an address.
[0026]
The coefficient is determined so as to obtain the stability of the circuit. Further, the coefficient is determined for a low-pass filter (Lpf), a high-pass filter (Hpf), or an attenuator (Att), and the 1-bit audio signal input to the 1-input ΔΣ modulator 10 is filtered or attenuated. Can do.
[0027]
The 3-input ΔΣ modulator 11 is an improvement of the 2-input ΔΣ modulator disclosed in Japanese Patent Laid-Open No. 10-313252. The configuration of the three-input ΔΣ modulator 11 is shown in FIG. In the three-input ΔΣ modulator 11, each integrating unit is an adder 35 having three inputs. 1 , 35 2 , 35 3 And the adder 35 1 ~ 35 3 Integrators 36 connected to the respective output terminals of 1 , 36 2 , 36 3 And the adder 35 1 ~ 35 3 Connected to the first input terminal of the first A-bit signal, the coefficient A 1 , A 2 , A 3 The first coefficient multiplier 33 for multiplying 1 , 33 2 , 33 3 And the adder 35 1 ~ 35 3 Is connected to the second input terminal, and the second 1-bit signal has a coefficient B 1 , B 2 , B 3 Is multiplied by a second coefficient multiplier 34. 1 , 34 2 , 34 3 And the adder 35 1 ~ 35 3 Is connected to the third input terminal, and the output signal of the three-input ΔΣ modulator is converted into a coefficient C 1 , C 2 , C 3 Is multiplied by a third coefficient multiplier 38. 1 , 38 2 , 38 3 With.
[0028]
The final stage of the 3-input ΔΣ modulator 11 is an adder 35 having three inputs. 4 And the adder 35 4 Connected to the first input terminal of the first coefficient A to the first 1-bit signal. 4 The first coefficient multiplier 33 for multiplying 4 And the adder 35 4 To the second input terminal of the second one-bit signal to the second coefficient B 4 Is multiplied by a second coefficient multiplier 34. 4 And the integrator 36 in the previous stage 3 Is connected to the output terminal. Adder 35 4 The output terminal is connected to the quantizer 37.
[0029]
Intermediate stage adder 35 2 , 35 3 Each have a fourth input terminal through which the integrator 36 of the previous stage is connected. 1 , 36 2 The output from is supplied.
[0030]
Coefficient multiplier 33 1 ~ 33 4 , 34 1 ~ 34 4 , 38 1 ~ 38 4 Are all 1-bit multipliers, which multiply a supplied 1-bit signal by a coefficient consisting of p bits to generate a p-bit multiplication value. Adder 35 1 ~ 35 4 And integrator 36 1 ~ 36 3 Operates on p bits. The p-bit signal has a two's complement representation representing, for example, a positive number and a negative number.
[0031]
The quantizer 37 includes a comparator having a threshold value of 0, encodes a negative input to -1 (logic 0) and a positive input to +1 (logic 1), and outputs a 1-bit output signal to an output terminal 39. Output via.
[0032]
The synchronization circuit 32 is supplied with the first 1-bit signal, the second 1-bit signal, and the third 1-bit signal via the input terminals 31a, 31b, and 31c, and these first to third 1-bit signals. Are synchronized with the local clock supplied from the clock generation circuit 40. The synchronization circuit 32 may synchronize three input 1-bit signals separately. The clock generation circuit 40 also performs DSM clocking control.
[0033]
An integrator 36 included in the three-input ΔΣ modulator 11 shown in FIG. 1 ~ 36 3 The specific configuration is also as shown in FIG. That is, it comprises an adder 45 and a delay circuit 46. The output of the delay circuit 46 is supplied to the adder 45, and the output of the adder 45 is accumulated to obtain an integration result. Each stage of adder 35 1 ~ 35 3 Can be used as the adder 45 except when a lookup table is used.
[0034]
Factor A shown in FIG. 1 ~ A 4 , B 1 ~ B 4 Defines the zero of the transfer function of the input 1-bit signal, and therefore controls the gain of the input 1-bit signal. Coefficient C 1 ~ C 3 Is a fixed value for noise removal.
[0035]
For example, the coefficient A 1 ~ A 4 , B 1 ~ B 4 Is determined such that the first 1-bit signal, the second 1-bit signal, and the third 1-bit signal are added at a fixed ratio determined by the value of the coefficient. Therefore, the coefficient A 1 ~ A 4 And coefficient B 1 ~ B 4 May be different values, or may be equal to each other.
[0036]
Further, for example, the coefficient A 1 ~ A 4 , B 1 ~ B 4 Is variable so that the mixing ratio of the first 1-bit signal, the second 1-bit signal, and the third 1-bit signal can be changed. These variable coefficients A 1 ~ A 4 , B 1 ~ B 4 Is supplied from the coefficient generator 41. For example, the coefficient generator 41 includes a coefficient memory in which a set of coefficients is stored in advance. 1 ~ A 4 , B 1 ~ B 4 And the coefficient multiplier 33 1 ~ 33 4 , 34 1 ~ 34 4 To supply.
[0037]
In this way, the 3-input ΔΣ modulator 11 can be used to mix a 1-bit audio signal. The coefficient A 1 ~ A 4 , B 1 ~ B 4 By appropriately setting, it can also be used for filtering processing.
[0038]
Therefore, as shown in FIG. 4, the matrix router 12 changes the coefficients of 4 (= m) 1-input ΔΣ modulators 10 and 5 (= n) 3 input ΔΣ modulators 11 appropriately. By switching between input and output, it is possible to perform signal processing with an adder without using a multiplier, and as a result, it is not necessary to discard calculation errors, and high sound quality can be maintained.
[0039]
A specific example in which the audio signal reproducing apparatus of the present invention is applied to the 21 kinds of speaker systems shown in FIGS. 1 and 2 will be described below with reference to FIGS.
[0040]
First, the case where the audio signal reproducing apparatus is applied to the speaker system 1 of FIG. 1 will be described. The speaker system 1 is a 4ch reproduction system in which Lch and Rch are each a large speaker and Lrch and Rrch are each a small speaker. The center Cch and the super wafer (SW) ch are not used.
[0041]
As shown in FIG. 8, a first specific example of reproducing 1-bit audio signal in 4ch is from four prepared 1-input ΔΣ modulators to three 1-input ΔΣ modulators 10. 1 , 10 2 , 10 3 And four three-input ΔΣ modulators 11 from five prepared three-input ΔΣ modulators 1 , 11 2 , 11 3 , 11 4 The input / output is connected by using a matrix router 12 (not shown) so as to select.
[0042]
1-input ΔΣ modulator 10 1 Performs a high-pass filter process and an attenuation process on the input of the Lrch, generates a 1-bit audio signal with a low frequency cut and attenuated by ΔΣ modulation, and supplies it to a small Lrch speaker. That is, a 1-bit audio signal represented by Lr = HpfAtt (Lr) is supplied to the Lrch small speaker.
[0043]
1-input ΔΣ modulator 10 2 Performs a high-pass filter process and an attenuation process on the Rrch input, generates a 1-bit audio signal with a low frequency cut and attenuated by ΔΣ modulation, and supplies it to a small Rrch speaker. That is, a 1-bit audio signal represented by Rr = HpfAtt (Rr) is supplied to the Rrch small speaker.
[0044]
1-input ΔΣ modulator 10 3 Performs a low-pass filter process on the input of the LFEch, generates a 1-bit audio signal with the high frequency cut by ΔΣ modulation, and a 3-input ΔΣ modulator 11 described later. 2 And 11 4 To supply.
[0045]
3-input ΔΣ modulator 11 2 Is the Lrch input and the one-input ΔΣ modulator 10 3 Is subjected to low-pass filter processing and mixing processing to generate a 1-bit audio signal obtained by cutting the high frequency range of the mixed output by ΔΣ modulation to generate a 3-input ΔΣ modulator 11 1 To supply.
[0046]
3-input ΔΣ modulator 11 1 Is the three-input ΔΣ modulator 11 for the Lch input and the Cch input. 2 A 1-bit audio signal obtained by further mixing the mixed output from is generated by ΔΣ modulation and supplied to a large Lch speaker. Therefore, a 1-bit audio signal represented by L = Mix (L + C + Lpf (Lr + Lpf (LFE))) is supplied to the Lch large speaker.
[0047]
3-input ΔΣ modulator 11 4 Is the Cch input and the one-input ΔΣ modulator 10 3 Is subjected to low-pass filter processing and mixing processing to generate a 1-bit audio signal obtained by cutting the high frequency range of the mixed output by ΔΣ modulation to generate a 3-input ΔΣ modulator 11 3 To supply.
[0048]
3-input ΔΣ modulator 11 3 Are the three-input ΔΣ modulator 11 for the Rch input and the Cch input. 4 A 1-bit audio signal obtained by further mixing the mixed output from is generated by ΔΣ modulation and supplied to a large Rch speaker. Accordingly, a 1-bit audio signal represented by R = Mix (R + C + Lpf (Rr + Lpf (LFE))) is supplied to the Rch large speaker.
[0049]
As described above, according to the first specific example in which the audio signal reproduction device is applied to the speaker system 1, it is possible to perform signal processing with an adder without using a multiplier, and as a result, calculation There is no need to cut off errors and high sound quality can be maintained.
[0050]
Next, the case where the audio signal reproducing device is applied to the speaker system 2 in FIG. 1 will be described. The speaker system 2 was a 5ch reproduction system in which Lch, Rch, Lrch, and Rrch were each a small speaker and SWch was an exit speaker. Center Cch is not used.
[0051]
As shown in FIG. 9, a second specific example of reproducing a 1-bit audio signal with 5 channels includes four 1-input ΔΣ modulators to three 1-input ΔΣ modulators 10. 11 , 10 12 , 10 13 And all three 3-input ΔΣ modulators 11 prepared 11 , 11 12 , 11 13 , 11 14 , 11 1 Input / output is connected by using a matrix router 12 (not shown) so that 5 is selected.
[0052]
1-input ΔΣ modulator 10 11 Performs a high-pass filter process and an attenuation process on the input of the Lrch, generates a 1-bit audio signal with a low frequency cut and attenuated by ΔΣ modulation, and supplies it to a small Lrch speaker. That is, a 1-bit audio signal represented by Lr = HpfAtt (Lr) is supplied to the Lrch small speaker.
[0053]
1-input ΔΣ modulator 10 12 Performs a high-pass filter process and an attenuation process on the input of the Rrch, generates a 1-bit audio signal with a low frequency cut and attenuated by ΔΣ modulation, and supplies it to a small Rrch speaker. That is, a 1-bit audio signal represented by Rr = HpfAtt (Rr) is supplied to the Rrch small speaker.
[0054]
1-input ΔΣ modulator 10 13 Performs a low-pass filter process on the input of the LFEch, generates a 1-bit audio signal with the high frequency cut by ΔΣ modulation, and a 3-input ΔΣ modulator 11 described later. 15 To supply.
[0055]
3-input ΔΣ modulator 11 11 Performs a high-pass filter process and a mix process on the Lch input and the Cch input, generates a 1-bit audio signal obtained by cutting the low frequency range of the mixed output by ΔΣ modulation, and supplies it to the small Lch speaker. Accordingly, a 1-bit audio signal represented by L = HpfMix (L + C) is supplied to the Lch small speaker.
3-input ΔΣ modulator 11 13 The Rch input and the Cch input are subjected to high-pass filter processing and mixing processing, and a 1-bit audio signal in which the low frequency range of the mixed output is cut is generated by ΔΣ modulation and supplied to a small Rch speaker. Accordingly, a 1-bit audio signal represented by R = HpfMix (R + C) is supplied to the Rch small speaker.
[0056]
3-input ΔΣ modulator 11 12 Generates a 1-bit audio signal obtained by mixing the Lch input, the Lrch input, and the Cch input and performing a low-pass filter process by ΔΣ modulation, and will be described later. 15 To supply.
[0057]
3-input ΔΣ modulator 11 14 Generates a 1-bit audio signal obtained by mixing the Rch input, the Rrch input, and the Cch input and applying a low-pass filter process by ΔΣ modulation, and will be described later. 15 To supply.
[0058]
3-input ΔΣ modulator 11 15 Is a 1-input ΔΣ modulator 10 13 And 3-input ΔΣ modulator 11 12 And 3-input ΔΣ modulator 11 14 A 1-bit audio signal mixed with the input from is generated by ΔΣ modulation and supplied to a speaker for SWch. Therefore, a 1-bit audio signal represented by SW = Mix (Lpf (LFE) + Mix (LpfMix (L + C + Lr) + LpfMix (R + C + Rr))) is supplied to the SWch exhaust speaker.
[0059]
As described above, according to the second specific example in which the audio signal reproduction device is applied to the speaker system 2, it is possible to perform signal processing with an adder without using a multiplier, and as a result, calculation There is no need to cut off errors and high sound quality can be maintained.
[0060]
Next, a case where the audio signal reproducing device is applied to the speaker system 3 in FIG. 1 will be described. The speaker system 3 is a 6-channel reproduction system in which Lch, Rch, Cch, Lrch, and Rrch are each a large speaker and SWch is an exit speaker.
[0061]
As shown in FIG. 10, the third specific example of reproducing 1-bit audio signal by 6ch is all four 1-input ΔΣ modulators 10 prepared. 21 , 10 22 , 10 23 , 10 24 And five 3-input ΔΣ modulators to two 3-input ΔΣ modulators 11 21 , 11 22 The input / output is connected by using a matrix router 12 (not shown) so as to select.
[0062]
3-input ΔΣ modulator 11 21 Generates a 1-bit audio signal attenuated by applying attenuation processing to the Lch input and supplies it to the large Lch speaker. That is, a 1-bit audio signal represented by L = Att (L) is supplied to the Lch large speaker.
[0063]
3-input ΔΣ modulator 11 22 Generates a 1-bit audio signal attenuated by applying attenuation processing to the Rch input and supplies it to the large Rch speaker. That is, a 1-bit audio signal represented by R = Att (R) is supplied to the Rch large speaker.
[0064]
1-input ΔΣ modulator 10 21 Generates a 1-bit audio signal attenuated by applying attenuation processing to the Cch input, and supplies it to a large Cch speaker. That is, a 1-bit audio signal represented by C = Att (C) is supplied to the Cch large speaker.
1-input ΔΣ modulator 10 22 Generates a 1-bit audio signal attenuated by performing attenuation processing on the input of the Lrch, and supplies it to the large Lrch speaker by ΔΣ modulation. That is, a 1-bit audio signal represented by Lr = Att (Lr) is supplied to the Lrch large speaker.
1-input ΔΣ modulator 10 23 Generates a 1-bit audio signal attenuated by applying attenuation processing to the input of the Rrch, and supplies it to the large Lrch speaker by ΔΣ modulation. That is, a 1-bit audio signal represented by Rr = Att (Rr) is supplied to the Lrch large speaker.
[0065]
1-input ΔΣ modulator 10 24 Generates a 1-bit audio signal subjected to low-pass filter processing and attenuation processing at the input of the LFEch by ΔΣ modulation and supplies it to the SWch speaker. That is, a 1-bit audio signal represented by SW = LpfAtt (LFE) is supplied to the SWch speaker.
[0066]
As described above, according to the third specific example in which the audio signal reproduction device is applied to the speaker system 3, it is possible to perform signal processing with an adder without using a multiplier, and as a result, calculation There is no need to cut off errors and high sound quality can be maintained.
[0067]
Next, a case where the audio signal reproduction device is applied to the speaker system 4 in FIG. 1 will be described. The speaker system 4 is a 5-channel playback system in which Lch, Rch, Lrch, and Rrch are large speakers, and does not use SWch.
[0068]
As shown in FIG. 11, the fourth specific example of reproducing this 1-bit audio signal in 5ch is a combination of four 1-input ΔΣ modulators 10 and two three-input ΔΣ modulators. The input / output is connected using a matrix router 12 (not shown) so as to select the three-input ΔΣ modulator 11.
[0069]
A 1-bit audio signal represented by L = Mix (L + Lpf (LFE)) is supplied to the Lch large speaker. Also, a 1-bit audio signal represented by R = Mix (R + Lpf (LFE)) is supplied to the Rch large speaker. Also, a 1-bit audio signal represented by C = Att (C) is supplied to the Cch large speaker. Further, a 1-bit audio signal represented by Lr = Att (Lr) is supplied to the Lrch large speaker, and a 1-bit audio signal represented by Rr = Att (Rr) is supplied to the Rrch large speaker. Is done.
[0070]
Next, the case where the audio signal reproducing device is applied to the speaker system 5 in FIG. 1 will be described. The speaker system 5 is a 6ch reproduction system in which Lch, Rch, and Cch are each a large speaker, Lrch and Rrch are each a small speaker, and SWch is an Exist speaker.
[0071]
As shown in FIG. 12, the fifth specific example of reproducing this 1-bit audio signal by 6ch includes four 1-input ΔΣ modulators 10 and four three-input ΔΣ modulators. The input / output is connected using a matrix router 12 (not shown) so as to select the three-input ΔΣ modulator 11.
[0072]
A 1-bit audio signal represented by L = Att (L) is supplied to the Lch large speaker. Further, a 1-bit audio signal represented by R = Att (R) is supplied to the Rch large speaker. Also, a 1-bit audio signal represented by C = Att (C) is supplied to the Cch large speaker. Further, a 1-bit audio signal represented by Lr = HpfAtt (Lr) is supplied to the Lrch small speaker, and a 1-bit audio signal represented by Rr = HpfAtt (Rr) is supplied to the Rrch small speaker. Is done.
The SWch speaker is supplied with a 1-bit audio signal represented by SW = Mix (Lpf (LFE) + LpfMix (Lr + Rr)).
[0073]
Next, the case where the audio signal reproducing device is applied to the speaker system 6 in FIG. 1 will be described. The speaker system 6 is a 5ch reproduction system in which Lch, Rch, and Cch are each a large speaker, and Lrch and Rrch are each a small speaker. SWch is not used.
[0074]
As shown in FIG. 13, the sixth specific example of reproducing this 1-bit audio signal in 5ch includes four 1-input ΔΣ modulators 10 and four three-input ΔΣ modulators. The input / output is connected using a matrix router 12 (not shown) so as to select the three-input ΔΣ modulator 11.
[0075]
Then, a 1-bit audio signal represented by L = Mix (L + Lpf (LFE) + Lpf (Lr)) is supplied to the Lch large speaker. A 1-bit audio signal represented by R = Mix (R + Lpf (LFE) + Lpf (Rr)) is supplied to the Rch large speaker. Also, a 1-bit audio signal represented by C = Att (C) is supplied to the Cch large speaker.
Also, a 1-bit audio signal represented by Lr = HpfAtt (Lr) is supplied to the Lrch small speaker, and a 1-bit audio signal represented by Rr = HpfAtt (Rr) is supplied to the Rrch small speaker. Is done.
[0076]
Next, a case where the audio signal reproduction device is applied to the speaker system 7 in FIG. 1 will be described. The speaker system 7 is a 6-channel reproduction system in which Lch, Rch, Lrch, and Rrch are each a large speaker, Cch is a small speaker, and SWch is an exit speaker.
[0077]
As shown in FIG. 14, the seventh specific example of reproducing this 1-bit audio signal by 6ch includes four 1-input ΔΣ modulators 10 and four three-input ΔΣ modulators. The input / output is connected using a matrix router 12 (not shown) so as to select the three-input ΔΣ modulator 11.
[0078]
A 1-bit audio signal represented by L = Att (L) is supplied to the Lch large speaker. Further, a 1-bit audio signal represented by R = Att (R) is supplied to the Rch large speaker. Also, a 1-bit audio signal represented by C = HpfAtt (C) is supplied to the Cch small speaker. Further, a 1-bit audio signal represented by Lr = Att (Lr) is supplied to the Lrch large speaker, and a 1-bit audio signal represented by Rr = Att (Rr) is supplied to the Rrch large speaker. Is done. The SWch speaker is supplied with a 1-bit audio signal represented by SW = Mix (Lpf (LFE) + Lpf (C)).
Next, the case where the audio signal reproducing apparatus is applied to the speaker system 8 in FIG. 1 will be described. The speaker system 8 is a 5ch reproduction system in which Lch, Rch, Lrch, and Rrch are large speakers and Cch is a small speaker, and SWch is not used.
[0079]
As shown in FIG. 15, an eighth specific example of reproducing this 1-bit audio signal in 5ch includes three 1-input .DELTA..SIGMA. Modulators 10 and 5 three-input .DELTA..SIGMA. The input / output is connected using a matrix router 12 (not shown) so as to select the three-input ΔΣ modulator 11.
[0080]
A 1-bit audio signal represented by L = Mix (L + Lpf (LFE) + Lpf (C)) is supplied to the Lch large speaker. Also, a 1-bit audio signal represented by R = Mix (R + Lpf (LFE) + Lpf (C)) is supplied to the Rch large speaker. Also, a 1-bit audio signal represented by C = HpfAtt (C) is supplied to the Cch small speaker. Further, a 1-bit audio signal represented by Lr = Att (Lr) is supplied to the Lrch large speaker, and a 1-bit audio signal represented by Rr = Att (Rr) is supplied to the Rrch large speaker. Is done.
[0081]
Next, the case where the audio signal reproducing apparatus is applied to the speaker system 9 in FIG. 1 will be described. The speaker system 9 is a 6ch reproduction system in which Lch and Rch are large speakers, Cch, Lrch, and Rrch are small speakers, and SWch is an exhaust speaker.
[0082]
As shown in FIG. 16, the ninth specific example of reproducing this 1-bit audio signal by 6ch includes four 1-input ΔΣ modulators 10 and four three-input ΔΣ modulators. The input / output is connected using a matrix router 12 (not shown) so as to select the three-input ΔΣ modulator 11.
[0083]
A 1-bit audio signal represented by L = Att (L) is supplied to the Lch large speaker. Further, a 1-bit audio signal represented by R = Att (R) is supplied to the Rch large speaker. Also, a 1-bit audio signal represented by C = HpfAtt (C) is supplied to the Cch small speaker. Also, a 1-bit audio signal represented by Lr = HpfAtt (Lr) is supplied to the Lrch small speaker, and a 1-bit audio signal represented by Rr = HpfAtt (Rr) is supplied to the Rrch small speaker. Is done. A 1-bit audio signal represented by Mix (Lpf (LFE) + LpfMix (C + Lr + Rr)) is supplied to the SWch speaker.
[0084]
Next, a case where the audio signal reproducing device is applied to the speaker system 10 in FIG. 1 will be described. The speaker system 10 is a 5-channel playback system in which Lch and Rch are large speakers and Cch, Lrch, and Rrch are small speakers, and SWch is not used.
[0085]
As shown in FIG. 17, the tenth specific example of reproducing this 1-bit audio signal in 5ch includes four 1-input ΔΣ modulators 10 and four three-input ΔΣ modulators. The input / output is connected using a matrix router 12 (not shown) so as to select the three-input ΔΣ modulator 11.
[0086]
A 1-bit audio signal represented by L = Mix (L + Lpf (LFE) + LpfMix (C + Lr)) is supplied to the Lch large speaker.
Further, a 1-bit audio signal represented by R = Mix (R + Lpf (LFE) + LpfMix (C + Rr)) is supplied to the Rch large speaker. Also, a 1-bit audio signal represented by C = HpfAtt (C) is supplied to the Cch small speaker. Further, a 1-bit audio signal represented by Lr = HpfAtt (Lr) is supplied to the Lrch small speaker, and a 1-bit audio signal represented by Rr = HpfAtt (Rr) is supplied to the Rrch small speaker. Is done.
[0087]
Next, a case where the audio signal reproduction device is applied to the speaker system 11 in FIG. 1 will be described. The speaker system 11 is a 5-channel playback system in which Lch, Rch, Lrch, and Rrch are large speakers and SWch is an Exist speaker, and does not use Cch.
[0088]
As shown in FIG. 18, an eleventh specific example for reproducing this 1-bit audio signal in 5ch is from four 1-input ΔΣ modulators to three 1-input ΔΣ modulators 10 and 5 three-inputs. Input / output is connected using a matrix router 12 (not shown) so as to select two three-input ΔΣ modulators 11 from the ΔΣ modulator.
[0089]
A 1-bit audio signal represented by L = Mix (L + C) is supplied to the Lch large speaker. The Rch large speaker is supplied with a 1-bit audio signal represented by R = Mix (L + C). Further, a 1-bit audio signal represented by Lr = Att (Lr) is supplied to the Lrch large speaker, and a 1-bit audio signal represented by Rr = Att (Rr) is supplied to the Rrch large speaker. Is done. A 1-bit audio signal represented by SW = LpfAtt (LFE) is supplied to the SWch speaker.
[0090]
Next, a case where the audio signal reproduction device is applied to the speaker system 12 in FIG. 1 will be described. The speaker system 12 is a 4ch reproduction system in which Lch, Rch, Lrch, and Rrch are large speakers, and does not use Cch and SWch.
[0091]
As shown in FIG. 19, the twelfth specific example of reproducing this 1-bit audio signal in 4ch is from four 1-input ΔΣ modulators to three 1-input ΔΣ modulators 10 and 5 three-inputs. Input / output is connected using a matrix router 12 (not shown) so as to select two three-input ΔΣ modulators 11 from the ΔΣ modulator.
[0092]
A 1-bit audio signal represented by L = Mix (L + Lpf (LFE) + C) is supplied to the Lch large speaker. A 1-bit audio signal represented by R = Mix (R + Lpf (LFE) + C) is supplied to the Rch large speaker. Further, a 1-bit audio signal represented by Lr = Att (Lr) is supplied to the Lrch large speaker, and a 1-bit audio signal represented by Rr = Att (Rr) is supplied to the Rrch large speaker. Is done.
[0093]
Next, the case where the audio signal reproducing apparatus is applied to the speaker system 13 in FIG. 1 will be described. The speaker system 13 is a 5-channel reproduction system in which Lch and Rch are large speakers, Lrch and Rrch are small speakers, and SWch is an exhaust speaker, and Cch is not used.
[0094]
As shown in FIG. 20, a thirteenth specific example of reproducing this 1-bit audio signal in 5ch is from four 1-input ΔΣ modulators to three 1-input ΔΣ modulators 10 and 5 three-inputs. Input / output is connected using a matrix router 12 (not shown) so as to select four three-input ΔΣ modulators 11 from the ΔΣ modulator.
[0095]
A 1-bit audio signal represented by L = Mix (L + C) is supplied to the Lch large speaker. A 1-bit audio signal represented by R = Mix (R + C) is supplied to the Rch large speaker. Also, a 1-bit audio signal represented by Lr = HpfAtt (Lr) is supplied to the Lrch small speaker, and a 1-bit audio signal represented by Rr = HpfAtt (Rr) is supplied to the Rrch small speaker. Is done. The SWch speaker is supplied with a 1-bit audio signal represented by Mix (Lpf (LFE) + LpfMix (Lr + Rr)).
[0096]
Next, the case where the audio signal reproducing device is applied to the speaker system 14 in FIG. 1 will be described. The speaker system 14 is a 3ch reproduction system in which Lch and Rch are large speakers and SWch is an Exist speaker, and does not use Cch, Lrch, and Rrch.
[0097]
As shown in FIG. 21, the fourteenth specific example of reproducing this 1-bit audio signal in 3ch is from four 1-input ΔΣ modulators to one 1-input ΔΣ modulator 10 and 5 three-inputs. Input / output is connected using a matrix router 12 (not shown) so as to select two three-input ΔΣ modulators 11 from the ΔΣ modulator.
[0098]
A 1-bit audio signal represented by L = Mix (L + C + Lr) is supplied to the Lch large speaker. Also, a 1-bit audio signal represented by R = Mix (R + C + Rr) is supplied to the Rch large speaker.
A 1-bit audio signal represented by SW = LpfAtt (LFE) is supplied to the SWch speaker.
[0099]
Next, the case where the audio signal reproducing device is applied to the speaker system 15 in FIG. 2 will be described. The speaker system 15 is a 2-channel playback system in which Lch and Rch are large speakers, and does not use Cch, Lrch, Rrch, and SWch.
[0100]
As shown in FIG. 22, the fifteenth specific example of reproducing this 1-bit audio signal in 2ch is from four 1-input ΔΣ modulators to one 1-input ΔΣ modulator 10 and 5 three-inputs. Input / output is connected using a matrix router 12 (not shown) so as to select four three-input ΔΣ modulators 11 from the ΔΣ modulator.
[0101]
A 1-bit audio signal represented by L = Mix (L + C + Mix (Lr + Lpf (LFE))) is supplied to the Lch large speaker. Further, a 1-bit audio signal represented by R = Mix (R + C + Mix (Rr + Lpf (LFE))) is supplied to the Rch large speaker.
[0102]
Next, the case where the audio signal reproducing apparatus is applied to the speaker system 16 in FIG. 2 will be described. The speaker system 16 is a 6-channel playback system in which Lch, Rch, Cch, Lrch, and Rrch are small speakers, and SWch is an Exist speaker.
[0103]
As shown in FIG. 23, the sixteenth specific example of reproducing this 1-bit audio signal by 6ch includes all four 1-input ΔΣ modulators 10 and all five three-input ΔΣ modulators 11 prepared. The input / output is connected using a matrix router 12 (not shown) so as to be selected.
[0104]
A 1-bit audio signal represented by L = HpfAtt (L) is supplied to the Lch small speaker. The Rch small speaker is supplied with a 1-bit audio signal represented by R = HpfAtt (R). A 1-bit audio signal represented by C = HpfAtt (C) is supplied to the Cch small speaker. Also, a 1-bit audio signal represented by Lr = HpfAtt (Lr) is supplied to the Lrch small speaker, and a 1-bit audio signal represented by Rr = HpfAtt (Rr) is supplied to the Rrch small speaker. Is done. A SWch speaker is supplied with a 1-bit audio signal represented by SW = Mix (Lpf (LFE) + Mix (LpfMix (L + C + Lr) + LpfMix (R + C + Rr)).
[0105]
Next, the case where the audio signal reproducing device is applied to the speaker system 17 in FIG. 2 will be described. The speaker system 17 is a 3ch reproduction system in which each of Lch and Rch is a small speaker, and SWch is an exhaust speaker. Cch, Lrch, and Rrch are not used.
[0106]
As shown in FIG. 24, the seventeenth specific example for reproducing this 1-bit audio signal in 3ch is from four 1-input ΔΣ modulators to one 1-input ΔΣ modulator 10 and all 5 prepared 1-input ΔΣ modulators. The input / output is connected using a matrix router 12 (not shown) so as to select the three-input ΔΣ modulator 11.
[0107]
A 1-bit audio signal represented by L = HpfMix (L + C + Lr) is supplied to the Lch small speaker. The Rch small speaker is supplied with a 1-bit audio signal represented by R = HpfMix (R + C + Rr). A SWch speaker is supplied with a 1-bit audio signal represented by SW = Mix (Lpf (LFE) + Mix (LpfMix (L + C + Lr) + LpfMix (R + C + Rr)).
[0108]
Next, the case where the audio signal reproducing device is applied to the speaker system 18 in FIG. 2 will be described. The speaker system 18 is a 4ch playback system in which Lch, Rch, and Cch are each a large speaker, SWch is an exit speaker, and Lrch and Rrch are not used.
[0109]
As shown in FIG. 25, the 18th specific example for reproducing this 1-bit audio signal in 4ch is from four 1-input ΔΣ modulators to two 1-input ΔΣ modulators 10 and 5 three-inputs. Two three-input ΔΣ modulators 11 from the ΔΣ modulator are connected to each other by a matrix router 12 (not shown).
[0110]
A 1-bit audio signal represented by L = Mix (L + Lr) is supplied to the Lch large speaker. The Rch large speaker is supplied with a 1-bit audio signal represented by R = Mix (R + Rr). Also, a 1-bit audio signal represented by C = Att (C) is supplied to the Cch large speaker. A 1-bit audio signal represented by SW = Att (LFE) is supplied to the SWch speaker.
[0111]
Next, the case where the audio signal reproducing device is applied to the speaker system 19 in FIG. 2 will be described. The speaker system 19 is a 3ch playback system that uses Lch, Rch, and Cch as large speakers and does not use Lrch, Rrch, and SWch.
[0112]
As shown in FIG. 26, the nineteenth specific example for reproducing this 1-bit audio signal in 3ch is from four 1-input ΔΣ modulators to two 1-input ΔΣ modulators 10 and 5 three-inputs. Input / output of two 3-input ΔΣ modulators 11 from the ΔΣ modulator are connected by a matrix router 12 (not shown).
[0113]
A 1-bit audio signal represented by L = Mix (L + Lr + Lpf (LFE)) is supplied to the Lch large speaker. Further, a 1-bit audio signal represented by R = Mix (R + Rr + Lpf (LFE)) is supplied to the Rch large speaker. Also, a 1-bit audio signal represented by C = Att (C) is supplied to the Cch large speaker.
[0114]
Next, the case where the audio signal reproducing device is applied to the speaker system 20 in FIG. 2 will be described. The speaker system 20 is a 4ch reproduction system in which Lch and Rch are large speakers, Cch is a small speaker, SWch is an Exist speaker, and Lrch and Rrch are not used.
[0115]
As shown in FIG. 27, in the 20th specific example of reproducing this 1-bit audio signal in 4ch, two 1-input ΔΣ modulators 10 out of 4 prepared 1-input ΔΣ modulators and 5 are prepared. Input / output of four three-input ΔΣ modulators 11 among the three-input ΔΣ modulators are selected and connected using a matrix router 12 (not shown).
[0116]
A 1-bit audio signal represented by L = Mix (L + Lr) is supplied to the Lch large speaker. The Rch large speaker is supplied with a 1-bit audio signal represented by R = Mix (R + Rr). Also, a 1-bit audio signal represented by C = HpfAtt (C) is supplied to the Cch small speaker. The SWch speaker is supplied with a 1-bit audio signal represented by Mix (Lpf (LFE) + Lpf (C).
[0117]
Finally, a case where the audio signal reproducing device is applied to the speaker system 21 in FIG. 2 will be described. The speaker system 21 is a 3ch reproduction system in which Lch and Rch are large speakers, Cch is a small speaker, and Lrch, Rrch, and SWch are not used.
[0118]
As shown in FIG. 28, a twenty-first specific example of reproducing this 1-bit audio signal in 3ch is provided with two 1-input ΔΣ modulators 10 out of four prepared 1-input ΔΣ modulators and five. Input / output of three three-input ΔΣ modulators 11 among the three-input ΔΣ modulators are selected and connected using a matrix router 12 (not shown).
[0119]
A 1-bit audio signal represented by L = Mix (L + Lr + LpfMix (Lpf (LFE) + C)) is supplied to the Lch large speaker.
Also, a 1-bit audio signal represented by R = Mix (R + Rr + LpfMix (Lpf (LFE) + C)) is supplied to the Rch large speaker. Also, a 1-bit audio signal represented by C = HpfAtt (C) is supplied to the Cch small speaker.
[0120]
In the above, the specific example which applied the audio signal reproducing | regenerating apparatus used as this Embodiment to 21 types of speaker systems shown ranging over FIGS. 1-2 was demonstrated. For each loudspeaker system, the audio signal reproduction apparatus has a minimum circuit size of four 1-input ΔΣ modulators, five 3-input ΔΣ modulators, and a matrix router 12 (not shown), and a maximum of 6 channels. Is playing.
[0121]
【The invention's effect】
The audio signal reproduction apparatus according to the present invention performs arbitrary input / output between m (m <L) first delta-sigma modulation means and n (n <L) second delta-sigma modulation means. The connection is switched by the connection switching means, and the 1-bit audio signal is reproduced in the maximum L channels corresponding to the connected speaker system.
[Brief description of the drawings]
FIG. 1 is a diagram showing a breakdown of each channel from 1 to 14 systems in a speaker system connected to an audio signal reproduction device according to an embodiment of the present invention.
FIG. 2 is a diagram showing a breakdown of each channel from 15 to 21 systems in the speaker system.
FIG. 3 is a diagram showing a circuit that has been conceived so far in order to realize the speaker system;
FIG. 4 is a diagram illustrating a configuration of the audio signal reproduction device.
FIG. 5 is a circuit diagram showing a detailed configuration of a one-input ΔΣ modulator that constitutes the audio signal reproduction device.
FIG. 6 is a circuit diagram showing a detailed configuration of a three-input ΔΣ modulator constituting the audio signal reproduction device.
FIG. 7 is a circuit diagram showing a detailed configuration of an integrator constituting the 1-input ΔΣ modulator and the 3-input ΔΣ modulator.
FIG. 8 is a circuit diagram showing a configuration of a first specific example when an audio signal reproduction device is applied to the speaker system 1;
FIG. 9 is a circuit diagram showing a configuration of a second specific example when an audio signal reproduction device is applied to the speaker system 2;
FIG. 10 is a circuit diagram showing a configuration of a third specific example when an audio signal reproducing device is applied to the speaker system 3;
FIG. 11 is a circuit diagram showing a configuration of a fourth specific example when an audio signal reproducing device is applied to the speaker system 4;
FIG. 12 is a circuit diagram showing a configuration of a fifth specific example when an audio signal reproduction device is applied to the speaker system 5;
FIG. 13 is a circuit diagram showing a configuration of a sixth specific example when an audio signal reproducing device is applied to the speaker system 6;
FIG. 14 is a circuit diagram showing a configuration of a seventh specific example when an audio signal reproducing device is applied to the speaker system 7;
FIG. 15 is a circuit diagram showing a configuration of an eighth specific example when an audio signal reproduction device is applied to the speaker system 8;
FIG. 16 is a circuit diagram showing a configuration of a ninth specific example when an audio signal reproducing device is applied to the speaker system 9;
FIG. 17 is a circuit diagram showing a configuration of a tenth example when the audio signal reproduction device is applied to the speaker system 10;
18 is a circuit diagram showing a configuration of an eleventh example in the case where an audio signal reproducing device is applied to the speaker system 11. FIG.
FIG. 19 is a circuit diagram showing a configuration of a twelfth specific example when an audio signal reproduction device is applied to the speaker system 12;
20 is a circuit diagram showing a configuration of a thirteenth specific example when an audio signal reproduction device is applied to the speaker system 13. FIG.
FIG. 21 is a circuit diagram showing a configuration of a fourteenth example in the case where an audio signal reproduction device is applied to the speaker system 14;
22 is a circuit diagram showing a configuration of a fifteenth example in the case where an audio signal reproducing device is applied to the speaker system 15. FIG.
FIG. 23 is a circuit diagram showing a configuration of a sixteenth example in the case where an audio signal reproduction device is applied to the speaker system 16;
FIG. 24 is a circuit diagram showing a configuration of a seventeenth specific example when an audio signal reproducing device is applied to the speaker system 17;
FIG. 25 is a circuit diagram showing a configuration of an eighteenth example in the case where an audio signal reproduction device is applied to the speaker system 18;
FIG. 26 is a circuit diagram showing a configuration of a nineteenth specific example when an audio signal reproduction device is applied to the speaker system 19;
27 is a circuit diagram showing a configuration of a twentieth example in the case where an audio signal reproduction device is applied to the speaker system 20. FIG.
28 is a circuit diagram showing a configuration of a twenty-first specific example when an audio signal reproduction device is applied to the speaker system 21. FIG.
FIG. 29 is a circuit diagram showing a configuration of a delta-sigma modulator that generates a 1-bit audio signal.
[Explanation of symbols]
10 1-input delta-sigma (ΔΣ) modulator, 11 3-input delta-sigma (ΔΣ) modulator, 12 matrix router

Claims (4)

デルタシグマ変調されたオーディオ信号を、接続されるスピーカシステムに対応して最大６チャンネル再生するオーディオ信号再生装置であって、
４個の１入力デルタシグマ変調手段と、
５個の３入力デルタシグマ変調手段と、
前記４個の１入力デルタシグマ変調手段と５個の３入力デルタシグマ変調手段の任意の入出力を接続する接続切り替え手段と
を備えるオーディオ信号再生装置。An audio signal reproduction apparatus for reproducing a maximum of 6 channels of a delta-sigma modulated audio signal corresponding to a connected speaker system,
Four 1-input delta-sigma modulation means;
5 three-input delta-sigma modulation means;
The four first input delta-sigma modulator means and five 3 optional input for connecting the connection switching unit and the audio signal reproducing apparatus Ru provided with the input delta-sigma modulating means. 前記１入力デルタシグマ変調手段及び３入力デルタシグマ変調手段は、左（Ｌ）ｃｈ、右（Ｒ）ｃｈ、Ｃ（中央）ｃｈ、リア左（Ｌｒ）ｃｈ、リア右（Ｒｒ）ｃｈ、低周波数エンハンスメント（Low frequency Enhancement；ＬＦＥ）ｃｈの入力信号に対して係数を用いた信号処理を施す請求項１記載のオーディオ信号再生装置。The 1-input delta sigma modulation means and the 3-input delta sigma modulation means include left (L) ch, right (R) ch, C (center) ch, rear left (Lr) ch, rear right (Rr) ch, low frequency enhancement (Low frequency enhancement; LFE) to facilities the signal processing using the coefficient for the input signal of the ch claim 1 audio signal reproducing apparatus according. デルタシグマ変調されたオーディオ信号を接続されるスピーカシステムに対応して最大６チャンネル再生するオーディオ信号再生方法であって、
４個の１入力デルタシグマ変調回路と５個の３入力デルタシグマ変調回路の任意の入出力を接続切り替え回路により接続して得た１ビットオーディオ信号をスピーカシステムに供給するオーディオ信号再生方法。An audio signal reproduction method for reproducing a maximum of six channels of a delta-sigma modulated audio signal corresponding to a connected speaker system,
Four first input delta-sigma modulation circuit and five 3-input delta audio signal reproducing method 1-bit audio signals obtained by connecting by any input-output connection switching circuit of the sigma modulation circuit you supplied to the speaker system. 前記１入力デルタシグマ変調回路及び３入力デルタシグマ変調回路は、左（Ｌ）ｃｈ、右（Ｒ）ｃｈ、Ｃ（中央）ｃｈ、リア左（Ｌｒ）ｃｈ、リア右（Ｒｒ）ｃｈ、低周波数エンハンスメント（Low frequency Enhancement；ＬＦＥ）ｃｈの入力信号に対して係数を用いた信号処理を施す請求項３記載のオーディオ信号再生方法。The 1-input delta-sigma modulation circuit and the 3-input delta-sigma modulation circuit include left (L) ch, right (R) ch, C (center) ch, rear left (Lr) ch, rear right (Rr) ch, low frequency enhancement (Low frequency enhancement; LFE) facilities the signal processing using the coefficient for the input signal of the ch to claim 3 audio signal reproducing method according.
JP2001006846A 2001-01-15 2001-01-15 Audio signal reproducing apparatus and method Expired - Fee Related JP4599715B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001006846A JP4599715B2 (en) 2001-01-15 2001-01-15 Audio signal reproducing apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001006846A JP4599715B2 (en) 2001-01-15 2001-01-15 Audio signal reproducing apparatus and method

Publications (2)

Publication Number Publication Date
JP2002217841A JP2002217841A (en) 2002-08-02
JP4599715B2 true JP4599715B2 (en) 2010-12-15

Family

ID=18874676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001006846A Expired - Fee Related JP4599715B2 (en) 2001-01-15 2001-01-15 Audio signal reproducing apparatus and method

Country Status (1)

Country Link
JP (1) JP4599715B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928876B2 (en) * 2004-04-09 2011-04-19 Audioasics A/S Sigma delta modulator
JP2005352396A (en) * 2004-06-14 2005-12-22 Matsushita Electric Ind Co Ltd Sound signal encoding device and sound signal decoding device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223971A (en) * 1996-02-15 1997-08-26 Sony Corp Method and device for transmitting signal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223971A (en) * 1996-02-15 1997-08-26 Sony Corp Method and device for transmitting signal

Also Published As

Publication number Publication date
JP2002217841A (en) 2002-08-02

Similar Documents

Publication Publication Date Title
JP3272438B2 (en) Signal processing system and processing method
US6340940B1 (en) Digital to analog conversion circuits and methods utilizing single-bit delta-SIGMA modulators and multiple-bit digital to analog converters
US6011501A (en) Circuits, systems and methods for processing data in a one-bit format
CN1941073B (en) Apparatus and method of canceling vocal component in an audio signal
US6281821B1 (en) Digital-to-analog converter with power up/down transient suppression and automatic rate switching
US6784816B2 (en) Circuits, systems and methods for volume control in 1-bit digital audio systems
JPH08274646A (en) Digital signal processing method and device therefor
CN116913294B (en) PCM signal processing method and device, digital audio system and electronic equipment
JP3646657B2 (en) Digital signal processing apparatus, digital signal processing method, and 1-bit signal generation apparatus
JP4599715B2 (en) Audio signal reproducing apparatus and method
JP2006521719A (en) Noise shaper, filter with noise shaping quantizer, and system and method using the same
JP3334413B2 (en) Digital signal processing method and apparatus
US7183954B1 (en) Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
JP4435452B2 (en) Signal processing apparatus, signal processing method, program, and recording medium
JP3239756B2 (en) Mixing circuit, encoding device and codec
JP2004072507A (en) Noise shaper for stereo signal processing
US7173550B1 (en) Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
WO2020003745A1 (en) Audio device, audio reproduction method, and audio reproduction program
US7706438B1 (en) Circuits and methods for reducing noise and distortion in pulse width modulation systems
US20040017923A1 (en) Audio signal processors
JP3821150B2 (en) Digital signal processing apparatus and digital signal processing method
JP3821151B2 (en) 1-bit audio signal generating apparatus and 1-bit audio signal generating method
JP3761522B2 (en) Audio signal processing apparatus and audio signal processing method
JP2004112014A (en) Da converter
JP2004520785A (en) Method for generating left and right modified audio signals for a stereo system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4599715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees