JP4589954B2 - 過電流保護回路およびプローブ装置 - Google Patents

過電流保護回路およびプローブ装置 Download PDF

Info

Publication number
JP4589954B2
JP4589954B2 JP2007259307A JP2007259307A JP4589954B2 JP 4589954 B2 JP4589954 B2 JP 4589954B2 JP 2007259307 A JP2007259307 A JP 2007259307A JP 2007259307 A JP2007259307 A JP 2007259307A JP 4589954 B2 JP4589954 B2 JP 4589954B2
Authority
JP
Japan
Prior art keywords
current path
current
switch
protection circuit
control means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007259307A
Other languages
English (en)
Other versions
JP2009085895A (ja
Inventor
宏昭 田島
恭史 瀬上
Original Assignee
株式会社東京カソード研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東京カソード研究所 filed Critical 株式会社東京カソード研究所
Priority to JP2007259307A priority Critical patent/JP4589954B2/ja
Publication of JP2009085895A publication Critical patent/JP2009085895A/ja
Application granted granted Critical
Publication of JP4589954B2 publication Critical patent/JP4589954B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は過電流保護回路およびそれを備えたプローブ装置に係る。
半導体素子や液晶表示装置等の電気的特性の検査を行う装置として、プローブ装置が知られている。プローブ装置はテスターとプローバーとプローブカードとを備えている。プローブカードにはプローブが複数設けられており、プローブの先端を検査対象の電極パッドに接触させることによってプローブを介して検査対象とテスターとが電気的に接続される。このため、各プローブの先端は検査対象の各電極パッドの位置に対応して配置されている。
松下電工株式会社「PhotoMOSリレー グループカタログ」、2005年10月、p.102−104("品番AQY210LS")
例えば検査対象の不具合や印加電位の異なるプローブ同士の接触によって、プローブに許容値を超える過電流が流れてプローブが損傷する場合がある。
この場合、損傷したプローブを交換することが考えられるが、例えばプローブの配置密度が高いときには、この交換作業は容易ではない。また、交換後にプローブの先端を検査対象の対応する電極パッドの位置に調整する作業が必要であるが、例えば電極パッドが小さい、密度が高い等のときには、この調整作業も容易ではない。または、プローブカード単位で交換することが考えられるが、例えば検査コストが増加してしまう。
また、例えばプローブに繋がる電流経路中にカレントリミット機能を有する素子を挿入することによって、過電流の発生自体を防止することが考えられる。カレントリミット機能を有する素子として、上記非特許文献1に記載されたフォトMOSリレーが挙げられる。しかし、非特許文献1によれば当該フォトMOSリレーのオン抵抗は20Ω〜25Ωであるので、電圧降下、電力損失等が大きくなってしまう。換言すれば、プローブ装置の消費電力が大きくなってしまう。また、オン抵抗が高いとノイズが大きくなるので、高い検査精度が要求される場合には好ましくない。
また、トランジスタ等の素子を組み合せて過電流保護回路を構成することが考えられるが、部品数が多くなり、コストアップを招く場合がある。
なお、プローブ以外にも例えばプローブに電気的に接続される検査対象が過電流によって損傷する場合もある。
上記ではプローブ装置を例に挙げて説明したが、各種の回路、機器等において過電流を防止する必要がある。
本発明の目的は、消費電力やノイズ等を抑制可能で低コストな過電流保護回路およびプローブ装置を提供することである。
本発明に係る過電流保護回路は、過電流が流れるのを防止すべき電流経路中に設けられる第1電流経路と、前記第1電流経路に並列接続された第2電流経路と、前記第1電流経路のうちで前記第2電流経路が並列接続された並列接続部分に挿入され、ノーマリ・オンの構成を有するスイッチ手段と、前記第2電流経路に挿入され、前記第2電流経路を流れる電流に基づいて前記スイッチ手段を制御する制御手段と、を備え、前記第2電流経路は前記第1電流経路の前記並列接続部分よりも電気抵抗が高く、前記制御手段は前記第2電流経路を流れる前記電流が予め定められた所定値以上である場合に前記スイッチ手段をオフ状態に制御し、前記スイッチ手段と前記制御手段は、フォトMOSリレーまたはフォトカプラのスイッチ部と発光部でそれぞれ構成されていることを特徴とする。


上記構成によれば、第1電流経路を流れる電流が第2電流経路に分流(分割)されるので、第2電流経路の電流(電流量)から第1電流経路に過電流が発生しているか否かを検出可能である。このため、第2電流経路の電流についての上記所定値の設定により、過電流の発生に伴って第1電流経路を開状態にすることができる(電気的に切断することができる)。このとき、第1電流経路の入力側と出力側との間の電流経路は電気抵抗が高い第2電流経路を経由するので、第1電流経路から流出する電流を過電流状態よりも低減することができる、または、ほとんど流れないようにすることができる。したがって、第1電流経路に接続される回路等を過電流から保護することができる。なお、第2電流経路の電流は例えば第2電流経路の電気抵抗値の調整によって制御可能であるので、かかる電気抵抗値の調整によって、第1電流経路を開状態にする際の当該第1電流経路の電流量を設定することが可能である。また、上記構成によれば、スイッチ手段は第1電流経路を開閉可能であればよいので、スイッチ手段としてカレントリミット機能を有する素子を用いる必要がない。このため、オン抵抗を低く抑えることができる。したがって、第1電流経路での電圧降下、電力ロス等が抑制され省電力化を図ることができるし、ノイズを抑制することができる。また、上記構成によれば、トランジスタ等の素子を組み合せて構成した過電流保護回路に比べて、部品数が少なくてすみ、低コストな過電流保護回路を提供することができる。
ここで、前記スイッチ手段と前記制御手段は、フォトMOSリレーまたはフォトカプラのスイッチ部と発光部でそれぞれ構成されていることが好ましい。
上記構成によれば、スイッチ手段と制御手段を小型で低コストな素子で実現することができる。また、例えばフォトMOSリレー等をピンソケットを用いて実装することによって、素子の交換が容易になる。
あるいは、本発明に係る過電流保護回路は、過電流が流れるのを防止すべき電流経路中に設けられる第1電流経路と、前記第1電流経路に並列接続された第2電流経路と、前記第2電流経路よりも前記第1電流経路の入力側で前記第1電流経路に一端が接続された第3電流経路と、前記第3電流経路に挿入され、ノーマリ・オフの構成を有するスイッチ手段と、前記第2電流経路に挿入され、前記第2電流経路を流れる電流に基づいて前記スイッチ手段を制御する制御手段と、を備え、前記制御手段は前記第2電流経路を流れる前記電流が予め定められた所定値以上である場合に前記スイッチ手段をオン状態に制御し、前記第3電流経路は他端が前記第1電流経路の入力側の回路の接地電位に接続され、前記スイッチ手段がオン状態に制御されるときには前記第3電流経路に前記接地電位への短絡電流が流れ、その結果前記短絡電流により前記第1電流経路に接続される前記入力側の回路の過電流保護手段が動作して前記第1電流経路を流れる電流を停止させることを特徴とする。
上記構成によれば、第1電流経路を流れる電流が第2電流経路に分流(分割)されるので、第2電流経路の電流(電流量)から第1電流経路に過電流が発生しているか否かを検出可能である。このため、第2電流経路の電流についての上記所定値の設定により、過電流の発生に伴って第3電流経路を閉状態にすることができる(導通状態にすることができる)。これにより第3電流経路にも電流が流れ、第1電流経路から流出する電流を過電流状態よりも低減することができる、または、ほとんど流れないようにすることができる。したがって、第1電流経路に接続される回路等を過電流から保護することができる。なお、第2電流経路の電流は例えば第2電流経路の電気抵抗値の調整によって制御可能であるので、かかる電気抵抗値の調整によって、第3電流経路を閉状態にする際の当該第3電流経路の電流量を設定することが可能である。また、上記構成によれば、第1電流経路にカレントリミット機能を有する素子を設ける必要がない。このため、第1電流経路の抵抗を低く抑えることができる。したがって、第1電流経路での電圧降下、電力ロス等が抑制され省電力化を図ることができるし、ノイズを抑制することができる。また、上記構成によれば、トランジスタ等の素子を組み合せて構成した過電流保護回路に比べて、部品数が少なくてすみ、低コストな過電流保護回路を提供することができる。また、上記構成によれば、上記過電流保護手段を動作させることによって、第1電流経路の電流を停止させることができる。したがって、過電流からの保護をより確実にすることができる。
ここで、前記スイッチ手段と前記制御手段は、フォトMOSリレーまたはフォトカプラのスイッチ部と発光部でそれぞれ構成されていることが好ましい。
上記構成によれば、スイッチ手段と制御手段を小型で低コストな素子で実現することができる。また、例えばフォトMOSリレー等をピンソケットを用いて実装することによって、素子の交換が容易になる。
また、本発明に係る過電流保護回路は、過電流が流れるのを防止すべき電流経路中に設けられる第1電流経路と、前記第1電流経路に並列接続された第2電流経路と、前記第2電流経路よりも前記第1電流経路の入力側で前記第1電流経路に一端が接続された第3電流経路と、前記第3電流経路に挿入され、ノーマリ・オフの構成を有するスイッチ手段と、前記第2電流経路に挿入され、前記第2電流経路を流れる電流に基づいて前記スイッチ手段を制御する制御手段であって、前記第2電流経路を流れる前記電流が予め定められた所定値以上である場合に前記スイッチ手段をオン状態に制御する制御手段と、前記第1電流経路のうちで前記第2電流経路が並列接続された並列接続部分に挿入され、ノーマリ・オンの構成を有する、前記スイッチ手段とは別のスイッチ手段と、前記第3電流経路に挿入され、前記第3電流経路を流れる電流に基づいて前記別のスイッチ手段を制御する、前記制御手段とは別の制御手段と、を備え、前記第2電流経路は前記第1電流経路の前記並列接続部分よりも電気抵抗が高く、前記別の制御手段は前記第3電流経路を流れる前記電流が前記第3電流経路について予め定められた所定値以上である場合に前記別のスイッチ手段をオフ状態に制御することを特徴とする
上記構成によれば、第3電流経路の電流についての上記所定値の設定により、過電流の発生に伴って第1電流経路を開状態にすることができる(電気的に切断することができる)。このとき、第1電流経路の入力側と出力側との間の電流経路は電気抵抗が高い第2電流経路を経由するので、第1電流経路から流出する電流を過電流状態よりも低減することができる、または、ほとんど流れないようにすることができる。したがって、第1電流経路に接続される回路等を過電流から保護することができる。なお、第3電流経路の電流は例えば第3電流経路の電気抵抗値の調整によって制御可能であるので、かかる電気抵抗値の調整によって、第1電流経路を開状態にする際の当該第1電流経路の電流量を設定することが可能である。ここで、上記構成によれば、上記別のスイッチ手段は第1電流経路を開閉可能であればよいので、当該別のスイッチ手段としてカレントリミット機能を有する素子を用いる必要がない。このため、オン抵抗を低く抑えることができる。したがって、第1電流経路での電圧降下、電力ロス等が抑制され省電力化を図ることができるし、ノイズを抑制することができる。また、上記構成によれば、トランジスタ等の素子を組み合せて構成した過電流保護回路に比べて、部品数が少なくてすみ、低コストな過電流保護回路を提供することができる。
また、前記別のスイッチ手段と前記別の制御手段は、フォトMOSリレーまたはフォトカプラのスイッチ部と発光部でそれぞれ構成されていることが好ましい。
上記構成によれば、上記別のスイッチ手段と上記別の制御手段を小型で低コストな素子で実現することができる。また、例えばフォトMOSリレー等をピンソケットを用いて実装することによって、素子の交換が容易になる。
本発明に係るプローブ装置は、前記過電流保護回路のいずれかを備え、前記第1電流経路がプローブとテスターとの間の電流経路中に設けられていることを特徴とする。
上記構成によれば、プローブ等を過電流から保護することができる。また、プローブが過電流から保護され損傷が防止されるので、プローブの煩雑な交換作業等を回避することができる。また、上記の過電流保護回路を備えるので、消費電力やノイズ等が抑制されたプローブ装置を低コストで提供することができる。また、ノイズの抑制により検査精度を高くすることができる。
以下に図面を用いて本発明に係る実施の形態について詳細に説明する。
図1に実施の形態に係るプローブ装置50の構成の一例を説明する概略図を示す。図1には説明のために検査対象30も併せて図示している。なお、検査対象30は例えば半導体素子や液晶表示装置等であり、いわゆる多数個取りの場合には個々に分割される前の状態のものであってもよい。
プローブ装置50は、図1に示すように、プローブカード60と、テスター80と、過電流保護回路(以下、単に保護回路と呼ぶ)90とを含んでいる。
プローブカード60は、基板本体62と、プローブ66と、配線68とを含んでいる。基板本体62は、例えばエポキシ樹脂等の絶縁材料で構成され、開口部64を有している。プローブ66は、例えばタングステン等の導電材料で構成され、その一端は基板本体62に固定されている。また、プローブ66の他端は、基板本体62の開口部64に対向する位置に設けられており、検査対象30の不図示の電極パッドの位置に対応して配置されている。なお、図1では図面を分かりやすくするためにプローブ66と検査対象30とを離して図示している。なお、プローブ66の本数は図示の例に限られるものではない。配線68はプローブ66に電気的に接続されている。配線68は基板本体62の表面に配設されていてもよいし、基板本体62の内部に配設されていてもよい。図1では図面を分かりやすくするために1本のプローブ66に対してのみ配線68を図示している。なお、開口部64を有さない基板本体62を用いることも可能であり、この場合、プローブ66は例えば基板本体62の周縁部から突出させて配置される。
テスター80は、検査対象30を検査するための信号等を生成し出力するとともに、検査対象30が出力する信号等を受信し解析することによって、検査対象30を検査する。テスター80として例えば公知の各種の回路等を利用することが可能である。
保護回路90は、許容値を超える過電流からプローブ66等を保護する回路である。保護回路90はテスター80とプローブカード60の配線68とに電気的に接続されており、これによりテスター80と検査対象30との間での信号等の送受信は保護回路90と配線68とプローブ66を介して行われる。なお、図1では図面を分かりやすくするために保護回路90を基板本体62から離して図示しているが、保護回路90は基板本体62上に形成してもよいし、または基板本体62とは別個のユニットとして構成してもよい。保護回路90の構成例は後に詳述する。
プローブ装置50は上記要素60,80,90以外の要素を含めて構成することも可能である。例えば、プローブ装置50はプローブ66と検査対象30との相対的位置を調整するための移動機構を含んでいてもよい。
なお、一般に、プローブ装置はテスト装置等とも呼ばれ、プローブカードは測定用端子基板等とも呼ばれ、プローブはプローブピン、測定針、探針等とも呼ばれる。
図2に保護回路90の第1例である保護回路90Aを説明する回路図を示す。
保護回路90Aは、第1電流経路110と、第2電流経路120とを含んでいる。第1電流経路110は、入力端102がテスター80(図1参照)と電気的に接続され、出力端104がプローブ66(図1参照)と電気的に接続されている。すなわち、第1電流経路110はテスター80とプローブ66との間の電流経路中に設けられている。なお、入力端102にはテスター80から検査用電位Vin(例えば直流7V)が供給される。第2電流経路120は、第1電流経路110に並列接続されている。なお、電流経路110,120のそれぞれは例えば基板本体62に設けられた配線、他の回路基板に設けられた配線、各種の電気ケーブル等の1つ以上によって構成可能である。
保護回路90Aは、さらに、抵抗114,122を含んでいる。抵抗114は第1電流経路110のうちで第2電流経路120が並列接続された並列接続部分112中に挿入されており、その抵抗値は例えば2Ωである。抵抗122は第2電流経路120中に挿入されており、その抵抗値は例えば250Ωである。
保護回路90Aは、さらに、スイッチ手段116と、スイッチ手段116のスイッチ動作を制御する制御手段124を含んでいる。ここでは、スイッチ手段116と制御手段124がフォトMOSリレー142のスイッチ部(または出力部)と発光部(または入力部)でそれぞれ構成される場合を例示する。
一般に、フォトMOSリレーでは、発光部は例えばLEDで構成され、スイッチ部は例えばMOSトランジスタで構成されており、太陽電池等の受光素子が上記LEDの発光を受光して上記MOSトランジスタのゲート容量を充電することによってスイッチ動作が制御される。
なお、スイッチ手段116と制御手段124を例えばフォトカプラや電磁式(機械式)リレーで構成することも可能である。このとき、電磁式リレーを用いた場合に比べて、フォトMOSリレーやフォトカプラ等の半導体式スイッチ素子を用いた方がスイッチ手段116と制御手段124の小型化、低コスト化等を図ることができる。また、フォトMOSリレー142をピンソケットを用いて実装することにより当該フォトMOSリレー142の交換が容易になり、フォトカプラを用いた場合も同様である。
以下では説明を分かりやすくするために、スイッチ手段116を単にスイッチ116と呼び、制御手段124をLEDで例示してLED124と呼ぶことにする。
スイッチ116は、第1電流経路110の上記並列接続部分112中に挿入されており、抵抗114と直列接続されている。図2の例示では抵抗114よりもスイッチ116の方が出力端104の側に設けられている。スイッチ116を制御するLED124は、第2電流経路120中に挿入されている。図2の例示では抵抗122よりもLED124の方が出力端204の側に設けられている。なお、抵抗122とLED124との位置を図2の例示とは逆にしてもよい。
スイッチ116は、ノーマリ・オン(Normally ON)の構成を有しており、第2電流経路120を流れる電流(または電流量)I120が所定値以上、例えば1.4mA以上になってLED124が点灯すると、オフ状態に切り替わる。すなわち、LED124の点灯・消灯によってスイッチ116の状態が制御される。ここで、第2電流経路120についての上記所定値は、LED124の仕様によって予め定められ、また、各種の仕様から予め選定することができる。
スイッチ116は第1電流経路110の開閉が可能であればよく、スイッチ116を構成するフォトMOSリレー142として、カレントリミット機能を有する素子を用いる必要がない。このため、スイッチ116のオン抵抗を低く抑えることができ、その抵抗値は例えば1Ωにすることができる。したがって、第1電流経路110での電圧降下、電力ロス等を抑制し省電力化を図ることができるし、ノイズを抑制することができる。
ここで、スイッチ116のオン抵抗値の例示および抵抗114,122の抵抗値の上記例示から分かるように、第1電流経路110の並列接続部分112よりも第2電流経路120の方が電気抵抗が高く設定されている。
保護回路90Aは、さらに、キャパシタ192,194を含んでいる。キャパシタ192,194はそれぞれ、第1電流経路110のうちで並列接続部分112よりも出力端104の側の部分と、テスター80および保護回路90Aの接地電位GNDとの間に接続されている。なお、キャパシタ192,194は省略することも可能である。
保護回路90Aの上記構成によれば、トランジスタ等の素子を組み合せて構成した過電流保護回路に比べて、部品数が少なくてすみ、低コスト化を図ることができる。
次に、保護回路90Aの動作を説明する。
過電流が発生していない通常状態では、スイッチ116はオン状態であり、第1電流経路110の並列接続部分112に電流I112が流れる。また、通常状態では、第2電流経路120の電流I120がほとんど流れないように(流れたとしても上記所定値未満になるように)抵抗114,122の抵抗値が調整されており、LED124は消灯した状態(オフ状態)である。
入力端102へ流入する電流Iinが過電流(例えば300mA〜500mA以上)になった状態では、第2電流経路120の電流I120が上記所定値以上になり、LED124が点灯する(オン状態になる)。すると、スイッチ116がオフ状態になり、第1電流経路110の並列接続部分112には電流I112が流れなくなる。
過電流状態が解除されて第2電流経路120の電流I120が上記所定値未満になると、LED124は消灯し、スイッチ116が再びオン状態になる。すなわち、上記の通常状態に復帰する。
なお、入力電流Iinが過電流状態であるとする判定基準、換言すればLED124およびスイッチ116の状態が切り替わる際の電流I120の電流量は、LED124の仕様、抵抗114,122等によって予め設定することが可能である。
このように保護回路90Aでは、フォトMOSリレー142のLED124を用いることにより、第1電流経路110から第2電流経路120へ分流(分割)される電流I120に基づいて、第1電流経路110での過電流発生が検出される。そして、過電流発生の検出に伴って第1電流経路110が開状態にされ(電気的に切断され)、テスター80とプローブ66との間の電流経路は第2電流経路120を経由する。上記のように第2電流経路120の方が第1電流経路110の並列接続部分112よりも電気抵抗が高いので、プローブ66に流れる電流が過電流状態よりも減少する、または、ほとんど流れなくなる。したがって、プローブ66やプローブ66に接続される検査対象30等を過電流から保護することができる。
また、保護回路90Aを備えたプローブ装置50によれば、プローブ66が過電流から保護され損傷が防止されるので、プローブ66の煩雑な交換作業等を回避することができる。また、保護回路90Aを備えることによって、消費電力を抑制することができるし、ノイズの抑制によって高い検査精度が得られるし、コストを低減することができる。
図3に保護回路90の第2例である保護回路90Bを説明する回路図を示す。
保護回路90Bは、第1電流経路210と、第2電流経路220と、第3電流経路230とを含んでいる。第1電流経路210は、入力端202がテスター80(図1参照)と電気的に接続され、出力端204がプローブ66(図1参照)と電気的に接続されている。すなわち、第1電流経路210はテスター80とプローブ66との間の電流経路中に設けられている。なお、入力端202にはテスター80から検査用電位Vin(例えば直流7V)が供給される。第2電流経路220は、第1電流経路210に並列接続されている。第3電流経路230は、一端が第1電流経路210に第2電流経路220よりも入力端202側(すなわちテスター80側)で接続され、他端がテスター80および保護回路90Bの接地電位GNDに接続されている。なお、電流経路210,220,230のそれぞれは例えば基板本体62に設けられた配線、他の回路基板に設けられた配線、各種の電気ケーブル等の1つ以上によって構成可能である。
保護回路90Bは、さらに、抵抗214,222を含んでいる。抵抗214は第1電流経路210のうちで第2電流経路220が並列接続された並列接続部分212中に挿入されており、その抵抗値は例えば2Ωである。抵抗222は第2電流経路220中に挿入されており、その抵抗値は例えば250Ωである。
保護回路90Bは、さらに、スイッチ手段232と、スイッチ手段232のスイッチ動作を制御する制御手段224とを含んでいる。ここでは、スイッチ手段232と制御手段224がフォトMOSリレー242のスイッチ部(または出力部)と発光部(または入力部)でそれぞれ構成される場合を例示する。
上記のように、一般に、フォトMOSリレーでは、発光部は例えばLEDで構成され、スイッチ部は例えばMOSトランジスタで構成されており、太陽電池等の受光素子が上記LEDの発光を受光して上記MOSトランジスタのゲート容量を充電することによってスイッチ動作が制御される。
なお、スイッチ手段232と制御手段224を例えばフォトカプラや電磁式(機械式)リレーで構成することも可能である。このとき、電磁式リレーを用いた場合に比べて、フォトMOSリレーやフォトカプラ等の半導体式スイッチ素子を用いた方がスイッチ手段232と制御手段224の小型化、低コスト化等を図ることができる。また、フォトMOSリレー242をピンソケットを用いて実装することにより当該フォトMOSリレー242の交換が容易になり、フォトカプラを用いた場合も同様である。
以下では説明を分かりやすくするために、スイッチ手段232を単にスイッチ232と呼び、制御手段224をLEDで例示してLED224と呼ぶことにする。
スイッチ232は、第3電流経路230中に挿入されている。スイッチ232を制御するLED224は第2電流経路220中に挿入されており、抵抗222と直列接続されている。図3の例示では抵抗222よりもLED224の方が出力端204の側に設けられている。なお、抵抗222とLED224との位置を図3の例示とは逆にしてもよい。
スイッチ232は、ノーマリ・オフ(Normally OFF)の構成を有しており、第2電流経路220を流れる電流(または電流量)I220が所定値以上、例えば1.4mA以上になってLED224が点灯すると、オン状態に切り替わる。すなわち、LED224の点灯・消灯によってスイッチ232の状態が制御される。ここで、第2電流経路220についての上記所定値は、LED224の仕様によって予め定められ、また、各種の仕様から予め選定することができる。
ここで、抵抗214,222の抵抗値の上記例示から分かるように、第1電流経路210の並列接続部分212よりも第2電流経路220の方が電気抵抗が高く設定されている。
保護回路90Bは、さらに、キャパシタ292,294を含んでいる。キャパシタ292,294はそれぞれ、第1電流経路210のうちで並列接続部分212よりも出力端204の側の部分と接地電位GNDとの間に接続されている。なお、キャパシタ292,294は省略することも可能である。
保護回路90Bの上記構成によれば、第1電流経路210にカレントリミット機能を有する素子が設けられていないので、第1電流経路210の抵抗を低く抑えることができる。したがって、第1電流経路210での電圧降下、電力ロス等が抑制され省電力化を図ることができるし、ノイズを抑制することができる。また、保護回路90Bの上記構成によれば、トランジスタ等の素子を組み合せて構成した過電流保護回路に比べて、部品数が少なくてすみ、低コスト化を図ることができる。
次に、保護回路90Bの動作を説明する。
過電流が発生していない通常状態では、第1電流経路210の並列接続部分212に電流I212が流れる。他方、スイッチ232はオフ状態であり、このため第3電流経路230の電流I230は流れない。通常状態では、第2電流経路220の電流I220がほとんど流れないように(流れたとしても上記所定値未満になるように)抵抗214,222の抵抗値が調整されており、LED224は消灯した状態(オフ状態)である。
入力端202へ流入する電流Iinが過電流(例えば300mA〜500mA以上)になった状態では、第2電流経路220の電流I220が上記所定値以上になり、LED224が点灯する(オン状態になる)。すると、スイッチ232がオン状態になり、第1電流経路210が接地電位GNDに短絡(ショート)され、第3電流経路230に電流が流れる。その結果、テスター80(図1参照)に設けられた過電流保護手段が動作して入力電流Iin、すなわち第1電流経路210を流れる電流が停止する。テスター80の上記過電流保護手段として、例えば公知の各種の素子や回路を適用可能である。入力電流Iinが停止すると、電流I220,I230も流れなくなり、LED224は消灯し、スイッチ232はオフ状態に戻る。過電流状態が解除されると、上記の通常状態に復帰する。
なお、入力電流Iinが過電流状態であるとする判定基準、換言すればLED224およびスイッチ232の状態が切り替わる際の電流I220の電流量は、LED224の仕様、抵抗214,222等によって予め設定することが可能である。
このように保護回路90Bでは、フォトMOSリレー242のLED224を用いることにより、第1電流経路210から第2電流経路220へ分流(分割)される電流I220に基づいて、第1電流経路210での過電流発生が検出される。そして、過電流状態の検出に伴って第3電流経路210が閉状態(導通状態)になり、電流Iinが第3電流経路230に分流される。これにより、出力端204から流出する電流、すなわちプローブ66(図1参照)に流れる電流を過電流状態よりも減少させる、または、ほとんど流れなくすることができる。したがって、プローブ66やプローブ66に接続される検査対象30等を過電流から保護することができる。さらに上記のようにテスター80の過電流保護手段を動作させて第1電流経路210を流れる電流自体、すなわちプローブ66へ流出する電流自体を停止させることができるので、より確実である。
また、保護回路90Bを備えたプローブ装置50によれば、プローブ66が過電流から保護され損傷が防止されるので、プローブ66の煩雑な交換作業等を回避することができる。また、保護回路90Bを備えることによって、消費電力を抑制することができるし、ノイズの抑制によって高い検査精度が得られるし、コストを低減することができる。
図4に保護回路90の第3例である保護回路90Cを説明する回路図を示す。
保護回路90Cは、第1電流経路310と、第2電流経路320と、第3電流経路330とを含んでいる。第1電流経路310は、入力端302がテスター80(図1参照)と電気的に接続され、出力端304がプローブ66(図1参照)と電気的に接続されている。すなわち、第1電流経路310はテスター80とプローブ66との間の電流経路中に設けられている。なお、入力端302にはテスター80から検査用電位Vin(例えば直流7V)が供給される。第2電流経路320は、第1電流経路310に並列接続されている。第3電流経路330は、一端が第1電流経路310に第2電流経路320よりも入力端302側(すなわちテスター80側)で接続され、他端がテスター80および保護回路90Cの接地電位GNDに接続されている。なお、電流経路310,320,330のそれぞれは例えば基板本体62に設けられた配線、他の回路基板に設けられた配線、各種の電気ケーブル等の1つ以上によって構成可能である。
保護回路90Cは、さらに、抵抗314,322,336を含んでいる。抵抗314は第1電流経路310のうちで第2電流経路320が並列接続された並列接続部分312中に挿入されており、その抵抗値は例えば2Ωである。抵抗322は第2電流経路320中に挿入されており、その抵抗値は例えば250Ωである。抵抗336は第3電流経路320中に挿入されており、その抵抗値は例えば1kΩである。
保護回路90Cは、さらに、スイッチ手段316と、スイッチ手段316のスイッチ動作を制御する制御手段334と、スイッチ手段332と、スイッチ手段332のスイッチ動作を制御する制御手段324とを含んでいる。ここでは、スイッチ手段316と制御手段334がフォトMOSリレー342のスイッチ部(または出力部)と発光部(または入力部)でそれぞれ構成され、スイッチ手段332と制御手段324がフォトカプラ344のスイッチ部(または出力部)と発光部(または入力部)でそれぞれ構成される場合を例示する。
上記のように、一般に、フォトMOSリレーでは、発光部は例えばLEDで構成され、スイッチ部は例えばMOSトランジスタで構成されており、太陽電池等の受光素子が上記LEDの発光を受光して上記MOSトランジスタのゲート容量を充電することによってスイッチ動作が制御される。また、一般に、フォトカプラでは、発光部は例えばLEDで構成され、スイッチ部は例えばフォトトランジスタで構成されており、フォトトランジスタが上記LEDの発光を受光して動作することによってスイッチ動作が制御される。
なお、スイッチ手段316と制御手段334を例えば電磁式(機械式)リレーで構成することも可能であり、スイッチ手段332と制御手段324についても同様である。このとき、電磁式リレーを用いた場合に比べて、フォトMOSリレーやフォトカプラ等の半導体式スイッチ素子を用いた方がスイッチ手段316と制御手段334の小型化、低コスト化等を図ることができ、スイッチ手段332と制御手段324についても同様である。また、フォトMOSリレー342をピンソケットを用いて実装することにより当該フォトMOSリレー342の交換が容易になり、フォトカプラ344についても同様である。
また、スイッチ手段316と制御手段334をフォトカプラで構成することも可能である。この場合、複数個のフォトカプラが集積された素子で手段316,334,332,324を構成してもよく、小型化、低コスト化等をさらに図ることができる。また、スイッチ手段332と制御手段324をフォトMOSリレーで構成することも可能である。この場合、複数個のフォトMOSリレーが集積された素子で手段316,334,332,324を構成してもよく、小型化、低コスト化等をさらに図ることができる。
以下では説明を分かりやすくするために、スイッチ手段316,332を単にスイッチ316,332と呼び、制御手段334,324をLEDで例示してLED334,324と呼ぶことにする。
スイッチ316は、第1電流経路310の上記並列接続部分312中に挿入されており、抵抗314と直列接続されている。図4の例示では抵抗314よりもスイッチ316の方が出力端304の側に設けられている。スイッチ316を制御するLED334は、第3電流経路330中に挿入されている。
スイッチ316は、ノーマリ・オン(Normally ON)の構成を有しており、第3電流経路330を流れる電流(または電流量)I330が所定値以上、例えば1.4mA以上になってLED334が点灯すると、オフ状態に切り替わる。すなわち、LED334の点灯・消灯によってスイッチ316の状態が制御される。ここで、第3電流経路330についての上記所定値は、LED334の仕様によって予め定められ、また、各種の仕様から予め選定することができる。
スイッチ332は、第3電流経路330中に挿入されている。図4の例示では、スイッチ332と、LED334と、抵抗336とがこの順序で入力端302の側から並んでおり直列接続されているが、この例示の接続順序に限られるものではない。スイッチ332を制御するLED324は第2電流経路320中に挿入されており、抵抗322と直列接続されている。図4の例示では抵抗322よりもLED324の方が出力端304の側に設けられている。なお、抵抗322とLED324との位置を図4の例示とは逆にしてもよい。
スイッチ332は、ノーマリ・オフ(Normally OFF)の構成を有しており、第2電流経路320を流れる電流(または電流量)I320が所定値以上、例えば1.4mA以上になってLED324が点灯すると、オン状態に切り替わる。すなわち、LED324の点灯・消灯によってスイッチ332の状態が制御される。ここで、第2電流経路320についての上記所定値は、LED324の仕様によって予め定められ、また、各種の仕様から予め選定することができる。
スイッチ316は第1電流経路310の開閉が可能であればよく、スイッチ316を構成するフォトMOSリレー342として、カレントリミット機能を有する素子を用いる必要がない。このため、スイッチ316のオン抵抗を低く抑えることができ、その抵抗値は例えば1Ωにすることができる。したがって、第1電流経路310での電圧降下、電力ロス等を抑制し省電力化を図ることができるし、ノイズを抑制することができる。スイッチ332についても同様である。
ここで、スイッチ316,332のオン抵抗値の例示および抵抗314,322,336の抵抗値の上記例示から分かるように、第1電流経路310の並列接続部分312よりも第2電流経路320の方が電気抵抗が高く設定され、並列接続部分312および第2電流経路320よりも第3電流経路330の方が電気抵抗が高く設定されている。
保護回路90Cは、さらに、キャパシタ392,394を含んでいる。キャパシタ392,394はそれぞれ、第1電流経路310のうちで並列接続部分312よりも出力端304の側の部分と接地電位GNDとの間に接続されている。なお、キャパシタ292,294は省略することも可能である。
保護回路90Cの上記構成によれば、トランジスタ等の素子を組み合せて構成した過電流保護回路に比べて、部品数が少なくてすみ、低コスト化を図ることができる。
次に、保護回路90Cの動作を図4に加えて図5および図6の回路図を参照して説明する。
過電流が発生していない通常状態では、スイッチ316はオン状態であり、第1電流経路310の並列接続部分312に電流I312が流れる。他方、スイッチ332はオフ状態であり、このため第3電流経路330の電流I330は流れず、LED334は消灯した状態(オフ状態)である。通常状態では、第2電流経路320の電流I320がほとんど流れないように(流れたとしても上記所定値未満になるように)抵抗314,322の抵抗値が調整されており、LED324は消灯した状態である。
入力端302へ流入する電流Iinが過電流(例えば300mA〜500mA以上)になった状態では、第2電流経路320の電流I320が上記所定値以上になり、LED324が点灯する(オン状態になる)。すると、第3電流経路330のスイッチ332がオン状態になり、電流I330が流れる(図5参照)。第3電流経路330の電流I330が上記所定値以上になると、LED334が点灯し、スイッチ316がオフ状態になり、第1電流経路310の並列接続部分312には電流I312が流れなくなる(図6参照)。
過電流状態が解除されて電流I320が上記所定値未満になると、LED324は消灯し、スイッチ332およびLED334がオフ状態になる。その結果、スイッチ316が再びオン状態になる。すなわち、上記の通常状態に復帰する。
なお、入力電流Iinが過電流状態であるとする判定基準、換言すればLED324,334およびスイッチ332,316の状態が切り替わる際の電流I320,I330の電流量は、LED324,334の仕様、抵抗314,322,336等によって予め設定することが可能である。
このように保護回路90Cでは、フォトカプラ344のLED324を用いることにより、第1電流経路310から第2電流経路320へ分流(分割)される電流I320に基づいて、第1電流経路310での過電流発生が検出される。そして、過電流状態の検出に伴って第3電流経路310が閉状態(導通状態)になり、電流Iinが第3電流経路330に分流される。これにより、出力端304から流出する電流、すなわちプローブ66(図1参照)に流れる電流を過電流状態よりも減少させる、または、ほとんど流れなくすることができる。
さらに保護回路90Cでは、過電流発生の検出に伴って第1電流経路310が開状態にされ(電気的に切断され)、テスター80とプローブ66との間の電流経路は第2電流経路320を経由する。上記のように第2電流経路320の方が第1電流経路310の並列接続部分よりも電気抵抗が高いので、プローブ66に流れる電流が過電流状態よりも減少する、または、ほとんど流れなくなる。
したがって、保護回路90Cによって、プローブ66やプローブ66に接続される検査対象30等を過電流から保護することができる。
また、保護回路90Cを備えたプローブ装置50によれば、プローブ66が過電流から保護され損傷が防止されるので、プローブ66の煩雑な交換作業等を回避することができる。また、保護回路90Cを備えることによって、消費電力を抑制することができるし、ノイズの抑制によって高い検査精度が得られるし、コストを低減することができる。
上記では保護回路90A,90B,90Cをプローブ装置50の保護回路90の一例として説明したが、保護回路90A,90B,90Cは各種の回路、機器等に適用可能であり過電流を防止することができる。
実施の形態に係るプローブ装置の構成の一例を説明する概略図である。 実施の形態に係る保護回路の第1例を説明する回路図である。 実施の形態に係る保護回路の第2例を説明する回路図である。 実施の形態に係る保護回路の第3例を説明する回路図である。 実施の形態に係る保護回路の第3例の動作を説明する回路図である。 実施の形態に係る保護回路の第3例の動作を説明する回路図である。
符号の説明
50 プローブ装置、66 プローブ、80 テスター、90,90A,90B,90C 過電流保護回路、110,210,310 第1電流経路、112,212,312 並列接続部分、116,232,316,332 スイッチ手段、120,220,320 第2電流経路、124,224,324,334 制御手段、142,242,342 フォトMOSリレー、230,330 第3電流経路、344 フォトカプラ、GND 接地電位、Iin,I112,I120,I212,I220,I230,I312,I320,I330 電流、Vin 検査用電位。

Claims (6)

  1. 過電流が流れるのを防止すべき電流経路中に設けられる第1電流経路と、
    前記第1電流経路に並列接続された第2電流経路と、
    前記第1電流経路のうちで前記第2電流経路が並列接続された並列接続部分に挿入され、ノーマリ・オンの構成を有するスイッチ手段と、
    前記第2電流経路に挿入され、前記第2電流経路を流れる電流に基づいて前記スイッチ手段を制御する制御手段と、
    を備え、
    前記第2電流経路は前記第1電流経路の前記並列接続部分よりも電気抵抗が高く、前記制御手段は前記第2電流経路を流れる前記電流が予め定められた所定値以上である場合に前記スイッチ手段をオフ状態に制御し、
    前記スイッチ手段と前記制御手段は、フォトMOSリレーまたはフォトカプラのスイッチ部と発光部でそれぞれ構成されていることを特徴とする過電流保護回路。
  2. 過電流が流れるのを防止すべき電流経路中に設けられる第1電流経路と、
    前記第1電流経路に並列接続された第2電流経路と、
    前記第2電流経路よりも前記第1電流経路の入力側で前記第1電流経路に一端が接続された第3電流経路と、
    前記第3電流経路に挿入され、ノーマリ・オフの構成を有するスイッチ手段と、
    前記第2電流経路に挿入され、前記第2電流経路を流れる電流に基づいて前記スイッチ手段を制御する制御手段と、
    を備え、
    前記制御手段は前記第2電流経路を流れる前記電流が予め定められた所定値以上である場合に前記スイッチ手段をオン状態に制御し、
    前記第3電流経路は他端が前記第1電流経路の入力側の回路の接地電位に接続され、前記スイッチ手段がオン状態に制御されるときには前記第3電流経路に前記接地電位への短絡電流が流れ、その結果前記短絡電流により前記第1電流経路に接続される前記入力側の回路の過電流保護手段が動作して前記第1電流経路を流れる電流を停止させることを特徴とする過電流保護回路。
  3. 請求項2に記載の過電流保護回路であって、
    前記スイッチ手段と前記制御手段は、フォトMOSリレーまたはフォトカプラのスイッチ部と発光部でそれぞれ構成されていることを特徴とする過電流保護回路。
  4. 過電流が流れるのを防止すべき電流経路中に設けられる第1電流経路と、
    前記第1電流経路に並列接続された第2電流経路と、
    前記第2電流経路よりも前記第1電流経路の入力側で前記第1電流経路に一端が接続された第3電流経路と、
    前記第3電流経路に挿入され、ノーマリ・オフの構成を有するスイッチ手段と、
    前記第2電流経路に挿入され、前記第2電流経路を流れる電流に基づいて前記スイッチ手段を制御する制御手段であって、前記第2電流経路を流れる前記電流が予め定められた所定値以上である場合に前記スイッチ手段をオン状態に制御する制御手段と、
    前記第1電流経路のうちで前記第2電流経路が並列接続された並列接続部分に挿入され、ノーマリ・オンの構成を有する、前記スイッチ手段とは別のスイッチ手段と、
    前記第3電流経路に挿入され、前記第3電流経路を流れる電流に基づいて前記別のスイッチ手段を制御する、前記制御手段とは別の制御手段と、
    を備え、
    前記第2電流経路は前記第1電流経路の前記並列接続部分よりも電気抵抗が高く、前記別の制御手段は前記第3電流経路を流れる前記電流が前記第3電流経路について予め定められた所定値以上である場合に前記別のスイッチ手段をオフ状態に制御することを特徴とする過電流保護回路。
  5. 請求項4に記載の過電流保護回路であって、
    前記スイッチ手段と前記制御手段は、フォトMOSリレーまたはフォトカプラのスイッチ部と発光部でそれぞれ構成され、
    前記別のスイッチ手段と前記別の制御手段は、フォトMOSリレーまたはフォトカプラのスイッチ部と発光部でそれぞれ構成されていることを特徴とする過電流保護回路。
  6. 請求項1ないし5のいずれか1項に記載の過電流保護回路を備え、前記第1電流経路がプローブとテスターとの間の電流経路中に設けられていることを特徴とするプローブ装置。
JP2007259307A 2007-10-03 2007-10-03 過電流保護回路およびプローブ装置 Expired - Fee Related JP4589954B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007259307A JP4589954B2 (ja) 2007-10-03 2007-10-03 過電流保護回路およびプローブ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007259307A JP4589954B2 (ja) 2007-10-03 2007-10-03 過電流保護回路およびプローブ装置

Publications (2)

Publication Number Publication Date
JP2009085895A JP2009085895A (ja) 2009-04-23
JP4589954B2 true JP4589954B2 (ja) 2010-12-01

Family

ID=40659488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007259307A Expired - Fee Related JP4589954B2 (ja) 2007-10-03 2007-10-03 過電流保護回路およびプローブ装置

Country Status (1)

Country Link
JP (1) JP4589954B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551350U (ja) * 1979-04-16 1980-01-07
JPS62260518A (ja) * 1986-05-02 1987-11-12 株式会社 昭電 過電流保護回路
JPS6450373U (ja) * 1987-09-22 1989-03-28

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6416258A (en) * 1987-07-09 1989-01-19 Mitsubishi Electric Corp Overcurrent protector for chopper device
US7609080B2 (en) * 2005-03-22 2009-10-27 Formfactor, Inc. Voltage fault detection and protection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551350U (ja) * 1979-04-16 1980-01-07
JPS62260518A (ja) * 1986-05-02 1987-11-12 株式会社 昭電 過電流保護回路
JPS6450373U (ja) * 1987-09-22 1989-03-28

Also Published As

Publication number Publication date
JP2009085895A (ja) 2009-04-23

Similar Documents

Publication Publication Date Title
US7609080B2 (en) Voltage fault detection and protection
US10042002B2 (en) System and method for contact measurement circuit
US8582265B2 (en) Protection circuit and method for electronic devices
US8339757B2 (en) Electrostatic discharge circuit for integrated circuit with multiple power domain
CN110178444A (zh) 电路和用于操作电路的方法
CN103959074A (zh) 用于测量负载电流并用于诊断空载或过载的系统
JP5477666B2 (ja) 直流電圧変成器を保護する装置
US9845063B2 (en) Motor vehicle having two vehicle electrical systems with different vehicle-electrical-system voltages
KR20160032158A (ko) 공급 초과 전압을 지원하는 스위치
KR20170001184U (ko) 감지 회로, 하이브리드 구동 회로, 및 센서 어셈블리
JP4589954B2 (ja) 過電流保護回路およびプローブ装置
CN117577552A (zh) 晶圆可靠性测试系统
US8564323B2 (en) Circuit arrangement and method for testing a reset circuit
WO2007082778A1 (en) Sensing an operating state of a system
US9184580B2 (en) Arrester
US20060245122A1 (en) Electrical load switch
US7436225B2 (en) Semiconductor device having output transistor and current control circuit
US10705136B2 (en) Modular test assembly
US7906946B2 (en) Semiconductor integrated circuit device for providing series regulator
US20140346512A1 (en) Semiconductor integrated circuit device
US20110050272A1 (en) Method and circuit for testing integrated circuit
US7271600B2 (en) Semiconductor switch circuit
KR101147725B1 (ko) 채널 오프 상태에서 전류의 흐름을 차단하기 위한 이중 포토-모스 릴레이 장치
JP2006084395A (ja) 電流制限回路及び試験装置
US20100052767A1 (en) Semiconductor module

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100910

R150 Certificate of patent or registration of utility model

Ref document number: 4589954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees