JP4584118B2 - Power supply and sequencer system using the same - Google Patents

Power supply and sequencer system using the same Download PDF

Info

Publication number
JP4584118B2
JP4584118B2 JP2005327613A JP2005327613A JP4584118B2 JP 4584118 B2 JP4584118 B2 JP 4584118B2 JP 2005327613 A JP2005327613 A JP 2005327613A JP 2005327613 A JP2005327613 A JP 2005327613A JP 4584118 B2 JP4584118 B2 JP 4584118B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
circuit
voltage
operation
shutdown
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005327613A
Other languages
Japanese (ja)
Other versions
JP2007135347A (en )
JP2007135347A5 (en )
Inventor
孝彦 山中
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

この発明は、安全に関する国際規格に適合した電源装置及びそれを用いたシーケンサシステムに関するものである。 The present invention relates to programmable controller system using the power supply and it was conform to international standards for safety.

シーケンサシステムは、自動車関連産業などにおいて自動生産設備を制御する装置として使用されるが、近年では、ファクトリーオートメーション分野での機械安全の考え方を適用すべきとの要請が高まり、さらに、それよりも厳格な機械安全を要求する国際安全規格(IEC61508のSIL3レベル、EN954−1のカテゴリ4レベル)にも適合できることが求められている。 Programmable controller system is used as a device for controlling the automatic production equipment such as in automotive industry, in recent years, increased demands on the need for applying mechanical safety thinking in factory automation field, further stricter than International safety standards (IEC61508 SIL3 level, category 4 level EN954-1) requesting such a machine safety it is required that can fit into. そこで、この発明の理解を容易にするため、図3を参照して、シーケンサシステムで用いられている従来の電源装置における機械安全に関わる部分について説明する。 In order to facilitate understanding of the present invention, with reference to FIG. 3, described part related to machine safety in the conventional power supply device used in the PLC system.

図3は、汎用シーケンサシステムが備える従来の電源装置における機械安全に関わる部分の構成例を示す回路図である。 Figure 3 is a circuit diagram showing a configuration example of a portion related to machine safety in the conventional power supply apparatus provided in the general purpose programmable controller system. 図3に示すように、シーケンサシステムでは、過電圧保護回路を備えたスイッチング電源装置が用いられている。 As shown in FIG. 3, the programmable controller system, the switching power supply is used with an overvoltage protection circuit. この過電圧保護回路を備えたスイッチング電源装置は公知であり、種々の構成方式が存する(例えば特許文献1等)。 The overvoltage protection circuit switching power supply device including a are known, a variety of configuration method resides (for example, Patent Document 1, etc.). 図3では、スイッチング電源装置の部分を機能ブロック的にまとめて示し、機械安全に関わる部分を詳示する形で示してある。 In Figure 3, it shows a portion of the switching power supply device functional blocks to collectively are shown in the form shown in detail a portion related to machine safety.

すなわち、図3に示すように、シーケンサシステムが備える従来の電源装置30は、トランス32の一次巻線に接続されるスイッチング回路・スイッチング制御回路31と、トランス32の二次巻線に接続される二次整流回路33と、トランス32の三次巻線である補助巻線に接続される12V生成回路34と、過電圧保護回路35とを備えている。 That is, as shown in FIG. 3, the conventional power supply device 30 provided in the programmable controller system is connected to the switching circuit switching control circuit 31 connected to the primary winding of the transformer 32, the secondary winding of the transformer 32 a secondary rectification circuit 33, and a 12V generator circuit 34 connected to the auxiliary winding is a tertiary winding of the transformer 32, and a overvoltage protection circuit 35.

スイッチング回路・スイッチング制御回路31は、電圧コントロール用の汎用スイッチングIC31aを備え、AC入力を整流・平滑した直流電圧をスイッチングIC31aがスイッチング制御してパルス電圧を生成しトランス32の一次巻線に印加する。 Switching circuit switching control circuit 31 includes a general-purpose switching IC31a for voltage control, a rectifying and smoothing DC voltage an AC input switching IC31a be applied to the primary winding of the transformer 32 to generate a pulse voltage by controlling switching . スイッチングIC31aは、供給電源端子Vccとラッチイネーブル端子とを備えている。 Switching IC31a is provided with a latch enable terminal power supply terminal Vcc.

二次整流回路33は、トランス32の二次巻線に誘起されるパルス電圧を整流して図示しないシーケンサシステムの本体側回路で使用する動作電圧5Vを生成する。 The secondary rectifying circuit 33 generates an operating voltage of 5V to be used in the main circuit of the programmable controller system (not shown) to rectify the pulsed voltage induced in the secondary winding of the transformer 32. 過電圧保護回路35のホトカプラPC100の発光ダイオードのアノードには、この二次整流回路33が出力する動作電圧5Vが抵抗素子を介して印加されている。 The anode of the light emitting diode of the photocoupler PC100 overvoltage protection circuit 35, the operating voltage 5V output from the secondary rectifier circuit 33 is applied via a resistor element. ホトカプラPC100の発光ダイオードのカソードは、定電圧ダイオードZD100を介して接地電位に接続されている。 The cathode of the light emitting diode of the photocoupler PC100 is connected to ground potential through a constant-voltage diode ZD100. また、ホトカプラPC100の発光ダイオードの両端間には、抵抗素子と容量素子との並列回路が接続されている。 Further, between both ends of the light emitting diode of the photocoupler PC 100, a parallel circuit of a resistance element and a capacitance element is connected.

12V生成回路34は、トランス32の補助巻線に誘起されるパルス電圧を整流してDC12Vの動作電圧を生成する。 12V generating circuit 34 rectifies the pulse voltage induced in the auxiliary winding of the transformer 32 generates an operation voltage of DC12V. このDC12Vの動作電圧は、逆流防止用のダイオードD100を通してスイッチングIC31aの供給電源端子Vccに印加される。 Operating voltage of the DC12V is applied to power supply terminal Vcc of the switching IC31a through diode D100 for backflow prevention. スイッチングIC31aは、動作初期ではAC入力を整流・平滑した直流電圧から生成した暫定的なDC12Vによってパルス電圧を生成するが、12V生成回路34からDC12Vの電源供給を受けると、動作電圧をこのDC12Vに切り替えて正規のパルス電圧を生成する動作を行うようになっている。 Switching IC31a, when the operation initialization is to generate a pulse voltage by provisional DC12V generating the AC input from the rectifying and smoothing DC voltage, receive power DC12V from 12V generation circuit 34, an operating voltage to the DC12V It switched and performs the operation of generating a normal pulse voltage.

ダイオードD100のカソードとスイッチングIC31aの供給電源端子Vccとの接続ラインと接地電位との間に、DC12Vの動作電圧によって充電される電解コンデンサC100が接続されている。 Between the connection line and the ground potential of the power supply terminal Vcc of the cathode and the switching IC31a diode D100, the electrolytic capacitor C100 is connected to be charged by the operating voltage of DC12V. また、ダイオードD100のカソードとスイッチングIC31aの供給電源端子Vccとの接続ラインには、過電圧保護回路35のホトカプラPC100のホトトランジスタのコレクタ電極が接続され、該ホトトランジスタのエミッタ電極が分圧回路(R101,R102)を介して接地電位に接続されている。 Further, the connection line between the power supply terminal Vcc of the cathode and the switching IC31a diode D100, the collector electrode of the phototransistor of the photocoupler PC100 overvoltage protection circuit 35 is connected, the emitter electrode of the phototransistor voltage divider (R101 is connected to a ground potential via the R102).

分圧回路(R101,R102)では、抵抗素子R101,R102の直列接続端がスイッチングIC31aのラッチイネーブル端子に接続されている。 In the voltage dividing circuit (R101, R102), serial connection end of the resistor element R101, R102 are connected to the latch enable terminal of the switching IC 31a. スイッチングIC31aは、抵抗素子R101,R102の直列接続端の電位が、ゼロレベルである間は上記したようにパルス電圧を生成する動作を継続して行い、所定の電圧レベルになるとその動作を停止するようになっている。 Switching IC31a, the potential of the series connection end of the resistive element R101, R102 is, while a zero level continuously performed the operation for generating a pulse voltage as described above, the predetermined voltage level when stopping the operation It has become way.

以上の構成において、過電圧保護回路35では次のような動作が行われる。 In the above configuration, such as operating following the overvoltage protection circuit 35 is performed. すなわち、二次整流回路33の出力電圧がDC5Vを超える過電圧状態となり、定電圧ダイオードZD100の動作電圧値を超えると、定電圧ダイオードZD100に電流が流れるので、ホトカプラPC100の発光ダイオードが発光動作を行い、ホトカプラPC100のホトトランジスタがオン動作を行う。 That becomes a overvoltage condition where the output voltage of the secondary rectifier circuit 33 exceeds DC5V, exceeds the operating voltage value of the constant voltage diode ZD100, the current flows through the zener diode ZD100, light-emitting diode of the photocoupler PC100 performs the light emitting operation , the phototransistor of the photocoupler PC100 is carried out on operations. なお、過電圧保護回路35での保護動作は、二次整流回路33の出力電圧がDC5.5V〜6.5Vの範囲であるときに行われる。 The protective operation of the overvoltage protection circuit 35 is performed when the output voltage of the secondary rectifier circuit 33 is in the range of DC5.5V~6.5V.

これによって、分圧回路(R101,R102)にDC12Vが印加され、抵抗素子R101,R102の直列接続端に現れる所定値の分圧電圧(例えば5V)がスイッチングIC31aのラッチイネーブル端子に印加されるので、スイッチングIC31aが動作を停止する。 Thus, the voltage divider circuit (R101, R102) to DC12V is applied, since the divided voltage of the resistance element R101, the predetermined value appearing in series connection end of R102 (e.g., 5V) is applied to the latch enable terminal of the switching IC31a switching IC31a stops operating. その結果、スイッチング回路・スイッチング制御回路31からトランス32の一次巻線へのパルス電圧印加が無くなるので、二次整流回路33の出力電圧が過電圧の状態からDC5V以下に向かって低下し、電源断(シャットダウン)となる。 As a result, the pulse voltage is applied from the switching circuit, the switching control circuit 31 to the primary winding of the transformer 32 is eliminated, and decreases toward the following DC5V from the output voltage of the overvoltage state of the secondary rectifier circuit 33, power-off ( the shutdown).

このとき、スイッチングIC31aは、AC電圧が入力されている間は、起動抵抗を介して供給電源端子Vccに動作電圧DC12Vが供給され、ラッチイネーブル端子は、動作停止を継続してその動作を停止する。 At this time, switching IC31a while the AC voltage is input, is supplied with operating voltage DC12V to power supply terminal Vcc through the starting resistance, the latch enable terminal stops its operation to continue the operation stop . これによって、当該電源装置30は、電源断(シャットダウン)の状態が維持されたシャットダウンラッチ状態となる。 Thereby, the power supply device 30, the shutdown latch state condition is maintained in the power-off (shutdown).

特開2005−176556号公報(スイッチング電源装置) JP 2005-176556 JP (switching power supply unit)

ところで、国際安全規格(IEC61508のSIL3レベル、EN954−1のカテゴリ4レベル)の要求をシーケンサシステムの電源装置に適用すると、(1)電源装置の出力電圧(定格5V)が異常(過電圧、電圧低下)となったとき確実にシャットダウンラッチ動作が行えること、(2)そのシャットダウンラッチ動作を制御する回路の回路故障を早期に検出できる故障診断が行えること、(3)その故障診断は電源稼働中(オンライン)に実施できること、すなわち、オンラインで、電源装置の出力電圧がDC5Vから低下する前に該シャットダウンラッチ動作を制御する回路が確実にシャットダウンラッチ動作を制御できる状態にあることの診断が行えることの各機構を備えることが必要となる。 However, international safety standards (IEC61508 SIL3 level, category 4 level EN954-1) Applying a request for the power supply of the programmable controller system, (1) the output voltage (rated 5V) abnormal power supply (overvoltage, voltage drop ) and it can be performed reliably shut down latch operation time was, (2) the failure diagnosis circuit failure can be detected at an early stage of the circuit for controlling the shutdown latch operation can be performed it, (3) the failure diagnosis during power operation ( can be implemented in-line), that is, online, the output voltage of the power supply of the enable diagnosis of a circuit for controlling the shutdown latch operation is reliably is ready to control the shutdown latch operation before decreases from DC5V it is necessary to include various mechanisms.

以上の観点から従来の電源装置を検討すると、要求(1)については過電圧保護回路35とスイッチングIC31aとによって一応実現しているが、過電圧保護回路35の検出精度が粗精度(DC5.5V〜6.5V)であり、しかも電圧低下には対処できていないので確実性に問題がある。 Considering the conventional power supply from the above viewpoint, although once realized by the switching IC31a overvoltage protection circuit 35 for the requested (1), the detection accuracy of the overvoltage protection circuit 35 is rough accuracy (DC5.5V~6 it is a .5V), yet the voltage drop there is a problem with certainty because it is not able to cope. そして、スイッチングIC31aがシャットダウンラッチ動作を行うと二次整流回路33の出力電圧はDC5Vから低下し電源断となるので、要求(3)のオンラインでの故障診断は不可能である。 Then, the output voltage of the switching IC31a performs a shutdown latch operation secondary rectifier circuit 33 since the power-off down from DC5V, fault diagnosis online request (3) is not possible. また、スイッチングIC31aは、単一回路で構成されているので、回路故障となった場合は、電源装置をシャットダウンできない場合が起こる。 The switching IC31a, which is configured with a single circuit, when a circuit failure, if you can not shut down occurs the power device. 要求(2)はそのような状況を未然に回避できるようにするものである。 Request (2) is to be able to avoid such a situation in advance.

要求(2)を実現するには、スイッチングIC31aにシャットダウン動作を行わせてそれを保持するシャットダウンラッチ回路を新たに設け、シーケンサシステムの本体側から該シャットダウンラッチ回路の健全性を問い合わせる仕組みが必要である。 Request To achieve (2) is provided with a shutdown latch circuit for holding it to perform the shutdown operation to the switching IC31a newly, a mechanism to inquire the soundness of the shutdown latch circuit from the main body of the programmable controller system is required is there. そして、要求(3)を実現するには、新たに設けるシャットダウンラッチ回路のオンラインでの故障診断をシーケンサシステムの本体側から実施できる仕組みが必要である。 The request (3) To achieve requires a mechanism capable of performing failure diagnosis of the online shutdown latch circuit newly provided from the main body of the PLC system. さらに、新たに設けるシャットダウンラッチ回路の故障対策も必要である。 Furthermore, it is also necessary failure countermeasure shutdown latch circuit newly provided.

この発明は、上記に鑑みてなされたものであり、安全に関する国際規格に適合した電源装置及びそれを用いたシーケンサシステムを得ることを目的とする。 The present invention has been made in view of the above, an object of the present invention to provide a programmable controller system employing the power supply and it was conform to international standards for safety.

上述した目的を達成するために、この発明は、スイッチング方式の電源装置において、AC電圧を整流・平滑した直流電圧をスイッチング制御して生成したパルス電圧をトランスの一次巻線に印加するパルス生成制御回路への動作電圧の供給ラインに介在して設けられ、上位装置の指示に従って前記供給ラインを遮断状態に維持しその解除が行えるシャットダウンラッチ回路と、前記シャットダウンラッチ回路の出力端と前記パルス生成制御回路の動作電圧印加端との間に設けられ、前記シャットダウンラッチ回路の出力電圧で充電されるコンデンサ及び当該出力電圧の消滅後は前記コンデンサの充電電荷が前記シャットダウンラッチ回路側に流出するのを阻止するダイオードを有する電圧保持回路と、前記シャットダウンラッチ回路の前記 To achieve the above object, the present invention is a power supply switching method, a pulse generation control for applying a pulse voltage to the rectifying and smoothing the DC voltage generated by the switching control of the AC voltage to the primary winding of the transformer It provided interposed the supply line of the operating voltage to the circuit, and shutdown latch circuit capable of performing the supply line maintained in the cutoff state release thereof according to the instructions of the host device, the pulse generation control and the output terminal of the shutdown latch circuit is provided between the operating voltage applying terminal of the circuit, preventing the charges after the disappearance of the capacitor and the output voltage is charged by the output voltage of the shutdown latch circuit the capacitor from flowing to the shutdown latch circuit side a voltage holding circuit having a diode that, the said shutdown latch circuit 圧保持回路への出力電圧を監視し遮断状態と通電状態とを区別して示す動作確認信号を前記上位装置に対して出力する動作確認回路とを備えたことを特徴とする。 Characterized by comprising an operation check circuit for outputting an operation check signal indicating the output voltage of the pressure holding circuit to distinguish between an energized state and a cutoff state monitoring with respect to the host system.

この発明によれば、シャットダウンラッチ回路が、AC電圧を整流・平滑した直流電圧をスイッチング制御して生成したパルス電圧をトランスの一次巻線に印加するパルス生成制御回路への動作電圧の供給ラインを遮断すると、前記パルス生成制御回路は電圧保持回路の保持電圧を動作電圧としてその動作を継続する。 According to the present invention, the shutdown latch circuit, the supply line of the operating voltage to the pulse generation control circuit for applying a pulse voltage rectifying and smoothing the DC voltage generated by the switching control of the AC voltage to the primary winding of the transformer Blockade, the pulse generation control circuit continues its operation the holding voltage of the voltage holding circuit as an operating voltage. この場合、シャットダウンラッチ回路が保持電圧の保持期間経過以前に通電状態に戻らないと、前記パルス生成制御回路は保持電圧の保持期間経過後に動作を停止するので、当該電源装置がシャットダウンラッチされる。 In this case, the shutdown latch circuit does not return to the energized state to the holding period of time prior hold voltage, the pulse generation control circuit will stop the operation after the retention period elapses hold voltage, the power supply is shut down latch. 一方、シャットダウンラッチ回路が保持電圧の保持期間経過以前に通電状態に戻ると、前記パルス生成制御回路は動作を停止することがないので、当該電源装置は出力電圧を低下することなく正規の稼働状態を維持できる。 On the other hand, the shutdown latch circuit returns to the energized state to the holding period of time prior hold voltage, since the pulse generation control circuit never stop operating, normal operating state without the the power supply to reduce the output voltage It can be maintained.

したがって、前記上位装置は、当該電源装置の稼働中に出力電圧を監視し、出力電圧の異常を検出した場合はシャットダウンラッチ回路に遮断動作を行わせ、その後通電動作を行わせないことで、電圧保持回路での電圧保持期間経過後に当該電源装置を確実にシャットダウンラッチ状態にすることができ、当該電源装置がシャットダウンラッチ状態になる前に遮断状態を示す動作確認信号を受け取ることで、一定期間後には電源断になることが認識できる。 Thus, the host device monitors the output voltage during operation of the power supply, if it detects an abnormality of the output voltage to perform the interruption operation in the shutdown latch circuit, that does not then perform the energization operation, the voltage the power supply securely to after voltage holding period at the holding circuit can be shut down latched state, by receiving an operation confirmation signal indicating the blocking state before the power supply is shutdown latch state, after a certain period of time It can recognize it to become power-off.

また、前記上位装置は、当該電源装置の稼働中に、シャットダウンラッチ回路に遮断動作を行わせ、それに対する遮断状態を示す動作確認信号を受けて保持電圧の保持期間経過以前に通電動作を行わせ、それに対する通電状態を示す動作確認信号を受け取ることで、当該電源装置の出力電圧を低下させることなく、シャットダウンラッチ回路が正常に遮断動作と通電動作とを行える状態にあることの故障診断が行える。 Further, the host device, during operation of the power supply, to perform the interruption operation in the shutdown latch circuit, to perform the energization operation to the holding period of time prior hold voltage by receiving an operation confirmation signal indicating the blocking state for it , by receiving an operation confirmation signal indicating an energization state to it, without lowering the output voltage of the power supply, perform failure diagnosis of the shutdown latch circuit is in a state capable of performing the power supply operation and blocking operating normally . これらは、安全に関する国際規格に適合した動作である。 These are operations that conform to international standards for safety.

この発明によれば、安全に関する国際規格に適合した電源装置が得られるという効果を奏する。 According to the present invention, an effect that the power supply device adapted to international standards on the safety obtained.

以下に図面を参照して、この発明にかかる電源装置およびそれを用いたシーケンサシステムの好適な実施の形態を詳細に説明する。 With reference to the accompanying drawings, illustrating a preferred embodiment of the power supply and sequencer system using the same according to the present invention in detail.

図1は、この発明の一実施の形態による電源装置を備えたシーケンサシステムの構成を示すブロック図である。 Figure 1 is a block diagram showing the configuration of a programmable controller system which includes a power supply device according to an embodiment of the present invention. 図1では、シーケンサシステムのうち、オンラインで故障診断可能に構成した電源装置10と、電源装置10を診断する機能ブロックを組み込んだシーケンサシステムの本体側中枢部であるCPUモジュール20とが示されている。 In Figure 1, of the programmable controller system, the power supply device 10 failed diagnosable configured online, is shown and the CPU module 20 is a main body the central part of the incorporating programmable controller system functional blocks to diagnose the power supply 10 is there.

電源装置10は、トランス12の一次巻線に接続されるスイッチング回路・スイッチング制御回路11、トランス12の二次巻線に接続される二次整流回路13、及びトランス12の三次巻線である補助巻線に接続される12V生成回路14の他に、オンラインでの故障診断を可能にする構成として、シャットダウンラッチ回路15,16と、電圧保持回路17と、シャットダウンラッチクリア回路18と、シャットダウンラッチ回路15,16の動作確認回路19とが設けられている。 Power supply 10 is a tertiary winding of the switching circuit, the switching control circuit 11, the secondary rectifier circuit 13, and transformer 12 is connected to the secondary winding of the transformer 12 connected to the primary winding of the transformer 12 auxiliary in addition to the 12V generation circuit 14 connected to the winding, a configuration that allows for fault diagnosis online, the shutdown latch circuits 15 and 16, a voltage holding circuit 17, and the shutdown latch clearing circuit 18, the shutdown latch circuit and the operation check circuit 19 of 15 and 16 are provided. そして、シャットダウンラッチ回路15,16と、シャットダウンラッチクリア回路18と、シャットダウンラッチ回路の動作確認回路19とは、それぞれ、CPUモジュール20との信号授受を非接触で行うインタフェースとして、ホトカプラPC1,PC2,PC3,PC4を備えている。 Then, a shutdown latch circuits 15 and 16, the shutdown latch clearing circuit 18, the operation check circuit 19 for the shutdown latch circuits, respectively, as an interface for performing signal transfer between the CPU module 20 in a non-contact, a photo-coupler PC1, PC2, It has a PC3, PC4.

また、CPUモジュール20では、電源装置10を診断する機能ブロックとして、切替回路21と、切替回路21の出力端に並列に接続される電圧検出回路22,23と、診断回路24とを設けてある。 Further, the CPU module 20, as functional blocks for diagnosing the power supply 10, a switching circuit 21, a voltage detection circuits 22 and 23 connected in parallel to the output terminal of the switching circuit 21, there is provided a diagnostic circuit 24 .

まず、電源装置10では、スイッチング回路・スイッチング制御回路11、二次整流回路13、及び12V生成回路14は、符号は違えてあるが、従来例(図3)で示した同名回路と同等のものである。 First, in the power supply device 10, the switching circuit switching control circuit 11, the secondary rectifier circuit 13 and a 12V generator 14, the reference numerals are Chigae but conventional example (FIG. 3) of the same name circuit equivalent to that shown it is. しかし、スイッチング回路・スイッチング制御回路11が備える電圧コントロール用のスイッチングIC11aは、この実施の形態では供給電源端子Vccのみを備えるものでよい点で、ラッチイネーブル端子も必要とする従来例(図3)で示したスイッチングIC31aとは異なる。 However, conventional switching IC11a for voltage control with the switching circuit, the switching control circuit 11, a point may be those having only power supply terminal Vcc in this embodiment, which also require the latch enable terminal (FIG. 3) different from the switching IC31a indicated by.

すなわち、スイッチングIC11aの供給電源端子Vccには、12V生成回路14が生成した動作電圧DC12Vが逆流防止用のダイオードD2を通して印加されるが、この実施の形態では、ダイオードD2のカソードに現れるDC12Vの動作電圧が、シャットダウンラッチ回路15のPNPトランジスタQ1,シャットダウンラッチ回路16のPNPトランジスタQ2及び電圧保持回路17のダイオードD1を経由して供給される構成となっている。 That is, the power supply terminal Vcc of the switching IC 11A, but the operation voltage DC12V to 12V generating circuit 14 has generated is applied through the diode D2 for backflow prevention, in this embodiment, the operation of DC12V appearing on the cathode of the diode D2 voltage, has a configuration which is supplied through the diode D1 of the PNP transistor Q1, the PNP transistor Q2 and the voltage holding circuit 17 of the shutdown latch circuit 16 of the shutdown latch circuit 15.

シャットダウンラッチ回路15,16は、上記した直列接続の通電・遮断用のPNPトランジスタQ1,Q2と、それぞれの制御回路とで構成されるが、それぞれの制御回路は同様の構成であって、ダイオードD2のカソードと接地電位との間に並列に配置される。 Shutdown latch circuits 15 and 16 includes a PNP transistor Q1, Q2 for energizing and interruption of the series connection described above, is constituted by a respective control circuit, each control circuit have the same configuration, the diode D2 They are arranged in parallel between the cathode and the ground potential.

具体的には、シャットダウンラッチ回路15でのPNPトランジスタQ1を制御する回路は、CPUモジュール20の電圧検出回路23が発行するシャットダウン信号SHUTDW1Lを受け取るホトカプラPC1、PNPトランジスタQ3、NPNトランジスタQ4、PNPトランジスタQ5、NPNトランジスタQ6等を備えている。 Specifically, the circuit for controlling the PNP transistor Q1 of the shutdown latch circuit 15, a photocoupler PC1, a PNP transistor Q3 which receives a shutdown signal SHUTDW1L the voltage detecting circuit 23 of the CPU module 20 issues, NPN transistors Q4, PNP transistor Q5 , and includes an NPN transistor Q6 and the like.

また、シャットダウンラッチ回路16でのPNPトランジスタQ2を制御する回路は、CPUモジュール20の電圧検出回路22が発行するシャットダウン信号SHUTDW2Lを受け取るホトカプラPC2、PNPトランジスタQ7、NPNトランジスタQ8、PNPトランジスタQ9、NPNトランジスタQ10等を備えている。 The circuit for controlling the PNP transistor Q2 of shutdown latch circuit 16, photocoupler PC2 receiving a shutdown signal SHUTDW2L the voltage detecting circuit 22 of the CPU module 20 issues, PNP transistor Q7, NPN transistor Q8, PNP transistor Q9, NPN transistors It has a Q10 or the like.

ホトカプラPC1の発光ダイオードのアノードは抵抗素子を介して二次整流回路13の出力電圧DC5Vが印加され、カソードは抵抗素子を介してシャットダウン信号SHUTDW1Lが印加される。 The anode of the light emitting diode of the photocoupler PC1 output voltage DC5V via the resistor element secondary rectifier circuit 13 is applied, the cathode shutdown signal SHUTDW1L is applied via a resistor element. シャットダウン信号SHUTDW1Lは、CPUモジュール20の電圧検出回路22が発行する。 Shutdown signal SHUTDW1L, the voltage detection circuit 22 of the CPU module 20 is issued. また、ホトカプラPC2の発光ダイオードのアノードは抵抗素子を介して二次整流回路13の出力電圧DC5Vが印加され、カソードは抵抗素子を介してシャットダウン信号SHUTDW2Lが印加される。 Further, the anode of the light emitting diode of the photocoupler PC2 output voltage DC5V via the resistor element secondary rectifier circuit 13 is applied, the cathode shutdown signal SHUTDW2L is applied via a resistor element. シャットダウン信号SHUTDW2Lは、CPUモジュール20の電圧検出回路23が発行する。 Shutdown signal SHUTDW2L, the voltage detection circuit 23 of the CPU module 20 is issued.

シャットダウンラッチ回路15での接続関係を説明する。 Description of a connection of the shutdown latch circuit 15. シャットダウンラッチ回路16では、Q3をQ7,Q4をQ8,Q5をQ9,Q6をQ10,Q1をQ2と読み替えることで説明できる。 The shutdown latch circuit 16, Q3 and Q7, Q4 and Q8, Q5 and Q9, Q6 and can be explained by read as Q10, Q1 and Q2.

ホトカプラPC1のホトトランジスタのコレクタ電極はダイオードD2のカソードに接続され、該ホトトランジスタのエミッタ電極は抵抗素子を介してNPNトランジスタQ6のコレクタ電極に接続され、NPNトランジスタQ6のエミッタ電極は接地電位に接続されている。 The collector electrode of the phototransistor of the photocoupler PC1 is connected to the cathode of the diode D2, the emitter electrode of the phototransistor is connected to the collector electrode of the NPN transistor Q6 through the resistor element, the emitter electrode of the NPN transistor Q6 is connected to ground potential It is. NPNトランジスタQ6のベース電極は、シャットダウンラッチクリア回路18から駆動信号が印加される。 The base electrode of the NPN transistor Q6, a drive signal is applied from the shutdown latch clear circuit 18.

PNPトランジスタQ5のエミッタ電極はダイオードD2のカソードに接続され、コレクタ電極は抵抗素子を介してNPNトランジスタQ6のコレクタ電極とNPNトランジスタQ4のベース電極とに接続されている。 The emitter electrode of the PNP transistor Q5 is connected to the cathode of the diode D2, the collector electrode is connected to the base electrode of the collector electrode and the NPN transistor Q4 of the NPN transistor Q6 through a resistor element. PNPトランジスタQ5のベース電極とダイオードD2のカソードとの間には、抵抗素子と容量素子の並列回路が設けられる。 Between the cathode of the base electrode and the diode D2 of the PNP transistors Q5, a parallel circuit of a resistor element and a capacitive element are provided. また、PNPトランジスタQ5のベース電極は、抵抗素子を介してNPNトランジスタQ4のコレクタ電極に接続され、さらに抵抗素子を介してPNPトランジスタQ3のベース電極に接続されている。 The base electrode of the PNP transistor Q5 is connected to the collector electrode of the NPN transistor Q4 via the resistance element is connected to the base electrode of the PNP transistor Q3 via further resistive element. NPNトランジスタQ4のエミッタ電極は接地電位に接続され、NPNトランジスタQ4のベース電極とNPNトランジスタQ6のコレクタ電極との接続ラインと接地電位との間には、抵抗素子と容量素子の並列回路が設けられる。 The emitter electrode of NPN transistor Q4 is connected to the ground potential, between the connecting line and the ground potential of the collector electrode of the base electrode and the NPN transistor Q6 of the NPN transistor Q4, a parallel circuit of a resistance element and a capacitance element is provided .

PNPトランジスタQ3のエミッタ電極はPNPトランジスタQ1のエミッタ電極と共にダイオードD2のカソードに接続され、コレクタ電極はPNPトランジスタQ1のベース電極に接続されている。 The emitter electrode of the PNP transistor Q3 is connected to the cathode of the diode D2 with the emitter electrode of the PNP transistor Q1, the collector electrode is connected to the base electrode of the PNP transistor Q1. PNPトランジスタQ3のベース電極とダイオードD2のカソードとの間には、抵抗素子と容量素子の並列回路が設けられる。 Between the cathode of the base electrode and the diode D2 of the PNP transistors Q3, a parallel circuit of a resistor element and a capacitive element are provided. また、PNPトランジスタQ3のコレクタ電極とPNPトランジスタQ1のベース電極との接続ラインとPNPトランジスタQ1,Q3のエミッタ電極との間には抵抗素子が設けられる。 The resistance element is provided between the connecting line and the PNP transistor Q1, Q3 emitter electrode and the base electrode of the collector electrode and the PNP transistor Q1 of the PNP transistor Q3. PNPトランジスタQ1のベース電極は抵抗素子を介して接地電位に接続され、コレクタ電極はシャットダウンラッチ回路16におけるPNPトランジスタQ1のエミッタ電極に接続される。 The base electrode of the PNP transistor Q1 is connected to ground potential via the resistor element, a collector electrode connected to the emitter electrode of the PNP transistor Q1 in the shutdown latch circuit 16.

以上のように構成されるシャットダウンラッチ回路15では、NPNトランジスタQ6がオフ動作状態にある場合において、シャットダウン信号SHUTDW1Lが高レベル(以降「Hレベル」という)である場合は、ホトカプラPC1のホトトランジスタはオフ動作状態にあるので、PNPトランジスタQ4,PNPトランジスタQ5及びPNPトランジスタQ3がそれぞれオフ動作状態にある。 In configured shutdown latch circuit 15 as described above, when the NPN transistor Q6 is in an off-operation state, if the shutdown signal SHUTDW1L is high (hereinafter referred to as "H level"), the phototransistor of the photocoupler PC1 is since in the off operation state, the PNP transistor Q4, the PNP transistor Q5 and PNP transistor Q3 in each oFF operation state. PNPトランジスタQ1は、エミッタ電極とベース電極との間を接続する抵抗素子での降下電圧によって両電極間の電位差が0.6V以上となるので、オン動作状態となり、DC12Vの供給ラインを通電状態にする。 PNP transistor Q1, the potential difference between the electrodes by the voltage drop at the resistor element connected between the emitter and base electrodes is equal to or more than 0.6V, becomes an ON operation state, the supply line of DC12V energized to.

そして、NPNトランジスタQ6がオフ動作状態にある場合において、シャットダウン信号SHUTDW1Lが低レベル(以降「Lレベル」という)になり、ホトカプラPC1のホトトランジスタがオン動作すると、PNPトランジスタQ4とPNPトランジスタQ5がこの順にオン動作を行い、ダイオードD2のカソード電位(DC12V)を接地電位に引き込み、これによって、PNPトランジスタQ4がオン動作状態を継続するので、同様にPNPトランジスタQ5がオン動作状態を継続し、DC12Vの供給ラインは継続して接地電位に引き込まれる。 Then, when the NPN transistor Q6 is in an off-operation state, the shutdown signal SHUTDW1L goes low (hereinafter referred to as "L level"), the phototransistor of the photocoupler PC1 is turned on, the PNP transistor Q4 and PNP transistor Q5 is this sequentially performed on operation, pull the cathode potential of the diode D2 and (DC12V) to the ground potential, thereby, the PNP transistor Q4 continues the oN operation state, likewise the PNP transistor Q5 continues the oN operation state, the DC12V the supply line is pulled to the ground potential to continue. つまり、PNPトランジスタQ4とPNPトランジスタQ5は、ラッチ回路を構成している。 That, PNP transistor Q4 and PNP transistor Q5 constitute a latch circuit. このラッチ回路の動作中では、PNPトランジスタQ3がオン動作を行い、PNPトランジスタQ1のエミッタ電極とベース電極とを同電位にするので、PNPトランジスタQ1はオフ動作を行い、そのオフ動作状態を維持する。 In During operation of the latch circuit, the PNP transistor Q3 performs the ON operation, since the emitter electrode and the base electrode of the PNP transistor Q1 at the same potential, the PNP transistor Q1 performs an off operation, to maintain the off-operation state . つまり、PNPトランジスタQ1はDC12Vの供給ラインをシャットダウン状態にラッチする。 That, PNP transistor Q1 latches the supply line of DC12V shutdown state.

その後、シャットダウン信号SHUTDW1LがHレベルに戻り、ホトカプラPC1のホトトランジスタがオフ動作した後に、NPNトランジスタQ6がオン動作を行うと、PNPトランジスタQ4,PNPトランジスタQ5及びPNPトランジスタQ3がそれぞれオフ動作を行うので、PNPトランジスタQ1がオン動作を行い、DC12Vの供給ラインのシャットダウンラッチを解除し通電状態に戻る。 Thereafter, the process returns to the level shutdown signal SHUTDW1L is H, after the phototransistor of the photocoupler PC1 is turned OFF, the NPN transistor Q6 perform the ON operation, the PNP transistor Q4, the PNP transistor Q5 and PNP transistor Q3 performs the off operation respectively , PNP transistor Q1 performs the oN operation, returns to the energized state to release the shutdown latch of DC12V supply line.

シャットダウンラッチ回路16でも同様であって、NPNトランジスタQ10がオフ動作状態にある場合において、シャットダウン信号SHUTDW2LがHレベルである場合は、ホトカプラPC2のホトトランジスタはオフ動作状態にあるので、PNPトランジスタQ4,PNPトランジスタQ5及びPNPトランジスタQ3がそれぞれオフ動作状態にある。 A true even shutdown latch circuit 16, when the NPN transistor Q10 is in an off-operation state, if the shutdown signal SHUTDW2L is at the H level, since the phototransistor of the photocoupler PC2 is in the off operation state, PNP transistors Q4, PNP transistor Q5 and PNP transistor Q3 in each oFF operation state. PNPトランジスタQ2は、エミッタ電極とベース電極との間の電位差が0.6V以上となるので、オン動作状態となり、DC12Vの供給ラインを通電状態にする。 PNP transistor Q2, the potential difference between the emitter and base electrodes is equal to or more than 0.6V, becomes an ON operation state, the supply line of DC12V energized.

そして、NPNトランジスタQ10がオフ動作状態にある場合において、シャットダウン信号SHUTDW2LがLレベルになり、ホトカプラPC2のホトトランジスタがオン動作すると、ラッチ回路(Q8,Q9)によってDC12Vの供給ラインは継続して接地電位に引き込まれる。 Then, when the NPN transistor Q10 is in an off-operation state, the shutdown signal SHUTDW2L becomes L level, the phototransistor of the photocoupler PC2 is turned on, the supply line of DC12V by the latch circuit (Q8, Q9) is continuously grounded It is drawn to the potential. このラッチ回路の動作中では、PNPトランジスタQ7がオン動作を行うことで、PNPトランジスタQ2はオフ動作を行い、そのオフ動作状態を維持し、DC12Vの供給ラインをシャットダウン状態にラッチする。 In During operation of the latch circuit, by PNP transistor Q7 will turn on operation, the PNP transistor Q2 performs the OFF operation, maintaining the OFF operation state to latch the supply line of DC12V shutdown state.

その後、シャットダウン信号SHUTDW2LがHレベルに戻り、ホトカプラPC2のホトトランジスタがオフ動作した後に、NPNトランジスタQ10がオン動作を行うと、PNPトランジスタQ8,PNPトランジスタQ9及びPNPトランジスタQ7がそれぞれオフ動作を行うので、PNPトランジスタQ2がオン動作を行い、DC12Vの供給ラインのシャットダウンラッチを解除し通電状態に戻る。 Then, the process returns shutdown signal SHUTDW2L is the H level, after a phototransistor of the photocoupler PC2 is turned OFF, the NPN transistor Q10 will turn on operation, the PNP transistor Q8, PNP transistor Q9 and PNP transistor Q7 performs the off operation respectively , PNP transistor Q2 carries out the oN operation, returns to the energized state of shutdown latch DC12V supply line.

シャットダウンラッチ回路15のPNPトランジスタQ1のコレクタ電極とシャットダウンラッチ回路16のPNPトランジスタQ2のエミッタ電極とは接続されているので、シャットダウンラッチ回路16のPNPトランジスタQ2のエミッタ電極は、シャットダウンラッチ回路15のPNPトランジスタQ1を介してDC12Vの供給ラインに接続されるが、PNPトランジスタQ1,Q2の一方がオン動作状態を継続する故障状態が発生した場合でも、他方がオン動作とオフ動作とを正規に制御できる状態にあれば、確実に目的とするシャットダウンラッチ動作とその解除動作とを行うことができる。 Since the PNP transistor Q1 emitter electrode of the PNP transistor Q2 of the collector electrode and the shutdown latch circuit 16 of the shutdown latch circuit 15 are connected, the emitter electrode of the PNP transistor Q2 of shutdown latch circuit 16, PNP shutdown latch circuit 15 Although through the transistor Q1 is connected to the DC12V supply line, even when a fault condition in which one of the PNP transistors Q1, Q2 to continue oN operation condition occurs, the other can control the on operation and the off operation to the normal if the state can be performed reliably shutdown latch operation of interest and its releasing operation.

電圧保持回路17は、ダイオードD1と電解コンデンサC1とで構成される。 Voltage holding circuit 17 is composed of a diode D1 and the electrolytic capacitor C1. シャットダウンラッチ回路16のPNPトランジスタQ2のコレクタ電極はダイオードD1のアノードに接続され、ダイオードD1のカソードはスイッチングIC11aの供給電源端子Vccに接続される。 The collector electrode of the PNP transistor Q2 of shutdown latch circuit 16 is connected to the anode of a diode D1, the cathode of the diode D1 is connected to the power supply terminal Vcc of the switching IC 11A. ダイオードD1のカソードと接地電位との間には、電解コンデンサC1が設けられる。 Between the cathode and the ground potential of the diode D1, the electrolytic capacitor C1 is provided. 上記のように、シャットダウンラッチ回路15,16の双方または一方がDC12Vの供給ラインをシャットダウンしていない場合に、ダイオードD1のカソードからスイッチングIC11aの供給電源端子Vccに出力される動作電圧DC12Vによって電解コンデンサC1は充電され、動作電圧DC12Vを保持する。 As described above, when both or either of the shutdown latch circuits 15 and 16 is not shut down the supply line of DC12V, the electrolytic capacitor by the operating voltage DC12V output from the cathode of the diode D1 to the power supply terminal Vcc of the switching IC11a C1 is charged, to hold the operating voltage DC12V. これによって、シャットダウンラッチ回路15,16の双方または一方がDC12Vの供給ラインをシャットダウンラッチした場合でも、電圧保持回路17が動作電圧DC12Vを保持している所定期間は、スイッチングIC11aは動作停止することなく所定のパルス電圧生成動作を継続することができる。 Thus, even if both or one of the shutdown latch circuits 15 and 16 is shut down latches the supply line of DC12V, the predetermined period during which the voltage holding circuit 17 holds the operating voltage DC12V, without switching IC11a stops operation it is possible to continue the predetermined pulse voltage generation operation.

動作確認回路19は、シャットダウンラッチ回路16のPNPトランジスタQ2のコレクタ電極と接地電位との間に配置される分圧回路(R2,R3)、分圧回路(R2,R3)の抵抗素子R2,R3の直列接続端に現れる分圧電圧を制御電圧とするシャントレギュレータIC1、PNPトランジスタQ11、ホトカプラPC4、NPNトランジスタQ12等を備えている。 Operation check circuit 19, a voltage dividing circuit which is arranged between the collector electrode of the PNP transistor Q2 of shutdown latch circuit 16 and the ground potential (R2, R3), the resistance elements of the voltage dividing circuit (R2, R3) R2, R3 the shunt regulator IC1, PNP transistors Q11 to the divided voltage controlled voltage appearing in series connection end, and a photocoupler PC 4, NPN transistor Q12, and the like.

PNPトランジスタQ11のエミッタ電極は12V生成回路14が生成するDC12Vが印加され、ベース電極は抵抗素子を介してシャントレギュレータIC1のカソードに接続され、コレクタ電極は抵抗素子を介してホトカプラPC4の発光ダイオードのアノードに接続されている。 The emitter electrode of the PNP transistor Q11 is DC12V is applied to generate the 12V generation circuit 14, the base electrode is connected to the cathode of the shunt regulator IC1 via the resistor element, the collector electrode of the light emitting diode of the photocoupler PC4 via a resistor It is connected to the anode. 該発光ダイオードのカソードは接地電位に接続されている。 The cathode of the light emitting diode is connected to the ground potential. また、PNPトランジスタQ11のベース電極とエミッタ電極とは抵抗素子を介して接続されている。 Also connected via a resistor and the base electrode and the emitter electrode of the PNP transistor Q11. シャントレギュレータIC1のアノードは接地電位に接続されている。 The anode of the shunt regulator IC1 is connected to the ground potential.

ホトカプラPC4のホトトランジスタのコレクタ電極は二次整流回路13の出力電圧DC5Vが印加され、エミッタ電極は抵抗素子を介してNPNトランジスタQ12のベース電極に接続される。 The collector electrode of the phototransistor of the photocoupler PC4 output voltage DC5V secondary rectifier circuit 13 is applied, an emitter electrode connected to the base electrode of the NPN transistor Q12 via the resistor element. NPNトランジスタQ12のベース電極と接地電位との間には抵抗素子と容量素子との並列回路が配置されている。 Between the base electrode and the ground potential of the NPN transistor Q12 parallel circuit of a resistor and a capacitor is arranged. NPNトランジスタQ12のコレクタ電極は、抵抗素子を介して二次整流回路13の出力電圧DC5Vが印加されるとともに、CPUモジュール20の診断回路24へのシャットダウンラッチ回路動作確認信号SHUTOPSHの出力端子となっている。 The collector electrode of the NPN transistor Q12, the output voltage DC5V via the resistor element secondary rectifier circuit 13 is applied, as an output terminal of the shutdown latch circuit operation confirmation signal SHUTOPSH to diagnostic circuit 24 of the CPU module 20 there.

以上のように構成される動作確認回路19では、シャットダウンラッチ回路15,16の双方または一方がDC12Vの供給ラインをシャットダウンしていない場合に、ダイオードD1のアノードにPNPトランジスタQ2から出力される動作電圧DC12Vによって、分圧回路(R2,R3)が所定値の分圧電圧を出力するので、シャントレギュレータIC1とPNPトランジスタQ11がオン動作を行い、ホトトランジスタPC4の発光ダイオードが動作し、そのホトトランジスタがオン動作する。 Operation check circuit 19 configured as described above, both or if one does not shut down the supply line of DC12V, the operating voltage output from the PNP transistor Q2 to the anode of the diode D1 of the shutdown latch circuits 15 and 16 by DC12V, since the voltage dividing circuit (R2, R3) outputs a divided voltage of a predetermined value, the shunt regulator IC1 and the PNP transistor Q11 carries out the oN operation, the light emitting diode of the phototransistor PC4 is operated, its phototransistor It turned oN. これによって、NPNトランジスタQ12がオン動作を行い、そのコレクタ電極が接地電位になり、シャットダウンラッチ回路動作確認信号SHUTOPSHをLレベルにする。 Thus, NPN transistor Q12 performs the ON operation, the collector electrode becomes the ground potential, and the shutdown latch circuit operation confirmation signal SHUTOPSH to L level. そして、シャットダウンラッチ回路15,16の双方または一方がDC12Vの供給ラインをシャットダウンラッチすると、ダイオードD1のアノード電位がDC12Vから急激に低下するので、シャントレギュレータIC1とPNPトランジスタQ11がオフ動作を行い、ホトカプラPC4がオフ動作する。 When one or both of the shutdown latch circuits 15 and 16 is shut down latch the supply line of DC12V, since the anode potential of the diode D1 decreases abruptly from DC12V, shunt regulator IC1 and the PNP transistor Q11 performs the OFF operation, photocoupler PC4 is turned oFF. これによって、NPNトランジスタQ12がオフ動作を行い、そのコレクタ電極がDC5Vになる。 Thus, NPN transistor Q12 performs the OFF operation, the collector electrode is DC5V. つまり、シャットダウンラッチ回路15,16が正常にシャットダウン動作した場合は、シャットダウンラッチ回路動作確認信号SHUTOPSHがLレベルからHレベルに立ち上がり、その状態が維持される。 That is, if the shutdown latch circuits 15 and 16 is shut down operates normally, the shutdown latch circuit operation confirmation signal SHUTOPSH rises from L level to H level, the state is maintained.

シャットダウンラッチクリア回路18は、ホトカプラPC3、容量素子C2、抵抗素子R1等を備えている。 Shutdown latch clear circuit 18, photocoupler PC3, capacitive element C2, and a resistor element R1 and the like. ホトカプラPC3の発光ダイオードのアノードは二次整流回路13の出力電圧DC5Vが印加され、カソードは抵抗素子を介してシャットダウンクリア信号SHUTCLRLが印加される。 The anode of the light emitting diode of the photocoupler PC3 output voltage DC5V secondary rectifier circuit 13 is applied, the cathode shutdown clear signal SHUTCLRL is applied via a resistor element. シャットダウンクリア信号SHUTCLRLは、CPUモジュール20の診断回路24が発行する。 Shutdown clear signal SHUTCLRL the diagnosis circuit 24 of the CPU module 20 is issued. ホトカプラPC3のホトトランジスタのコレクタ電極は12V生成回路14が生成するDC12Vが印加され、エミッタ電極は抵抗素子を介して容量素子C2の一端と、容量素子及び抵抗素子R1の並列回路の一端とに接続され、容量素子C2の他端はシャットダウンラッチ回路15のPNPトランジスタQ6のベース電極とシャットダウンラッチ回路16のPNPトランジスタQ10のベース電極とに接続される。 The collector electrode of the phototransistor of the photocoupler PC3 is DC12V generated by the 12V generation circuit 14 is applied to connect the emitter electrode and one end of the capacitor C2 through the resistor element, the one end of the parallel circuit of the capacitor and the resistor R1 is, the other end of the capacitive element C2 is connected to the base electrode of the PNP transistor Q10 of the base electrode and the shutdown latch circuit 16 of the PNP transistor Q6 shutdown latch circuit 15. また、容量素子及び抵抗素子R1の並列回路の他端は接地電位に接続されている。 The other end of the parallel circuit of the capacitor and the resistor R1 is connected to the ground potential.

このように構成されるシャットダウンラッチクリア回路18では、シャットダウンクリア信号SHUTCLRLがHレベルである場合は、ホトカプラPC3はオフ動作状態にあるので、シャットダウンラッチ回路15のPNPトランジスタQ6と、シャットダウンラッチ回路16のPNPトランジスタQ10とは、共にオフ動作状態にある。 In thus configured shutdown latch clear circuit 18, when the shutdown clear signal SHUTCLRL is at the H level, since the photocoupler PC3 is in the off operation state, the PNP transistor Q6 shutdown latch circuit 15, the shutdown latch circuit 16 a PNP transistor Q10 is in the oFF operation state together. また、シャットダウンクリア信号SHUTCLRLが定常的にLレベルである場合は、ホトカプラPC3は、ホトカプラPC3の発光ダイオードが動作するので、オン動作状態にあり、容量素子C2の一端にはDC12Vが印加された状態となるが、抵抗素子R1を通して接地電位に引き込まれる状態にあるので、容量素子C2の他端にはDC12Vは現れない。 State also when the shutdown clear signal SHUTCLRL is constantly L level, a photocoupler PC3 Since the operation is a light emitting diode of the photocoupler PC3, in the ON operation state, the one end of the capacitor C2 which DC12V is applied It becomes a and is in condition to be pulled to the ground potential through the resistor element R1, the other end of the capacitor C2 DC12V does not appear. したがって、この場合も、シャットダウンラッチ回路15のPNPトランジスタQ6と、シャットダウンラッチ回路16のPNPトランジスタQ10とは、共にオフ動作状態にある。 Therefore, also in this case, a PNP transistor Q6 shutdown latch circuit 15, the PNP transistor Q10 of the shutdown latch circuit 16 is in the OFF operation state together.

一方、シャットダウンクリア信号SHUTCLRLが所定期間Lレベルとなるパルス電圧である場合は、ホトカプラPC3はシャットダウンクリア信号SHUTCLRLがLレベルである期間だけオン動作を行うので、容量素子C2の一端にはシャットダウンクリア信号SHUTCLRLがLレベルである期間をパルス幅とするDC12Vのパルス電圧が印加され、容量素子C2が充電される。 On the other hand, if the Shutdown clear signal SHUTCLRL is a pulse voltage as a L-level for a predetermined period, the photocoupler PC3 so perform only ON operation period shutdown clear signal SHUTCLRL is at the L level, the one end of the capacitor C2 shutdown clear signal SHUTCLRL is pulsed voltage of DC12V is applied to a pulse width period which is L level, the capacitor C2 is charged. そして、シャットダウンクリア信号SHUTCLRLがHレベルに戻り、ホトカプラPC3がオフ動作すると、容量素子C2の充電電荷は抵抗素子R1を介して放電されるので、容量素子C2の他端電位はシャットダウンクリア信号SHUTCLRLがHレベルに戻ると、DC12Vから速やかに低下し消滅する。 Then, returning shutdown clear signal SHUTCLRL is the H level, the photocoupler PC3 is turned OFF, the charging electric charge of the capacitor C2 is discharged via the resistor element R1, the other end potential of the capacitor C2 is shutdown clear signal SHUTCLRL returning to H level, immediately reduced to disappear from DC12V. これによって、シャットダウンラッチ回路15のPNPトランジスタQ6と、シャットダウンラッチ回路16のPNPトランジスタQ10とは、共にシャットダウンクリア信号SHUTCLRLがLレベルである期間だけオン動作を行う。 Thus, the PNP transistor Q6 shutdown latch circuit 15, the PNP transistor Q10 of the shutdown latch circuit 16, performs only the ON operation period shutdown clear signal SHUTCLRL is at the L level together.

次に、CPUモジュール20に設けた故障診断機能ブロックでは、切替回路21は、CPUモジュール20が備えるソフトウェアによって、シーケンサシステムの通常稼働時には二次整流回路13の出力電圧を選択して電圧検出回路22,23に与え、故障診断時には診断回路24が出力する診断指示を選択して電圧検出回路22,23に与える動作を行う。 Next, a failure diagnosis function blocks provided in the CPU module 20, switching circuit 21, the software included in the CPU module 20, programmable controller system of normal voltage by selecting the output voltage of the secondary rectifier circuit 13 during operation detection circuit 22 , giving the 23, at the time of failure diagnosis performing an operation given to the voltage detecting circuits 22 and 23 select the diagnostic instruction to output the diagnostic circuit 24.

電圧検出回路22,23は、シャットダウンラッチ回路15,16に1対1の関係で設けられている。 Voltage detection circuits 22 and 23 are provided in a one-to-one relationship shutdown latch circuits 15 and 16. 電圧検出回路22,23は、それぞれコンパレータといわゆるマイコンとを備え、シーケンサシステムの通常稼働時には、シャットダウン信号SHUTDW1L,SHUTDW2LをHレベルにして二次整流回路13の出力電圧の変化を監視し、二次整流回路13の出力電圧が監視電圧範囲(例えばDC4.85V〜5.15V)内である間は、シャットダウン信号SHUTDW1L,SHUTDW2LをHレベルに維持し、二次整流回路13の出力電圧が監視電圧範囲外であるとき異常電圧を検出したとしてシャットダウン信号SHUTDW1L,SHUTDW2LをLレベルにし、診断回路24から回復指示があるまでそれを維持する。 Voltage detection circuits 22 and 23, and a so-called microcomputer and comparators, respectively, during normal operation of the programmable controller system, shut down signal SHUTDW1L, the SHUTDW2L the H level to monitor the change in the output voltage of the secondary rectifier circuit 13, the secondary while the output voltage of the rectifier circuit 13 is within the monitoring voltage range (e.g. DC4.85V~5.15V) is shutdown signal SHUTDW1L, maintaining SHUTDW2L to H level, the secondary rectified output voltage is monitored voltage range of the circuit 13 shutdown signal as an abnormality is detected voltage when an external SHUTDW1L, the SHUTDW2L to L level, to keep it from the diagnostic circuit 24 until the recovery instructions.

また、電圧検出回路22,23は、故障診断時には、診断回路24の診断指示で指定された方の電圧検出回路が、シャットダウン信号SHUTDW1L,SHUTDW2Lの対応する方をHレベルからLレベルに立ち下げ、指示された動作の完了を診断回路24に通知する。 The voltage detection circuits 22 and 23, at the time of fault diagnosis, the voltage detection circuit of the person designated by the diagnosis instruction of the diagnostic circuit 24, falls shutdown signal SHUTDW1L, towards a corresponding SHUTDW2L from H level to L level, It reports the completion of the instructed operation to the diagnostic circuit 24. その後、診断回路24から回復指示があると、Hレベルに戻す動作を行う。 Thereafter, when a recovery instruction from the diagnostic circuit 24 performs an operation of returning the H level.

診断回路24は、電圧検出回路22,23のうち指定した方からシャットダウン信号SHUTDW1L,SHUTDW2LをHレベルからLレベルに立ち下げた旨の通知を受けた後の所定期間内に、動作確認回路19のホトカプラPC4のホトトランジスタが出力するシャットダウンラッチ回路動作確認信号SHUTOPSHがLレベルからHレベルに立ち上がるか否かを監視して、シャットダウンラッチ回路15,16の故障診断を個別に行う。 Diagnostic circuit 24, the shutdown signal SHUTDW1L from the one in which the specified one of the voltage detection circuits 22 and 23, a within a predetermined time period after receiving the notification that falls from H level to L level SHUTDW2L, the operation check circuit 19 shutdown latch circuit operation confirmation signal SHUTOPSH the phototransistor of the photocoupler PC4 is output to monitor whether rises from L level to H level, the failure diagnosis of the shutdown latch circuits 15 and 16 separately.

そして、診断回路24は、電圧検出回路22,23のうち指定した方からシャットダウン信号SHUTDW1L,SHUTDW2LをHレベルからLレベルに立ち下げた旨の通知を受けた後の所定期間内に、シャットダウンラッチ回路動作確認信号SHUTOPSHがLレベルからHレベルに立ち上がると、シャットダウンラッチ回路15,16は故障していないと判断して、シャットダウンラッチクリア回路18に与えるシャットダウンクリア信号SHUTCLRLをHレベルからLレベルに立ち下げ、それを所定期間だけ維持した後Hレベルに戻す動作を行う。 Then, the diagnostic circuit 24, the shutdown signal SHUTDW1L from the one in which the specified one of the voltage detection circuits 22 and 23, a within a predetermined time period after receiving the notification that falls from H level to L level SHUTDW2L, shutdown latch circuit When the operation confirmation signal SHUTOPSH rises from L level to H level, the shutdown latch circuits 15 and 16 is determined not to be faulty, lowering up the shutdown clear signal SHUTCLRL give the shutdown latch clear circuit 18 from H level to L level performs an operation of returning the H level after maintaining it for a predetermined period. また、電圧検出回路22,23のうち指定した電圧検出回路に対して前記回復指示を切替回路21を通して与える。 Also, providing through the switching circuit 21 to the recovery instruction to the specified voltage detection circuit of the voltage detection circuits 22 and 23.

以上のように構成される電源装置10及びCPUモジュール20に組み込んだ電源装置10を診断する機能ブロックでは、次のような動作が行われる。 The functional blocks to diagnose the power supply 10 incorporating the constructed power supply device 10 and the CPU module 20 as described above, the following operation is performed.

まず、通常稼働時での異常電圧(電源装置の出力電圧が5V以上の過電圧、5V以下の低電圧)の検出動作について説明する。 First, abnormal voltage in the normal operation (the power supply output voltage or overvoltage 5V, a low voltage below 5V) for detecting operation will be described. AC電圧が電源装置10に入力されると、スイッチング回路・スイッチング制御回路11は、AC入力を整流・平滑して直流電圧を生成し、平滑した直流電圧から生成した初期の動作電圧DC12VによってスイッチングIC11aがその平滑した直流電圧をスイッチング制御してパルス電圧を生成し、トランス12の一次巻線に印加する。 When an AC voltage is input to the power supply 10, the switching circuit switching control circuit 11, rectifies the AC input and smoothing to generate a DC voltage, switching the smoothed initial operating voltage DC12V generated from DC voltage IC11a There generates a pulse voltage by switching control of the DC voltage that smooth, be applied to the primary winding of the transformer 12.

二次整流回路13は、トランス12の二次巻線に誘起されるパルス電圧を整流して動作電圧5Vを生成し、各回路への動作電圧5Vの供給を開始する。 The secondary rectifier circuit 13 rectifies the pulse voltage induced in the secondary winding of the transformer 12 generates an operation voltage 5V, starts supplying the operating voltage 5V to each circuit. 同時に、12V生成回路14は、トランス12の補助巻線に誘起されるパルス電圧を整流してDC12Vの動作電圧を生成する。 At the same time, 12V generating circuit 14 rectifies the pulse voltage induced in the auxiliary winding of the transformer 12 generates an operation voltage of DC12V. ダイオードD2のカソードにDC12Vの動作電圧が現れる。 Operating voltage of DC12V appears at the cathode of the diode D2.

ホトカプラPC1,PC2,PC3,PC4は共にオフ動作状態にあるので、シャットダウンラッチ回路15,16のPNPトランジスタQ1,Q2は、共にオン動作状態になっている。 Since the photo coupler PC1, PC2, PC3, PC 4 is in the off operation state together, PNP transistors Q1, Q2 of shutdown latch circuits 15 and 16 is adapted to both on-operation state. つまり、ダイオードD2のカソードに現れるDC12Vの動作電圧が、シャットダウンラッチ回路15,16のPNPトランジスタQ1,Q2及び電圧保持回路17のダイオードD1を経由してスイッチングIC11aの電源供給端子Vccに供給される。 That is, the operation voltage of DC12V appearing at the cathode of the diode D2 is supplied to the power supply terminal Vcc of the switching IC11a through the diode D1 of the PNP transistors Q1, Q2 and the voltage holding circuit 17 of the shutdown latch circuits 15 and 16.

これによって、スイッチングIC11aは、動作電圧を、動作初期時にAC入力を整流・平滑した直流電圧から生成した暫定的なDC12Vから12V生成回路34からのDC12Vに切り替えて正規のパルス電圧を生成する動作を行う。 Thereby, switching IC11a is the operating voltage, the operation of generating a normal pulse voltage is switched to DC12V from 12V generation circuit 34 from the provisional DC12V the AC input during initial operation generated from the rectifying and smoothing the DC voltage do. 電源装置10は、稼働状態になる。 Power supply 10 is in the operational state. 電圧保持回路17では、電解コンデンサC1にDC12Vが保持される。 The voltage holding circuit 17, DC12V is held in the electrolytic capacitor C1.

シーケンサシステムの各回路では、動作電圧DC5Vの安定的な供給を受けて通常稼働時の動作が開始される。 In each circuit of the programmable controller system is normal operation when the operation is started by receiving the stable supply of the operating voltage DC5V. CPUモジュール20が備えるソフトウェアによって通常稼働時の動作指示が切替回路21と電圧検出回路22,23と診断回路24とに発行される。 Operation instruction at the time of normal operation by software included in the CPU module 20 is issued to the diagnostic circuit 24 and the switching circuit 21 and the voltage detection circuits 22 and 23. 切替回路21は二次整流回路13の出力電圧を電圧検出回路22,23に与える。 Switching circuit 21 provides an output voltage of the secondary rectifier circuit 13 to the voltage detection circuits 22 and 23. 電圧検出回路22,23は、シャットダウン信号SHUTDW1L,SHUTDW1LをHレベルに設定して二次整流回路13の出力電圧の監視を開始する。 Voltage detection circuits 22 and 23, the shutdown signal SHUTDW1L, it starts monitoring the output voltage of setting the SHUTDW1L to H level secondary rectifier circuit 13. 動作確認回路19は、診断回路24へのシャットダウンラッチ回路動作確認信号SHUTOPSHをLレベルに保持している。 Operation check circuit 19 holds the shutdown latch circuit operation confirmation signal SHUTOPSH to diagnostic circuit 24 to L level. 診断回路24は、シャットダウンラッチクリア回路18へのシャットダウンラッチクリア信号SHUTCLRLをHレベルに保持している。 Diagnostic circuit 24 holds the shutdown latch clear signal SHUTCLRL to shutdown latch clearing circuit 18 to H level.

この通常稼働時において、電源装置10の出力電圧が変動し、DC4.85V〜DC5.15Vの範囲外にあるとき、電圧検出回路22,23は、その異常電圧を検出し、シャットダウン信号SHUTDW1L,SHUTDW1Lを同時にLレベルに立ち下げる。 In this normal operation, the output voltage fluctuates the power supply 10, when outside the range of DC4.85V~DC5.15V, the voltage detection circuit 22 detects the abnormal voltage, the shutdown signal SHUTDW1L, SHUTDW1L at the same time it falls to the L level. これによって、シャットダウンラッチ回路15,16では、ホトカプラPC1,PC2がオン動作を行う。 Thus, the shutdown latch circuits 15 and 16, a photocoupler PC1, PC2 performs ON operation. PNPトランジスタQ6,Q10がオフ動作状態にあるので、ラッチ回路(Q4,Q5)(Q8,Q9)にてPNPトランジスタQ1,Q2をオフ動作状態に保持する動作が行われ、ダイオードD1のアノードからD2のカソードまでのスイッチングIC11aへのDC12V供給ラインがシャットダウンラッチされる。 Since the PNP transistor Q6, Q10 is in an OFF operation state, the operation for holding the PNP transistor Q1, Q2 in the latch circuit (Q4, Q5) (Q8, Q9) to the OFF operation state is carried out, from the anode of the diode D1 D2 DC12V supply line to the switching IC11a of up cathode is shut down latch.

この場合、電圧保持回路17の電解コンデンサC1が保持するDC12Vの動作電圧は逆流阻止用のダイオードD1によってシャットダウンラッチ回路16のPNPトランジスタQ2のコレクタ電極には印加されず、そのまま維持されるので、シャットダウンラッチ回路16のPNPトランジスタQ2のコレクタ電極がDC12Vから急激に低下するが、スイッチングIC11aの供給電源端子Vccには、電圧保持回路17からDC12Vが引き続いて供給される状態に隙間無く切り替わる。 In this case, not applied to the collector electrode of the PNP transistor Q2 of shutdown latch circuit 16 by the diode D1 of the operating voltage for reverse current blocking of DC12V electrolytic capacitor C1 holds the voltage holding circuit 17, since it is maintained, shutdown the collector electrode of the PNP transistor Q2 of the latch circuit 16 decreases abruptly from DC12V, but the power supply terminal Vcc of the switching IC 11A, a clearance changed without the state in which the DC12V from the voltage holding circuit 17 is supplied subsequently. 電圧保持回路17の保持電圧はスイッチングIC11aを放電路として低下していく。 Retention voltage of the voltage holding circuit 17 decreases the switching IC11a as a discharge path.

一方、シャットダウンラッチ回路16のPNPトランジスタQ2のコレクタ電極がDC12Vから急激に低下すると、動作確認回路19では、シャントレギュレータIC1がオフ動作し、PNPトランジスタQ11がオフ動作することで、ホトカプラPC4がオフ動作し、NPNトランジスタQ12がオフ動作することで、シャットダウンラッチ回路動作確認信号SHUTOPSHがHレベルに立ち上がる。 On the other hand, the collector electrode of the PNP transistor Q2 of shutdown latch circuit 16 is suddenly reduced from DC12V, operation check circuit 19, a shunt regulator IC1 is turned OFF, by the PNP transistor Q11 is turned OFF, the photocouplers PC4 off operation and, NPN transistor Q12 that operate off, the shutdown latch circuit operation check signal SHUTOPSH rises to H level. すなわち、診断回路24に電源装置10側でシャットダウンラッチ動作が行われたことが通知される。 That is notified that the shutdown latch operation in the power supply device 10 side to the diagnostic circuit 24 is performed. 診断回路24では、今は通常稼働時であるので、シャットダウンラッチ回路動作確認信号SHUTOPSHがHレベルに立ち上がると、その後の所定期間内に電源装置10が電源断となることを認識する。 The diagnostic circuit 24, since now a normal operation, recognizes that the shutdown latch circuit operation check signal SHUTOPSH is rises to H level, after which the power supply 10 within the predetermined time period becomes power-off. シャットダウンクリア信号SHUTCLRLをHレベルに保持したままで、シャットダウンラッチ回路15,16をクリアすることはしない。 Shutdown clear signal SHUTCLRL while retaining the H level, and will not be cleared shutdown latch circuits 15 and 16.

つまり、シャットダウンラッチ回路15,16では、PNPトランジスタQ1,Q2のオフ動作状態をラッチ回路(Q4,Q5)(Q8,Q9)が保持するので、電圧保持回路17では充電動作が再開されることはない。 That is, in the shutdown latch circuits 15 and 16, the latch circuit OFF operation state of the PNP transistor Q1, Q2 (Q4, Q5) (Q8, Q9) holds, the charging operation in the voltage holding circuit 17 is resumed Absent. したがって、スイッチングIC11aは、電圧保持回路17の保持電圧が動作可能電圧範囲内にある間だけパルス電圧を生成する動作を行い、電圧保持回路17の保持電圧が動作可能電圧範囲を外れるとパルス電圧の生成動作を停止する。 Therefore, the switching IC11a performs only operation of generating the pulse voltage while the voltage held by the voltage holding circuit 17 is within the operable voltage range, the pulse voltage when the voltage held by the voltage holding circuit 17 out of the operable voltage range to stop the generation operation. 二次整流回路13の出力電圧はDC5Vから低下し、電源断となり、当該電源装置10は確実にシャットダウンラッチの状態になる。 The output voltage of the secondary rectifier circuit 13 is reduced from DC5V, it becomes power-off, the power supply device 10 is reliably in a state of shutdown latch.

次に、図2を参照して、シャットダウンラッチ回路15,16の故障診断動作について説明する。 Next, with reference to FIG. 2, the failure diagnosis operation of the shutdown latch circuits 15 and 16. 図2は、図1に示すシーケンサシステムにおいて実施される電源装置の故障診断動作を説明するタイムチャートである。 Figure 2 is a time chart for explaining the failure diagnosis operation of the power supply device is implemented in a programmable controller system shown in Figure 1. 尚、図2中の時間規定値については、便宜上の値であり、必ずしも本値に限定されるものではない。 Note that the time specified value in FIG. 2, for convenience of values, not necessarily limited to this value. 図2では、(1)に電源装置10の出力電圧DC5Vの変化波形が示され、(2)にスイッチングIC11aの供給電源端子VccへのDC12Vの印加波形が示され、(3)に電圧検出回路22,23が発行するシャットダウン信号SHUTDW1L,SHUTDW2Lの変化波形が示され、(4)に動作確認回路19が出力するシャットダウンラッチ回路動作確認信号SHUTOPSHの変化波形が示され、(5)に診断回路24が発行するシャットダウンラッチクリア信号SHUTCLRLの変化波形が示されている。 In Figure 2, shows the change in waveform of the output voltage DC5V power supply 10 (1), a waveform applied DC12V to power supply terminal Vcc of the switching IC11a is shown in (2), the voltage detection circuit (3) 22 and 23 issued to the shutdown signal SHUTDW1L, is shown change waveform of SHUTDW2L, change waveform shutdown latch circuit operation confirmation signal SHUTOPSH the operation check circuit 19 outputs are shown in (4), the diagnostic circuit 24 (5) There change waveform of the shutdown latch clear signal SHUTCLRL issuing is shown.

電源装置10の上記した通常稼働時では、電圧検出回路22,23は異常電圧を検出しない限り、シャットダウン信号SHUTDW1L,SHUTDW2LをHレベルにしている(図2(3))。 In normal operation as described above the power supply 10, as long as the voltage detection circuits 22 and 23 does not detect an abnormal voltage, and a shutdown signal SHUTDW1L, the SHUTDW2L the H level (Fig. 2 (3)). 電圧保持回路17では、DC12Vを保持することを継続している。 The voltage holding circuit 17, continues to hold the DC12V. このオンライン時にCPUモジュール20が備えるソフトウェアによって故障診断動作指示が切替回路21と電圧検出回路22,23と診断回路24とに発行される。 This online failure diagnosis operation instruction by software included in the CPU module 20 during is issued to the diagnostic circuit 24 and the switching circuit 21 and the voltage detection circuits 22 and 23. 切替回路21では、選択を二次整流回路13の出力電圧から診断回路24の出力に切り替える。 The switching circuit 21 is switched from the output voltage of the selected secondary rectifier circuit 13 to the output of the diagnostic circuit 24. 診断回路24は、電圧検出回路22,23の一方、例えば電圧検出回路22を指定した診断指示を切替回路21に与えるとする。 Diagnostic circuit 24, one of the voltage detection circuits 22 and 23, for example to give a diagnosis instruction specifying a voltage detection circuit 22 to the switching circuit 21.

電圧検出回路22は、指定を受けてシャットダウン信号SHUTDW1LをLレベルに立ち下げる(図2(3))。 Voltage detection circuit 22 lowers the shutdown signal SHUTDW1L to L level been designated (FIG. 2 (3)). この時点では、動作確認回路19はシャットダウンラッチ回路動作確認信号SHUTOPSHをLレベルに保持している(図2(4))。 At this point, operation check circuit 19 holds the shutdown latch circuit operation confirmation signal SHUTOPSH to L level (FIG. 2 (4)). また、診断回路24はシャットダウンクリア信号SHUTCLRLをHレベルにしている(図2(5))。 Moreover, the diagnostic circuit 24 is a shutdown clear signal SHUTCLRL the H level (Fig. 2 (5)). 診断回路24は、電圧検出回路22から指示した動作の完了通知を受けた後、シャットダウンラッチ回路動作確認信号SHUTOPSHがHレベルに立ち上がるまでの期間(イ)を監視する(図2(4))。 Diagnostic circuit 24, after receiving the completion notice of operations instructed from the voltage detection circuit 22, the shutdown latch circuit operation check signal SHUTOPSH monitors the period (a) until reaching the H level (Fig. 2 (4)). この期間(イ)は、シーケンサシステムの仕様上、144μs〜750μs(typ:450μs)と規定されている。 During this period (i) it is, on the specifications of the programmable controller system, 144μs~750μs: is defined as (typ 450μs).

電圧検出回路22がシャットダウン信号SHUTDW1LをLレベルに立ち下げると、シャットダウンラッチ回路15では、ホトカプラPC1がオン動作を行い、PNPトランジスタQ1をオフ動作状態に保持する動作が行われ、DC12Vの供給ラインがシャットダウンラッチされるので、シャットダウンラッチ回路16のPNPトランジスタQ2のコレクタ電極がDC12Vから急激に低下する。 When the voltage detection circuit 22 lowers the shutdown signal SHUTDW1L to L level, the shutdown latch circuit 15, a photocoupler PC1 performs the ON operation, the operation for holding the PNP transistor Q1 off operation state is performed, the DC12V supply line since the shutdown latched, the collector electrode of the PNP transistor Q2 of shutdown latch circuit 16 decreases abruptly from DC12V. 但し、電圧保持回路17では逆流阻止用のダイオードD1が存在するので、スイッチングIC11aには、電圧保持回路17からDC12Vが供給される状態に隙間無く切り替わる。 However, since the diode D1 for voltage holding circuit 17 in reverse current blocking exists, the switching IC 11A, a clearance changed without the state DC12V is supplied from the voltage holding circuit 17. 図2(2)では、スイッチングIC11aの供給電源端子Vccの印加電圧は電圧保持回路17の保持電圧によって期間(イ)内低下せず一定に保持されるとしている。 In FIG. 2 (2), the applied voltage of the power supply terminal Vcc of the switching IC11a has to be kept constant without lowering the period (b) by the holding voltage of the voltage holding circuit 17. 電源装置10の出力電圧も低下しない(図2(1))。 Output voltage of the power supply device 10 is not also decreased (Fig. 2 (1)).

つまり、電圧保持回路17は、シャットダウンラッチ回路がシャットダウンラッチ動作を行った時点からシーケンサシステムの仕様上144μs〜750μs(typ:450μs)の期間(イ)内は、DC12Vを保持するように、そして、その後は所定期間内スイッチングIC11aの動作可能電圧を維持できるような緩やかな低下を示すように、電解コンデンサC1の容量値等を定めてある。 That is, the voltage holding circuit 17, the shutdown latch circuit on the specifications of the sequencer system from the time of performing the shutdown latch operation 144Myuesu~750myuesu: period (typ 450Myuesu) in (b) is to hold a DC12V, and, Thereafter, as shown a gradual reduction that can maintain the operable voltage of the predetermined time period in the switching IC 11A, it is set the capacitance value or the like of the electrolytic capacitor C1.

シャットダウンラッチ回路16のPNPトランジスタQ2のコレクタ電極がDC12Vから急激に低下すると、動作確認回路19では、シャントレギュレータIC1がオフ動作し、PNPトランジスタQ11がオフ動作することで、ホトカプラPC4がオフ動作し、NPNトランジスタQ12がオフ動作する。 The collector electrode of the PNP transistor Q2 of shutdown latch circuit 16 is suddenly reduced from DC12V, operation check circuit 19, operates the shunt regulator IC1 is turned off, by the PNP transistor Q11 is turned OFF, the photocoupler PC4 is turned OFF, NPN transistor Q12 is turned oFF. これによって、シャットダウンラッチ回路動作確認信号SHUTOPSHが期間(イ)の経過以内にHレベルに立ち上がる(図2(4))。 Thus, the shutdown latch circuit operation check signal SHUTOPSH rises to H level within the elapsed period (i) (FIG. 2 (4)).

診断回路24は、シャットダウンラッチ回路動作確認信号SHUTOPSHがLレベルからHレベルに立ち上がったのを期間(イ)内に確認できると、期間(ロ)の経過以内にシャットダウンクリア信号SHUTCLRLをLレベルに立ち下げ、それを期間(ハ)の期間内維持し、その後Hレベルに戻す動作を行う。 Diagnostic circuit 24, start the that the shutdown latch circuit operation check signal SHUTOPSH rises from L level to H level can be confirmed within a period (a), the shutdown clear signal SHUTCLRL within the lapse of the period (b) in the L level lowering, it maintains within the period of time (c), the operation then returns to the H level. つまり、シャットダウンラッチクリア回路18のホトカプラPC3の発光ダイオードのカソードには、期間(ハ)をパルス幅とするLレベルのパルス信号が印加される。 That is, the cathode of the light emitting diode of the photocoupler PC3 of the shutdown latch clear circuit 18, L level of the pulse signal in the period (c) the pulse width is applied. なお、シーケンサシステムの仕様上、期間(ロ)は3msと規定され、期間(ハ)は300μsと規定されている。 Depending on the specifications of the programmable controller system, the period (b) is defined as 3 ms, the period (c) is defined as 300 [mu] s.

シャットダウンラッチクリア回路18では、ホトカプラPC3がオン動作してそれを継続するのではなく、期間(ハ)の期間内だけオン動作を行うので、容量素子C2にはパルス電圧が印加され、シャットダウンラッチ回路15のNPNトランジスタQ6をオン動作させることができる。 In the shutdown latch clear circuit 18, rather than continue the photocoupler PC3 is then turned on, since the period in only the ON operation period (c), the pulse voltage is applied to the capacitor C2, the shutdown latch circuit the NPN transistor Q6 of 15 can be turned on. 容量素子C2の充電電荷は、パルス電圧の印加がなくなると、抵抗素子R1を介して放電されて消滅する。 Charges of the capacitor C2, when application of the pulse voltage is removed, is discharged to disappear through the resistor element R1.

また、診断回路24は、例えば、期間(ハ)をパルス幅とするLレベルのパルス信号(シャットダウンクリア信号SHUTCLRL)を発行する際に、電圧検出回路22に対して切替回路21を介して終了指示を発行する。 Moreover, the diagnostic circuit 24, for example, when issuing the L level of the pulse signal in the period (c) a pulse width (shutdown clear signal SHUTCLRL), end instruction via the switching circuit 21 with respect to the voltage detection circuit 22 to issue. 電圧検出回路22は、終了指示を受けてシャットダウンSHUTDW1LをHレベルにする(図2(3))。 Voltage detecting circuit 22, the shutdown SHUTDW1L the H level upon receiving an end instruction (FIG. 2 (3)).

シャットダウンラッチ回路15では、ホトカプラPC1がオフ動作し、NPNトランジスタQ6がオン動作することにより、ラッチ回路(Q4,Q5)がそれぞれオフ動作を行い、ラッチ動作を解除する。 The shutdown latch circuit 15, photocoupler PC1 is turned OFF, by the NPN transistor Q6 is turned on, the latch circuit (Q4, Q5) performs an off operation respectively, to release the latch operation. これによって、PNPトランジスタQ3がオフ動作を行うので、PNPトランジスタQ1がオン動作に復帰し、シャットダウンラッチ回路15,16を経由したDC12の供給が再開され、スイッチングIC11aは12V生成回路14からのDC12Vの動作電圧による正常動作に戻る(図2(2))。 Thereby, since the PNP transistor Q3 performs the OFF operation, the PNP transistor Q1 is returned to the ON operation, the supply of DC12 passed through the shutdown latch circuits 15 and 16 is resumed, the switching IC11a's DC12V from 12V generation circuit 14 return to normal operation by the operating voltage (Fig. 2 (2)). 電圧保持回路17では充電動作が再開される。 The voltage holding circuit 17 charging operation is resumed.

そして、シャットダウンラッチ回路15,16を経由したDC12の供給が再開される(図2(2))と、PNPトランジスタQ2のコレクタ電極がDC12Vになるので、動作確認回路19では、シャントレギュレータIC1がオン動作を行い、ホトカプラPC4がオン動作を行い、PNPトランジスタQ12がオフ動作を行うので、シャットダウンラッチ回路動作確認信号SHUTOPSHをLレベルに立ち下がる(図2(4))。 The supply of DC12 passed through the shutdown latch circuits 15 and 16 is resumed (FIG. 2 (2)), the collector electrode of the PNP transistor Q2 is DC12V, the operation check circuit 19, a shunt regulator IC1 is on performs an operation, photocouplers PC4 performs oN operation, the PNP transistor Q12 performs the oFF operation, falls the shutdown latch circuit operation confirmation signal SHUTOPSH to L level (FIG. 2 (4)).

診断回路24は、シャットダウンクリア信号SHUTCLRLをLレベルに立ち下げた時点から期間(ニ)の経過以内にシャットダウンラッチ回路動作確認信号SHUTOPSHをHレベルからLレベルに立ち下がったことが確認できると、電圧検出回路22を使用した故障診断は正常であると判断する。 Diagnostic circuit 24, when the shutdown latch circuit operation confirmation signal SHUTOPSH within the lapse of the period (d) from the time of fall shutdown clear signal SHUTCLRL the L level can be confirmed that the fall from H level to L level, the voltage using detection circuit 22 fault diagnosis is determined to be normal. なお、この期間(ニ)は、シーケンサシステムの仕様上、102μs〜442μs(typ:255.4μs)と規定されている。 It should be noted that, during this period (D) is, on the specifications of the programmable controller system, 102μs~442μs: is defined as (typ 255.4μs).

結局、期間(ロ)+期間(ハ)の間では、スイッチングIC11aの供給電源端子Vccの印加電圧は、電圧保持回路17の放電動作に伴い低下していくが、電圧保持回路17の保持電圧がスイッチングIC11aの動作可能電圧範囲内にあるので、スイッチングIC11aは、パルス電圧を生成する動作を通常通り行うことができ、電源装置10の出力電圧はDC5Vを維持している(図2(1))。 Eventually, between the period (b) + period (c), the applied voltage of the power supply terminal Vcc of the switching IC11a is gradually decreased with discharging operation of the voltage holding circuit 17, the voltage held by the voltage holding circuit 17 because in the operable voltage range of the switching IC 11A, the switching IC 11A is an operation for generating a pulse voltage can be carried out normally, the output voltage of the power supply unit 10 maintains the DC5V (FIG. 2 (1)) .

上記の動作過程で、シャットダウンクリア信号SHUTCLRLがLレベルの期間(ハ)を持たずHレベルを維持する故障、あるいは、シャットダウンクリア信号SHUTCLRLが当初からLレベルに固定される故障でなどの場合では、シャットダウンラッチクリア回路18は、当該シャットダウンクリア信号SHUTCLRLに応答しない。 In the above operation process, the fault shutdown clear signal SHUTCLRL maintains the H level no period of L level (c), or, in the case of such a malfunction shutdown clear signal SHUTCLRL is fixed from the beginning to the L level, shutdown latch clear circuit 18 does not respond to the shutdown clear signal SHUTCLRL. この場合は、期間(ハ)以降も、シャットダウンラッチ回路15によるシャットダウンラッチが継続するので、電圧保持回路17の保持電圧がスイッチングIC11aの動作可能電圧範囲以下に低下していき、スイッチングIC11aが動作できなくなり、電源装置10の出力電圧はそのうちDC5Vから低下して電源断になる。 In this case, even after the period (c), since the continued shutdown latched by the shutdown latch circuit 15, the voltage held by the voltage holding circuit 17 will drop below the operable voltage range of the switching IC 11A, the switching IC 11A is able to operate Whilst the output voltage of the power supply apparatus 10 is powered down by them decreases from DC5V.

このような事態を確認できるようにするため、動作確認回路19がシャットダウンラッチ回路動作確認信号SHUTOPSHをHレベルに立ち上げてシャットダウンラッチ回路15によるシャットダウンラッチが開始された時点を通知した後、電源装置10の出力電圧がDC5Vの低下開始時点までの期間(ホ)がシーケンサシステムの仕様上7.2ms〜59.8msと規定されている。 To be able to see such a situation, after the operation check circuit 19 has indicated the time the shutdown latch is started by the shutdown latch circuit 15 raises the shutdown latch circuit operation confirmation signal SHUTOPSH to H level, the power supply output voltage of 10 time to decrease beginning of DC5V (e) is defined as the specification on 7.2ms~59.8ms sequencer system. 診断回路24は、電圧検出回路22,23を用いてこの期間(ホ)も監視するようになっている。 Diagnostic circuit 24, the period (e) by using the voltage detection circuit 22 and 23 is designed to monitor.

診断回路24がシャットダウンクリア信号SHUTCLRLを期間(ハ)以内だけLレベルにする動作を行い、ホトカプラPC3をパルス電圧によって動作させ、容量素子C2で受ける構成とした理由もシャットダウンクリア信号SHUTCLRLの供給ライン故障に対処するためである。 Performs the operation diagnosis circuit 24 to L level only within a period (c) the shutdown clear signal SHUTCLRL, the photocoupler PC3 is operated by the pulse voltage, also the reason for the arrangement to receive a capacitive element C2 supply line fault shutdown clear signal SHUTCLRL in order to deal with. すなわち、容量素子C2で受ける構成を採らない場合、シャットダウンクリア信号SHUTCLRLがLレベルに固定されてしまうような故障、例えば、ホトカプラPC3が常時導通するような故障が起こった場合には、NPNトランジスタQ6,Q10がオン動作を行うので、常時シャットダウンクリアの状態になる。 That is, if you do not adopt a configuration for receiving a capacitive element C2, fault shutdown clear signal SHUTCLRL is that would be fixed to the L level, for example, when a photocoupler PC3 has occurred a failure such as conductive constantly, NPN transistor Q6 , Q10 is since the oN operation, in a state of constantly shutdown clear. そのため、実際に電圧異常(過電圧、電圧不足)になった場合に、シャットダウンラッチ動作ができない可能性があり、システムとしてこれを回避する必要があることによる。 Therefore, if it becomes actual voltage abnormality (overvoltage, undervoltage), it may not shut down latch operation, due to the need to avoid this as a system.

電圧検出回路23を使用した故障診断も同様の手順で行われるが、上記の動作過程で診断回路24は、検出したエラー情報を外部から確認可能にCPUモジュール20の図示しない記憶手段に格納する。 Although fault diagnosis using a voltage detection circuit 23 is also performed in the same procedure, the diagnostic circuit 24 in the operation process of the stores in a storage unit (not shown) of the identifiable in CPU module 20 of the detected error information from the outside. 図2に示す例で言えば、(1)シャットダウン信号SHTUDW1L,SHTUDW2LをLレベルにしたが期間(イ)内にシャットダウンラッチ回路動作確認信号SHUTOPSHがHレベルにならない場合は、シャットダウンラッチ回路15,16に、あるいは、動作確認回路19に何らかの故障があると判定する。 In the example shown in FIG. 2, (1) if the shutdown signal SHTUDW1L, the shutdown latch circuit operation check signal SHUTOPSH to the but the period (b) in the L level SHTUDW2L not become H level, the shutdown latch circuits 15 and 16 in, or there is some failure in the operation check circuit 19 and determines. (2)シャットダウン信号SHTUDW1L,SHTUDW2LをLレベルにしていないのに、シャットダウンラッチ回路動作確認信号SHUTOPSHがHレベルになっている場合は、動作確認回路19の故障であると判定する。 (2) shutdown signal SHTUDW1L, though not the SHTUDW2L the L level, determines that the shutdown latch circuit operation check signal SHUTOPSH is If it is H level, a failure of the operation check circuit 19. (3)シャットダウン信号SHTUDW1L,SHTUDW2LをLレベルにし期間(イ)内にシャットダウンラッチ回路動作確認信号SHUTOPSHがHレベルになったが、その後シャットダウンラッチ回路動作確認信号SHUTOPSHがLレベルにならず、期間(ホ)が経過した場合、シャットダウンラッチクリアSHUTCLRLの供給ライン(診断回路24やシャットダウンラッチクリア回路18等)に故障があると判定する。 (3) shutdown signal SHTUDW1L, although the period the SHTUDW2L the L level (a) the shutdown latch circuit operation check signal SHUTOPSH in becomes H level, then the shutdown latch circuit operation check signal SHUTOPSH does not become L level, the period ( If e) has elapsed, it is judged that there is a failure in the supply line of the shutdown latch clear SHUTCLRL (diagnostic circuit 24 and the shutdown latch clear circuit 18 and the like).

以上のように、この実施の形態によれば、シーケンサシステムが備えるスイッチング方式の電源装置において、AC電圧を整流・平滑した直流電圧をスイッチング制御して生成したパルス電圧をトランスの一次巻線に印加するパルス生成制御回路への動作電圧の供給を遮断状態に維持しまたその解除が行えるシャットダウンラッチ回路を設け、それを上位装置であるCPUモジュールから制御可能としたので、CPUモジュールでは、当該電源装置の稼働中に出力電圧を監視し、出力電圧の異常を検出した場合はシャットダウンラッチ回路に遮断動作を行わせ、その後通電動作を行わせないことで、電圧保持回路での電圧保持期間経過後に当該電源装置を確実にシャットダウンラッチ状態にすることができ、遮断状態を示す動作確認信号を当 As described above, according to this embodiment, applied in power supply switching method provided in the programmable controller system, a pulse voltage a DC voltage an AC voltage rectified and smoothed and is generated by the switching control to the primary winding of the transformer the supply of operating voltage to the pulse generation control circuit for maintaining the cut-off state also provided a shutdown latch circuit capable of performing its release, because it was possible to control from CPU module is an upper apparatus, the CPU module, the power supply of the output voltage is monitored during operation, if it detects an abnormality of the output voltage to perform the interruption operation in the shutdown latch circuit, that does not then perform the energization operation, the following lapse voltage holding period of the voltage holding circuit power supply can be reliably shutdown latched state, the operation confirmation signal indicating the blocking state equivalent 電源装置がシャットダウンラッチ状態になる前に受け取ることで、一定期間後には電源断になることが認識できる。 By the power supply receives before the shutdown latch state, it can be recognized be a power-off after a certain period.

また、CPUモジュールでは、当該電源装置の稼働中に、シャットダウンラッチ回路に遮断動作を行わせ、それに対する遮断状態を示す動作確認信号を受けて保持電圧の保持期間経過以前に通電動作を行わせ、それに対する通電状態を示す動作確認信号を受け取ることで、当該電源装置の出力電圧を低下させることなく、シャットダウンラッチ回路が正常に遮断動作と通電動作とを行える状態にあることの故障診断が行える。 Further, the CPU module, during operation of the power supply, to perform the interruption operation in the shutdown latch circuit, to perform the energization operation to the holding period of time prior hold voltage by receiving an operation confirmation signal indicating the blocking state for it, by receiving an operation confirmation signal indicating an energization state to it, without lowering the output voltage of the power supply, perform failure diagnosis of the shutdown latch circuit is in a state capable of performing the power supply operation and interruption operation correctly.

そして、シャットダウンラッチ回路は、一方が供給ラインを遮断状態にできない場合でも他方が供給ラインを遮断状態にできるようにした二重化構成としたので、一層確実に当該電源装置をシャットダウンラッチ状態にすることができる。 Then, the shutdown latch circuit, since one of the other even if you can not feed line to the blocking state has a dual structure in which to be able to supply lines to the blocking state, be in the shutdown latch state more reliably the power supply it can. また、故障診断では、診断周期の期間内に一方のシャットダウンラッチ回路が故障しても、他方のシャットダウンラッチ回路を使用して故障診断を継続することができる。 Further, in the fault diagnosis, also one of the shutdown latch circuit during the period of the diagnostic period has failed, it is possible to continue the failure diagnosis using other shutdown latch circuit.

また、電源装置の異常電圧検出をCPUモジュール側で行うので、監視電圧範囲を例えばDC4.85V〜5.15Vにするなど高精度での異常電圧検出が可能となり、早期に電源装置をシャットダウンラッチ状態にすることができる。 Moreover, since the abnormal voltage detecting power supply on the CPU module side, such as the monitoring voltage range for example DC4.85V~5.15V enables abnormal voltage detection with high accuracy, the shutdown latch state the power supply at an early stage it can be.

すなわち、(1)電源装置の出力電圧(定格5V)が異常(過電圧、電圧低下)となったとき確実にシャットダウンラッチ動作が行え、(2)そのシャットダウンラッチ動作を制御する回路の回路故障を早期に検出できる故障診断が行え、(3)その故障診断は電源稼働中(オンライン)に、電源装置の出力電圧がDC5Vから低下する前に該シャットダウンラッチ動作を制御する回路が確実にシャットダウンラッチ動作を制御できる状態にあることの診断が行えるので、国際安全規格(IEC61508のSIL3レベル、EN954−1のカテゴリ4レベル)の要求に適合することができ、ユーザの要求にも応えることが可能となる。 That is, (1) the output voltage (rated 5V) is abnormal (overvoltage, voltage drop) of the power supply can be reliably shut down latch operation when a, (2) early circuit failure of a circuit for controlling the shutdown latch operation can be detected in the fault diagnosis, the (3) the failure diagnosis during power operation (online), the output voltage circuit for controlling the shutdown latch operation is reliably shut down latch operation before reduction from DC5V power supply because enabling diagnosis of it in a state where the control can, (SIL3 level of IEC61508, category 4 level EN954-1) international safety standards can be adapted to the requirements of, it is possible to also meet the requirements of the user.

以上のように、この発明にかかる電源装置及びそれを用いたシーケンサシステムは、国際安全規格(IEC61508のSIL3レベル、EN954−1のカテゴリ4レベル)が要求する機械安全をクリアするのに有用である。 As described above, the sequencer system using such a power supply and it in this invention, international safety standards (IEC61508 SIL3 level, category 4 level of EN954-1) are useful to clear the machine safety requires .

この発明の一実施の形態による電源装置を備えたシーケンサシステムの構成を示すブロック図である。 Is a block diagram showing the configuration of a programmable controller system which includes a power supply device according to an embodiment of the present invention. 図1に示すシーケンサシステムにおいて実施される電源装置の故障診断動作を説明するタイムチャートである。 It is a time chart for explaining the failure diagnosis operation of the power supply device is implemented in a programmable controller system shown in Figure 1. 汎用シーケンサシステムが備える従来の電源装置における機械安全に関わる部分の構成例を示す回路図である。 Is a circuit diagram showing a configuration example of a portion related to machine safety in the conventional power supply device universal programmable controller system is provided.

符号の説明 DESCRIPTION OF SYMBOLS

1 電源装置 2 CPUモジュール 11 スイッチング回路・スイッチング制御回路 11a スイッチングIC 1 power supply 2 CPU module 11 switching circuit, the switching control circuit 11a a switching IC
12 トランス 13 二次整流回路 14 12V生成回路 15,16 シャットダウンラッチ回路 17 電圧保持回路 18 シャットダウンラッチクリア回路 19 動作確認回路 20 CPUモジュール 21 切替回路 22,23 電圧検出回路 24 診断回路 12 transformer 13 secondary rectifier circuit 14 12V generating circuits 15 and 16 shut down latch circuit 17 a voltage holding circuit 18 shutdown latch clear circuit 19 operation check circuit 20 CPU module 21 switching circuits 22 a voltage detecting circuit 24 diagnostic circuit

Claims (7)

  1. スイッチング方式の電源装置において、 A power supply device switching type,
    AC電圧を整流・平滑した直流電圧をスイッチング制御して生成したパルス電圧をトランスの一次巻線に印加するパルス生成制御回路への動作電圧の供給ラインに介在して設けられ、上位装置の指示に従って前記供給ラインを遮断状態に維持しその解除が行えるシャットダウンラッチ回路と、 A DC voltage an AC voltage rectified and smoothed is provided interposed the supply line of the operating voltage of the pulse voltage generated by switching control to the pulse generation control circuit to be applied to the primary winding of the transformer, according to an instruction of the host device and shutdown latch circuit capable of performing its release maintains the supply line to the blocking state,
    前記シャットダウンラッチ回路の出力端と前記パルス生成制御回路の動作電圧印加端との間に設けられ、前記シャットダウンラッチ回路の出力電圧で充電されるコンデンサ及び当該出力電圧の消滅後は前記コンデンサの充電電荷が前記シャットダウンラッチ回路側に流出するのを阻止するダイオードを有する電圧保持回路と、 Wherein provided between the output end of the shutdown latch circuit and operating voltage application terminal of the pulse generation control circuit, after the lapse of the capacitor and the output voltage is charged by the output voltage of the shutdown latch circuit charges the capacitor a voltage holding circuit but with a diode to prevent the flowing out to the shutdown latch circuit side,
    前記シャットダウンラッチ回路の前記電圧保持回路への出力電圧を監視し遮断状態と通電状態とを区別して示す動作確認信号を前記上位装置に対して出力する動作確認回路と、 And operation check circuit for outputting an operation confirmation signal indicating to distinguish between an energized state and a cutoff state to monitor the output voltage to the voltage holding circuit of the shutdown latch circuit to the higher-level device,
    を備えたことを特徴とする電源装置。 Power supply, characterized in that it comprises a.
  2. 前記シャットダウンラッチ回路は、前記動作確認回路が遮断状態を示す前記動作確認信号を出力した後の前記パルス生成制御回路が前記電圧保持回路の保持電圧で動作を継続できる期間内に、前記上位装置から遮断状態の解除指示を受ける場合があることを特徴とする請求項1に記載の電源装置。 The shutdown latch circuit, during the period in which the pulse generation control circuit after the operation check circuit outputs the operation confirmation signal indicating the blocking state can continue to operate in the holding voltage of the voltage holding circuit, from the host device the power supply device according to claim 1, characterized in that it may receive the cancellation instruction of the cut-off state.
  3. 前記シャットダウンラッチ回路は、一方が前記供給ラインを遮断状態にできない場合でも他方が前記供給ラインを遮断状態にできるようにした二重化構成であり、前記上位装置から遮断動作の指示を同時に受ける場合と個別に受ける場合とがあり、前記上位装置から遮断動作の指示を個別に受ける場合には、前記動作確認回路が遮断状態を示す前記動作確認信号を出力した後の前記パルス生成制御回路が前記電圧保持回路の保持電圧で動作を継続できる期間内に前記上位装置から遮断状態の解除指示を個別に受ける場合があることを特徴とする請求項1に記載の電源装置。 The shutdown latch circuit is one of the other even if you can not feed line blocked state is to allow the supply line to the shutoff state duplicated configuration, individual and when receiving an instruction of interruption operation simultaneously from the host device receiving may the case, if the host system receives individually instruction interruption operation from the pulse generation control circuit after the operation check circuit outputs the operation confirmation signal indicating the blocking state the voltage held in the power supply device according to claim 1, characterized in that there is a case where during the period that can continue to operate at a holding voltage of the circuit receiving individual cancellation instruction blocking state from the host device.
  4. 前記上位装置は、前記電源装置の出力電圧異常を検出した場合と前記電源装置の稼働中に故障診断を行う場合に、前記シャットダウンラッチ回路に対して遮断動作の指示を発行し、前記故障診断時では遮断動作の指示に対する遮断状態を示す前記動作確認信号を受けた後の前記パルス生成制御回路が前記電圧保持回路の保持電圧で動作を継続できる期間内に前記シャットダウンラッチ回路に対し遮断状態の解除指示を発行し、それに対する通電状態を示す前記動作確認信号を受けて故障診断の終了を確認することを特徴とする請求項1に記載の電源装置。 The host device, when the failure diagnosis during operation when said power supply device detects an output voltage abnormality of the power supply device issues an instruction for interrupting operation to the shutdown latch circuit, during the fault diagnosis releasing the cutoff state to the shutdown latch circuit within the time that can continue to operate at a holding voltage of the pulse generation control circuit is the voltage holding circuit after receiving said operation confirmation signal indicating the blocking state for the instruction of interrupting operation in issuing the instruction, the power supply device according to claim 1, characterized in that to check the completion of the fault diagnosis by receiving the operation confirmation signal indicating the energization to it.
  5. スイッチング方式の電源装置と、前記電源装置を動作電源とする本体側装置とを備えるシーケンサシステムにおいて 前記電源装置は、 The power supply device in a programmable controller system comprising: a power supply switching method, and a body-side device for the power unit and the operating power supply is
    AC電圧を整流・平滑した直流電圧をスイッチング制御して生成したパルス電圧をトランスの一次巻線に印加するパルス生成制御回路への動作電圧の供給ラインに介在して設けられ、前記本体側装置の指示に従って前記供給ラインを遮断状態に維持しその解除が行えるシャットダウンラッチ回路と、 A DC voltage an AC voltage rectified and smoothed is provided interposed the supply line of the operating voltage of the pulse voltage generated by switching control to the pulse generation control circuit to be applied to the primary winding of the transformer, of the body-side device and shutdown latch circuit, wherein the supply line is maintained in the cutoff state allows its release in accordance with the instructions,
    前記シャットダウンラッチ回路の出力端と前記パルス生成制御回路の動作電圧印加端との間に設けられ、前記シャットダウンラッチ回路の出力電圧で充電されるコンデンサ及び当該出力電圧の消滅後は前記コンデンサの充電電荷が前記シャットダウンラッチ回路側に流出するのを阻止するダイオードを有する電圧保持回路と、 Wherein provided between the output end of the shutdown latch circuit and operating voltage application terminal of the pulse generation control circuit, after the lapse of the capacitor and the output voltage is charged by the output voltage of the shutdown latch circuit charges the capacitor a voltage holding circuit but with a diode to prevent the flowing out to the shutdown latch circuit side,
    前記シャットダウンラッチ回路の前記電圧保持回路への出力電圧を監視し遮断状態と通電状態とを区別して示す動作確認信号を前記本体側装置に対し出力する動作確認回路とを備え、 And a operation check circuit for outputting an operation confirmation signal indicating to distinguish between an energized state and a cutoff state to monitor the output voltage to the voltage holding circuit of the shutdown latch circuit to said main device,
    前記本体側装置は、 Said body side apparatus,
    前記電源装置の出力電圧異常を検出したとき前記シャットダウンラッチ回路に対し遮断動作指示を発行し、それに対する遮断状態を示す前記動作確認信号を受けて当該電源装置がシャットダウンラッチされることを認識する手段を備えている、 The issue the shut-off operation instruction to the shutdown latch circuit when detecting the output voltage abnormality of the power supply, means for recognizing that the operation check signal the power supply receiving is shut down latch indicating the blocking state for it has a,
    ことを特徴とするシーケンサシステム。 Sequencer system, characterized in that.
  6. 前記本体側装置は、前記電源装置の稼働時に故障診断を行う場合に、前記シャットダウンラッチ回路に対し遮断動作指示を発行し、それに対する遮断状態を示す前記動作確認信号を受けて前記パルス生成制御回路が前記電圧保持回路の保持電圧で動作を継続できる期間内に前記シャットダウンラッチ回路に対し遮断状態の解除指示を発行し、それに対する通電状態を示す前記動作確認信号を受けて故障診断の終了を確認する手段を備えていることを特徴とする請求項5に記載のシーケンサシステム。 The body-side device, when the failure diagnosis during operation of the power supply device, wherein issuing the shut-off operation instruction to shutdown latch circuit, the pulse generation control circuit receives said operation confirmation signal indicating the blocking state for it There issues a canceling instruction of interruption state to said shutdown latch circuit within the time that can continue to operate at a holding voltage of said voltage holding circuit, check the completion of the fault diagnosis by receiving the operation confirmation signal indicating the energization thereto PLC system according to claim 5, characterized in that it comprises means for.
  7. スイッチング方式の電源装置と、前記電源装置を動作電源とする本体側装置とを備えるシーケンサシステムにおいて 前記電源装置は、 The power supply device in a programmable controller system comprising: a power supply switching method, and a body-side device for the power unit and the operating power supply is
    AC電圧を整流・平滑した直流電圧をスイッチング制御して生成したパルス電圧をトランスの一次巻線に印加するパルス生成制御回路への動作電圧の供給ラインに介在して設けられ、前記本体側装置の指示に従って前記供給ラインを遮断状態に維持しその解除が行える2つのシャットダウンラッチ回路であって、一方が前記供給ラインを遮断状態にできない場合でも他方が前記供給ラインを遮断状態にできるようにした二重化構成のシャットダウンラッチ回路と、 A DC voltage an AC voltage rectified and smoothed is provided interposed the supply line of the operating voltage of the pulse voltage generated by switching control to the pulse generation control circuit to be applied to the primary winding of the transformer, of the body-side device a two shutdown latch circuit to perform its release maintains the cutoff state the supply line in accordance with an instruction, duplexing the other even if one is unable to the supply line to the shutoff state is to allow the supply line to the shutoff state and shutdown latch circuit configuration,
    前記二重化構成のシャットダウンラッチ回路の出力端と前記パルス生成制御回路の動作電圧印加端との間に設けられ、前記二重化構成のシャットダウンラッチ回路の出力電圧で充電されるコンデンサ及び当該出力電圧の消滅後は前記コンデンサの充電電荷が前記シャットダウンラッチ回路側に流出するのを阻止するダイオードを有する電圧保持回路と、 The dual output end of the shutdown latch circuit configuration as provided between the operating voltage application terminal of the pulse generation control circuit, after the lapse of the capacitor and the output voltage is charged by the output voltage of the shutdown latch circuit of the redundant configuration a voltage holding circuit having a diode for blocking the charging charge of the capacitor to flow out to the shutdown latch circuit side,
    前記二重化構成のシャットダウンラッチ回路の前記電圧保持回路への出力電圧を監視し遮断状態と通電状態とを区別して示す動作確認信号を前記本体側装置に対し出力する動作確認回路とを備え、 And a operation check circuit for outputting an operation confirmation signal indicating to distinguish between an energized state and a cutoff state to monitor the output voltage to the voltage holding circuit shutdown latch circuit of the redundant configuration with respect to the main device,
    前記本体側装置は、 Said body side apparatus,
    前記電源装置の出力電圧異常を検出したとき前記二重化構成のシャットダウンラッチ回路のそれぞれに対し同時に遮断動作指示を発行し、それに対する遮断状態を示す前記動作確認信号を受けて当該電源装置がシャットダウンラッチされることを認識する手段と、 The issue the shut-off operation instruction simultaneously to each of the shutdown latch circuit of the duplex configuration when detecting the output voltage abnormality of the power supply, the power supply is shut down latch receiving said operation confirmation signal indicating the blocking state for it and means for recognizing the Rukoto,
    前記電源装置の稼働時に故障診断を行う場合に、前記二重化構成のシャットダウンラッチ回路のそれぞれに対し個別に遮断動作指示を発行し、それに対する遮断状態を示す前記動作確認信号を受けて前記パルス生成制御回路が前記電圧保持回路の保持電圧で動作を継続できる期間内に対応する前記シャットダウンラッチ回路に対し遮断状態の解除指示を発行し、それに対する通電状態を示す前記動作確認信号を受けて故障診断の終了を確認する手段と、 When performing failure diagnosis during operation of the power supply device, the dual configuration of issuing the shut-off operation instruction individually for each shutdown latch circuit, the pulse generation control receiving said operation confirmation signal indicating the blocking state for it circuit issues a cancel instruction of interruption state to said shutdown latch circuit corresponding to the time period during which continues to operate in the holding voltage of the voltage holding circuit, the fault diagnosis by receiving the operation confirmation signal indicating the energization thereto and the means to confirm the exit,
    を備えていることを特徴とするシーケンサシステム。 Sequencer system characterized in that it comprises a.
JP2005327613A 2005-11-11 2005-11-11 Power supply and sequencer system using the same Active JP4584118B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005327613A JP4584118B2 (en) 2005-11-11 2005-11-11 Power supply and sequencer system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005327613A JP4584118B2 (en) 2005-11-11 2005-11-11 Power supply and sequencer system using the same

Publications (3)

Publication Number Publication Date
JP2007135347A true JP2007135347A (en) 2007-05-31
JP2007135347A5 true JP2007135347A5 (en) 2008-03-21
JP4584118B2 true JP4584118B2 (en) 2010-11-17

Family

ID=38156560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005327613A Active JP4584118B2 (en) 2005-11-11 2005-11-11 Power supply and sequencer system using the same

Country Status (1)

Country Link
JP (1) JP4584118B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8694152B2 (en) 2010-12-15 2014-04-08 Symbotic, LLC Maintenance access zones for storage and retrieval systems
WO2014145437A1 (en) * 2013-03-15 2014-09-18 Symbotic Llc Automated storage and retrieval system with integral secured personnel access zones and remote rover shutdown
JP6153815B2 (en) * 2013-08-22 2017-06-28 日立オートモティブシステムズ株式会社 Electronic control device for a motor vehicle

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156972A (en) * 1998-11-19 2000-06-06 Yokogawa Electric Corp Switching power-supply apparatus
JP2000324818A (en) * 1999-05-12 2000-11-24 Fuji Electric Co Ltd Power supply
JP2002320878A (en) * 2001-04-27 2002-11-05 Pic Kk Sprinkler head
WO2004068686A1 (en) * 2003-01-28 2004-08-12 Sanken Electric Co., Ltd. Power supply device
JP2005176556A (en) * 2003-12-15 2005-06-30 Fujitsu Access Ltd Switching power source apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156972A (en) * 1998-11-19 2000-06-06 Yokogawa Electric Corp Switching power-supply apparatus
JP2000324818A (en) * 1999-05-12 2000-11-24 Fuji Electric Co Ltd Power supply
JP2002320878A (en) * 2001-04-27 2002-11-05 Pic Kk Sprinkler head
WO2004068686A1 (en) * 2003-01-28 2004-08-12 Sanken Electric Co., Ltd. Power supply device
JP2005176556A (en) * 2003-12-15 2005-06-30 Fujitsu Access Ltd Switching power source apparatus

Also Published As

Publication number Publication date Type
JP2007135347A (en) 2007-05-31 application

Similar Documents

Publication Publication Date Title
US6147883A (en) Output feedback and under-voltage detection
US6170062B1 (en) Fault detection on dual supply system for a universal serial bus system
US20050151658A1 (en) Motor Driver
US6330140B1 (en) Method of and circuit for testing an electrical actuator drive stage
US20070008749A1 (en) Method and apparatus for conditional response to a fault condition in a switching power supply
US5617011A (en) Method and system for limiting generator field voltage in the event of regulator failure in an automotive vehicle
US20090268488A1 (en) Semiconductor device for controlling switching power supply
US6104737A (en) Universal laser power controller in a gas ion laser system
JP2009041857A (en) Air conditioner
US20040257029A1 (en) Motor driving apparatus
US20100287399A1 (en) Usb power supply circuit
JP2006109583A (en) Protection method for power circuit, and its device
JP2005261040A (en) Inverter apparatus
CN101752840A (en) Numerical control power supply overvoltage protection circuit
JP2007267501A (en) Uninterruptible power supply
JPH05137244A (en) Inverter controller
US6535405B2 (en) Power supply device having two AC power inputs
US20050077882A1 (en) Switching power supply unit
US20090256521A1 (en) Charging control device
US4903011A (en) Lamp drive circuit
JP2010074959A (en) Power supply system
JP2005354789A (en) Control device of electric vehicle
JPH09175803A (en) Abnormality detecting method for ozonizer and device therefor
US20060290324A1 (en) Voltage regulator with improved protection and warning system
JPH08149843A (en) Protector of system interconnection inveter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100901

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250