JP4584118B2 - Power supply device and sequencer system using the same - Google Patents
Power supply device and sequencer system using the same Download PDFInfo
- Publication number
- JP4584118B2 JP4584118B2 JP2005327613A JP2005327613A JP4584118B2 JP 4584118 B2 JP4584118 B2 JP 4584118B2 JP 2005327613 A JP2005327613 A JP 2005327613A JP 2005327613 A JP2005327613 A JP 2005327613A JP 4584118 B2 JP4584118 B2 JP 4584118B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- shutdown
- power supply
- shutdown latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012790 confirmation Methods 0.000 claims description 42
- 238000003745 diagnosis Methods 0.000 claims description 41
- 238000004804 winding Methods 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000009499 grossing Methods 0.000 claims description 10
- 230000005856 abnormality Effects 0.000 claims description 6
- 208000033748 Device issues Diseases 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 35
- 230000002159 abnormal effect Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 238000012544 monitoring process Methods 0.000 description 6
- 101000879673 Streptomyces coelicolor Subtilisin inhibitor-like protein 3 Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 3
- 102100028175 Abasic site processing protein HMCES Human genes 0.000 description 2
- 101001006387 Homo sapiens Abasic site processing protein HMCES Proteins 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Description
この発明は、安全に関する国際規格に適合した電源装置及びそれを用いたシーケンサシステムに関するものである。 The present invention relates to a power supply apparatus conforming to international standards related to safety and a sequencer system using the power supply apparatus.
シーケンサシステムは、自動車関連産業などにおいて自動生産設備を制御する装置として使用されるが、近年では、ファクトリーオートメーション分野での機械安全の考え方を適用すべきとの要請が高まり、さらに、それよりも厳格な機械安全を要求する国際安全規格（ＩＥＣ６１５０８のＳＩＬ３レベル、ＥＮ９５４−１のカテゴリ４レベル）にも適合できることが求められている。そこで、この発明の理解を容易にするため、図３を参照して、シーケンサシステムで用いられている従来の電源装置における機械安全に関わる部分について説明する。
Sequencer systems are used as devices for controlling automatic production equipment in automobile-related industries, etc., but in recent years there has been a growing demand for the application of the concept of machine safety in the field of factory automation, and more stringently. It is required to be able to meet international safety standards (IEC 61508 SIL3 level, EN954-1
図３は、汎用シーケンサシステムが備える従来の電源装置における機械安全に関わる部分の構成例を示す回路図である。図３に示すように、シーケンサシステムでは、過電圧保護回路を備えたスイッチング電源装置が用いられている。この過電圧保護回路を備えたスイッチング電源装置は公知であり、種々の構成方式が存する（例えば特許文献１等）。図３では、スイッチング電源装置の部分を機能ブロック的にまとめて示し、機械安全に関わる部分を詳示する形で示してある。 FIG. 3 is a circuit diagram showing a configuration example of a part related to machine safety in a conventional power supply device included in the general-purpose sequencer system. As shown in FIG. 3, in the sequencer system, a switching power supply device including an overvoltage protection circuit is used. Switching power supply devices provided with this overvoltage protection circuit are known, and there are various configuration methods (for example, Patent Document 1). In FIG. 3, the parts of the switching power supply device are shown together in functional blocks, and the parts related to machine safety are shown in detail.
すなわち、図３に示すように、シーケンサシステムが備える従来の電源装置３０は、トランス３２の一次巻線に接続されるスイッチング回路・スイッチング制御回路３１と、トランス３２の二次巻線に接続される二次整流回路３３と、トランス３２の三次巻線である補助巻線に接続される１２Ｖ生成回路３４と、過電圧保護回路３５とを備えている。
That is, as shown in FIG. 3, the conventional
スイッチング回路・スイッチング制御回路３１は、電圧コントロール用の汎用スイッチングＩＣ３１ａを備え、ＡＣ入力を整流・平滑した直流電圧をスイッチングＩＣ３１ａがスイッチング制御してパルス電圧を生成しトランス３２の一次巻線に印加する。スイッチングＩＣ３１ａは、供給電源端子Ｖｃｃとラッチイネーブル端子とを備えている。
The switching circuit /
二次整流回路３３は、トランス３２の二次巻線に誘起されるパルス電圧を整流して図示しないシーケンサシステムの本体側回路で使用する動作電圧５Ｖを生成する。過電圧保護回路３５のホトカプラＰＣ１００の発光ダイオードのアノードには、この二次整流回路３３が出力する動作電圧５Ｖが抵抗素子を介して印加されている。ホトカプラＰＣ１００の発光ダイオードのカソードは、定電圧ダイオードＺＤ１００を介して接地電位に接続されている。また、ホトカプラＰＣ１００の発光ダイオードの両端間には、抵抗素子と容量素子との並列回路が接続されている。
The
１２Ｖ生成回路３４は、トランス３２の補助巻線に誘起されるパルス電圧を整流してＤＣ１２Ｖの動作電圧を生成する。このＤＣ１２Ｖの動作電圧は、逆流防止用のダイオードＤ１００を通してスイッチングＩＣ３１ａの供給電源端子Ｖｃｃに印加される。スイッチングＩＣ３１ａは、動作初期ではＡＣ入力を整流・平滑した直流電圧から生成した暫定的なＤＣ１２Ｖによってパルス電圧を生成するが、１２Ｖ生成回路３４からＤＣ１２Ｖの電源供給を受けると、動作電圧をこのＤＣ１２Ｖに切り替えて正規のパルス電圧を生成する動作を行うようになっている。
The
ダイオードＤ１００のカソードとスイッチングＩＣ３１ａの供給電源端子Ｖｃｃとの接続ラインと接地電位との間に、ＤＣ１２Ｖの動作電圧によって充電される電解コンデンサＣ１００が接続されている。また、ダイオードＤ１００のカソードとスイッチングＩＣ３１ａの供給電源端子Ｖｃｃとの接続ラインには、過電圧保護回路３５のホトカプラＰＣ１００のホトトランジスタのコレクタ電極が接続され、該ホトトランジスタのエミッタ電極が分圧回路（Ｒ１０１，Ｒ１０２）を介して接地電位に接続されている。
An electrolytic capacitor C100 that is charged by an operating voltage of DC12V is connected between a connection line between the cathode of the diode D100 and the power supply terminal Vcc of the switching
分圧回路（Ｒ１０１，Ｒ１０２）では、抵抗素子Ｒ１０１，Ｒ１０２の直列接続端がスイッチングＩＣ３１ａのラッチイネーブル端子に接続されている。スイッチングＩＣ３１ａは、抵抗素子Ｒ１０１，Ｒ１０２の直列接続端の電位が、ゼロレベルである間は上記したようにパルス電圧を生成する動作を継続して行い、所定の電圧レベルになるとその動作を停止するようになっている。
In the voltage dividing circuit (R101, R102), the series connection end of the resistance elements R101, R102 is connected to the latch enable terminal of the switching
以上の構成において、過電圧保護回路３５では次のような動作が行われる。すなわち、二次整流回路３３の出力電圧がＤＣ５Ｖを超える過電圧状態となり、定電圧ダイオードＺＤ１００の動作電圧値を超えると、定電圧ダイオードＺＤ１００に電流が流れるので、ホトカプラＰＣ１００の発光ダイオードが発光動作を行い、ホトカプラＰＣ１００のホトトランジスタがオン動作を行う。なお、過電圧保護回路３５での保護動作は、二次整流回路３３の出力電圧がＤＣ５．５Ｖ〜６．５Ｖの範囲であるときに行われる。
In the above configuration, the
これによって、分圧回路（Ｒ１０１，Ｒ１０２）にＤＣ１２Ｖが印加され、抵抗素子Ｒ１０１，Ｒ１０２の直列接続端に現れる所定値の分圧電圧（例えば５Ｖ）がスイッチングＩＣ３１ａのラッチイネーブル端子に印加されるので、スイッチングＩＣ３１ａが動作を停止する。その結果、スイッチング回路・スイッチング制御回路３１からトランス３２の一次巻線へのパルス電圧印加が無くなるので、二次整流回路３３の出力電圧が過電圧の状態からＤＣ５Ｖ以下に向かって低下し、電源断（シャットダウン）となる。
As a result, DC12V is applied to the voltage dividing circuit (R101, R102), and a predetermined divided voltage (for example, 5V) appearing at the serial connection end of the resistance elements R101, R102 is applied to the latch enable terminal of the switching
このとき、スイッチングＩＣ３１ａは、ＡＣ電圧が入力されている間は、起動抵抗を介して供給電源端子Ｖｃｃに動作電圧ＤＣ１２Ｖが供給され、ラッチイネーブル端子は、動作停止を継続してその動作を停止する。これによって、当該電源装置３０は、電源断（シャットダウン）の状態が維持されたシャットダウンラッチ状態となる。
At this time, while the AC voltage is input, the switching
ところで、国際安全規格（ＩＥＣ６１５０８のＳＩＬ３レベル、ＥＮ９５４−１のカテゴリ４レベル）の要求をシーケンサシステムの電源装置に適用すると、（１）電源装置の出力電圧（定格５Ｖ）が異常（過電圧、電圧低下）となったとき確実にシャットダウンラッチ動作が行えること、（２）そのシャットダウンラッチ動作を制御する回路の回路故障を早期に検出できる故障診断が行えること、（３）その故障診断は電源稼働中（オンライン）に実施できること、すなわち、オンラインで、電源装置の出力電圧がＤＣ５Ｖから低下する前に該シャットダウンラッチ動作を制御する回路が確実にシャットダウンラッチ動作を制御できる状態にあることの診断が行えることの各機構を備えることが必要となる。
By the way, when the requirements of international safety standards (IEC61508 SIL3 level, EN954-1
以上の観点から従来の電源装置を検討すると、要求（１）については過電圧保護回路３５とスイッチングＩＣ３１ａとによって一応実現しているが、過電圧保護回路３５の検出精度が粗精度（ＤＣ５．５Ｖ〜６．５Ｖ）であり、しかも電圧低下には対処できていないので確実性に問題がある。そして、スイッチングＩＣ３１ａがシャットダウンラッチ動作を行うと二次整流回路３３の出力電圧はＤＣ５Ｖから低下し電源断となるので、要求（３）のオンラインでの故障診断は不可能である。また、スイッチングＩＣ３１ａは、単一回路で構成されているので、回路故障となった場合は、電源装置をシャットダウンできない場合が起こる。要求（２）はそのような状況を未然に回避できるようにするものである。
Examining a conventional power supply device from the above viewpoint, the request (1) is temporarily realized by the
要求（２）を実現するには、スイッチングＩＣ３１ａにシャットダウン動作を行わせてそれを保持するシャットダウンラッチ回路を新たに設け、シーケンサシステムの本体側から該シャットダウンラッチ回路の健全性を問い合わせる仕組みが必要である。そして、要求（３）を実現するには、新たに設けるシャットダウンラッチ回路のオンラインでの故障診断をシーケンサシステムの本体側から実施できる仕組みが必要である。さらに、新たに設けるシャットダウンラッチ回路の故障対策も必要である。
In order to realize the request (2), a mechanism for inquiring the soundness of the shutdown latch circuit from the main body side of the sequencer system is required by newly providing a shutdown latch circuit for causing the switching
この発明は、上記に鑑みてなされたものであり、安全に関する国際規格に適合した電源装置及びそれを用いたシーケンサシステムを得ることを目的とする。 The present invention has been made in view of the above, and it is an object of the present invention to obtain a power supply apparatus conforming to international standards related to safety and a sequencer system using the power supply apparatus.
上述した目的を達成するために、この発明は、スイッチング方式の電源装置において、ＡＣ電圧を整流・平滑した直流電圧をスイッチング制御して生成したパルス電圧をトランスの一次巻線に印加するパルス生成制御回路への動作電圧の供給ラインに介在して設けられ、上位装置の指示に従って前記供給ラインを遮断状態に維持しその解除が行えるシャットダウンラッチ回路と、前記シャットダウンラッチ回路の出力端と前記パルス生成制御回路の動作電圧印加端との間に設けられ、前記シャットダウンラッチ回路の出力電圧で充電されるコンデンサ及び当該出力電圧の消滅後は前記コンデンサの充電電荷が前記シャットダウンラッチ回路側に流出するのを阻止するダイオードを有する電圧保持回路と、前記シャットダウンラッチ回路の前記電圧保持回路への出力電圧を監視し遮断状態と通電状態とを区別して示す動作確認信号を前記上位装置に対して出力する動作確認回路とを備えたことを特徴とする。 In order to achieve the above-described object, the present invention provides a pulse generation control in which a pulse voltage generated by switching control of a DC voltage obtained by rectifying and smoothing an AC voltage is applied to a primary winding of a transformer in a switching power supply device. A shutdown latch circuit that is provided in a supply line for operating voltage to the circuit, can maintain the supply line in a shut-off state according to an instruction from the host device, and can release the shutdown latch circuit; an output terminal of the shutdown latch circuit; and the pulse generation control A capacitor that is provided between the operation voltage application terminal of the circuit and is charged with the output voltage of the shutdown latch circuit, and after the output voltage disappears, the charge of the capacitor is prevented from flowing out to the shutdown latch circuit side. A voltage holding circuit having a diode to perform, and the shutdown latch circuit Characterized by comprising an operation check circuit for outputting an operation check signal indicating the output voltage of the pressure holding circuit to distinguish between an energized state and a cutoff state monitoring with respect to the host system.
この発明によれば、シャットダウンラッチ回路が、ＡＣ電圧を整流・平滑した直流電圧をスイッチング制御して生成したパルス電圧をトランスの一次巻線に印加するパルス生成制御回路への動作電圧の供給ラインを遮断すると、前記パルス生成制御回路は電圧保持回路の保持電圧を動作電圧としてその動作を継続する。この場合、シャットダウンラッチ回路が保持電圧の保持期間経過以前に通電状態に戻らないと、前記パルス生成制御回路は保持電圧の保持期間経過後に動作を停止するので、当該電源装置がシャットダウンラッチされる。一方、シャットダウンラッチ回路が保持電圧の保持期間経過以前に通電状態に戻ると、前記パルス生成制御回路は動作を停止することがないので、当該電源装置は出力電圧を低下することなく正規の稼働状態を維持できる。 According to this invention, the shutdown latch circuit provides the operating voltage supply line to the pulse generation control circuit for applying the pulse voltage generated by switching the DC voltage obtained by rectifying and smoothing the AC voltage to the primary winding of the transformer. When interrupted, the pulse generation control circuit continues its operation using the holding voltage of the voltage holding circuit as the operating voltage. In this case, if the shutdown latch circuit does not return to the energized state before the holding voltage holding period elapses, the pulse generation control circuit stops operating after the holding voltage holding period elapses, so that the power supply apparatus is shutdown latched. On the other hand, when the shutdown latch circuit returns to the energized state before the holding voltage holding period elapses, the pulse generation control circuit does not stop the operation, so that the power supply device is in a normal operating state without lowering the output voltage. Can be maintained.
したがって、前記上位装置は、当該電源装置の稼働中に出力電圧を監視し、出力電圧の異常を検出した場合はシャットダウンラッチ回路に遮断動作を行わせ、その後通電動作を行わせないことで、電圧保持回路での電圧保持期間経過後に当該電源装置を確実にシャットダウンラッチ状態にすることができ、当該電源装置がシャットダウンラッチ状態になる前に遮断状態を示す動作確認信号を受け取ることで、一定期間後には電源断になることが認識できる。 Therefore, the host device monitors the output voltage while the power supply device is in operation, and when an abnormality in the output voltage is detected, the shutdown device performs a shut-off operation and then does not perform the energization operation. After the voltage holding period of the holding circuit has elapsed, the power supply device can be reliably put into the shutdown latch state, and the operation confirmation signal indicating the shut-off state is received before the power supply device enters the shutdown latch state. It can be recognized that power is cut off.
また、前記上位装置は、当該電源装置の稼働中に、シャットダウンラッチ回路に遮断動作を行わせ、それに対する遮断状態を示す動作確認信号を受けて保持電圧の保持期間経過以前に通電動作を行わせ、それに対する通電状態を示す動作確認信号を受け取ることで、当該電源装置の出力電圧を低下させることなく、シャットダウンラッチ回路が正常に遮断動作と通電動作とを行える状態にあることの故障診断が行える。これらは、安全に関する国際規格に適合した動作である。 Further, the host device causes the shutdown latch circuit to perform a shut-off operation while the power supply device is in operation, and receives an operation confirmation signal indicating a shut-off state for the shut-down latch circuit to perform the energization operation before the holding voltage holding period elapses. By receiving the operation confirmation signal indicating the energization state with respect to it, it is possible to perform a failure diagnosis that the shutdown latch circuit can normally perform the cutoff operation and the energization operation without lowering the output voltage of the power supply device. . These are operations that conform to international standards for safety.
この発明によれば、安全に関する国際規格に適合した電源装置が得られるという効果を奏する。 According to the present invention, there is an effect that a power supply device conforming to an international safety standard can be obtained.
以下に図面を参照して、この発明にかかる電源装置およびそれを用いたシーケンサシステムの好適な実施の形態を詳細に説明する。 Exemplary embodiments of a power supply device and a sequencer system using the same according to the present invention will be explained below in detail with reference to the drawings.
図１は、この発明の一実施の形態による電源装置を備えたシーケンサシステムの構成を示すブロック図である。図１では、シーケンサシステムのうち、オンラインで故障診断可能に構成した電源装置１０と、電源装置１０を診断する機能ブロックを組み込んだシーケンサシステムの本体側中枢部であるＣＰＵモジュール２０とが示されている。
FIG. 1 is a block diagram showing a configuration of a sequencer system provided with a power supply device according to an embodiment of the present invention. FIG. 1 shows a
電源装置１０は、トランス１２の一次巻線に接続されるスイッチング回路・スイッチング制御回路１１、トランス１２の二次巻線に接続される二次整流回路１３、及びトランス１２の三次巻線である補助巻線に接続される１２Ｖ生成回路１４の他に、オンラインでの故障診断を可能にする構成として、シャットダウンラッチ回路１５，１６と、電圧保持回路１７と、シャットダウンラッチクリア回路１８と、シャットダウンラッチ回路１５，１６の動作確認回路１９とが設けられている。そして、シャットダウンラッチ回路１５，１６と、シャットダウンラッチクリア回路１８と、シャットダウンラッチ回路の動作確認回路１９とは、それぞれ、ＣＰＵモジュール２０との信号授受を非接触で行うインタフェースとして、ホトカプラＰＣ１，ＰＣ２，ＰＣ３，ＰＣ４を備えている。
The
また、ＣＰＵモジュール２０では、電源装置１０を診断する機能ブロックとして、切替回路２１と、切替回路２１の出力端に並列に接続される電圧検出回路２２，２３と、診断回路２４とを設けてある。
In the
まず、電源装置１０では、スイッチング回路・スイッチング制御回路１１、二次整流回路１３、及び１２Ｖ生成回路１４は、符号は違えてあるが、従来例（図３）で示した同名回路と同等のものである。しかし、スイッチング回路・スイッチング制御回路１１が備える電圧コントロール用のスイッチングＩＣ１１ａは、この実施の形態では供給電源端子Ｖｃｃのみを備えるものでよい点で、ラッチイネーブル端子も必要とする従来例（図３）で示したスイッチングＩＣ３１ａとは異なる。
First, in the
すなわち、スイッチングＩＣ１１ａの供給電源端子Ｖｃｃには、１２Ｖ生成回路１４が生成した動作電圧ＤＣ１２Ｖが逆流防止用のダイオードＤ２を通して印加されるが、この実施の形態では、ダイオードＤ２のカソードに現れるＤＣ１２Ｖの動作電圧が、シャットダウンラッチ回路１５のＰＮＰトランジスタＱ１，シャットダウンラッチ回路１６のＰＮＰトランジスタＱ２及び電圧保持回路１７のダイオードＤ１を経由して供給される構成となっている。
That is, the operating voltage DC12V generated by the
シャットダウンラッチ回路１５，１６は、上記した直列接続の通電・遮断用のＰＮＰトランジスタＱ１，Ｑ２と、それぞれの制御回路とで構成されるが、それぞれの制御回路は同様の構成であって、ダイオードＤ２のカソードと接地電位との間に並列に配置される。
The
具体的には、シャットダウンラッチ回路１５でのＰＮＰトランジスタＱ１を制御する回路は、ＣＰＵモジュール２０の電圧検出回路２３が発行するシャットダウン信号ＳＨＵＴＤＷ１Ｌを受け取るホトカプラＰＣ１、ＰＮＰトランジスタＱ３、ＮＰＮトランジスタＱ４、ＰＮＰトランジスタＱ５、ＮＰＮトランジスタＱ６等を備えている。
Specifically, the circuit that controls the PNP transistor Q1 in the
また、シャットダウンラッチ回路１６でのＰＮＰトランジスタＱ２を制御する回路は、ＣＰＵモジュール２０の電圧検出回路２２が発行するシャットダウン信号ＳＨＵＴＤＷ２Ｌを受け取るホトカプラＰＣ２、ＰＮＰトランジスタＱ７、ＮＰＮトランジスタＱ８、ＰＮＰトランジスタＱ９、ＮＰＮトランジスタＱ１０等を備えている。
The circuit for controlling the PNP transistor Q2 in the
ホトカプラＰＣ１の発光ダイオードのアノードは抵抗素子を介して二次整流回路１３の出力電圧ＤＣ５Ｖが印加され、カソードは抵抗素子を介してシャットダウン信号ＳＨＵＴＤＷ１Ｌが印加される。シャットダウン信号ＳＨＵＴＤＷ１Ｌは、ＣＰＵモジュール２０の電圧検出回路２２が発行する。また、ホトカプラＰＣ２の発光ダイオードのアノードは抵抗素子を介して二次整流回路１３の出力電圧ＤＣ５Ｖが印加され、カソードは抵抗素子を介してシャットダウン信号ＳＨＵＴＤＷ２Ｌが印加される。シャットダウン信号ＳＨＵＴＤＷ２Ｌは、ＣＰＵモジュール２０の電圧検出回路２３が発行する。
The output voltage DC5V of the
シャットダウンラッチ回路１５での接続関係を説明する。シャットダウンラッチ回路１６では、Ｑ３をＱ７，Ｑ４をＱ８，Ｑ５をＱ９，Ｑ６をＱ１０，Ｑ１をＱ２と読み替えることで説明できる。
A connection relationship in the
ホトカプラＰＣ１のホトトランジスタのコレクタ電極はダイオードＤ２のカソードに接続され、該ホトトランジスタのエミッタ電極は抵抗素子を介してＮＰＮトランジスタＱ６のコレクタ電極に接続され、ＮＰＮトランジスタＱ６のエミッタ電極は接地電位に接続されている。ＮＰＮトランジスタＱ６のベース電極は、シャットダウンラッチクリア回路１８から駆動信号が印加される。
The collector electrode of the phototransistor of the photocoupler PC1 is connected to the cathode of the diode D2, the emitter electrode of the phototransistor is connected to the collector electrode of the NPN transistor Q6 via a resistance element, and the emitter electrode of the NPN transistor Q6 is connected to the ground potential. Has been. A drive signal is applied from the shutdown latch
ＰＮＰトランジスタＱ５のエミッタ電極はダイオードＤ２のカソードに接続され、コレクタ電極は抵抗素子を介してＮＰＮトランジスタＱ６のコレクタ電極とＮＰＮトランジスタＱ４のベース電極とに接続されている。ＰＮＰトランジスタＱ５のベース電極とダイオードＤ２のカソードとの間には、抵抗素子と容量素子の並列回路が設けられる。また、ＰＮＰトランジスタＱ５のベース電極は、抵抗素子を介してＮＰＮトランジスタＱ４のコレクタ電極に接続され、さらに抵抗素子を介してＰＮＰトランジスタＱ３のベース電極に接続されている。ＮＰＮトランジスタＱ４のエミッタ電極は接地電位に接続され、ＮＰＮトランジスタＱ４のベース電極とＮＰＮトランジスタＱ６のコレクタ電極との接続ラインと接地電位との間には、抵抗素子と容量素子の並列回路が設けられる。 The emitter electrode of the PNP transistor Q5 is connected to the cathode of the diode D2, and the collector electrode is connected to the collector electrode of the NPN transistor Q6 and the base electrode of the NPN transistor Q4 via a resistance element. Between the base electrode of the PNP transistor Q5 and the cathode of the diode D2, a parallel circuit of a resistive element and a capacitive element is provided. The base electrode of the PNP transistor Q5 is connected to the collector electrode of the NPN transistor Q4 through a resistance element, and is further connected to the base electrode of the PNP transistor Q3 through a resistance element. The emitter electrode of NPN transistor Q4 is connected to the ground potential, and a parallel circuit of a resistance element and a capacitive element is provided between the connection line between the base electrode of NPN transistor Q4 and the collector electrode of NPN transistor Q6 and the ground potential. .
ＰＮＰトランジスタＱ３のエミッタ電極はＰＮＰトランジスタＱ１のエミッタ電極と共にダイオードＤ２のカソードに接続され、コレクタ電極はＰＮＰトランジスタＱ１のベース電極に接続されている。ＰＮＰトランジスタＱ３のベース電極とダイオードＤ２のカソードとの間には、抵抗素子と容量素子の並列回路が設けられる。また、ＰＮＰトランジスタＱ３のコレクタ電極とＰＮＰトランジスタＱ１のベース電極との接続ラインとＰＮＰトランジスタＱ１，Ｑ３のエミッタ電極との間には抵抗素子が設けられる。ＰＮＰトランジスタＱ１のベース電極は抵抗素子を介して接地電位に接続され、コレクタ電極はシャットダウンラッチ回路１６におけるＰＮＰトランジスタＱ１のエミッタ電極に接続される。
The emitter electrode of the PNP transistor Q3 is connected to the cathode of the diode D2 together with the emitter electrode of the PNP transistor Q1, and the collector electrode is connected to the base electrode of the PNP transistor Q1. A parallel circuit of a resistance element and a capacitance element is provided between the base electrode of the PNP transistor Q3 and the cathode of the diode D2. A resistance element is provided between the connection line between the collector electrode of the PNP transistor Q3 and the base electrode of the PNP transistor Q1 and the emitter electrodes of the PNP transistors Q1 and Q3. The base electrode of the PNP transistor Q 1 is connected to the ground potential via a resistance element, and the collector electrode is connected to the emitter electrode of the PNP transistor Q 1 in the
以上のように構成されるシャットダウンラッチ回路１５では、ＮＰＮトランジスタＱ６がオフ動作状態にある場合において、シャットダウン信号ＳＨＵＴＤＷ１Ｌが高レベル（以降「Ｈレベル」という）である場合は、ホトカプラＰＣ１のホトトランジスタはオフ動作状態にあるので、ＰＮＰトランジスタＱ４，ＰＮＰトランジスタＱ５及びＰＮＰトランジスタＱ３がそれぞれオフ動作状態にある。ＰＮＰトランジスタＱ１は、エミッタ電極とベース電極との間を接続する抵抗素子での降下電圧によって両電極間の電位差が０．６Ｖ以上となるので、オン動作状態となり、ＤＣ１２Ｖの供給ラインを通電状態にする。
In the
そして、ＮＰＮトランジスタＱ６がオフ動作状態にある場合において、シャットダウン信号ＳＨＵＴＤＷ１Ｌが低レベル（以降「Ｌレベル」という）になり、ホトカプラＰＣ１のホトトランジスタがオン動作すると、ＰＮＰトランジスタＱ４とＰＮＰトランジスタＱ５がこの順にオン動作を行い、ダイオードＤ２のカソード電位（ＤＣ１２Ｖ）を接地電位に引き込み、これによって、ＰＮＰトランジスタＱ４がオン動作状態を継続するので、同様にＰＮＰトランジスタＱ５がオン動作状態を継続し、ＤＣ１２Ｖの供給ラインは継続して接地電位に引き込まれる。つまり、ＰＮＰトランジスタＱ４とＰＮＰトランジスタＱ５は、ラッチ回路を構成している。このラッチ回路の動作中では、ＰＮＰトランジスタＱ３がオン動作を行い、ＰＮＰトランジスタＱ１のエミッタ電極とベース電極とを同電位にするので、ＰＮＰトランジスタＱ１はオフ動作を行い、そのオフ動作状態を維持する。つまり、ＰＮＰトランジスタＱ１はＤＣ１２Ｖの供給ラインをシャットダウン状態にラッチする。 When the NPN transistor Q6 is in the OFF operation state, when the shutdown signal SHUTDW1L becomes low level (hereinafter referred to as “L level”) and the phototransistor of the photocoupler PC1 is turned on, the PNP transistor Q4 and the PNP transistor Q5 The ON operation is sequentially performed, and the cathode potential (DC12V) of the diode D2 is pulled to the ground potential. As a result, the PNP transistor Q4 continues to be in the ON operation state, and similarly, the PNP transistor Q5 continues to be in the ON operation state. The supply line is continuously pulled to ground potential. That is, the PNP transistor Q4 and the PNP transistor Q5 constitute a latch circuit. During the operation of the latch circuit, the PNP transistor Q3 is turned on and the emitter electrode and the base electrode of the PNP transistor Q1 are set to the same potential, so that the PNP transistor Q1 is turned off and maintains the off operation state. . That is, the PNP transistor Q1 latches the DC12V supply line in the shutdown state.
その後、シャットダウン信号ＳＨＵＴＤＷ１ＬがＨレベルに戻り、ホトカプラＰＣ１のホトトランジスタがオフ動作した後に、ＮＰＮトランジスタＱ６がオン動作を行うと、ＰＮＰトランジスタＱ４，ＰＮＰトランジスタＱ５及びＰＮＰトランジスタＱ３がそれぞれオフ動作を行うので、ＰＮＰトランジスタＱ１がオン動作を行い、ＤＣ１２Ｖの供給ラインのシャットダウンラッチを解除し通電状態に戻る。 After that, when the shutdown signal SHUTDW1L returns to H level and the phototransistor of the photocoupler PC1 is turned off, when the NPN transistor Q6 is turned on, the PNP transistor Q4, the PNP transistor Q5, and the PNP transistor Q3 are turned off. The PNP transistor Q1 is turned on to release the shutdown latch of the DC12V supply line and return to the energized state.
シャットダウンラッチ回路１６でも同様であって、ＮＰＮトランジスタＱ１０がオフ動作状態にある場合において、シャットダウン信号ＳＨＵＴＤＷ２ＬがＨレベルである場合は、ホトカプラＰＣ２のホトトランジスタはオフ動作状態にあるので、ＰＮＰトランジスタＱ４，ＰＮＰトランジスタＱ５及びＰＮＰトランジスタＱ３がそれぞれオフ動作状態にある。ＰＮＰトランジスタＱ２は、エミッタ電極とベース電極との間の電位差が０．６Ｖ以上となるので、オン動作状態となり、ＤＣ１２Ｖの供給ラインを通電状態にする。
The same applies to the
そして、ＮＰＮトランジスタＱ１０がオフ動作状態にある場合において、シャットダウン信号ＳＨＵＴＤＷ２ＬがＬレベルになり、ホトカプラＰＣ２のホトトランジスタがオン動作すると、ラッチ回路（Ｑ８，Ｑ９）によってＤＣ１２Ｖの供給ラインは継続して接地電位に引き込まれる。このラッチ回路の動作中では、ＰＮＰトランジスタＱ７がオン動作を行うことで、ＰＮＰトランジスタＱ２はオフ動作を行い、そのオフ動作状態を維持し、ＤＣ１２Ｖの供給ラインをシャットダウン状態にラッチする。 Then, when the NPN transistor Q10 is in the OFF operation state, when the shutdown signal SHUTDW2L becomes L level and the phototransistor of the photocoupler PC2 is ON, the supply line of DC12V is continuously grounded by the latch circuit (Q8, Q9). Attracted to potential. During the operation of this latch circuit, when the PNP transistor Q7 is turned on, the PNP transistor Q2 is turned off, and the off operation state is maintained, and the DC12V supply line is latched in the shutdown state.
その後、シャットダウン信号ＳＨＵＴＤＷ２ＬがＨレベルに戻り、ホトカプラＰＣ２のホトトランジスタがオフ動作した後に、ＮＰＮトランジスタＱ１０がオン動作を行うと、ＰＮＰトランジスタＱ８，ＰＮＰトランジスタＱ９及びＰＮＰトランジスタＱ７がそれぞれオフ動作を行うので、ＰＮＰトランジスタＱ２がオン動作を行い、ＤＣ１２Ｖの供給ラインのシャットダウンラッチを解除し通電状態に戻る。 Thereafter, when the shutdown signal SHUTDW2L returns to the H level and the phototransistor of the photocoupler PC2 is turned off, when the NPN transistor Q10 is turned on, the PNP transistor Q8, the PNP transistor Q9, and the PNP transistor Q7 are turned off. The PNP transistor Q2 is turned on to release the shutdown latch of the DC12V supply line and return to the energized state.
シャットダウンラッチ回路１５のＰＮＰトランジスタＱ１のコレクタ電極とシャットダウンラッチ回路１６のＰＮＰトランジスタＱ２のエミッタ電極とは接続されているので、シャットダウンラッチ回路１６のＰＮＰトランジスタＱ２のエミッタ電極は、シャットダウンラッチ回路１５のＰＮＰトランジスタＱ１を介してＤＣ１２Ｖの供給ラインに接続されるが、ＰＮＰトランジスタＱ１，Ｑ２の一方がオン動作状態を継続する故障状態が発生した場合でも、他方がオン動作とオフ動作とを正規に制御できる状態にあれば、確実に目的とするシャットダウンラッチ動作とその解除動作とを行うことができる。
Since the collector electrode of the PNP transistor Q1 of the
電圧保持回路１７は、ダイオードＤ１と電解コンデンサＣ１とで構成される。シャットダウンラッチ回路１６のＰＮＰトランジスタＱ２のコレクタ電極はダイオードＤ１のアノードに接続され、ダイオードＤ１のカソードはスイッチングＩＣ１１ａの供給電源端子Ｖｃｃに接続される。ダイオードＤ１のカソードと接地電位との間には、電解コンデンサＣ１が設けられる。上記のように、シャットダウンラッチ回路１５，１６の双方または一方がＤＣ１２Ｖの供給ラインをシャットダウンしていない場合に、ダイオードＤ１のカソードからスイッチングＩＣ１１ａの供給電源端子Ｖｃｃに出力される動作電圧ＤＣ１２Ｖによって電解コンデンサＣ１は充電され、動作電圧ＤＣ１２Ｖを保持する。これによって、シャットダウンラッチ回路１５，１６の双方または一方がＤＣ１２Ｖの供給ラインをシャットダウンラッチした場合でも、電圧保持回路１７が動作電圧ＤＣ１２Ｖを保持している所定期間は、スイッチングＩＣ１１ａは動作停止することなく所定のパルス電圧生成動作を継続することができる。
The voltage holding circuit 17 includes a diode D1 and an electrolytic capacitor C1. The collector electrode of the PNP transistor Q2 of the
動作確認回路１９は、シャットダウンラッチ回路１６のＰＮＰトランジスタＱ２のコレクタ電極と接地電位との間に配置される分圧回路（Ｒ２，Ｒ３）、分圧回路（Ｒ２，Ｒ３）の抵抗素子Ｒ２，Ｒ３の直列接続端に現れる分圧電圧を制御電圧とするシャントレギュレータＩＣ１、ＰＮＰトランジスタＱ１１、ホトカプラＰＣ４、ＮＰＮトランジスタＱ１２等を備えている。
The
ＰＮＰトランジスタＱ１１のエミッタ電極は１２Ｖ生成回路１４が生成するＤＣ１２Ｖが印加され、ベース電極は抵抗素子を介してシャントレギュレータＩＣ１のカソードに接続され、コレクタ電極は抵抗素子を介してホトカプラＰＣ４の発光ダイオードのアノードに接続されている。該発光ダイオードのカソードは接地電位に接続されている。また、ＰＮＰトランジスタＱ１１のベース電極とエミッタ電極とは抵抗素子を介して接続されている。シャントレギュレータＩＣ１のアノードは接地電位に接続されている。
The emitter electrode of the PNP transistor Q11 is applied with DC12V generated by the
ホトカプラＰＣ４のホトトランジスタのコレクタ電極は二次整流回路１３の出力電圧ＤＣ５Ｖが印加され、エミッタ電極は抵抗素子を介してＮＰＮトランジスタＱ１２のベース電極に接続される。ＮＰＮトランジスタＱ１２のベース電極と接地電位との間には抵抗素子と容量素子との並列回路が配置されている。ＮＰＮトランジスタＱ１２のコレクタ電極は、抵抗素子を介して二次整流回路１３の出力電圧ＤＣ５Ｖが印加されるとともに、ＣＰＵモジュール２０の診断回路２４へのシャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨの出力端子となっている。
The collector electrode of the phototransistor of the photocoupler PC4 is applied with the output voltage DC5V of the
以上のように構成される動作確認回路１９では、シャットダウンラッチ回路１５，１６の双方または一方がＤＣ１２Ｖの供給ラインをシャットダウンしていない場合に、ダイオードＤ１のアノードにＰＮＰトランジスタＱ２から出力される動作電圧ＤＣ１２Ｖによって、分圧回路（Ｒ２，Ｒ３）が所定値の分圧電圧を出力するので、シャントレギュレータＩＣ１とＰＮＰトランジスタＱ１１がオン動作を行い、ホトトランジスタＰＣ４の発光ダイオードが動作し、そのホトトランジスタがオン動作する。これによって、ＮＰＮトランジスタＱ１２がオン動作を行い、そのコレクタ電極が接地電位になり、シャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨをＬレベルにする。そして、シャットダウンラッチ回路１５，１６の双方または一方がＤＣ１２Ｖの供給ラインをシャットダウンラッチすると、ダイオードＤ１のアノード電位がＤＣ１２Ｖから急激に低下するので、シャントレギュレータＩＣ１とＰＮＰトランジスタＱ１１がオフ動作を行い、ホトカプラＰＣ４がオフ動作する。これによって、ＮＰＮトランジスタＱ１２がオフ動作を行い、そのコレクタ電極がＤＣ５Ｖになる。つまり、シャットダウンラッチ回路１５，１６が正常にシャットダウン動作した場合は、シャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨがＬレベルからＨレベルに立ち上がり、その状態が維持される。
In the
シャットダウンラッチクリア回路１８は、ホトカプラＰＣ３、容量素子Ｃ２、抵抗素子Ｒ１等を備えている。ホトカプラＰＣ３の発光ダイオードのアノードは二次整流回路１３の出力電圧ＤＣ５Ｖが印加され、カソードは抵抗素子を介してシャットダウンクリア信号ＳＨＵＴＣＬＲＬが印加される。シャットダウンクリア信号ＳＨＵＴＣＬＲＬは、ＣＰＵモジュール２０の診断回路２４が発行する。ホトカプラＰＣ３のホトトランジスタのコレクタ電極は１２Ｖ生成回路１４が生成するＤＣ１２Ｖが印加され、エミッタ電極は抵抗素子を介して容量素子Ｃ２の一端と、容量素子及び抵抗素子Ｒ１の並列回路の一端とに接続され、容量素子Ｃ２の他端はシャットダウンラッチ回路１５のＰＮＰトランジスタＱ６のベース電極とシャットダウンラッチ回路１６のＰＮＰトランジスタＱ１０のベース電極とに接続される。また、容量素子及び抵抗素子Ｒ１の並列回路の他端は接地電位に接続されている。
The shutdown latch
このように構成されるシャットダウンラッチクリア回路１８では、シャットダウンクリア信号ＳＨＵＴＣＬＲＬがＨレベルである場合は、ホトカプラＰＣ３はオフ動作状態にあるので、シャットダウンラッチ回路１５のＰＮＰトランジスタＱ６と、シャットダウンラッチ回路１６のＰＮＰトランジスタＱ１０とは、共にオフ動作状態にある。また、シャットダウンクリア信号ＳＨＵＴＣＬＲＬが定常的にＬレベルである場合は、ホトカプラＰＣ３は、ホトカプラＰＣ３の発光ダイオードが動作するので、オン動作状態にあり、容量素子Ｃ２の一端にはＤＣ１２Ｖが印加された状態となるが、抵抗素子Ｒ１を通して接地電位に引き込まれる状態にあるので、容量素子Ｃ２の他端にはＤＣ１２Ｖは現れない。したがって、この場合も、シャットダウンラッチ回路１５のＰＮＰトランジスタＱ６と、シャットダウンラッチ回路１６のＰＮＰトランジスタＱ１０とは、共にオフ動作状態にある。
In the shutdown latch
一方、シャットダウンクリア信号ＳＨＵＴＣＬＲＬが所定期間Ｌレベルとなるパルス電圧である場合は、ホトカプラＰＣ３はシャットダウンクリア信号ＳＨＵＴＣＬＲＬがＬレベルである期間だけオン動作を行うので、容量素子Ｃ２の一端にはシャットダウンクリア信号ＳＨＵＴＣＬＲＬがＬレベルである期間をパルス幅とするＤＣ１２Ｖのパルス電圧が印加され、容量素子Ｃ２が充電される。そして、シャットダウンクリア信号ＳＨＵＴＣＬＲＬがＨレベルに戻り、ホトカプラＰＣ３がオフ動作すると、容量素子Ｃ２の充電電荷は抵抗素子Ｒ１を介して放電されるので、容量素子Ｃ２の他端電位はシャットダウンクリア信号ＳＨＵＴＣＬＲＬがＨレベルに戻ると、ＤＣ１２Ｖから速やかに低下し消滅する。これによって、シャットダウンラッチ回路１５のＰＮＰトランジスタＱ６と、シャットダウンラッチ回路１６のＰＮＰトランジスタＱ１０とは、共にシャットダウンクリア信号ＳＨＵＴＣＬＲＬがＬレベルである期間だけオン動作を行う。
On the other hand, when the shutdown clear signal SHUTCLRL is a pulse voltage that is at the L level for a predetermined period, the photocoupler PC3 performs the ON operation only during the period when the shutdown clear signal SHUTCLRL is at the L level. A DC12V pulse voltage having a pulse width during a period in which SHUTCLRL is at the L level is applied, and the capacitive element C2 is charged. When the shutdown clear signal SHUTCLRL returns to the H level and the photocoupler PC3 is turned off, the charge of the capacitive element C2 is discharged through the resistance element R1, so that the other end potential of the capacitive element C2 is equal to the shutdown clear signal SHUTCLRL. When it returns to the H level, it quickly decreases from DC12V and disappears. As a result, the PNP transistor Q6 of the
次に、ＣＰＵモジュール２０に設けた故障診断機能ブロックでは、切替回路２１は、ＣＰＵモジュール２０が備えるソフトウェアによって、シーケンサシステムの通常稼働時には二次整流回路１３の出力電圧を選択して電圧検出回路２２，２３に与え、故障診断時には診断回路２４が出力する診断指示を選択して電圧検出回路２２，２３に与える動作を行う。
Next, in the failure diagnosis function block provided in the
電圧検出回路２２，２３は、シャットダウンラッチ回路１５，１６に１対１の関係で設けられている。電圧検出回路２２，２３は、それぞれコンパレータといわゆるマイコンとを備え、シーケンサシステムの通常稼働時には、シャットダウン信号ＳＨＵＴＤＷ１Ｌ，ＳＨＵＴＤＷ２ＬをＨレベルにして二次整流回路１３の出力電圧の変化を監視し、二次整流回路１３の出力電圧が監視電圧範囲（例えばＤＣ４．８５Ｖ〜５．１５Ｖ）内である間は、シャットダウン信号ＳＨＵＴＤＷ１Ｌ，ＳＨＵＴＤＷ２ＬをＨレベルに維持し、二次整流回路１３の出力電圧が監視電圧範囲外であるとき異常電圧を検出したとしてシャットダウン信号ＳＨＵＴＤＷ１Ｌ，ＳＨＵＴＤＷ２ＬをＬレベルにし、診断回路２４から回復指示があるまでそれを維持する。
The
また、電圧検出回路２２，２３は、故障診断時には、診断回路２４の診断指示で指定された方の電圧検出回路が、シャットダウン信号ＳＨＵＴＤＷ１Ｌ，ＳＨＵＴＤＷ２Ｌの対応する方をＨレベルからＬレベルに立ち下げ、指示された動作の完了を診断回路２４に通知する。その後、診断回路２４から回復指示があると、Ｈレベルに戻す動作を行う。
Further, the
診断回路２４は、電圧検出回路２２，２３のうち指定した方からシャットダウン信号ＳＨＵＴＤＷ１Ｌ，ＳＨＵＴＤＷ２ＬをＨレベルからＬレベルに立ち下げた旨の通知を受けた後の所定期間内に、動作確認回路１９のホトカプラＰＣ４のホトトランジスタが出力するシャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨがＬレベルからＨレベルに立ち上がるか否かを監視して、シャットダウンラッチ回路１５，１６の故障診断を個別に行う。
The diagnosis circuit 24 receives the notification that the shutdown signals SHUTDW1L and SHUTDW2L have been lowered from the H level to the L level from the designated one of the
そして、診断回路２４は、電圧検出回路２２，２３のうち指定した方からシャットダウン信号ＳＨＵＴＤＷ１Ｌ，ＳＨＵＴＤＷ２ＬをＨレベルからＬレベルに立ち下げた旨の通知を受けた後の所定期間内に、シャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨがＬレベルからＨレベルに立ち上がると、シャットダウンラッチ回路１５，１６は故障していないと判断して、シャットダウンラッチクリア回路１８に与えるシャットダウンクリア信号ＳＨＵＴＣＬＲＬをＨレベルからＬレベルに立ち下げ、それを所定期間だけ維持した後Ｈレベルに戻す動作を行う。また、電圧検出回路２２，２３のうち指定した電圧検出回路に対して前記回復指示を切替回路２１を通して与える。
Then, the diagnostic circuit 24 receives a notification from the designated one of the
以上のように構成される電源装置１０及びＣＰＵモジュール２０に組み込んだ電源装置１０を診断する機能ブロックでは、次のような動作が行われる。
In the functional block for diagnosing the
まず、通常稼働時での異常電圧（電源装置の出力電圧が５Ｖ以上の過電圧、５Ｖ以下の低電圧）の検出動作について説明する。ＡＣ電圧が電源装置１０に入力されると、スイッチング回路・スイッチング制御回路１１は、ＡＣ入力を整流・平滑して直流電圧を生成し、平滑した直流電圧から生成した初期の動作電圧ＤＣ１２ＶによってスイッチングＩＣ１１ａがその平滑した直流電圧をスイッチング制御してパルス電圧を生成し、トランス１２の一次巻線に印加する。
First, an operation of detecting an abnormal voltage during normal operation (an overvoltage of 5 V or more and a low voltage of 5 V or less) is described. When the AC voltage is input to the
二次整流回路１３は、トランス１２の二次巻線に誘起されるパルス電圧を整流して動作電圧５Ｖを生成し、各回路への動作電圧５Ｖの供給を開始する。同時に、１２Ｖ生成回路１４は、トランス１２の補助巻線に誘起されるパルス電圧を整流してＤＣ１２Ｖの動作電圧を生成する。ダイオードＤ２のカソードにＤＣ１２Ｖの動作電圧が現れる。
The
ホトカプラＰＣ１，ＰＣ２，ＰＣ３，ＰＣ４は共にオフ動作状態にあるので、シャットダウンラッチ回路１５，１６のＰＮＰトランジスタＱ１，Ｑ２は、共にオン動作状態になっている。つまり、ダイオードＤ２のカソードに現れるＤＣ１２Ｖの動作電圧が、シャットダウンラッチ回路１５，１６のＰＮＰトランジスタＱ１，Ｑ２及び電圧保持回路１７のダイオードＤ１を経由してスイッチングＩＣ１１ａの電源供給端子Ｖｃｃに供給される。
Since the photocouplers PC1, PC2, PC3, PC4 are all in the off operation state, the PNP transistors Q1, Q2 of the
これによって、スイッチングＩＣ１１ａは、動作電圧を、動作初期時にＡＣ入力を整流・平滑した直流電圧から生成した暫定的なＤＣ１２Ｖから１２Ｖ生成回路３４からのＤＣ１２Ｖに切り替えて正規のパルス電圧を生成する動作を行う。電源装置１０は、稼働状態になる。電圧保持回路１７では、電解コンデンサＣ１にＤＣ１２Ｖが保持される。
As a result, the switching
シーケンサシステムの各回路では、動作電圧ＤＣ５Ｖの安定的な供給を受けて通常稼働時の動作が開始される。ＣＰＵモジュール２０が備えるソフトウェアによって通常稼働時の動作指示が切替回路２１と電圧検出回路２２，２３と診断回路２４とに発行される。切替回路２１は二次整流回路１３の出力電圧を電圧検出回路２２，２３に与える。電圧検出回路２２，２３は、シャットダウン信号ＳＨＵＴＤＷ１Ｌ，ＳＨＵＴＤＷ１ＬをＨレベルに設定して二次整流回路１３の出力電圧の監視を開始する。動作確認回路１９は、診断回路２４へのシャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨをＬレベルに保持している。診断回路２４は、シャットダウンラッチクリア回路１８へのシャットダウンラッチクリア信号ＳＨＵＴＣＬＲＬをＨレベルに保持している。
Each circuit of the sequencer system starts a normal operation upon receiving a stable supply of the operating voltage DC5V. An operation instruction during normal operation is issued to the switching
この通常稼働時において、電源装置１０の出力電圧が変動し、ＤＣ４．８５Ｖ〜ＤＣ５．１５Ｖの範囲外にあるとき、電圧検出回路２２，２３は、その異常電圧を検出し、シャットダウン信号ＳＨＵＴＤＷ１Ｌ，ＳＨＵＴＤＷ１Ｌを同時にＬレベルに立ち下げる。これによって、シャットダウンラッチ回路１５，１６では、ホトカプラＰＣ１，ＰＣ２がオン動作を行う。ＰＮＰトランジスタＱ６，Ｑ１０がオフ動作状態にあるので、ラッチ回路（Ｑ４，Ｑ５）（Ｑ８，Ｑ９）にてＰＮＰトランジスタＱ１，Ｑ２をオフ動作状態に保持する動作が行われ、ダイオードＤ１のアノードからＤ２のカソードまでのスイッチングＩＣ１１ａへのＤＣ１２Ｖ供給ラインがシャットダウンラッチされる。
During this normal operation, when the output voltage of the
この場合、電圧保持回路１７の電解コンデンサＣ１が保持するＤＣ１２Ｖの動作電圧は逆流阻止用のダイオードＤ１によってシャットダウンラッチ回路１６のＰＮＰトランジスタＱ２のコレクタ電極には印加されず、そのまま維持されるので、シャットダウンラッチ回路１６のＰＮＰトランジスタＱ２のコレクタ電極がＤＣ１２Ｖから急激に低下するが、スイッチングＩＣ１１ａの供給電源端子Ｖｃｃには、電圧保持回路１７からＤＣ１２Ｖが引き続いて供給される状態に隙間無く切り替わる。電圧保持回路１７の保持電圧はスイッチングＩＣ１１ａを放電路として低下していく。
In this case, the operating voltage of DC12V held by the electrolytic capacitor C1 of the voltage holding circuit 17 is not applied to the collector electrode of the PNP transistor Q2 of the
一方、シャットダウンラッチ回路１６のＰＮＰトランジスタＱ２のコレクタ電極がＤＣ１２Ｖから急激に低下すると、動作確認回路１９では、シャントレギュレータＩＣ１がオフ動作し、ＰＮＰトランジスタＱ１１がオフ動作することで、ホトカプラＰＣ４がオフ動作し、ＮＰＮトランジスタＱ１２がオフ動作することで、シャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨがＨレベルに立ち上がる。すなわち、診断回路２４に電源装置１０側でシャットダウンラッチ動作が行われたことが通知される。診断回路２４では、今は通常稼働時であるので、シャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨがＨレベルに立ち上がると、その後の所定期間内に電源装置１０が電源断となることを認識する。シャットダウンクリア信号ＳＨＵＴＣＬＲＬをＨレベルに保持したままで、シャットダウンラッチ回路１５，１６をクリアすることはしない。
On the other hand, when the collector electrode of the PNP transistor Q2 of the
つまり、シャットダウンラッチ回路１５，１６では、ＰＮＰトランジスタＱ１，Ｑ２のオフ動作状態をラッチ回路（Ｑ４，Ｑ５）（Ｑ８，Ｑ９）が保持するので、電圧保持回路１７では充電動作が再開されることはない。したがって、スイッチングＩＣ１１ａは、電圧保持回路１７の保持電圧が動作可能電圧範囲内にある間だけパルス電圧を生成する動作を行い、電圧保持回路１７の保持電圧が動作可能電圧範囲を外れるとパルス電圧の生成動作を停止する。二次整流回路１３の出力電圧はＤＣ５Ｖから低下し、電源断となり、当該電源装置１０は確実にシャットダウンラッチの状態になる。
That is, in the
次に、図２を参照して、シャットダウンラッチ回路１５，１６の故障診断動作について説明する。図２は、図１に示すシーケンサシステムにおいて実施される電源装置の故障診断動作を説明するタイムチャートである。尚、図２中の時間規定値については、便宜上の値であり、必ずしも本値に限定されるものではない。図２では、（１）に電源装置１０の出力電圧ＤＣ５Ｖの変化波形が示され、（２）にスイッチングＩＣ１１ａの供給電源端子ＶｃｃへのＤＣ１２Ｖの印加波形が示され、（３）に電圧検出回路２２，２３が発行するシャットダウン信号ＳＨＵＴＤＷ１Ｌ，ＳＨＵＴＤＷ２Ｌの変化波形が示され、（４）に動作確認回路１９が出力するシャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨの変化波形が示され、（５）に診断回路２４が発行するシャットダウンラッチクリア信号ＳＨＵＴＣＬＲＬの変化波形が示されている。
Next, the failure diagnosis operation of the
電源装置１０の上記した通常稼働時では、電圧検出回路２２，２３は異常電圧を検出しない限り、シャットダウン信号ＳＨＵＴＤＷ１Ｌ，ＳＨＵＴＤＷ２ＬをＨレベルにしている（図２（３））。電圧保持回路１７では、ＤＣ１２Ｖを保持することを継続している。このオンライン時にＣＰＵモジュール２０が備えるソフトウェアによって故障診断動作指示が切替回路２１と電圧検出回路２２，２３と診断回路２４とに発行される。切替回路２１では、選択を二次整流回路１３の出力電圧から診断回路２４の出力に切り替える。診断回路２４は、電圧検出回路２２，２３の一方、例えば電圧検出回路２２を指定した診断指示を切替回路２１に与えるとする。
During the normal operation of the
電圧検出回路２２は、指定を受けてシャットダウン信号ＳＨＵＴＤＷ１ＬをＬレベルに立ち下げる（図２（３））。この時点では、動作確認回路１９はシャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨをＬレベルに保持している（図２（４））。また、診断回路２４はシャットダウンクリア信号ＳＨＵＴＣＬＲＬをＨレベルにしている（図２（５））。診断回路２４は、電圧検出回路２２から指示した動作の完了通知を受けた後、シャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨがＨレベルに立ち上がるまでの期間（イ）を監視する（図２（４））。この期間（イ）は、シーケンサシステムの仕様上、１４４μｓ〜７５０μｓ（ｔｙｐ：４５０μｓ）と規定されている。
In response to the designation, the
電圧検出回路２２がシャットダウン信号ＳＨＵＴＤＷ１ＬをＬレベルに立ち下げると、シャットダウンラッチ回路１５では、ホトカプラＰＣ１がオン動作を行い、ＰＮＰトランジスタＱ１をオフ動作状態に保持する動作が行われ、ＤＣ１２Ｖの供給ラインがシャットダウンラッチされるので、シャットダウンラッチ回路１６のＰＮＰトランジスタＱ２のコレクタ電極がＤＣ１２Ｖから急激に低下する。但し、電圧保持回路１７では逆流阻止用のダイオードＤ１が存在するので、スイッチングＩＣ１１ａには、電圧保持回路１７からＤＣ１２Ｖが供給される状態に隙間無く切り替わる。図２（２）では、スイッチングＩＣ１１ａの供給電源端子Ｖｃｃの印加電圧は電圧保持回路１７の保持電圧によって期間（イ）内低下せず一定に保持されるとしている。電源装置１０の出力電圧も低下しない（図２（１））。
When the
つまり、電圧保持回路１７は、シャットダウンラッチ回路がシャットダウンラッチ動作を行った時点からシーケンサシステムの仕様上１４４μｓ〜７５０μｓ（ｔｙｐ：４５０μｓ）の期間（イ）内は、ＤＣ１２Ｖを保持するように、そして、その後は所定期間内スイッチングＩＣ１１ａの動作可能電圧を維持できるような緩やかな低下を示すように、電解コンデンサＣ１の容量値等を定めてある。
That is, the voltage holding circuit 17 holds
シャットダウンラッチ回路１６のＰＮＰトランジスタＱ２のコレクタ電極がＤＣ１２Ｖから急激に低下すると、動作確認回路１９では、シャントレギュレータＩＣ１がオフ動作し、ＰＮＰトランジスタＱ１１がオフ動作することで、ホトカプラＰＣ４がオフ動作し、ＮＰＮトランジスタＱ１２がオフ動作する。これによって、シャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨが期間（イ）の経過以内にＨレベルに立ち上がる（図２（４））。
When the collector electrode of the PNP transistor Q2 of the
診断回路２４は、シャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨがＬレベルからＨレベルに立ち上がったのを期間（イ）内に確認できると、期間（ロ）の経過以内にシャットダウンクリア信号ＳＨＵＴＣＬＲＬをＬレベルに立ち下げ、それを期間（ハ）の期間内維持し、その後Ｈレベルに戻す動作を行う。つまり、シャットダウンラッチクリア回路１８のホトカプラＰＣ３の発光ダイオードのカソードには、期間（ハ）をパルス幅とするＬレベルのパルス信号が印加される。なお、シーケンサシステムの仕様上、期間（ロ）は３ｍｓと規定され、期間（ハ）は３００μｓと規定されている。
When the diagnostic circuit 24 can confirm that the shutdown latch circuit operation confirmation signal SHUTTOPSH has risen from the L level to the H level within the period (b), the diagnostic circuit 24 sets the shutdown clear signal SHUTCLRL to the L level within the period (b). It is lowered and maintained for the period (c), and then returned to the H level. That is, an L-level pulse signal having a period (C) as a pulse width is applied to the cathode of the light emitting diode of the photocoupler PC3 of the shutdown latch
シャットダウンラッチクリア回路１８では、ホトカプラＰＣ３がオン動作してそれを継続するのではなく、期間（ハ）の期間内だけオン動作を行うので、容量素子Ｃ２にはパルス電圧が印加され、シャットダウンラッチ回路１５のＮＰＮトランジスタＱ６をオン動作させることができる。容量素子Ｃ２の充電電荷は、パルス電圧の印加がなくなると、抵抗素子Ｒ１を介して放電されて消滅する。
In the shutdown latch
また、診断回路２４は、例えば、期間（ハ）をパルス幅とするＬレベルのパルス信号（シャットダウンクリア信号ＳＨＵＴＣＬＲＬ）を発行する際に、電圧検出回路２２に対して切替回路２１を介して終了指示を発行する。電圧検出回路２２は、終了指示を受けてシャットダウンＳＨＵＴＤＷ１ＬをＨレベルにする（図２（３））。
In addition, for example, when the diagnosis circuit 24 issues an L level pulse signal (shutdown clear signal SHUTCLRL) having a period (c) as a pulse width, the diagnosis circuit 24 instructs the
シャットダウンラッチ回路１５では、ホトカプラＰＣ１がオフ動作し、ＮＰＮトランジスタＱ６がオン動作することにより、ラッチ回路（Ｑ４，Ｑ５）がそれぞれオフ動作を行い、ラッチ動作を解除する。これによって、ＰＮＰトランジスタＱ３がオフ動作を行うので、ＰＮＰトランジスタＱ１がオン動作に復帰し、シャットダウンラッチ回路１５，１６を経由したＤＣ１２の供給が再開され、スイッチングＩＣ１１ａは１２Ｖ生成回路１４からのＤＣ１２Ｖの動作電圧による正常動作に戻る（図２（２））。電圧保持回路１７では充電動作が再開される。
In the
そして、シャットダウンラッチ回路１５，１６を経由したＤＣ１２の供給が再開される（図２（２））と、ＰＮＰトランジスタＱ２のコレクタ電極がＤＣ１２Ｖになるので、動作確認回路１９では、シャントレギュレータＩＣ１がオン動作を行い、ホトカプラＰＣ４がオン動作を行い、ＰＮＰトランジスタＱ１２がオフ動作を行うので、シャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨをＬレベルに立ち下がる（図２（４））。
Then, when the supply of DC12 via the
診断回路２４は、シャットダウンクリア信号ＳＨＵＴＣＬＲＬをＬレベルに立ち下げた時点から期間（ニ）の経過以内にシャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨをＨレベルからＬレベルに立ち下がったことが確認できると、電圧検出回路２２を使用した故障診断は正常であると判断する。なお、この期間（ニ）は、シーケンサシステムの仕様上、１０２μｓ〜４４２μｓ（ｔｙｐ：２５５．４μｓ）と規定されている。
When the diagnostic circuit 24 can confirm that the shutdown latch circuit operation confirmation signal SHUTTOPSH has fallen from the H level to the L level within the lapse of the period (d) since the shutdown clear signal SHUTCLRL has fallen to the L level, It is determined that the failure diagnosis using the
結局、期間（ロ）＋期間（ハ）の間では、スイッチングＩＣ１１ａの供給電源端子Ｖｃｃの印加電圧は、電圧保持回路１７の放電動作に伴い低下していくが、電圧保持回路１７の保持電圧がスイッチングＩＣ１１ａの動作可能電圧範囲内にあるので、スイッチングＩＣ１１ａは、パルス電圧を生成する動作を通常通り行うことができ、電源装置１０の出力電圧はＤＣ５Ｖを維持している（図２（１））。
Eventually, during the period (b) + period (c), the voltage applied to the power supply terminal Vcc of the switching
上記の動作過程で、シャットダウンクリア信号ＳＨＵＴＣＬＲＬがＬレベルの期間（ハ）を持たずＨレベルを維持する故障、あるいは、シャットダウンクリア信号ＳＨＵＴＣＬＲＬが当初からＬレベルに固定される故障でなどの場合では、シャットダウンラッチクリア回路１８は、当該シャットダウンクリア信号ＳＨＵＴＣＬＲＬに応答しない。この場合は、期間（ハ）以降も、シャットダウンラッチ回路１５によるシャットダウンラッチが継続するので、電圧保持回路１７の保持電圧がスイッチングＩＣ１１ａの動作可能電圧範囲以下に低下していき、スイッチングＩＣ１１ａが動作できなくなり、電源装置１０の出力電圧はそのうちＤＣ５Ｖから低下して電源断になる。
In the above operation process, in the case where the shutdown clear signal SHUTCLRL does not have the L level period (C) and maintains the H level, or the shutdown clear signal SHUTCLRL is fixed to the L level from the beginning, The shutdown latch
このような事態を確認できるようにするため、動作確認回路１９がシャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨをＨレベルに立ち上げてシャットダウンラッチ回路１５によるシャットダウンラッチが開始された時点を通知した後、電源装置１０の出力電圧がＤＣ５Ｖの低下開始時点までの期間（ホ）がシーケンサシステムの仕様上７．２ｍｓ〜５９．８ｍｓと規定されている。診断回路２４は、電圧検出回路２２，２３を用いてこの期間（ホ）も監視するようになっている。
In order to be able to confirm such a situation, after the
診断回路２４がシャットダウンクリア信号ＳＨＵＴＣＬＲＬを期間（ハ）以内だけＬレベルにする動作を行い、ホトカプラＰＣ３をパルス電圧によって動作させ、容量素子Ｃ２で受ける構成とした理由もシャットダウンクリア信号ＳＨＵＴＣＬＲＬの供給ライン故障に対処するためである。すなわち、容量素子Ｃ２で受ける構成を採らない場合、シャットダウンクリア信号ＳＨＵＴＣＬＲＬがＬレベルに固定されてしまうような故障、例えば、ホトカプラＰＣ３が常時導通するような故障が起こった場合には、ＮＰＮトランジスタＱ６，Ｑ１０がオン動作を行うので、常時シャットダウンクリアの状態になる。そのため、実際に電圧異常（過電圧、電圧不足）になった場合に、シャットダウンラッチ動作ができない可能性があり、システムとしてこれを回避する必要があることによる。 The reason why the diagnosis circuit 24 operates to set the shutdown clear signal SHUTCLRL to the L level within the period (c), operates the photocoupler PC3 by the pulse voltage, and receives the capacitance element C2 is also the reason for the supply line failure of the shutdown clear signal SHUTCLRL. It is for dealing with. That is, when the configuration received by the capacitive element C2 is not adopted, when a failure occurs such that the shutdown clear signal SHUTCLRL is fixed at the L level, for example, a failure occurs where the photocoupler PC3 is always conductive, the NPN transistor Q6 , Q10 is turned on, so that the shutdown clear state is always established. For this reason, there is a possibility that the shutdown latch operation may not be possible when a voltage abnormality (overvoltage, voltage shortage) actually occurs, and it is necessary for the system to avoid this.
電圧検出回路２３を使用した故障診断も同様の手順で行われるが、上記の動作過程で診断回路２４は、検出したエラー情報を外部から確認可能にＣＰＵモジュール２０の図示しない記憶手段に格納する。図２に示す例で言えば、（１）シャットダウン信号ＳＨＴＵＤＷ１Ｌ，ＳＨＴＵＤＷ２ＬをＬレベルにしたが期間（イ）内にシャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨがＨレベルにならない場合は、シャットダウンラッチ回路１５，１６に、あるいは、動作確認回路１９に何らかの故障があると判定する。（２）シャットダウン信号ＳＨＴＵＤＷ１Ｌ，ＳＨＴＵＤＷ２ＬをＬレベルにしていないのに、シャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨがＨレベルになっている場合は、動作確認回路１９の故障であると判定する。（３）シャットダウン信号ＳＨＴＵＤＷ１Ｌ，ＳＨＴＵＤＷ２ＬをＬレベルにし期間（イ）内にシャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨがＨレベルになったが、その後シャットダウンラッチ回路動作確認信号ＳＨＵＴＯＰＳＨがＬレベルにならず、期間（ホ）が経過した場合、シャットダウンラッチクリアＳＨＵＴＣＬＲＬの供給ライン（診断回路２４やシャットダウンラッチクリア回路１８等）に故障があると判定する。
The failure diagnosis using the
以上のように、この実施の形態によれば、シーケンサシステムが備えるスイッチング方式の電源装置において、ＡＣ電圧を整流・平滑した直流電圧をスイッチング制御して生成したパルス電圧をトランスの一次巻線に印加するパルス生成制御回路への動作電圧の供給を遮断状態に維持しまたその解除が行えるシャットダウンラッチ回路を設け、それを上位装置であるＣＰＵモジュールから制御可能としたので、ＣＰＵモジュールでは、当該電源装置の稼働中に出力電圧を監視し、出力電圧の異常を検出した場合はシャットダウンラッチ回路に遮断動作を行わせ、その後通電動作を行わせないことで、電圧保持回路での電圧保持期間経過後に当該電源装置を確実にシャットダウンラッチ状態にすることができ、遮断状態を示す動作確認信号を当該電源装置がシャットダウンラッチ状態になる前に受け取ることで、一定期間後には電源断になることが認識できる。 As described above, according to this embodiment, in the switching-type power supply device provided in the sequencer system, the pulse voltage generated by switching the DC voltage obtained by rectifying and smoothing the AC voltage is applied to the primary winding of the transformer. A shutdown latch circuit that can maintain and release the supply of the operating voltage to the pulse generation control circuit is provided and can be controlled from the CPU module that is the host device. The output voltage is monitored during operation, and if an abnormality is detected in the output voltage, the shutdown latch circuit performs a shut-off operation, and then the energization operation is not performed. The power supply can be reliably put into the shutdown latch state, and the operation confirmation signal indicating the shutoff state is applied. By the power supply receives before the shutdown latch state, it can be recognized be a power-off after a certain period.
また、ＣＰＵモジュールでは、当該電源装置の稼働中に、シャットダウンラッチ回路に遮断動作を行わせ、それに対する遮断状態を示す動作確認信号を受けて保持電圧の保持期間経過以前に通電動作を行わせ、それに対する通電状態を示す動作確認信号を受け取ることで、当該電源装置の出力電圧を低下させることなく、シャットダウンラッチ回路が正常に遮断動作と通電動作とを行える状態にあることの故障診断が行える。 Further, in the CPU module, during the operation of the power supply apparatus, the shutdown latch circuit performs a shut-off operation, receives an operation confirmation signal indicating a shut-off state with respect to that, and performs an energization operation before the holding voltage holding period elapses, By receiving the operation confirmation signal indicating the energization state for that, it is possible to perform a failure diagnosis that the shutdown latch circuit can normally perform the shut-off operation and the energization operation without lowering the output voltage of the power supply apparatus.
そして、シャットダウンラッチ回路は、一方が供給ラインを遮断状態にできない場合でも他方が供給ラインを遮断状態にできるようにした二重化構成としたので、一層確実に当該電源装置をシャットダウンラッチ状態にすることができる。また、故障診断では、診断周期の期間内に一方のシャットダウンラッチ回路が故障しても、他方のシャットダウンラッチ回路を使用して故障診断を継続することができる。 Since the shutdown latch circuit has a duplex configuration in which one of the supply lines can be cut off even if one cannot cut off the supply line, the power supply apparatus can be more reliably put into the shutdown latch state. it can. In the failure diagnosis, even if one of the shutdown latch circuits fails within the period of the diagnosis cycle, the failure diagnosis can be continued using the other shutdown latch circuit.
また、電源装置の異常電圧検出をＣＰＵモジュール側で行うので、監視電圧範囲を例えばＤＣ４．８５Ｖ〜５．１５Ｖにするなど高精度での異常電圧検出が可能となり、早期に電源装置をシャットダウンラッチ状態にすることができる。 In addition, since the abnormal voltage detection of the power supply device is performed on the CPU module side, it becomes possible to detect the abnormal voltage with high accuracy, for example, the monitoring voltage range is set to DC 4.85V to 5.15V, and the power supply device is shut down and latched at an early stage. Can be.
すなわち、（１）電源装置の出力電圧（定格５Ｖ）が異常（過電圧、電圧低下）となったとき確実にシャットダウンラッチ動作が行え、（２）そのシャットダウンラッチ動作を制御する回路の回路故障を早期に検出できる故障診断が行え、（３）その故障診断は電源稼働中（オンライン）に、電源装置の出力電圧がＤＣ５Ｖから低下する前に該シャットダウンラッチ動作を制御する回路が確実にシャットダウンラッチ動作を制御できる状態にあることの診断が行えるので、国際安全規格（ＩＥＣ６１５０８のＳＩＬ３レベル、ＥＮ９５４−１のカテゴリ４レベル）の要求に適合することができ、ユーザの要求にも応えることが可能となる。
That is, (1) when the output voltage (rated
以上のように、この発明にかかる電源装置及びそれを用いたシーケンサシステムは、国際安全規格（ＩＥＣ６１５０８のＳＩＬ３レベル、ＥＮ９５４−１のカテゴリ４レベル）が要求する機械安全をクリアするのに有用である。
As described above, the power supply apparatus and the sequencer system using the power supply apparatus according to the present invention are useful for clearing the machine safety required by the international safety standards (IEC61508 SIL3 level, EN954-1
１ 電源装置
２ ＣＰＵモジュール
１１ スイッチング回路・スイッチング制御回路
１１ａ スイッチングＩＣ
１２ トランス
１３ 二次整流回路
１４ １２Ｖ生成回路
１５，１６ シャットダウンラッチ回路
１７ 電圧保持回路
１８ シャットダウンラッチクリア回路
１９ 動作確認回路
２０ ＣＰＵモジュール
２１ 切替回路
２２，２３ 電圧検出回路
２４ 診断回路
DESCRIPTION OF SYMBOLS 1 Power supply device 2
DESCRIPTION OF
Claims (7)
ＡＣ電圧を整流・平滑した直流電圧をスイッチング制御して生成したパルス電圧をトランスの一次巻線に印加するパルス生成制御回路への動作電圧の供給ラインに介在して設けられ、上位装置の指示に従って前記供給ラインを遮断状態に維持しその解除が行えるシャットダウンラッチ回路と、
前記シャットダウンラッチ回路の出力端と前記パルス生成制御回路の動作電圧印加端との間に設けられ、前記シャットダウンラッチ回路の出力電圧で充電されるコンデンサ及び当該出力電圧の消滅後は前記コンデンサの充電電荷が前記シャットダウンラッチ回路側に流出するのを阻止するダイオードを有する電圧保持回路と、
前記シャットダウンラッチ回路の前記電圧保持回路への出力電圧を監視し遮断状態と通電状態とを区別して示す動作確認信号を前記上位装置に対して出力する動作確認回路と、
を備えたことを特徴とする電源装置。 In a switching power supply,
A pulse voltage generated by switching control of a DC voltage obtained by rectifying and smoothing the AC voltage is provided in the operation voltage supply line to the pulse generation control circuit for applying to the primary winding of the transformer. A shutdown latch circuit capable of maintaining and releasing the supply line in a shut-off state;
A capacitor that is provided between the output terminal of the shutdown latch circuit and the operating voltage application terminal of the pulse generation control circuit, and that is charged by the output voltage of the shutdown latch circuit, and after the output voltage disappears, the charge of the capacitor Is a voltage holding circuit having a diode that prevents outflow to the shutdown latch circuit side,
An operation confirmation circuit that monitors the output voltage to the voltage holding circuit of the shutdown latch circuit and outputs an operation confirmation signal indicating the cut-off state and the energization state to the host device;
A power supply device comprising:
前記電源装置は、
ＡＣ電圧を整流・平滑した直流電圧をスイッチング制御して生成したパルス電圧をトランスの一次巻線に印加するパルス生成制御回路への動作電圧の供給ラインに介在して設けられ、前記本体側装置の指示に従って前記供給ラインを遮断状態に維持しその解除が行えるシャットダウンラッチ回路と、
前記シャットダウンラッチ回路の出力端と前記パルス生成制御回路の動作電圧印加端との間に設けられ、前記シャットダウンラッチ回路の出力電圧で充電されるコンデンサ及び当該出力電圧の消滅後は前記コンデンサの充電電荷が前記シャットダウンラッチ回路側に流出するのを阻止するダイオードを有する電圧保持回路と、
前記シャットダウンラッチ回路の前記電圧保持回路への出力電圧を監視し遮断状態と通電状態とを区別して示す動作確認信号を前記本体側装置に対し出力する動作確認回路とを備え、
前記本体側装置は、
前記電源装置の出力電圧異常を検出したとき前記シャットダウンラッチ回路に対し遮断動作指示を発行し、それに対する遮断状態を示す前記動作確認信号を受けて当該電源装置がシャットダウンラッチされることを認識する手段を備えている、
ことを特徴とするシーケンサシステム。 In a sequencer system comprising a switching-type power supply device and a main body side device using the power supply device as an operating power supply, the power supply device is
A pulse voltage generated by switching control of a DC voltage obtained by rectifying and smoothing the AC voltage is provided in an operating voltage supply line to a pulse generation control circuit for applying to the primary winding of the transformer, A shutdown latch circuit capable of maintaining and releasing the supply line in accordance with the instructions;
A capacitor that is provided between the output terminal of the shutdown latch circuit and the operating voltage application terminal of the pulse generation control circuit, and that is charged by the output voltage of the shutdown latch circuit, and after the output voltage disappears, the charge of the capacitor Is a voltage holding circuit having a diode that prevents outflow to the shutdown latch circuit side,
An operation confirmation circuit that monitors an output voltage to the voltage holding circuit of the shutdown latch circuit and outputs an operation confirmation signal indicating the cut-off state and the energization state to the main body side device;
The main body side device is:
A means for issuing a shutoff operation instruction to the shutdown latch circuit when an abnormality in the output voltage of the power supply device is detected, and recognizing that the power supply device is shut down latched upon receipt of the operation confirmation signal indicating a shutoff state corresponding thereto With
A sequencer system characterized by that.
前記電源装置は、
ＡＣ電圧を整流・平滑した直流電圧をスイッチング制御して生成したパルス電圧をトランスの一次巻線に印加するパルス生成制御回路への動作電圧の供給ラインに介在して設けられ、前記本体側装置の指示に従って前記供給ラインを遮断状態に維持しその解除が行える２つのシャットダウンラッチ回路であって、一方が前記供給ラインを遮断状態にできない場合でも他方が前記供給ラインを遮断状態にできるようにした二重化構成のシャットダウンラッチ回路と、
前記二重化構成のシャットダウンラッチ回路の出力端と前記パルス生成制御回路の動作電圧印加端との間に設けられ、前記二重化構成のシャットダウンラッチ回路の出力電圧で充電されるコンデンサ及び当該出力電圧の消滅後は前記コンデンサの充電電荷が前記シャットダウンラッチ回路側に流出するのを阻止するダイオードを有する電圧保持回路と、
前記二重化構成のシャットダウンラッチ回路の前記電圧保持回路への出力電圧を監視し遮断状態と通電状態とを区別して示す動作確認信号を前記本体側装置に対し出力する動作確認回路とを備え、
前記本体側装置は、
前記電源装置の出力電圧異常を検出したとき前記二重化構成のシャットダウンラッチ回路のそれぞれに対し同時に遮断動作指示を発行し、それに対する遮断状態を示す前記動作確認信号を受けて当該電源装置がシャットダウンラッチされることを認識する手段と、
前記電源装置の稼働時に故障診断を行う場合に、前記二重化構成のシャットダウンラッチ回路のそれぞれに対し個別に遮断動作指示を発行し、それに対する遮断状態を示す前記動作確認信号を受けて前記パルス生成制御回路が前記電圧保持回路の保持電圧で動作を継続できる期間内に対応する前記シャットダウンラッチ回路に対し遮断状態の解除指示を発行し、それに対する通電状態を示す前記動作確認信号を受けて故障診断の終了を確認する手段と、
を備えていることを特徴とするシーケンサシステム。 In a sequencer system comprising a switching-type power supply device and a main body side device using the power supply device as an operating power supply, the power supply device is
A pulse voltage generated by switching control of a DC voltage obtained by rectifying and smoothing the AC voltage is provided in an operating voltage supply line to a pulse generation control circuit for applying to the primary winding of the transformer, Two shutdown latch circuits which can maintain and release the supply line in accordance with an instruction and can release the supply line, and the other enables the supply line to be disconnected even when the other cannot be disconnected. A shutdown latch circuit configured;
A capacitor provided between the output terminal of the shutdown latch circuit in the duplex configuration and the operating voltage application terminal of the pulse generation control circuit, and charged by the output voltage of the shutdown latch circuit in the duplex configuration, and after the output voltage disappears Is a voltage holding circuit having a diode that prevents the charge of the capacitor from flowing out to the shutdown latch circuit side;
An operation confirmation circuit that monitors an output voltage to the voltage holding circuit of the dual-configuration shutdown latch circuit and outputs an operation confirmation signal indicating the cut-off state and the energization state to the main body side device;
The main body side device is:
When an output voltage abnormality of the power supply device is detected, a shutoff operation instruction is issued simultaneously to each of the redundantly configured shutdown latch circuits, and the power supply device is shut down and latched in response to the operation confirmation signal indicating a shutoff state corresponding thereto. Means to recognize that
When failure diagnosis is performed during operation of the power supply device, a cutoff operation instruction is individually issued to each of the redundantly configured shutdown latch circuits, and the pulse generation control is received in response to the operation confirmation signal indicating a cutoff state for the shutdown operation circuit. The circuit issues a shutdown state release instruction to the corresponding shutdown latch circuit within a period during which the operation can be continued with the holding voltage of the voltage holding circuit, and receives the operation confirmation signal indicating the energization state corresponding thereto to perform fault diagnosis. A means of confirming termination,
A sequencer system characterized by comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005327613A JP4584118B2 (en) | 2005-11-11 | 2005-11-11 | Power supply device and sequencer system using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005327613A JP4584118B2 (en) | 2005-11-11 | 2005-11-11 | Power supply device and sequencer system using the same |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007135347A JP2007135347A (en) | 2007-05-31 |
| JP2007135347A5 JP2007135347A5 (en) | 2008-03-21 |
| JP4584118B2 true JP4584118B2 (en) | 2010-11-17 |
Family
ID=38156560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005327613A Active JP4584118B2 (en) | 2005-11-11 | 2005-11-11 | Power supply device and sequencer system using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4584118B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8694152B2 (en) | 2010-12-15 | 2014-04-08 | Symbotic, LLC | Maintenance access zones for storage and retrieval systems |
| KR102350530B1 (en) * | 2013-03-15 | 2022-01-14 | 심보틱 엘엘씨 | Automated storage and retrieval system with integral secured personnel access zones and remote rover shutdown |
| TWI642028B (en) | 2013-03-15 | 2018-11-21 | 辛波提克有限責任公司 | Transportation system and automated storage and retrieval system with integral secured personnel access zones and remote rover shutdown |
| JP6153815B2 (en) * | 2013-08-22 | 2017-06-28 | 日立オートモティブシステムズ株式会社 | Electronic control unit for automobile |
| JP6729404B2 (en) * | 2017-01-09 | 2020-07-22 | 株式会社オートネットワーク技術研究所 | In-vehicle power supply device failure detection device and in-vehicle power supply device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156972A (en) * | 1998-11-19 | 2000-06-06 | Yokogawa Electric Corp | Switching power-supply apparatus |
| JP2000324818A (en) * | 1999-05-12 | 2000-11-24 | Fuji Electric Co Ltd | Power supply |
| JP2002320878A (en) * | 2001-04-27 | 2002-11-05 | Pic Kk | Sprinkler head |
| WO2004068686A1 (en) * | 2003-01-28 | 2004-08-12 | Sanken Electric Co., Ltd. | Power supply device |
| JP2005176556A (en) * | 2003-12-15 | 2005-06-30 | Fujitsu Access Ltd | Switching power source apparatus |
-
2005
- 2005-11-11 JP JP2005327613A patent/JP4584118B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156972A (en) * | 1998-11-19 | 2000-06-06 | Yokogawa Electric Corp | Switching power-supply apparatus |
| JP2000324818A (en) * | 1999-05-12 | 2000-11-24 | Fuji Electric Co Ltd | Power supply |
| JP2002320878A (en) * | 2001-04-27 | 2002-11-05 | Pic Kk | Sprinkler head |
| WO2004068686A1 (en) * | 2003-01-28 | 2004-08-12 | Sanken Electric Co., Ltd. | Power supply device |
| JP2005176556A (en) * | 2003-12-15 | 2005-06-30 | Fujitsu Access Ltd | Switching power source apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007135347A (en) | 2007-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5511622B2 (en) | Solar cell module failure diagnosis apparatus and method | |
| JP4584118B2 (en) | Power supply device and sequencer system using the same | |
| JP2000116029A (en) | Backup power supply device | |
| US11411408B2 (en) | Charging system, battery pack, and charger | |
| JP5976074B2 (en) | Computer system and operation method thereof | |
| JP4155307B2 (en) | Control device for air conditioner | |
| JP2007060817A (en) | Power supply unit | |
| JP2007141469A (en) | Fault diagnostic device | |
| JP2005261040A (en) | Inverter apparatus | |
| JP2002010485A (en) | Power supply connecting device, its operation and air- conditioning system | |
| US6535405B2 (en) | Power supply device having two AC power inputs | |
| JP2007316245A (en) | Image forming apparatus | |
| CN104617764A (en) | System for controlling power-up sequence | |
| KR102257317B1 (en) | Source transfer switch with automatic bypass function | |
| JP2003033010A (en) | Power circuit and its protecting circuit and method therefor | |
| JP3218721B2 (en) | Discharge lamp lighting device | |
| JP2002051562A (en) | Power source unit | |
| JP2008133735A (en) | Electronic control unit | |
| JP3792455B2 (en) | Power supply switching circuit for disaster prevention monitoring panel | |
| WO2017047123A1 (en) | Air-conditioning apparatus and method for controlling air-conditioning apparatus | |
| CN116742731B (en) | Control method of vehicle-mounted charging system, vehicle-mounted charging system and vehicle | |
| US11837869B2 (en) | Power supply apparatus | |
| JPH09215176A (en) | Overvoltage protective unit | |
| JP2002051561A (en) | Power source unit and electronic apparatus provided therewith | |
| US20210194251A1 (en) | Power source apparatus and a system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100901 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4584118 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |