JP4579451B2 - Semiconductor device manufacturing method and manufacturing apparatus thereof - Google Patents
Semiconductor device manufacturing method and manufacturing apparatus thereof Download PDFInfo
- Publication number
- JP4579451B2 JP4579451B2 JP2001152220A JP2001152220A JP4579451B2 JP 4579451 B2 JP4579451 B2 JP 4579451B2 JP 2001152220 A JP2001152220 A JP 2001152220A JP 2001152220 A JP2001152220 A JP 2001152220A JP 4579451 B2 JP4579451 B2 JP 4579451B2
- Authority
- JP
- Japan
- Prior art keywords
- chlorine
- ions
- plasma
- semiconductor device
- chlorine atom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、シリコンからなる半導体部材をエッチングする際に所望の加工形状を得ることができる半導体装置の製造方法及びその製造装置に関する。
【0002】
【従来の技術】
近年の半導体素子の分離形成工程には、シリコンからなる半導体基板に溝部を形成し、形成された溝部にシリコン酸化膜を埋め込み、埋め込まれたシリコン酸化膜の表面をCMP(Chemical Mechanical Polishing)法により平坦化することにより、STI(Shallow Trench Isolation)構造と呼ばれる素子分離構造を形成する手法が採用されている。
【0003】
以下、図17を参照しながら半導体装置における従来の素子分離構造の製造方法を説明する。
【0004】
図17(a)〜図17(d)は半導体装置における従来の素子分離構造の製造方法の工程順の断面構成を示している。
【0005】
まず、シリコンからなる半導体基板101の上面に熱酸化法により第1のシリコン酸化膜102を形成し、その後、第1のシリコン酸化膜102の上にシリコン窒化膜103を形成する。続いて、フォトリソグラフィ技術を用いて、シリコン窒化膜103上に所望の分離パターン104aを有するレジスト膜104を形成して、図17(a)の状態を得る。
【0006】
次に、図17(b)に示すように、レジスト膜104をマスクとしたドライエッチング法により、シリコン窒化膜103と第1のシリコン酸化膜102とをエッチングし、その後、アッシングと洗浄とによりレジスト膜104を除去して、分離パターン103aをシリコン窒化膜103及び第1のシリコン酸化膜102に転写する。
【0007】
次に、分離パターン103aが形成された半導体基板101をドライエッチング装置のチャンバに投入し、チャンバの内部を所定の真空度にまで真空排気する。その後、半導体基板101のエッチング用ガス(プロセスガス)をチャンバ内に導入し、プロセスガスをプラズマ化する。プラズマ化したプロセスガスと半導体基板101とを反応させて揮発性の反応生成物を形成し、該反応生成物を真空排気することによってエッチングが進行する。シリコンに対するドライエッチングにおいては、プロセスガスに塩素(Cl2 )又は臭化水素(HBr)等のハロゲンを含む混合ガスを用いる。
【0008】
半導体基板101のエッチングには、分離パターン103aの寸法の微細化により、高い加工精度が要求されるため、2電源方式のドライエッチング装置、例えば、プラズマ生成用のソース電源とプラズマをエッチング対象物に引き込むバイアス電源とを有する誘導結合(ICP)型プラズマエッチング装置を用いて、プラズマ密度が1×1016/m3 以上の高密度プラズマを発生させる。このプラズマエッチングにより、半導体基板101に素子分離構造形成用の溝部101aが形成され、ドライエッチング時に形成された堆積物を洗浄により除去して、図17(c)に示す状態を得る。
【0009】
次に、溝部101aの表面の表面準位を低減するため、熱酸化法により溝部101aの側壁及び底部を酸化する。その後、素子分離用の第2のシリコン酸化膜をシリコン窒化膜103上に溝部101aを埋め込むように堆積する。続いて、堆積した第2のシリコン酸化膜をCMP法等により平坦化し、さらに、シリコン窒化膜103及び第1のシリコン酸化膜102をウエットエッチにより除去することにより、図17(d)に示すように、第2のシリコン酸化膜からなる素子分離構造105が形成される。
【0010】
【発明が解決しようとする課題】
しかしながら、前記従来のシリコン基板101に対する高密度プラズマによるドライエッチング方法は、塩素ガスのみでエッチングを行なうと、図17(c)に示すように、溝部101aの側壁下部に小さな溝(局所溝)101bが形成され、局所溝101bによりシリコン基板101に結晶欠陥を生ずるという問題を有している。
【0011】
また、この局所溝101bの発生を抑制するために、臭化水素と塩素との混合ガスを用いるとエッチング速度が低下するという問題を有している。
【0012】
また、エッチングに臭化水素ガスを用いた場合に、エッチングのマスクとなるシリコン窒化膜103に対して高いエッチング選択比を得られず、加工精度が悪くなるという問題をも有している。
【0013】
本発明は、前記従来の問題を解決し、シリコン部材をドライエッチングする際の開口部の側端下部に生じる局所溝の形成を抑制し、且つシリコン窒化膜に対する高い選択比を持ちながらエッチングを行なえるようにすることを目的とする。
【0014】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、シリコン部材のエッチングに用いる高密度プラズマに塩素分子を含ませる構成とする。
【0015】
具体的に、本発明に係る半導体装置の製造方法は、シリコンからなる半導体部材上に開口部を有するマスクパターンを形成する第1の工程と、マスクパターンが形成された半導体部材を、塩素分子イオンを含む高密度プラズマを用いてエッチングする第2の工程とを備えている。
【0016】
本発明の半導体装置の製造方法によると、シリコンからなる半導体部材に対して、塩素原子イオンよりも反応性が低い塩素分子イオンを含むプラズマを照射してエッチングすることにより、開口部の側端下部に生じる局所的なエッチングを抑制することができる。また、塩素分子イオンを含むプラズマを用いてエッチングすることにより、塩素原子イオンを多く含む場合と比べて、塩素プラズマのシリコンに対する反応性が小さくなるため、シリコン窒化膜に対する高い選択比をも得ることができる。
【0017】
本発明の半導体装置の製造方法において、第2の工程は高密度プラズマを圧力が約4Pa以上の雰囲気で生成することが好ましい。
【0018】
本発明の半導体装置の製造方法において、第2の工程は高密度プラズマを標準状態で体積1l当たり約0.3ml以上の酸素を添加して生成することが好ましい。
【0019】
本発明の半導体装置の製造方法において、第2の工程は高密度プラズマを約20MHz以上の周波数を持つプラズマ発生電源を用いて生成することが好ましい。
【0020】
本発明の半導体装置の製造方法において、第2の工程は半導体部材に塩素分子イオンを選択的に加速して照射することが好ましい。
【0021】
この場合に、塩素分子イオンは周期が0.1μs〜100μsのバイアス電力を間欠的に印加することにより選択的に加速されることが好ましい。
【0022】
さらに、この場合に、バイアス電力を間欠的に印加する周期が、塩素原子イオンがプラズマシースを通過できる時間程度であることが好ましい。
【0023】
本発明の半導体装置の製造方法において、マスクパターンがシリコン窒化膜からなることが好ましい。
【0024】
本発明に係る第1の半導体装置の製造装置は、シリコンからなるエッチング対象部材を収納する反応室と、反応室に設けられエッチング対象部材に照射する塩素分子イオン及び塩素原子イオンを含むプラズマを生成するプラズマ生成手段と、生成された塩素分子イオンのイオン量及び塩素原子イオンのイオン量を分析するイオン量分析手段と、イオン量分析手段の分析結果に基づいてプロセスパラメータを調節するプロセスパラメータ制御手段とを備え、プロセスパラメータ制御手段は塩素分子イオンのイオン量と塩素原子イオンのイオン量との比の値をほぼ所定の値に保つ。
【0025】
第1の半導体装置の製造装置によると、プラズマ生成手段により生成された塩素分子イオンのイオン量及び塩素原子イオンのイオン量を分析するイオン量分析手段と、各イオン量の分析結果に基づいて塩素分子イオンのイオン量と塩素原子イオンのイオン量との比の値をほぼ所定の値に保つプロセスパラメータ制御手段とを備えているため、本発明に係る半導体装置の製造方法を実現できる半導体装置の製造装置を得ることができる。
【0026】
第1の半導体装置の製造装置において、イオン量分析手段がプラズマ発光分光分析装置であることが好ましい。
【0027】
本発明に係る第2の半導体装置の製造装置は、シリコンからなるエッチング対象部材を収納する反応室と、エッチング対象部材に照射するための塩素ガスを含むプラズマを生成するプラズマ生成手段と、生成されたプラズマから塩素分子イオンを分離するイオン分離手段と、分離された塩素分子イオンを反応室に選択的に導入するイオン導入手段とを備えている。
【0028】
第2の半導体装置の製造装置によると、プラズマ生成手段により生成されたプラズマから塩素分子イオンを分離するイオン分離手段と、分離された塩素分子イオンを反応室に選択的に導入するイオン導入手段とを備えているため、本発明に係る半導体装置の製造方法を実現できる半導体装置の製造装置を得ることができる。
【0029】
本発明に係る第3の半導体装置の製造装置は、シリコンからなるエッチング対象部材を収納する反応室と、反応室に設けられエッチング対象部材に照射する塩素分子イオン及び塩素原子イオンを含むプラズマを生成するプラズマ生成手段と、生成された塩素分子イオンのイオンエネルギー及び塩素原子イオンのイオンエネルギーを分析するイオンエネルギー分析手段と、イオンエネルギー分析手段の分析結果に基づいて、塩素分子イオンのイオンエネルギーを塩素原子イオンのイオンエネルギーと比べて高くなるように、パルスの振幅、周期又はデューティ比を調節するパルス制御手段と、パルス制御手段からの制御信号を受け、プラズマ生成手段のバイアス電源を制御するパルス生成手段とを備えている。
【0030】
第3の半導体装置の製造装置によると、プラズマ生成手段により生成された塩素分子イオンのイオンエネルギー及び塩素原子イオンのイオンエネルギーを分析するイオンエネルギー分析手段と、塩素分子イオンのイオンエネルギーを塩素原子イオンのイオンエネルギーと比べて高くなるように、パルスの振幅、周期又はデューティ比を調節するパルス制御手段とを備えているため、本発明に係る半導体装置の製造方法を実現できる半導体装置の製造装置を得ることができる。
【0031】
【発明の実施の形態】
(第1の実施形態)
本発明の第1の実施形態について図面を参照しながら説明する。
【0032】
図1(a)〜図1(d)は本発明の第1の実施形態に係る半導体装置における素子分離構造の製造方法の工程順の断面構成を示している。
【0033】
まず、シリコンからなる半導体基板11の上面に熱酸化法により第1のシリコン酸化膜12を形成し、その後、CVD法等を用いて、第1のシリコン酸化膜12の上にシリコン窒化膜13を形成する。続いて、フォトリソグラフィ法により、シリコン窒化膜13上に素子分離構造の設計パターンである分離パターン14aを有するレジスト膜14を形成して、図1(a)の状態を得る。
【0034】
次に、図1(b)に示すように、レジスト膜14をマスクとしてシリコン窒化膜13と第1のシリコン酸化膜12とをドライエッチング法によりエッチングし、その後、アッシングと洗浄とによりレジスト膜14を除去して、シリコン窒化膜13及び第1のシリコン酸化膜12に分離パターン14aが転写されてなる分離パターン13aを形成する。
【0035】
次に、分離パターン13aが形成された半導体基板11をドライエッチング装置、例えば誘導結合型プラズマエッチング装置のチャンバに投入し、チャンバの内部を所定の真空度にまで真空排気する。その後、ソース電力が約600Wで、バイアス電力が約200Wで、塩素(Cl2 )ガスの流量が約150ml/minの条件でドライエッチングを行なう。このときのチャンバ内の圧力(プロセス圧力)は約4Pa以上とすることが好ましく、ここでは、例えば約7Paに設定する。この条件でエッチングを行なうことにより、半導体基板11に素子分離構造形成用の溝部11aがその側端下部に局所溝を生じることなく形成される。この後、半導体基板11のドライエッチング時に形成された堆積物を洗浄により除去すると、図1(c)に示すようになる。なお、プラズマ密度は1×1016/m3 以上に設定しており、本願明細書では、この状態のプラズマを高密度プラズマと呼ぶことにする。
【0036】
次に、溝部11aの表面の表面準位を低減するため、熱酸化法により溝部11aの側壁及び底部(以下、トレンチ側壁と称す。)を酸化する。その後、CVD法により、素子分離用の第2のシリコン酸化膜をシリコン窒化膜13上に溝部11aを埋め込むように堆積する。続いて、堆積した第2のシリコン酸化膜の上面をCMP法等により平坦化し、さらに、シリコン窒化膜13及び第1のシリコン酸化膜12をウエットエッチにより除去することにより、図1(d)に示すように、第2のシリコン酸化膜からなる素子分離構造15を形成する。
【0037】
以下、第1の実施形態において、プロセス圧力を約4Pa以上に設定することにより、溝部11aの側端下部に局所溝が形成されず、且つ、シリコン窒化膜13に対して高い選択比が確保される理由を説明する。
【0038】
図2はプロセス圧力に対する対シリコン窒化膜の選択比及び局所溝の深さの各依存性を示している。図2から、局所溝の深さはプロセス圧力を約4Pa以上とすることにより急激に低下し、シリコン窒化膜の選択比も大きく向上していることが分かる。
【0039】
図3はプロセス圧力がそれぞれ、0.7Pa、1.3Pa、4.0Pa及び7.0Paのときの各プラズマ発光分光の分光強度(相対値)の分析結果を示している。図3において、256nm及び309nmは塩素分子(Cl2 )の発光ピークを示し、726nm、741nm及び755nmは塩素原子(Cl)による発光ピークを示している。図3から分かるように、プロセス圧力を増大させるに従って、塩素分子(Cl2 )の発光ピークは大きくなり、逆に塩素原子(Cl)のピークは小さくなっている。
【0040】
図4はプロセス圧力に対する発光ピークが726nmの塩素原子と256nmの塩素分子との発光強度比の依存性を示している。図4からプロセス圧力を増大させると、塩素原子と塩素分子との発光強度比の値は低下することが分かる。
【0041】
従って、図4において塩素原子と塩素分子との発光強度比を約0.15以下に維持すると、図2に示した局所溝深さ及び対シリコン窒化膜選択比のデータから、局所溝の形成を抑制でき且つ選択比40以上を確保できることが分かる。すなわち、塩素原子と塩素分子との発光強度比が局所溝深さと対シリコン窒化膜選択比とのプロセスパラメータとして採用できることが分かる。
【0042】
ここで、図5を参照しながら塩素原子によって局所溝が形成される理由を説明する。
【0043】
シリコンからなる半導体基板11をエッチングする際に、高いエネルギーを持った塩素イオン106が溝部11aに入射する。塩素イオン106は入射角分布を有しているため、塩素イオン106の一部が側壁に衝突して反射される。このため、溝部11aの側端下部に塩素イオン106が集中する。このとき、塩素原子イオンは塩素分子イオンと比べて反応性が高く、入射する塩素イオン106に塩素原子の割合が高いと、溝部11aの側端下部のエッチング速度が局所的に増速されるため、局所溝11bが形成される。
【0044】
従って、入射する塩素イオン106のうち塩素分子イオンの割合を高くすることによって局所溝11bの形成を抑制することができる。また、同様に塩素分子イオンの割合を高くしてエッチングすることにより、シリコン窒化膜13に対して高いエッチング選択比を確保することができる。
【0045】
(第2の実施形態)
以下、本発明の第2の実施形態について図面を参照しながら説明する。
【0046】
図6(a)〜図6(d)は本発明の第2の実施形態に係る半導体装置における素子分離構造の製造方法の工程順の断面構成を示している。
【0047】
まず、シリコンからなる半導体基板11の上面に熱酸化法により第1のシリコン酸化膜12を形成し、その後、CVD法等を用いて、第1のシリコン酸化膜12の上にシリコン窒化膜13を形成する。続いて、フォトリソグラフィ法により、シリコン窒化膜13上に素子分離構造の設計パターンである分離パターン14aを有するレジスト膜14を形成して、図6(a)の状態を得る。
【0048】
次に、図6(b)に示すように、レジスト膜14をマスクとしてシリコン窒化膜13と第1のシリコン酸化膜12とをドライエッチング法によりエッチングし、その後、アッシングと洗浄とによりレジスト膜14を除去して、シリコン窒化膜13及び第1のシリコン酸化膜12に分離パターン14aが転写されてなる分離パターン13aを形成する。
【0049】
次に、分離パターン13aが形成された半導体基板11をドライエッチング装置、例えば誘導結合型プラズマエッチング装置のチャンバに投入し、チャンバの内部を所定の真空度にまで真空排気する。その後、ソース電力が約600Wで、バイアス電力が約200Wで、プロセス圧力が約1.3Paで塩素(Cl2 )ガスの流量が約150ml/minの条件でドライエッチングを行なう。さらに、プロセスガスとしてチャンバの体積1l当たり0.3ml以上の酸素(O2 )ガスを添加する。第2の実施形態においては、チャンバの容積が26lのエッチング装置を用いているため、例えば約8ml/minの酸素ガスを添加している。
この条件でエッチングを行なうことにより、半導体基板11に素子分離構造形成用の溝部11aがその側端下部に局所溝を生じることなく形成される。この後、半導体基板11のドライエッチング時に形成された堆積物を除去する洗浄を行なうと、図6(c)に示すようになる。
【0050】
次に、溝部11aの表面の表面準位を低減するため、熱酸化法により溝部11aのトレンチ側壁を酸化する。その後、CVD法により、素子分離用の第2のシリコン酸化膜をシリコン窒化膜13上に溝部11aを埋め込むように堆積する。
続いて、堆積した第2のシリコン酸化膜の上面をCMP法等により平坦化し、さらに、シリコン窒化膜13及び第1のシリコン酸化膜12をウエットエッチにより除去することにより、図6(d)に示すように、第2のシリコン酸化膜からなる素子分離構造15を形成する。
【0051】
以下、第2の実施形態においてはプロセス圧力を約1.3Paとして4Pa以下に設定しているにもかかわらず、体積1l当たり0.3ml以上の酸素ガスをプロセスガスに添加することにより、溝部11aの側端下部に局所溝が形成されずにエッチングを行なえる理由を説明する。
【0052】
図7は誘導結合型プラズマエッチング装置を用いた場合の、酸素流量に対する発光ピークが726nmの塩素原子と256nmの塩素分子との発光強度比及び局所溝の深さの各依存性を示している。ここでは、ソース電力を約600Wとし、バイアス電力を約200Wとし、プロセス圧力を約1.3Paとしている。
【0053】
図7に示すように、塩素ガスに酸素ガスを添加することによって、プロセス圧力が4Pa以下であっても、発光強度比を0.15以下に維持することができるため、局所溝の形成を抑制することができる。これは、酸素によって、塩素分子の塩素原子への解離が抑制されるためであると考えられる。
【0054】
このように、第2の実施形態は、第1の実施形態と異なり、プロセス圧力の自由度が向上する。
【0055】
(第3の実施形態)
以下、本発明の第3の実施形態に係る半導体装置における素子分離構造の製造方法について図面を参照しながら説明する。
【0056】
図8はシリコン基板に対するエッチングに、一般的な周波数である13.56MHzのソース電源を持つ誘導結合型ドライエッチング装置と、周波数が通常値よりも高い20MHzのソース電源を持つ平行平板型ドライエッチング装置とを用いた場合の、プラズマ発光分光分析による発光ピークが726nmの塩素原子と256nmの塩素分子との発光強度比と局所溝の深さとをそれぞれ比較して示している。
【0057】
ここでは、いずれもソース電力を約600Wとし、バイアス電力を約200Wとし、プロセス圧力を約1.3Paとし、塩素(Cl2 )ガスの流量を約150ml/minとしている。
【0058】
図8から分かるように、高密度プラズマを発生するソース電源を通常値よりも高い20MHzとすると、通常のソース電源の周波数である13.56MHzの場合と比べて発光強度比の値は小さくなり、0.15程度となる。これに伴い、局所溝の深さも減少し、周波数が20MHzの場合は局所溝の深さが1nm以下となって、不具合が生じない程度の深さとなっている。
【0059】
このように、第3の実施形態によると、シリコン部材に対するエッチングにおいて、プラズマを発生させる電源周波数を通常値よりも高い20MHz、又はそれ以上、例えば100MHzとすることによって局所溝の形成を抑制することができる。これは、電源周波数が大きいと、塩素分子の塩素原子への解離度が小さくなるためであると考えられる。これにより、プロセス圧力又はエッチングガスの組成比等を自由に設定できるようになる。
【0060】
(第4の実施形態)
以下、本発明の第4の実施形態について図面を参照しながら説明する。
【0061】
図9は本発明の第4の実施形態に係る半導体装置の製造装置である誘導結合型プラズマエッチング装置を模式的に示している。
【0062】
図9に示すように、第4の実施形態に係るドライエッチング装置50Aは、反応室51と、該反応室51の上部に誘電体板52を介して設けられた誘導コイル53と、反応室51の底部に設けられ、エッチング対象物である基板70を保持する下部電極54とを備えている。
【0063】
誘導コイル53は、一端が接地され他端がソース電源55と接続されている。
下部電極54は、ブロッキングキャパシタ56を介してバイアス電源57と接続されている。
【0064】
反応室51の側壁には、プロセスガスの導入用のガス導入管58と、プロセスガス中の塩素原子イオンと塩素分子イオンとの組成比を観察(モニタ)するための光ファイバ59の一端とが設けられている。
【0065】
光ファイバ59の他端は、イオン量分析手段としての発光分析器60と接続され、発光分析器60はプロセスパラメータ制御装置61と接続されている。
【0066】
以下、前記のように構成されたドライエッチング装置50Aの動作を説明する。
【0067】
まず、例えばシリコンからなるエッチング対象部材である基板70を下部電極54の上に保持する。次に、エッチングガスであるプロセスガスをガス導入管58を通して反応室51に導入し、プロセスガスを所定の圧力及び流量となるようにプロセスパラメータ制御装置61によって調節する。さらに、ソース電源55から誘導コイル53に高周波電力を印加して、反応室51に塩素プラズマを放電させ、バイアス電源56にもバイアス電力を印加して、基板70のエッチングを開始する。ここでは、例えば、各プロセスパラメータである、プロセス圧力を約5Paとし、ソース電力を約600Wとし、バイアス電力を約200Wとし、塩素(Cl2 )ガスの流量を約150ml/minとし、酸素(O2 )ガスの流量を約5ml/minとして基板70のエッチングを行なう。
【0068】
エッチング中に、光ファイバ59を通して、塩素プラズマの発光光を分光分析器60に取り込み、1波長以上のピーク強度値を抽出する。抽出したピーク強度値に基づいて演算を施す。例えば、第4の実施形態においては、波長が726nmの塩素原子イオンと波長が256nmの塩素分子イオンとを抽出し、その発光強度比(726nm強度/256nm強度)の値を求める。
【0069】
この演算結果を発光分析器60からプロセスパラメータ制御装置61に入力し、演算結果が所定の条件を満たすように、該プロセスパラメータ制御装置61によって1つ以上のプロセスパラメータを変化させる。
【0070】
例えば、発光強度比の演算結果が0.10となるように酸素の流量を変化させる。第2の実施形態で説明したように、酸素流量を増大させるにつれて726nm強度/256nm強度の比の値は小さくなるため、酸素流量を調節することにより、演算結果を所定値、すなわち0.10を維持することができる。
【0071】
以上のように、第4の実施形態によると、例えば、シリコンからなる基板70に溝部を形成するような場合に、プロセス変動により溝部の側端下部に生じる局所溝を抑制することができるため、半導体装置を基板70上に安定して製造することができる。
【0072】
なお、第4の実施形態においては、エッチングガスから生成されるプラズマのモニタに発光分光方式を用いているが、これに限られず、質量分析法、赤外吸収分析法又はレーザー誘起蛍光法等、他の方式を用いても同様の効果を得ることができる。
【0073】
(第5の実施形態)
以下、本発明の第5の実施形態について図面を参照しながら説明する。
【0074】
図10は本発明の第5の実施形態に係る半導体装置の製造装置である誘導結合型プラズマエッチング装置を模式的に示している。図10において、図9に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図10に示すように、第5の実施形態に係るドライエッチング装置50Bは、反応室51と誘導コイル53との間に、質量分析器であってイオン分離手段としての塩素原子分離用マグネット62が設けられていることを特徴とする。また、塩素原子分離用マグネット62と誘電体板52との間にプラズマ発生室63が設けられ、該プラズマ発生室63にガス導入管58が設けられている。
【0075】
第5の実施形態に係るドライエッチング装置50Bは、塩素プラズマから塩素原子イオンを分離できるため、イオン量分析手段やプロセスパラメータ制御装置が不要となる。
【0076】
以下、前記のように構成されたドライエッチング装置50Bの動作を説明する。
【0077】
まず、例えばシリコンからなるエッチング対象部材である基板70を下部電極54の上に保持する。次に、エッチングガスであるプロセスガスをガス導入管58を通してプラズマ発生室63に導入し、プロセスガスを所定の圧力及び流量となるように調節する。さらに、ソース電源55から誘導コイル53に高周波電力を印加して、プラズマ発生室63に塩素プラズマを放電させる。プラズマ発生室63内で発生した塩素原子イオン及び塩素分子イオンは、塩素原子分離用マグネット62に入射される。この塩素原子分離用マグネット62によりプラズマ中の塩素原子イオンは取り除かれるため、反応室51には塩素分子イオンのみが導入される。その後、バイアス電源57により形成された電界に加速された塩素分子イオンは基板70に入射することによってエッチングが進行する。
【0078】
図11は塩素原子分離用マグネット62の有無による局所溝の深さをそれぞれ示している。ここでは、プロセスパラメータの一例として、ソース電力を約600Wとし、バイアス電力を約200Wとし、プロセス圧力を約1.3Paとし、塩素(Cl2 )ガスの流量を約150ml/minとしてエッチングを行なっている。図11に示すように、第5の実施形態においては原理的に塩素分子イオンのみを含むプラズマによりエッチングを行なうため、局所溝が全く発生しない。
【0079】
(第6の実施形態)
以下、本発明の第6の実施形態について図面を参照しながら説明する。
【0080】
図12(a)〜図12(d)は本発明の第6の実施形態に係る半導体装置における素子分離構造の製造方法の工程順の断面構成を示している。
【0081】
まず、シリコンからなる半導体基板11の上面に熱酸化法により第1のシリコン酸化膜12を形成し、その後、CVD法等を用いて、第1のシリコン酸化膜12の上にシリコン窒化膜13を形成する。続いて、フォトリソグラフィ法により、シリコン窒化膜13上に素子分離構造の設計パターンである分離パターン14aを有するレジスト膜14を形成して、図12(a)の状態を得る。
【0082】
次に、図12(b)に示すように、レジスト膜14をマスクとしてシリコン窒化膜13と第1のシリコン酸化膜12とをドライエッチング法によりエッチングし、その後、アッシングと洗浄とによりレジスト膜14を除去して、シリコン窒化膜13及び第1のシリコン酸化膜12に分離パターン14aが転写されてなる分離パターン13aを形成する。
【0083】
次に、分離パターン13aが形成された半導体基板11をドライエッチング装置、例えば誘導結合型プラズマエッチング装置のチャンバに投入し、チャンバの内部を所定の真空度にまで真空排気する。
【0084】
その後、ソース電力が約600Wで、バイアス電力が約200Wで、プロセス圧力が約1.3Paで塩素(Cl2 )ガスの流量が約150ml/minの条件でドライエッチングを行なう。このとき、下部電極に印加するバイアス電力を0.1μs〜100μsの周期のうちの適当な周期で且つ間欠的に印加する。例えば、ここでは、600Wのバイアス電力を4.4μs周期で間欠的に印加してエッチングを行なう。この条件でエッチングを行なうことにより、半導体基板11に素子分離構造形成用の溝部11aがその側端下部に局所溝を生じることなく形成される。この後、半導体基板11のドライエッチング時に形成された堆積物を除去する洗浄を行なうと、図12(c)に示す状態を得る。
【0085】
次に、溝部11aの表面の表面準位を低減するため、熱酸化法により溝部11aのトレンチ側壁を酸化する。その後、CVD法により、素子分離用の第2のシリコン酸化膜をシリコン窒化膜13上に溝部11aを埋め込むように堆積する。
続いて、堆積した第2のシリコン酸化膜の上面をCMP法等により平坦化し、さらに、シリコン窒化膜13及び第1のシリコン酸化膜12をウエットエッチにより除去することにより、図12(d)に示すように、第2のシリコン酸化膜からなる素子分離構造15を形成する。
【0086】
以下、第6の実施形態において、0.1μs〜100μsのうちの適当な周期で間欠的にバイアス電力を印加することにより、溝部の側端下部に局所溝が形成されることなくエッチングを行なえる理由を説明する。
【0087】
図13は第6の実施例に係る半導体装置の製造方法よってドライエッチングを行なう際のチャンバ内の様子を模式的に表わしている。
【0088】
図13に示すように、ソース電力が、エッチング対象物である基板70の上方の塩素ガスに印加されることにより、塩素プラズマ72が発生し、発生した塩素プラズマ72中には、塩素ガスがイオン化されてなる塩素原子イオン72a及び塩素分子イオン72bが含まれる。バイアス電源57によりバイアス電力が印加されると、基板70の上側に生成されるプラズマシース73に電界が生じ、該プラズマシース73に入射した塩素原子イオン72aと塩素分子イオン72bとは、生じた電界によって加速され、高い運動エネルギーを獲得して基板70に入射することによってエッチングが進行する。前述したように、局所溝は高いエネルギーを持った塩素原子イオン72aが基板70に入射することによって発生する。
【0089】
ところで、塩素分子イオン72bは塩素原子イオン72aに対して2倍の質量を有している。このため、バイアス電源57が連続的に印加されている場合には、塩素分子イオン72bがプラズマシース73を通過する時間は、塩素原子イオン72aの約1.41倍となる。従って、バイアス電力の印加周期を、塩素原子イオン72aがプラズマシース73を通過する時間と同程度に設定することにより、高いエネルギーを持った塩素原子イオン72aをほとんど増加させることなく、塩素分子イオン72bを選択的に加速することができる。
【0090】
以下、バイアス電力の印加周期を塩素原子イオン72aがプラズマシース73を通過する時間と同程度に設定することにより、塩素分子イオン72bを選択的に加速することができる理由を詳述する。
【0091】
図14(a)はバイアス電源57から出力されるパルス波形を示し、図14(b)は塩素原子(Cl)イオンと塩素分子(Cl2 )イオンとにパルスバイアスを印加した場合の各イオンの速度を示し、図14(c)は塩素原子イオンと塩素分子イオンとにパルスバイアスを印加した場合の各イオンが進行する距離を示し、図14(d)は塩素原子イオンと塩素分子イオンとにパルスバイアスを印加した場合の各イオンのイオンエネルギーを示している。
【0092】
第6の実施形態においては、プラズマシース73の厚さを10mmとし、バイアス電圧を495Vとし、バイアス電圧のパルス周期を4.0μsとし、デューティ比を0.5としている。これにより、パルスの1周期で塩素原子イオンの進行距離がプラズマシース73の厚さと一致するようにしている。
【0093】
図14(b)に示すように、パルスバイアスがオン状態、すなわちパルスの前半の半周期では、塩素原子イオン及び塩素分子イオンは共に電界により加速され、塩素原子イオンの方が塩素分子イオンよりも質量が小さいため、より大きく加速されて速度が増加する。
【0094】
また、図14(c)から分かるように、パルスバイアスの1周期後に、塩素原子イオンの進行距離が1.0×10-2m、すなわち10mmとなって基板70に到達するため、塩素原子イオンはバイアスパルスの2周期目のオン状態による電界で加速されない。一方、塩素分子イオンは速度が小さいため、基板70に未だ到達していないので、バイアスパルスの2周期目のオン状態の電界によって再度加速されて、図14(d)に示すように、結果的に塩素原子イオンよりも大きいエネルギーを得ることができる。
【0095】
次に、図15(a)〜図15(c)は、プラズマシース73の厚さを10mmとし、バイアス電圧を500Vとし、デューティ比を0.5とした場合のシミュレーション結果を示している。ここで、図15(a)はパルス周期に対する塩素原子イオンと塩素分子イオンとの各イオン速度を示し、図15(b)はパルス周期に対する塩素原子イオンと塩素分子イオンとの各イオンエネルギーを示し、図15(c)はパルス周期に対する塩素分子イオンと塩素原子イオンとのイオンエネルギーとの比を示している。
【0096】
図15(c)から、バイアス電源のパルスの周期を塩素原子イオンがプラズマシースの端部(基板70)に到達する時間、すなわち、1パルスでシース端に到達する時間に設定することが最も効果が大きいことが分かり、このシミュレーション結果では、塩素分子イオンのイオンエネルギーを塩素原子イオンの約1.8倍にまで高めることができる。また、パルス周期は長すぎても、逆に短すぎても塩素分子イオンを選択的に加速する効果は得られない。
【0097】
第6の実施形態においては、プラズマシースの厚さは10mmであり、シース電界は400Vである。このときの最適バイアスの印加周期は4.4μsであることから、バイアス電力の印加周期を4.4μs程度とすることにより、局所溝が形成されないようにエッチングすることができる。
【0098】
(第7の実施形態)
以下、本発明の第7の実施形態について図面を参照しながら説明する。
【0099】
図16は本発明の第7の実施形態に係る半導体装置の製造装置である誘導結合型プラズマエッチング装置を模式的に示している。図16において、図9に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【0100】
第7の実施形態に係るドライエッチング装置50Cは、生成したプラズマのイオンエネルギーを分析するイオンエネルギー分析装置64と、該イオンエネルギー分析装置64からの分析結果を受け、塩素分子イオンのイオンエネルギーを塩素原子イオンのイオンエネルギーと比べて高くなるように、パルスの振幅、周期又はデューティ比を調節するパルス制御装置65と、該パルス制御装置65からの制御信号が入力され、バイアス電源57を制御するパルスジェネレータ66とを有している。
【0101】
イオンエネルギー分析装置64は反応室51の下側に設けられており、該イオンエネルギー分析装置64にはプラズマ化されたイオンが反応室51内の下部電極54の側端部に開口部を持つイオンサンプリング用オリフィス67を通じて取り込まれる。
【0102】
以下、前記のように構成されたドライエッチング装置50Cの動作を説明する。
【0103】
まず、例えばシリコンからなるエッチング対象部材である基板70を下部電極54の上に保持する。次に、エッチングガスであるプロセスガスをガス導入管58を通して反応室51に導入し、プロセスガスを所定の圧力及び流量となるように調節する。さらに、ソース電源55から誘導コイル53に高周波電力を印加して、反応室51に塩素プラズマを放電させ、バイアス電源56にもバイアス電力を印加して、基板70のエッチングを開始する。このとき、イオンサンプリング用オリフィス67を通して入射された塩素原子イオン及び塩素分子イオンのそれぞれのイオンエネルギーをイオンエネルギー分析装置64を用いて分析する。パルス制御装置65は、この分析結果を受け、高いエネルギーを持つ塩素原子イオンの数をより少なく、且つ塩素分子イオンのイオンエネルギーが塩素原子イオンのイオンエネルギーよりも高くなるようにパルスの振幅、パルスの周期又はパルスのデューティ比にフィードバックして、パルスジェネレータ66に制御信号を出力する。
【0104】
パルスジェネレータ66はパルス制御装置65からの制御信号に基づいて、電源パルスを発生し、発生した電源パルスによりバイアス電源57を動作させることによって間欠的に電力を印加する。
【0105】
このように、第7の実施形態によると、エッチング条件が変更されてプラズマシースの厚さ又はシース電界が変化してしまう場合でも、最適な間欠バイアス電力を印加することができるため、局所溝の発生を確実に抑制することができる。
【0106】
【発明の効果】
本発明に係る半導体装置の製造方法によると、シリコンからなる半導体部材に対して、塩素分子イオンを含むプラズマを照射してエッチングすると、塩素原子イオンを多く含む場合と比べて、塩素プラズマのシリコンに対する反応性が小さくなるため、開口部の側端下部に生じる局所的なエッチングを抑制することができる。その上、シリコン窒化膜に対する高いエッチング選択比をも得ることができる。
【図面の簡単な説明】
【図1】(a)〜(d)は本発明の第1の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図2】本発明の第1の実施形態に係る半導体装置の製造方法におけるプロセス圧力に対する対シリコン窒化膜の選択比及び局所溝の深さの各依存性を示している。
【図3】本発明の第1の実施形態に係る半導体装置の製造方法におけるプロセス圧力ごとの各プラズマ発光分光の分光強度を示すグラフである。
【図4】本発明の第1の実施形態に係る半導体装置の製造方法におけるプロセス圧力に対する発光ピークが726nmの塩素原子と256nmの塩素分子との発光強度比の依存性を示すグラフである。
【図5】シリコン部材に局所溝が形成される形成機構を説明する模式的な断面図である。
【図6】(a)〜(d)は本発明の第2の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図7】本発明の第2の実施形態に係る半導体装置の製造方法における酸素流量に対する発光ピークが726nmの塩素原子と256nmの塩素分子との発光強度比及び局所溝の深さの各依存性を示すグラフである。
【図8】本発明の第3の実施形態に係る半導体装置の製造方法における、周波数が13.56MHzのソース電源を持つ誘導結合型ドライエッチング装置と、周波数が20MHzのソース電源を持つ平行平板型ドライエッチング装置とを用いた場合の発光ピークが726nmの塩素原子と256nmの塩素分子との発光強度比と局所溝の深さとをそれぞれ比較したグラフである。
【図9】本発明の第4の実施形態に係る半導体装置の製造装置を模式的に示す構成図である。
【図10】本発明の第5の実施形態に係る半導体装置の製造装置を模式的に示す構成図である。
【図11】本発明の第5の実施形態に係る半導体装置の製造装置において塩素原子分離用マグネットを用いた場合と用いない場合のそれぞれの局所溝の深さを示すグラフである。
【図12】(a)〜(d)は本発明の第6の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図13】本発明の第6の実施形態に係る半導体装置の製造方法を説明するためのドライエッチング中のチャンバ内のプラズマの様子を示す模式図である。
【図14】(a)〜(d)は本発明の第6の実施形態に係る半導体装置の製造方法の原理を示し、(a)はバイアス電源から出力されるパルスの波形図であり、(b)は塩素原子イオンと塩素分子イオンとにパルスバイアスを印加した場合の各イオン速度を示すグラフであり、(c)は塩素原子イオンと塩素分子イオンとにパルスバイアスを印加した場合の各イオンの進行距離を示すグラフであり、(d)は塩素原子イオンと塩素分子イオンとにパルスバイアスを印加した場合の各イオンのイオンエネルギーを示すグラフである。
【図15】(a)〜(c)は本発明の第6の実施形態に係る半導体装置の製造方法のシミュレーション結果を示し、(a)はパルス周期に対する塩素原子イオンと塩素分子イオンとの各イオン速度を示すグラフであり、(b)はパルス周期に対する塩素原子イオンと塩素分子イオンとの各イオンエネルギーを示すグラフであり、(c)はパルス周期に対する塩素分子イオンと塩素原子イオンとのイオンエネルギーとの比を示すグラフである。
【図16】本発明の第7の実施形態に係る半導体装置の製造装置を模式的に示す構成図である。
【図17】(a)〜(d)は従来の半導体装置における素子分離構造の製造方法を示す工程順の構成断面図である。
【符号の説明】
11 半導体基板
11a 溝部
11b 局所溝
12 第1のシリコン酸化膜
13 シリコン窒化膜
13a 分離パターン
14 レジスト膜
14a 分離パターン
15 素子分離構造
106 塩素イオン
50A ドライエッチング装置
50B ドライエッチング装置
50C ドライエッチング装置
51 反応室
52 誘電体板
53 誘導コイル(プラズマ生成手段)
54 下部電極
55 ソース電源(プラズマ生成手段)
56 ブロッキングキャパシタ
57 バイアス電源
58 ガス導入管
59 光ファイバ
60 発光分析器(イオン量分析手段)
61 プロセスパラメータ制御装置(プロセスパラメータ制御手段)
62 塩素原子分離用マグネット(イオン分離手段)
63 プラズマ発生室
64 イオンエネルギー分析装置(イオンエネルギー分析手段)
65 パルス制御装置(パルス制御手段)
66 パルスジェネレータ(パルス生成手段)
70 基板
72 塩素プラズマ
72a 塩素原子イオン
72b 塩素分子イオン
73 プラズマシース[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor device and a manufacturing apparatus thereof that can obtain a desired processed shape when etching a semiconductor member made of silicon.
[0002]
[Prior art]
In recent semiconductor element isolation formation processes, a groove is formed in a semiconductor substrate made of silicon, a silicon oxide film is embedded in the formed groove, and the surface of the embedded silicon oxide film is formed by a CMP (Chemical Mechanical Polishing) method. A method of forming an element isolation structure called an STI (Shallow Trench Isolation) structure by planarization is employed.
[0003]
Hereinafter, a conventional method for manufacturing an element isolation structure in a semiconductor device will be described with reference to FIG.
[0004]
FIG. 17A to FIG. 17D show cross-sectional configurations in the order of steps of a conventional method for manufacturing an element isolation structure in a semiconductor device.
[0005]
First, a first
[0006]
Next, as shown in FIG. 17B, the
[0007]
Next, the
[0008]
Since etching of the
[0009]
Next, in order to reduce the surface level of the surface of the
[0010]
[Problems to be solved by the invention]
However, in the conventional dry etching method using high density plasma for the
[0011]
In addition, when a mixed gas of hydrogen bromide and chlorine is used to suppress the generation of the
[0012]
In addition, when hydrogen bromide gas is used for etching, there is a problem in that a high etching selectivity cannot be obtained with respect to the
[0013]
The present invention solves the above-mentioned conventional problems, suppresses the formation of local grooves formed in the lower side edge of the opening when dry etching a silicon member, and performs etching while having a high selectivity to the silicon nitride film. The purpose is to make it.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, the present invention is configured to include chlorine molecules in the high-density plasma used for etching the silicon member.
[0015]
Specifically, in the method for manufacturing a semiconductor device according to the present invention, a first step of forming a mask pattern having an opening on a semiconductor member made of silicon, and a semiconductor member on which the mask pattern is formed are converted to chlorine molecular ions. And a second step of etching using a high-density plasma containing.
[0016]
According to the method for manufacturing a semiconductor device of the present invention, a semiconductor member made of silicon is etched by irradiating a plasma containing chlorine molecular ions that are less reactive than chlorine atom ions, thereby lowering the side edge of the opening. It is possible to suppress local etching that occurs in the process. In addition, etching with plasma containing molecular chlorine ions reduces the reactivity of chlorine plasma to silicon compared to the case of containing many chlorine atom ions, so that a high selectivity to silicon nitride film can be obtained. Can do.
[0017]
In the semiconductor device manufacturing method of the present invention, it is preferable that the second step generates high-density plasma in an atmosphere having a pressure of about 4 Pa or more.
[0018]
In the method for manufacturing a semiconductor device of the present invention, it is preferable that the second step is to generate high-density plasma by adding about 0.3 ml or more oxygen per 1 liter in a standard state.
[0019]
In the method for manufacturing a semiconductor device of the present invention, the second step preferably generates a high-density plasma using a plasma generating power source having a frequency of about 20 MHz or more.
[0020]
In the method for manufacturing a semiconductor device of the present invention, it is preferable that the second step is to selectively accelerate and irradiate the semiconductor member with chlorine molecular ions.
[0021]
In this case, it is preferable that the chlorine molecular ions are selectively accelerated by intermittently applying a bias power having a period of 0.1 μs to 100 μs.
[0022]
Furthermore, in this case, it is preferable that the period in which the bias power is intermittently applied is about the time during which chlorine atom ions can pass through the plasma sheath.
[0023]
In the method for manufacturing a semiconductor device of the present invention, the mask pattern is preferably made of a silicon nitride film.
[0024]
A first semiconductor device manufacturing apparatus according to the present invention generates a plasma including a reaction chamber containing an etching target member made of silicon, and chlorine molecule ions and chlorine atom ions provided in the reaction chamber to irradiate the etching target member. Plasma generating means, ion quantity analyzing means for analyzing the amount of generated chlorine molecular ions and chlorine atom ions, and process parameter control means for adjusting process parameters based on the analysis results of the ion quantity analyzing means And the process parameter control means keeps the value of the ratio between the ion amount of the chlorine molecular ions and the ion amount of the chlorine atom ions at a substantially predetermined value.
[0025]
According to the first semiconductor device manufacturing apparatus, the ion amount analyzing means for analyzing the ion amount of chlorine molecular ions and the ion amount of chlorine atom ions generated by the plasma generating means, and chlorine based on the analysis result of each ion amount A process parameter control means for maintaining the ratio of the ion amount of the molecular ions and the ion amount of the chlorine atom ions at a substantially predetermined value, so that the semiconductor device manufacturing method according to the present invention can be realized. A manufacturing apparatus can be obtained.
[0026]
In the first semiconductor device manufacturing apparatus, the ion content analyzing means is preferably a plasma emission spectroscopic analyzer.
[0027]
A second semiconductor device manufacturing apparatus according to the present invention includes a reaction chamber for storing an etching target member made of silicon, plasma generation means for generating plasma containing chlorine gas for irradiating the etching target member, and Ion separation means for separating chlorine molecular ions from the plasma and ion introduction means for selectively introducing the separated chlorine molecular ions into the reaction chamber.
[0028]
According to the second semiconductor device manufacturing apparatus, the ion separating means for separating the chlorine molecular ions from the plasma generated by the plasma generating means, and the ion introducing means for selectively introducing the separated chlorine molecular ions into the reaction chamber; Therefore, a semiconductor device manufacturing apparatus capable of realizing the semiconductor device manufacturing method according to the present invention can be obtained.
[0029]
A third semiconductor device manufacturing apparatus according to the present invention generates a reaction chamber containing an etching target member made of silicon, and a plasma including chlorine molecular ions and chlorine atom ions that are provided in the reaction chamber and irradiate the etching target member. The ion energy of the chlorine molecular ions is analyzed based on the analysis results of the ion energy analyzing means and the ion energy analyzing means for analyzing the ion energy of the generated chlorine molecular ions and the ion energy of the chlorine atom ions. Pulse control means for adjusting the amplitude, period or duty ratio of the pulse so as to be higher than the ion energy of the atomic ion, and pulse generation for receiving a control signal from the pulse control means and controlling the bias power supply of the plasma generation means Means.
[0030]
According to the third semiconductor device manufacturing apparatus, the ion energy analyzing means for analyzing the ion energy of the chlorine molecular ions and the ion energy of the chlorine atom ions generated by the plasma generating means, and the ion energy of the chlorine molecular ions as the chlorine atom ions And a pulse control means for adjusting the amplitude, period, or duty ratio of the pulse so as to be higher than the ion energy of the semiconductor device, a semiconductor device manufacturing apparatus capable of realizing the semiconductor device manufacturing method according to the present invention. Obtainable.
[0031]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
A first embodiment of the present invention will be described with reference to the drawings.
[0032]
FIG. 1A to FIG. 1D show cross-sectional structures in the order of steps of a method for manufacturing an element isolation structure in a semiconductor device according to a first embodiment of the present invention.
[0033]
First, a first
[0034]
Next, as shown in FIG. 1B, the
[0035]
Next, the
[0036]
Next, in order to reduce the surface level of the surface of the
[0037]
Hereinafter, in the first embodiment, by setting the process pressure to about 4 Pa or more, a local groove is not formed in the lower portion of the side end of the
[0038]
FIG. 2 shows the dependence of the selectivity of the silicon nitride film on the process pressure and the depth of the local trench. From FIG. 2, it can be seen that the depth of the local groove is drastically lowered by setting the process pressure to about 4 Pa or more, and the selectivity of the silicon nitride film is greatly improved.
[0039]
FIG. 3 shows the analysis results of the spectral intensity (relative value) of each plasma emission spectrum when the process pressure is 0.7 Pa, 1.3 Pa, 4.0 Pa, and 7.0 Pa, respectively. In FIG. 3, 256 nm and 309 nm represent chlorine molecules (Cl2 ), And 726 nm, 741 nm, and 755 nm indicate emission peaks due to chlorine atoms (Cl). As can be seen from FIG. 3, as the process pressure is increased, chlorine molecules (Cl2 )On the contrary, the peak of chlorine atom (Cl) is small.
[0040]
FIG. 4 shows the dependence of the emission intensity ratio between a chlorine atom with a 726 nm emission peak and a chlorine molecule with a 256 nm emission peak on the process pressure. It can be seen from FIG. 4 that when the process pressure is increased, the value of the emission intensity ratio between chlorine atoms and chlorine molecules decreases.
[0041]
Therefore, if the emission intensity ratio between chlorine atoms and chlorine molecules is maintained at about 0.15 or less in FIG. 4, the formation of local grooves is determined from the data of the local groove depth and silicon nitride film selectivity shown in FIG. It can be seen that it can be suppressed and a selection ratio of 40 or more can be secured. That is, it can be seen that the emission intensity ratio between chlorine atoms and chlorine molecules can be adopted as a process parameter between the local groove depth and the silicon nitride film selectivity.
[0042]
Here, the reason why local grooves are formed by chlorine atoms will be described with reference to FIG.
[0043]
When etching the
[0044]
Accordingly, the formation of the
[0045]
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.
[0046]
FIG. 6A to FIG. 6D show cross-sectional structures in the order of steps of the method for manufacturing the element isolation structure in the semiconductor device according to the second embodiment of the present invention.
[0047]
First, a first
[0048]
Next, as shown in FIG. 6B, the
[0049]
Next, the
By performing etching under these conditions, the
[0050]
Next, in order to reduce the surface level of the surface of the
Subsequently, the upper surface of the deposited second silicon oxide film is flattened by a CMP method or the like, and the
[0051]
Hereinafter, in the second embodiment, although the process pressure is set to about 1.3 Pa and set to 4 Pa or less, the
[0052]
FIG. 7 shows the dependence of the emission intensity ratio between the chlorine atom having a light emission peak of 726 nm and the chlorine molecule of 256 nm and the depth of the local groove when the inductively coupled plasma etching apparatus is used. Here, the source power is about 600 W, the bias power is about 200 W, and the process pressure is about 1.3 Pa.
[0053]
As shown in FIG. 7, by adding oxygen gas to chlorine gas, even if the process pressure is 4 Pa or less, the emission intensity ratio can be maintained at 0.15 or less, thereby suppressing the formation of local grooves. can do. This is considered to be because dissociation of chlorine molecules into chlorine atoms is suppressed by oxygen.
[0054]
As described above, unlike the first embodiment, the second embodiment improves the degree of freedom of the process pressure.
[0055]
(Third embodiment)
Hereinafter, a method for manufacturing an element isolation structure in a semiconductor device according to the third embodiment of the present invention will be described with reference to the drawings.
[0056]
FIG. 8 shows an inductively coupled dry etching apparatus having a source power source of 13.56 MHz, which is a general frequency for etching a silicon substrate, and a parallel plate type dry etching apparatus having a source power source of 20 MHz whose frequency is higher than a normal value. The emission intensity ratio between a chlorine atom with a 726 nm and a chlorine molecule with a 256 nm emission peak and a local groove depth are shown in comparison with each other.
[0057]
Here, the source power is about 600 W, the bias power is about 200 W, the process pressure is about 1.3 Pa, and chlorine (Cl2 ) The gas flow rate is about 150 ml / min.
[0058]
As can be seen from FIG. 8, when the source power source for generating high-density plasma is 20 MHz, which is higher than the normal value, the value of the emission intensity ratio is smaller than that of the normal source power source frequency of 13.56 MHz. It becomes about 0.15. Along with this, the depth of the local groove also decreases, and when the frequency is 20 MHz, the depth of the local groove is 1 nm or less, which is a depth that does not cause a problem.
[0059]
As described above, according to the third embodiment, in the etching of the silicon member, the formation of local grooves is suppressed by setting the power supply frequency for generating plasma to 20 MHz higher than the normal value, or more, for example, 100 MHz. Can do. This is presumably because the degree of dissociation of chlorine molecules into chlorine atoms decreases when the power supply frequency is high. Thereby, the process pressure or the composition ratio of the etching gas can be freely set.
[0060]
(Fourth embodiment)
Hereinafter, a fourth embodiment of the present invention will be described with reference to the drawings.
[0061]
FIG. 9 schematically shows an inductively coupled plasma etching apparatus which is a semiconductor device manufacturing apparatus according to the fourth embodiment of the present invention.
[0062]
As shown in FIG. 9, a
[0063]
The
The
[0064]
On the side wall of the
[0065]
The other end of the
[0066]
Hereinafter, the operation of the
[0067]
First, the
[0068]
During etching, the emission light of chlorine plasma is taken into the
[0069]
The calculation result is input from the
[0070]
For example, the flow rate of oxygen is changed so that the calculation result of the emission intensity ratio becomes 0.10. As described in the second embodiment, since the value of the ratio of 726 nm intensity / 256 nm intensity decreases as the oxygen flow rate is increased, the calculation result is set to a predetermined value, that is, 0.10 by adjusting the oxygen flow rate. Can be maintained.
[0071]
As described above, according to the fourth embodiment, for example, when forming a groove in the
[0072]
In the fourth embodiment, the emission spectroscopic method is used for monitoring the plasma generated from the etching gas. However, the present invention is not limited to this, and mass spectrometry, infrared absorption analysis, laser-induced fluorescence, etc. Similar effects can be obtained by using other methods.
[0073]
(Fifth embodiment)
Hereinafter, a fifth embodiment of the present invention will be described with reference to the drawings.
[0074]
FIG. 10 schematically shows an inductively coupled plasma etching apparatus which is a semiconductor device manufacturing apparatus according to the fifth embodiment of the present invention. 10, the description of the same components as shown in FIG. 9 is omitted by retaining the same reference numerals. As shown in FIG. 10, the
[0075]
Since the
[0076]
Hereinafter, the operation of the
[0077]
First, the
[0078]
FIG. 11 shows the depth of the local groove depending on the presence or absence of the chlorine
[0079]
(Sixth embodiment)
Hereinafter, a sixth embodiment of the present invention will be described with reference to the drawings.
[0080]
FIG. 12A to FIG. 12D show cross-sectional structures in the order of steps of a method for manufacturing an element isolation structure in a semiconductor device according to a sixth embodiment of the present invention.
[0081]
First, a first
[0082]
Next, as shown in FIG. 12B, the
[0083]
Next, the
[0084]
Thereafter, the source power is about 600 W, the bias power is about 200 W, the process pressure is about 1.3 Pa, and chlorine (Cl2 ) Dry etching is performed under the condition of a gas flow rate of about 150 ml / min. At this time, the bias power applied to the lower electrode is intermittently applied with an appropriate period of 0.1 μs to 100 μs. For example, here, etching is performed by intermittently applying a bias power of 600 W at a period of 4.4 μs. By performing etching under these conditions, the
[0085]
Next, in order to reduce the surface level of the surface of the
Subsequently, the upper surface of the deposited second silicon oxide film is flattened by a CMP method or the like, and the
[0086]
Hereinafter, in the sixth embodiment, by applying a bias power intermittently at an appropriate period of 0.1 μs to 100 μs, etching can be performed without forming a local groove at the lower side end of the groove. Explain why.
[0087]
FIG. 13 schematically shows the inside of the chamber when dry etching is performed by the semiconductor device manufacturing method according to the sixth embodiment.
[0088]
As shown in FIG. 13, when the source power is applied to the chlorine gas above the
[0089]
By the way, the chlorine
[0090]
Hereinafter, the reason why the chlorine
[0091]
14A shows a pulse waveform output from the
[0092]
In the sixth embodiment, the thickness of the
[0093]
As shown in FIG. 14B, when the pulse bias is in the on state, that is, in the first half of the pulse, both the chlorine atom ions and the chlorine molecule ions are accelerated by the electric field, and the chlorine atom ions are more than the chlorine molecule ions. Because the mass is small, it is accelerated more and increases in speed.
[0094]
Further, as can be seen from FIG. 14 (c), after one cycle of the pulse bias, the travel distance of chlorine atom ions is 1.0 × 10.-2Since it reaches m, that is, 10 mm, and reaches the
[0095]
Next, FIGS. 15A to 15C show simulation results when the thickness of the
[0096]
From FIG. 15C, it is most effective to set the pulse cycle of the bias power supply to the time for the chlorine atom ions to reach the end of the plasma sheath (substrate 70), that is, the time to reach the sheath end in one pulse. This simulation result shows that the ion energy of the chlorine molecular ion can be increased to about 1.8 times that of the chlorine atom ion. Moreover, the effect of selectively accelerating chlorine molecular ions cannot be obtained if the pulse period is too long or conversely too short.
[0097]
In the sixth embodiment, the thickness of the plasma sheath is 10 mm, and the sheath electric field is 400V. Since the optimum bias application period at this time is 4.4 μs, the etching can be performed so that no local groove is formed by setting the bias power application period to about 4.4 μs.
[0098]
(Seventh embodiment)
The seventh embodiment of the present invention will be described below with reference to the drawings.
[0099]
FIG. 16 schematically shows an inductively coupled plasma etching apparatus which is a semiconductor device manufacturing apparatus according to the seventh embodiment of the present invention. In FIG. 16, the same components as those shown in FIG.
[0100]
The
[0101]
The
[0102]
Hereinafter, the operation of the
[0103]
First, the
[0104]
The
[0105]
As described above, according to the seventh embodiment, even when the etching condition is changed and the thickness of the plasma sheath or the sheath electric field changes, the optimum intermittent bias power can be applied. Generation | occurrence | production can be suppressed reliably.
[0106]
【The invention's effect】
According to the method for manufacturing a semiconductor device according to the present invention, when a semiconductor member made of silicon is etched by irradiating plasma containing chlorine molecular ions, the plasma of chlorine plasma with respect to silicon is compared with the case of containing more chlorine atom ions. Since the reactivity is reduced, local etching that occurs at the lower portion of the side edge of the opening can be suppressed. In addition, a high etching selectivity with respect to the silicon nitride film can be obtained.
[Brief description of the drawings]
FIGS. 1A to 1D are cross-sectional structural views showing a manufacturing method of a semiconductor device according to a first embodiment of the present invention.
FIG. 2 shows each dependency of a selection ratio of a silicon nitride film to a process pressure and a depth of a local groove on a process pressure in the semiconductor device manufacturing method according to the first embodiment of the present invention.
FIG. 3 is a graph showing the spectral intensity of each plasma emission spectrum for each process pressure in the semiconductor device manufacturing method according to the first embodiment of the present invention.
FIG. 4 is a graph showing the dependence of the emission intensity ratio between a chlorine atom having a 726 nm emission peak and a chlorine molecule having a 256 nm emission peak on the process pressure in the semiconductor device manufacturing method according to the first embodiment of the present invention;
FIG. 5 is a schematic cross-sectional view illustrating a formation mechanism in which local grooves are formed in a silicon member.
FIGS. 6A to 6D are structural cross-sectional views in order of steps showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention. FIGS.
FIG. 7 shows the dependence of the emission intensity ratio between the chlorine atom with 726 nm and the chlorine molecule with 256 nm emission peak on the oxygen flow rate and the depth of the local groove in the method for manufacturing a semiconductor device according to the second embodiment of the present invention. It is a graph which shows.
FIG. 8 shows an inductively coupled dry etching apparatus having a source power source having a frequency of 13.56 MHz and a parallel plate type having a source power source having a frequency of 20 MHz in the method for manufacturing a semiconductor device according to the third embodiment of the present invention. The emission peak when using a dry etching apparatus is a graph comparing the emission intensity ratio of chlorine atoms of 726 nm and chlorine molecules of 256 nm and the depth of local grooves.
FIG. 9 is a configuration diagram schematically showing a semiconductor device manufacturing apparatus according to a fourth embodiment of the present invention.
FIG. 10 is a configuration diagram schematically showing a semiconductor device manufacturing apparatus according to a fifth embodiment of the present invention.
FIGS. 11A and 11B are graphs showing local groove depths when a chlorine atom separation magnet is used and when not used in a semiconductor device manufacturing apparatus according to a fifth embodiment of the present invention; FIGS.
FIGS. 12A to 12D are structural cross-sectional views in order of steps showing a method for manufacturing a semiconductor device according to a sixth embodiment of the present invention. FIGS.
FIG. 13 is a schematic view showing a state of plasma in a chamber during dry etching for explaining a method for manufacturing a semiconductor device according to a sixth embodiment of the present invention.
FIGS. 14A to 14D show the principle of a semiconductor device manufacturing method according to a sixth embodiment of the present invention, and FIG. 14A is a waveform diagram of pulses output from a bias power source; b) is a graph showing each ion velocity when a pulse bias is applied to chlorine atom ions and chlorine molecule ions, and (c) is each ion when pulse bias is applied to chlorine atom ions and chlorine molecule ions. (D) is a graph showing ion energy of each ion when a pulse bias is applied to chlorine atom ions and chlorine molecule ions.
FIGS. 15A to 15C show simulation results of the semiconductor device manufacturing method according to the sixth embodiment of the present invention, and FIG. 15A shows each of chlorine atom ions and chlorine molecule ions with respect to the pulse period; It is a graph which shows ion velocity, (b) is a graph which shows each ion energy of the chlorine atom ion and chlorine molecular ion with respect to a pulse period, (c) is the ion of chlorine molecular ion and chlorine atom ion with respect to a pulse period. It is a graph which shows ratio with energy.
FIG. 16 is a configuration diagram schematically showing a semiconductor device manufacturing apparatus according to a seventh embodiment of the present invention;
17A to 17D are process cross-sectional views illustrating a method for manufacturing an element isolation structure in a conventional semiconductor device in order of processes.
[Explanation of symbols]
11 Semiconductor substrate
11a Groove
11b Local groove
12 First silicon oxide film
13 Silicon nitride film
13a separation pattern
14 Resist film
14a separation pattern
15 Device isolation structure
106 Chlorine ion
50A dry etching equipment
50B dry etching equipment
50C dry etching equipment
51 reaction chamber
52 Dielectric plate
53 Induction coil (plasma generating means)
54 Lower electrode
55 Source power supply (plasma generating means)
56 Blocking capacitor
57 Bias power supply
58 Gas introduction pipe
59 Optical fiber
60 Emission analyzer (ion content analysis means)
61 Process parameter control device (process parameter control means)
62 Chlorine atom separation magnet (ion separation means)
63 Plasma generation chamber
64 Ion energy analyzer (ion energy analyzer)
65 Pulse control device (pulse control means)
66 Pulse generator (pulse generation means)
70 substrates
72 Chlorine plasma
72a Chlorine atom ion
72b Chlorine molecular ion
73 Plasma sheath
Claims (12)
前記マスクパターンが形成された前記半導体部材を、塩素イオンを含む高密度プラズマを用いてエッチングする第2の工程とを備え、
前記塩素イオンは、塩素分子イオンと塩素原子イオンとを含み、
前記高密度プラズマ中において、前記塩素分子イオンは、前記塩素原子イオンよりも高い割合で含まれ、前記塩素分子イオンの発光強度に対する前記塩素原子イオンの発光強度の比は、0.15以下であることを特徴とする半導体装置の製造方法。A first step of forming a mask pattern having an opening on a semiconductor member made of silicon;
Etching the semiconductor member on which the mask pattern is formed using high-density plasma containing chlorine ions, and
The chlorine ions include chlorine molecular ions and chlorine atom ions,
In the high-density plasma, the chlorine molecular ions are included at a higher ratio than the chlorine atom ions, and the ratio of the emission intensity of the chlorine atom ions to the emission intensity of the chlorine molecule ions is 0.15 or less. A method for manufacturing a semiconductor device.
前記反応室に設けられ、前記エッチング対象部材に照射する塩素分子イオン及び塩素原子イオンを含むプラズマを生成するプラズマ生成手段と、
生成された塩素分子イオンのイオン量及び塩素原子イオンのイオン量を分析するイオン量分析手段と、
前記イオン量分析手段の分析結果に基づいてプロセスパラメータを調節するプロセスパラメータ制御手段とを備え、
前記プラズマ生成手段は、塩素分子イオンを塩素原子イオンよりも多く発生し、
前記イオン量分析手段は、プラズマ発光分光分析装置であり、
前記プロセスパラメータ制御手段は、前記エッチング対象部材をエッチングしている間、前記塩素分子イオンの発光強度に対する前記塩素原子イオンの発光強度の比を0.15以下に保つことを特徴とする半導体装置の製造装置。A reaction chamber containing a member to be etched made of silicon;
A plasma generating means that is provided in the reaction chamber and generates plasma containing chlorine molecular ions and chlorine atom ions to be irradiated to the member to be etched;
An ion amount analyzing means for analyzing the amount of generated chlorine molecular ions and the amount of chlorine atom ions;
A process parameter control means for adjusting a process parameter based on an analysis result of the ion content analysis means,
The plasma generating means generates more chlorine molecule ions than chlorine atom ions,
The ion content analyzing means is a plasma emission spectroscopic analyzer,
It said process parameter control means, while etching the etching object member, a semiconductor device characterized by maintaining the ratio of the emission intensity of the chlorine atom ions to the emission intensity of the molecular chlorine ions 0.15 Manufacturing equipment.
塩素原子イオンと塩素分子イオンとを含むプラズマを生成するプラズマ生成手段と、
生成されたプラズマから前記塩素分子イオンを分離するイオン分離手段と、
分離された前記塩素分子イオンを前記反応室に選択的に導入するイオン導入手段とを備え、
前記反応室において、分離された前記塩素分子イオンを用いて前記エッチング対象部材をエッチングすることを特徴とする半導体装置の製造装置。A reaction chamber containing a member to be etched made of silicon;
Plasma generating means for generating plasma containing chlorine atom ions and chlorine molecule ions;
Ion separation means for separating the chlorine molecular ions from the generated plasma;
An ion introduction means for selectively introducing the separated chlorine molecule ions into the reaction chamber,
In the reaction chamber, the member to be etched is etched by using the separated chlorine molecular ions.
前記反応室に設けられ、前記エッチング対象部材に照射する塩素分子イオン及び塩素原子イオンを含むプラズマを生成するプラズマ生成手段と、
生成された前記塩素分子イオンのイオンエネルギー及び前記塩素原子イオンのイオンエネルギーを分析するイオンエネルギー分析手段と、
前記イオンエネルギー分析手段の分析結果に基づいて、前記エッチング対象部材をエッチングしている間、塩素分子イオンのイオンエネルギーを塩素原子イオンのイオンエネルギーと比べて高くなるように、パルスの振幅、周期又はデューティ比を調節するパルス制御手段と、
前記パルス制御手段からの制御信号を受け、前記プラズマ生成手段のバイアス電源を制御するパルス生成手段とを備えていることを特徴とする半導体装置の製造装置。A reaction chamber containing a member to be etched made of silicon;
A plasma generating means that is provided in the reaction chamber and generates plasma containing chlorine molecular ions and chlorine atom ions to be irradiated to the member to be etched;
An ion energy analyzing means for analyzing the ion energy of the generated chlorine molecular ions and the ion energy of the chlorine atom ions;
Based on the analysis result of the ion energy analyzing means, while etching the member to be etched, the pulse amplitude, period or so that the ion energy of the chlorine molecular ions is higher than the ion energy of the chlorine atom ions. Pulse control means for adjusting the duty ratio;
An apparatus for manufacturing a semiconductor device, comprising: a pulse generation unit that receives a control signal from the pulse control unit and controls a bias power source of the plasma generation unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001152220A JP4579451B2 (en) | 2001-05-22 | 2001-05-22 | Semiconductor device manufacturing method and manufacturing apparatus thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001152220A JP4579451B2 (en) | 2001-05-22 | 2001-05-22 | Semiconductor device manufacturing method and manufacturing apparatus thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002353194A JP2002353194A (en) | 2002-12-06 |
JP4579451B2 true JP4579451B2 (en) | 2010-11-10 |
Family
ID=18996933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001152220A Expired - Fee Related JP4579451B2 (en) | 2001-05-22 | 2001-05-22 | Semiconductor device manufacturing method and manufacturing apparatus thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4579451B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012529A (en) * | 1998-06-26 | 2000-01-14 | Hitachi Ltd | Surface machining apparatus |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62282457A (en) * | 1986-03-19 | 1987-12-08 | テキサス インスツルメンツ インコ−ポレイテツド | Method of forming groove in silicon substrate |
JP3233835B2 (en) * | 1994-11-18 | 2001-12-04 | 松下電器産業株式会社 | Dry etching method |
JPH09260485A (en) * | 1996-03-26 | 1997-10-03 | Sony Corp | Manufacture of semiconductor device |
-
2001
- 2001-05-22 JP JP2001152220A patent/JP4579451B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012529A (en) * | 1998-06-26 | 2000-01-14 | Hitachi Ltd | Surface machining apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2002353194A (en) | 2002-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10181412B2 (en) | Negative ion control for dielectric etch | |
KR101826642B1 (en) | Dry etching method | |
EP1214459B1 (en) | Pulsed plasma processing method and apparatus | |
JP3623256B2 (en) | Surface treatment method and surface treatment apparatus | |
KR101319797B1 (en) | End point detectable plasma etching method and plasma etching apparatus | |
US20150132968A1 (en) | Dry-etch selectivity | |
KR101990331B1 (en) | Etching method and plasma processing apparatus | |
US20040244687A1 (en) | Etching method and apparatus | |
JP2007509506A (en) | High-aspect SOI structure notch-etching using time division multiplexing and RF bias modulation | |
KR102516620B1 (en) | Self-limiting cyclic etching method for carbon-based films | |
WO2020217266A1 (en) | Plasma processing method and plasma processing device | |
US6756311B2 (en) | Methods and apparatus for producing semiconductor devices | |
JPH10189551A (en) | Heliconwave excitation for generating high energy electron for manufacturing semiconductor | |
JPH11340211A (en) | Treatment method and apparatus for substrate | |
Kogelschatz et al. | Analysis of the chemical composition and deposition mechanism of the SiO x–Cl y layer on the plasma chamber walls during silicon gate etching | |
JP2001332534A (en) | Plasma processing method and plasma processing apparatus | |
JP4579451B2 (en) | Semiconductor device manufacturing method and manufacturing apparatus thereof | |
Akimoto et al. | Reactive ion etching lag on high rate oxide etching using high density plasma | |
US6265316B1 (en) | Etching method | |
JPH06146026A (en) | Plasma treatment device | |
WO2023148797A1 (en) | Etching method | |
CN117769757A (en) | Plasma processing method | |
JP2667930B2 (en) | Fine processing method and device | |
JPH07263421A (en) | Surface treatment and surface treater | |
KR20230147596A (en) | Plasma treatment method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100826 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |