JP4577943B2

JP4577943B2 - Internal initialization circuit

Info

Publication number: JP4577943B2
Application number: JP2000140608A
Authority: JP
Inventors: かよ子尾本; 山本　　誠
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2000-05-12
Filing date: 2000-05-12
Publication date: 2010-11-10
Anticipated expiration: 2020-05-12
Also published as: JP2001320265A

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路に係り、特に電源電圧立ち上げ時に内部回路を初期化するための内部初期化回路に関するものである。
【０００２】
【従来の技術】
図７は、従来の内部初期化回路の一例を示す回路図である。図において、１０１は電圧源、１０２は接地部、１０３はソースおよびウエルが電圧源１０１に接続されるとともにゲートが接地部１０２に接続されたＰチャネルトランジスタ、１０４はソースおよびウエルが接地部１０２に接続されるとともにゲートおよびドレインがＰチャネルトランジスタ１０３のドレインに接続されたＮチャネルトランジスタ、１０５はＰチャネルトランジスタ１０３およびＮチャネルトランジスタ１０４のドレインに入力部が接続される第１のインバータ、１０６はインバータ１０５の出力部に入力部が接続される第２のインバータである。また、Ｅ点はＰチャネルトランジスタ１０３のドレインとＮチャネルトランジスタ１０４のドレインとの接続部位、Ｆ点はインバータ１０６の出力部位をそれぞれ示すものである。
【０００３】
次に動作について説明する。
図８は、電圧源１０１の電源電圧が立ち上がる際における回路内の所定部位の電圧変化を示す図である。図８に示されるように、電源電圧が立ち上がると、Ｐチャネルトランジスタ１０３のオン抵抗とＮチャネルトランジスタ１０４のオン抵抗との抵抗分割に基づいて、Ｅ点における電位が一定の安定状態に保持されるようになるとともに、Ｆ点における電位がＨレベルからＬレベルに立ち下がり当該信号変化に応じて内部回路が初期化される。
【０００４】
また、図９は電圧源１０１の電源電圧が再立ち上げされる際における回路内の所定部位の電圧変化を示す図である。図９に示されるように、電圧源１０１の電源電圧を立ち下げた後に直ぐに再立ち上げするような場合には、電源電圧が立ち下がった際にＥ点の電位をＨレベルに保持することができなくなり、場合によってはＥ点の電位が０Ｖ以下になってしまう。したがって、電源電圧を再立ち上げする際にＥ点の電位が電源電圧の上昇に追随できなくなり、Ｆ点の電位がＬレベルのまま変化しないことがある。
【０００５】
【発明が解決しようとする課題】
従来の内部初期化回路は以上のように構成されているので、電圧源１０１の電源電圧を立ち下げた後に直ぐに再立ち上げするような場合には、Ｆ点の電位がＬレベルのまま変化しなくなって、内部回路に対する初期化信号を出力できない場合があるという課題があった。
【０００６】
また、Ｐチャネルトランジスタ１０３のゲートが常に接地部１０２に接続されているために、電源投入時においてＰチャネルトランジスタ１０３は常にオン状態となって、電圧源１０１からＰチャネルトランジスタ１０３およびＮチャネルトランジスタ１０４を介して接地部１０２に貫通電流が流れて消費電力が増加するという課題があった。さらに、電源投入時においては、Ｅ点も中間電位となるために、インバータ１０５およびインバータ１０６にも貫通電流が流れて消費電力が増加するという課題があった。
【０００７】
この発明は上記のような課題を解決するためになされたもので、電圧源の直前の状況にかかわらず電圧源の電源電圧が立ち上がった際には確実に内部回路を初期化することができる内部初期化回路を得ることを目的とする。
【０００８】
また、この発明は電圧源の電源電圧が安定して内部回路の初期化動作が必要ない際には内部初期化回路を流れる直流電流をゼロにすることができる内部初期化回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る内部初期化回路は、それぞれのソースとウエルとが接続されるとともにゲートが共通に接続されて常にオン状態となるように所定の電圧が印加されている互いに直列に接続された複数のＰチャネルトランジスタと、一方の端部に位置するＰチャネルトランジスタのソースおよびウエルに接続される電圧源と、他方の端部に位置するＰチャネルトランジスタのドレインと接地部との間に直列または並列に接続される１または複数のＮチャネルトランジスタとを備え、少なくとも他方の端部に位置するＰチャネルトランジスタのドレインに接続されるＮチャネルトランジスタのゲートが当該ドレインに接続されるようにしたものである。
【００１０】
この発明に係る内部初期化回路は、各Ｐチャネルトランジスタにおけるドレイン−ウエル間の拡散電位に対して直列に接続されたＰチャネルトランジスタの個数を掛けた電圧値が、電圧源から電源電圧を印加した際に安定状態となったときの他方の端部に位置するＰチャネルトランジスタのドレインの電位よりも大きな値となるように、直列に接続されたＰチャネルトランジスタの個数を設定するようにしたものである。
【００１１】
この発明に係る内部初期化回路は、互いに直列または並列に接続されてゲートが共通に接続される１または複数のＰチャネルトランジスタと、一方の端部に位置するＰチャネルトランジスタのソースに接続される電圧源と、他方の端部に位置するＰチャネルトランジスタのドレインと接地部との間に直列または並列に接続される１または複数のＮチャネルトランジスタと、電圧源の電源電圧が安定して内部回路の初期化動作が必要ない際に内部回路からの信号を入力して、他方の端部に位置するＰチャネルトランジスタのドレインの電位を接地電位または電圧源の電位に固定する電流遮断手段とを備え、少なくとも他方の端部に位置するＰチャネルトランジスタのドレインに接続されるＮチャネルトランジスタのゲートが当該ドレインに接続されるようにしたものである。
【００１２】
この発明に係る内部初期化回路は、それぞれのソースとウエルとが接続されるとともにゲートが共通に接続されて互いに直列に接続された複数のＰチャネルトランジスタと、一方の端部に位置するＰチャネルトランジスタのソースおよびウエルに接続される電圧源と、他方の端部に位置するＰチャネルトランジスタのドレインと接地部との間に直列または並列に接続される１または複数のＮチャネルトランジスタと、電圧源の電源電圧が安定して内部回路の初期化動作が必要ない際に内部回路からの信号を入力して、他方の端部に位置するＰチャネルトランジスタのドレインの電位を接地電位または電圧源の電位に固定する電流遮断手段とを備え、少なくとも他方の端部に位置するＰチャネルトランジスタのドレインに接続されるＮチャネルトランジスタのゲートが当該ドレインに接続されるようにしたものである。
【００１３】
この発明に係る内部初期化回路は、電流遮断手段が、内部回路からの信号を入力する入力部とＰチャネルトランジスタのゲートに接続される出力部とを有するインバータと、ドレインが他方の端部に位置するＰチャネルトランジスタのドレインに接続されゲートがインバータの出力部に接続されソースが接地部に接続されるＮチャネルトランジスタとを備えるようにしたものである。
【００１４】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１による内部初期化回路の構成を示す回路図である。図において、１は電圧源、２は接地部、３_ｉ（ｉ＝１〜ｎ）はそれぞれソースとウエルとが接続されるとともにゲートが接地部２に共通に接続されて互いに直列に接続されたＰチャネルトランジスタ、４はソースおよびウエルが接地部２に接続されるとともにゲートおよびドレインがＰチャネルトランジスタ３_ｎのドレインに接続されたＮチャネルトランジスタ、５はＰチャネルトランジスタ３_ｎおよびＮチャネルトランジスタ４のドレインに入力部が接続される第１のインバータ、６はインバータ５の出力部に入力部が接続される第２のインバータである。また、Ｅ点はＰチャネルトランジスタ３_ｎのドレインとＮチャネルトランジスタ４のドレインとの接続部位、Ｆ点はインバータ６の出力部位をそれぞれ示すものである。
【００１５】
図２は、図１に示されるＰチャネルトランジスタ３_１〜Ｐチャネルトランジスタ３_ｎおよびＮチャネルトランジスタ４をＪ−Ｋ方向に沿って見た断面図である。図に示されるように、ｎ段のＰチャネルトランジスタ３_１〜３_ｎが、Ｐチャネルトランジスタが１つである場合のオン抵抗と同じオン抵抗を与えるためにチャネル長の合計を等しくするようにして、ｎ段に直列に分割して形成されている。
また、各Ｐチャネルトランジスタにおいては、ウエルが前段のＰチャネルトランジスタから延びる配線に接続されているので、ｎ段のＰチャネルトランジスタ３_ｉ内におけるドレイン−ウエル接合によって、電圧源１からＥ点までにＰチャネルトランジスタ３_ｉのドレイン−ウエル間の拡散電位×ｎの容量結合が生ずる。
さらに、Ｐチャネルトランジスタ３_ｉの分割数であるｎについては、当該Ｐチャネルトランジスタ３_ｉのドレイン−ウエル間の拡散電位をｎ倍した電圧値が、電圧源１からの電源電圧を印加した際に安定状態となったときのＥ点の電位よりも大きくなるように設定するものとする。
【００１６】
次に動作について説明する。
まず、電圧源１の電源電圧が立ち上がる際には、図８に示されるように、Ｐチャネルトランジスタ３_１〜３_ｎのオン抵抗とＮチャネルトランジスタ４のオン抵抗とによる抵抗分割に基づいて、Ｅ点における電位が一定に保持されるようになるとともに、Ｆ点における電位がＨレベルからＬレベルに立ち下がり当該信号変化に応じて内部回路が初期化される。
【００１７】
図３は、電圧源１の電源電圧が再立ち上げされる際における回路内の所定部位の電圧変化を示す図である。図３に示されるように、電圧源１の電源電圧を立ち下げた後に直ぐに再立ち上げするような場合には、図２に示されるようにｎ段のＰチャネルトランジスタ３_ｉのドレイン−ウエル接合によって電圧源１からＥ点までにＰチャネルトランジスタ３_ｉのドレイン−ウエル間の拡散電位×ｎの容量結合が生ずるために、Ｅ点の電位は電源に引きずられて下がらずに、直ぐに電源を再立ち上げした場合にはすみやかにＥ点の電位はＨレベルとなる。したがって、電圧源１の直前の状況に関係なく、Ｆ点における電位がＨレベルからＬレベルに立ち下がり当該信号変化に応じて内部回路が初期化される。
【００１８】
また、Ｐチャネルトランジスタ３_ｉのドレイン−ウエル間の拡散電位をｎ倍した電圧値が電圧源１から電源電圧を印加した際に安定状態となったときのＥ点における電位よりも大きいので、電圧源１の電源電圧が立ち下がってもＥ点の電位は０Ｖ以上に保持されて、すみやかにＨレベルに復帰することが可能となる。
【００１９】
以上のように、この実施の形態１によれば、それぞれソースとウエルとが接続されるとともにゲートが共通に接地部に接続されたｎ個（ｎ≧２）の直列に接続されたＰチャネルトランジスタ３_１〜３_ｎと、ゲートおよびドレインが一方の端部に位置するＰチャネルトランジスタ３_ｎのドレインに接続されたＮチャネルトランジスタ４とを備えるように構成したので、ｎ段のＰチャネルトランジスタ３_ｉのドレイン−ウエル接合によって電圧源１からＥ点までにＰチャネルトランジスタ３_ｉのドレインーウエル間の拡散電位×ｎの容量結合が生ずるために、電圧源１の電源電圧が立ち下がってもＥ点の電位は電源電圧にひきずられて下がることなくすみやかにＨレベルに戻ることが可能となるので、電圧源の直前の状態にかかわらず安定して初期化信号を出力することができるから、内部回路を安定的に初期化することができるという効果を奏する。
【００２０】
また、Ｐチャネルトランジスタ３_ｉのドレイン−ウエル間の拡散電位をｎ倍した電圧値が電圧源１から電源電圧を印加した際に安定状態となったときのＥ点における電位よりも大きくなるようにＰチャネルトランジスタ３_ｉの段数ｎの値を設定するように構成したので、電圧源１の電源電圧が立ち下がってもＥ点の電位は０Ｖ以上に保持されてすみやかにＨレベルに復帰することが可能となるので、電圧源の直前の状態にかかわらずより安定して初期化信号を出力することができるから、内部回路をより安定的に初期化することができるという効果を奏する。
【００２１】
実施の形態２．
図４は、この発明の実施の形態２による内部初期化回路の構成を示す回路図である。図４において、図１と同一符号は同一または相当部分を示すのでその説明を省略する。１１は例えばディープパワーダウン時をはじめとして電圧源の電源電圧が安定して内部回路の初期化動作が必要ない際にＬレベルとなる内部回路からの信号を入力とするインバータ、１２はソースおよびウエルが電圧源１に接続されるとともにゲートがインバータ１１の出力部に接続されるＰチャネルトランジスタ、１３はソースおよびウエルが接地部２に接続されるとともにゲートおよびドレインがＰチャネルトランジスタ１２のドレインに接続された第１のＮチャネルトランジスタ、１４はソースおよびウエルが接地部２に接続されドレインがＰチャネルトランジスタ１２のドレインに接続されゲートがインバータ１１の出力部に接続される第２のＮチャネルトランジスタである。なお、インバータ１１とＮチャネルトランジスタ１４とから、電圧源の電源電圧が安定して内部回路の初期化動作が必要ない際に内部回路からのＬレベルの信号を入力して、Ｅ点の電位を接地電位に固定する電流遮断手段が構成される。
【００２２】
次に動作について説明する。
電圧源１の電源電圧が立ち上がる際における内部回路に対する初期化信号の出力に係る動作については、図８に示される従来技術による内部初期化回路と同様であるのでその説明を省略する。次に、電圧源１の電源電圧が安定して内部初期化回路が使用されない際には、内部回路からのＬレベルの信号がインバータ１１に入力され、インバータ１１からＨレベルの信号が出力されて、Ｐチャネルトランジスタ１２がオフ状態となるとともにＮチャネルトランジスタ１４がオン状態となってＥ点の電位が接地電位に固定されるから、電圧源１からＰチャネルトランジスタ１２およびＮチャネルトランジスタ１３を介して接地部２へ流れる貫通電流がゼロとなる。また、インバータ５への入力信号もＬレベルに固定されるために、インバータ５およびインバータ６にも貫通電流が流れない。
【００２３】
以上のように、この実施の形態２によれば、電圧源の電源電圧が安定して内部回路の初期化動作が必要ない際にＬレベルとなる内部回路からの信号を入力するインバータ１１と、ソースおよびウエルが電圧源１に接続されるとともにゲートがインバータ１１の出力部に接続されるＰチャネルトランジスタ１２と、ソースおよびウエルが接地部２に接続されるとともにゲートおよびドレインがＰチャネルトランジスタ１２のドレインに接続されるＮチャネルトランジスタ１３と、ソースおよびウエルが接地部２に接続されドレインがＰチャネルトランジスタ１２のドレインに接続されゲートがインバータ１１の出力部に接続されるＮチャネルトランジスタ１４とを備えるように構成したので、電源電圧が安定して内部回路の初期化動作が必要ない際には、Ｌレベルの信号がインバータ１１に入力されてＰチャネルトランジスタ１２をオフ状態にするとともにＮチャネルトランジスタ１４をオン状態にするので、Ｅ点の電位を接地電位に固定することができるから、電圧源１からＰチャネルトランジスタ１２およびＮチャネルトランジスタ１３を介して接地部２へ流れる貫通電流、並びにインバータ５およびインバータ６を流れる貫通電流をゼロとすることができて、電圧源１の電源電圧が安定した後の内部初期化回路の消費電力を大幅に削減することができるという効果を奏する。
【００２４】
実施の形態３．
図５は、この発明の実施の形態３による内部初期化回路の構成を示す回路図である。図５において、図１と同一符号は同一または相当部分を示すのでその説明を省略する。２１_ｉ（ｉ＝１〜ｎ）はそれぞれソースとウエルとが接続されるとともにゲートがインバータ１１の出力部に共通に接続されて互いに直列に接続されるＰチャネルトランジスタ、２２はソースおよびウエルが接地部２に接続されるとともにゲートおよびドレインがＰチャネルトランジスタ２１_ｎのドレインに接続される第１のＮチャネルトランジスタ、２３はソースおよびウエルが接地部２に接続されドレインがＰチャネルトランジスタ２１_ｎのドレインに接続されゲートがインバータ１１の出力部に接続される第２のＮチャネルトランジスタである。
【００２５】
図６は、図５に示されるＰチャネルトランジスタ２１_１〜２１_ｎおよびＮチャネルトランジスタ２２をＪ−Ｋ方向に沿って見た断面図である。図に示されるように、Ｐチャネルトランジスタ２１_１〜２１_ｎが、Ｐチャネルトランジスタが１つである場合のオン抵抗と同じオン抵抗を与えるためにチャネル長の合計を等しくするようにして、ｎ段に直列に分割して形成されている。また、各Ｐチャネルトランジスタにおいては、ウエルが前段のＰチャネルトランジスタから延びる配線に接続されているので、ｎ段のＰチャネルトランジスタ２１_ｉ内における各ドレイン−ウエル接合によって、電圧源１からＥ点までにＰチャネルトランジスタ２１_ｉのドレイン−ウエル間の拡散電位×ｎの容量結合が生ずる。さらに、Ｐチャネルトランジスタ２１_ｉの分割数であるｎについては、当該Ｐチャネルトランジスタ２１_ｉのドレイン−ウエル間の拡散電位をｎ倍した電圧値が、電圧源１からの電源電圧を印加した際に安定状態となったときのＥ点の電位よりも大きくなるように設定するものとする。
【００２６】
次に動作について説明する。
電圧源１の電源電圧が立ち上がる際における内部回路に対する初期化信号の出力に係る動作については、図８に示される従来技術による内部初期化回路と同様であるのでその説明を省略する。次に、電圧源１の電源電圧を立ち下げた後に直ぐに再立ち上げするような場合には、図３に示されるようにｎ段のＰチャネルトランジスタ２１_ｉのドレイン−ウエル接合によって電圧源１からＥ点までにＰチャネルトランジスタ２１_ｉのドレイン−ウエル間の拡散電位×ｎの容量結合が生ずるために、Ｅ点の電位は電源に引きずられて下がることなく、直ぐに電源を再立ち上げした場合もすみやかにＥ点の電位がＨレベルとなる。したがって、電圧源１の直前の状況に関係なく、Ｆ点における電位がＨレベルからＬレベルに立ち下がり当該信号変化に応じて内部回路が初期化される。
【００２７】
また、Ｐチャネルトランジスタ２１_ｉのドレイン−ウエル間の拡散電位をｎ倍した電圧値が電圧源１からの電源電圧を印加した際に安定状態となったときのＥ点の電位よりも大きいので、電圧源１の電源電圧が立ち下がってもＥ点の電位は０Ｖ以上に保持されて、すみやかにＨレベルに復帰することが可能となる。
【００２８】
さらに、電圧源の電源電圧が安定して内部回路の初期化動作が必要ない際には、Ｌレベルの内部回路からの信号がインバータ１１に入力されて、インバータ１１からＨレベルの信号が出力され、Ｐチャネルトランジスタ２１_１〜２１_ｎがオフ状態となるとともにＮチャネルトランジスタ２３がオン状態となってＥ点の電位が接地電位に固定されるから、電圧源１からＰチャネルトランジスタ２１_１〜２１_ｎおよびＮチャネルトランジスタ２２を介して接地部２へ流れる貫通電流がゼロとなる。また、インバータ５への入力信号もＬレベルに固定されるために、インバータ５およびインバータ６にも貫通電流が流れない。
【００２９】
以上のように、この実施の形態３によれば、電圧源の電源電圧が安定して内部回路の初期化動作が必要ない際にＬレベルとなる内部回路からの信号を入力するインバータ１１と、それぞれソースとウエルとが接続されるとともにゲートがインバータ１１の出力部に接続されて互いに直列に接続されるＰチャネルトランジスタ２１_１〜２１_ｎと、ソースおよびウエルが接地部２に接続されるとともにゲートおよびドレインがＰチャネルトランジスタ２１_ｎのドレインに接続される第１のＮチャネルトランジスタ２２と、ソースおよびウエルが接地部２に接続されドレインがＰチャネルトランジスタ２１_ｎのドレインに接続されゲートがインバータ１１の出力部に接続される第２のＮチャネルトランジスタ２３とを備えるように構成したので、ｎ段のＰチャネルトランジスタ２１_ｉのドレイン−ウエル接合によって電圧源１からＥ点までにＰチャネルトランジスタ２１_ｉのドレイン−ウエル間の拡散電位×ｎの容量結合が生ずるために、電圧源１の電源電圧が立ち下がってもＥ点の電位は電源電圧にひきずられて下がることなくすみやかにＨレベルに復帰することが可能となるので、電圧源の直前の状態にかかわらず安定して初期化信号を出力することができるから、内部回路を安定的に初期化することができるという効果を奏する。
【００３０】
また、Ｐチャネルトランジスタ２１_ｉのドレイン−ウエル間の拡散電位をｎ倍した電圧値が電圧源１から電源電圧を印加した際に安定状態となったときのＥ点における電位よりも大きくなるようにＰチャネルトランジスタ２１_ｉの段数ｎの値を設定するように構成したので、電圧源１の電源電圧が立ち下がってもＥ点の電位は０Ｖ以上に保持されてすみやかにＨレベルに復帰することが可能となるので、電圧源の直前の状態にかかわらずより安定して初期化信号を出力することができるから、内部回路をより安定的に初期化することができるという効果を奏する。
【００３１】
さらに、電圧源の電源電圧が安定して内部回路の初期化動作が必要ない際には、Ｌレベルの信号がインバータ１１に入力されてＰチャネルトランジスタ２１_１〜２１_ｎをオフ状態にするとともにＮチャネルトランジスタ２３をオン状態にするので、Ｅ点の電位を接地電位に固定することができるから、電圧源１からＰチャネルトランジスタ２１_１〜２１_ｎおよびＮチャネルトランジスタ２２を介して接地部２へ流れる貫通電流、並びにインバータ５およびインバータ６を流れる貫通電流をゼロとすることができて、電圧源１の電源電圧が安定した後の内部初期化回路の消費電力を大幅に削減することができるという効果を奏する。
【００３２】
なお、上記実施の形態１から実施の形態３においては、Ｅ点の電圧レベルを入力信号とするインバータ５を備える構成としているが、インバータ５と同じ論理および論理しきい値を有するＮＡＮＤ，ＮＯＲ等の論理回路を用いても同様の効果を奏する。
【００３３】
また、上記実施の形態１から実施の形態３においては、２段のインバータ５およびインバータ６を備える構成としているが、インバータ５を一つ、あるいはインバータ５と同じ論理および論理しきい値を有するＮＡＮＤ回路またはＮＯＲ回路一つを備える構成としてもよく、またインバータまたはＮＡＮＤ，ＮＯＲ等の論理回路を必要な段数追加しても同様の効果を奏する。
【００３４】
また、上記実施の形態２および実施の形態３においては、電圧源の電源電圧が安定して内部回路の初期化動作が必要ない際にＬレベルとなる内部回路からの信号を入力することでインバータ１１およびＮチャネルトランジスタ１４，２３によってＥ点の電位を接地電位に固定したが、インバータ１１を用いることなく、内部回路の初期化動作が必要ない際にＨレベルとなる内部回路からの信号を直接にＰチャネルトランジスタ１２，２１_１〜２１_ｎおよびＮチャネルトランジスタ１４，２３のゲートに入力してＥ点の電位を接地電位に固定しても同様の効果を奏する。
【００３５】
また、上記実施の形態２および実施の形態３では、電圧源の電源電圧が安定して内部回路の初期化動作が必要ない際にＬレベルとなる内部回路からの信号を入力してインバータ１１およびＮチャネルトランジスタ１４，２３を用いてＥ点の電位を接地電位に固定したが、必ずしもＥ点の電位を接地電位に固定する必要はなく、Ｅ点の電位を電圧源１の電源電圧の電位に固定するような構成を用いても同様の効果を奏する。
【００３６】
さらに、上記実施の形態１から実施の形態３では、内部初期化回路のＥ点において適正な電圧レベルを実現するための抵抗分割に用いられるＮチャネルトランジスタ４，１３，２２はそれぞれ１つが備えられているのみであるが、適当なオン抵抗値を与えるために複数のＮチャネルトランジスタを直列または並列に接続する構成を用いても同様の効果を奏する。
【００３７】
【発明の効果】
以上のように、この発明によれば、それぞれのソースとウエルとが接続されるとともにゲートが共通に接続されて常にオン状態に所定の電圧が印加されている互いに直列に接続された複数のＰチャネルトランジスタと、一方の端部に位置するＰチャネルトランジスタのソースおよびウエルに接続される電圧源と、他方の端部に位置するＰチャネルトランジスタのドレインと接地部との間に直列または並列に接続される１または複数のＮチャネルトランジスタとを備えるように構成したので、複数個のＰチャネルトランジスタのドレイン−ウエル接合によって電圧源から他方の端部に位置するＰチャネルトランジスタのドレイン（以下、初期化信号出力部と称する）までに、Ｐチャネルトランジスタのドレイン−ウエル間の拡散電位にＰチャネルトランジスタの個数を掛けた分の容量結合が生ずるために、電圧源の電源電圧が立ち下がっても初期化信号出力部の電位は電源電圧にひきずられて下がることなくすみやかにＨレベルに復帰することが可能となるので、電圧源の直前の状態にかかわらず安定して初期化信号を出力することができるから、内部回路を安定的に初期化することができるという効果を奏する。
【００３８】
この発明によれば、各Ｐチャネルトランジスタにおけるドレイン−ウエル間の拡散電位に対して直列に接続されたＰチャネルトランジスタの個数を掛けた電圧値が、電圧源から電源電圧を印加した際に安定状態となったときの初期化信号出力部の電位よりも大きな値となるように、直列に接続されたＰチャネルトランジスタの個数を設定するように構成したので、電圧源の電源電圧が立ち下がっても初期化信号出力部の電位は０Ｖ以上に保持されてすみやかにＨレベルに復帰することが可能となるので、電圧源の直前の状態にかかわらずより安定的に初期化信号を出力することができるから、内部回路をより安定的に初期化することができるという効果を奏する。
【００３９】
この発明によれば、互いに直列または並列に接続されてゲートが共通に接続される１または複数のＰチャネルトランジスタと、一方の端部に位置するＰチャネルトランジスタのソースに接続される電圧源と、他方の端部に位置するＰチャネルトランジスタのドレインと接地部との間に直列または並列に接続される１または複数のＮチャネルトランジスタと、電圧源の電源電圧が安定して内部回路の初期化動作が必要ない際に内部回路からの信号を入力して、初期化信号出力部の電位を接地電位または電圧源の電位に固定する電流遮断手段とを備えるように構成したので、電源電圧が安定して内部回路の初期化動作が必要なくなれば、初期化信号出力部の電位を接地電位または電圧源の電位に固定することができるから、電圧源からＰチャネルトランジスタおよびＮチャネルトランジスタを介して接地部へ流れる貫通電流をゼロとすることができて、電圧源の電源電圧が安定した後の内部初期化回路の消費電力を大幅に削減することができるという効果を奏する。
【００４０】
この発明によれば、それぞれのソースとウエルとが接続されるとともにゲートが共通に接続されて互いに直列に接続された複数のＰチャネルトランジスタと、一方の端部に位置するＰチャネルトランジスタのソースおよびウエルに接続される電圧源と、他方の端部に位置するＰチャネルトランジスタのドレインと接地部との間に直列または並列に接続される１または複数のＮチャネルトランジスタと、電圧源の電源電圧が安定して内部回路の初期化動作が必要ない際に内部回路からの信号を入力して、初期化信号出力部の電位を接地電位または電圧源の電位に固定する電流遮断手段とを備えるように構成したので、複数個のＰチャネルトランジスタのドレイン−ウエル接合によって電圧源から初期化信号出力部までにＰチャネルトランジスタのドレイン−ウエル間の拡散電位にＰチャネルトランジスタの個数を掛けた分の容量結合が生ずるために、電圧源の電源電圧が立ち下がっても初期化信号出力部の電位は電源電圧にひきずられることなくすみやかにＨレベルに復帰することが可能となるので、電圧源の直前の状態にかかわらず安定して初期化信号を出力することができるから、内部回路を安定的に初期化することができるという効果を奏する。また、電源電圧が安定して内部回路の初期化動作が必要なくなれば、初期化信号出力部の電位を接地電位または電圧源の電位に固定することができるから、電圧源からＰチャネルトランジスタおよびＮチャネルトランジスタを介して接地部へ流れる貫通電流をゼロとすることができて、電圧源の電源電圧が安定した後の内部初期化回路の消費電力を大幅に削減することができるという効果を奏する。
【００４１】
この発明によれば、電流遮断手段が、内部回路からの信号を入力する入力部とＰチャネルトランジスタのゲートに接続される出力部とを有するインバータと、ドレインが他方の端部に位置するＰチャネルトランジスタのドレインに接続されゲートがインバータの出力部に接続されソースが接地部に接続される接地用Ｎチャネルトランジスタとを備えるように構成したので、電源電圧が安定して内部回路の初期化動作が必要ない際に内部回路からＬレベルの信号を入力すれば、Ｐチャネルトランジスタをオフ状態にするとともに接地用Ｎチャネルトランジスタをオン状態にして初期化信号出力部を接地電位に固定することができるから、インバータと接地用Ｎチャネルトランジスタとから成る簡略な構造を用いて、電圧源の電源電圧が安定した後の内部初期化回路の消費電力を大幅に削減することができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明の実施の形態１による内部初期化回路の構成を示す回路図である。
【図２】図１のＪ−Ｋ線に沿って見たＰチャネルトランジスタおよびＮチャネルトランジスタを示す断面図である。
【図３】電圧源の電源電圧が再立ち上げされる際における回路内の所定部位の電圧変化を示す図である。
【図４】この発明の実施の形態２による内部初期化回路の構成を示す回路図である。
【図５】この発明の実施の形態３による内部初期化回路の構成を示す回路図である。
【図６】図５のＪ−Ｋ線に沿って見たＰチャネルトランジスタおよびＮチャネルトランジスタを示す断面図である。
【図７】従来の内部初期化回路の一例を示す回路図である。
【図８】電圧源の電源電圧が立ち上がる際における回路内の所定部位の電圧変化を示す図である。
【図９】従来の内部初期化回路にて電圧源の電源電圧が再立ち上げされる際における回路内の所定部位の電圧変化を示す図である。
【符号の説明】
１電圧源、２接地部、３_ｉ（ｉ＝１〜ｎ），１２，２１_ｉ（ｉ＝１〜ｎ）Ｐチャネルトランジスタ、４，１３，１４，２２，２３Ｎチャネルトランジスタ、５，６，１１インバータ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor integrated circuit, and more particularly to an internal initialization circuit for initializing an internal circuit when a power supply voltage is raised.
[0002]
[Prior art]
FIG. 7 is a circuit diagram showing an example of a conventional internal initialization circuit. In the figure, 101 is a voltage source, 102 is a ground portion, 103 is a P-channel transistor having a source and well connected to the voltage source 101 and a gate connected to the ground portion 102, and 104 is a source and well connected to the ground portion 102. An N-channel transistor having a gate and a drain connected to the drain of the P-channel transistor 103; 105, a first inverter having an input connected to the drains of the P-channel transistor 103 and the N-channel transistor 104; and 106, an inverter The second inverter has an input unit connected to the output unit 105. Further, point E indicates a connection portion between the drain of the P-channel transistor 103 and the drain of the N-channel transistor 104, and point F indicates an output portion of the inverter 106.
[0003]
Next, the operation will be described.
FIG. 8 is a diagram illustrating a voltage change at a predetermined portion in the circuit when the power supply voltage of the voltage source 101 rises. As shown in FIG. 8, when the power supply voltage rises, the potential at the point E is held in a constant stable state based on the resistance division between the on-resistance of the P-channel transistor 103 and the on-resistance of the N-channel transistor 104. At the same time, the potential at the point F falls from the H level to the L level, and the internal circuit is initialized according to the signal change.
[0004]
FIG. 9 is a diagram showing a change in voltage at a predetermined portion in the circuit when the power supply voltage of the voltage source 101 is restarted. As shown in FIG. 9, when the power supply voltage of the voltage source 101 is lowered and then immediately restarted, the potential at the point E can be held at the H level when the power supply voltage falls. In some cases, the potential at the point E becomes 0V or less. Therefore, when the power supply voltage is restarted, the potential at the point E cannot follow the increase in the power supply voltage, and the potential at the point F may remain at the L level.
[0005]
[Problems to be solved by the invention]
Since the conventional internal initialization circuit is configured as described above, when the power supply voltage of the voltage source 101 is lowered and then immediately restarted, the potential at the point F changes at the L level. There is a problem that the initialization signal for the internal circuit may not be output in some cases.
[0006]
Further, since the gate of the P-channel transistor 103 is always connected to the ground portion 102, the P-channel transistor 103 is always turned on when the power is turned on, and the voltage source 101 to the P-channel transistor 103 and the N-channel transistor 104 are turned on. There is a problem that a through current flows through the grounding portion 102 via the pin and power consumption increases. Further, when the power is turned on, the point E is also at an intermediate potential, so that there is a problem that through current also flows through the inverter 105 and the inverter 106 to increase power consumption.
[0007]
The present invention has been made to solve the above-described problems. An internal circuit that can reliably initialize an internal circuit when the power supply voltage of the voltage source rises regardless of the situation immediately before the voltage source. The purpose is to obtain an initialization circuit.
[0008]
Another object of the present invention is to provide an internal initialization circuit that can make the direct current flowing through the internal initialization circuit zero when the power supply voltage of the voltage source is stable and the internal circuit does not require initialization. And
[0009]
[Means for Solving the Problems]
The internal initialization circuit according to the present invention includes a plurality of serially connected circuits in which a predetermined voltage is applied so that the respective sources and wells are connected and the gates are connected in common and are always turned on. Or a voltage source connected to the source and well of the P-channel transistor located at one end, and a drain or ground of the P-channel transistor located at the other end in series or in parallel One or a plurality of N-channel transistors connected to each other, and at least the gate of the N-channel transistor connected to the drain of the P-channel transistor located at the other end is connected to the drain .
[0010]
In the internal initialization circuit according to the present invention, the voltage value obtained by multiplying the drain-well diffusion potential in each P-channel transistor by the number of P-channel transistors connected in series is applied from the voltage source. In this case, the number of P-channel transistors connected in series is set so as to be larger than the potential of the drain of the P-channel transistor located at the other end when the stable state is reached. is there.
[0011]
The internal initialization circuit according to the present invention is connected to one or a plurality of P-channel transistors connected in series or in parallel and having a gate connected in common, and a source of the P-channel transistor located at one end. A voltage source, one or a plurality of N-channel transistors connected in series or in parallel between a drain of a P-channel transistor located at the other end and a ground portion, and a power source voltage of the voltage source is stabilized in an internal circuit Current interrupting means for inputting a signal from the internal circuit when the initializing operation is not required and fixing the potential of the drain of the P-channel transistor located at the other end to the ground potential or the potential of the voltage source The gate of an N-channel transistor connected to the drain of a P-channel transistor located at least on the other end is connected to the drain Is obtained by way it is.
[0012]
An internal initialization circuit according to the present invention includes a plurality of P-channel transistors connected in series with their sources and wells connected and gates connected in common, and a P-channel located at one end. A voltage source connected to the source and well of the transistor; one or more N-channel transistors connected in series or in parallel between the drain and ground of a P-channel transistor located at the other end; and a voltage source When the power source voltage of the P channel transistor is stable and the initialization operation of the internal circuit is not required, a signal from the internal circuit is input, and the potential of the drain of the P-channel transistor located at the other end is set to the ground potential or the potential of the voltage source N-channel connected to the drain of a P-channel transistor located at least on the other end The gate of the transistor is that so as to be connected to the drain.
[0013]
In the internal initialization circuit according to the present invention, the current interrupting means has an inverter having an input section for inputting a signal from the internal circuit and an output section connected to the gate of the P-channel transistor, and a drain at the other end. And an N-channel transistor having a gate connected to the output part of the inverter and a source connected to the ground part.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below.
Embodiment 1 FIG.
FIG. 1 is a circuit diagram showing a configuration of an internal initialization circuit according to Embodiment 1 of the present invention. In the figure, 1 is a voltage source, 2 is a grounding section, 3 _i (I = 1 to n) is a P-channel transistor in which the source and the well are connected and the gate is commonly connected to the ground part 2 and connected in series to each other, 4 is the source and well connected to the ground part 2 And the gate and drain of the P channel transistor 3 _n N-channel transistor connected to the drain of the transistor 5 and P-channel transistor 3 _n And a first inverter whose input is connected to the drain of the N-channel transistor 4, and 6 is a second inverter whose input is connected to the output of the inverter 5. The point E is the P channel transistor 3 _n The connection portion between the drain of the N-channel transistor 4 and the drain of the N-channel transistor 4 and the point F indicate the output portion of the inverter 6.
[0015]
2 shows the P-channel transistor 3 shown in FIG. ₁ ~ P-channel transistor 3 _n 4 is a cross-sectional view of the N-channel transistor 4 as viewed along the JK direction. As shown in the figure, an n-stage P-channel transistor 3 ₁ ~ 3 _n However, in order to give the same on-resistance as the on-resistance in the case where there is one P-channel transistor, the total channel length is made equal to be divided into n stages in series.
In each P channel transistor, the well is connected to the wiring extending from the previous P channel transistor, so that the n stage P channel transistor 3 _i P-channel transistor 3 from voltage source 1 to point E by a drain-well junction _i The capacitive coupling of the diffusion potential xn between the drain and the well occurs.
Further, the P channel transistor 3 _i N is the number of divisions of the P channel transistor 3 _i The voltage value obtained by multiplying the diffusion potential between the drain and the well by n is set to be larger than the potential at the point E when the power supply voltage from the voltage source 1 is applied and when the stable state is obtained. .
[0016]
Next, the operation will be described.
First, when the power supply voltage of the voltage source 1 rises, as shown in FIG. ₁ ~ 3 _n Based on the resistance division by the ON resistance of the N channel transistor 4 and the ON resistance of the N-channel transistor 4, the potential at the point E is held constant, and the potential at the point F falls from the H level to the L level and the signal changes In response to this, the internal circuit is initialized.
[0017]
FIG. 3 is a diagram illustrating a voltage change at a predetermined portion in the circuit when the power supply voltage of the voltage source 1 is restarted. As shown in FIG. 3, when the power supply voltage of the voltage source 1 is lowered and then immediately restarted, the n-stage P-channel transistor 3 as shown in FIG. _i P-channel transistor 3 from voltage source 1 to point E by the drain-well junction of _i Since the drain-well diffusion potential xn capacitive coupling occurs, the potential at the point E is not pulled down by the power source, and when the power source is restarted immediately, the potential at the point E is H Become a level. Therefore, regardless of the situation immediately before the voltage source 1, the potential at the point F falls from the H level to the L level, and the internal circuit is initialized according to the signal change.
[0018]
The P channel transistor 3 _i Since the voltage value obtained by multiplying the diffusion potential between the drain and the well by n is larger than the potential at the point E when the power source voltage is applied from the voltage source 1 and becomes stable, the power source voltage of the voltage source 1 rises. Even if the voltage drops, the potential at the point E is maintained at 0 V or more, and it is possible to quickly return to the H level.
[0019]
As described above, according to the first embodiment, n (n ≧ 2) serially connected P-channel transistors in which the source and the well are connected and the gates are commonly connected to the ground portion. 3 ₁ ~ 3 _n And a P-channel transistor 3 whose gate and drain are located at one end. _n N-channel transistor 4 connected to the drain of each of the n-channel P-channel transistors 3 _i P-channel transistor 3 from voltage source 1 to point E by the drain-well junction of _i Since the capacitive coupling of the diffusion potential between the drain and the well xn occurs, even if the power supply voltage of the voltage source 1 falls, the potential at the point E can quickly return to the H level without being pulled down by the power supply voltage. Therefore, since the initialization signal can be output stably regardless of the state immediately before the voltage source, the internal circuit can be initialized stably.
[0020]
The P channel transistor 3 _i P channel transistor 3 so that the voltage value obtained by multiplying the drain-well diffusion potential of n by n is larger than the potential at point E when the power supply voltage is applied from voltage source 1 and the stable state is obtained. _i Therefore, even if the power supply voltage of the voltage source 1 falls, the potential at the point E is held at 0 V or more and can be quickly returned to the H level. Since the initialization signal can be output more stably regardless of the state immediately before the voltage source, the internal circuit can be initialized more stably.
[0021]
Embodiment 2. FIG.
FIG. 4 is a circuit diagram showing a configuration of an internal initialization circuit according to the second embodiment of the present invention. 4, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and the description thereof is omitted. 11 is an inverter that receives a signal from an internal circuit that becomes L level when the power supply voltage of the voltage source is stable, for example, during deep power down and the internal circuit does not require initialization, and 12 is a source and well Is connected to the voltage source 1 and the gate is connected to the output part of the inverter 11. The source and well are connected to the ground part 2 and the gate and drain are connected to the drain of the P channel transistor 12. The first N-channel transistor 14 is a second N-channel transistor whose source and well are connected to the ground portion 2, whose drain is connected to the drain of the P-channel transistor 12, and whose gate is connected to the output portion of the inverter 11. is there. Note that when the power supply voltage of the voltage source is stable and the initialization operation of the internal circuit is not required from the inverter 11 and the N-channel transistor 14, an L level signal from the internal circuit is input, and the potential at the point E is set. A current interrupting means for fixing to the ground potential is configured.
[0022]
Next, the operation will be described.
The operation related to the output of the initialization signal to the internal circuit when the power supply voltage of the voltage source 1 rises is the same as that of the internal initialization circuit according to the prior art shown in FIG. Next, when the power supply voltage of the voltage source 1 is stable and the internal initialization circuit is not used, an L level signal from the internal circuit is input to the inverter 11 and an H level signal is output from the inverter 11. Since the P-channel transistor 12 is turned off and the N-channel transistor 14 is turned on and the potential at the point E is fixed to the ground potential, the voltage source 1 passes through the P-channel transistor 12 and the N-channel transistor 13. The through current flowing to the ground portion 2 becomes zero. Further, since the input signal to the inverter 5 is also fixed to the L level, no through current flows through the inverter 5 and the inverter 6.
[0023]
As described above, according to the second embodiment, the inverter 11 that inputs a signal from the internal circuit that becomes L level when the power supply voltage of the voltage source is stable and the initialization operation of the internal circuit is not necessary, A P-channel transistor 12 whose source and well are connected to voltage source 1 and whose gate is connected to the output portion of inverter 11, and whose source and well are connected to ground portion 2 and whose gate and drain are P-channel transistor 12. An N-channel transistor 13 connected to the drain, and an N-channel transistor 14 whose source and well are connected to the ground portion 2, whose drain is connected to the drain of the P-channel transistor 12, and whose gate is connected to the output portion of the inverter 11. Since the power supply voltage is stable, the internal circuit must be initialized. In this case, an L level signal is input to the inverter 11 to turn off the P-channel transistor 12 and turn on the N-channel transistor 14, so that the potential at the point E can be fixed to the ground potential. The through current flowing from the voltage source 1 to the ground portion 2 through the P channel transistor 12 and the N channel transistor 13 and the through current flowing through the inverter 5 and the inverter 6 can be made zero. As a result, the power consumption of the internal initialization circuit after stabilization can be greatly reduced.
[0024]
Embodiment 3 FIG.
FIG. 5 is a circuit diagram showing a configuration of an internal initialization circuit according to the third embodiment of the present invention. In FIG. 5, the same reference numerals as those in FIG. 21 _i (I = 1 to n) is a P-channel transistor in which the source and well are connected and the gate is commonly connected to the output part of the inverter 11 and connected in series with each other. And the gate and drain thereof are connected to P channel transistor 21. _n The first N-channel transistor 23 connected to the drain of the transistor 23 has a source and well connected to the ground portion 2 and a drain connected to the P-channel transistor 21 _n This is a second N-channel transistor whose gate is connected to the output portion of the inverter 11.
[0025]
6 shows the P-channel transistor 21 shown in FIG. ₁ ~ 21 _n 4 is a cross-sectional view of the N-channel transistor 22 as viewed along the JK direction. As shown in the figure, a P-channel transistor 21 ₁ ~ 21 _n However, in order to give the same on-resistance as the on-resistance in the case where there is one P-channel transistor, the total channel length is made equal to be divided into n stages in series. In each P-channel transistor, the well is connected to the wiring extending from the preceding P-channel transistor, so that the n-stage P-channel transistor 21 _i P-channel transistor 21 from voltage source 1 to point E by each drain-well junction in _i The capacitive coupling of the diffusion potential xn between the drain and the well occurs. Further, the P-channel transistor 21 _i N is the number of divisions of the P channel transistor 21 _i The voltage value obtained by multiplying the diffusion potential between the drain and the well by n is set to be larger than the potential at the point E when the power supply voltage from the voltage source 1 is applied and when the stable state is obtained. .
[0026]
Next, the operation will be described.
The operation related to the output of the initialization signal to the internal circuit when the power supply voltage of the voltage source 1 rises is the same as that of the internal initialization circuit according to the prior art shown in FIG. Next, when the power source voltage of the voltage source 1 is lowered and then immediately restarted, as shown in FIG. _i P-channel transistor 21 from voltage source 1 to point E by the drain-well junction of _i The drain-well diffusion potential × n capacitive coupling occurs, so that the potential at the point E is not pulled down by the power source, and the potential at the point E is immediately at the H level even when the power source is restarted immediately. It becomes. Therefore, regardless of the situation immediately before the voltage source 1, the potential at the point F falls from the H level to the L level, and the internal circuit is initialized according to the signal change.
[0027]
Further, the P-channel transistor 21 _i The voltage value obtained by multiplying the diffusion potential between the drain and the well by n is larger than the potential at point E when the power supply voltage from the voltage source 1 is applied and when the power supply voltage becomes stable, the power supply voltage of the voltage source 1 is Even if it falls, the potential at the point E is kept at 0 V or more, and it is possible to quickly return to the H level.
[0028]
Further, when the power supply voltage of the voltage source is stable and the initialization operation of the internal circuit is not required, a signal from the L level internal circuit is input to the inverter 11 and an H level signal is output from the inverter 11. , P-channel transistor 21 ₁ ~ 21 _n Is turned off and the N-channel transistor 23 is turned on and the potential at the point E is fixed to the ground potential. ₁ ~ 21 _n Further, the through current flowing to the ground portion 2 via the N-channel transistor 22 becomes zero. Further, since the input signal to the inverter 5 is also fixed to the L level, no through current flows through the inverter 5 and the inverter 6.
[0029]
As described above, according to the third embodiment, the inverter 11 that inputs a signal from the internal circuit that becomes L level when the power supply voltage of the voltage source is stable and the initialization operation of the internal circuit is not necessary, A P-channel transistor 21 having a source and a well connected and a gate connected to the output of the inverter 11 and connected in series to each other. ₁ ~ 21 _n The source and well are connected to the ground portion 2, and the gate and drain are connected to the P-channel transistor 21. _n First N-channel transistor 22 connected to the drain of the transistor, a source and a well connected to the ground portion 2, and a drain connected to the P-channel transistor 21 _n And the second N-channel transistor 23 whose gate is connected to the output portion of the inverter 11. Therefore, the n-stage P-channel transistor 21 is provided. _i P-channel transistor 21 from voltage source 1 to point E by the drain-well junction of _i Since the capacitive coupling of the diffusion potential xn between the drain and the well of n occurs, even if the power supply voltage of the voltage source 1 falls, the potential at the point E quickly returns to the H level without being pulled down by the power supply voltage. Therefore, the initialization signal can be stably output regardless of the state immediately before the voltage source, so that the internal circuit can be stably initialized.
[0030]
Further, the P-channel transistor 21 _i P channel transistor 21 so that the voltage value obtained by multiplying the drain-well diffusion potential of n by n is larger than the potential at point E when the power supply voltage is applied from voltage source 1 and the stable state is reached. _i Therefore, even if the power supply voltage of the voltage source 1 falls, the potential at the point E is held at 0 V or more and can be quickly returned to the H level. Since the initialization signal can be output more stably regardless of the state immediately before the voltage source, the internal circuit can be initialized more stably.
[0031]
Further, when the power supply voltage of the voltage source is stable and the initialization operation of the internal circuit is not required, an L level signal is input to the inverter 11 and the P channel transistor 21 ₁ ~ 21 _n Since the N channel transistor 23 is turned on and the N channel transistor 23 is turned on, the potential at the point E can be fixed to the ground potential. ₁ ~ 21 _n And an internal initialization circuit after the power supply voltage of the voltage source 1 is stabilized because the through current flowing to the ground portion 2 through the N channel transistor 22 and the through current flowing through the inverter 5 and the inverter 6 can be made zero. The power consumption can be greatly reduced.
[0032]
In the first to third embodiments, the inverter 5 having the voltage level at the point E as an input signal is provided. However, NAND, NOR, etc. having the same logic and logic threshold as the inverter 5 are used. Even if the logic circuit is used, the same effect can be obtained.
[0033]
In the first to third embodiments, the inverter 5 and the inverter 6 are provided in two stages. However, one inverter 5 or a NAND having the same logic and logic threshold as the inverter 5 is used. A circuit or one NOR circuit may be provided, and the same effect can be obtained by adding a necessary number of stages of logic circuits such as an inverter or NAND, NOR.
[0034]
In the second and third embodiments, the inverter is provided by inputting a signal from the internal circuit that becomes L level when the power supply voltage of the voltage source is stable and the initialization operation of the internal circuit is not necessary. 11 and the N-channel transistors 14 and 23 fix the potential at the point E to the ground potential. However, without using the inverter 11, the signal from the internal circuit that goes to the H level when the internal circuit initialization operation is not required is directly applied. P-channel transistors 12, 21 ₁ ~ 21 _n The same effect can be obtained even if the potential at the point E is fixed to the ground potential by inputting it to the gates of the N-channel transistors 14 and 23.
[0035]
In the second and third embodiments, a signal from the internal circuit that becomes L level when the power source voltage of the voltage source is stable and the internal circuit does not need to be initialized is input to the inverter 11 and Although the potential at the point E is fixed to the ground potential using the N-channel transistors 14 and 23, the potential at the point E is not necessarily fixed to the ground potential, and the potential at the point E is set to the power supply voltage potential of the voltage source 1. Even if a fixed structure is used, the same effect can be obtained.
[0036]
Further, in the first to third embodiments, one N-channel transistor 4, 13, 22 used for resistance division for realizing an appropriate voltage level at point E of the internal initialization circuit is provided. However, the same effect can be obtained by using a configuration in which a plurality of N-channel transistors are connected in series or in parallel in order to provide an appropriate on-resistance value.
[0037]
【The invention's effect】
As described above, according to the present invention, a plurality of Ps connected in series with each other are connected with each source and well and the gates are connected in common and a predetermined voltage is always applied to the ON state. Connected in series or in parallel between the channel transistor, the voltage source connected to the source and well of the P-channel transistor located at one end, and the drain and ground of the P-channel transistor located at the other end The drain of the P channel transistor located at the other end from the voltage source by the drain-well junction of the plurality of P channel transistors (hereinafter referred to as initialization). (Referred to as signal output unit) until the diffusion potential between the drain and well of the P channel transistor Capacitive coupling corresponding to the number of transistors is generated, so that the potential of the initialization signal output unit quickly returns to the H level without being lowered by the power supply voltage even when the power supply voltage of the voltage source falls. Therefore, the initialization signal can be stably output regardless of the state immediately before the voltage source, so that the internal circuit can be stably initialized.
[0038]
According to the present invention, a voltage value obtained by multiplying the diffusion potential between the drain and well in each P-channel transistor by the number of P-channel transistors connected in series is stable when a power supply voltage is applied from the voltage source. Since the number of P-channel transistors connected in series is set so as to have a value larger than the potential of the initialization signal output unit at that time, even if the power supply voltage of the voltage source falls Since the potential of the initialization signal output unit is held at 0 V or more and can quickly return to the H level, the initialization signal can be output more stably regardless of the state immediately before the voltage source. Therefore, the internal circuit can be initialized more stably.
[0039]
According to the present invention, one or a plurality of P-channel transistors that are connected in series or in parallel and have a gate connected in common, a voltage source connected to the source of the P-channel transistor located at one end, One or a plurality of N-channel transistors connected in series or in parallel between the drain of the P-channel transistor located at the other end and the ground, and the initialization operation of the internal circuit with stable power supply voltage of the voltage source When the power supply voltage is stable, the power supply voltage is stabilized by providing a current interrupting means for inputting a signal from the internal circuit and fixing the potential of the initialization signal output unit to the ground potential or the potential of the voltage source. If the initialization operation of the internal circuit is no longer necessary, the potential of the initialization signal output unit can be fixed to the ground potential or the potential of the voltage source. The effect that the through current flowing to the grounding part via the transistor and the N channel transistor can be made zero, and the power consumption of the internal initialization circuit after the power source voltage of the voltage source is stabilized can be greatly reduced. Play.
[0040]
According to the present invention, a plurality of P-channel transistors whose respective sources and wells are connected and whose gates are connected in common and connected in series with each other, and the sources of the P-channel transistors located at one end and A voltage source connected to the well, one or more N-channel transistors connected in series or in parallel between the drain of the P-channel transistor located at the other end and the ground, and a power source voltage of the voltage source Current interruption means for inputting a signal from the internal circuit when the initialization operation of the internal circuit is not required stably and fixing the potential of the initialization signal output unit to the ground potential or the potential of the voltage source is provided. Since it is configured, a P-channel transistor is connected from the voltage source to the initialization signal output section by the drain-well junction of a plurality of P-channel transistors. Capacitive coupling is generated by multiplying the diffusion potential between the drain and the well by the number of P-channel transistors. Therefore, even if the power supply voltage of the voltage source falls, the potential of the initialization signal output unit is not affected by the power supply voltage. Since it is possible to quickly return to the H level, the initialization signal can be stably output regardless of the state immediately before the voltage source, so that the internal circuit can be stably initialized. There is an effect. Further, if the power supply voltage is stabilized and the initialization operation of the internal circuit is not required, the potential of the initialization signal output unit can be fixed to the ground potential or the potential of the voltage source. The through current flowing to the grounding part via the channel transistor can be made zero, and the power consumption of the internal initialization circuit after the power source voltage of the voltage source is stabilized can be greatly reduced.
[0041]
According to the present invention, the current interrupting means has an inverter having an input part for inputting a signal from the internal circuit and an output part connected to the gate of the P-channel transistor, and a P-channel whose drain is located at the other end. And a grounded N-channel transistor connected to the drain of the transistor, connected to the output part of the inverter, and connected to the grounded part, so that the power supply voltage is stabilized and the internal circuit is initialized. If an L level signal is input from the internal circuit when not required, the P channel transistor can be turned off and the grounding N channel transistor can be turned on to fix the initialization signal output unit to the ground potential. Using a simple structure consisting of an inverter and a grounded N-channel transistor, the power source voltage of the voltage source is stabilized An effect that the power consumption of the internal initialization circuit can be greatly reduced.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of an internal initialization circuit according to a first embodiment of the present invention.
2 is a cross-sectional view showing a P-channel transistor and an N-channel transistor as viewed along line JK in FIG. 1. FIG.
FIG. 3 is a diagram illustrating a voltage change at a predetermined portion in a circuit when a power supply voltage of a voltage source is restarted.
FIG. 4 is a circuit diagram showing a configuration of an internal initialization circuit according to a second embodiment of the present invention.
FIG. 5 is a circuit diagram showing a configuration of an internal initialization circuit according to a third embodiment of the present invention.
6 is a cross-sectional view showing a P-channel transistor and an N-channel transistor as seen along line JK in FIG.
FIG. 7 is a circuit diagram showing an example of a conventional internal initialization circuit.
FIG. 8 is a diagram showing a change in voltage at a predetermined portion in the circuit when the power supply voltage of the voltage source rises.
FIG. 9 is a diagram showing a voltage change of a predetermined portion in the circuit when the power source voltage of the voltage source is restarted in the conventional internal initialization circuit.
[Explanation of symbols]
1 Voltage source, 2 Grounding part, 3 _i (I = 1 to n), 12, 21 _i (I = 1 to n) P-channel transistor, 4, 13, 14, 22, 23 N-channel transistor, 5, 6, 11 Inverter.

Claims

A plurality of P-channel transistors connected in series with each source and well connected and with a common gate connected;
A voltage source connected to the source and well of the P-channel transistor located at one end;
An N-channel transistor connected between the drain of the P-channel transistor located at the other end and the ground,
When the power supply voltage of the voltage source is stable and the initialization operation of the internal circuit is not required, a signal from the internal circuit is input to turn off the plurality of P-channel transistors and the P located at the other end and a current interruption means for fixing the potential of the drain of the channel transistor to ground conductive position,
An internal initialization circuit, wherein a gate of the N-channel transistor is connected to a drain of the P-channel transistor located at the other end.

When the voltage value obtained by multiplying the diffusion potential between the drain and well in each P-channel transistor by the number of P-channel transistors connected in series becomes stable when a power supply voltage is applied from the voltage source, 2. The internal initialization according to claim 1, wherein the number of P-channel transistors connected in series is set so as to be larger than the potential of the drain of the P-channel transistor located at the end of the P-channel transistor. circuit.

Current interruption means
An inverter having an input part for inputting a signal from the internal circuit and an output part connected to the gate of the P-channel transistor;
2. An N-channel transistor having a drain connected to a drain of a P-channel transistor located at the other end, a gate connected to the output part of the inverter, and a source connected to a ground part. Internal initialization circuit.