JP4575925B2 - マルチスレッドアーキテクチャを用いた視覚および図形データの処理 - Google Patents
マルチスレッドアーキテクチャを用いた視覚および図形データの処理 Download PDFInfo
- Publication number
- JP4575925B2 JP4575925B2 JP2006547368A JP2006547368A JP4575925B2 JP 4575925 B2 JP4575925 B2 JP 4575925B2 JP 2006547368 A JP2006547368 A JP 2006547368A JP 2006547368 A JP2006547368 A JP 2006547368A JP 4575925 B2 JP4575925 B2 JP 4575925B2
- Authority
- JP
- Japan
- Prior art keywords
- semaphore
- instruction thread
- thread
- instruction
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 37
- 230000000007 visual effect Effects 0.000 title description 5
- 238000000034 method Methods 0.000 claims description 56
- 238000009877 rendering Methods 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 32
- 230000004044 response Effects 0.000 claims description 24
- 230000001419 dependent effect Effects 0.000 description 21
- 230000001629 suppression Effects 0.000 description 21
- 238000012790 confirmation Methods 0.000 description 20
- 230000007246 mechanism Effects 0.000 description 13
- 238000012360 testing method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000004931 aggregating effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/526—Mutual exclusion algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30087—Synchronisation or serialisation instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Mobile Radio Communication Systems (AREA)
- Image Generation (AREA)
- Executing Machine-Instructions (AREA)
- Digital Computer Display Output (AREA)
Description
アクティブセマフォの使用例
リンクドリストベースのセマフォ・エンティティ
セマフォメッセージ群
セマフォ命令群
アクティブセマフォの獲得
アクティブセマフォの解放
動作モデル
アソシエイティブセマフォの一実施例の概要
オーダードセマフォの一実施例の概要
アクティブセマフォの一実施例の概要
プロアクティブセマフォの一実施例の概要
スレッドの同期
セマフォとレイトレーシング
アクティブセマフォを使用したZバッファベースの3次元レンダリング
アクティブセマフォを使用したビデオデコーディング
結論
Claims (36)
- メモリが、第1の命令スレッドの命令スレッドの状態表示を維持するステップと、
実行回路構成が、表示するイメージの第1の図形要素を処理する前記第1の命令スレッドを実行するステップと、
前記実行回路構成が、表示するイメージの第2の図形要素を処理する第2の命令スレッドを実行するステップと、
前記第1の図形要素と前記第2の図形要素の間における関係に関連する予め定められた条件セットのうち少なくとも1つが検知されたことに応じて、前記第1の命令スレッドの前記状態表示がセットされている場合、実行回路構成が、前記第1の命令スレッドを非活動状態にするステップと、
前記実行回路構成が、セマフォ・エンティティからメッセージを受信するまで前記第1の命令スレッドを前記非活動状態に維持するステップと、
前記セマフォ・エンティティが、前記第1の命令スレッドの実行を再開するメッセージを、前記実行回路構成に送信するステップと、
前記実行回路構成が、前記セマフォ・エンティティから前記メッセージを受信したことに応じて、前記第1の命令スレッドの前記状態表示をアンセットし、前記第1の命令スレッドの実行を再開するステップと
を備え、
前記状態表示は、前記第1の命令スレッドのディスパッチ時にセットされる方法。 - 前記予め定められた条件セットが未解決の依存関係を備える請求項1に記載の方法。
- 前記予め定められた条件セットがセマフォに対応するリソースが利用できないこと
を示す前記セマフォからの無反応を備える請求項1に記載の方法。 - メモリが、前記第2の命令スレッドの状態表示を維持するステップを更に備える請求項1に記載の方法。
- 各命令スレッドの前記状態表示が、その命令スレッドに関連する命令スレッドの依存関係が存在する場合において、当該依存関係に相当する状態変数を備える請求項4に記載の方法。
- 前記第1の命令スレッドが第1のセットのレイトレーシング命令と、第1のレイセグメントを備える前記第1の図形要素とを備え、更に、前記第2の命令スレッドが第2のセットのレイトレーシング命令と、第2のレイセグメントを備える前記第2の図形要素とを備える請求項1に記載の方法。
- 前記第1の命令スレッドが第1のセットのビデオデコーディング命令と、第1のピクチャセグメントを備える前記第1の図形要素とを備え、更に、前記第2の命令スレッドが第2のセットのビデオデコーディング命令と、第2のピクチャセグメントを備える前記第2の図形要素とを備える請求項1に記載の方法。
- 前記第1のピクチャセグメントが第1のマクロブロックを備え、前記第2のピクチャセグメントが第2のマクロブロックを備える請求項7に記載の方法。
- 前記第1の命令スレッドが第1のセットの3次元レンダリング命令と、第1のレンダリングプリミティブを備える前記第1の図形要素とを備え、更に前記第2の命令スレッドが第2のセットの3次元レンダリング命令と、第2のレンダリングプリミティブを備える前記第2の図形要素とを備える請求項1に記載の方法。
- 前記第1のレンダリングプリミティブが第1の点、第1の線、第1の三角形、および第1の三角形ストリップのうちの1つを備え、更に、前記第2のレンダリングプリミティブが第2の点、第2の線、第2の三角形、および第2の三角形ストリップのうちの1つを備える請求項9に記載の方法。
- 実行回路構成が、前記第1のレンダリングプリミティブのZ値を判定する命令スレッドを実行するステップと、
前記実行回路構成が、前記第2のレンダリングプリミティブのZ値を判定する命令スレッドを実行するステップと、
前記実行回路構成が、前記第1のレンダリングプリミティブと前記第2のレンダリングプリミティブとの関係を判定するために、前記第1のレンダリングプリミティブおよび前記第2のレンダリングプリミティブのZ値を比較する命令スレッドを実行するステップと、
前記実行回路構成が、前記第1のレンダリングプリミティブと前記第2のレンダリングプリミティブとの間の関係を元に選択された、前記第1のレンダリングプリミティブと前記第2のレンダリングプリミティブのうちの1つを表示する命令スレッドを実行するステップと
を更に備える請求項9に記載の方法。 - 第1の命令スレッドを保存する、実行回路構成に接続されたメモリと、
イメージの第1の図形要素についての前記第1の命令スレッドと、イメージの第2の図形要素についての第2の命令スレッドとを受信して実行し、前記第1の命令スレッドが関連するセマフォを有するリソースを必要とすることに応じて、前記第1の命令スレッドの状態表示がセットされている場合、セマフォ要求メッセージを送信し前記第1の命令スレッドを非活動状態にする実行回路構成と、
前記実行回路構成から前記セマフォ要求メッセージを受信して、前記実行回路構成に対してセマフォ承認メッセージを送信することにより、前記セマフォ要求メッセージの受信に応じて第1の命令スレッドについて選択的にセマフォの制御を許可する、前記実行回路構成に接続されたセマフォ・エンティティと
を備え、
前記メモリは、前記第1の命令スレッドの命令スレッドの前記状態表示を維持し、
前記実行回路構成は、前記セマフォ承認メッセージの受信に応じて、前記第1の命令スレッドの前記状態表示をアンセットし、前記第1の命令スレッドを前記非活動状態から除き、
前記状態表示は、前記第1の命令スレッドのディスパッチ時にセットされる装置。 - 前記実行回路構成が
前記第1の命令スレッドを実行する第1の実行回路と、
前記第2の命令スレッドを実行する第2の実行回路と
を備える請求項12に記載の装置。 - 前記第1の命令スレッドが第1のセットのレイトレーシング命令と、第1のレイセグメントを備える前記第1の図形要素とを備え、更に、前記第2の命令スレッドが第2のセットのレイトレーシング命令と、第2のレイセグメントを備える前記第2の図形要素とを備える請求項12に記載の装置。
- 前記第1の命令スレッドが第1のセットのビデオデコーディング命令と、第1のピクチャセグメントを備える前記第1の図形要素とを備え、更に、前記第2の命令スレッドが第2のセットのビデオデコーディング命令と、第2のピクチャセグメントを備える前記第2の図形要素とを備える請求項12に記載の装置。
- 前記第1のピクチャセグメントが第1のマクロブロックを備え、前記第2のピクチャセグメントが第2のマクロブロックを備える請求項15に記載の装置。
- 前記第1の命令スレッドが第1のセットの3次元レンダリング命令と第1のレンダリングプリミティブを備える前記第1の図形要素とを備え、更に、前記第2の命令スレッドが第2のセットの3次元レンダリング命令と第2のレンダリングプリミティブを備える前記第2の図形要素とを備える請求項12に記載の装置。
- 前記第1のレンダリングプリミティブが第1の点、第1の線、第1の三角形、および第1の三角形ストリップのうちの1つを備え、更に、前記第2のレンダリングプリミティブが第2の点、第2の線、第2の三角形、および第2の三角形ストリップのうちの1つを備える、請求項17に記載の装置。
- 前記メモリは、更に前記第2の命令スレッドを保存する、請求項12に記載の装置。
- 命令スレッドを実行する少なくとも1つの追加実行回路と、
前記実行回路構成および少なくとも1つの追加実行構成回路に接続された、命令スレッドを実行するために命令スレッドをディスパッチするスレッドディスパッチャと
を更に備える請求項12に記載の装置。 - 前記第1の命令スレッドが非活動状態のとき、命令の実行が停止し、前記実行回路構成がセマフォ要求メッセージの状態を判定するために前記セマフォ・エンティティにポーリング処理を行わない請求項12に記載の装置。
- 第1の命令スレッドの命令スレッドの状態表示を維持する手段と、
表示するイメージの第1の図形要素を処理する前記第1の命令スレッドを実行する手段と、
表示するイメージの第2の図形要素を処理する第2の命令スレッドを実行する手段と、
前記第1の図形要素と前記第2の図形要素の間の関係に関連する予め定められた条件セットのうち少なくとも1つが検知されたことに応じて、前記第1の命令スレッドの前記状態表示がセットされている場合、前記第1の命令スレッドを非活動状態にする手段と、
セマフォ・エンティティからメッセージを受信するまで前記第1の命令スレッドを非活動状態に維持する手段と、
前記セマフォ・エンティティによって、前記第1の命令スレッドの実行を再開するメッセージを送信する手段と、
前記セマフォ・エンティティからメッセージを受信したことに応じて前記第1の命令スレッドの前記状態表示をアンセットし、前記第1の命令スレッドの実行を再開する手段と
を備え、
前記状態表示は、前記第1の命令スレッドのディスパッチ時にセットされる装置。 - 前記第1の命令スレッドが第1のセットのレイトレーシング命令と、第1のレイセグメントを備える前記第1の図形要素とを備え、更に、前記第2の命令スレッドが第2のセットのレイトレーシング命令と、第2のレイセグメントを備える前記第2の図形要素とを備える請求項22に記載の装置。
- 前記第1の命令スレッドが第1のセットのビデオデコーディング命令と、第1のマクロブロックを備える前記第1の図形要素とを備え、更に、前記第2の命令スレッドが第2のセットのビデオデコーディング命令と、第2のマクロブロックを備える前記第2の図形要素とを備える請求項22に記載の装置。
- 前記第1の命令スレッドが第1のセットの3次元レンダリング命令と第1のレンダリングプリミティブを備える前記第1の図形要素とを備え、更に、前記第2の命令スレッドが第2のセットの3次元レンダリング命令と第2のレンダリングプリミティブを備える前記第2の図形要素とを備える請求項22に記載の装置。
- メモリコントローラと、
イメージの第1の図形要素についての第1の命令スレッドと、イメージの第2の図形要素についての第2の命令スレッドとを受信して実行し、前記第1の命令スレッドが関連するセマフォを有するリソースを必要とすることに応じて、前記第1の命令スレッドの状態表示がセットされている場合、セマフォ要求メッセージを送信し前記第1の命令スレッドを非活動状態にする、前記メモリコントローラに接続された実行回路構成と、
前記実行回路構成から前記セマフォ要求メッセージを受信して、前記実行回路構成に対してセマフォ承認メッセージを送信することにより、前記セマフォ要求メッセージの受信に応じて第1の命令スレッドについて選択的にセマフォの制御を許可する、前記実行回路構成に接続されたセマフォ・エンティティと、
前記第1の命令スレッドを保存する、前記メモリコントローラに接続されたメモリと、
を備え、
前記メモリは、前記第1の命令スレッドの命令スレッドの前記状態表示を維持し、
前記実行回路構成は、前記セマフォ承認メッセージの受信に応じて、前記第1の命令スレッドの前記状態表示をアンセットし、前記第1の命令スレッドを前記非活動状態から除き、
前記状態表示は、前記第1の命令スレッドのディスパッチ時にセットされるシステム。 - 前記実行回路構成が
前記第1の命令スレッドを実行する第1の実行回路と、
前記第2の命令スレッドを実行する第2の実行回路と
を備える請求項26に記載のシステム。 - 前記第1の命令スレッドが第1のセットのレイトレーシング命令と、第1のレイセグメントを備える前記第1の図形要素とを備え、更に、前記第2の命令スレッドが第2のセットのレイトレーシング命令と、第2のレイセグメントを備える前記第2の図形要素とを備える請求項26に記載のシステム。
- 前記第1の命令スレッドが第1のセットのビデオデコーディング命令と、第1のマクロブロックを備える前記第1の図形要素とを備え、更に、前記第2の命令スレッドが第2のセットのビデオデコーディング命令と、第2のマクロブロックを備える前記第2の図形要素とを備える請求項26に記載のシステム。
- 第1のピクチャセグメントが第1のマクロブロックを備え、第2のピクチャセグメントが第2のマクロブロックを備える、請求項29に記載のシステム。
- 前記第1の命令スレッドが第1のセットの3次元レンダリング命令と第1のレンダリングプリミティブを備える前記第1の図形要素とを備え、更に、前記第2の命令スレッドが第2のセットの3次元レンダリング命令と第2のレンダリングプリミティブを備える前記第2の図形要素とを備える請求項26に記載のシステム。
- 前記第1のレンダリングプリミティブが第1の点、第1の線、第1の三角形、および第1の三角形ストリップのうちの1つを備え、更に、前記第2のレンダリングプリミティブが第2の点、第2の線、第2の三角形、および第2の三角形ストリップのうちの1つを備える請求項31に記載のシステム。
- 前記第1の命令スレッドおよび前記第2の命令スレッドを保存する、前記メモリコントローラに接続されたメモリを更に有する請求項26に記載のシステム。
- 前記第1の命令スレッドが非活動状態のとき、命令の実行が停止し、前期実行回路構成が前記セマフォ要求メッセージの状態を判断するために前記セマフォ・エンティティにポーリング処理を行わない請求項26に記載のシステム。
- 前記少なくとも1つのレイセグメントが同一の対象ピクセルに関連付けられるように、前記対象ピクセルにセマフォが関連付けられ、複数の命令スレッドのうち、前記少なくとも1つのレイセグメントに関連付けられた命令スレッドにそれぞれ関連付けられるセマフォ要素を有するリンクドリストである前記セマフォをメモリが保持するステップと、
前記実行回路構成が、前記複数の命令スレッドを実行して、前記少なくとも1つのレイセグメントを並列に計算するステップと、
前記実行回路構成が、前記命令スレッドに対応する前記セマフォ要素を前記リンクドリストの先頭から削除することを前記セマフォ・エンティティに指示する命令を実行するステップと、
前記セマフォ・エンティティが、前記指示に応じて、前記セマフォ要素を前記リンクドリストの先頭から削除するステップと、
をさらに備え、
前記少なくとも1つのレイセグメントに関連付けられた命令スレッドにそれぞれ関連付けられる前記セマフォ要素が削除された後に、前記命令スレッドの結果が集約される請求項1に記載の方法。 - 少なくとも1つのセグメントに同一のピクチャが関連付けられるように、前記ピクチャにセマフォが関連付けられ、複数の命令スレッドのうち、前記少なくとも1つのセグメントに関連付けられた命令スレッドにそれぞれ関連付けられるセマフォ要素を有するリンクドリストである前記セマフォをメモリが保持するステップと、
前記実行回路構成が、前記複数の命令スレッドを実行して、前記少なくとも1つのセグメントを並列に計算するステップと、
前記実行回路構成が、前記命令スレッドに対応する前記セマフォ要素を前記リンクドリストの先頭から削除することを前記セマフォ・エンティティに指示する命令を実行するステップと、
前記セマフォ・エンティティが、前記指示に応じて、前記セマフォ要素を前記リンクドリストの先頭から削除するステップと、
をさらに備え、
前記少なくとも1つのレイセグメントに関連付けられた命令スレッドにそれぞれ関連付けられる前記セマフォ要素が削除された後に、前記命令スレッドの結果が集約される請求項1に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/750,589 US8271986B2 (en) | 2003-12-31 | 2003-12-31 | Visual and graphical data processing using a multi-threaded architecture |
PCT/US2004/043320 WO2005066778A2 (en) | 2003-12-31 | 2004-12-22 | Visual and graphical data processing using a multi-threaded architecture |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007517326A JP2007517326A (ja) | 2007-06-28 |
JP4575925B2 true JP4575925B2 (ja) | 2010-11-04 |
Family
ID=34749337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006547368A Expired - Fee Related JP4575925B2 (ja) | 2003-12-31 | 2004-12-22 | マルチスレッドアーキテクチャを用いた視覚および図形データの処理 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8271986B2 (ja) |
EP (1) | EP1700212A2 (ja) |
JP (1) | JP4575925B2 (ja) |
KR (1) | KR20060108741A (ja) |
CN (2) | CN101147126B (ja) |
TW (1) | TWI285851B (ja) |
WO (1) | WO2005066778A2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006163547A (ja) * | 2004-12-03 | 2006-06-22 | Canon Inc | 立体画像生成プログラム、立体画像生成システム及び立体画像生成装置。 |
US7439973B2 (en) * | 2005-08-11 | 2008-10-21 | International Business Machines Corporation | Ray tracing with depth buffered display |
US20070052704A1 (en) * | 2005-09-08 | 2007-03-08 | Arm Limited | 3D graphics image formation |
US7965898B2 (en) * | 2005-10-28 | 2011-06-21 | Nvidia Corporation | Accelerating video decoding using multiple processors |
US8018457B2 (en) * | 2006-09-19 | 2011-09-13 | Caustic Graphics, Inc. | Ray tracing system architectures and methods |
US9665970B2 (en) * | 2006-09-19 | 2017-05-30 | Imagination Technologies Limited | Variable-sized concurrent grouping for multiprocessing |
US8121196B2 (en) * | 2006-11-02 | 2012-02-21 | Corel Corporation | Method and apparatus for multi-threaded video decoding |
US8072454B1 (en) * | 2007-12-13 | 2011-12-06 | Nvidia Corporation | Parallel processing system, method, and computer program product for selecting a ray tracing entity from a group of ray tracing entities for processing |
US8695002B2 (en) * | 2009-10-20 | 2014-04-08 | Lantiq Deutschland Gmbh | Multi-threaded processors and multi-processor systems comprising shared resources |
KR101155689B1 (ko) * | 2011-04-12 | 2012-06-12 | 고려대학교 산학협력단 | 프리미티브 트리에 기반한 거리장 계산장치 및 방법 |
CN103366386A (zh) * | 2013-07-14 | 2013-10-23 | 西安电子科技大学 | 基于多进程和多线程的并行图像解压缩系统 |
CN103455356B (zh) * | 2013-09-05 | 2017-02-08 | 中国计量学院 | 多核移动设备上3d模型的并发加载及渲染方法 |
US10977092B2 (en) * | 2015-10-16 | 2021-04-13 | Qualcomm Incorporated | Method for efficient task scheduling in the presence of conflicts |
US10318348B2 (en) * | 2016-09-23 | 2019-06-11 | Imagination Technologies Limited | Task scheduling in a GPU |
GB2554392B (en) | 2016-09-23 | 2019-10-30 | Imagination Tech Ltd | Task scheduling in a GPU |
KR20180038793A (ko) * | 2016-10-07 | 2018-04-17 | 삼성전자주식회사 | 영상 데이터 처리 방법 및 장치 |
US10255717B2 (en) * | 2016-11-01 | 2019-04-09 | Nvidia Corporation | Geometry shadow maps with per-fragment atomics |
US10614613B2 (en) | 2017-07-28 | 2020-04-07 | Nvidia Corporation | Reducing noise during rendering by performing parallel path space filtering utilizing hashing |
US10871991B2 (en) * | 2019-01-18 | 2020-12-22 | EMC IP Holding Company LLC | Multi-core processor in storage system executing dedicated polling thread for increased core availability |
CN114816803B (zh) * | 2022-06-28 | 2022-09-23 | 航天宏图信息技术股份有限公司 | 一种分布式仿真通信消息处理方法及装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03164964A (ja) * | 1989-11-24 | 1991-07-16 | Nippon Telegr & Teleph Corp <Ntt> | 情報処理装置における排他制御処理装置 |
US6018785A (en) * | 1993-12-30 | 2000-01-25 | Cypress Semiconductor Corp. | Interrupt-generating hardware semaphore |
US5715459A (en) * | 1994-12-15 | 1998-02-03 | International Business Machines Corporation | Advanced graphics driver architecture |
US5951672A (en) * | 1997-07-02 | 1999-09-14 | International Business Machines Corporation | Synchronization method for work distribution in a multiprocessor system |
JP3900621B2 (ja) * | 1997-10-16 | 2007-04-04 | ソニー株式会社 | 情報処理方法及び記録媒体 |
US6088044A (en) * | 1998-05-29 | 2000-07-11 | International Business Machines Corporation | Method for parallelizing software graphics geometry pipeline rendering |
US6502097B1 (en) * | 1999-12-23 | 2002-12-31 | Microsoft Corporation | Data structure for efficient access to variable-size data objects |
CA2373707A1 (en) * | 2001-02-28 | 2002-08-28 | Paul Besl | Method and system for processing, compressing, streaming and interactive rendering of 3d color image data |
JP3798726B2 (ja) * | 2002-04-26 | 2006-07-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メモリ・アクセス順序付け及びロック管理の方法、装置、プログラム及び記録媒体 |
CN1212569C (zh) * | 2002-11-01 | 2005-07-27 | 英业达股份有限公司 | 多线程自动测试方法 |
-
2003
- 2003-12-31 US US10/750,589 patent/US8271986B2/en active Active
-
2004
- 2004-12-22 EP EP04815401A patent/EP1700212A2/en not_active Withdrawn
- 2004-12-22 CN CN2004800348584A patent/CN101147126B/zh not_active Expired - Fee Related
- 2004-12-22 CN CN2011101059282A patent/CN102200927B/zh not_active Expired - Fee Related
- 2004-12-22 KR KR1020067013046A patent/KR20060108741A/ko active Search and Examination
- 2004-12-22 JP JP2006547368A patent/JP4575925B2/ja not_active Expired - Fee Related
- 2004-12-22 WO PCT/US2004/043320 patent/WO2005066778A2/en not_active Application Discontinuation
- 2004-12-24 TW TW093140498A patent/TWI285851B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN101147126B (zh) | 2011-06-08 |
WO2005066778A2 (en) | 2005-07-21 |
US8271986B2 (en) | 2012-09-18 |
TW200527325A (en) | 2005-08-16 |
KR20060108741A (ko) | 2006-10-18 |
CN102200927B (zh) | 2013-11-20 |
JP2007517326A (ja) | 2007-06-28 |
EP1700212A2 (en) | 2006-09-13 |
WO2005066778A3 (en) | 2006-09-28 |
CN101147126A (zh) | 2008-03-19 |
CN102200927A (zh) | 2011-09-28 |
TWI285851B (en) | 2007-08-21 |
US20050198644A1 (en) | 2005-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4575925B2 (ja) | マルチスレッドアーキテクチャを用いた視覚および図形データの処理 | |
US10741143B2 (en) | Dynamic jitter and latency-tolerant rendering | |
CN110796588B (zh) | 同时计算和图形调度 | |
US9286119B2 (en) | System, method, and computer program product for management of dependency between tasks | |
US8368701B2 (en) | Metaprocessor for GPU control and synchronization in a multiprocessor environment | |
CN109643461B (zh) | 用于在光线追踪架构内对多个连续光线-表面相交点进行正确排序和枚举的方法和设备 | |
EP2593862B1 (en) | Out-of-order command execution in a multimedia processor | |
US20090303245A1 (en) | Technique for performing load balancing for parallel rendering | |
US20160019066A1 (en) | Execution of divergent threads using a convergence barrier | |
US11470394B2 (en) | Scalable light-weight protocols for wire-speed packet ordering | |
CN109213607B (zh) | 一种多线程渲染的方法和装置 | |
CN110807827B (zh) | 系统生成稳定的重心坐标和直接平面方程访问 | |
JP4584935B2 (ja) | 動作モデルベースマルチスレッドアーキテクチャ | |
US11908064B2 (en) | Accelerated processing via a physically based rendering engine | |
US20230205608A1 (en) | Hardware supported split barrier | |
US11770215B2 (en) | Transceiver system with end-to-end reliability and ordering protocols | |
US11875444B2 (en) | Accelerated processing via a physically based rendering engine | |
US11853764B2 (en) | Accelerated processing via a physically based rendering engine | |
US11830123B2 (en) | Accelerated processing via a physically based rendering engine | |
US11704860B2 (en) | Accelerated processing via a physically based rendering engine | |
CN115205091A (zh) | 动态场景中改进的时间降噪器质量 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090901 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090908 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091001 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091102 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100820 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |