JP4574821B2

JP4574821B2 - Semiconductor device and thin film

Info

Publication number: JP4574821B2
Application number: JP2000278617A
Authority: JP
Inventors: 隆杉野; 昌樹楠原; 優梅田
Original assignee: Watanabe Shoko KK
Current assignee: Watanabe Shoko KK
Priority date: 2000-02-25
Filing date: 2000-09-13
Publication date: 2010-11-04
Anticipated expiration: 2020-09-13
Also published as: JP2001313335A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び薄膜に関するもので、特に、多層配線構造の形成における低誘電率層間絶縁膜を有する半導体装置に関するものである。
【０００２】
【従来の技術】
従来、多数のトランジスタを１チップに集積し、その集積度を向上させて半導体回路を作製することにより、高機能化が実現されてきた。この半導体集積回路、いわゆるＵＬＳＩは、トランジスタの微細化技術の開発により進められてきた。しかし、設計寸法が０．２５［μｍ］以下に入ると、配線長の増大から配線遅延がトランジスタの特性であるゲート遅延を上回るようになり、配線の抵抗成分と容量成分とによる遅延の低減、つまり配線のＲＣ時定数の低減を考えることが必要となる。
【０００３】
このために、配線用材料はアルミニウム（比抵抗３［μΩｃｍ］）から銅（比抵抗２［μΩｃｍ］）への変更が試みられ、配線金属の層間絶縁膜もＳｉＯ₂（比誘電率κ＝４）から他の低誘電率を有する材料の導入が検討されている。ＳｉＯ₂に代わる次世代の無機層間絶縁膜材料として、これまでに窒化ホウ素、窒化ホウ素珪素、窒化酸素ホウ素珪素等が検討され、また、有機材料の導入も考えられている。
【０００４】
【発明が解決しようとする課題】
次世代の高機能ＵＬＳＩを実現するためには、配線遅延を低減することが不可欠となる。このため、配線のＲＣ時定数の低減を考えることが必要であり、従来、配線の層間絶縁膜として使用されているＳｉＯ₂薄膜に代わる低誘電率を有する材料の導入が重要となる。材料の熱的安定性等を考慮すると、有機材料に優る窒化ホウ素などの無機材料の使用が望まれる。
【０００５】
窒化ホウ素はＳｉＯ₂より低誘電率を有し、化学気相成長法やイオンプレーティング法等で合成できることが知られている。しかし、作製された窒化ホウ素膜が水分と反応しやすいことや、薄膜内に蓄積される応力のためにクラックが発生したり、基板材料から剥離するという問題がある。この結果、半導体集積回路の作製プロセスに導入するためには、これらの課題を解決しなければならない。
【０００６】
本発明は、前記課題を解決し、ホウ素、炭素、窒素を含有する材料を配線の層間絶縁膜に用いて、高性能半導体装置を提供することを目的とする。
【０００７】
前記課題を解決するために、請求項１に記載された発明は、半導体素子の存在する基板上で、ホウ素炭素窒素を主要元素とする絶縁層を介して配線金属が形成され、前記絶縁層内で六方晶の結晶部分とアモルファス部分が混在していることを特徴とする半導体装置である。
【００１１】
請求項２に記載された本発明では、請求項１に記載の半導体装置において、前記絶縁層にシリコン、酸素、イオウ、水素、フッ素、塩素の元素が添加されたことを特徴とする。
【００１２】
請求項３に記載された本発明では、請求項１又は２に記載の半導体装置において、前記絶縁層と前記配線金属との間に窒化ホウ素、炭化ホウ素以外の窒素化合物層を有することを特徴とする。
【００１４】
請求項４に記載された本発明は、前記絶縁層を、それ以外の絶縁層と共に２層以上の構造にして、配線金属間に用いることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置である。
【００１５】
請求項５に記載された本発明は、前記絶縁層を、電界効果トランジスタのソースとゲートとの間、および、ゲートとドレインとの間の活性層上に用いることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置である。
請求項６に記載された本発明は、請求項１〜５に記載の半導体装置に用いた前記絶縁層はイオウが添加されたホウ素炭素窒素膜であることを特徴とする薄膜である。
【００１６】
本発明の半導体装置は、ホウ素、炭素、窒素の少なくとも１元素を主成分とする薄膜を配線金属間の層間絶縁膜として用いて、配線のＲＣ時定数の低減を図る。絶縁膜内の原子の結合構造や組成比の変化によって、絶縁膜のクラックや剥離を防止して、付着性を向上させ、性能の向上が図られている。
【００１７】
【発明の実施の形態】
次に、本発明の実施形態について説明する。ホウ素、炭素、窒素を主要成分とした、本発明に関する材料を配線の層間絶縁膜に用いて、配線遅延の問題を解決することにより、次世代高性能ＵＬＳＩが作製できる。そして、本発明は、コンピューターをはじめ、それを中心とした高性能情報処理装置、通信装置、制御装置等の様々な用途にキーデバイスとして応用できる。
【００１８】
【実施例】
以下に、本発明の半導体装置の実施例について具体的に説明する。
【００１９】
［実施例１］
図１は、本発明にかかる半導体装置の実施例１を示す断面図である。実施例１の半導体装置は、シリコン基板１、ゲート２、コンタクト３、酸化膜４、絶縁層としての層間絶縁膜５Ａ〜５Ｃ、配線金属としての金属６Ａ〜６Ｆおよびパシベーション膜７で構成される。
【００２０】
シリコン基板１は、ｐ型のシリコン半導体基板である。ゲート２およびコンタクト３からなるＭＯＳＦＥＴが半導体素子として設けられ、酸化膜４の形成により素子分離されている。なお、ゲート２は、ＳｉＯ₂膜２Ａを介してシリコン基板１に設けられている。
【００２１】
多層配線のため、層間絶縁膜５Ａが作製された後、フォトリソグラフィー工程を用いて、層間絶縁膜５Ａが部分的にエッチング除去され、層間絶縁膜５Ａに配線用金属６Ａ、６Ｂが形成される。さらに、第２層目、第３層目である層間絶縁膜５Ｂ、５Ｃと、配線用金属６Ｃ〜６Ｆとが形成された後、パシベーション膜７が層間絶縁膜５Ｃの表面に設けられる。
【００２２】
この構成の半導体装置を次に示す手順で作製する。つまり、図２（ａ）に示すｐ型のシリコン基板１の表面上に、図２（ｂ）に示すように、熱酸化法を用いた従来のプロセスにより、ゲート２、ＳｉＯ₂膜２Ａおよびコンタクト３からなるＭＯＳＦＥＴを作製し、ＬＯＣＯＳプロセスを用いて、酸化膜４を形成して、素子分離行う。
【００２３】
次に、本発明の層間絶縁膜５Ａとして、図２（ｃ）に示すように、プラズマアシスト化学気相成長法によって窒化ホウ素薄膜を形成する。基板温度を３９０［℃］に保ち、窒素ガスをリアクターへ導入して、窒素プラズマを生成し、三塩化ホウ素ガスを分解して、窒化ホウ素薄膜を合成する。圧力は０．６［Ｔｏｒｒ］であり、シリコン基板１に１５０［Ｖ］の負バイアスを印加して作製する。その結果、図３に示すように、５［ｎｍ］程度の六方晶窒化ホウ素結晶５Ａ₁とアモルファス領域５Ａ₂とが混在する薄膜が、層間絶縁膜５Ａとして得られる。六方晶窒化ホウ素結晶５Ａ₁は、ホウ素、窒素の２元素を主要元素とする低誘電率材料である。
【００２４】
層間絶縁膜５Ａにフォトリソグラフィー工程でパターニングし、三塩化ホウ素と窒素ガスとを用いた反応性イオンエッチング法により、層間絶縁膜５Ａを部分的にエッチング除去する。その後、配線用金属６Ａ、６Ｂとしてメッキ法により銅薄膜を形成し、化学機械研磨により平坦化する（図２（ｃ））。
【００２５】
この層間絶縁膜の形成と配線用金属の形成とを繰り返し行い、層間絶縁膜５Ｂ、５Ｃと配線用金属６Ｃ〜６Ｆとを形成し、最後にパシべーション膜７を付ける。
【００２６】
層間絶縁膜５Ａ〜５Ｃとして用いる薄膜を、同じ合成条件で金属基板上に作製し、その上に金属電極を形成して、薄膜の誘電率を評価したところ、比誘電率κ＝２．５という値が得られた。この値は、従来のＳｉＯ₂膜の比誘電率κ＝４と比較して非常に低く、また、電気抵抗率も１０¹⁰［Ωｃｍ］の高い値が得られた。これによって、配線遅延を低減することができる。
【００２７】
つまり、低誘電率絶縁体薄膜である層間絶縁膜５Ａ〜５Ｃを、ＭＯＳＦＥＴが製作されているシリコン基板１と１層目の配線金属間およびその上の配線金属間に用いて、配線遅延を改善することができる。
【００２８】
また、層間絶縁膜５Ａ〜５Ｃには、六方晶窒化ホウ素結晶５Ａ₁とアモルファス領域５Ａ₂とが混在するので、剥離やクラックの発生を防止して付着性を向上させることができる。
【００２９】
実施例１では、粒子サイズが５［ｎｍ］程度の六方晶窒化ホウ素結晶５Ａ₁とアモルファス領域５Ａ₂とが同程度の割合で作製された薄膜を用いたが、結晶の粒子サイズおよびその占有割合はこれに限定されることはなく、結晶粒子と粒界とからなる多結晶薄膜も含まれる。また、結晶粒子サイズも数原子の結合のものまで含まれる。さらに、層間絶縁膜５Ａ〜５Ｃ用の材料として、窒化ホウ素だけではなく、窒化ホウ素炭素、窒化炭素、炭化窒素を用いることができる。
【００３０】
なお、前記内容の薄膜作成ができる条件であれば、前記薄膜作成条件に限定されることなく、前記とは異なった作成条件も使用可能である。
【００３１】
［実施例２］
図４は、本発明にかかる半導体装置の実施例２を示す断面図である。実施例２の半導体装置は、シリコン基板１１、ゲート１２、コンタクト１３、酸化膜１４、層間絶縁膜１５Ａ〜１５Ｃ、配線金属としての金属１６Ａ〜１６Ｃおよびパシベーション膜１７で構成される。
【００３２】
シリコン基板１１、ゲート１２、コンタクト１３、酸化膜１４は、図１のシリコン基板１、ゲート２、コンタクト３および酸化膜４と同じであるので、それらの説明を省略する。ゲート１２とシリコン基板１１との間に設けられているＳｉＯ₂膜１２Ａは、図１のＳｉＯ₂膜２Ａと同じであるので、その説明を省略する。
金属１６Ａ〜１６Ｃおよびパシベーション膜１７については、図１の金属６Ａ〜６Ｆおよびパシベーション膜７と形状がそれぞれ異なるだけであるので、それらの説明を省略する。
【００３３】
実施例２では、層間絶縁膜１５Ａ〜１５Ｃの構造が実施例１と異なっている。
この点について、次に示す作成手順の説明の中で詳しく述べる。つまり、図５（ａ）に示すｐ型のシリコン基板１１の表面上に、図５（ｂ）に示すように、熱酸化法を用いた従来のプロセスにより、ゲート１２、ＳｉＯ₂膜１２Ａおよびコンタクト１３からなるＭＯＳＦＥＴを作製し、ＬＯＣＯＳプロセスを用いて、酸化膜１４を形成して、素子分離を行う。
【００３４】
次に、本発明の層間絶縁膜１５Ａとして、図５（ｃ）に示すように、窒化ホウ素炭素薄膜５００［ｎｍ］をプラズマアシスト化学気相成長法によって形成する。層間絶縁膜１５Ａにフォトリソグラフィー工程でパターニングし、反応性イオンエッチング法により、層間絶縁膜１５Ａを部分的にエッチング除去する。その後、配線用の金属１６Ａとして、メッキ法により銅薄膜を形成し、化学機械研磨により平坦化する。
【００３５】
層間絶縁膜１５Ａを形成する場合、基板温度を３９０［℃］に保ち、窒素ガスをリアクターへ導入して、窒素プラズマを生成し、三塩化ホウ素ガスおよびメタンガスを導入し、分解して炭素を１０［％］含んだ窒化ホウ素炭素薄膜を合成する。この際、圧力を０．６［Ｔｏｒｒ］に保持し、先ず、シリコン基板１１に印加する負バイアスを０［Ｖ］として、薄膜を５［ｎｍ］作製する。その結果、図６に示すように、アモルファス薄膜１５Ａ₁が得られる。引き続いて、１５０［Ｖ］の負バイアスを印加して、薄膜を５００［ｎｍ］作製する。これによって、六方晶窒化ホウ素炭素多結晶薄膜１５Ａ₂が得られる。
第１層目の配線の後、つまり、金属１６Ａの形成後、層間絶縁膜の形成と配線用金属の形成とを繰り返し行い、層間絶縁膜１５Ｂ、１５Ｃと金属１６Ｂ、１６Ｃとを形成し、最後にパシベーション膜１７を付ける。
【００３６】
２層のアモルファス薄膜１５Ａ₁と六方晶窒化ホウ素炭素多結晶薄膜１５Ａ₂を同じ合成条件で金属基板上に作製し、その上に金属電極を形成して、薄膜の誘電率を評価したところ、比誘電率κ＝２．８という値が得られた。この値は、従来のＳｉＯ₂膜の誘電率κ＝４と比較して非常に低く、また、電気抵抗率も１０¹⁰［Ωｃｍ］の高い値が得られた。
【００３７】
なお、実施例２では、炭素組成１０［％］の層間絶縁膜を用いたが、炭素組成を変化させた絶縁体薄膜も用いることができる。
【００３８】
［実施例３］
図７は、本発明にかかる半導体装置の実施例３を示す断面図である。実施例３の半導体装置は、シリコン基板２１、ゲート２２、コンタクト２３、酸化膜２４、層間絶縁膜２５Ａ〜２５Ｃ、金属２６Ａ〜２６Ｃ、パシベーション膜２７で構成される。
【００３９】
シリコン基板２１、ゲート２２、コンタクト２３、酸化膜２４は、図１のシリコン基板１、ゲート２、コンタクト３および酸化膜４と同じであるので、それらの説明を省略する。ゲート２２とシリコン基板２１との間に設けられているＳｉＯ₂膜２２Ａは、図１のＳｉＯ₂膜２Ａと同じであるので、その説明を省略する。
金属２６Ａ〜２６Ｃおよびパシベーション膜２７については、図１の金属６Ａ〜６Ｆおよびパシベーション膜７と形状がそれぞれ異なるだけであるので、それらの説明を省略する。
【００４０】
実施例３では、層間絶縁膜２５Ａ〜２５Ｃの構造が実施例１と異なっている。
この点について、次に示す作成手順の説明の中で詳しく述べる。つまり、図８（ａ）に示すｐ型のシリコン基板２１の表面上に、図８（ｂ）に示すように、熱酸化法を用いた従来プロセスにより、ゲート２２、ＳｉＯ₂膜２２Ａおよびコンタクト２３からなるＭＯＳＦＥＴを作製し、ＬＯＣＯＳプロセスを用いて、酸化膜２４を形成して、素子分離を行う。
【００４１】
次に、本発明の層間絶縁膜２５Ａとして、図８（ｃ）に示すように、窒化ホウ素炭素薄膜５００［ｎｍ］をプラズマアシスト化学気相成長法によって形成する。層間絶縁膜２５Ａにフォトリソグラフィー工程でパターニングし、反応性イオンエッチング法により、層間絶縁膜１５Ａを部分的にエッチング除去する。その後、配線用金属２６Ａとして、メッキ法により銅薄膜を形成し、化学機械研磨により平坦化する。
層間絶縁膜２５Ａを形成する場合、基板温度を３９０［℃］に保ち、圧力を０．６［Ｔｏｒｒ］に保持して、シリコン基板２１に１５０［Ｖ］の負バイアスを印加する。窒素ガスをリアクターへ導入して窒素プラズマを生成し、先ず、三塩化ホウ素ガスおよびメタンガスを導入して分解し、図９に示すように、炭素を１０［％］含んだ六方晶窒化ホウ素炭素薄膜２５Ａ₁を１０［ｎｍ］の厚さに合成する。その後、メタンガスの導入を止め、六方晶窒化ホウ素薄膜２５Ａ₂を１００［ｎｍ］堆積させる。この工程を４回繰り返し、六方晶窒化ホウ素炭素薄膜２５Ａ₁および六方晶窒化ホウ素薄膜２５Ａ₂をそれぞれ４層にし、計８層構成にする。
【００４２】
層間絶縁膜２５Ａに金属２６を形成し、層間絶縁膜２５Ａに配線を行う。配線の後、層間絶縁膜２５Ａと同じようにして、層間絶縁膜２５Ｂ、２５Ｃを形成し、配線用金属２６Ｂ、２６Ｃの形成を繰り返し行い、最後にパシベーション膜２７を付ける。
【００４３】
８層構成の層間絶縁膜２５Ａ〜２５Ｃを同じ合成条件で金属基板上に作製し、その上に金属電極を形成して、薄膜の誘電率を評価したところ、誘電率κ＝２．５という値が得られた。この値は、従来のＳｉＯ₂膜の誘電率κ＝４と比較して非常に低く、また、電気抵抗率も１０¹⁰［Ωｃｍ］の高い値が得られた。
【００４４】
なお、実施例３では、層間絶縁膜２５Ａ〜２５Ｃとして８層構造を作製したが、これに限定されることはない。また、炭素組成１０［％］の層間絶縁膜２５Ａ〜２５Ｃを用いたが、炭素組成を変化させた絶縁体薄膜も用いることができる。
【００４５】
［実施例４］
図１０は、本発明にかかる半導体装置の実施例４を示す断面図である。実施例４の半導体装置は、シリコン基板３１、ゲート３２、コンタクト３３、酸化膜３４、絶縁層としての層間絶縁膜３５Ａ〜３５Ｃ、配線金属としての金属３６Ａ〜３６Ｆおよびパシベーション膜３７で構成される。
【００４６】
シリコン基板３１、ゲート３２、コンタクト３３、酸化膜３４、金属３６Ａ〜３６Ｆおよびパシベーション膜３７については、図１のシリコン基板１、ゲート２、コンタクト３および酸化膜４、金属６Ａ〜６Ｆおよびパシベーション膜７と同じであるので、それらの説明を省略する。ゲート３２とシリコン基板３１との間に設けられているＳｉＯ₂膜３２Ａは、図１のＳｉＯ₂膜２Ａと同じであるので、その説明を省略する。
【００４７】
実施例４では、層間絶縁膜３５Ａ〜３５Ｃの構造が実施例１と異なっている。
この点について、次に示す作成手順の説明の中で詳しく述べる。つまり、図１１（ａ）に示すｐ型のシリコン基板３１の表面上に、図１１（ｂ）に示すように、熱酸化法を用いた従来プロセスにより、ゲート３２、ＳｉＯ₂膜３２Ａおよびコンタクト３３からなるＭＯＳＦＥＴを作製し、ＬＯＣＯＳプロセスを用いて、酸化膜３４を形成して、素子分離を行う。
【００４８】
次に、本発明の層間絶縁膜３５Ａとして、図１２に示すように、プラズマアシスト化学気相成長法によって、六方晶窒化ホウ素炭素結晶である窒化ホウ素炭素薄膜３５Ａ₁、窒化ホウ素結晶である窒化ホウ素薄膜３５Ａ₂、窒化ホウ素炭素薄膜３５Ａ₃を順次形成する。窒化ホウ素炭素薄膜３５Ａ₁、３５Ａ₃は、ホウ素、炭素、窒素を主要元素とする低誘電率材料である。
【００４９】
窒化ホウ素炭素薄膜３５Ａ₁、窒化ホウ素薄膜３５Ａ₂、窒化ホウ素炭素薄膜３５Ａ₃の膜厚は、１：８：１の割合で作製する。基板温度を３９０［℃］に保ち、窒素ガスをリアクターへ導入して、窒素プラズマを生成し、三塩化ホウ素ガスを分解して、窒化ホウ素薄膜を合成する。また、窒化ホウ素炭素薄膜３５Ａ₁の合成の場合には、メタンガスを窒素ガスと共に供給する。圧力は０．６［Ｔｏｒｒ］であり、基板に１５０［Ｖ］の負バイアスを印加して作製する。作製された窒素ホウ素炭素薄膜３５Ａ₁の炭素組成比は０．２とする。その結果、５［ｎｍ］程度の窒化ホウ素炭素薄膜３５Ａ₁または窒化ホウ素薄膜３５Ａ₂とアモルファス領域が混在する薄膜が得られた。
層間絶縁膜３５Ａにフォトリソグラフィー工程でパターニングし、三塩化ホウ素と窒素ガスとを用いた反応性イオンエッチング法により、層間絶縁膜３５Ａを部分的にエッチング除去する。その後、配線用金属３６Ａ、３６Ｂとしてメッキ法により銅薄膜を形成し、図１１（ｃ）に示すように、化学機械研磨により平坦化する。この層間絶縁膜の形成と配線用金属の形成とを繰り返し行い、層間絶縁膜３５Ｂ、３５Ｃと配線用金属３６Ｃ〜３６Ｆとを形成し、最後にパシベーション膜３７を付ける。
【００５０】
この層間絶縁膜３５Ａ〜３５Ｃとして用いる薄膜を、同じ合成条件で金属基板上に作製し、その上に金属電極を形成して、薄膜の誘電率を評価したところ、比誘電率κ＝２．８という値が得られた。この値は、従来のＳｉＯ₂膜の比誘電率κ＝４と比較して非常に低く、また、電気抵抗率も１０⁸［Ωｃｍ］の高い値が得られた。これによって、配線遅延を低減することができる。
【００５１】
また、層間絶縁膜３５Ａ〜３５Ｃには、窒化ホウ素炭素薄膜３５Ａ₁、窒化ホウ素薄膜３５Ａ₂、窒化ホウ素炭素薄膜３５Ａ₃が順次形成されているので、剥離やクラックの発生を防止して付着性を向上させることができる。
【００５２】
なお、実施例４では、炭素組成比を０．２とした窒化ホウ素炭素薄膜３５Ａ₁、３５Ａ₃を用いたが、組成比はこれに限定されることはなく、また、窒化ホウ素薄膜３５Ａ₂部分にも窒化ホウ素炭素薄膜、炭化ホウ素薄膜、窒化炭素薄膜なども用いることができる。粒子サイズが５［ｎｍ］程度の結晶部分とアモルファス領域とが同程度の割合で作製された薄膜を用いたが、結晶の粒子サイズおよびその占有割合はこれに限定されることはなく、結晶粒子と粒界からなる多結晶薄膜も含まれる。結晶粒子サイズも数原子の結合のものまで含まれる。
【００５３】
前記内容の薄膜作成ができる条件であれば、前記薄膜作成条件に限定されることなく、前記とは異なった作成条件も使用可能である。
【００５４】
［実施例５］
実施例５では、実施例１の層間絶縁膜５Ａ〜５Ｃ、実施例２の層間絶縁膜１５Ａ〜１５Ｃ、実施例３の層間絶縁膜２５Ａ〜２５Ｃ、実施例４の層間絶縁膜３５Ａ〜３５Ｃに、シリコン、酸素、イオウ、水素、フッ素、塩素等の元素の少なくとも１元素を添加する。元素の添加によって、誘電率の低下、耐吸湿性の向上など、絶縁体薄膜の諸特性を改善することができる。
【００５５】
［実施例６］
図１３は、本発明にかかる半導体装置の実施例６を示す断面図である。実施例６の半導体装置は、シリコン基板４１、ゲート４２、コンタクト４３、酸化膜４４、層間絶縁膜４５Ａ〜４５Ｃ、窒素化合物層４６Ａ〜４６Ｃ、金属４７Ａ〜４７Ｃおよびパシベーション膜４８で構成される。
【００５６】
シリコン基板４１は、ｐ型のシリコン半導体基板である。ゲート４２およびコンタクト４３からなるＭＯＳＦＥＴが半導体素子として設けられ、酸化膜４４の形成により素子分離されている。なお、ゲート４２は、ＳｉＯ₂膜４２Ａを介してシリコン基板４１に設けられている。
【００５７】
多層配線のため、層間絶縁膜４５Ａが作製された後、フォトリソグラフィー工程を用いて、層間絶縁膜４５Ａが部分的にエッチング除去され、層間絶縁膜４５Ａの上に窒素化合物層４６Ａを堆積させる。その後、配線用金属４７Ａが形成される。さらに、第２層目、第３層目である層間絶縁膜４５Ｂ、４５Ｃの配線が形成された後、パシベーション膜４８が表面に設けられる。
【００５８】
この構成の半導体装置を次に示す手順で作製した。つまり、図１４（ａ）に示すｐ型のシリコン基板４１の表面上に、図１４（ｂ）に示すように、熱酸化法を用いた従来プロセスにより、ゲート４２、ＳｉＯ₂膜４２Ａおよびコンタクト４３からなるＭＯＳＦＥＴを作製し、ＬＯＣＯＳプロセスを用いて、酸化膜４４を形成して、素子分離を行う。
【００５９】
次に、図１４（ｃ）に示すように、層間絶縁膜４５Ａとして窒化ホウ素炭素薄膜５００［ｎｍ］をプラズマアシスト化学気相成長法によって形成する。層間絶縁膜４５Ａにフォトリソグラフィー工程でパターニングし、反応性イオンエッチング法により層間絶縁膜４５Ａを部分的にエッチング除去する。その後、窒素化合物層４６ＡとしてＴｉＮ薄膜を電子ビーム蒸着法により１００［ｎｍ］形成し、金属４７Ａとしてメッキ法により銅薄膜を作製して、銅およびＴｉＮを化学機械研磨して平坦化する。
【００６０】
本発明の層間絶縁膜４５Ａを形成する場合、基板温度を３９０［℃］に保ち、圧力を０．６［Ｔｏｒｒ］に保持して、シリコン基板４１に１５０［Ｖ］の負バイアスを印加する。窒素ガスをリアクターへ導入して、窒素プラズマを生成し、三塩化ホウ素ガスおよびメタンガスを導入し、分解して炭素を１０［％］含んだ六方晶窒化ホウ素炭素薄膜を５００［ｎｍ］の厚さに合成する。第１層目の配線の後、再び層間絶縁膜４５Ｂ、４５Ｃを前記と同じ方法で形成し、窒素化合物層４６Ｂ、４６Ｃおよび配線用金属金属４７Ｂ、４７Ｃの形成を繰り返し行い、最後にパシベーション膜４８を付ける。
【００６１】
実施例６では、炭素組成１０［％］の層間絶縁膜を用いたが、炭素組成を変化させた絶縁体薄膜も用いることができる。また、他の窒素化合物も用いることができる。
【００６２】
［実施例７］
図１５は、本発明にかかる半導体装置の実施例７を示す断面図である。実施例７の半導体装置は、シリコン基板５１、ゲート５２、コンタクト５３、酸化膜５４、第１層間絶縁膜５５Ａ〜５５Ｃ、第２層間絶縁膜５６Ａ、５６Ｂ、金属５７Ａ〜５７Ｃおよびパシベーション膜５８で構成される。
【００６３】
シリコン基板５１は、ｐ型のシリコン半導体基板である。ゲート５２およびコンタクト５３からなるＭＯＳＦＥＴが設けられ、酸化膜５４の形成により素子分離されている。なお、ゲート５２は、ＳｉＯ₂膜５２Ａを介してシリコン基板５１に設けられている。
【００６４】
多層配線のため、第１層間絶縁膜５５Ａが作製された後、フォトリソグラフィー工程を用いて、第１層間絶縁膜５５Ａが部分的にエッチング除去され、層間絶縁膜５５Ａの上に配線用金属５７Ａが形成される。さらに、第２層目、第３層目を作製する場合、第１層間絶縁膜膜５５Ｂ、５５Ｃおよび第２層間絶縁膜５６Ａ、５６Ｂを設け、配線用金属５７Ｂ、５７Ｃが形成された後、パシベーション膜５８が表面に設けられる。
【００６５】
この構成の半導体装置を次に示す手順で作製する。つまり、図１６（ａ）に示すｐ型のシリコン基板５１の表面上に、図１６（ｂ）に示すように、熱酸化法を用いた従来プロセスにより、ゲート５２、ＳｉＯ₂膜５２Ａおよびコンタクト５３からなるＭＯＳＦＥＴを作製し、ＬＯＣＯＳプロセスを用いて、酸化膜５４を形成して、素子分離を行う。
【００６６】
次に、図１６（ｃ）に示すように、第１層間絶縁膜５５Ａとして、プラズマアシスト化学気相成長法によってＳｉＯ₂薄膜を５００［ｎｍ］形成する。第１層間絶縁膜５５Ａにフォトリソグラフィー工程でパターニングし、反応性イオンエッチング法により第１層間絶縁膜５５Ａを部分的にエッチング除去する。その後、配線用金属５７Ａとしてメッキ法により銅薄膜を形成し、化学機械研磨により平坦化する。
【００６７】
次に、本発明の第２層間絶縁膜５６Ａとして、プラズマアシスト化学気相成長法によって、窒化ホウ素薄膜を２００［ｎｍ］の厚さに形成する。基板温度を３９０［℃］に保ち、窒素ガスをリアクターヘ導入して、窒素プラズマを生成し、三塩化ホウ素ガスを分解して、窒化ホウ素薄膜を合成する。この際、炭素添加のためメタンを導入し、窒化ホウ素薄膜に炭素を１０［％］含んだ薄膜を作製する。圧力は０．６［Ｔｏｒｒ］、シリコン基板５１に１５０［Ｖ］の負バイアスを印加して作製する。その結果、５［ｎｍ］程度の六方晶窒化ホウ素結晶とアモルファス領域とが混在する薄膜が、第２層間絶縁膜５６Ａとして得られた。
【００６８】
引き続いて、第１層間絶縁膜５５Ｂを堆積して、第２層間絶縁膜５６Ｂを２００［ｎｍ］堆積する。この後、再びフォトリソグラフィー工程でパターニングし、反応性イオンエッチング法により第１層間絶縁膜５５Ｂおよび第２層間絶縁膜５６Ｂを部分的にエッチング除去し、その後、配線用金属５７Ｂとしてメッキ法により銅薄膜を形成し、化学機械研磨により平坦化する。
【００６９】
層間絶縁膜および配線用金属の形成を繰り返し行い、第１層間絶縁膜５５Ｃおよび金属５７Ｃを設ける。そして、最後にパシベーション膜５８を付ける。
【００７０】
この２層の層間絶縁膜を同じ合成条件で金属基板上に作製し、その上に金属電極を形成して、薄膜の誘電率を評価したところ、誘電率κ＝２．８という値が得られた。この値は、従来のＳｉＯ₂膜の誘電率κ＝４と比較して非常に低く、また、電気抵抗率も１０¹⁰［Ωｃｍ］の高い値が得られた。
【００７１】
実施例７では、従来、ＳｉＯ₂とＳｉＮ薄膜で構成されている層間絶縁膜をＳｉＯ₂と窒化ホウ素薄膜で構成したが、本発明の絶縁体薄膜と他の様々な絶縁体薄膜との２層または多層構造を作製することができる。絶縁体薄膜としてＳｉＯ₂薄膜以外に、ポーラスＳｉＯ₂薄膜やＣＦ薄膜を始めとする有機物薄膜を用いることができ、２層または多層構造にすることにより、ポーラスＳｉＯ₂や有機物薄膜の欠点を補うことができる。
【００７２】
［実施例８］
図１７は、本発明にかかる半導体装置の実施例８を示す断面図である。実施例８の半導体装置は、ガリウム砒素基板６１、ガリウム砒素活性層６２、ソース６３、ドレイン６４、ゲート６５および絶縁層６６で構成される。
【００７３】
ガリウム砒素基板６１は、半絶縁体基板である。ソース６３とドレイン６４としてオーミック電極が設けられ、ゲート６５としてショットキー接合電極が設けられて、ＭＥＳＦＥＴが作製される。ソース６３とゲート６５との間およびドレイン６４とゲート６５との間の、ガリウム砒素活性層６２が露出した部分に、絶縁層６６が設けられている。
【００７４】
この構成の半導体装置を次に示す手順で作製する。つまり、図１８（ａ）に示すように、ガリウム砒素基板６１上にｎ型ガリウム砒素活性層６２（電子濃度１×１０¹⁷［ｃｍ^-3］、厚さ１［μｍ］）を有機金属気相合成法によって堆積させる。図１８（ｂ）に示すように、ソース６３およびドレイン６４となる電極をオーミック接触によって形成するために、電子ビーム蒸着法によりＡｕＧｅＮｉを５００［ｎｍ］堆積させる。その後、４２０［℃］で５分間熱処理を行う。続いて、リセス構造を形成するため、ソース６３とドレイン６４の間でガリウム砒素活性層６２を部分的に薄くする。最後にゲート６５を作製する。
【００７５】
ゲート６５を形成するために、図１８（ｃ）に示すように、ソース６３とドレイン６４の間に先ず絶縁層６６を５００［ｎｍ］堆積させる。絶縁層６６は、三塩化ホウ素、窒素およびメタンガスを材料ガスとして、プラズマアシスト気相合成法によって合成される。リセス部分で絶縁層６６に０．３［μｍ］の幅のストライプ窓を三塩化ホウ素と窒素を用いた反応性イオンエッチングによって開ける。その後再び、フォトリソグラフィーによって、レジスト膜６７を作製する。この上に、電子ビーム蒸着法によって、ＴｉＰｔを堆積させ、リフトオフ工程を用いて、図１０（ｄ）に示すように、ゲート６５を作製する。
【００７６】
このように、本発明の絶縁体薄膜を用いて作製したガリウム砒素ＭＥＳＦＥＴは、絶縁体薄膜としてＳｉＮを用いて作製した素子に比べ、明らかに周波数特性の向上が見られた。
【００７７】
つまり、本発明は、低誘電率を有する絶縁体薄膜に関するものであり、実施例１〜７までは、シリコン集積回路（ＬＳＩ）への応用を示している。そして、実施例１〜７では、多層配線が行われるため、ＭＯＳＦＥＴが製作されているシリコンウエハーと１層目の配線金属間およびその上の配線金属間に低誘電率絶縁体薄膜を用い、配線遅延を改善できることを述べた。
【００７８】
ＬＳＩの多層配線で起こる遅延現象による周波数特性の改善だけではなく、高周波で動作させる単体のトランジスタまたは多層配線を必要としない低集積回路においても、ゲート電極と活性層表面をカバーする絶縁体薄膜の間で同様の遅延現象が発生し、周波数特性に影響を及ぼす。このために、低誘電率絶縁体薄膜の導入は不可欠であり、本発明の材料を用いることにより、トランジスタの周波数特性の向上を図ることができる。
【００７９】
実施例８では、本発明の絶縁体薄膜をガリウム砒素ＭＥＳＦＥＴに用いたが、ガリウム砒素ＭＥＳＦＥＴ以外のインジウムリン系ＭＥＳＦＥＴや窒化ガリウム系ＭＥＳＦＥＴにも応用でき、同様の効果を達成することができる。また、実施例８では、本発明の絶縁体層のみを活性層上に有する場合を示したが、他の薄膜との２層または多層構造を形成して使用することもできる。
【００８０】
また、実施例８では、リセス構造を有するＭＥＳＦＥＴを示したが、他のすべての構造のＭＥＳＦＥＴにおけるソース・ゲート間およびゲート・ドレイン間の活性層上に用いることができ、実施例８と同じ効果を達成することができる。
【００８１】
【発明の効果】
以上説明したように、本発明は、ホウ素、炭素、窒素の少なくとも１元素を主要元素とする低誘電率材料を多層配線の層間絶縁膜として用い、絶縁層内の原子の結合構造や組成比の変化を導入することにより、剥離を防止して付着性を向上させ、配線遅延を低減した半導体装置の提供に効果的である。
【００８２】
また、本発明の半導体装置をコンピューターを始めそれを中心とした高性能情報処理装置、通信装置、制御装置等のキーデバイスとして提供できることが可能である。
【図面の簡単な説明】
【図１】本発明の半導体装置の実施例１を示す断面図である。
【図２】実施例１の半導体装置の作製手順を説明するための説明図である。
【図３】実施例１の層間絶縁膜を示す断面図である。
【図４】本発明の半導体装置の実施例２を示す断面図である。
【図５】実施例２の半導体装置の作製手順を説明するための説明図である。
【図６】実施例２の層間絶縁膜を示す断面図である。
【図７】本発明の半導体装置の実施例３を示す断面図である。
【図８】実施例３の半導体装置の作製手順を説明するための説明図である。
【図９】実施例３の層間絶縁膜を示す断面図である。
【図１０】本発明の半導体装置の実施例４を示す断面図である。
【図１１】実施例４の半導体装置の作製手順を説明するための説明図である。
【図１２】実施例４の層間絶縁膜を示す断面図である。
【図１３】本発明の半導体装置の実施例６を示す断面図である。
【図１４】実施例６の半導体装置の作製手順を説明するための説明図である。
【図１５】本発明の半導体装置の実施例７を示す断面図である。
【図１６】実施例７の半導体装置の作製手順を説明するための説明図である。
【図１７】本発明の半導体装置の実施例８を示す断面図である。
【図１８】実施例８の半導体装置の作製手順を説明するための説明図である。
【符号の説明】
１、１１、２１、３１、４１、５１シリコン基板
２、１２、２２、３２、４２、５２ゲート
２Ａ、１２Ａ、２２Ａ、３２Ａ、４２Ａ、５２ＡＳｉＯ₂膜
３、１３、２３、３３、４３、５３コンタクト
４、１４、２４、３４、４４、５４酸化膜
５Ａ〜５Ｃ、１５Ａ〜１５Ｃ、２５Ａ〜２５Ｃ、３５Ａ〜３５Ｃ、４５Ａ〜４５Ｃ層間絶縁膜
５Ａ₁ 六方晶窒化ホウ素結晶
５Ａ₂ アモルファス領域
６Ａ〜６Ｆ、１６Ａ〜１６Ｃ、２６Ａ〜２６Ｃ、３６Ａ〜３６Ｆ、４７Ａ〜４７Ｃ、５７Ａ〜５７Ｃ金属
７、１７、２７、３７、４８、５８パシベーション膜
１５Ａ₁ アモルファス薄膜
１５Ａ₂ 六方晶窒化ホウ素炭素多結晶薄膜
２５Ａ₁ 六方晶窒化ホウ素炭素薄膜
２５Ａ₂ 六方晶窒化ホウ素薄膜
３５Ａ₁、３５Ａ₃ 窒化ホウ素炭素薄膜
３５Ａ₂ 窒化ホウ素薄膜
４６Ａ〜４６Ｃ窒素化合物層
５５Ａ〜５５Ｃ第１層間絶縁膜
５６Ａ、５６Ｂ第２層間絶縁膜
６１ガリウム砒素基板
６２ガリウム砒素活性層
６３ソース
６４ドレイン
６５ゲート
６６絶縁層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device. And thin film In particular, the present invention relates to a semiconductor device having a low dielectric constant interlayer insulating film in the formation of a multilayer wiring structure.
[0002]
[Prior art]
Conventionally, high functionality has been realized by integrating a large number of transistors on a single chip and improving the degree of integration to fabricate a semiconductor circuit. This semiconductor integrated circuit, so-called ULSI, has been advanced by the development of transistor miniaturization technology. However, when the design dimension enters 0.25 [μm] or less, the wiring delay increases from the gate delay which is a characteristic of the transistor due to the increase in the wiring length, and the delay due to the resistance component and the capacitance component of the wiring is reduced. In other words, it is necessary to consider reducing the RC time constant of the wiring.
[0003]
For this reason, the wiring material has been changed from aluminum (specific resistance 3 [μΩcm]) to copper (specific resistance 2 [μΩcm]), and the interlayer insulating film of the wiring metal is also made of SiO. ₂ From the viewpoint of (relative permittivity κ = 4), introduction of other materials having a low permittivity is being studied. SiO ₂ Boron nitride, boron nitride silicon, silicon boron oxynitride, etc. have been studied as next-generation inorganic interlayer insulating film materials to replace the above, and introduction of organic materials is also considered.
[0004]
[Problems to be solved by the invention]
In order to realize the next generation high-performance ULSI, it is indispensable to reduce the wiring delay. For this reason, it is necessary to consider the reduction of the RC time constant of the wiring. Conventionally, SiO used as an interlayer insulating film of the wiring ₂ It is important to introduce a material having a low dielectric constant instead of a thin film. Considering the thermal stability of the material, it is desirable to use an inorganic material such as boron nitride, which is superior to the organic material.
[0005]
Boron nitride is SiO ₂ It is known that it has a lower dielectric constant and can be synthesized by chemical vapor deposition or ion plating. However, there are problems that the produced boron nitride film is likely to react with moisture, cracks are generated due to stress accumulated in the thin film, and peeling from the substrate material. As a result, these problems must be solved in order to introduce the semiconductor integrated circuit into the manufacturing process.
[0006]
An object of the present invention is to solve the above-described problems and provide a high-performance semiconductor device using a material containing boron, carbon, and nitrogen as an interlayer insulating film of wiring.
[0007]
In order to solve the above-mentioned problem, the invention described in claim 1 is characterized in that a wiring metal is formed on a substrate on which a semiconductor element is present via an insulating layer containing boron carbon nitrogen as a main element. so Hexagonal crystal part and amorphous part are mixed It is a semiconductor device characterized by the above.
[0011]
Claim 2 In the present invention described in claim 1 In the semiconductor device according to claim 1, the insulating layer includes silicon, oxygen, sulfur, hydrogen, fluorine, salt Raw An element is added.
[0012]
Claim 3 In the present invention described in claim 1, the claim 1 Or 2 In the semiconductor device described in (1), a nitrogen compound layer other than boron nitride and boron carbide is provided between the insulating layer and the wiring metal.
[0014]
Claim 4 The present invention described in Above The insulating layer has a structure of two or more layers together with other insulating layers, and is used between wiring metals. 3 The semiconductor device according to any one of the above.
[0015]
Claim 5 The present invention described in Said Insulating layer is used on the active layer between the source and gate of the field effect transistor and between the gate and drain The method according to any one of claims 1 to 3. It is a semiconductor device.
Claim 6 The present invention described in claim 1 5 Used for the semiconductor device described in The insulating layer is a boron carbon nitrogen film to which sulfur is added. It is characterized by Thin It is a membrane.
[0016]
The semiconductor device of the present invention uses a thin film containing at least one element of boron, carbon, and nitrogen as a main component as an interlayer insulating film between wiring metals to reduce the RC time constant of the wiring. Changes in the bonding structure and composition ratio of atoms in the insulating film prevent cracking and peeling of the insulating film, improve adhesion, and improve performance.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Next, an embodiment of the present invention will be described. Next-generation high-performance ULSI can be manufactured by solving the problem of wiring delay by using a material related to the present invention, which mainly contains boron, carbon, and nitrogen, as an interlayer insulating film of wiring. The present invention can be applied as a key device for various uses such as a computer, a high-performance information processing apparatus, a communication apparatus, and a control apparatus centering on the computer.
[0018]
【Example】
Examples of the semiconductor device of the present invention will be specifically described below.
[0019]
[Example 1]
1 is a cross-sectional view showing a first embodiment of a semiconductor device according to the present invention. The semiconductor device according to the first embodiment includes a silicon substrate 1, a gate 2, a contact 3, an oxide film 4, interlayer insulating films 5A to 5C as insulating layers, metals 6A to 6F as wiring metals, and a passivation film 7.
[0020]
The silicon substrate 1 is a p-type silicon semiconductor substrate. A MOSFET composed of a gate 2 and a contact 3 is provided as a semiconductor element, and is isolated by forming an oxide film 4. The gate 2 is made of SiO. ₂ It is provided on the silicon substrate 1 via the film 2A.
[0021]
After the interlayer insulating film 5A is formed for multilayer wiring, the interlayer insulating film 5A is partially etched away using a photolithography process, and wiring metals 6A and 6B are formed in the interlayer insulating film 5A. Further, after the second and third interlayer insulating films 5B and 5C and the wiring metals 6C to 6F are formed, the passivation film 7 is provided on the surface of the interlayer insulating film 5C.
[0022]
The semiconductor device having this configuration is manufactured by the following procedure. That is, on the surface of the p-type silicon substrate 1 shown in FIG. 2A, as shown in FIG. 2B, the gate 2 and SiO 2 are formed by a conventional process using a thermal oxidation method. ₂ A MOSFET composed of the film 2A and the contact 3 is manufactured, and an oxide film 4 is formed by using a LOCOS process to perform element isolation.
[0023]
Next, as the interlayer insulating film 5A of the present invention, as shown in FIG. 2C, a boron nitride thin film is formed by plasma-assisted chemical vapor deposition. A substrate temperature is maintained at 390 [° C.], nitrogen gas is introduced into the reactor, nitrogen plasma is generated, boron trichloride gas is decomposed, and a boron nitride thin film is synthesized. The pressure is 0.6 [Torr], and the silicon substrate 1 is manufactured by applying a negative bias of 150 [V]. As a result, as shown in FIG. 3, hexagonal boron nitride crystal 5A of about 5 [nm]. ₁ And amorphous region 5A ₂ Is obtained as the interlayer insulating film 5A. Hexagonal boron nitride crystal 5A ₁ Is a low dielectric constant material mainly composed of two elements of boron and nitrogen.
[0024]
The interlayer insulating film 5A is patterned by a photolithography process, and the interlayer insulating film 5A is partially etched away by a reactive ion etching method using boron trichloride and nitrogen gas. Thereafter, a copper thin film is formed by plating as the wiring metals 6A and 6B, and is flattened by chemical mechanical polishing (FIG. 2C).
[0025]
The formation of the interlayer insulating film and the wiring metal are repeatedly performed to form the interlayer insulating films 5B and 5C and the wiring metals 6C to 6F, and finally the passivation film 7 is attached.
[0026]
A thin film used as the interlayer insulating films 5A to 5C is produced on a metal substrate under the same synthesis conditions, a metal electrode is formed on the thin film, and the dielectric constant of the thin film is evaluated. A value was obtained. This value is the same as conventional SiO ₂ The relative dielectric constant κ of the film is very low compared to 4 and the electrical resistivity is 10 ^Ten A high value of [Ωcm] was obtained. Thereby, wiring delay can be reduced.
[0027]
In other words, the interlayer dielectric films 5A to 5C, which are low dielectric constant insulator thin films, are used between the silicon substrate 1 on which the MOSFET is fabricated and the wiring metal on the first layer and between the wiring metals thereon to improve wiring delay. can do.
[0028]
The interlayer insulating films 5A to 5C include hexagonal boron nitride crystals 5A. ₁ And amorphous region 5A ₂ Is mixed, and therefore, it is possible to prevent the occurrence of peeling and cracking and improve the adhesion.
[0029]
In Example 1, hexagonal boron nitride crystal 5A having a particle size of about 5 [nm]. ₁ And amorphous region 5A ₂ However, the crystal grain size and the occupation ratio are not limited to this, and a polycrystalline thin film composed of crystal grains and grain boundaries is also included. In addition, the crystal grain size includes a bond of several atoms. Furthermore, as a material for the interlayer insulating films 5A to 5C, not only boron nitride but also boron nitride carbon, carbon nitride, and nitrogen carbide can be used.
[0030]
In addition, as long as it is the conditions which can produce the said thin film, it is not limited to the said thin film production conditions, The production conditions different from the above can also be used.
[0031]
[Example 2]
FIG. 4 is a cross-sectional view showing a semiconductor device according to a second embodiment of the present invention. The semiconductor device according to the second embodiment includes a silicon substrate 11, a gate 12, a contact 13, an oxide film 14, interlayer insulating films 15A to 15C, metals 16A to 16C as wiring metals, and a passivation film 17.
[0032]
Since the silicon substrate 11, the gate 12, the contact 13, and the oxide film 14 are the same as the silicon substrate 1, the gate 2, the contact 3, and the oxide film 4 in FIG. 1, their descriptions are omitted. SiO provided between the gate 12 and the silicon substrate 11 ₂ The film 12A is made of SiO in FIG. ₂ Since it is the same as the film 2A, its description is omitted.
The metals 16A to 16C and the passivation film 17 are different from the metals 6A to 6F and the passivation film 7 of FIG.
[0033]
In the second embodiment, the structure of the interlayer insulating films 15A to 15C is different from that of the first embodiment.
This point will be described in detail in the following description of the creation procedure. That is, on the surface of the p-type silicon substrate 11 shown in FIG. 5A, as shown in FIG. 5B, the gate 12 and SiO 2 are formed by a conventional process using a thermal oxidation method. ₂ A MOSFET composed of the film 12A and the contact 13 is manufactured, and an oxide film 14 is formed by using a LOCOS process to perform element isolation.
[0034]
Next, as an interlayer insulating film 15A of the present invention, as shown in FIG. 5C, a boron nitride carbon thin film 500 [nm] is formed by plasma-assisted chemical vapor deposition. The interlayer insulating film 15A is patterned by a photolithography process, and the interlayer insulating film 15A is partially etched away by a reactive ion etching method. Thereafter, a copper thin film is formed by plating as the wiring metal 16A and flattened by chemical mechanical polishing.
[0035]
When the interlayer insulating film 15A is formed, the substrate temperature is maintained at 390 [° C.], nitrogen gas is introduced into the reactor, nitrogen plasma is generated, boron trichloride gas and methane gas are introduced, and carbon is decomposed to 10 carbon. A boron nitride carbon thin film containing [%] is synthesized. At this time, the pressure is maintained at 0.6 [Torr], and first, a negative bias applied to the silicon substrate 11 is set to 0 [V], and a thin film is formed to 5 [nm]. As a result, as shown in FIG. ₁ Is obtained. Subsequently, a negative bias of 150 [V] is applied to produce a thin film of 500 [nm]. As a result, the hexagonal boron nitride carbon polycrystalline thin film 15A ₂ Is obtained.
After the first layer wiring, that is, after the formation of the metal 16A, the interlayer insulating film and the wiring metal are repeatedly formed to form the interlayer insulating films 15B and 15C and the metals 16B and 16C. A passivation film 17 is attached to the substrate.
[0036]
Two layers of amorphous thin film 15A ₁ And hexagonal boron nitride carbon polycrystalline thin film 15A ₂ Was produced on a metal substrate under the same synthesis conditions, a metal electrode was formed thereon, and the dielectric constant of the thin film was evaluated. As a result, a value of relative dielectric constant κ = 2.8 was obtained. This value is the same as conventional SiO ₂ The dielectric constant κ of the film is very low compared to 4 and the electrical resistivity is 10 ^Ten A high value of [Ωcm] was obtained.
[0037]
In Example 2, an interlayer insulating film having a carbon composition of 10% was used, but an insulator thin film having a changed carbon composition can also be used.
[0038]
[Example 3]
FIG. 7 is a sectional view showing Example 3 of the semiconductor device according to the present invention. The semiconductor device according to the third embodiment includes a silicon substrate 21, a gate 22, a contact 23, an oxide film 24, interlayer insulating films 25A to 25C, metals 26A to 26C, and a passivation film 27.
[0039]
Since the silicon substrate 21, the gate 22, the contact 23, and the oxide film 24 are the same as the silicon substrate 1, the gate 2, the contact 3, and the oxide film 4 in FIG. 1, their descriptions are omitted. SiO provided between the gate 22 and the silicon substrate 21 ₂ The film 22A is made of SiO in FIG. ₂ Since it is the same as the film 2A, its description is omitted.
The metals 26A to 26C and the passivation film 27 are different from the metals 6A to 6F and the passivation film 7 in FIG.
[0040]
In the third embodiment, the structure of the interlayer insulating films 25A to 25C is different from that of the first embodiment.
This point will be described in detail in the following description of the creation procedure. That is, on the surface of the p-type silicon substrate 21 shown in FIG. 8A, as shown in FIG. 8B, the gate 22 and SiO 2 are formed by a conventional process using a thermal oxidation method. ₂ A MOSFET composed of the film 22A and the contact 23 is manufactured, and an oxide film 24 is formed by using a LOCOS process to perform element isolation.
[0041]
Next, as an interlayer insulating film 25A of the present invention, as shown in FIG. 8C, a boron nitride carbon thin film 500 [nm] is formed by plasma-assisted chemical vapor deposition. The interlayer insulating film 25A is patterned by a photolithography process, and the interlayer insulating film 15A is partially etched away by a reactive ion etching method. Thereafter, a copper thin film is formed by plating as the wiring metal 26A and flattened by chemical mechanical polishing.
When the interlayer insulating film 25A is formed, a negative bias of 150 [V] is applied to the silicon substrate 21 while maintaining the substrate temperature at 390 [° C.] and the pressure at 0.6 [Torr]. Nitrogen gas is introduced into the reactor to generate nitrogen plasma. First, boron trichloride gas and methane gas are introduced and decomposed, and as shown in FIG. 9, a hexagonal boron nitride carbon thin film containing 10% of carbon. 25A ₁ Is synthesized to a thickness of 10 [nm]. Thereafter, the introduction of methane gas was stopped, and the hexagonal boron nitride thin film 25A ₂ Is deposited to 100 [nm]. This process is repeated four times to obtain a hexagonal boron nitride carbon thin film 25A. ₁ And hexagonal boron nitride thin film 25A ₂ Are each composed of 4 layers, for a total of 8 layers.
[0042]
A metal 26 is formed on the interlayer insulating film 25A, and wiring is performed on the interlayer insulating film 25A. After the wiring, the interlayer insulating films 25B and 25C are formed in the same manner as the interlayer insulating film 25A, the formation of the wiring metals 26B and 26C is repeated, and finally the passivation film 27 is attached.
[0043]
When the interlayer insulating films 25A to 25C having an eight-layer structure are formed on a metal substrate under the same synthesis conditions, a metal electrode is formed thereon, and the dielectric constant of the thin film is evaluated, a value of dielectric constant κ = 2.5 is obtained. was gotten. This value is the same as conventional SiO ₂ The dielectric constant κ of the film is very low compared to 4 and the electrical resistivity is 10 ^Ten A high value of [Ωcm] was obtained.
[0044]
In Example 3, an eight-layer structure was fabricated as the interlayer insulating films 25A to 25C, but the present invention is not limited to this. Further, although the interlayer insulating films 25A to 25C having a carbon composition of 10% are used, an insulator thin film having a changed carbon composition can also be used.
[0045]
[Example 4]
FIG. 10 is a sectional view showing a fourth embodiment of the semiconductor device according to the present invention. The semiconductor device of the fourth embodiment includes a silicon substrate 31, a gate 32, a contact 33, an oxide film 34, interlayer insulating films 35A to 35C as insulating layers, metals 36A to 36F as wiring metals, and a passivation film 37.
[0046]
Regarding the silicon substrate 31, gate 32, contact 33, oxide film 34, metals 36A to 36F and passivation film 37, the silicon substrate 1, gate 2, contact 3 and oxide film 4, metals 6A to 6F and passivation film 7 of FIG. Since they are the same as those in FIG. SiO provided between the gate 32 and the silicon substrate 31 ₂ The film 32A is made of SiO in FIG. ₂ Since it is the same as the film 2A, its description is omitted.
[0047]
In the fourth embodiment, the structure of the interlayer insulating films 35A to 35C is different from that of the first embodiment.
This point will be described in detail in the following description of the creation procedure. That is, on the surface of the p-type silicon substrate 31 shown in FIG. 11A, as shown in FIG. 11B, the gate 32 and SiO 2 are formed by a conventional process using a thermal oxidation method. ₂ A MOSFET composed of the film 32A and the contact 33 is manufactured, and an oxide film 34 is formed by using a LOCOS process to perform element isolation.
[0048]
Next, as an interlayer insulating film 35A of the present invention, as shown in FIG. 12, a boron nitride carbon thin film 35A that is a hexagonal boron nitride carbon crystal is formed by plasma-assisted chemical vapor deposition. ₁ Boron nitride thin film 35A which is a boron nitride crystal ₂ Boron nitride carbon thin film 35A _Three Are sequentially formed. Boron nitride carbon thin film 35A ₁ , 35A _Three Is a low dielectric constant material whose main elements are boron, carbon and nitrogen.
[0049]
Boron nitride carbon thin film 35A ₁ Boron nitride thin film 35A ₂ Boron nitride carbon thin film 35A _Three Is formed at a ratio of 1: 8: 1. A substrate temperature is maintained at 390 [° C.], nitrogen gas is introduced into the reactor, nitrogen plasma is generated, boron trichloride gas is decomposed, and a boron nitride thin film is synthesized. Also, boron nitride carbon thin film 35A ₁ In this synthesis, methane gas is supplied together with nitrogen gas. The pressure is 0.6 [Torr], and a negative bias of 150 [V] is applied to the substrate. The produced nitrogen boron carbon thin film 35A ₁ The carbon composition ratio is set to 0.2. As a result, a boron nitride carbon thin film 35A of about 5 [nm] is obtained. ₁ Or boron nitride thin film 35A ₂ A thin film with a mixed amorphous region was obtained.
The interlayer insulating film 35A is patterned by a photolithography process, and the interlayer insulating film 35A is partially etched away by a reactive ion etching method using boron trichloride and nitrogen gas. Thereafter, a copper thin film is formed by plating as the wiring metals 36A and 36B, and is flattened by chemical mechanical polishing as shown in FIG. The formation of the interlayer insulating film and the formation of the wiring metal are repeated to form the interlayer insulating films 35B and 35C and the wiring metals 36C to 36F, and finally the passivation film 37 is attached.
[0050]
A thin film used as the interlayer insulating films 35A to 35C was produced on a metal substrate under the same synthesis conditions, and a metal electrode was formed thereon, and the dielectric constant of the thin film was evaluated. As a result, the relative dielectric constant κ = 2.8. The value was obtained. This value is the same as conventional SiO ₂ The relative dielectric constant κ of the film is very low compared to 4 and the electrical resistivity is 10 ⁸ A high value of [Ωcm] was obtained. Thereby, wiring delay can be reduced.
[0051]
Further, the boron nitride carbon thin film 35A is formed on the interlayer insulating films 35A to 35C. ₁ Boron nitride thin film 35A ₂ Boron nitride carbon thin film 35A _Three Are sequentially formed, it is possible to prevent the occurrence of peeling and cracks and improve the adhesion.
[0052]
In Example 4, boron nitride carbon thin film 35A with a carbon composition ratio of 0.2. ₁ , 35A _Three However, the composition ratio is not limited to this, and the boron nitride thin film 35A ₂ A boron nitride carbon thin film, a boron carbide thin film, a carbon nitride thin film, or the like can also be used for the portion. Although a thin film in which a crystal part having a particle size of about 5 [nm] and an amorphous region were produced at a similar ratio was used, the crystal particle size and the occupation ratio are not limited to this. And a polycrystalline thin film composed of grain boundaries. The crystal grain size includes even a bond of several atoms.
[0053]
As long as the thin film can be formed as described above, the present invention is not limited to the above-described thin film forming conditions, and other forming conditions can be used.
[0054]
[Example 5]
In Example 5, the interlayer insulating films 5A to 5C of Example 1, the interlayer insulating films 15A to 15C of Example 2, the interlayer insulating films 25A to 25C of Example 3, the interlayer insulating films 35A to 35C of Example 4, At least one element such as silicon, oxygen, sulfur, hydrogen, fluorine, chlorine, or the like is added. Addition of elements can improve various characteristics of the insulator thin film, such as reduction of dielectric constant and improvement of moisture absorption resistance.
[0055]
[Example 6]
FIG. 13 is a sectional view showing a sixth embodiment of the semiconductor device according to the invention. The semiconductor device according to the sixth embodiment includes a silicon substrate 41, a gate 42, a contact 43, an oxide film 44, interlayer insulating films 45A to 45C, nitrogen compound layers 46A to 46C, metals 47A to 47C, and a passivation film 48.
[0056]
The silicon substrate 41 is a p-type silicon semiconductor substrate. A MOSFET including a gate 42 and a contact 43 is provided as a semiconductor element, and the element is isolated by forming an oxide film 44. The gate 42 is made of SiO. ₂ It is provided on the silicon substrate 41 via the film 42A.
[0057]
After the interlayer insulating film 45A is formed for multilayer wiring, the interlayer insulating film 45A is partially etched away by using a photolithography process, and a nitrogen compound layer 46A is deposited on the interlayer insulating film 45A. Thereafter, a wiring metal 47A is formed. Further, after the wiring of the interlayer insulating films 45B and 45C as the second layer and the third layer is formed, the passivation film 48 is provided on the surface.
[0058]
The semiconductor device having this configuration was manufactured by the following procedure. That is, on the surface of the p-type silicon substrate 41 shown in FIG. 14A, as shown in FIG. 14B, the gate 42 and SiO 2 are formed by a conventional process using thermal oxidation. ₂ A MOSFET composed of the film 42A and the contact 43 is manufactured, and an oxide film 44 is formed by using a LOCOS process to perform element isolation.
[0059]
Next, as shown in FIG. 14C, a boron nitride carbon thin film 500 [nm] is formed as an interlayer insulating film 45A by plasma-assisted chemical vapor deposition. The interlayer insulating film 45A is patterned by a photolithography process, and the interlayer insulating film 45A is partially etched away by a reactive ion etching method. Thereafter, a TiN thin film of 100 nm is formed as the nitrogen compound layer 46A by an electron beam evaporation method, and a copper thin film is prepared as the metal 47A by a plating method, and copper and TiN are planarized by chemical mechanical polishing.
[0060]
In the case of forming the interlayer insulating film 45A of the present invention, a negative bias of 150 [V] is applied to the silicon substrate 41 while maintaining the substrate temperature at 390 [° C.] and the pressure at 0.6 [Torr]. Nitrogen gas is introduced into the reactor, nitrogen plasma is generated, boron trichloride gas and methane gas are introduced, decomposed, and a hexagonal boron nitride carbon thin film containing 10 [%] of carbon has a thickness of 500 [nm]. To synthesize. After the first layer wiring, the interlayer insulating films 45B and 45C are formed again by the same method as described above, and the formation of the nitrogen compound layers 46B and 46C and the wiring metal metals 47B and 47C are repeated, and finally the passivation film 48 is formed. Add.
[0061]
In Example 6, an interlayer insulating film having a carbon composition of 10% was used, but an insulator thin film having a changed carbon composition can also be used. Other nitrogen compounds can also be used.
[0062]
[Example 7]
FIG. 15 is a sectional view showing a seventh embodiment of the semiconductor device according to the present invention. The semiconductor device according to the seventh embodiment includes a silicon substrate 51, a gate 52, a contact 53, an oxide film 54, first interlayer insulating films 55A to 55C, second interlayer insulating films 56A and 56B, metals 57A to 57C, and a passivation film 58. Is done.
[0063]
The silicon substrate 51 is a p-type silicon semiconductor substrate. A MOSFET comprising a gate 52 and a contact 53 is provided, and the elements are isolated by forming an oxide film 54. The gate 52 is made of SiO. ₂ It is provided on the silicon substrate 51 through the film 52A.
[0064]
For the multilayer wiring, after the first interlayer insulating film 55A is formed, the first interlayer insulating film 55A is partially etched away by using a photolithography process, and the wiring metal 57A is formed on the interlayer insulating film 55A. It is formed. Further, when the second layer and the third layer are produced, the first interlayer insulating films 55B and 55C and the second interlayer insulating films 56A and 56B are provided, and after the wiring metals 57B and 57C are formed, the passivation is performed. A film 58 is provided on the surface.
[0065]
The semiconductor device having this configuration is manufactured by the following procedure. That is, on the surface of the p-type silicon substrate 51 shown in FIG. 16A, as shown in FIG. 16B, the gate 52 and SiO 2 are formed by a conventional process using thermal oxidation. ₂ A MOSFET composed of the film 52A and the contact 53 is manufactured, and an oxide film 54 is formed by using a LOCOS process to perform element isolation.
[0066]
Next, as shown in FIG. 16C, the first interlayer insulating film 55A is made of SiO 2 by plasma assisted chemical vapor deposition. ₂ A thin film is formed to 500 [nm]. The first interlayer insulating film 55A is patterned by a photolithography process, and the first interlayer insulating film 55A is partially etched away by a reactive ion etching method. Thereafter, a copper thin film is formed by plating as the wiring metal 57A and flattened by chemical mechanical polishing.
[0067]
Next, as the second interlayer insulating film 56A of the present invention, a boron nitride thin film is formed to a thickness of 200 [nm] by plasma-assisted chemical vapor deposition. The substrate temperature is maintained at 390 [° C.], nitrogen gas is introduced into the reactor, nitrogen plasma is generated, boron trichloride gas is decomposed, and a boron nitride thin film is synthesized. At this time, methane is introduced for carbon addition, and a thin film containing 10% carbon in a boron nitride thin film is produced. The pressure is 0.6 [Torr], and a negative bias of 150 [V] is applied to the silicon substrate 51. As a result, a thin film in which a hexagonal boron nitride crystal of about 5 [nm] and an amorphous region coexist was obtained as the second interlayer insulating film 56A.
[0068]
Subsequently, a first interlayer insulating film 55B is deposited, and a second interlayer insulating film 56B is deposited by 200 [nm]. Thereafter, patterning is again performed in a photolithography process, and the first interlayer insulating film 55B and the second interlayer insulating film 56B are partially etched away by a reactive ion etching method. Thereafter, a copper thin film is formed as a wiring metal 57B by a plating method. And flattened by chemical mechanical polishing.
[0069]
The interlayer insulating film and the wiring metal are repeatedly formed to provide the first interlayer insulating film 55C and the metal 57C. Finally, a passivation film 58 is attached.
[0070]
When this two-layer interlayer insulating film was produced on a metal substrate under the same synthesis conditions, a metal electrode was formed thereon, and the dielectric constant of the thin film was evaluated, a value of dielectric constant κ = 2.8 was obtained. It was. This value is the same as conventional SiO ₂ The dielectric constant κ of the film is very low compared to 4 and the electrical resistivity is 10 ^Ten A high value of [Ωcm] was obtained.
[0071]
In Example 7, conventionally, SiO ₂ And an interlayer insulation film composed of SiN thin film ₂ However, a two-layer or multilayer structure of the insulator thin film of the present invention and other various insulator thin films can be manufactured. SiO as an insulator thin film ₂ In addition to thin films, porous SiO ₂ Organic thin films such as thin films and CF thin films can be used, and porous SiO 2 can be obtained by forming a two-layer or multi-layer structure. ₂ And the shortcomings of organic thin films can be compensated.
[0072]
[Example 8]
FIG. 17 is a sectional view showing Example 8 of the semiconductor device according to the present invention. The semiconductor device according to the eighth embodiment includes a gallium arsenide substrate 61, a gallium arsenide active layer 62, a source 63, a drain 64, a gate 65, and an insulating layer 66.
[0073]
The gallium arsenide substrate 61 is a semi-insulating substrate. An ohmic electrode is provided as the source 63 and the drain 64, and a Schottky junction electrode is provided as the gate 65, whereby a MESFET is manufactured. An insulating layer 66 is provided between the source 63 and the gate 65 and between the drain 64 and the gate 65 where the gallium arsenide active layer 62 is exposed.
[0074]
The semiconductor device having this configuration is manufactured by the following procedure. That is, as shown in FIG. 18A, an n-type gallium arsenide active layer 62 (electron concentration 1 × 10 10) is formed on a gallium arsenide substrate 61. ¹⁷ [Cm ^-3 ], A thickness of 1 [μm]) is deposited by metalorganic vapor phase synthesis. As shown in FIG. 18 (b), in order to form the electrodes to be the source 63 and the drain 64 by ohmic contact, AuGeNi is deposited by 500 [nm] by an electron beam evaporation method. Thereafter, heat treatment is performed at 420 [° C.] for 5 minutes. Subsequently, in order to form a recess structure, the gallium arsenide active layer 62 is partially thinned between the source 63 and the drain 64. Finally, the gate 65 is produced.
[0075]
In order to form the gate 65, as shown in FIG. 18C, an insulating layer 66 is first deposited between the source 63 and the drain 64 by 500 [nm]. The insulating layer 66 is synthesized by a plasma assisted vapor phase synthesis method using boron trichloride, nitrogen, and methane gas as material gases. A stripe window having a width of 0.3 [μm] is opened in the insulating layer 66 at the recess by reactive ion etching using boron trichloride and nitrogen. Thereafter, a resist film 67 is formed again by photolithography. On this, TiPt is deposited by an electron beam evaporation method, and a gate 65 is produced using a lift-off process as shown in FIG.
[0076]
Thus, the gallium arsenide MESFET fabricated using the insulator thin film of the present invention clearly improved the frequency characteristics as compared with the device fabricated using SiN as the insulator thin film.
[0077]
That is, the present invention relates to an insulator thin film having a low dielectric constant, and Examples 1 to 7 show applications to silicon integrated circuits (LSIs). In Examples 1 to 7, since multilayer wiring is performed, a low dielectric constant insulator thin film is used between the silicon wafer on which the MOSFET is manufactured and the wiring metal on the first layer and between the wiring metals on the wiring. Stated that the delay can be improved.
[0078]
In addition to improving the frequency characteristics due to the delay phenomenon that occurs in the multilayer wiring of LSI, the insulating thin film that covers the gate electrode and the active layer surface also in a low integrated circuit that does not require a single transistor or multilayer wiring that operates at high frequency A similar delay phenomenon occurs between them, affecting the frequency characteristics. For this reason, it is indispensable to introduce a low dielectric constant insulator thin film, and the frequency characteristics of the transistor can be improved by using the material of the present invention.
[0079]
In Example 8, the insulator thin film of the present invention was used for a gallium arsenide MESFET, but it can also be applied to indium phosphide MESFETs and gallium nitride MESFETs other than gallium arsenide MESFETs, and the same effect can be achieved. Further, in Example 8, the case where only the insulator layer of the present invention is provided on the active layer is shown, but a two-layer or multilayer structure with another thin film can be formed and used.
[0080]
Further, although the MESFET having the recess structure is shown in the eighth embodiment, it can be used on the active layer between the source and the gate and between the gate and the drain in the MESFET having any other structure, and the same effect as the eighth embodiment. Can be achieved.
[0081]
【The invention's effect】
As described above, the present invention uses a low dielectric constant material containing at least one element of boron, carbon, and nitrogen as a main element as an interlayer insulating film of a multilayer wiring, and has an atomic bonding structure and composition ratio in the insulating layer. Introducing the change is effective in providing a semiconductor device that prevents peeling and improves adhesion and reduces wiring delay.
[0082]
In addition, the semiconductor device of the present invention can be provided as a key device such as a high-performance information processing device, a communication device, a control device, etc. mainly including a computer.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a first embodiment of a semiconductor device of the present invention.
FIG. 2 is an explanatory diagram for explaining a manufacturing procedure of the semiconductor device of Example 1;
3 is a cross-sectional view showing an interlayer insulating film of Example 1. FIG.
FIG. 4 is a cross-sectional view showing a second embodiment of the semiconductor device of the present invention.
5 is an explanatory diagram for explaining a manufacturing procedure of the semiconductor device of Example 2. FIG.
6 is a cross-sectional view showing an interlayer insulating film of Example 2. FIG.
FIG. 7 is a cross-sectional view showing a third embodiment of the semiconductor device of the present invention.
FIG. 8 is an explanatory diagram for explaining a manufacturing procedure of the semiconductor device of Example 3;
9 is a cross-sectional view showing an interlayer insulating film of Example 3. FIG.
FIG. 10 is a cross-sectional view showing a fourth embodiment of the semiconductor device of the present invention.
11 is an explanatory diagram for describing a manufacturing procedure of the semiconductor device of Example 4. FIG.
12 is a cross-sectional view showing an interlayer insulating film of Example 4. FIG.
13 is a cross-sectional view showing a sixth embodiment of the semiconductor device of the invention. FIG.
14 is an explanatory diagram for describing a manufacturing procedure of the semiconductor device of Example 6. FIG.
FIG. 15 is a cross-sectional view showing a seventh embodiment of the semiconductor device of the present invention.
16 is an explanatory diagram for describing a manufacturing procedure of the semiconductor device of Example 7. FIG.
FIG. 17 is a cross-sectional view showing a semiconductor device according to an eighth embodiment of the present invention.
18 is an explanatory diagram for describing a manufacturing procedure of the semiconductor device of Example 8. FIG.
[Explanation of symbols]
1, 11, 21, 31, 41, 51 Silicon substrate
2, 12, 22, 32, 42, 52 Gate
2A, 12A, 22A, 32A, 42A, 52A SiO ₂ film
3, 13, 23, 33, 43, 53 Contact
4, 14, 24, 34, 44, 54 Oxide film
5A-5C, 15A-15C, 25A-25C, 35A-35C, 45A-45C Interlayer insulating film
5A ₁ Hexagonal boron nitride crystal
5A ₂ Amorphous region
6A-6F, 16A-16C, 26A-26C, 36A-36F, 47A-47C, 57A-57C Metal
7, 17, 27, 37, 48, 58 Passivation film
15A ₁ Amorphous thin film
15A ₂ Hexagonal boron nitride carbon polycrystalline thin film
25A ₁ Hexagonal boron nitride carbon thin film
25A ₂ Hexagonal boron nitride thin film
35A ₁ , 35A _Three Boron nitride carbon thin film
35A ₂ Boron nitride thin film
46A-46C Nitrogen compound layer
55A-55C first interlayer insulating film
56A, 56B Second interlayer insulating film
61 Gallium arsenide substrate
62 Gallium arsenide active layer
63 sources
64 drain
65 gate
66 Insulating layer

Claims

A wiring metal is formed on an insulating layer containing boron carbon nitrogen as a main element on a substrate on which a semiconductor element exists, and a hexagonal crystal portion and an amorphous portion are mixed in the insulating layer. Semiconductor device.

2. The semiconductor device according to claim 1, wherein elements of silicon, oxygen, sulfur, hydrogen, fluorine, and chlorine are added to the insulating layer.

The semiconductor device according to claim 1, further comprising a nitrogen compound layer other than boron nitride and boron carbide between the insulating layer and the wiring metal.

It said insulating layer, and two or more layers with the other insulating layer, a semiconductor device according to any one of claims 1 to 3, characterized in that used between the wiring metal.

Said insulating layer, between the source and gate of a field effect transistor, and the semiconductor device according to any one of claims 1 to 3, characterized in that used on the active layer between the gate and the drain .

Thin film said insulating layer used in the semiconductor device according to claim 1 to 5 is characterized in that a boron carbon nitrogen film sulfur was added.