JP4574128B2

JP4574128B2 - Light emitting device

Info

Publication number: JP4574128B2
Application number: JP2003139734A
Authority: JP
Inventors: 和隆犬飼
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2002-05-17
Filing date: 2003-05-19
Publication date: 2010-11-04
Anticipated expiration: 2023-05-19
Also published as: JP2004046135A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路及びその駆動方法の技術に関する。また、本発明の半導体集積回路を備えた駆動回路部と画素部とを備えた発光装置に関する。特に、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応したアクティブマトリクス型の発光装置に関する。
【０００２】
【従来の技術】
近年、有機発光ダイオード（Organic Light Emitting Diode : OLED）等の自発光素子を用いた発光装置の研究開発が進められている。OLEDは、陽極と、陰極と、前記陽極と前記陰極との間に有機化合物層が挟まれた構造を有している。OLEDを用いた発光装置は、動画表示に適した速い応答速度、低電圧、低消費電力駆動などの特徴を有しているため、新世代の携帯電話や携帯情報端末（ＰＤＡ）をはじめ、次世代ディスプレイとして大きく注目されている。
【０００３】
ところで、自発光素子を用いた発光装置に多階調の画像を表示するときの駆動方法の一つとして、電流入力方式が挙げられる。この電流入力方式は映像信号として、電流値形式のデータを画素へ書き込むことにより、該発光素子の輝度を制御する方式である。電流入力方式の映像信号は、アナログ値（アナログ駆動方式）、デジタル値（デジタル駆動方式）いずれの場合もあり得る。
【０００４】
上記の電流入力方式の信号線駆動回路としては、例えば図１０（Ａ）に示すような回路が提案されている（A. Yumoto et al., Proc. Asia Display / IDW '01 p.p.1395-1398 (2001)参照）。図１０（Ａ）では、各信号線に対して一対の電流源回路が設けられている。図１０（Ａ）に記載される回路の構成は、信号線に一対の電流源回路であるＡ₁とＢ₁、Ａ₂とＢ₂、…が接続されており、この電流源回路は、電流値形式の映像信号（映像信号電流）を読み込み、記憶する動作と、信号線を介して画素に信号を書き出す動作とをＡとＢが交互に行う。すなわち電流源回路Ａで信号電流を読み込み、設定する動作を行うときには、電流源回路Ｂで信号線を介して画素領域に設けられた発光素子へ信号が書き出される動作を行い、また逆に電流源回路Ａで信号線を介して画素領域に設けられた発光素子へ信号が書き出される動作を行うときには、電流源回路Ｂで信号電流を読み込み、設定する動作を行う。
【０００５】
この電流源回路Ａ、電流源回路Ｂの動作タイミングを図１０（Ｂ）に示す。図１０（Ｂ）は次の動作を模式的にブロック図で表現した。第ｋ行目選択期間（水平期間）に、回路Ａ１が信号を読み込み、記憶する動作（Ｒ₁）を行っているときは、回路Ｂ１が信号線へ信号を書き出す動作（Ｗ₁）を行い、また次の第（ｋ＋１）行目選択期間に、Ａ１が信号線へ信号を書き出す動作（Ｗ₁）を行っているときは、回路Ｂ１が信号を読み込み、記憶する動作（Ｒ₁）を行う。また図１０（Ｃ）は、この電流源回路を備えた発光装置全体の略図を示している。
【０００６】
【発明が解決しようとする課題】
しかし、上述の駆動回路では、各信号線に一対の電流源回路を設けるため、図１０（Ｃ）に示す電流源回路の面積が大きくなり、信号線駆動回路の小型化が難しい。その結果、発光装置において信号線駆動回路が占める割合が大きく、狭額縁化の妨げとなり、画素領域の面積が小さくなってしまう。
【０００７】
そこで本発明は、各信号線に対して電流源回路を一つ設けた回路構成で、階調表示を行う新たな駆動方法を提供することを目的とする。また本発明は電流源回路の面積が小さい信号線駆動回路を使用することで、発光装置の小型化や狭額縁化を達成することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は上記課題を解決するために、一行分の選択期間（水平期間）中に、信号を読み込み、設定する期間（読み込み期間）と、設定された信号を画素へ書き出す期間（書き出し期間）とを別々に設ける駆動方法を提供するものである。また本発明は、各信号線に一つの電流源回路を設ける構成の発光装置を提供するものである。
【０００９】
本発明はまず、一行分の選択期間（水平期間）を複数の期間に分割する。そして、この分割された期間の一つにおいて、ある列では、信号線駆動回路中の電流源回路から画素へ映像信号を書き出す（書き出し）動作を行い、他のある列は信号線駆動回路中の電流源回路に信号電流を読み込む（読み込み）動作を行う。この分割された期間の別の一つにおいて、前記ある列では読み込み動作を行い、前記他のある列では、書き出し動作を行う。
【００１０】
例えば第１の走査線（Ｇａ）と第２の走査線（Ｇｂ）を設ける。全ての画素は、信号線から該画素へ映像信号を取り入れる画素スイッチトランジスタと電流記憶保持トランジスタとを備えているものとする。その場合で、任意の行において、一部の画素は該電流記憶保持トランジスタのゲートが第２の走査線（Ｇｂ）に接続されている。該行において、他の画素は該電流記憶保持トランジスタのゲートが第３の走査線（Ｇｃ）に接続されているとする。各画素の画素スイッチトランジスタは第１の走査線（Ｇａ）に接続されているとする。本発明は、水平期間を第２の走査線（Ｇｂ）を選択する期間と第３の走査線（Ｇｃ）を選択する期間に分割する。第２の走査線（Ｇｂ）を選択する期間では、第２の走査線（Ｇｂ）に接続された電流記憶保持トランジスタを有する画素へ信号を書き出す（書き出し）動作と同時に、選択されていない第３の走査線（Ｇｃ）に接続された電流記憶保持トランジスタを有する画素への信号線の電流源回路に映像信号電流を読み込む（読み込み）動作とを行う。同様に、第３の走査線（Ｇｃ）を選択する期間では、第３の走査線（Ｇｃ）に接続されたトランジスタを有する画素へ信号を書き出す（書き出し）動作と同時に、選択されていない第２の走査線（Ｇｂ）に接続された電流記憶保持トランジスタを有する画素への信号線に接続する電流源回路に信号電流を読み込む（読み込み）動作とを行う。
【００１１】
本発明の駆動方法により、発光装置において信号線駆動回路が占める割合を小さくすることができ、画素領域の占める面積が相対的に大きい狭額縁化を達成することができる。
【００１２】
さらに本発明では、映像信号電流の各入力線を複数の電流源回路で共有する発光装置を提供するものである。よって発光装置は、映像信号の入力端子（配線）の数を大きく削減することができ、周辺ＩＣチップの実装が容易となる。FPCの接続部での接続不良による歩留まり悪化も回避できる。
【００１３】
なお明細書における有機発光ダイオード（Organic Light Emitting Diode : OLED）の有機化合物層は、有機化合物を含む層を示しており、さらに無機材料や金属、金属錯体などを含むものであってもよい。また有機化合物層には、正孔注入層、正孔輸送層、発光層、ブロッキング層、電子輸送層及び電子注入層等が含まれる。
【００１４】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための全図において、同一部分には同一の符号を付し、その繰り返しの説明は省略する。
【００１５】
（実施の形態１）
図５に本発明の信号線駆動回路の一例を示す。なお図５は、電流源回路Ａ₁、Ａ₂、・・・Ａ_(n-1)、Ａ_nの周辺部を示している。
【００１６】
信号線駆動回路は、電流源回路Ａ₁、Ａ₂、・・・Ａ_(n-1)、Ａ_nと、制御信号ａ₁、ａ₂、ａ_(n-1)、ａ_n、によりオン・オフを制御される映像信号入力スイッチ（Ｓｗ）とを有している。各電流源回路Ａ₁、Ａ₂、・・・Ａ_(n-1)、Ａ_nは、各信号線Ｓ₁、Ｓ₂、・・・、Ｓ_(n-1)、Ｓ_nに映像信号電流を出力する。そして画素部には、前記信号線Ｓと概略垂直に第１の走査線（Ｇａ）と第２、第３の走査線（Ｇｂ、Ｇｃ）とが設けられ、マトリクス状に画素が配置される。各画素は画素スイッチトランジスタ（Ｔｒ¹）と電流記憶保持トランジスタ（Ｔｒ²）を備えている。
【００１７】
各電流源回路は信号線と、映像信号入力スイッチ（Ｓｗ）とに接続されている。各行の各画素スイッチトランジスタ（Ｔｒ¹）のゲート電極は該行の第１の走査線（Ｇａ）に接続され、各電流記憶保持トランジスタ（Ｔｒ²）のゲート電極は該行の第２の走査線（Ｇｂ）又は第３の走査線（Ｇｃ）のいずれかに接続されている。
【００１８】
次に図６を参照して、本例の駆動方法の説明をする。図６（Ａ）は、一行選択期間における選択、非選択（本例ではＨｉｇｈで選択、導通、Lowで非選択、絶縁とする）のタイミングを示した図であり、図６（Ｂ）は電流源回路への読み込み（Ｒ）と、発光素子への書き出し（Ｗ）とをブロックで示した図である。
【００１９】
図６（Ａ）に示すように一行選択期間をＴ１とＴ２のように複数（２個）に分割する。この分けられた一つの期間、例えばＴ１の間では、Ｈｉｇｈの信号が入力され第２の走査線（Ｇｂ）が選択される。また、第ｍ行選択期間では、第２の走査線（Ｇｂ）と接続される電流記憶保持トランジスタＴｒ² _m1、Ｔｒ² _m2はオン状態となり、トランジスタＴｒ¹ _m1、Ｔｒ¹ _m2に接続される信号線Ｓ₁、Ｓ₂から映像電流が画素へ書き出される（図６（Ｂ）Ｗ₁、Ｗ₂の領域）。このとき、制御信号ａ₁、ａ₂は映像信号入力スイッチ（Ｓｗ）をオフ状態（Ｌｏｗ）とする信号となり、入力信号は電流源回路Ａ₁、Ａ₂へ読み込まれないようになっている。そしてＴ１の間、選択されない（Ｌｏｗ）第３の走査線（Ｇｃ）に接続される電流記憶保持トランジスタＴｒ² _m(n-1)、Ｔｒ² _mnはオフ状態であり、画素へ信号は書き出されない。このとき、制御信号ａ_(n-1)、ａ_nは順次Ｈｉｇｈとなり、スイッチをオン状態とし、電流源回路Ａ_(n-1)、Ａ_nへ電流が読み込まれる（図６（Ｂ）Ｒ_(n-1)、Ｒ_nの領域）。
【００２０】
また第ｍ行選択期間中の別の期間、Ｔ２の間では、Ｈｉｇｈの信号が入力され第３の走査線（Ｇｃ）が選択される。そして、第３の走査線（Ｇｃ）と接続される電流記憶保持トランジスタＴｒ² _m(n-1)、Ｔｒ² _mnはオン状態となり、トランジスタＴｒ² _m(n-1)、Ｔｒ² _mnに接続される信号線Ｓ_(n-1)、Ｓ_nから映像信号電流が画素へ書き出される（図６（Ｂ）Ｗ_(n-1)、Ｗ_nの領域）。このとき、制御信号ａ_(n-1)、ａ_nはＬｏｗとなり、入力信号は電流源回路Ａ_(n-1)、Ａ_nへは、読み込まれないようになっている。そしてＴ２の間、選択されない（Ｌｏｗ）第２の走査線（Ｇｂ）に接続されるトランジスタＴｒ² _m1、Ｔｒ² _m2はオフ状態となり、画素へ映像信号は書き出されない。このとき、制御信号ａ₁、ａ₂は順次Ｈｉｇｈとなり、電流源回路Ａ₁、Ａ₂へ電流が読み込まれる（図６（Ｂ）Ｒ₁、Ｒ₂の領域）。
【００２１】
次に、電流源回路の構成例を説明する。図７には、電流源回路Ａ₁、Ａ₂・・・に設けられる定電流源の例が記載されている。なお、図７に記載の電流源回路は低電圧側に使用する電流源回路の例であるが、本発明は、これに限られるものではない。また、トランジスタの極性、電圧の高低により、ソース電極またはドレイン電極とは入れ替わることがあるためトランジスタのソース電極またはドレイン電極を第１電極または第２電極と記載する。
【００２２】
まず図７（Ａ）の回路を説明する。図７（Ａ）の定電流源は、第１トランジスタ７０１と、第２トランジスタ７０２と、第３トランジスタ７０３と、第４トランジスタ７０４と、第３トランジスタ７０３のゲート・ソース間電圧を保持する容量素子７０９とを有している。第１トランジスタ７０１は図５のスイッチＳｗ₁、Ｓｗ₂、・・・、Ｓｗ_(n-1)、Ｓｗ_nに相当する。
【００２３】
第１トランジスタ７０１のゲート電極は、第２トランジスタ７０２のゲート電極と接続され、第１トランジスタ７０１の第１電極は、第２トランジスタ７０２の第２電極と、第３トランジスタ７０３の第１電極と、第４トランジスタ７０４の第１電極とに接続されている。第２トランジスタ７０２の第１電極は第３トランジスタ７０３のゲート電極と接続されている。第４トランジスタ７０４の第２電極は信号線と接続されている。容量素子７０９は、第３トランジスタ７０３のゲート電極と、第２電極との間に接続されている。
【００２４】
まず、信号電流読み込み動作を説明する。第１トランジスタ７０１と第２トランジスタ７０２の各ゲート電極に入力される制御信号ａ_nによって、第１トランジスタ７０１と第２トランジスタ７０２はオン状態となる。第３トランジスタ７０３に第１トランジスタ７０１を介して、信号電流を流す。このとき、第３トランジスタのソース・ゲート間と、ソース・ドレイン間の電圧は、それぞれ等しい。その後、第１トランジスタ７０１と第２トランジスタ７０２とをオフ状態にする。すると、容量素子７０９に蓄積された電荷として映像信号の電流値が記憶されるため、第３トランジスタ７０３は、信号電流を流す能力をもつことになる。
次に信号電流書き出し動作を説明する。制御信号ｂ_nから入力された信号によって、第４トランジスタ７０４がオン状態となり、読み込み動作により記憶されていた信号電流が第３トランジスタ７０３から第４トランジスタ７０４を介して信号線Ｓ１へ書き出される。
【００２５】
続いて、図７（Ｂ）の回路について説明する。図７（Ｂ）の電流源回路は、第１トランジスタ７１１と、第２トランジスタ７１２と、カレントミラー回路を構成する第３トランジスタ７１３及び第４トランジスタ７１４と、第３トランジスタのゲート・ソース間電圧を保持する容量素子７１９とを有している。第１トランジスタ７１１は図５のスイッチＳｗ１に相当する。なお、第３トランジスタ７１３と第４トランジスタ７１４とは、同じ大きさを有していてもよい。
【００２６】
第１トランジスタ７１１のゲート電極は、第２トランジスタ７１２のゲート電極に接続され、第１トランジスタ７１１の第１電極は第２トランジスタ７１２の第２電極と、第３トランジスタ７１３の第１電極とに接続されている。第２トランジスタ７１２の第１電極は第３トランジスタ７１３のゲート電極に接続されている。第４トランジスタ７１４の第１電極は信号線と接続されている。
【００２７】
信号電流読み込み動作を説明する。まず、第１トランジスタ７１１と第２トランジスタ７１２の各ゲート電極に入力される制御信号ａ_nによって、これらの第１トランジスタ７１１と第２トランジスタ７１２はオン状態となる。そして第３トランジスタ７１３に第１トランジスタを介して映像信号電流を流す。このとき、第３トランジスタ７１３のソース・ゲート間とソース・ドレイン間の電圧は等しくなっている。その後、第１トランジスタ７１１と第２トランジスタ７１２をオフ状態にする。すると、容量素子７１９に蓄積された電荷として、映像信号の電流値が記憶されるため、第３トランジスタ７１３及び第４トランジスタ７１４は、信号電流を流す能力を持つことになる。次に、信号電流書き出し動作を説明する。第４トランジスタ７１４から信号線Ｓ１へ信号電流が書き出される。なお、第４トランジスタ７１４と信号線との間に第５トランジスタを設けて、制御信号ｂ_nにより信号電流が信号線へ流れるタイミングを制御しても構わない。
【００２８】
以上が、本発明の定電流源回路の構成例である。但し、図７（Ａ）、（Ｂ）の構成、接続または動作方法に限定されず、定電流を流すことのできる回路であればよい。
【００２９】
次に本発明の画素について説明する。図８には、隣り合う二つの画素の構成例を示す。本発明の画素回路は映像信号に応じた信号電流を記憶、発生できる方式（電流入力方式と称する）のものであればよい。なお、トランジスタの極性により、ソース電極とドレイン電極との接続は変わるため、トランジスタのソース電極またはドレイン電極を第１電極または第２電極と記載する。
【００３０】
まず図８（Ａ）を説明する。一つの画素は、信号線８３０、第１の走査線（Ｇａ）８３１、第２の走査線（Ｇｂ）８３２、第３の走査線（Ｇｃ）８３３、電源線８３４、第１トランジスタ８０１、第２トランジスタ８０２、第３トランジスタ８０３、第４トランジスタ８０４、容量素子８０９、自発光素子８２０とを有する。第１トランジスタは画素スイッチトランジスタ、第２トランジスタは電流記憶保持トランジスタ、第４トランジスタは自発光素子駆動用のトランジスタである。
【００３１】
第１トランジスタ８０１と第４トランジスタ８０４のゲート電極は第１の走査線（Ｇａ）８３１に接続され、第１トランジスタ８０１の第１電極は信号線８３０に接続され、第１トランジスタ８０１の第２電極は第２トランジスタ８０２の第１電極と、第３トランジスタ８０３の第１電極と、第４トランジスタ８０４の第１電極とに接続されている。第２トランジスタ８０２のゲート電極は、第２の走査線（Ｇｂ）８３２に接続され、第２トランジスタ８０２の第２電極は第３トランジスタ８０３のゲート電極と、容量素子８０９とに接続されている。第３トランジスタ８０３の第２電極は電源線８３４に接続される。第４トランジスタ８０４の第２電極は、発光素子８２０の一方の電極に接続されている。容量素子８０９は、第３トランジスタのゲート電極と、第２電極との間に設置され、第４トランジスタ８０４のゲート・ソース間電圧を保持する。電源線８３４及び発光素子８２０の他方の電極は、それぞれ所定の電位に設定される。
【００３２】
隣の画素も同様な構成を有しているが、次の点が異なる。すなわち、第２トランジスタ８０２のゲート電極は、第３の走査線（Ｇｃ）８３３に接続される点である。
【００３３】
また図８（Ｂ）の一つの画素は、信号線８３０、第１の走査線（Ｇａ）８３１、第２の走査線（Ｇｂ）８３２、第３の走査線（Ｇｃ）８３３、電源線８３４、第１トランジスタ８１１、第２トランジスタ８１２、第３トランジスタ８１３、第４トランジスタ８１４、容量素子８１９、自発光素子８２０を有する。第１トランジスタは、画素スイッチトランジスタ、第２トランジスタは電流記憶保持トランジスタ、第４トランジスタは自発光素子駆動用のトランジスタである。なお、第３トランジスタ８１３と第４トランジスタ８１４とは、同じ大きさを有していてもよい。
【００３４】
第１トランジスタ８１１のゲート電極は、第１の走査線（Ｇａ）８３１に接続され、第１トランジスタ８１１の第１電極は信号線８３０に接続され、第１トランジスタ８１１の第２電極は第２トランジスタの第１電極と、第３トランジスタ８１３の第１電極とに接続されている。第２トランジスタ８１２のゲート電極は第２の走査線（Ｇｂ）８３２に接続され、第２トランジスタ８１２の第２電極は第３トランジスタ８１３のゲート電極と、第４トランジスタ８１４のゲート電極とに接続されている。第３トランジスタ８１３の第２電極と第４トランジスタの第１電極とは電源線８３４に接続されている。第４トランジスタの第２電極は発光素子８２０の一方の電極に接続されている。容量素子８１９は第３トランジスタのゲート電極と第２電極との間に設置され、第３トランジスタのゲート・ソース間電圧を保持する。電源線８３４及び発光素子８２０の他方の電極は、それぞれ所定の電位に設定されている。
【００３５】
隣の画素も同様な構成を有しているが、次の点が異なる。すなわち、第２トランジスタ８０２のゲート電極は、第３の走査線（Ｇｃ）８３３に接続される点である。
【００３６】
このように、図８（Ａ）又は図８（Ｂ）の例の画素は、第２トランジスタのゲート電極が第２の走査線（Ｇｂ）または第３の走査線（Ｇｃ）のいずれかに接続することが特徴である。
【００３７】
以上のように本発明は、ゲート選択期間を例えばＴ１とＴ２のように複数の期間に分け、Ｔ１またはＴ２の期間に、選択される走査線に接続されたトランジスタを有する画素へ信号を書き出す（書き出し）動作と、選択されない走査線に接続された信号線に接続する電流源回路に信号電流を読み込む（読み込み）動作とを同一行選択期間に行うことを特徴とする。本発明の駆動方法により、信号線駆動回路の面積が小さくでき、発光装置を小型化することが可能となる。また発光装置において信号線駆動回路が占める割合が小さく、画素領域の占める面積が大きい狭額縁化を達成することができる。
【００３８】
さらに本実施の形態では、映像信号の各入力線それぞれを複数の電流源回路が共有するため、外部からの映像信号を取り込むための端子数を大きく減らすことができる。外部との接続端子数が削減される結果、接続不良による歩留まり悪化も避けることができる。
【００３９】
【実施例】
以下、実施例に基づいて本発明を具体的に説明する。
【００４０】
（実施例１）
本実施例では映像信号電流の各入力線それぞれを４つの電流源回路で共有する場合の構成と駆動方法を説明する。また、本実施例の画素構成や定電流源は図７（Ａ）（Ｂ）、図８（Ａ）（Ｂ）を用いて上述した回路を用いればよい。但し図７（Ａ）（Ｂ）、図８（Ａ）（Ｂ）に限定されるものではない。
【００４１】
図１に映像信号の各入力線それぞれを４つの電流源回路で共有する構成を示す。図１は、電流源回路Ａ₁、Ａ₂、・・・と、制御信号ａ₁、ａ₂、・・・によりオン・オフを制御される映像信号入力スイッチＳｗ₁、Ｓｗ₂、・・・と、信号線Ｓ₁、Ｓ₂、・・・と、を有している。そして各信号線と概略垂直に第１の走査線（Ｇａ）と第２、第３の走査線（Ｇｂ）、（Ｇｃ）とが設けられ、信号線と第１の走査線（Ｇａ）または第２、第３の走査線（Ｇｂ）、（Ｇｃ）との交点には各画素が配置されている。各画素には、画素スイッチトランジスタＴｒ¹ ₁₁、Ｔｒ¹ ₁₂、・・・及び電流記憶保持トランジスタＴｒ² ₁₁、Ｔｒ² ₁₂、・・・が設けられている。
【００４２】
信号線駆動回路の各電流源回路は信号線と、映像信号入力スイッチとに接続されている。電流記憶保持トランジスタＴｒ² ₁₁、Ｔｒ² ₁₂のゲート電極は第２の走査線（Ｇｂ）に接続され、電流記憶保持トランジスタＴｒ² ₁₃、Ｔｒ² ₁₄のゲート電極は、第３の走査線（Ｇｃ）に接続されている。画素スイッチトランジスタＴｒ¹ ₁₁、Ｔｒ¹ ₁₂、Ｔｒ¹ ₁₃、Ｔｒ¹ ₁₄の第１電極（ソース電極またはドレイン電極）は各信号線Ｓ₁、Ｓ₂、Ｓ₃、Ｓ₄と接続され、ゲート電極は第１の走査線（Ｇａ）に接続されている。また、電流源回路Ａ₁、Ａ₂、Ａ₃、Ａ₄は、それぞれのスイッチを介して、１本の映像信号電流入力線に接続している。
【００４３】
次に図２（Ａ）（Ｂ）を参照して、本発明の駆動方法の説明をする。第一行目の第一列〜第四列目までについて説明するが、他行についても同様である。図２（Ａ）は、一行選択期間における選択、非選択（本例ではＨｉｇｈで選択・導通、Lowで非選択・絶縁とする）のタイミングを示した図であり、図２（Ｂ）は信号線駆動回路内の電流源回路への読み込み（Ｒ）と、該電流源回路から画素への書き出し（Ｗ）とを示したブロック図である。
【００４４】
図２（Ａ）に示すように一行選択期間をｔ１とｔ２に分割する。第一行目の選択期間では、ｔ１、ｔ２を通して該行の第１の走査線（Ｇａ）はＨｉｇｈであり、各画素スイッチトランジスタＴｒ¹ ₁₁、Ｔｒ¹ ₁₂、Ｔｒ¹ ₁₃、Ｔｒ¹ ₁₄はオン状態である。ｔ１の期間では、第２の走査線（Ｇｂ）にはＬｏｗの信号が入力されたまま、第３の走査線（Ｇｃ）にＨｉｇｈの信号が入力される。従って、第３の走査線（Ｇｃ）に接続されているトランジスタＴｒ² ₁₃、Ｔｒ² ₁₄はオン状態となり、信号線Ｓ₃、Ｓ₄から映像信号電流は画素に記憶できる状態となる（図２（Ｂ）Ｗ₃、Ｗ₄の領域）。このとき、制御信号ａ₃、ａ₄は映像信号入力スイッチをオフ状態（Ｌｏｗ）とする信号となり、映像信号は電流源回路Ａ₃、Ａ₄へ読み込まれないようになっている。このｔ１の間、選択されない（Ｌｏｗ）第２の走査線（Ｇｂ）に接続されているトランジスタＴｒ² ₁₁、Ｔｒ² ₁₂はオフ状態となっており、画素に映像信号電流は記憶されない。このとき、制御信号ａ₁、ａ₂はＨｉｇｈで、映像信号入力スイッチをオン状態とし、電流源回路Ａ₁、Ａ₂へ映像信号電流が読み込まれる（図２（Ｂ）Ｒ₁、Ｒ₂の領域）。
【００４５】
またｔ２の期間では、第３の走査線（Ｇｃ）にはＬｏｗの信号が入力されたまま、第２の走査線（Ｇｂ）にＨｉｇｈの信号が入力される。従って、第２の走査線（Ｇｂ）に接続されているトランジスタＴｒ² ₁₁、Ｔｒ² ₁₂はオン状態となり、信号線Ｓ₁、Ｓ₂から映像信号電流は画素に記憶できる状態となる（図２（Ｂ）Ｗ₁、Ｗ₂の領域）。このとき、制御信号ａ₁、ａ₂はスイッチをオフ状態（Ｌｏｗ）とする信号となり、入力信号は電流源回路Ａ₁、Ａ₂へ読み込まれないようになっている。このｔ２の間、選択されない（Ｌｏｗ）第３の走査線（Ｇｃ）に接続されているトランジスタＴｒ² ₁₃、Ｔｒ² ₁₄はオフ状態となっており、画素に映像信号電流は記憶されない。このとき、制御信号ａ₃、ａ₄はＨｉｇｈで、映像信号入力スイッチをオン状態とし、電流源回路Ａ₃、Ａ₄へ電流が読み込まれる（図２（Ｂ）Ｒ₃、Ｒ₄の領域）。
【００４６】
以上のように本発明は、一行選択期間を複数（本実施例ではｔ１とｔ２の二つ）の期間に分割し、画素へ映像信号電流を書き出す（書き出し）動作と、信号線駆動回路内の電流源回路に信号電流を読み込む（読み込み）動作とを同一行選択期間内に行うことを特徴とする。本発明の駆動方法により、信号線駆動回路の面積が小さくでき、発光装置を小型化することが可能となる。また発光装置において信号線駆動回路が占める割合が小さく、画素領域の占める面積が大きい狭額縁化を達成することができる。
【００４７】
さらに本実施の形態では、映像信号の各入力線それぞれを複数の電流源回路が共有するため、外部からの映像信号を取り込むための端子数を大きく減らすことができる。外部との接続端子数が削減される結果、接続不良による歩留まり悪化も避けることができる。
【００４８】
（実施例２）
本実施例では映像信号の各入力線それぞれを８つの電流源回路で共有する場合の構成と駆動方法を説明する。また、本実施例の画素回路や定電流源回路は図７、図８を用いて上述した回路を用いればよい。但し図７、図８に限定されるものではない。
【００４９】
図３に映像信号の各入力線それぞれを８つの電流源回路で共有する構成を示す。図３は、電流源回路Ａ₁、Ａ₂、…、と、制御信号ａ₁、ａ₂、…、によりオン・オフを制御される映像信号入力スイッチと、信号線Ｓ₁、Ｓ₂、…、と、を有している。そして各信号線と概略垂直に第１の走査線（Ｇａ）と第２、第３の走査線（Ｇｂ）、（Ｇｃ）とが設けられ、信号線と第１の走査線（Ｇａ）または第２、第３の走査線（Ｇｂ）、（Ｇｃ）との交点には各画素が配置されている。各画素には、画素スイッチトランジスタＴｒ¹ ₁₁、Ｔｒ¹ ₁₂、…、及び電流記憶保持トランジスタＴｒ² ₁₁、Ｔｒ² ₁₂、…が設けられている。
【００５０】
信号線駆動回路の各電流源回路は信号線と、映像信号入力スイッチとに接続されている。電流記憶保持トランジスタＴｒ² ₁₁、Ｔｒ² ₁₂、Ｔｒ² ₁₃、Ｔｒ² ₁₄のゲート電極は第２の走査線（Ｇｂ）に接続され、電流記憶保持トランジスタＴｒ² ₁₅、Ｔｒ² ₁₆、Ｔｒ² ₁₇、Ｔｒ² ₁₈のゲート電極は、第３の走査線（Ｇｃ）に接続されている。画素スイッチトランジスタＴｒ₁₁ ¹、Ｔｒ₁₂ ¹、…、Ｔｒ₁₇ ¹、Ｔｒ₁₈ ¹の第１電極（ソース電極またはドレイン電極）は各信号線Ｓ₁、Ｓ₂、…、Ｓ₇、Ｓ₈と接続され、ゲート電極は第１の走査線（Ｇａ）に接続されている。また、電流源回路Ａ₁、Ａ₂、…、Ａ₇、Ａ₈は、それぞれのスイッチを介して、１本の映像信号電流入力線に接続している。
【００５１】
次に図４を参照して、本発明の駆動方法の説明をする。第１行目の第一列から第八列までについてのみ説明するが、他列、他行についても同様である。図４（Ａ）は、一行選択期間における選択、非選択（本例ではＨｉｇｈで選択・導通、Lowで非選択・絶縁とする）のタイミングを示した図であり、図４（Ｂ）は信号線駆動回路内の電流源回路への読み込み（Ｒ）と、該電流源回路から画素への書き出し（Ｗ）を示したブロック図である。
【００５２】
図４（Ａ）に示すように一行選択期間をｔ１とｔ２に分割する。第１行目の選択期間ではｔ１、ｔ２を通して該行の第１の走査線（Ｇａ）はＨｉｇｈであり、各画素スイッチトランジスタＴｒ¹ ₁₁、Ｔｒ¹ ₁₂、…、Ｔｒ¹ ₁₇、Ｔｒ¹ ₁₈はオン状態である。ｔ１の期間では、第２の走査線（Ｇｂ）にはＬｏｗの信号が入力されたまま、第３の走査線（Ｇｃ）にＨｉｇｈの信号が入力される。従って、第３の走査線（Ｇｃ）に接続されているトランジスタＴｒ² ₁₅、Ｔｒ² ₁₆、Ｔｒ² ₁₇、Ｔｒ² ₁₈はオン状態となり、信号線Ｓ₅、Ｓ₆、Ｓ₇、Ｓ₈から映像信号電流は画素に記憶できる状態となる（図４（Ｂ）Ｗ₅、Ｗ₆、Ｗ₇、Ｗ₈の領域）。このとき、制御信号ａ₅、ａ₆、ａ₇、ａ₈は映像信号入力スイッチをオフ状態（Ｌｏｗ）とする信号となり、映像信号は電流源回路Ａ₅、Ａ₆、Ａ₇、Ａ₈へ読み込まれないようになっている。このｔ１の間、選択されない（Ｌｏｗ）第２の走査線（Ｇｂ）に接続されているトランジスタＴｒ² ₁₁、Ｔｒ² ₁₂、Ｔｒ² ₁₃、Ｔｒ² ₁₄はオフ状態となっており、画素に映像信号電流は記憶されない。このとき、制御信号ａ₁、ａ₂、ａ₃、ａ₄はＨｉｇｈで、映像信号入力スイッチをオン状態とし、電流源回路Ａ₁、Ａ₂、Ａ₃、Ａ₄へ映像信号電流が読み込まれる（図４（Ｂ）Ｒ₁、Ｒ₂、Ｒ₃、Ｒ₄の領域）。
【００５３】
またｔ２の期間では、第３の走査線（Ｇｃ）にはＬｏｗの信号が入力されたまま、第２の走査線（Ｇｂ）にＨｉｇｈの信号が入力される。従って、第２の走査線（Ｇｂ）に接続されているトランジスタＴｒ² ₁₁、Ｔｒ² ₁₂、Ｔｒ² ₁₃、Ｔｒ² ₁₄はオン状態となり、信号線Ｓ₁、Ｓ₂、Ｓ₃、Ｓ₄から映像信号電流は画素に記憶できる状態となる（図２（Ｂ）Ｗ₁、Ｗ₂、Ｗ₃、Ｗ₄の領域）。このとき、制御信号ａ₁、ａ₂、ａ₃、ａ₄はスイッチをオフ状態（Ｌｏｗ）とする信号となり、入力信号は電流源回路Ａ₁、Ａ₂、Ａ₃、Ａ₄へ読み込まれないようになっている。このｔ２の間、選択されない（Ｌｏｗ）第３の走査線（Ｇｃ）に接続されているトランジスタＴｒ² ₁₅、Ｔｒ² ₁₆、Ｔｒ² ₁₇、Ｔｒ² ₁₈はオフ状態となっており、画素に映像信号電流は記憶されない。このとき、制御信号ａ₅、ａ₆、ａ₇、ａ₈はＨｉｇｈで、映像信号入力スイッチをオン状態とし、電流源回路Ａ₅、Ａ₆、Ａ₇、Ａ₈へ電流が読み込まれる（図４（Ｂ）Ｒ₅、Ｒ₆、Ｒ₇、Ｒ₈の領域）。
【００５４】
以上のように本発明は、一行選択期間を複数（本実施例ではｔ１とｔ２の二つ）の期間に分割し、画素へ映像信号電流を書き出す（書き出し）動作と、信号線駆動回路内の電流源回路に信号電流を読み込む（読み込み）動作とを同一行選択期間内に行うことを特徴とする。本発明の駆動方法により、信号線駆動回路の面積が小さくでき、発光装置を小型化することが可能となる。また発光装置において信号線駆動回路が占める割合が小さく、画素領域の占める面積が大きい狭額縁化を達成することができる。
【００５５】
さらに本実施の形態では、映像信号の各入力線それぞれを複数の電流源回路が共有するため、外部からの映像信号を取り込むための端子数を大きく減らすことができる。外部との接続端子数が削減される結果、接続不良による歩留まり悪化も避けることができる。
【００５６】
（実施例３）
図９に本発明を用いた発光装置の概略図を示す。図９（A）は、発光素子が設けられた画素がマトリクス状に配置される画素領域と、電流源回路を有する信号線駆動回路と、第１の走査線駆動回路と、第２の走査線駆動回路とを有する発光装置である。この第１の走査線駆動回路は第１の走査線（Ｇａ）と接続され、第２の走査線駆動回路は、第２の走査線（Ｇｂ）と接続される。なお、第１及び第２の走査線駆動回路の配置は、画素領域を挟んで対称に設けられているが、画素領域の同じ側に設けられていても構わない。
【００５７】
第１の走査線駆動回路及び第２の走査線駆動回路の構成について図９（Ｂ）を用いて説明する。第１の走査線駆動回路及び第２の走査線駆動回路は、シフトレジスタ、バッファを有する。動作を簡単に説明すると、シフトレジスタは、クロック信号（Ｇ-CLK）、スタートパルス（S-SP）及びクロック反転信号（Ｇ-CLKb）に従って、順次サンプリングパルスを出力する。その後バッファで増幅されたサンプリングパルスは、走査線に入力されて１行ずつ選択状態にしていく。そして選択された走査線によって、制御される画素には、順に信号線から信号電流が書き込まれる。
【００５８】
なおシフトレジスタと、バッファの間にはレベルシフタ回路を配置した構成にしてもよい。レベルシフタ回路を配置することによって、電圧振幅を大きくすることが出来る。
【００５９】
本発明の駆動方法により、信号線駆動回路の面積、特に電流源回路の面積を小さくできる。なお、走査線駆動回路は２つに増えているが、信号線駆動回路の面積と比較すると走査線駆動回路の面積は小さいため、発光装置の小型化や軽量化、狭額縁化を達成することができる。
【００６０】
また画素へ映像信号電流を書き出す（書き出し）動作と、電流源回路に信号電流を読み込む（読み込み）動作をより速く行うため、信号線駆動回路を複数設けてもよい。
【００６１】
（実施例４）
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１１に示す。
【００６２】
図１１（Ａ）は発光装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置は表示部２００３に用いることができる。また本発明により、図１１（Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。
【００６３】
図１１（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の発光装置は表示部２１０２に用いることができる。また本発明により、図１１（Ｂ）に示すデジタルスチルカメラが完成される。
【００６４】
図１１（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる。また本発明により、図１１（Ｃ）に示す発光装置が完成される。
【００６５】
図１１（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置は表示部２３０２に用いることができる。また本発明により、図１１（Ｄ）に示すモバイルコンピュータが完成される。
【００６６】
図１１（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図１１（Ｅ）に示すＤＶＤ再生装置が完成される。
【００６７】
図１１（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示部２５０２に用いることができる。また本発明により、図１１（Ｆ）に示すゴーグル型ディスプレイが完成される。
【００６８】
図１１（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の発光装置は表示部２６０２に用いることができる。また本発明により、図１１（Ｇ）に示すビデオカメラが完成される。
【００６９】
ここで図１１（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図１１（Ｈ）に示す携帯電話が完成される。
【００７０】
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【００７１】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【００７２】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【００７３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例の電子機器は、実施例１〜実施例３に示したいずれの構成の信号線駆動回路を用いることができる。
【００７４】
【発明の効果】
本発明は、信号線駆動回路内の電流源回路を一列あたり一つだけ設ける。その上で、一行選択期間（水平期間）を複数の期間に分割する。この分割された各期間で、該行のある列は、画素へ映像信号電流を書き出す（書き出し）動作を行い、該行の別のある列は、信号線駆動回路内の電流源回路に映像信号電流を読み込む（読み込み）動作を行う。該分割された期間ごとに書き出し動作、読み込み動作を行う列は異なる。このように、信号線駆動回路内の電流源回路を一列あたり一つだけに抑えることにより、電流源回路の面積が小さい信号線駆動回路を提供し、発光装置の狭額縁化を達成することができる。
【００７５】
さらに本発明は、信号線駆動回路内において、各映像信号電流入力線は複数の電流源回路で共有される。そのため、外部から映像信号を取り込むための端子数を減らすことができる。外部との接続端子数が削減される結果、接続不良による歩留まり悪化も避けることができる。
【図面の簡単な説明】
【図１】本発明の発光装置の構成を示す図。
【図２】本発明の発光装置の駆動タイミングを示す図。
【図３】本発明の発光装置の構成を示す図。
【図４】本発明の発光装置の駆動タイミングを示す図。
【図５】本発明の発光装置の構成を示す図。
【図６】本発明の発光装置の駆動タイミングを示す図。
【図７】電流源回路の概略を示す図。
【図８】画素構成の概略を示す図。
【図９】本発明の発光装置の概略を示す図。
【図１０】従来の発光装置の概略を示す図
【図１１】本発明の発光装置を用いた電子機器を示す図。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a technology of a semiconductor integrated circuit and a driving method thereof. Further, the present invention relates to a light emitting device including a driving circuit portion including a semiconductor integrated circuit of the present invention and a pixel portion. In particular, the present invention relates to an active matrix light-emitting device in which the semiconductor integrated circuit of the present invention is applied to a signal line driver circuit of a driver circuit portion.
[0002]
[Prior art]
In recent years, research and development of light emitting devices using self-luminous elements such as organic light emitting diodes (OLEDs) have been advanced. The OLED has a structure in which an organic compound layer is sandwiched between an anode, a cathode, and the anode and the cathode. Light emitting devices using OLEDs have features such as fast response speed, low voltage, low power consumption, etc. suitable for moving image display, so next generation mobile phones and personal digital assistants (PDAs) It is attracting much attention as a generation display.
[0003]
By the way, as one of driving methods for displaying a multi-gradation image on a light emitting device using a self-light emitting element, a current input method can be cited. This current input method is a method for controlling the luminance of the light emitting element by writing data in a current value format to a pixel as a video signal. The video signal of the current input method can be either an analog value (analog driving method) or a digital value (digital driving method).
[0004]
For example, a circuit as shown in FIG. 10A has been proposed as the current input type signal line driving circuit (A. Yumoto et al., Proc. Asia Display / IDW '01 pp1395-1398 ( 2001)). In FIG. 10A, a pair of current source circuits is provided for each signal line. 10A is a pair of current source circuits for a signal line.₁And B₁, A₂And B₂The current source circuit reads and stores a current value-format video signal (video signal current), and A and B perform an operation of writing a signal to a pixel through a signal line. Alternately. That is, when the signal source is read and set by the current source circuit A, the current source circuit B performs an operation of writing a signal to the light emitting element provided in the pixel region via the signal line, and conversely When the circuit A performs an operation of writing a signal to a light emitting element provided in the pixel region via a signal line, the current source circuit B performs an operation of reading and setting a signal current.
[0005]
The operation timing of the current source circuit A and the current source circuit B is shown in FIG. FIG. 10B schematically represents the following operation in a block diagram. In the k-th row selection period (horizontal period), the circuit A1 reads and stores a signal (R₁) Is performed, the circuit B1 writes a signal to the signal line (W₁), And in the next (k + 1) -th row selection period, A1 writes a signal to the signal line (W₁) Is performed, the circuit B1 reads and stores the signal (R₁)I do. FIG. 10C is a schematic view of the entire light emitting device including this current source circuit.
[0006]
[Problems to be solved by the invention]
However, in the above driver circuit, since a pair of current source circuits is provided for each signal line, the area of the current source circuit shown in FIG. 10C is large, and it is difficult to reduce the size of the signal line driver circuit. As a result, the ratio of the signal line driver circuit in the light-emitting device is large, which hinders the narrowing of the frame and reduces the area of the pixel region.
[0007]
Therefore, an object of the present invention is to provide a new driving method for performing gradation display with a circuit configuration in which one current source circuit is provided for each signal line. It is another object of the present invention to achieve downsizing and narrowing of a light emitting device by using a signal line driver circuit having a small current source circuit area.
[0008]
[Means for Solving the Problems]
In order to solve the above-described problem, the present invention provides a period for reading and setting a signal (reading period) and a period for writing the set signal to a pixel (writing period) during a selection period (horizontal period) for one row. Is provided separately. The present invention also provides a light emitting device having a configuration in which one current source circuit is provided for each signal line.
[0009]
In the present invention, first, a selection period (horizontal period) for one row is divided into a plurality of periods. Then, in one of the divided periods, in one column, a video signal is written (written) from the current source circuit in the signal line driver circuit to the pixel, and another column in the signal line driver circuit. The signal current is read (read) into the current source circuit. In another one of the divided periods, the reading operation is performed in the certain column, and the writing operation is performed in the other column.
[0010]
For example, a first scanning line (Ga) and a second scanning line (Gb) are provided. It is assumed that all the pixels include a pixel switch transistor and a current storage holding transistor that take in a video signal from the signal line to the pixel. In that case, in any row, in some pixels, the gate of the current storage holding transistor is connected to the second scanning line (Gb). In the row, the other pixel has the gate of the current storage holding transistor connected to the third scanning line (Gc). It is assumed that the pixel switch transistor of each pixel is connected to the first scanning line (Ga). In the present invention, the horizontal period is divided into a period for selecting the second scanning line (Gb) and a period for selecting the third scanning line (Gc). In a period in which the second scanning line (Gb) is selected, a third signal that is not selected at the same time as writing (writing) a signal to a pixel having a current storage holding transistor connected to the second scanning line (Gb). The video signal current is read (read) into the current source circuit of the signal line to the pixel having the current storage holding transistor connected to the scanning line (Gc). Similarly, in a period in which the third scanning line (Gc) is selected, a signal that is not selected at the same time as a signal writing (writing) operation to a pixel having a transistor connected to the third scanning line (Gc). The signal current is read (read) into the current source circuit connected to the signal line to the pixel having the current storage holding transistor connected to the scanning line (Gb).
[0011]
According to the driving method of the present invention, the ratio of the signal line driver circuit in the light-emitting device can be reduced, and a narrow frame with a relatively large area occupied by the pixel region can be achieved.
[0012]
Furthermore, the present invention provides a light-emitting device in which video signal current input lines are shared by a plurality of current source circuits. Thus, the light emitting device can greatly reduce the number of video signal input terminals (wirings), and can easily mount peripheral IC chips. Yield deterioration due to poor connection at the FPC connection can also be avoided.
[0013]
Note that an organic compound layer of an organic light emitting diode (OLED) in the specification indicates a layer containing an organic compound, and may further contain an inorganic material, a metal, a metal complex, or the like. The organic compound layer includes a hole injection layer, a hole transport layer, a light emitting layer, a blocking layer, an electron transport layer, an electron injection layer, and the like.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. Note that in all the drawings for describing the embodiments, the same portions are denoted by the same reference numerals, and repeated description thereof is omitted.
[0015]
(Embodiment 1)
FIG. 5 shows an example of the signal line driver circuit of the present invention. 5 shows the current source circuit A.₁, A₂... A_(n-1), A_nThe peripheral part is shown.
[0016]
The signal line driver circuit is a current source circuit A₁, A₂... A_(n-1), A_nAnd the control signal a₁, A₂, A_(n-1), A_n, And a video signal input switch (Sw) that is controlled to be turned on and off. Each current source circuit A₁, A₂... A_(n-1), A_nAre each signal line S₁, S₂... S_(n-1), S_nOutput video signal current. The pixel portion is provided with a first scanning line (Ga) and second and third scanning lines (Gb, Gc) substantially perpendicular to the signal line S, and the pixels are arranged in a matrix. Each pixel has a pixel switch transistor (Tr¹) And current memory holding transistor (Tr²).
[0017]
Each current source circuit is connected to a signal line and a video signal input switch (Sw). Each pixel switch transistor (Tr¹) Is connected to the first scanning line (Ga) of the row, and each current storage holding transistor (Tr²) Is connected to either the second scanning line (Gb) or the third scanning line (Gc) of the row.
[0018]
Next, the driving method of this example will be described with reference to FIG. FIG. 6A is a diagram showing the timing of selection and non-selection in this one row selection period (in this example, selection is made high, conduction, non-selection is made low, and insulation is used), and FIG. It is the figure which showed reading (R) to a source circuit and writing (W) to a light emitting element with a block.
[0019]
As shown in FIG. 6A, the one row selection period is divided into a plurality (two) of T1 and T2. During this divided period, for example, during T1, a High signal is input and the second scanning line (Gb) is selected. In the m-th row selection period, the current storage holding transistor Tr connected to the second scanning line (Gb)² _m1, Tr² _m2Turns on and transistor Tr¹ _m1, Tr¹ _m2Signal line S connected to₁, S₂The video current is written out from the pixel to the pixel (FIG. 6B) W₁, W₂Area). At this time, the control signal a₁, A₂Becomes a signal for turning off the video signal input switch (Sw), and the input signal is the current source circuit A.₁, A₂Will not be read. During T1, the current storage holding transistor Tr connected to the third scanning line (Gc) that is not selected (Low).² _{m (n-1)}, Tr² _mnIs in an off state, and no signal is written to the pixel. At this time, the control signal a_(n-1), A_nSequentially becomes High, the switch is turned on, and the current source circuit A_(n-1), A_nCurrent is read (see FIG. 6B)_(n-1), R_nArea).
[0020]
Further, during another period of the m-th row selection period, T2, a High signal is input and the third scanning line (Gc) is selected. Then, the current storage holding transistor Tr connected to the third scanning line (Gc)² _{m (n-1)}, Tr² _mnTurns on and transistor Tr² _{m (n-1)}, Tr² _mnSignal line S connected to_(n-1), S_nThe video signal current is written to the pixel from (FIG. 6B) W_(n-1), W_nArea). At this time, the control signal a_(n-1), A_nBecomes Low, and the input signal is the current source circuit A._(n-1), A_nIs not read. During T2, the transistor Tr connected to the second scanning line (Gb) that is not selected (Low).² _m1, Tr² _m2Is turned off, and no video signal is written to the pixel. At this time, the control signal a₁, A₂Sequentially becomes High and the current source circuit A₁, A₂Current is read (see FIG. 6B)₁, R₂Area).
[0021]
Next, a configuration example of the current source circuit will be described. FIG. 7 shows a current source circuit A.₁, A₂An example of a constant current source provided in... Is described. The current source circuit shown in FIG. 7 is an example of a current source circuit used on the low voltage side, but the present invention is not limited to this. Further, since the source electrode or the drain electrode may be interchanged depending on the polarity or voltage of the transistor, the source electrode or the drain electrode of the transistor is referred to as a first electrode or a second electrode.
[0022]
First, the circuit of FIG. The constant current source in FIG. 7A includes a first transistor 701, a second transistor 702, a third transistor 703, a fourth transistor 704, and a capacitor that holds the gate-source voltage of the third transistor 703. 709. The first transistor 701 is the switch Sw in FIG.₁, Sw₂... Sw_(n-1), Sw_nIt corresponds to.
[0023]
The gate electrode of the first transistor 701 is connected to the gate electrode of the second transistor 702, the first electrode of the first transistor 701 is the second electrode of the second transistor 702, the first electrode of the third transistor 703, The fourth transistor 704 is connected to the first electrode. The first electrode of the second transistor 702 is connected to the gate electrode of the third transistor 703. The second electrode of the fourth transistor 704 is connected to the signal line. The capacitive element 709 is connected between the gate electrode of the third transistor 703 and the second electrode.
[0024]
First, the signal current reading operation will be described. Control signal a input to each gate electrode of the first transistor 701 and the second transistor 702_nAccordingly, the first transistor 701 and the second transistor 702 are turned on. A signal current is passed through the third transistor 703 via the first transistor 701. At this time, the source-gate voltage and the source-drain voltage of the third transistor are equal. After that, the first transistor 701 and the second transistor 702 are turned off. Then, since the current value of the video signal is stored as the charge accumulated in the capacitor 709, the third transistor 703 has a capability of flowing a signal current.
Next, the signal current writing operation will be described. Control signal b_nThe fourth transistor 704 is turned on by the signal input from, and the signal current stored by the reading operation is written from the third transistor 703 to the signal line S1 through the fourth transistor 704.
[0025]
Next, the circuit in FIG. 7B will be described. In the current source circuit of FIG. 7B, the first transistor 711, the second transistor 712, the third transistor 713 and the fourth transistor 714 constituting the current mirror circuit, and the gate-source voltage of the third transistor are obtained. And a capacitor 719 to be held. The first transistor 711 corresponds to the switch Sw1 in FIG. Note that the third transistor 713 and the fourth transistor 714 may have the same size.
[0026]
The gate electrode of the first transistor 711 is connected to the gate electrode of the second transistor 712, and the first electrode of the first transistor 711 is connected to the second electrode of the second transistor 712 and the first electrode of the third transistor 713. Has been. The first electrode of the second transistor 712 is connected to the gate electrode of the third transistor 713. The first electrode of the fourth transistor 714 is connected to the signal line.
[0027]
A signal current reading operation will be described. First, a control signal a input to each gate electrode of the first transistor 711 and the second transistor 712._nThus, the first transistor 711 and the second transistor 712 are turned on. Then, a video signal current is passed through the third transistor 713 via the first transistor. At this time, the source-gate voltage and the source-drain voltage of the third transistor 713 are equal. After that, the first transistor 711 and the second transistor 712 are turned off. Then, since the current value of the video signal is stored as the charge accumulated in the capacitor 719, the third transistor 713 and the fourth transistor 714 have a capability of flowing a signal current. Next, the signal current writing operation will be described. A signal current is written from the fourth transistor 714 to the signal line S1. A fifth transistor is provided between the fourth transistor 714 and the signal line, and the control signal b_nThus, the timing at which the signal current flows to the signal line may be controlled.
[0028]
The above is an example of the configuration of the constant current source circuit of the present invention. However, the circuit is not limited to the configuration, connection, or operation method shown in FIGS. 7A and 7B, and any circuit that can flow a constant current may be used.
[0029]
Next, the pixel of the present invention will be described. FIG. 8 shows a configuration example of two adjacent pixels. The pixel circuit of the present invention may be of any system (referred to as current input system) that can store and generate a signal current corresponding to a video signal. Note that since the connection between the source electrode and the drain electrode varies depending on the polarity of the transistor, the source electrode or the drain electrode of the transistor is referred to as a first electrode or a second electrode.
[0030]
First, FIG. 8A will be described. One pixel includes a signal line 830, a first scan line (Ga) 831, a second scan line (Gb) 832, a third scan line (Gc) 833, a power supply line 834, a first transistor 801, a second transistor 801, and a second transistor 801. A transistor 802, a third transistor 803, a fourth transistor 804, a capacitor 809, and a self-light-emitting element 820 are included. The first transistor is a pixel switch transistor, the second transistor is a current storage holding transistor, and the fourth transistor is a transistor for driving a self-luminous element.
[0031]
Gate electrodes of the first transistor 801 and the fourth transistor 804 are connected to a first scan line (Ga) 831, a first electrode of the first transistor 801 is connected to a signal line 830, and a second electrode of the first transistor 801 Is connected to the first electrode of the second transistor 802, the first electrode of the third transistor 803, and the first electrode of the fourth transistor 804. The gate electrode of the second transistor 802 is connected to the second scan line (Gb) 832, and the second electrode of the second transistor 802 is connected to the gate electrode of the third transistor 803 and the capacitor 809. A second electrode of the third transistor 803 is connected to the power supply line 834. A second electrode of the fourth transistor 804 is connected to one electrode of the light emitting element 820. The capacitor 809 is disposed between the gate electrode of the third transistor and the second electrode, and holds the gate-source voltage of the fourth transistor 804. The power supply line 834 and the other electrode of the light emitting element 820 are each set to a predetermined potential.
[0032]
Adjacent pixels have the same configuration, except for the following points. That is, the gate electrode of the second transistor 802 is connected to the third scanning line (Gc) 833.
[0033]
8B includes a signal line 830, a first scan line (Ga) 831, a second scan line (Gb) 832, a third scan line (Gc) 833, a power supply line 834, The pixel includes a first transistor 811, a second transistor 812, a third transistor 813, a fourth transistor 814, a capacitor element 819, and a self-light emitting element 820. The first transistor is a pixel switch transistor, the second transistor is a current storage holding transistor, and the fourth transistor is a transistor for driving a self-luminous element. Note that the third transistor 813 and the fourth transistor 814 may have the same size.
[0034]
The gate electrode of the first transistor 811 is connected to the first scan line (Ga) 831, the first electrode of the first transistor 811 is connected to the signal line 830, and the second electrode of the first transistor 811 is the second transistor Are connected to the first electrode of the third transistor 813. The gate electrode of the second transistor 812 is connected to the second scan line (Gb) 832, and the second electrode of the second transistor 812 is connected to the gate electrode of the third transistor 813 and the gate electrode of the fourth transistor 814. ing. The second electrode of the third transistor 813 and the first electrode of the fourth transistor are connected to the power supply line 834. The second electrode of the fourth transistor is connected to one electrode of the light emitting element 820. The capacitive element 819 is provided between the gate electrode and the second electrode of the third transistor, and holds the gate-source voltage of the third transistor. The other electrode of the power supply line 834 and the light emitting element 820 is set to a predetermined potential.
[0035]
Adjacent pixels have the same configuration, except for the following points. That is, the gate electrode of the second transistor 802 is connected to the third scanning line (Gc) 833.
[0036]
Thus, in the pixel in the example of FIG. 8A or FIG. 8B, the gate electrode of the second transistor is connected to either the second scanning line (Gb) or the third scanning line (Gc). It is a feature.
[0037]
As described above, according to the present invention, the gate selection period is divided into a plurality of periods such as T1 and T2, and a signal is written to a pixel having a transistor connected to the selected scanning line in the period T1 or T2 ( A writing operation and a reading operation of reading a signal current into a current source circuit connected to a signal line connected to a scanning line that is not selected are performed in the same row selection period. With the driving method of the present invention, the area of the signal line driver circuit can be reduced, and the light emitting device can be downsized. Further, it is possible to achieve a narrow frame with a small proportion of the signal line driver circuit in the light emitting device and a large area of the pixel region.
[0038]
Further, in the present embodiment, since each of the input lines for the video signal is shared by a plurality of current source circuits, the number of terminals for taking in the video signal from the outside can be greatly reduced. As a result of the reduction in the number of external connection terminals, it is possible to avoid yield deterioration due to poor connection.
[0039]
【Example】
Hereinafter, the present invention will be specifically described based on examples.
[0040]
Example 1
In this embodiment, a configuration and a driving method in the case where each input line of video signal current is shared by four current source circuits will be described. In addition, the pixel configuration and the constant current source in this embodiment may use the circuits described above with reference to FIGS. 7A and 7B and FIGS. However, the present invention is not limited to FIGS. 7A and 7B and FIGS. 8A and 8B.
[0041]
FIG. 1 shows a configuration in which each input line of a video signal is shared by four current source circuits. FIG. 1 shows a current source circuit A₁, A₂... and control signal a₁, A₂Video signal input switch Sw controlled on / off by...₁, Sw₂..., signal line S₁, S₂, And so on. A first scanning line (Ga) and second and third scanning lines (Gb) and (Gc) are provided substantially perpendicular to each signal line, and the signal line and the first scanning line (Ga) Each pixel is arranged at the intersection with the second and third scanning lines (Gb) and (Gc). Each pixel has a pixel switch transistor Tr¹ ₁₁, Tr¹ ₁₂,... And current storage holding transistor Tr² ₁₁, Tr² ₁₂Are provided.
[0042]
Each current source circuit of the signal line driving circuit is connected to a signal line and a video signal input switch. Current memory holding transistor Tr² ₁₁, Tr² ₁₂Is connected to the second scanning line (Gb), and the current storage holding transistor Tr² ₁₃, Tr² ₁₄The gate electrode is connected to the third scanning line (Gc). Pixel switch transistor Tr¹ ₁₁, Tr¹ ₁₂, Tr¹ ₁₃, Tr¹ ₁₄The first electrode (source electrode or drain electrode) of each signal line S₁, S₂, S_Three, S_FourThe gate electrode is connected to the first scanning line (Ga). Further, the current source circuit A₁, A₂, A_Three, A_FourAre connected to one video signal current input line through each switch.
[0043]
Next, the driving method of the present invention will be described with reference to FIGS. The first column to the fourth column of the first row will be described, but the same applies to the other rows. FIG. 2A is a diagram showing the timing of selection and non-selection (in this example, selection / conduction at High, and non-selection / insulation at Low in this example), and FIG. It is a block diagram showing reading (R) to a current source circuit in a line driving circuit and writing (W) from the current source circuit to a pixel.
[0044]
As shown in FIG. 2A, the one row selection period is divided into t1 and t2. In the selection period of the first row, the first scanning line (Ga) of the row is High through t1 and t2, and each pixel switch transistor Tr¹ ₁₁, Tr¹ ₁₂, Tr¹ ₁₃, Tr¹ ₁₄Is on. In the period t1, the High signal is input to the third scanning line (Gc) while the Low signal is input to the second scanning line (Gb). Therefore, the transistor Tr connected to the third scanning line (Gc)² ₁₃, Tr² ₁₄Turns on and the signal line S_Three, S_FourThus, the video signal current can be stored in the pixel (FIG. 2B)_Three, W_FourArea). At this time, the control signal a_Three, A_FourBecomes a signal for turning off the video signal input switch, and the video signal is the current source circuit A._Three, A_FourWill not be read. During this t1, the transistor Tr connected to the second scanning line (Gb) not selected (Low)² ₁₁, Tr² ₁₂Is in an off state, and no video signal current is stored in the pixel. At this time, the control signal a₁, A₂Is High, the video signal input switch is turned on, and the current source circuit A₁, A₂The video signal current is read into (FIG. 2 (B) R₁, R₂Area).
[0045]
In the period t2, a High signal is input to the second scan line (Gb) while a Low signal is input to the third scan line (Gc). Therefore, the transistor Tr connected to the second scanning line (Gb)² ₁₁, Tr² ₁₂Turns on and the signal line S₁, S₂Thus, the video signal current can be stored in the pixel (FIG. 2B)₁, W₂Area). At this time, the control signal a₁, A₂Becomes a signal for turning the switch off (Low), and the input signal is the current source circuit A.₁, A₂Will not be read. During this t2, the transistor Tr connected to the third scanning line (Gc) not selected (Low)² ₁₃, Tr² ₁₄Is in an off state, and no video signal current is stored in the pixel. At this time, the control signal a_Three, A_FourIs High, the video signal input switch is turned on, and the current source circuit A_Three, A_FourCurrent is read (see FIG. 2B) R_Three, R_FourArea).
[0046]
As described above, according to the present invention, the row selection period is divided into a plurality of periods (two in this embodiment, t1 and t2), and the video signal current is written (written) to the pixels. The operation of reading (reading) the signal current into the current source circuit is performed within the same row selection period. With the driving method of the present invention, the area of the signal line driver circuit can be reduced, and the light emitting device can be downsized. Further, it is possible to achieve a narrow frame with a small proportion of the signal line driver circuit in the light emitting device and a large area of the pixel region.
[0047]
Further, in the present embodiment, since each of the input lines for the video signal is shared by a plurality of current source circuits, the number of terminals for taking in the video signal from the outside can be greatly reduced. As a result of the reduction in the number of external connection terminals, it is possible to avoid yield deterioration due to poor connection.
[0048]
(Example 2)
In this embodiment, a configuration and a driving method when each input line of a video signal is shared by eight current source circuits will be described. In addition, the pixel circuit and the constant current source circuit in this embodiment may use the circuits described above with reference to FIGS. However, the present invention is not limited to FIGS.
[0049]
FIG. 3 shows a configuration in which video signal input lines are shared by eight current source circuits. FIG. 3 shows a current source circuit A₁, A₂,... And control signal a₁, A₂,..., A video signal input switch controlled to be turned on / off by the₁, S₂,... A first scanning line (Ga) and second and third scanning lines (Gb) and (Gc) are provided substantially perpendicular to each signal line, and the signal line and the first scanning line (Ga) Each pixel is arranged at the intersection with the second and third scanning lines (Gb) and (Gc). Each pixel has a pixel switch transistor Tr¹ ₁₁, Tr¹ ₁₂,..., And current storage holding transistor Tr² ₁₁, Tr² ₁₂.. are provided.
[0050]
Each current source circuit of the signal line driving circuit is connected to a signal line and a video signal input switch. Current memory holding transistor Tr² ₁₁, Tr² ₁₂, Tr² ₁₃, Tr² ₁₄Is connected to the second scanning line (Gb), and the current storage holding transistor Tr² ₁₅, Tr² ₁₆, Tr² ₁₇, Tr² ₁₈The gate electrode is connected to the third scanning line (Gc). Pixel switch transistor Tr₁₁ ¹, Tr₁₂ ¹, ..., Tr₁₇ ¹, Tr₁₈ ¹The first electrode (source electrode or drain electrode) of each signal line S₁, S₂, ..., S₇, S₈The gate electrode is connected to the first scanning line (Ga). Further, the current source circuit A₁, A₂A ...₇, A₈Are connected to one video signal current input line through each switch.
[0051]
Next, the driving method of the present invention will be described with reference to FIG. Only the first column to the eighth column of the first row will be described, but the same applies to other columns and other rows. FIG. 4A is a diagram showing the timing of selection and non-selection (in this example, selection / conduction at High, non-selection / insulation at Low in this example), and FIG. It is a block diagram showing reading (R) to a current source circuit in a line driving circuit and writing (W) from the current source circuit to a pixel.
[0052]
As shown in FIG. 4A, the one row selection period is divided into t1 and t2. In the selection period of the first row, the first scanning line (Ga) of the row is High through t1 and t2, and each pixel switch transistor Tr¹ ₁₁, Tr¹ ₁₂, ..., Tr¹ ₁₇, Tr¹ ₁₈Is on. In the period t1, the High signal is input to the third scanning line (Gc) while the Low signal is input to the second scanning line (Gb). Therefore, the transistor Tr connected to the third scanning line (Gc)² ₁₅, Tr² ₁₆, Tr² ₁₇, Tr² ₁₈Turns on and the signal line S_Five, S₆, S₇, S₈Thus, the video signal current can be stored in the pixel (FIG. 4B)_Five, W₆, W₇, W₈Area). At this time, the control signal a_Five, A₆, A₇, A₈Becomes a signal for turning off the video signal input switch, and the video signal is the current source circuit A._Five, A₆, A₇, A₈Will not be read. During this t1, the transistor Tr connected to the second scanning line (Gb) not selected (Low)² ₁₁, Tr² ₁₂, Tr² ₁₃, Tr² ₁₄Is in an off state, and no video signal current is stored in the pixel. At this time, the control signal a₁, A₂, A_Three, A_FourIs High, the video signal input switch is turned on, and the current source circuit A₁, A₂, A_Three, A_FourThe video signal current is read into (FIG. 4B) R₁, R₂, R_Three, R_FourArea).
[0053]
In the period t2, a High signal is input to the second scan line (Gb) while a Low signal is input to the third scan line (Gc). Therefore, the transistor Tr connected to the second scanning line (Gb)² ₁₁, Tr² ₁₂, Tr² ₁₃, Tr² ₁₄Turns on and the signal line S₁, S₂, S_Three, S_FourThus, the video signal current can be stored in the pixel (FIG. 2B)₁, W₂, W_Three, W_FourArea). At this time, the control signal a₁, A₂, A_Three, A_FourBecomes a signal for turning the switch off (Low), and the input signal is the current source circuit A.₁, A₂, A_Three, A_FourWill not be read. During this t2, the transistor Tr connected to the third scanning line (Gc) not selected (Low)² ₁₅, Tr² ₁₆, Tr² ₁₇, Tr² ₁₈Is in an off state, and no video signal current is stored in the pixel. At this time, the control signal a_Five, A₆, A₇, A₈Is High, the video signal input switch is turned on, and the current source circuit A_Five, A₆, A₇, A₈Current is read (see FIG. 4B)_Five, R₆, R₇, R₈Area).
[0054]
As described above, according to the present invention, the row selection period is divided into a plurality of periods (two in this embodiment, t1 and t2), and the video signal current is written (written) to the pixels. The operation of reading (reading) the signal current into the current source circuit is performed within the same row selection period. With the driving method of the present invention, the area of the signal line driver circuit can be reduced, and the light emitting device can be downsized. Further, it is possible to achieve a narrow frame with a small proportion of the signal line driver circuit in the light emitting device and a large area of the pixel region.
[0055]
Further, in the present embodiment, since each of the input lines for the video signal is shared by a plurality of current source circuits, the number of terminals for taking in the video signal from the outside can be greatly reduced. As a result of the reduction in the number of external connection terminals, it is possible to avoid yield deterioration due to poor connection.
[0056]
(Example 3)
FIG. 9 shows a schematic diagram of a light emitting device using the present invention. FIG. 9A illustrates a pixel region in which pixels provided with light-emitting elements are arranged in a matrix, a signal line driver circuit including a current source circuit, a first scan line driver circuit, and a second scan line. A light-emitting device having a drive circuit. The first scanning line driving circuit is connected to the first scanning line (Ga), and the second scanning line driving circuit is connected to the second scanning line (Gb). Note that the arrangement of the first and second scanning line driver circuits is provided symmetrically across the pixel region, but may be provided on the same side of the pixel region.
[0057]
The structures of the first scan line driver circuit and the second scan line driver circuit are described with reference to FIG. The first scan line driver circuit and the second scan line driver circuit each include a shift register and a buffer. Briefly describing the operation, the shift register sequentially outputs sampling pulses in accordance with a clock signal (G-CLK), a start pulse (S-SP), and a clock inversion signal (G-CLKb). After that, the sampling pulse amplified by the buffer is input to the scanning line and selected one row at a time. A signal current is sequentially written from the signal line to the pixel controlled by the selected scanning line.
[0058]
Note that a level shifter circuit may be arranged between the shift register and the buffer. By arranging the level shifter circuit, the voltage amplitude can be increased.
[0059]
With the driving method of the present invention, the area of the signal line driver circuit, particularly the area of the current source circuit can be reduced. Although the number of scanning line driving circuits is increased to two, the area of the scanning line driving circuit is small compared to the area of the signal line driving circuit, so that the light emitting device can be reduced in size, weight, and frame size. Can do.
[0060]
A plurality of signal line driver circuits may be provided in order to perform a video signal current writing (writing) operation to the pixel and a signal current reading (reading) operation to the current source circuit more quickly.
[0061]
Example 4
As an electronic device using the light emitting device of the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook type personal computer, a game device, Play back a recording medium such as a portable information terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.) or recording medium (specifically, Digital Versatile Disc (DVD)) A device having a display capable of displaying). In particular, it is desirable to use a light-emitting device for a portable information terminal that often has an opportunity to see a screen from an oblique direction because the wide viewing angle is important. Specific examples of these electronic devices are shown in FIGS.
[0062]
FIG. 11A illustrates a light-emitting device, which includes a housing 2001, a support base 2002, a display portion 2003, a speaker portion 2004, a video input terminal 2005, and the like. The light emitting device of the present invention can be used for the display portion 2003. Further, according to the present invention, the light emitting device shown in FIG. 11A is completed. Since the light-emitting device is a self-luminous type, a backlight is not necessary and a display portion thinner than a liquid crystal display can be obtained. The light emitting device includes all information display light emitting devices such as a personal computer, a TV broadcast receiver, and an advertisement display.
[0063]
FIG. 11B shows a digital still camera, which includes a main body 2101, a display portion 2102, an image receiving portion 2103, operation keys 2104, an external connection port 2105, a shutter 2106, and the like. The light emitting device of the present invention can be used for the display portion 2102. Further, according to the present invention, the digital still camera shown in FIG. 11B is completed.
[0064]
FIG. 11C illustrates a laptop personal computer, which includes a main body 2201, a housing 2202, a display portion 2203, a keyboard 2204, an external connection port 2205, a pointing mouse 2206, and the like. The light-emitting device of the present invention can be used for the display portion 2203. Further, according to the present invention, the light emitting device shown in FIG. 11C is completed.
[0065]
FIG. 11D illustrates a mobile computer, which includes a main body 2301, a display portion 2302, a switch 2303, operation keys 2304, an infrared port 2305, and the like. The light emitting device of the present invention can be used for the display portion 2302. Further, according to the present invention, the mobile computer shown in FIG. 11D is completed.
[0066]
FIG. 11E illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2401, a housing 2402, a display portion A2403, a display portion B2404, and a recording medium (DVD or the like). A reading unit 2405, operation keys 2406, a speaker unit 2407, and the like are included. Although the display portion A 2403 mainly displays image information and the display portion B 2404 mainly displays character information, the light-emitting device of the present invention can be used for the display portions A, B 2403, and 2404. Note that an image reproducing device provided with a recording medium includes a home game machine and the like. Further, according to the present invention, the DVD reproducing apparatus shown in FIG.
[0067]
FIG. 11F illustrates a goggle type display (head mounted display), which includes a main body 2501, a display portion 2502, and an arm portion 2503. The light emitting device of the present invention can be used for the display portion 2502. Further, the goggle type display shown in FIG. 11F is completed by the present invention.
[0068]
FIG. 11G illustrates a video camera, which includes a main body 2601, a display portion 2602, a housing 2603, an external connection port 2604, a remote control receiving portion 2605, an image receiving portion 2606, a battery 2607, an audio input portion 2608, operation keys 2609, and the like. . The light-emitting device of the present invention can be used for the display portion 2602. Further, according to the present invention, the video camera shown in FIG. 11G is completed.
[0069]
Here, FIG. 11H illustrates a mobile phone, which includes a main body 2701, a housing 2702, a display portion 2703, an audio input portion 2704, an audio output portion 2705, operation keys 2706, an external connection port 2707, an antenna 2708, and the like. The light emitting device of the present invention can be used for the display portion 2703. Note that the display portion 2703 can suppress current consumption of the mobile phone by displaying white characters on a black background. Further, the mobile phone shown in FIG. 11H is completed by the present invention.
[0070]
If the emission luminance of the luminescent material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like to be used for a front type or rear type projector.
[0071]
In addition, the electronic devices often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the light emitting material is very high, the light emitting device is preferable for displaying moving images.
[0072]
Further, since the light emitting part consumes power in the light emitting device, it is desirable to display information so that the light emitting part is minimized. Therefore, when a light emitting device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.
[0073]
As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. The electronic device of this embodiment can use the signal line driver circuit having any configuration shown in Embodiments 1 to 3.
[0074]
【The invention's effect】
According to the present invention, only one current source circuit in the signal line driver circuit is provided per row. Then, the one row selection period (horizontal period) is divided into a plurality of periods. In each of the divided periods, a column in the row performs an operation of writing (writing) a video signal current to the pixel, and another column in the row outputs a video signal to a current source circuit in the signal line driver circuit. Performs a read operation. The column in which the writing operation and the reading operation are performed is different for each divided period. In this way, by limiting the number of current source circuits in the signal line driver circuit to only one per row, a signal line driver circuit having a small area of the current source circuit can be provided, and a narrow frame of the light emitting device can be achieved. it can.
[0075]
Further, according to the present invention, each video signal current input line is shared by a plurality of current source circuits in the signal line driving circuit. Therefore, it is possible to reduce the number of terminals for taking in video signals from the outside. As a result of the reduction in the number of external connection terminals, it is possible to avoid yield deterioration due to poor connection.
[Brief description of the drawings]
FIG. 1 shows a structure of a light emitting device of the present invention.
FIG. 2 is a diagram showing driving timing of the light-emitting device of the present invention.
FIG. 3 illustrates a structure of a light-emitting device of the present invention.
FIG. 4 is a diagram showing drive timing of the light emitting device of the present invention.
FIG. 5 shows a structure of a light-emitting device of the present invention.
FIG. 6 is a diagram showing driving timing of the light-emitting device of the present invention.
FIG. 7 is a diagram schematically showing a current source circuit.
FIG. 8 is a diagram showing an outline of a pixel configuration.
FIG. 9 is a diagram schematically showing a light emitting device of the present invention.
FIG. 10 is a diagram showing an outline of a conventional light emitting device.
11 is a diagram showing an electronic device using the light-emitting device of the present invention. FIG.

Claims

Current source circuits A ₁ , A ₂ , A ₃ , A ₄ ,
A signal line driving circuit having video signal input switches Sw ₁ , Sw ₂ , Sw ₃ , and Sw _{4 as} first transistors ;
Each video signal input switch Sw ₁ , Sw ₂ , Sw ₃ , Sw ₄ is controlled by each control signal a ₁ , a ₂ , a ₃ , a ₄ ,
Each current source circuit A ₁ , A ₂ , A ₃ , A ₄ outputs a video signal current to each signal line S ₁ , S ₂ , S ₃ , S ₄ ,
Each of the current source circuits A ₁ , A ₂ , A ₃ , A ₄ includes at least a second transistor, a third transistor, a fourth transistor, and a capacitor element.
A gate of the first transistor is electrically connected to a gate of the second transistor;
One of the source and drain of the first transistor is electrically connected to the other of the source and drain of the second transistor, one of the source and drain of the third transistor, and one of the source and drain of the fourth transistor. ,
The other of the source and drain of the first transistor is electrically connected to a video signal current input line,
One of a source and a drain of the second transistor is electrically connected to a gate of the third transistor;
The other of the source and drain of the fourth transistor is connected to the signal line;
The capacitive element is electrically connected between the gate of the third transistor and the other of the source and the drain,
A first scanning line Ga _(m) , a second scanning line Gb _(m) and a third scanning line Gc _(m) ;
Pixel switch transistors Tr ¹ _m1 , Tr ¹ _m2 , Tr ¹ _m3 , Tr ¹ _m4 ,
A pixel unit having current storage holding transistors Tr ² _m1 , Tr ² _m2 , Tr ² _m3 , Tr ² _m4 ,
The gates of the pixel switch transistors Tr ¹ _m1 , Tr ¹ _m2 , Tr ¹ _m3 , Tr ¹ _m4 are electrically connected to the first scanning line Ga _(m) , and one of the source and the drain is the signal line S _1. , S ₂ , S ₃ , S ₄ , and the other of the source and drain is electrically connected to one of the source and drain of each of the current storage holding transistors Tr ² _m1 , Tr ² _m2 , Tr ² _m3 , Tr ² _m4. Connected,
The gates of the current storage holding transistors Tr ² _m1 and Tr ² _m2 are electrically connected to the second scanning line Gb _(m), and the gates of the current storage holding transistors Tr ² _m3 and Tr ² _m4 are connected to the third scanning line Gb _(m) . Electrically connected to the scanning line Gc _(m) of
The gate selection period has t1 and t2.
In the gate selection period t1,
The first scanning line Ga _(m) is selected, and the pixel switch transistors Tr ¹ _m1 , Tr ¹ _m2 , Tr ¹ _m3 , Tr ¹ _m4 are turned on,
The third scanning line Gc _(m) is selected, the current storage holding transistors Tr ² _m3 and Tr ² _m4 are turned on, and the signal line S connected to the pixel switch transistors Tr ¹ _m3 and Tr ¹ _m4 ₃ , the video signal current is written to the pixel from S ₄ ,
The control signals a ₃ and a ₄ are signals that turn off the video signal input switches Sw ₃ and Sw ₄ , and no current is read into the current source circuits A ₃ and A ₄ ,
The second scanning line Gb _(m) is not selected, and the current storage holding transistors Tr ² _m1 and Tr ² _m2 are in an off state,
The control signals a ₁ and a ₂ sequentially turn on the video signal input switches Sw ₁ and Sw ₂ , and current is read into the current source circuits A ₁ and A ₂ ,
In the gate selection period t2,
The first scanning line Ga _(m) is selected, and the pixel switch transistors Tr ¹ _m1 , Tr ¹ _m2 , Tr ¹ _m3 , Tr ¹ _m4 are turned on,
The second scanning line Gb _(m) is selected, the current storage holding transistors Tr ² _m1 and Tr ² _m2 are turned on, and the signal line S connected to the pixel switch transistors Tr ¹ _m1 and Tr ¹ _m2 ₁ , the video signal current is written to the pixel from S ₂ ,
The control signals a ₁ and a ₂ are signals that turn off the video signal input switches Sw ₁ and Sw ₂ , and no current is read into the current source circuits A ₁ and A ₂ .
The third scanning line Gc _(m) is not selected, and the current storage holding transistors Tr ² _m3 and Tr ² _m4 are in an off state,
The control signals a ₃ and a ₄ are sequentially turned on to turn on the video signal input switches Sw ₃ and Sw ₄ , and current is read into the current source circuits A ₃ and A ₄ .
The reading operation of the video signal current into the current source circuit is as follows:
The first transistor and the second transistor are turned on, a current is passed through the third transistor through the first transistor, and charge is accumulated in the capacitor element.
The first transistor and the second transistor are turned off, and the current value of the video signal current is stored as a charge accumulated in the capacitor element.
The write operation of the video signal current from the current source circuit is as follows:
The light emitting device is characterized in that the fourth transistor is turned on, and the video signal current stored by the reading operation is written from the third transistor to the signal line through the fourth transistor.

In claim 1 ,
Each pixel of the pixel portion includes the signal line, the first scanning line, the second scanning line, the third scanning line, the power supply line, the pixel switch transistor, the current storage holding transistor, and the fifth transistor. A self-luminous element driving transistor, a second capacitor element, and a self-luminous element,
A gate of the pixel switch transistor is electrically connected to the first scanning line, one of a source and a drain is electrically connected to the signal line, and the other of the source and the drain is a source of the current storage holding transistor and Electrically connected to one of the drain, one of the source and drain of the fifth transistor, and one of the source and drain of the transistor for driving the light-emitting element;
The gate of the current storage holding transistor is electrically connected to the second scanning line or the third scanning line , and the other of the source and the drain is one of the gate of the fifth transistor and the second capacitor element. Electrically connected to the electrodes,
The other of the source and the drain of the fifth transistor is electrically connected to the power supply line and the other electrode of the second capacitor;
The gate of the transistor for driving the self-light-emitting element is electrically connected to the first scanning line , and the other of the source and the drain is electrically connected to one electrode of the self-light-emitting element. Light emitting device.

3. The light emitting device according to claim 2 , wherein the self light emitting element is an OLED.

In any one of claims 1 to 3, wherein the current source circuit emitting apparatus characterized by being formed on the same substrate as the pixel.

The light emitting device according to any one of claims 1 to 4 includes a video camera, a digital camera, a goggle type display, a navigation system, a sound reproducing device, a notebook personal computer, a game machine, a portable information terminal, and a recording medium. A light emitting device characterized in that the light emitting device is any one of the provided image reproducing devices.
0000