JP4571727B2 - LCD panel - Google Patents
LCD panel Download PDFInfo
- Publication number
- JP4571727B2 JP4571727B2 JP2000075970A JP2000075970A JP4571727B2 JP 4571727 B2 JP4571727 B2 JP 4571727B2 JP 2000075970 A JP2000075970 A JP 2000075970A JP 2000075970 A JP2000075970 A JP 2000075970A JP 4571727 B2 JP4571727 B2 JP 4571727B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pixel
- liquid crystal
- region
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、垂直配向させた液晶(以下、垂直配向液晶という)の配向分割制御をMVA(Multi−domain Vertical Alignment)方式により行う液晶表示パネルに関する。
【0002】
【従来の技術】
MVA方式を用いた液晶表示パネルについて簡単に説明する。MVA方式の液晶表示パネルは、液晶に印加する電界を局所的に歪ませて液晶を配向規制する部材として、電極上に設けた突起、あるいは電極内で電極材が形成されていないスリット状の電極抜き領域のいずれかを有している。ここでは、配向規制部材として画素電極にスリット状の電極抜き領域が設けられている液晶表示パネルについて図7を参照して説明する。
【0003】
図7は、パネル表面に向かって見た従来の液晶表示パネルの薄膜トランジスタ基板の概略構成を示している。液晶表示パネルは、薄膜トランジスタ基板と対向基板及びこれらの基板間に挟持される垂直配向液晶とで構成される。
【0004】
図7において、薄膜トランジスタ基板には、図中横方向に延びるゲートバスライン1と縦方向に延びるデータバスライン2とで画定される画素領域毎に、薄膜トランジスタ3と透明電極材料(例えば、ITO;インジウム・ティン・オキサイド)からなる画素電極4が形成されている。
【0005】
画素電極4は、画素領域内に広く分布して形成されるが、スリット状の電極抜き領域(以下、スリットと略称する)5をゲートバスライン1及びデータバスライン2に対して斜め方向に並べて配置することにより、複数の分割電極領域a、b、c、d、eに分割されている。これら複数の分割電極領域a、b、c、d、eは、スリット5間に形成された細い接続電極6により相互間の導通状態が維持されるようになっている。コンタクトホール7は、薄膜トランジスタ3に直近の分割電極領域aに設けられている。
【0006】
薄膜トランジスタ3は、ゲートバスライン1とデータバスライン2との交差位置近傍に形成されている。薄膜トランジスタ3のゲート電極はゲートバスライン1に接続され、ドレイン電極はデータバスライン2に接続され、ソース電極はコンタクトホール7を介して分割電極領域aに接続されている。
【0007】
図示は省略したが、薄膜トランジスタ基板と所定の間隙で対向する対向基板には対向電極が形成されている。画素電極4及び対向電極上には不図示の垂直配向膜が形成され、2つの垂直配向膜間には負の誘電異方性を有する液晶が封止されている。対向基板上の対向電極と垂直配向膜との間には誘電体からなる複数の線状の突起が形成されている。線状突起は、画素電極4上のスリットパターンに合わせて周期的に形成されている。2枚の基板間で対向するスリット5と線状突起は基板面から見て半ピッチずつずれて配置されている。スリット5と線状突起は画素領域内の液晶を複数の配向方位に分割する配向制御に用いられる。
【0008】
2枚の基板の外面には偏光軸が直交する2枚の偏光板が設けられている。電圧印加時に基板表示面で傾斜する液晶分子の長軸の方位が、基板面から見て偏光板の偏光軸に対して概ね45°の角度になるように偏光板の取り付け方向が調整されている。
【0009】
負の誘電異方性を有するネマチック液晶をこの基板間に封止すると、液晶分子の長軸は垂直配向膜の膜面に対して垂直方向に配向する。このため、基板面上の液晶分子は基板面に垂直に配向し、線状突起の斜面上の液晶分子は基板面に対して傾斜して配向する。
【0010】
上記構造のMVA−LCDの両電極間に電圧を印加しない状態で、一方の基板面から光を入射させると、一方の偏光板を通過して液晶層に入射した直線偏光の光は、垂直配向している液晶分子の長軸の方向に沿って進む。液晶分子の長軸方向には複屈折が生じないため入射光は偏光方位を変えずに進み、一方の偏光板と直交する偏光軸を有する他方の偏光板で吸収されてしまう。これにより電圧無印加時において暗状態の表示が得られる。
【0011】
対向電極間に電圧が印加されると、線状突起で予め傾斜している液晶分子の配向方位と、スリット5近傍に生じる斜め電界により傾斜する液晶分子の配向方位に倣って基板面上の液晶分子の配向方位が規制されつつ液晶分子の長軸が基板面に平行に配向する。
【0012】
この状態の液晶層に入射した直線偏光の光に対して液晶分子は複屈折性を示し、入射光の偏光状態は液晶分子の傾きに応じて変化する。所定の最大電圧印加時において液晶層を通過する光は、その偏光方位が90°回転させられた直線偏光となるので、他方の偏光板を透過して明状態の表示が得られる。再び電圧無印加状態に戻すと配向規制力により暗状態の表示に戻すことができる。また、印加電圧を変化させて液晶分子の傾きを制御して他の偏光板からの透過光強度を変化させることにより階調表示が可能となる。
【0013】
各画素にTFTが形成されたアクティブマトリクス型のMVA方式TFT−LCDによれば画素内の液晶の配向方位を複数に分割できるので、TN型TFT−LCDと比較して極めて広い視野角と高いコントラストを実現することができる。また、ラビング処理が不要であるので、製造工程が容易になると共に製造歩留まりを向上させることができるようになる。
【0014】
【発明が解決しようとする課題】
ところで、近年、液晶表示パネルの需要は増加し、パソコンや携帯端末の表示デバイスとして広く用いられてきている。そのような中で市場からは、低価格で、かつ高精細、大画面化の要請が強まってきている。したがって高精細、大画面化の要請に応えるために、微細パターンが増加することになる。
【0015】
その結果、画素電極4のパターニング工程では、例えば図8に示すように、画素電極パターンの形成中にごみ混入などによるパターン不良が発生することがあり、歩留まり低下によるコスト高の原因となっている。
【0016】
図8は、図7と同様にパネル正面方向から見た薄膜トランジスタ基板の概略構成であって、横方向に並ぶ2つの画素領域を示している。各画素領域にはそれぞれ薄膜トランジスタ3a、3bと、スリット5が形成された画素電極4a、4bが形成されている。
【0017】
さて、図8において、薄膜トランジスタ3b上層の斜線領域Gは、画素電極4のパターニングの際、薄膜トランジスタ3b上層において画素電極4aの分割電極領域bと画素電極4bの分割電極領域aとがITOで接続されてしまっている領域を示している。
【0018】
この場合、2つの画素電極4a、4bは導通しているので互いに異なるデータが書き込まれると表示不良になる。このような隣接画素電極同士が短絡してしまう欠陥は連結不良と呼ぶが、従来はこの連結不良を修復して画素を救済することができず製造歩留まりの低下を引き起こしている。
【0019】
本発明の目的は、連結不良を生じている画素を救済して、製造歩留まりを向上させることができる液晶表示パネルを提供することにある。
【0020】
【課題を解決するための手段】
上記目的は、画素領域毎に形成されて所定のバスラインに接続される薄膜トランジスタと、前記画素領域に設けられ、スリット状の電極抜き領域により少なくとも3つ以上の分割電極領域に分割された画素電極と、隣り合う前記分割電極領域間を電気的に接続する接続電極と、前記薄膜トランジスタと前記画素電極とを電気的に接続する接続部とを有する薄膜トランジスタ基板を備え、前記薄膜トランジスタ基板に対向配置された対向基板との間に液晶を封止した液晶表示パネルにおいて、前記接続部は、少なくとも2つ以上の前記分割電極領域と前記接続電極を介して接続可能な分割電極領域に設けられていることを特徴とする液晶表示パネルによって達成される。
【0021】
本発明によれば、隣接画素との連結不良が生じても、複数の分割電極領域のうち、連結不良に関連する分割電極領域周囲の接続電極をレーザ光の照射等により非導通として、残りの大部分の分割電極領域を救済することができるようになる。
【0022】
また、上記本発明の液晶表示パネルにおいて、前記接続部は、前記バスライン又は前記薄膜トランジスタに直近の前記分割電極領域に設けられることを特徴とする。少なくとも2つ以上の前記分割電極領域と前記接続電極を介して接続可能な分割電極領域が複数ある場合には、バスライン又は薄膜トランジスタに最も近い位置にある当該分割電極領域に接続部を設けるようにすれば、配線パターンを短くでき、開口率を低下させずに済むようになる。
【0023】
また、上記本発明の液晶表示パネルにおいて、前記接続電極は、前記分割電極領域と同一の電極材料で形成されていることを特徴とする。本発明によれば、接続電極を分割電極領域のパターニング時に同時に形成することができ、製造工程を増加させないようにすることができる。
【0024】
さらに、上記本発明の液晶表示パネルにおいて、前記電極抜き領域は、前記液晶に印加される電界に歪みを生じさせて前記液晶の配向を制御する配向規制部材であることを特徴とする。本発明によれば、不良となった分割電極領域を切り離した残りの分割電極領域で垂直配向液晶の配向分割が行えるので、他の正常な画素電極と同様に広視野の表示動作が行えるようになる。
【0025】
さらに上記本発明の液晶表示パネルにおいて、前記電極抜き領域は、バスラインに対して斜め形成されている、あるいはバスラインに並列に形成されていることを特徴とする。本発明によれば、両基板外面に貼り付ける偏光板の偏光軸の調整や視野角特性の調整などにおける設計の自由度を高めることができるようになる。
【0026】
【発明の実施の形態】
本発明の第1の実施の形態による液晶表示パネルを図1を用いて説明する。なお、以下の説明において、図7及び図8を用いて説明した構成要素と同一の作用機能を有する構成要素には同一の符号を付してその説明は省略する。図1は、パネル面に向かって見た液晶表示パネルの概略構成を示しており、横方向に並ぶ2つの画素領域を示している。各画素領域にはそれぞれ薄膜トランジスタ3a、3bと、スリット5が形成された画素電極4a、4bが形成されている。
【0027】
本実施の形態における2つの画素電極4a、4bに形成されるスリット5a、5b、5cの形成方向は、ゲートバスライン1及びデータバスライン2に対して斜めになっている。この形成方向は、図7及び図8を用いて説明した従来の薄膜トランジスタ基板に形成されたスリット5の形成方向とはデータバスラインの延びる方向に関して逆向きになっている。図1では、4つの分割電極領域a、b、c、dを示している。
【0028】
薄膜トランジスタ3a、3bのソース電極と画素電極4a、4bとを電気的に接続する接続部を構成するコンタクトホール7a、7bは、各画素電極4a、4bの分割電極領域bに設けられている。なお、斜線領域A内にある画素電極4bの分割電極領域bに設けられているコンタクトホール7bは表示を省略している。このように本実施の形態での接続部は、2つの分割電極領域a、cと接続電極6a、6bを介して接続する分割電極領域bに設けられている。
【0029】
接続部を構成するコンタクトホール7a、7bが設けられる領域として分割電極領域bを選択するのは、第1に、分割電極領域bが薄膜トランジスタ3a、3b及びデータバスライン2に直近に配置されているからである。分割電極領域bを選択することにより、データバスライン近傍に薄膜トランジスタ3を形成でき、さらに、薄膜トランジスタ3のソース電極からコンタクトホール7までの距離を短くすることができる。第2に、隣接画素との連結不良が生じても、複数の分割電極領域a、b、c、dのうち、例えば図1に示すように、連結不良に関与する画素領域4aの分割電極領域aの周囲の接続電極6aをレーザ光の照射等により非導通にすれば、画素領域4aの残りの大部分の分割電極領域b、c、dを救済することができるからである。
【0030】
さて、図1において、薄膜トランジスタ3b上層の斜線領域Aは、薄膜トランジスタ3bの近傍において画素電極4aの分割電極領域aと画素電極4bの分割電極領域bとが電気的に接続された画素電極パターン不良による連結不良の生じた領域を示している。
【0031】
この場合、本実施の形態では、画素電極4a側の分割電極領域aを画定するスリット5a上の接続電極6aにレーザ光等を照射して切断し、分割電極領域a、b間を非導通とし、分割電極領域aを薄膜トランジスタ3aから電気的に分離することにより、画素電極4a、4b間の電気的接続を遮断することができる。薄膜トランジスタ3a、3bは、相互に影響されることなく独立に動作できるようになる。
【0032】
このとき、画素電極4aでは、分割電極領域b、c、dが薄膜トランジスタ3aに接続される状態となる。また、画素電極4bでは、画素電極4a側の分割電極領域aが新たに画素トランジスタ3bに接続される状態となる。
【0033】
画素電極4aにおいては、相互に導通状態にある分割電極領域b、c間のスリット5bと図示しない対向電極との間に生じる斜め電界により、垂直配向液晶を所定方向に配向規制して配向分割が行われる。同様に、分割電極領域c、d間のスリット5cと図示しない対向電極との間に生じる斜め電界により、垂直配向液晶を所定方向に配向規制して配向分割が行われる。つまり、画素電極4aでは、相互に導通状態にある分割電極領域b、c、dにより、他の正常な画素の画素電極とほぼ同様の広視野角の表示動作を行うことができるようになる。
【0034】
また、画素電極4bでは、新たに加わった画素電極4a側の分割電極領域aを除いたそれぞれの分割電極領域a、b、c、d間のスリット5において同様の配向分割が行われる。
【0035】
このように、図1の斜線領域Aで示す画素電極パターン不良に対し画素電極4a側の分割電極領域aを切り離して連結不良を修復し、残りの分割電極領域b、c、dを救済して画素電極4a、4bを同時に救済できるようになるので、歩留まりを向上させることが可能となる。
【0036】
次に、本発明の第2の実施の形態による液晶表示パネルを図2を用いて説明する。図2は、パネル面に向かって見た液晶表示パネルの概略構成を示しており、横方向に並ぶ2つの画素領域を示している。各画素領域にはそれぞれ薄膜トランジスタ3a、3bと、スリット5が形成された画素電極4a、4bが形成されている。
【0037】
本実施の形態における2つの画素電極4a、4bに形成されるスリット5a、5bは、データバスライン2に並列に形成されている。図2では、図中横方向に並ぶ3つの分割電極領域a、b、cを示している。
【0038】
薄膜トランジスタ3a、3bのソース電極と画素電極4a、4bとを電気的に接続する接続部を構成するコンタクトホール7a、7bは、各画素電極4a、4bの分割電極領域bに設けられている。このように本実施の形態での接続部は、2つの分割電極領域a、cと接続電極6a、6bを介して接続する分割電極領域bに設けられている。
【0039】
接続部を構成するコンタクトホール7a、7bが設けられる領域として分割電極領域bを選択するのは、隣接画素との連結不良が生じても、複数の分割電極領域a、b、cのうち、例えば図2に示すように、連結不良に関与する画素領域4aの分割電極領域c周囲の接続電極6bをレーザ光の照射等により非導通にすれば、画素領域4aの残りの分割電極領域a、bを救済することができるからである。同様に、連結不良に関与する画素領域4bの分割電極領域a周囲の接続電極6aをレーザ光の照射等により非導通にすれば、画素領域4aの残りの分割電極領域b、cを救済することができるからである。
【0040】
さて、図2において、斜線領域Bは、画素電極4aの分割電極領域cと画素電極4bの分割電極領域aとが電気的に接続されて画素電極パターン不良の生じた領域を示している。この例において本実施の形態では2つの修復方法を採ることができる。
【0041】
第1の修復方法は、画素電極4aにおいて、分割電極領域cを画定するスリット5b上の接続電極6bにレーザ光を照射して切断し、分割電極領域b、c間を非導通とし、分割電極領域cを薄膜トランジスタ3aから電気的に分離する。こうすることにより、画素電極4a、4b間の電気的接続を遮断することができる。
【0042】
第2の修復方法は、画素電極4bにおいて、分割電極領域aを画定するスリット5a上の接続電極6aにレーザ光を照射して切断し、分割電極領域a、b間を非導通とし、分割電極領域aを薄膜トランジスタ3bから電気的に分離する。こうすることにより、画素電極4a、4b間の電気的接続を遮断することができる。
【0043】
以上の何れの方法によっても画素電極4a、4b間の電気的接続を遮断できるので、薄膜トランジスタ3a、3bは、相互に影響されることなく独立に動作でき、両画素電極を共に救済できるようになる。
【0044】
第1の修復方法による場合には、画素電極4aにおいては、相互に導通状態にある分割電極領域a、b間のスリット5aと図示しない対向電極との間に生じる斜め電界により、垂直配向液晶を所定方向に配向規制して配向分割が行われる。
つまり、画素電極4aでは、相互に導通状態にある分割電極領域a、bにより、他の正常な画素の画素電極とほぼ同様の広視野角の表示動作を行うことができるようになる。また、画素電極4bでは、新たに加わった画素電極4a側の分割電極領域cを除いたそれぞれの分割電極領域a、b、c間のスリット5において同様の配向分割が行われる。
【0045】
また、第2の方法による場合には、画素電極4bにおいては、相互に導通状態にある分割電極領域b、c間のスリット5bと図示しない対向電極との間に生じる斜め電界により、垂直配向液晶を所定方向に配向規制して配向分割が行われる。つまり、画素電極4bでは、相互に導通状態にある分割電極領域b、cにより、他の正常な画素の画素電極とほぼ同様の広視野角の表示動作を行うことができるようになる。また、画素電極4aでは、新たに加わった画素電極4b側の分割電極領域aを除いたそれぞれの分割電極領域a、b、c間のスリット5において同様の配向分割が行われる。
【0046】
このように、図2の斜線領域Bで示す画素電極パターン不良に対し画素電極4a側の分割電極領域cを切り離して連結不良を修復して残りの分割電極領域a、bを救済し、あるいは、画素電極4bの分割電極領域aを切り離して残りの分割電極領域b、cを救済することにより、画素電極4a、4bを同時に救済できるようになる。これにより、歩留まりを向上させることが可能となる。
【0047】
次に、本発明の第3の実施の形態による液晶表示パネルを図3を用いて説明する。図3は、パネル面に向かって見た液晶表示パネルの概略構成を示しており、横方向に並ぶ2つの画素領域を示している。各画素領域にはそれぞれ薄膜トランジスタ3a、3bと、スリット5が形成された画素電極4a、4bが形成されている。
【0048】
本実施の形態における2つの画素電極4a、4bに形成されるスリット5a、5b、5c、5d、5eは、ゲートバスライン1に並列に形成されている。図3では、図中縦方向に並ぶ6つの分割電極領域a、b、c、d、e、fを示している。
【0049】
薄膜トランジスタ3a、3bのソース電極と画素電極4a、4bとを電気的に接続する接続部を構成するコンタクトホール7a、7bは、各画素電極4a、4bの分割電極領域cに設けられている。このように本実施の形態での接続部は、2つの分割電極領域b、dと接続電極6b、6cを介して接続する分割電極領域cに設けられている。
【0050】
接続部を構成するコンタクトホール7a、7bが設けられる領域として分割電極領域cを選択するのは、隣接画素との連結不良が生じても、複数の分割電極領域a、b、c、d、e、fのうち、例えば図3に示すように、連結不良に関与する画素領域4aの分割電極領域a周囲の接続電極6aをレーザ光の照射等により非導通にすれば、画素領域4aの残りの分割電極領域b〜fを救済することができるからである。同様に、連結不良に関与する画素領域4bの分割電極領域a周囲の接続電極6aをレーザ光の照射等により非導通にすれば、画素領域4aの残りの分割電極領域b〜fを救済することができる。さらに本実施の形態では、仮に分割電極領域bに連結不良が生じても、残りの分割領域c〜fを救済することができる。
【0051】
さて、図3において、斜線領域Cは、画素電極4a、4bの分割電極領域a同士が電気的に接続されている画素電極パターン不良が生じた領域を示している。
この例において本実施の形態では2つの修復方法を採ることができる。
【0052】
第1の修復方法は、画素電極4aにおいて、分割電極領域aを画定するスリット5a上の接続電極6aにレーザ光を照射して切断し、分割電極領域a、b間を非導通とし、分割電極領域aを薄膜トランジスタ3aから電気的に分離する。こうすることにより、画素電極4a、4b間の電気的接続を遮断することができる。
【0053】
第2の修復方法は、画素電極4bにおいて、分割電極領域aを画定するスリット5a上の接続電極6aにレーザ光を照射して切断し、分割電極領域a、b間を非導通とし、分割電極領域aを薄膜トランジスタ3bから電気的に分離する。こうすることにより、画素電極4a、4b間の電気的接続を遮断することができる。
【0054】
以上の何れの方法によっても画素電極4a、4b間の電気的接続を遮断できるので、薄膜トランジスタ3a、3bは、相互に影響されることなく独立に動作でき、両画素電極4a、4bを共に救済できるようになる。本実施の形態も第2の実施の形態と同様に、救済された分割電極領域を用いて他の正常な画素の画素電極とほぼ同様の広視野角の表示動作を行うことができるようになる。
【0055】
このように、図3の斜線領域Cで示す画素電極パターン不良に対し画素電極4aまたは画素電極4bにおいて分割電極領域aを切り離して残りの分割電極領域b〜fを救済することにより、画素電極4a、4bを同時に救済できるようになる。これにより、歩留まりを向上させることが可能となる。
【0056】
次に、本発明の第4の実施の形態による液晶表示パネルを図4を用いて説明する。図4は、パネル面に向かって見た液晶表示パネルの概略構成を示しており、横方向に並ぶ2つの画素領域を示している。各画素領域にはそれぞれ薄膜トランジスタ3a、3bと、スリット5が形成された画素電極4a、4bが形成されている。
【0057】
本実施の形態における2つの画素電極4a、4bに形成されるスリット5a、5b、5cは、ゲートバスライン1及びデータバスライン2に対して斜めに形成されている。この形成方向は、図7及び図8を用いて説明した従来の薄膜トランジスタ基板に形成されたスリット5の形成方向と同じである。なお、斜線領域D中に表れる画素電極4bの分割電極領域aは表示を省略している。
【0058】
本実施の形態による薄膜トランジスタ3a、3bは、図中右隣りのデータバスライン2近傍に形成されている。薄膜トランジスタ3a、3bのソース電極と画素電極4a、4bとを電気的に接続する接続部を構成するコンタクトホール7a、7bは、各画素電極4a、4bの分割電極領域cに設けられている。このように本実施の形態での接続部は、2つの分割電極領域b、dと接続電極6b、6cを介して接続する分割電極領域cに設けられている。薄膜トランジスタ3a、3bを図中右隣りデータバスライン2近傍に形成することにより、それぞれの分割電極領域c内のコンタクトホール7a、7bと接続する薄膜トランジスタ3a、3bのソース電極の長さを最短にしている。
【0059】
接続部を構成するコンタクトホール7a、7bが設けられる領域として分割電極領域cを選択するのは、隣接画素との連結不良が生じても、複数の分割電極領域a、b、c、dのうち、例えば図4に示すように、連結不良に関与する画素領域4a、4bの分割電極領域bの周囲の接続電極6bをレーザ光の照射等により非導通にすれば、画素領域4a、4bの残りの分割電極領域c、dを救済することができるからである。
【0060】
さて、図4において、斜線領域Dは、ゲートバスライン1とデータバスライン2が交差する付近において、画素電極4aの分割電極領域aと画素電極4bの分割電極領域a、bとが電気的に接続されている比較的広範囲の画素電極パターン不良が生じた領域を示している。
【0061】
この場合、本実施の形態では、画素電極4b側の分割電極領域b、c間のスリット5b上の接続電極6bをレーザ光等を照射して切断し、分割電極領域b、c間を非導通とし、分割電極領域a、bを薄膜トランジスタ3bから電気的に分離することにより、画素電極4a、4b間の電気的接続を遮断することができる。
薄膜トランジスタ3a、3bは、相互に影響されることなく独立に動作できるようになる。
【0062】
このとき、画素電極4bでは、画素分割電極領域c、dが薄膜トランジスタ3bに接続される状態となる。また、画素電極4aでは、斜線領域D下方の画素電極4b側の分割電極領域aが新たに画素トランジスタ3aに接続される状態となる。このような状態において、画素電極4a側では所望の配向分割制御が行われ、同様に、画素電極4b側では分割電極領域c、dにおいて正常な分割配向制御が行われる。
【0063】
このように、図4の斜線領域Dで示す画素電極パターン不良に対し画素電極4b側の分割電極領域a、bを切り離して連結不良を修復し、残りの分割電極領域c、dを救済することにより、画素電極4a、4bを同時に救済できるようになるので、歩留まりを向上させることが可能となる。
【0064】
次に、本発明の第5の実施の形態による液晶表示パネルを図5を用いて説明する。図5は、パネル面に向かって見た液晶表示パネルの概略構成を示しており、横方向に並ぶ2つの画素領域を示している。各画素領域にはそれぞれ薄膜トランジスタ3a、3bと、スリット5が形成された画素電極4a、4bが形成されている。
【0065】
本実施の形態における2つの画素電極4a、4bに形成されるスリット5a、5b、5c、5dは、第4の実施の形態と同様にゲートバスライン1及びデータバスライン2に対して斜めに形成されている。但し、スリットの形成パターンが図4に示すパターンと異なっている。
【0066】
本実施の形態による薄膜トランジスタ3a、3bは、図中右隣りのデータバスライン2近傍に形成されている。薄膜トランジスタ3a、3bのソース電極と画素電極4a、4bとを電気的に接続する接続部を構成するコンタクトホール7a、7bは、各画素電極4a、4bの分割電極領域bに設けられている。このように本実施の形態での接続部は、2つの分割電極領域a、cと接続電極6a、6bを介して接続する分割電極領域bに設けられている。薄膜トランジスタ3a、3bを図中右隣りデータバスライン2近傍に形成することにより、それぞれの分割電極領域b内のコンタクトホール7a、7bと接続する薄膜トランジスタ3a、3bのソース電極の長さを最短にしている。
【0067】
接続部を構成するコンタクトホール7a、7bが設けられる領域として分割電極領域bを選択する理由は、第4の実施の形態と同様である。すなわち、隣接画素との連結不良が生じても、ソース電極と接続するコンタクトホール7a、7bを分割電極領域bに設けておけば、複数の分割電極領域a、b、c、dのうち、例えば図5に示すように、連結不良に関与する画素領域4bの分割電極領域aの周囲の接続電極6aをレーザ光の照射等により非導通にすれば、画素領域4aの全てと画素領域4bの残りの大部分の分割電極領域b、c、dを救済することができる。
【0068】
さて、図5において斜線領域Eは、ゲートバスライン1とデータバスライン2が交差する付近において、画素電極4aの分割電極領域bと画素電極4bの分割電極領域aとが電気的に接続されている画素電極パターン不良が生じた領域を示している。
本実施の形態では、画素電極4b側の分割電極領域a、b間のスリット5a上の接続電極6aをレーザ光等を照射して切断し、分割電極領域a、b間を非導通とし、分割電極領域aを薄膜トランジスタ3bから電気的に分離することにより、画素電極4a、4b間の電気的接続を遮断することができる。薄膜トランジスタ3a、3bは、相互に影響されることなく独立に動作できるようになる。
【0069】
このとき、画素電極4bでは、画素分割電極領域b、c、dが薄膜トランジスタ3bに接続される状態となる。また、画素電極4aでは、画素電極4b側の分割電極領域aが新たに画素トランジスタ3aに接続される状態となる。このような状態において、画素電極4a側では所望の配向分割制御が行われ、同様に、画素電極4b側では分割電極領域b、c、dにおいて正常な分割配向制御が行われる。
【0070】
このように、図5の斜線領域Eで示す画素電極パターン不良に対し画素電極4b側の分割電極領域aを切り離して連結不良を修復し、残りの分割電極領域b、c、dを救済することにより、画素電極4a、4bを同時に救済できるようになるので、歩留まりを向上させることが可能となる。
【0071】
次に、本発明の第6の実施の形態による液晶表示パネルを図6を用いて説明する。図6は、パネル面に向かって見た液晶表示パネルの概略構成を示しており、横方向に並ぶ2つの画素領域を示している。各画素領域にはそれぞれ薄膜トランジスタ3a、3bと、スリット5が形成された画素電極4a、4bが形成されている。
【0072】
本実施の形態における2つの画素電極4a、4bに形成されるスリット5a、5b、5cのパターン形状は、第4の実施の形態と同じである。本実施の形態による薄膜トランジスタ3a、3bは、図中右隣りデータバスライン2近傍に形成されている。薄膜トランジスタ3a、3bのソース電極と画素電極4a、4bとを電気的に接続する接続部を構成するコンタクトホール7a、7bは、各画素電極4a、4bの分割電極領域bに設けられている。このように本実施の形態での接続部は、2つの分割電極領域a、cと接続電極6a、6bを介して接続する分割電極領域bに設けられている。薄膜トランジスタ3a、3bを図中右隣りのデータバスライン2近傍に形成することにより、それぞれの分割電極領域b内のコンタクトホール7a、7bと接続する薄膜トランジスタ3a、3bのソース電極の長さを最短にしている。
【0073】
接続部を構成するコンタクトホール7a、7bが設けられる領域として分割電極領域bを選択する理由は、第4の実施の形態と同様である。この場合、隣接画素との連結不良が生じても、複数の分割電極領域a、b、c、dのうち、例えば図6に示すように、連結不良に関与する画素領域4bの分割電極領域aの周囲の接続電極6aをレーザ光の照射等により非導通にすれば、画素領域4aの全てと画素領域4bの残りの大部分の分割電極領域b、c、dを救済することができる。
【0074】
さて、図6において斜線領域Fは、ゲートバスライン1とデータバスライン2が交差する付近において、画素電極4aの分割電極領域bと画素電極4bの分割電極領域aとが電気的に接続されている画素電極パターン不良が生じた領域を示している。
本実施の形態では、画素電極4b側の分割電極領域aを画定するスリット5a上の接続電極6aをレーザ光等を照射して切断し、分割電極領域a、b間を非導通とし、分割電極領域aを薄膜トランジスタ3bから電気的に分離することにより、画素電極4a、4b間の電気接続を遮断するようにしている。薄膜トランジスタ3a、3bは、相互に影響されることなく独立に動作できるようになる。
【0075】
このとき、画素電極4bでは、画素分割電極領域b、c、dが薄膜トランジスタ3bに接続される状態となる。また、画素電極4aでは、画素電極4b側の分割電極領域aが新たに画素トランジスタ3aに接続される状態となる。このような状態において、画素電極4a側では所望の配向分割制御が行われ、同様に、画素電極4b側では分割電極領域b、c、dにおいて正常な分割配向制御が行われる。
【0076】
このように、図6の斜線領域Fで示す画素電極パターン不良に対し画素電極4b側の分割電極領域aを切り離して連結不良を修復し、残りの分割電極領域b、c、dを救済することにより、画素電極4a、4bを同時に救済できるようになるので、歩留まりを向上させることが可能となる。
【0077】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば上記実施の形態によるスリット5上の接続電極6は、画素電極4がフォトリソグラフィ工程を用いたパターニングで形成される際、画素電極4と同一工程で同一材料により形成される。本発明はこれに限らず、画素電極4の形成工程とは別の工程を用いて別の材料により接続電極6を形成してももちろんよい。
【0078】
【発明の効果】
以上の通り、本発明によれば、連結不良を生じている画素を救済して、製造歩留まりを向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1実施の形態による液晶表示パネルの概略構成を示す図である。
【図2】本発明の第2実施の形態による液晶表示パネルの概略構成を示す図である。
【図3】本発明の第3実施の形態による液晶表示パネルの概略構成を示す図である。
【図4】本発明の第4実施の形態による液晶表示パネルの概略構成を示す図である。
【図5】本発明の第5実施の形態による液晶表示パネルの概略構成を示す図である。
【図6】本発明の第6実施の形態による液晶表示パネルの概略構成を示す図である。
【図7】従来の液晶表示パネルの概略構成を示す図である。
【図8】従来の液晶表示パネルにおいて画素電極にパターン不良が発生した状態を示す図である。
【符号の説明】
1 ゲートバスライン
2 データバスライン
3a、3b 薄膜トランジスタ
4a、4b 画素電極
5a、5b、5c、5d、5e スリット
6a、6b、6c、6d、6e 接続電極
7a、7b コンタクトホール
a、b、c、d、e、f 分割電極領域
A、B、C、D、E、F、G 斜線領域[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display panel that performs alignment division control of vertically aligned liquid crystal (hereinafter referred to as vertical alignment liquid crystal) by an MVA (Multi-domain Vertical Alignment) method.
[0002]
[Prior art]
A liquid crystal display panel using the MVA method will be briefly described. The MVA type liquid crystal display panel has a slit-like electrode on which an electrode material is not formed in a projection provided on an electrode as a member for locally distorting an electric field applied to the liquid crystal to regulate alignment of the liquid crystal. It has one of the blank areas. Here, a liquid crystal display panel in which a slit electrode extraction region is provided in a pixel electrode as an alignment regulating member will be described with reference to FIG.
[0003]
FIG. 7 shows a schematic configuration of a thin film transistor substrate of a conventional liquid crystal display panel as viewed toward the panel surface. The liquid crystal display panel includes a thin film transistor substrate, a counter substrate, and vertically aligned liquid crystal sandwiched between these substrates.
[0004]
In FIG. 7, the thin film transistor substrate includes a
[0005]
The
[0006]
The
[0007]
Although not shown, a counter electrode is formed on the counter substrate that faces the thin film transistor substrate with a predetermined gap. A vertical alignment film (not shown) is formed on the
[0008]
Two polarizing plates whose polarization axes are orthogonal to each other are provided on the outer surfaces of the two substrates. The mounting direction of the polarizing plate is adjusted so that the orientation of the major axis of the liquid crystal molecules tilted on the substrate display surface when a voltage is applied is approximately 45 ° with respect to the polarizing axis of the polarizing plate when viewed from the substrate surface. .
[0009]
When nematic liquid crystal having negative dielectric anisotropy is sealed between the substrates, the major axis of the liquid crystal molecules is aligned in the direction perpendicular to the film surface of the vertical alignment film. For this reason, the liquid crystal molecules on the substrate surface are aligned perpendicular to the substrate surface, and the liquid crystal molecules on the inclined surfaces of the linear protrusions are inclined with respect to the substrate surface.
[0010]
When light is incident from one substrate surface without applying a voltage between both electrodes of the MVA-LCD having the above structure, linearly polarized light that has passed through one polarizing plate and is incident on the liquid crystal layer is vertically aligned. It proceeds along the long axis direction of the liquid crystal molecules. Since birefringence does not occur in the major axis direction of the liquid crystal molecules, incident light travels without changing the polarization direction, and is absorbed by the other polarizing plate having a polarization axis perpendicular to one polarizing plate. This provides a dark display when no voltage is applied.
[0011]
When a voltage is applied between the counter electrodes, the liquid crystal molecules on the substrate surface follow the orientation direction of the liquid crystal molecules tilted in advance by the linear protrusions and the orientation direction of the liquid crystal molecules tilted by the oblique electric field generated in the vicinity of the
[0012]
Liquid crystal molecules exhibit birefringence with respect to linearly polarized light incident on the liquid crystal layer in this state, and the polarization state of incident light changes according to the tilt of the liquid crystal molecules. The light passing through the liquid crystal layer when a predetermined maximum voltage is applied becomes linearly polarized light whose polarization direction is rotated by 90 °, and therefore the light is transmitted through the other polarizing plate to obtain a bright display. When the voltage is not applied again, the display can be returned to the dark state by the orientation regulating force. Further, gradation display can be performed by changing the applied light to control the inclination of the liquid crystal molecules to change the transmitted light intensity from the other polarizing plate.
[0013]
According to the active matrix type MVA type TFT-LCD in which a TFT is formed in each pixel, the orientation direction of the liquid crystal in the pixel can be divided into a plurality of parts. Therefore, an extremely wide viewing angle and a high contrast compared to the TN type TFT-LCD. Can be realized. Further, since the rubbing process is unnecessary, the manufacturing process is facilitated and the manufacturing yield can be improved.
[0014]
[Problems to be solved by the invention]
Incidentally, in recent years, the demand for liquid crystal display panels has increased and has been widely used as display devices for personal computers and portable terminals. Under such circumstances, there is an increasing demand for a low price, high definition and large screen from the market. Therefore, in order to meet the demand for high definition and large screen, the number of fine patterns increases.
[0015]
As a result, in the patterning process of the
[0016]
FIG. 8 shows a schematic configuration of the thin film transistor substrate viewed from the front of the panel, as in FIG. 7, and shows two pixel regions arranged in the horizontal direction. In each pixel region,
[0017]
In FIG. 8, the shaded region G on the upper layer of the
[0018]
In this case, since the two
[0019]
An object of the present invention is to provide a liquid crystal display panel that can relieve a pixel having a poor connection and improve a manufacturing yield.
[0020]
[Means for Solving the Problems]
The object is to provide a thin film transistor formed for each pixel region and connected to a predetermined bus line, and a pixel electrode provided in the pixel region and divided into at least three or more divided electrode regions by a slit-like electrode extraction region. A thin film transistor substrate having a connection electrode for electrically connecting adjacent divided electrode regions, and a connection portion for electrically connecting the thin film transistor and the pixel electrode, and disposed opposite to the thin film transistor substrate. In the liquid crystal display panel in which the liquid crystal is sealed between the counter substrate, the connection portion is provided in at least two or more of the divided electrode regions and the divided electrode region connectable via the connecting electrodes. This is achieved by the featured liquid crystal display panel.
[0021]
According to the present invention, even if a connection failure with an adjacent pixel occurs, among the plurality of divided electrode regions, the connection electrodes around the divided electrode region related to the connection failure are made non-conductive by irradiation with laser light, etc. Most of the divided electrode regions can be relieved.
[0022]
In the liquid crystal display panel of the present invention, the connection portion is provided in the divided electrode region closest to the bus line or the thin film transistor. When there are a plurality of divided electrode regions that can be connected to at least two or more of the divided electrode regions via the connection electrodes, a connection portion is provided in the divided electrode region closest to the bus line or the thin film transistor. By doing so, the wiring pattern can be shortened, and the aperture ratio does not need to be reduced.
[0023]
In the liquid crystal display panel of the present invention, the connection electrode is formed of the same electrode material as that of the divided electrode region. According to the present invention, the connection electrode can be formed at the same time as the patterning of the divided electrode region, and the manufacturing process can be prevented from increasing.
[0024]
Furthermore, in the liquid crystal display panel of the present invention, the electrode extraction region is an alignment regulating member that controls the alignment of the liquid crystal by causing distortion in the electric field applied to the liquid crystal. According to the present invention, since the alignment of the vertically aligned liquid crystal can be performed in the remaining divided electrode region obtained by separating the defective divided electrode region, a wide-field display operation can be performed in the same manner as other normal pixel electrodes. Become.
[0025]
Furthermore, in the liquid crystal display panel of the present invention, the electrode extraction region is formed obliquely with respect to the bus line, or formed in parallel with the bus line. ADVANTAGE OF THE INVENTION According to this invention, the freedom degree of design in adjustment of the polarizing axis of a polarizing plate affixed on both board | substrate outer surfaces, adjustment of a viewing angle characteristic, etc. can be raised now.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
A liquid crystal display panel according to a first embodiment of the present invention will be described with reference to FIG. In the following description, components having the same functions and functions as those described with reference to FIGS. 7 and 8 are denoted by the same reference numerals, and description thereof is omitted. FIG. 1 shows a schematic configuration of a liquid crystal display panel as viewed toward the panel surface, and shows two pixel regions arranged in the horizontal direction. In each pixel region,
[0027]
The formation direction of the
[0028]
Contact holes 7a and 7b that constitute connection portions that electrically connect the source electrodes of the
[0029]
The reason why the divided electrode region b is selected as the region where the
[0030]
In FIG. 1, the hatched area A in the upper layer of the
[0031]
In this case, in the present embodiment, the
[0032]
At this time, in the pixel electrode 4a, the divided electrode regions b, c, and d are connected to the thin film transistor 3a. In the
[0033]
In the pixel electrode 4a, the alignment is divided by regulating the alignment of the vertically aligned liquid crystal in a predetermined direction by an oblique electric field generated between the
[0034]
In the
[0035]
In this way, for the pixel electrode pattern defect indicated by the hatched area A in FIG. 1, the divided electrode area a on the pixel electrode 4a side is cut off to repair the connection defect, and the remaining divided electrode areas b, c, d are repaired. Since the
[0036]
Next, a liquid crystal display panel according to a second embodiment of the present invention will be described with reference to FIG. FIG. 2 shows a schematic configuration of the liquid crystal display panel as viewed toward the panel surface, and shows two pixel regions arranged in the horizontal direction. In each pixel region,
[0037]
The
[0038]
Contact holes 7a and 7b that constitute connection portions that electrically connect the source electrodes of the
[0039]
The segmented electrode region b is selected as the region where the
[0040]
In FIG. 2, a hatched region B indicates a region where a pixel electrode pattern defect is caused by electrically connecting the divided electrode region c of the pixel electrode 4a and the divided electrode region a of the
[0041]
In the first repair method, in the pixel electrode 4a, the
[0042]
In the second repair method, in the
[0043]
Since the electrical connection between the
[0044]
In the case of the first repair method, in the pixel electrode 4a, the vertically aligned liquid crystal is generated by an oblique electric field generated between the
That is, in the pixel electrode 4a, the display operation with a wide viewing angle almost the same as the pixel electrodes of other normal pixels can be performed by the divided electrode regions a and b which are in a conductive state. In the
[0045]
Further, in the case of the second method, in the
[0046]
In this way, the pixel electrode pattern defect indicated by the hatched region B in FIG. 2 is cut off from the divided electrode region c on the pixel electrode 4a side to repair the defective connection and repair the remaining divided electrode regions a and b, or By separating the divided electrode region a of the
[0047]
Next, a liquid crystal display panel according to a third embodiment of the present invention will be described with reference to FIG. FIG. 3 shows a schematic configuration of the liquid crystal display panel as viewed toward the panel surface, and shows two pixel regions arranged in the horizontal direction. In each pixel region,
[0048]
The
[0049]
Contact holes 7a and 7b constituting connection portions for electrically connecting the source electrodes of the
[0050]
The segmented electrode region c is selected as a region where the
[0051]
In FIG. 3, a hatched region C indicates a region where a pixel electrode pattern defect has occurred in which the divided electrode regions a of the
In this example, the present embodiment can employ two repair methods.
[0052]
In the first repair method, in the pixel electrode 4a, the
[0053]
In the second repair method, in the
[0054]
Since the electrical connection between the
[0055]
As described above, the pixel electrode 4a is repaired by cutting off the divided electrode region a in the pixel electrode 4a or the
[0056]
Next, a liquid crystal display panel according to a fourth embodiment of the present invention will be described with reference to FIG. FIG. 4 shows a schematic configuration of the liquid crystal display panel as viewed toward the panel surface, and shows two pixel regions arranged in the horizontal direction. In each pixel region,
[0057]
The
[0058]
The
[0059]
The segmented electrode region c is selected as a region where the
[0060]
In FIG. 4, the hatched region D is electrically connected to the divided electrode region a of the pixel electrode 4a and the divided electrode regions a and b of the
[0061]
In this case, in the present embodiment, the
The
[0062]
At this time, in the
[0063]
In this way, for the pixel electrode pattern defect indicated by the hatched area D in FIG. 4, the divided electrode areas a and b on the
[0064]
Next, a liquid crystal display panel according to a fifth embodiment of the present invention will be described with reference to FIG. FIG. 5 shows a schematic configuration of the liquid crystal display panel as viewed toward the panel surface, and shows two pixel regions arranged in the horizontal direction. In each pixel region,
[0065]
The
[0066]
The
[0067]
The reason why the divided electrode region b is selected as a region where the
[0068]
In FIG. 5, the hatched region E is electrically connected to the divided electrode region b of the pixel electrode 4a and the divided electrode region a of the
In the present embodiment, the
[0069]
At this time, in the
[0070]
In this way, for the pixel electrode pattern defect indicated by the hatched area E in FIG. 5, the divided electrode region a on the
[0071]
Next, a liquid crystal display panel according to a sixth embodiment of the present invention will be described with reference to FIG. FIG. 6 shows a schematic configuration of the liquid crystal display panel as viewed toward the panel surface, and shows two pixel regions arranged in the horizontal direction. In each pixel region,
[0072]
The pattern shapes of the
[0073]
The reason why the divided electrode region b is selected as a region where the
[0074]
In FIG. 6, the hatched region F is such that the divided electrode region b of the pixel electrode 4a and the divided electrode region a of the
In the present embodiment, the
[0075]
At this time, in the
[0076]
In this way, for the pixel electrode pattern defect indicated by the hatched area F in FIG. 6, the divided electrode area a on the
[0077]
The present invention is not limited to the above embodiment, and various modifications can be made.
For example, the
[0078]
【The invention's effect】
As described above, according to the present invention, it is possible to relieve a pixel in which a connection failure has occurred and improve the manufacturing yield.
[Brief description of the drawings]
FIG. 1 is a diagram showing a schematic configuration of a liquid crystal display panel according to a first embodiment of the present invention.
FIG. 2 is a diagram showing a schematic configuration of a liquid crystal display panel according to a second embodiment of the present invention.
FIG. 3 is a diagram showing a schematic configuration of a liquid crystal display panel according to a third embodiment of the present invention.
FIG. 4 is a diagram showing a schematic configuration of a liquid crystal display panel according to a fourth embodiment of the present invention.
FIG. 5 is a diagram showing a schematic configuration of a liquid crystal display panel according to a fifth embodiment of the present invention.
FIG. 6 is a diagram showing a schematic configuration of a liquid crystal display panel according to a sixth embodiment of the present invention.
FIG. 7 is a diagram showing a schematic configuration of a conventional liquid crystal display panel.
FIG. 8 is a diagram illustrating a state in which a pattern defect has occurred in a pixel electrode in a conventional liquid crystal display panel.
[Explanation of symbols]
1 Gate bus line
2 Data bus line
3a, 3b thin film transistor
4a, 4b Pixel electrode
5a, 5b, 5c, 5d, 5e Slit
6a, 6b, 6c, 6d, 6e Connection electrode
7a, 7b Contact hole
a, b, c, d, e, f Split electrode region
A, B, C, D, E, F, G
Claims (4)
前記接続部は、少なくとも両側に配置されて互いに隣り合わない2つ以上の前記分割電極領域と前記接続電極を介して接続可能な分割電極領域に設けられていること
を特徴とする液晶表示パネル。A thin film transistor formed for each pixel region and connected to a predetermined bus line is adjacent to a pixel electrode provided in the pixel region and divided into at least three or more divided electrode regions by a slit-shaped electrode extraction region. A thin film transistor substrate having a connection electrode that electrically connects the divided electrode regions; and a connection portion that electrically connects the thin film transistor and the pixel electrode; and a counter substrate disposed opposite to the thin film transistor substrate. In the liquid crystal display panel with the liquid crystal sealed between,
The liquid crystal display panel, wherein the connection portion is provided in at least two divided electrode regions that are arranged on both sides and are not adjacent to each other and can be connected via the connection electrodes.
前記接続部は、前記バスライン又は前記薄膜トランジスタに直近の前記分割電極領域に設けられること
を特徴とする液晶表示パネル。The liquid crystal panel according to claim 1,
The liquid crystal display panel, wherein the connection portion is provided in the divided electrode region closest to the bus line or the thin film transistor.
前記接続電極は、前記分割電極領域と同一の電極材料で形成されていること
を特徴とする液晶表示パネル。The liquid crystal display panel according to claim 1 or 2,
The liquid crystal display panel, wherein the connection electrode is formed of the same electrode material as the divided electrode region.
前記電極抜き領域は、前記液晶に印加される電界に歪みを生じさせて前記液晶の配向を制御する配向規制部材であること
を特徴とする液晶表示パネル。The liquid crystal display panel according to any one of claims 1 to 3,
The liquid crystal display panel, wherein the electrode extraction region is an alignment regulating member that controls the alignment of the liquid crystal by causing distortion in an electric field applied to the liquid crystal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000075970A JP4571727B2 (en) | 2000-03-17 | 2000-03-17 | LCD panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000075970A JP4571727B2 (en) | 2000-03-17 | 2000-03-17 | LCD panel |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010144129A Division JP5112475B2 (en) | 2010-06-24 | 2010-06-24 | LCD panel |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001264808A JP2001264808A (en) | 2001-09-26 |
JP4571727B2 true JP4571727B2 (en) | 2010-10-27 |
Family
ID=18593781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000075970A Expired - Fee Related JP4571727B2 (en) | 2000-03-17 | 2000-03-17 | LCD panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4571727B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9046713B2 (en) | 2012-01-26 | 2015-06-02 | Samsung Display Co., Ltd. | Liquid crystal display |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4248835B2 (en) | 2002-04-15 | 2009-04-02 | シャープ株式会社 | Substrate for liquid crystal display device and liquid crystal display device including the same |
CN100420996C (en) * | 2003-06-05 | 2008-09-24 | 友达光电股份有限公司 | Multi-vision vertical oriented liquid crystal display device |
CN1303645C (en) * | 2003-08-13 | 2007-03-07 | 友达光电股份有限公司 | Multi-area vertical allocated thin film transistor array base board mnaufacturing method |
CN100376944C (en) * | 2003-11-17 | 2008-03-26 | 鸿富锦精密工业(深圳)有限公司 | Multifield vertical orientation liquid crystal display device |
CN1301436C (en) * | 2004-08-02 | 2007-02-21 | 友达光电股份有限公司 | Multiple zone vertical arrangement type liquid crystal display and its pixel electrode forming method |
JP4550529B2 (en) * | 2004-09-02 | 2010-09-22 | 株式会社 日立ディスプレイズ | Liquid crystal display |
CN100373250C (en) * | 2005-05-12 | 2008-03-05 | 友达光电股份有限公司 | Multi-zone vertical alignment nematic type liquid crystal display panel and driving method thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11326927A (en) * | 1998-05-07 | 1999-11-26 | Nec Corp | Liquid crystal display device |
JP2001083517A (en) * | 1999-07-09 | 2001-03-30 | Fujitsu Ltd | Liquid crystal display device and its production |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4242963B2 (en) * | 1999-02-10 | 2009-03-25 | 三洋電機株式会社 | Color liquid crystal display device |
-
2000
- 2000-03-17 JP JP2000075970A patent/JP4571727B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11326927A (en) * | 1998-05-07 | 1999-11-26 | Nec Corp | Liquid crystal display device |
JP2001083517A (en) * | 1999-07-09 | 2001-03-30 | Fujitsu Ltd | Liquid crystal display device and its production |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9046713B2 (en) | 2012-01-26 | 2015-06-02 | Samsung Display Co., Ltd. | Liquid crystal display |
US9551906B2 (en) | 2012-01-26 | 2017-01-24 | Samsung Display Co., Ltd. | Liquid crystal display |
Also Published As
Publication number | Publication date |
---|---|
JP2001264808A (en) | 2001-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7898626B2 (en) | Display having structures to regulate orientation of liquid crystal molecules | |
US7460201B2 (en) | Liquid crystal display device having counter electrode with particular configuration | |
KR101006202B1 (en) | Pixel structure of horizontal field liquid crystal display | |
JP3234357B2 (en) | Liquid crystal display | |
US20090128727A1 (en) | Liquid crystal display device | |
US8120739B2 (en) | LCD device including an insulator film having a contact hole for exposing a pixel electrode | |
WO2011089774A1 (en) | Liquid crystal panel and liquid crystal display device | |
JPH0713164A (en) | Liquid crystal display device | |
KR100921137B1 (en) | Liquid crystal display | |
JP4658622B2 (en) | Substrate for liquid crystal display device and liquid crystal display device | |
JP4156342B2 (en) | Liquid crystal display | |
JPH11271810A (en) | Liquid crystal display panel and liquid crystal display | |
JP4571727B2 (en) | LCD panel | |
JP5112475B2 (en) | LCD panel | |
JP3631179B2 (en) | Liquid crystal display | |
JP2002244145A (en) | Liquid crystal display device of fringe field drive mode | |
JP3346354B2 (en) | LCD panel | |
JP2955161B2 (en) | Liquid crystal display | |
JP2003066453A (en) | Liquid crystal display | |
JP4658590B2 (en) | Liquid crystal display device | |
JPH0980415A (en) | Active matrix type liquid crystal display device and its manufacture | |
JPH1195235A (en) | Liquid crystal display device | |
JP3879902B2 (en) | Liquid crystal display | |
JP4433316B2 (en) | Liquid crystal display | |
WO2013122187A1 (en) | Liquid crystal display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091002 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100624 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100813 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4571727 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |