JP4564065B2 - マルチスレッド、マルチプロセシングのシステムオンチップ・ネットワーク・プロセッサ・ユニットのために拡張性があり、高機能で、大規模な相互接続スキーム - Google Patents
マルチスレッド、マルチプロセシングのシステムオンチップ・ネットワーク・プロセッサ・ユニットのために拡張性があり、高機能で、大規模な相互接続スキーム Download PDFInfo
- Publication number
- JP4564065B2 JP4564065B2 JP2007543156A JP2007543156A JP4564065B2 JP 4564065 B2 JP4564065 B2 JP 4564065B2 JP 2007543156 A JP2007543156 A JP 2007543156A JP 2007543156 A JP2007543156 A JP 2007543156A JP 4564065 B2 JP4564065 B2 JP 4564065B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- target
- targets
- cluster
- subgroup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Description
[0059] 図7bは、ネットワーク・プロセッサのアーキテクチャ100の一実施例であるプッシュIDバスのインフラストラクチャその他の詳細を示す。プッシュ・データ・バスに関して、それぞれの第1ステージ(サブグループ)アービタ700(例えば、SG0,SG1,SG2,SG3)は、サブグループの選択IDマルチプレクサ6021−4の動作を制御するために使用される。同様に、それぞれの第2ステージ(クラスタ)アービタ702(例えば、C0,C1,C2,C3)は、サブグループの選択IDマルチプレクサ610A−Dの動作を制御するために用いられる。
いくつかのネットリストの実施例は、行動レベルのネットリスト、レジスタ転送レベル(RTL)のネットリスト、ゲート・レベルのネットリスト、および、トランジスタ・レベルのネットリストを含む。機械読取り可能な媒体は、さらにGDS−IIファイルのようなレイアウト情報を有する媒体を含む。更に、ネットリスト・ファイルまたは半導体チップ設計用の他の機械読取り可能な媒体は、上述の教示方法を実現するためのシミュレーション環境で使用されてもよい。
Claims (28)
- 複数のクラスタ内に形成された複数のマスタと、
複数のターゲットであって、各ターゲットは、前記複数のマスタにアクセス可能である共有可能な資源を含み、前記ターゲットは、サブグループに結合され、1またはそれ以上の該サブグループは、前記ターゲットの少なくとも2つを含む、複数のターゲットと、
前記複数のクラスタと前記複数のターゲットとの間に接続された複数のバス・ラインのセットからなるクロスバ相互接続を形成する相互接続であって、前記バス・ラインのセットは、命令バス、ターゲットへ書込むためのプル・データ・バス、および、ターゲットの読取りのためのプッシュ・データ・バスに対応する、相互接続と、
所定のクラスタを所定のターゲットに選択的に接続し、命令およびデータが前記所定のクラスタと前記所定のターゲットとの間で受け渡しされることを可能にするマルチプレクサ回路と、
前記マルチプレクサ回路を制御するために結合されたマルチステージ調停ロジックであって、前記マルチステージ調停ロジックは、所定のサブグループ内におけるターゲット間のアクセスを調停するための少なくとも1つのサブグループ・アービタ、および、所定のクラスタ内におけるマスタ間のアクセスを調停するための少なくとも1つのクラスタ・アービタを含む、マルチステージ調停ロジックと、
を含むことを特徴とする装置。 - 前記複数のクラスタと前記複数のターゲットとの間に接続される複数のバス・ラインのセットからなるクロスバ相互接続を形成するプル・データ要求識別(ID)バスをさらに含むことを特徴とする請求項1記載の装置。
- 前記複数のクラスタと前記複数のターゲットとの間に接続される複数のバス・ラインのセットからなるクロスバ相互接続を形成するプッシュ・データ要求識別(ID)バスをさらに含むことを特徴とする請求項1記載の装置。
- 前記ターゲットの第1部分は、前記命令バス、プル・データ・バス、および、プッシュ・データ・バスの第1実現に対応する第1の複数のバス・ラインのセットに関連し、前記ターゲットの第2部分は、前記命令バス、プル・データ・バス、および、プッシュ・データ・バスの第2実現に対応する第2の複数のバス・ラインのセットに関連することを特徴とする請求項1記載の装置。
- 前記装置は、プロセッサを含み、かつ、前記複数のマスタは、複数のプロセッサ・コア要素を含むことを特徴とする請求項1記載の装置。
- ターゲットがターゲットまたはマスタのいずれかで選択的に動作することを可能にするためのバス回路をさらに含むことを特徴とする請求項1記載の装置。
- ターゲットまたはマスタのいずれかで選択的に動作することができる汎用プロセッサをさらに含むことを特徴とする請求項6記載の装置。
- ターゲットまたはマスタのいずれかで選択的に動作することができるトラフィック管理をさらに含むことを特徴とする請求項6記載の装置。
- ターゲットまたはマスタのいずれかで選択的に動作することができる周辺部品相互接続(PCI)インターフェイスおよびPCI高速インターフェイスのうちの1つをさらに含むことを特徴とする請求項6記載の装置。
- 選択されたターゲットはサブ−グループにグループ化され、各サブグループは、前記プッシュ・データ・バスおよび前記プル・データ・バスの各々に対するそれぞれのサブグループのマルチプレクサ回路を含み、前記サブグループ中の前記ターゲットが前記相互接続を経由して前記複数のクラスタに選択的に接続されることを可能にすることを特徴とする請求項1記載の装置。
- 前記ターゲットのうちの1つは、メディア・スイッチ構成のインターフェイスを含むことを特徴とする請求項1記載の装置。
- 前記ターゲットのうちの1つは、メモリ制御器を含むことを特徴とする請求項1記載の装置。
- 前記装置は集積回路(IC)チップを含み、前記複数のターゲットは、前記ICチップの周囲に近接して配置される一方、マスタの前記複数のクラスタは、前記ICチップの中心部分に向けて配置されることを特徴とする請求項1記載の装置。
- 前記所定のクラスタのマスタは、ターゲット・トランザクション要求が前記所定のクラスタのための出力ステージに達するまで、前記ターゲット・トランザクション要求がパイプライン中をマスタから次のマスタへ受け渡されることを特徴とする請求項1記載の装置。
- 複数のクラスタ内に形成された複数のマスタと、
複数のターゲットであって、各ターゲットは、前記複数のマスタにアクセス可能である共有可能な資源を含む、複数のターゲットと、
前記複数のクラスタと前記複数のターゲットとの間に接続された複数のバス・ラインのセットからなる、クロスバ相互接続を形成する相互接続手段であって、前記バス・ラインのセットは、命令バス、ターゲットへ書込むためのプル・データ・バス、および、ターゲットの読取りのためのプッシュ・データ・バスに対応する、相互接続手段と、
前記命令バス、プル・データ・バス、およびプッシュ・データ・バスの各々に対して所定のクラスタを所定のターゲットに選択的に接続するためのマルチプレクサ手段であって、命令およびデータが前記所定のクラスタと前記所定のターゲットとの間で受け渡しされることを可能にする、マルチプレクサ手段と、
前記命令バス、プル・データ・バス、および、プッシュ・データ・バスの各々を調停するために、前記マルチプレクサ手段を制御するために結合されたバス調停手段であって、前記バス調停手段は、所定のサブグループ内におけるターゲット間のアクセスを調停するための少なくとも1つのサブグループ・アービタ、および、所定のクラスタ内におけるマスタ間のアクセスを調停するための少なくとも1つのクラスタ・アービタを含む、バス調停手段と、
を含むことを特徴とする装置。 - 前記相互接続手段は、第1部分および第2部分を含み、前記複数のターゲットは、第1および第2セットのターゲットに分割され、前記第1セットのターゲットは、前記相互接続手段の前記第1部分を経由して前記複数のクラスタに接続され、前記第2セットのターゲットは、前記相互接続手段の前記第2部分を経由して前記複数のクラスタに接続されことを特徴とする請求項15記載の装置。
- 前記装置はネットワーク・プロセッサ手段を含み、前記複数のマスタは複数のパケット処理手段を含むことを特徴とする請求項15記載の装置。
- ターゲットがターゲットまたはマスタのいずれかで選択的に動作することを可能にするための手段をさらに含むことを特徴とする請求項15記載の装置。
- 命令およびデータを、各クラスタ内のマスタからおよびマスタへ転送するための手段をさらに含むことを特徴とする請求項15記載の装置。
- 選択されたターゲットはサブ−グループにグループ化され、各サブグループは、前記プッシュ・データ・バスおよび前記プル・データ・バスの各々に対して、それぞれのサブグループのマルチプレクサ手段、および、バス調停手段を含み、前記サブグループ中の前記ターゲットが前記相互接続手段を経由して前記複数のクラスタに接続されることを可能にすることを特徴とする請求項15記載の装置。
- 前記ターゲットのうちの1つは、メディア・スイッチ構成のインターフェイス手段を含むことを特徴とする請求項15記載の装置。
- 前記ターゲットのうちの1つは、メモリ制御器手段を含むことを特徴とする請求項15記載の装置。
- ネットワーク・プロセッサであって、
複数のクラスタ内に形成された複数の処理コア、
複数のターゲットであって、各ターゲットは、前記複数の処理コアにアクセス可能な共有可能な資源を含み、前記ターゲットは、メディア・スイッチ構成のインターフェイスおよび周辺部品相互接続(PCI)高速インターフェイスを含む、複数のターゲット、
前記複数のクラスタと前記複数のターゲットとの間に接続された複数のバス・ラインのセットを含む、クロスバ相互接続を形成するシャーシ相互接続であって、前記バス・ラインのセットは、命令バス、ターゲットへ書込むためのプル・データ・バス、および、ターゲット読込みのためのプッシュ・データ・バスに対応する、シャーシ相互接続、および
前記所定のクラスタを前記所定のターゲットに選択的に接続するための前記命令バス、プル・データ・バス、プッシュ・データ・バスの各々のためのマルチプレクサ回路であって、命令およびデータが前記所定のクラスタと前記所定のターゲットとの間で受け渡しされることを可能にする、マルチプレクサ回路、
前記マルチプレクサ回路を制御するために結合されたマルチステージ調停ロジックであって、前記マルチステージ調停ロジックは、所定のサブグループ内におけるターゲット間のアクセスを調停するとともに、所定のクラスタ内におけるマスタ間のアクセスを調停する、マルチステージ調停ロジックと、
を含むネットワーク・プロセッサと、
複数の入出力(I/O)ポート間のクロスオーバ接続を含み、その接続を経由してパケットが受け取られ、かつ転送され、前記メディア・スイッチ構成のインターフェイスに結合されたメディア・スイッチ構成と、
前記PCI高速インターフェイスに結合されたPCI高速ボードと、
を含むことを特徴とするネットワーク装置。 - ターゲットを含むダイナミック・ランダム・アクセス・メモリ(DRAM)制御チャネルと、
前記DRAM制御チャネルに結合されたDRAM格納と、
をさらに含むことを特徴とする請求項23記載のネットワーク装置。 - ターゲットを含む第2メディア・スイッチ構成のインターフェイスと、
前記第2メディア・スイッチ構成のインターフェイスに結合された第2メディア・スイッチ構成と、
を含むことを特徴とする請求項23記載のネットワーク装置。 - 前記複数のクラスタと前記複数のターゲットとの間に接続された複数のバス・ラインのセットを含み、クロスバ相互接続を形成するプル識別(ID)バスと、
前記複数のクラスタと前記複数のターゲットとの間に接続された複数のバス・ラインのセットを含み、クロスバ相互接続を形成するプッシュ識別(ID)バスと、
所定のクラスタを所定のターゲットに選択的に接続するための前記命令バス、プッシュ・データ・バス、および、プル・データ・バスの各々のためのマルチプレクサ回路であって、命令およびデータが前記所定のクラスタと前記所定のターゲットとの間で受け渡されることを可能にする、マルチプレクサ回路と、
をさらに含むことを特徴とする請求項23記載のネットワーク装置。 - 前記プッシュ・データ・バスのための前記マルチプレクサ回路は、プッシュ・データ・マルチプレクサを含み、前記プッシュIDバスのための前記マルチプレクサ回路は、プッシュIDマルチプレクサを含み、前記装置は、前記複数の処理コアから前記シャーシ相互接続を経由して前記複数のターゲットに発行されるプル・データ・トランザクション要求の許可を調停するために、前記ターゲット、プッシュ・データ・マルチプレクサ、および、プッシュIDマルチプレクサに動作可能に結合された2段アービタをさらに含むことを特徴とする請求項26記載のネットワーク装置。
- 選択されたターゲットはサブグループへグループ化され、前記2段アービタは、
対応するサブグループ中のターゲットによって発行されたトランザクション要求を調停する、サブグループ・アービタを含む第1調停ステージと、
1またはそれ以上のサブグループ・アービタから前記クラスタ・アービタに発行された獲得トランザクション要求を調停するクラスタ・アービタを含む第2調停ステージと、
を含むことを特徴とする請求項27記載のネットワーク装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/997,624 US7707266B2 (en) | 2004-11-23 | 2004-11-23 | Scalable, high-performance, global interconnect scheme for multi-threaded, multiprocessing system-on-a-chip network processor unit |
PCT/US2005/041182 WO2006057847A1 (en) | 2004-11-23 | 2005-11-10 | Scalable, high-performance, global interconnect scheme for multi-threaded, multiprocessing system-on-a-chip network processor unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008521131A JP2008521131A (ja) | 2008-06-19 |
JP4564065B2 true JP4564065B2 (ja) | 2010-10-20 |
Family
ID=36035668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007543156A Expired - Fee Related JP4564065B2 (ja) | 2004-11-23 | 2005-11-10 | マルチスレッド、マルチプロセシングのシステムオンチップ・ネットワーク・プロセッサ・ユニットのために拡張性があり、高機能で、大規模な相互接続スキーム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7707266B2 (ja) |
JP (1) | JP4564065B2 (ja) |
CN (1) | CN1816012B (ja) |
DE (1) | DE112005002351T5 (ja) |
WO (1) | WO2006057847A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4786238B2 (ja) * | 2005-07-19 | 2011-10-05 | 東京応化工業株式会社 | レジスト組成物の製造方法、ろ過装置、レジスト組成物の塗布装置 |
US8359421B2 (en) * | 2009-08-06 | 2013-01-22 | Qualcomm Incorporated | Partitioning a crossbar interconnect in a multi-channel memory system |
CN102289421B (zh) * | 2011-07-26 | 2013-12-18 | 西安电子科技大学 | 一种基于交叉开关结构的片上互联方法 |
US9405713B2 (en) * | 2012-02-17 | 2016-08-02 | Netronome Systems, Inc. | Commonality of memory island interface and structure |
US8902902B2 (en) | 2012-07-18 | 2014-12-02 | Netronome Systems, Incorporated | Recursive lookup with a hardware trie structure that has no sequential logic elements |
CN105426793B (zh) * | 2015-11-17 | 2018-02-06 | 无锡江南计算技术研究所 | 一种多端口设备控制器加解密调度控制方法 |
US11409436B2 (en) | 2018-08-08 | 2022-08-09 | Micron Technology, Inc. | Buffer management in memory systems for read and write requests |
US10782916B2 (en) | 2018-08-08 | 2020-09-22 | Micron Technology, Inc. | Proactive return of write credits in a memory system |
US11481343B1 (en) * | 2021-04-02 | 2022-10-25 | Micron Technology, Inc. | Transporting request types with different latencies |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU5877799A (en) | 1998-09-18 | 2000-04-10 | Pixelfusion Limited | Apparatus for use in a computer system |
US6041400A (en) | 1998-10-26 | 2000-03-21 | Sony Corporation | Distributed extensible processing architecture for digital signal processing applications |
JP2969115B1 (ja) | 1998-11-25 | 1999-11-02 | 株式会社日立製作所 | 半導体装置 |
DE19911954A1 (de) * | 1999-03-17 | 2000-09-28 | Siemens Ag | Multiplexer-Bus mit lokalen Bus-Knoten |
JP4573940B2 (ja) | 1999-03-19 | 2010-11-04 | パナソニック株式会社 | クロスバススイッチ装置 |
US6842104B1 (en) | 1999-03-19 | 2005-01-11 | Matsushita Electric Industrial Co., Ltd. | System lsi and a cross-bus switch apparatus achieved in a plurality of circuits in which two or more pairs of a source apparatus and a destination apparatus are connected simultaneously and buses are wired without concentration |
US7013084B2 (en) * | 2001-02-28 | 2006-03-14 | Lambda Opticalsystems Corporation | Multi-tiered control architecture for adaptive optical networks, and methods and apparatus therefor |
US7043596B2 (en) | 2001-08-17 | 2006-05-09 | Sun Microsystems, Inc. | Method and apparatus for simulation processor |
KR100418395B1 (ko) * | 2001-11-29 | 2004-02-14 | 삼성전자주식회사 | 멀티 디에스램 시스템 |
JP4181839B2 (ja) * | 2002-09-30 | 2008-11-19 | キヤノン株式会社 | システムコントローラ |
US7412551B2 (en) * | 2004-06-30 | 2008-08-12 | Intel Corporation | Methods and apparatus for supporting programmable burst management schemes on pipelined buses |
US7200699B2 (en) * | 2004-09-02 | 2007-04-03 | Intel Corporation | Scalable, two-stage round robin arbiter with re-circulation and bounded latency |
US20060095730A1 (en) * | 2004-09-30 | 2006-05-04 | Gilbert Wolrich | Expansion of compute engine code space by sharing adjacent control stores using interleaved program addresses |
US7512729B2 (en) * | 2005-03-31 | 2009-03-31 | Intel Corporation | Method and apparatus for a high efficiency two-stage rotating priority arbiter with predictable arbitration latency |
-
2004
- 2004-11-23 US US10/997,624 patent/US7707266B2/en not_active Expired - Fee Related
-
2005
- 2005-11-10 DE DE112005002351T patent/DE112005002351T5/de not_active Withdrawn
- 2005-11-10 JP JP2007543156A patent/JP4564065B2/ja not_active Expired - Fee Related
- 2005-11-10 WO PCT/US2005/041182 patent/WO2006057847A1/en active Application Filing
- 2005-11-22 CN CN2005101216343A patent/CN1816012B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1816012B (zh) | 2012-02-15 |
US7707266B2 (en) | 2010-04-27 |
JP2008521131A (ja) | 2008-06-19 |
CN1816012A (zh) | 2006-08-09 |
WO2006057847A1 (en) | 2006-06-01 |
US20060112206A1 (en) | 2006-05-25 |
DE112005002351T5 (de) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4564065B2 (ja) | マルチスレッド、マルチプロセシングのシステムオンチップ・ネットワーク・プロセッサ・ユニットのために拡張性があり、高機能で、大規模な相互接続スキーム | |
JP4128956B2 (ja) | デュアル・インライン・メモリモジュール・フォーマットにおいて一連のマルチアダプティブプロセッサを採用したクラスタ型コンピュータ用スイッチ/ネットワークアダプタポート | |
JP4083987B2 (ja) | 多重レベル接続識別を備えた通信システム | |
US20170220499A1 (en) | Massively parallel computer, accelerated computing clusters, and two-dimensional router and interconnection network for field programmable gate arrays, and applications | |
US20080082707A1 (en) | Non-blocking bus controller for a pipelined, variable latency, hierarchical bus with point-to-point first-in first-out ordering | |
US7797467B2 (en) | Systems for implementing SDRAM controllers, and buses adapted to include advanced high performance bus features | |
JP2002510079A (ja) | メモリ・インタフェース間で読み書きの順序付けられた実行を強制する方法と装置 | |
JP2003526157A (ja) | オンチップダイナミックramを備えたvliwコンピュータ処理アーキテクチャ | |
EP3729261B1 (en) | A centralized-distributed mixed organization of shared memory for neural network processing | |
US7512729B2 (en) | Method and apparatus for a high efficiency two-stage rotating priority arbiter with predictable arbitration latency | |
US7200699B2 (en) | Scalable, two-stage round robin arbiter with re-circulation and bounded latency | |
US7412551B2 (en) | Methods and apparatus for supporting programmable burst management schemes on pipelined buses | |
TW200407712A (en) | Configurable multi-port multi-protocol network interface to support packet processing | |
JP4860891B2 (ja) | ビット順次手法により大容量並列プロセッサアレイをメモリアレイに接続する方法及び装置 | |
US7346713B2 (en) | Methods and apparatus for servicing commands through a memory controller port | |
US11093276B2 (en) | System and method for batch accessing | |
JPH02171879A (ja) | 複数のプロセッサと複数のメモリとを備えるデータ処理システム用中央処理ユニット | |
JP2004013324A (ja) | 演算装置、データ転送システムおよびデータ転送プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100729 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |