JP4553643B2

JP4553643B2 - Driving device for liquid crystal display device

Info

Publication number: JP4553643B2
Application number: JP2004192056A
Authority: JP
Inventors: 賢二権藤
Original assignee: Kyocera Display Corp
Current assignee: Kyocera Display Corp
Priority date: 2004-06-29
Filing date: 2004-06-29
Publication date: 2010-09-29
Anticipated expiration: 2024-06-29
Also published as: JP2006011310A

Description

本発明は、液晶表示装置の駆動装置に関し、特に不要輻射（不要な電磁波の放射）を低減させることができる液晶表示装置の駆動装置に関する。 The present invention relates to a drive device for a liquid crystal display device, and more particularly to a drive device for a liquid crystal display device that can reduce unnecessary radiation (radiation of unnecessary electromagnetic waves).

画素がマトリクス状に配置された液晶表示装置は、各行を順に選択され、選択された行の各画素に、各画素の画像データに応じた電圧が印加されることによって画像を表示する。そのため、液晶表示装置の駆動装置は、各行を順次選択するためのドライバと、選択行の画素に画像データに応じた電圧を印加するためのドライバとを備える。ＴＦＴ（Thin Film Transistor）液晶表示装置の駆動装置の場合には、ゲート配線を順次選択してゲート配線を走査するゲートドライバを備える。また、ソース配線の電位を設定し、選択されたゲート配線に対応する行の画素に電圧を印加するソースドライバを備える。以下、ＴＦＴ液晶表示装置の駆動装置を例にして説明する。 In a liquid crystal display device in which pixels are arranged in a matrix, each row is selected in order, and an image is displayed by applying a voltage according to image data of each pixel to each pixel in the selected row. Therefore, the driving device of the liquid crystal display device includes a driver for sequentially selecting each row and a driver for applying a voltage corresponding to image data to the pixels in the selected row. In the case of a driving device for a TFT (Thin Film Transistor) liquid crystal display device, a gate driver that sequentially selects gate wirings and scans the gate wiring is provided. In addition, a source driver is provided that sets the potential of the source wiring and applies a voltage to the pixels in the row corresponding to the selected gate wiring. Hereinafter, the driving device of the TFT liquid crystal display device will be described as an example.

図５は、ＴＦＴ液晶表示装置およびその駆動装置が配置されたパネルの例を示す説明図である。図５（ａ）は、パネルの背面を示し、図５（ｂ）は、パネルの前面を示す。なお、前面とは、観察者によって画像を観察される側の面であり、背面は、前面の裏側の面である。パネルの前面には、ＴＦＴ液晶表示装置１０１、ゲートドライバ１０２、ソースドライバ１０３、および配線接続部１０４が配置されている。ゲートドライバ１０２およびソースドライバ１０３は、ＩＣとして形成されているので、以下、ゲートドライバＩＣ１０２、ソースドライバＩＣ１０３と記す。配線接続部１０４は、パネルの背面に配置されている配線１０６と、ゲートドライバＩＣ１０２およびソースドライバＩＣ１０３とを接続させる。 FIG. 5 is an explanatory diagram showing an example of a panel on which a TFT liquid crystal display device and its driving device are arranged. FIG. 5A shows the back of the panel, and FIG. 5B shows the front of the panel. The front surface is a surface on the side where an image is observed by an observer, and the back surface is a surface on the back side of the front surface. A TFT liquid crystal display device 101, a gate driver 102, a source driver 103, and a wiring connection portion 104 are arranged on the front surface of the panel. Since the gate driver 102 and the source driver 103 are formed as ICs, they are hereinafter referred to as a gate driver IC 102 and a source driver IC 103. The wiring connection unit 104 connects the wiring 106 disposed on the back surface of the panel to the gate driver IC 102 and the source driver IC 103.

パネルの背面には、ゲートドライバＩＣ１０２およびソースドライバＩＣ１０３を制御する駆動ＩＣ（タイミングコントローラと呼ばれる場合もある。）１０５が配置される。駆動ＩＣ１０５には配線１０６が接続されている。配線１０６、配線接続部１０４に達するように配置されている。 A driver IC (also referred to as a timing controller) 105 that controls the gate driver IC 102 and the source driver IC 103 is disposed on the rear surface of the panel. A wiring 106 is connected to the driving IC 105. They are arranged so as to reach the wiring 106 and the wiring connection portion 104.

駆動ＩＣ１０５は、ソースドライバＩＣ１０３に対して、配線１０６を介して画像データおよびクロック信号を送信する。例えば、画像データを６ビットで表し、画像データにＲ（赤色）、Ｇ（緑色）およびＢ（青色）の３色のデータが含まれているとする。すると、画像データの送信のために、６×３＝１８本の配線が必要となる。また、その配線とは別にクロック信号を送信するための配線も必要になるので、駆動ＩＣ１０５とソースドライバＩＣ１０３との間には、１９本の配線が必要になる。画像データを６ビットで表すＶＧＡ（Video Graphics Array）の場合、例えば、クロック信号の周波数は２５ＭＨｚであり、画像データ信号の周波数は、最大で１２．５ＭＨｚである。 The drive IC 105 transmits image data and a clock signal to the source driver IC 103 via the wiring 106. For example, it is assumed that the image data is represented by 6 bits, and the image data includes data of three colors of R (red), G (green), and B (blue). Then, 6 × 3 = 18 wires are required for transmitting image data. In addition to the wiring, a wiring for transmitting a clock signal is also required, so 19 wirings are required between the driving IC 105 and the source driver IC 103. In the case of a VGA (Video Graphics Array) representing image data with 6 bits, for example, the frequency of the clock signal is 25 MHz, and the frequency of the image data signal is 12.5 MHz at the maximum.

駆動ＩＣ１０５がクロック信号や画像データを送信する場合、輻射（電磁波の放射）が生じ、輻射に起因して他の機器が誤動作するという問題があった。この問題を解決するために、輻射を低減させるためのフィルタが各配線１０６に設けられていた。このように、各配線にフィルタを設ける構成については、例えば、特許文献１に記載されている。フィルタを設けることにより、不要な輻射を生じさせる高周波数の信号のレベルを低減させ、輻射を抑えることができる。 When the driving IC 105 transmits a clock signal or image data, there is a problem that radiation (radiation of electromagnetic waves) occurs and other devices malfunction due to the radiation. In order to solve this problem, a filter for reducing radiation is provided in each wiring 106. Thus, about the structure which provides a filter in each wiring, it describes in patent document 1, for example. By providing the filter, it is possible to reduce the level of a high-frequency signal that causes unnecessary radiation and suppress radiation.

図６は、個々の配線上に設けられるフィルタの構成の例を示す説明図である。図６（ａ）〜（ｃ）は、それぞれ駆動ＩＣ１０５およびソースドライバＩＣ１０３との間の配線１０６に設けられたフィルタの各種構成を示している。なお、図６（ａ）〜（ｃ）では、それぞれ１本の配線のみを示しているが、各配線１０６に同様のフィルタが設けられている。また、各配線１０６は、駆動ＩＣ１０５に設けられた出力ピン（接続端子）１１１を介して駆動ＩＣ１０５に接続される。同様に、各配線１０６は、ソースドライバＩＣ１０３に設けられた入力ピン１１２を介してソースドライバＩＣに接続される。 FIG. 6 is an explanatory diagram illustrating an example of a configuration of a filter provided on each wiring. FIGS. 6A to 6C show various configurations of filters provided in the wiring 106 between the driving IC 105 and the source driver IC 103, respectively. In FIGS. 6A to 6C, only one wiring is shown, but a similar filter is provided for each wiring 106. Each wiring 106 is connected to the drive IC 105 via an output pin (connection terminal) 111 provided in the drive IC 105. Similarly, each wiring 106 is connected to the source driver IC via an input pin 112 provided in the source driver IC 103.

図６（ａ）に例示するフィルタは、抵抗１１４とコンデンサ１１５とを備える。コンデンサ１１５の一方の電極は、配線１０６に接続され、もう一方の電極は例えば接地される。 The filter illustrated in FIG. 6A includes a resistor 114 and a capacitor 115. One electrode of the capacitor 115 is connected to the wiring 106, and the other electrode is grounded, for example.

図６（ｂ）に例示するフィルタは、フェライトビーズ１１８とコンデンサ１１９とを備える。コンデンサ１１９の一方の電極は、配線１０６に接続され、もう一方の電極は例えば接地される。 The filter illustrated in FIG. 6B includes a ferrite bead 118 and a capacitor 119. One electrode of the capacitor 119 is connected to the wiring 106, and the other electrode is grounded, for example.

図６（ｃ）に例示するフィルタは、フェライトビーズ１２１によって構成される。 The filter illustrated in FIG. 6C is composed of ferrite beads 121.

図７は、駆動ＩＣ１０５と配線１０６との接続部、およびソースドライバＩＣ１０３と配線１０６との接続部の構成を示す説明図である。なお、図７では、フィルタとして抵抗１１４およびコンデンサ１１５を設けている場合を例にして示している。 FIG. 7 is an explanatory diagram illustrating a configuration of a connection portion between the driving IC 105 and the wiring 106 and a connection portion between the source driver IC 103 and the wiring 106. FIG. 7 shows an example in which a resistor 114 and a capacitor 115 are provided as a filter.

駆動ＩＣ１０５における配線１０６との接続部１３１は、例えば出力バッファ１３２と、Ｎ型ＣＭＯＳ（Complementary Metal Oxide Semiconductor ）１３３と、Ｐ型ＣＭＯＳ１３４と、出力ピン１１１とを含んでいる。出力バッファ１３２とＮ型ＣＭＯＳ１３３は直列に接続される。そして、Ｐ型ＣＭＯＳ１３４は、出力バッファ１３２およびＮ型ＣＭＯＳ１３３に対して並列に接続される。また、Ｐ型ＣＭＯＳ１３４およびＮ型ＣＭＯＳ１３３は、それぞれ出力ピン１１１を介して配線１０６に接続される。本例では、図６（ａ）に示す場合と同様に、配線１０６上にフィルタとして抵抗１１４とコンデンサ１１５とが設けられている。 The connection part 131 with the wiring 106 in the drive IC 105 includes, for example, an output buffer 132, an N-type CMOS (Complementary Metal Oxide Semiconductor) 133, a P-type CMOS 134, and an output pin 111. The output buffer 132 and the N-type CMOS 133 are connected in series. The P-type CMOS 134 is connected in parallel to the output buffer 132 and the N-type CMOS 133. The P-type CMOS 134 and the N-type CMOS 133 are connected to the wiring 106 via the output pins 111, respectively. In this example, as in the case shown in FIG. 6A, a resistor 114 and a capacitor 115 are provided on the wiring 106 as a filter.

接続部１３１は、各配線１０６と一対一に対応するようにして、各配線毎に設けられる。例えば、配線１０６が１９本存在する場合には、１９組の接続部１３１が設けられる。そして、隣り合う接続部１３１において、一方の接続部１３１のＰ型ＣＭＯＳ１３４が、もう一方の接続部１３１のＮ型ＣＭＯＳ１３３に接続される。なお、一番端に位置する接続部（図示せず。）のＰ型ＣＯＭＳ１３４は、電源ピン１４１を介して、電源配線１４２と接続される。電源配線１４２は、駆動ＩＣ１０５に電圧を供給する電源回路（図示せず。）と、駆動ＩＣ１０５とを接続させる配線である。また、もう一方の端に位置する接続部（図示せず。）のＮ型ＣＭＯＳ１３３は、接地ピン１５１を介して接地される。 The connection part 131 is provided for each wiring so as to correspond to each wiring 106 one-to-one. For example, when 19 wirings 106 exist, 19 sets of connection portions 131 are provided. In the adjacent connection portions 131, the P-type CMOS 134 of one connection portion 131 is connected to the N-type CMOS 133 of the other connection portion 131. Note that the P-type COMS 134 of the connection portion (not shown) located at the extreme end is connected to the power supply wiring 142 via the power supply pin 141. The power supply wiring 142 is a wiring for connecting the power supply circuit (not shown) for supplying a voltage to the drive IC 105 and the drive IC 105. Further, the N-type CMOS 133 of the connecting portion (not shown) located at the other end is grounded via the ground pin 151.

また、ソースドライバＩＣ１０３は、各配線１０６と一対一に対応するようにして、入力ピン１１２と、入力バッファ１７１とを備える。個々の配線１０６は、ソースドライバＩＣ１０３に設けられた入力ピン１１２を介して入力バッファ１７１に接続される。ソースドライバＩＣ１０３には、各配線１０６毎に入力容量１７２が形成される。 The source driver IC 103 includes an input pin 112 and an input buffer 171 so as to correspond to each wiring 106 on a one-to-one basis. Each wiring 106 is connected to the input buffer 171 via the input pin 112 provided in the source driver IC 103. In the source driver IC 103, an input capacitor 172 is formed for each wiring 106.

なお、パネルの背面において、配線１０６としてＦＰＣ（Flexible Printed Circuit）が用いられる。ＦＰＣは、基材上に銅箔が形成され、その上層に絶縁膜が成膜される。配線１０６は、その絶縁膜上に配置される。従って、配線１０６と絶縁膜と銅箔とによりキャパシタが形成される。図７に示すキャパシタ１８１は、配線１０６と絶縁膜と銅箔により形成されるキャパシタを表している。 Note that an FPC (Flexible Printed Circuit) is used as the wiring 106 on the back surface of the panel. In the FPC, a copper foil is formed on a base material, and an insulating film is formed thereon. The wiring 106 is disposed on the insulating film. Therefore, a capacitor is formed by the wiring 106, the insulating film, and the copper foil. A capacitor 181 illustrated in FIG. 7 represents a capacitor formed of the wiring 106, an insulating film, and copper foil.

なお、駆動ＩＣ１０５がソースドライバＩＣ１０３に画像データやクロック信号を送信する場合、出力バッファ１３２が、配線１０６を介して画像データやクロック信号を出力する。このとき、出力バッファ１３２は、例えば、キャパシタ１８１と入力容量１７２に対する充電を行う。すなわち、出力バッファ１３２の負荷は、例えばキャパシタ１８１および入力容量１７２それぞれの静電容量の和になる。また、キャパシタ１８１や入力容量１７２に蓄積された電荷の放電時には、配線１０６を介して放電される電荷を、接地ピン１５１を介して放出する。 Note that when the drive IC 105 transmits image data and a clock signal to the source driver IC 103, the output buffer 132 outputs the image data and the clock signal via the wiring 106. At this time, the output buffer 132 charges the capacitor 181 and the input capacitor 172, for example. That is, the load of the output buffer 132 is the sum of the capacitances of the capacitor 181 and the input capacitor 172, for example. In addition, when the charges accumulated in the capacitor 181 and the input capacitor 172 are discharged, the charge discharged through the wiring 106 is discharged through the ground pin 151.

図８は、キャパシタ１８１や入力容量１７２の充放電を行うときの理想的な電圧変化を示す説明図である。例えば、コンデンサ（キャパシタ）の電極間の電圧をＥ（Ｖ）に上昇させる場合、図８に示すように矩形波となることが好ましい。図７に示す構成では、コンデンサ（キャパシタ）の電極間の電圧を上昇させるときの波形が矩形波に近づくようにするため、送信する画像データに依らず、電源ピン１４１側から接地ピン１５１側に電流を流している。この電流をアイドル電流と呼ぶ。 FIG. 8 is an explanatory diagram showing ideal voltage changes when the capacitor 181 and the input capacitor 172 are charged and discharged. For example, when the voltage between the electrodes of the capacitor (capacitor) is increased to E (V), it is preferable that a rectangular wave is formed as shown in FIG. In the configuration shown in FIG. 7, the waveform when raising the voltage between the electrodes of the capacitor (capacitor) approaches a rectangular wave, so that the power pin 141 side is changed to the ground pin 151 side regardless of the image data to be transmitted. Current is flowing. This current is called idle current.

特開２０００−３３０５２０号公報（段落０００５、段落００２６、図６、図８）JP 2000-330520 A (paragraph 0005, paragraph 0026, FIG. 6, FIG. 8)

データ信号の受け渡しには、立ち上がりと立ち下がりの急峻な矩形波が理想的であるが、このような矩形波が輻射の原因となる。そこで、配線１０６にフィルタを設ける必要がある。また、特許文献１に記載されているような従来の駆動装置の構成では、各配線毎にフィルタを設ける。従って、フィルタの数が多くなり、部品点数が多くなってしまうという問題がある。 A rectangular wave with a steep rising and falling edge is ideal for data signal transfer. Such a rectangular wave causes radiation. Therefore, it is necessary to provide a filter for the wiring 106. Moreover, in the structure of the conventional drive device as described in Patent Document 1, a filter is provided for each wiring. Therefore, there is a problem that the number of filters increases and the number of parts increases.

また、図６（ａ）に示すように抵抗１１４とコンデンサ１１５とをフィルタとして用いた場合、所望の高周波数の信号だけでなく、レベルを低減すべきでない周波数の信号のレベルも低減させてしまう。例えば、駆動ＩＣ１０５が２５ＭＨｚの信号を出力したとする。このとき、この周波数の３倍の周波数の信号（３次高調波信号）、５倍の周波数の信号（５次高調波信号）、７倍の周波数の信号（７次高調波信号）、・・・も出力される。キャパシタ１８１や入力容量１７２に対する充放電を行うときの波形をできるだけ所望の波形（矩形波）に近づけつつ、輻射を低減するには、所望の高周波数の信号のレベルのみを低減させることが好ましい。しかし、抵抗１１４とコンデンサ１１５とをフィルタとした場合、基本周波数の信号（本例では２５ＭＨｚの信号）も含む各周波数の信号のレベルが抑えられてしまう。図９は、この状況を示す説明図である。図９に示す破線は、フィルタにより低減される各周波数の信号のレベルを示す。図９に示すように、高周波数になるほど、信号レベルの低下量は大きくなる。しかし、高周波数の信号だけでなく基本周波数の信号のレベルまで抑えられてしまう。この結果、矩形波のレベルの低下と歪が生じることになり、表示に不具合が発生する。すなわち、キャパシタ１８１や入力容量１７２に対する充放電を行うときの波形はなだらかに変化する。このような問題は、抵抗１１４およびコンデンサ１１５をフィルタとした場合（図６（ａ）参照。）だけでなく、フェライトビーズ１２１をフィルタとした場合（図６（ｃ）参照。）にも生じる。 In addition, when the resistor 114 and the capacitor 115 are used as a filter as shown in FIG. 6A, not only the desired high-frequency signal but also the level of the signal whose frequency should not be reduced is reduced. . For example, it is assumed that the drive IC 105 outputs a 25 MHz signal. At this time, a signal having a frequency three times the frequency (third harmonic signal), a signal having a frequency five times (fifth harmonic signal), a signal having a frequency seven times (seventh harmonic signal),... -Is also output. In order to reduce radiation while making the waveform when charging / discharging the capacitor 181 and the input capacitor 172 as close as possible to a desired waveform (rectangular wave), it is preferable to reduce only the level of a desired high-frequency signal. However, when the resistor 114 and the capacitor 115 are used as a filter, the level of each frequency signal including the fundamental frequency signal (25 MHz signal in this example) is suppressed. FIG. 9 is an explanatory diagram showing this situation. The broken line shown in FIG. 9 shows the level of the signal of each frequency reduced by the filter. As shown in FIG. 9, the higher the frequency, the greater the amount of signal level decrease. However, not only the high frequency signal but also the level of the fundamental frequency signal is suppressed. As a result, the level and distortion of the rectangular wave are generated, causing a display defect. That is, the waveform when charging / discharging the capacitor 181 and the input capacitor 172 changes gently. Such a problem occurs not only when the resistor 114 and the capacitor 115 are used as a filter (see FIG. 6A), but also when the ferrite bead 121 is used as a filter (see FIG. 6C).

なお、図６（ｂ）に示すように、フィルタとしてフェライトビーズ１１８とコンデンサ１１９とを用いる場合、フェライトビーズ１１８のインダクタンスおよびコンデンサ１１９の静電容量の値によっては、充電時に所望の周波数の信号のレベルのみを低減させることができる。しかし、放電時には所望の周波数の信号のレベルのみを低減させることはできない。 As shown in FIG. 6B, when the ferrite bead 118 and the capacitor 119 are used as a filter, depending on the value of the inductance of the ferrite bead 118 and the capacitance of the capacitor 119, a signal having a desired frequency at the time of charging can be obtained. Only the level can be reduced. However, it is not possible to reduce only the signal level of a desired frequency during discharge.

また、駆動装置を設計する際、配線１０６のインピーダンスを所望の値に定めたい場合がある。例えば、図７に示す構成において、電源ピン１４１からＰ型ＣＭＯＳ１３４までのインピーダンス、ｎ型ＣＭＯＳ１３３から接地ピン１５１までのインピーダンス、およびソースドライバＩＣにおける入力ピン１１２から入力バッファ１７１までのインピーダンスがそれぞれ５０Ωであるとする。このとき、配線１０６のインピーダンスも５０Ωに定めることが好ましい。しかし、図６に例示するような各種フィルタを設けると、配線１０６のインピーダンスが５０Ωになるように設計する作業が複雑化してしまう。 Further, when designing the driving device, there is a case where it is desired to set the impedance of the wiring 106 to a desired value. For example, in the configuration shown in FIG. 7, the impedance from the power supply pin 141 to the P-type CMOS 134, the impedance from the n-type CMOS 133 to the ground pin 151, and the impedance from the input pin 112 to the input buffer 171 in the source driver IC are each 50Ω. Suppose there is. At this time, the impedance of the wiring 106 is preferably set to 50Ω. However, providing various filters as illustrated in FIG. 6 complicates the work of designing the wiring 106 to have an impedance of 50Ω.

そこで、本発明は、所望の周波数の信号レベルのみを低減できる液晶表示装置の駆動装置を提供することを目的とする。また、少ない部品点数で実現することができる液晶表示装置の駆動装置を提供することを目的とする。また、配線のインピーダンスを所望の値に定めやすい液晶表示装置の駆動装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a driving device for a liquid crystal display device that can reduce only a signal level of a desired frequency. It is another object of the present invention to provide a driving device for a liquid crystal display device that can be realized with a small number of parts. Another object of the present invention is to provide a driving device for a liquid crystal display device in which the impedance of the wiring can be easily set to a desired value.

本発明による態様１は、複数の画素を有し画素に電圧が印加されることにより画像を表示する液晶表示装置の駆動装置であって、画素に対応する透明電極の電位を設定するドライバ装置と、ドライバ装置に画像データおよび制御信号を送信する駆動部とを備え、駆動部が、電源回路から電圧を供給される電圧供給端子と、当該駆動部とドライバ装置とを接続させる配線によって放電される電荷を放出する電荷放出端子と、電源回路から電圧を供給する電源配線と電圧供給端子との間に配設され、所定の周波数の信号のレベルを低減させる第１のフィルタと、電荷放出端子と接地点との間に配設され、前記所定の周波数と同一の周波数の信号のレベルを低減させる第２のフィルタとを含み、第１のフィルタおよび第２のフィルタが、それぞれ、並列に接続されたコンデンサとフェライトビーズとを有し、第１のフィルタのコンデンサの静電容量と第２のフィルタのコンデンサの静電容量が等しく、第１のフィルタのフェライトビーズのインダクタンスと第２のフィルタのフェライトビーズのインダクタンスが等しく、駆動部からドライバ装置に送信する各信号が、第１のフィルタによって前記所定の周波数のレベルが低減された信号であることを特徴とする液晶表示装置の駆動装置を提供する。 Aspect 1 according to the present invention is a drive device for a liquid crystal display device that has a plurality of pixels and displays an image by applying a voltage to the pixels, and a driver device that sets a potential of a transparent electrode corresponding to the pixels; A drive unit that transmits image data and control signals to the driver device, and the drive unit is discharged by a voltage supply terminal to which a voltage is supplied from a power supply circuit, and a wiring that connects the drive unit and the driver device. A charge discharging terminal that discharges charge; a first filter that is disposed between a power supply wiring that supplies a voltage from the power supply circuit and the voltage supply terminal; and that reduces a signal level of a predetermined frequency ; is arranged between the ground point, wherein the predetermined viewing contains a second filter reducing the level of the frequency of the same frequency of the signal, the first and second filters, respectively, A capacitor connected to the column and a ferrite bead, wherein the capacitance of the capacitor of the first filter and the capacitance of the capacitor of the second filter are equal, the inductance of the ferrite bead of the first filter and the second The drive of the liquid crystal display device is characterized in that the ferrite beads of the filter have the same inductance and each signal transmitted from the drive unit to the driver device is a signal whose level of the predetermined frequency is reduced by the first filter. Providing the device.

本発明による態様２は、態様１において、レベルを低減される信号の周波数をｆ_ｒとし、第１のフィルタおよび第２のフィルタが有するコンデンサの静電容量をＣとし、第１のフィルタおよび第２のフィルタが有するフェライトビーズのインダクタンスをＬとしたときに、１／√（Ｃ・Ｌ）＝ｆ_ｒ・２πを満足する液晶表示装置の駆動装置を提供する。そのような液晶表示装置の駆動装置によれば、所望の周波数の信号のレベルのみを低減させることができる。 Embodiment 2 according to the present invention, in the embodiment 1, the frequency of the signal reducing the level and f _r, the electrostatic capacitance of the capacitor having the first and second filters is C, the first filter and the second Provided is a drive device for a liquid crystal display device that satisfies 1 / √ (C · L) = _fr · 2π, where L is the inductance of a ferrite bead included in the second filter. According to such a driving device for a liquid crystal display device, only the signal level of a desired frequency can be reduced.

本発明による態様３は、態様１において、第１のフィルタおよび第２のフィルタが、それぞれ２種類の周波数の信号のレベルを低減させ、２種類の周波数の中間の周波数をｆ_ｘとし、第１のフィルタおよび第２のフィルタが有するコンデンサの静電容量をＣとし、第１のフィルタおよび第２のフィルタが有するフェライトビーズのインダクタンスをＬとしたときに、１／√（Ｃ・Ｌ）＝ｆ_ｘ・２πを満足する液晶表示装置の駆動装置を提供する。そのような液晶表示装置の駆動装置によれば、所望の周波数の信号のレベルのみを低減させることができる。 Embodiment 3 according to the present invention, in the embodiment 1, the first and second filters, respectively to reduce the level of the two frequencies of the signals, two types of intermediate frequency of the frequency and f _x, first 1 / √ (C · L) = f, where C is the capacitance of the capacitors of the first filter and the second filter, and L is the inductance of the ferrite beads of the first filter and the second filter. Provided is a drive device for a liquid crystal display device satisfying _x · 2π. According to such a driving device for a liquid crystal display device, only the signal level of a desired frequency can be reduced.

本発明による態様４は、態様１から態様３のいずれかにおいて、第１のフィルタおよび第２のフィルタが、それぞれ、駆動部がドライバ装置に送信する信号の基本周波数をｆとしたときに周波数が５・ｆである信号のレベルを低減させる液晶表示装置の駆動装置を提供する。 Aspect 4 according to the present invention is the aspect 4 according to any one of the aspects 1 to 3 , wherein the first filter and the second filter each have a frequency when the fundamental frequency of the signal transmitted from the drive unit to the driver device is f. Provided is a drive device for a liquid crystal display device that reduces the level of a signal that is 5 · f.

本発明による態様５は、態様１から態様３のいずれかにおいて、第１のフィルタおよび第２のフィルタが、それぞれ、駆動部がドライバ装置に送信する信号の基本周波数をｆとしたときに周波数が７・ｆである信号のレベルを低減させる液晶表示装置の駆動装置を提供する。 Aspect 5 according to the present invention is the aspect 5 according to any one of the aspects 1 to 3 , wherein the frequency of the first filter and the second filter is f when the fundamental frequency of the signal transmitted from the drive unit to the driver device is f. Provided is a drive device for a liquid crystal display device that reduces the level of a signal of 7 · f.

本発明によれば、駆動部が、電圧供給端子に接続され、所定の周波数の信号のレベルを低減させる第１のフィルタと、電荷放出端子に接続され、所定の周波数の信号のレベルを低減させる第２のフィルタとを含む。従って、駆動部とドライバ装置とを接続させる複数の各配線に対してそれぞれフィルタを設けなくても、輻射を低減させることができる。そして、電圧供給端子および電荷放出端子にそれぞれ第１のフィルタと第２のフィルタが接続される構成であるので、フィルタを設ける箇所は２箇所で済む。従って、フィルタとして用いる部品の数を削減することができる。また、駆動部とドライバ装置とを接続させる配線上にはフィルタを設けないので、配線のインピーダンスを所望の値に定めやすい。 According to the present invention, the driving unit is connected to the voltage supply terminal and is connected to the first filter that reduces the level of the signal having the predetermined frequency and the charge discharging terminal, and reduces the level of the signal having the predetermined frequency. And a second filter. Therefore, radiation can be reduced without providing a filter for each of the plurality of wires connecting the drive unit and the driver device. Since the first filter and the second filter are connected to the voltage supply terminal and the charge discharge terminal, respectively, only two places are provided for the filter. Therefore, the number of parts used as a filter can be reduced. In addition, since no filter is provided on the wiring connecting the driving unit and the driver device, the impedance of the wiring can be easily set to a desired value.

以下、本発明を実施するための最良の形態を、図面を参照して説明する。以下の説明では、液晶表示装置がＴＦＴ液晶表示装置である場合を例に説明する。ＴＦＴ液晶表示装置およびその駆動装置が配置されたパネルの構成は、図５に示す構成と同様の構成である。ただし、以下の説明では、駆動ＩＣ、ソースドライバＩＣ、およびパネルの背面に配置される配線に、図５とは異なる符号を付して表す。 The best mode for carrying out the present invention will be described below with reference to the drawings. In the following description, a case where the liquid crystal display device is a TFT liquid crystal display device will be described as an example. The configuration of the panel on which the TFT liquid crystal display device and its driving device are arranged is the same as the configuration shown in FIG. However, in the following description, the driving IC, the source driver IC, and the wirings arranged on the back surface of the panel are denoted by reference numerals different from those in FIG.

ＴＦＴ液晶表示装置は、マトリクス状に配置された画素を有する。また、ＴＦＴ液晶表示装置は、例えば１つのコモン電極と、各画素に対応する複数の透明電極を備えている。ＴＦＴ液晶表示装置は、ゲートドライバＩＣによって、各行に対応するゲート配線を選択されることにより、各行が選択される。また、ソースドライバＩＣ３（図１参照。）が、選択行の画像データに応じて、各列のソース配線の電位を設定することにより、ＴＦＴを介して、選択行の各画素に対応する透明電極の電位を設定する。この結果、画素に電圧が印加される。各行が選択され、各行の画素に電圧が印加されることによって、ＴＦＴ液晶表示装置は画像を表示する。 The TFT liquid crystal display device has pixels arranged in a matrix. The TFT liquid crystal display device includes, for example, one common electrode and a plurality of transparent electrodes corresponding to each pixel. In the TFT liquid crystal display device, each row is selected by selecting a gate wiring corresponding to each row by the gate driver IC. Further, the source driver IC 3 (see FIG. 1) sets the potential of the source wiring of each column according to the image data of the selected row, so that the transparent electrode corresponding to each pixel of the selected row through the TFT. Set the potential. As a result, a voltage is applied to the pixel. The TFT liquid crystal display device displays an image by selecting each row and applying a voltage to the pixels of each row.

図１は、駆動ＩＣ５と配線６との接続部、およびソースドライバＩＣ３と配線６との接続部の構成を示す説明図である。図１に示すように、駆動ＩＣ５における配線６との接続部３１は、出力バッファ３２と、Ｎ型ＣＭＯＳ３３と、Ｐ型ＣＭＯＳ３４と、出力ピン（接続端子）１１とを含んでいる。出力バッファ３２とＮ型ＣＭＯＳ３３は直列に接続される。そして、Ｐ型ＣＭＯＳ３４は、出力バッファ３２およびＮ型ＣＭＯＳ３３に対して並列に接続される。また、Ｐ型ＣＭＯＳ３４およびＮ型ＣＭＯＳ３３は、それぞれ出力ピン１１を介して配線６に接続される。本発明の構成では、配線６には輻射低減のためのフィルタは設けない。 FIG. 1 is an explanatory diagram illustrating a configuration of a connection portion between the driving IC 5 and the wiring 6 and a connection portion between the source driver IC 3 and the wiring 6. As shown in FIG. 1, the connection portion 31 with the wiring 6 in the drive IC 5 includes an output buffer 32, an N-type CMOS 33, a P-type CMOS 34, and an output pin (connection terminal) 11. The output buffer 32 and the N-type CMOS 33 are connected in series. The P-type CMOS 34 is connected in parallel to the output buffer 32 and the N-type CMOS 33. Further, the P-type CMOS 34 and the N-type CMOS 33 are connected to the wiring 6 through the output pins 11, respectively. In the configuration of the present invention, the wiring 6 is not provided with a filter for reducing radiation.

接続部３１は、各配線６と一対一に対応するようにして、各配線毎に設けられる。例えば、６ビットで表されＲ、ＧおよびＢのデータを含む画像データと、クロック信号とを送受信する場合、駆動ＩＣ５とソースドライバＩＣ３とは１９本の配線６によって接続される。この場合、１９組の接続部３１が駆動ＩＣ５に設けられる。クロック信号は、ソースドライバＩＣ３を制御する制御信号であり、具体的には、ソースドライバＩＣ３が駆動ＩＣ５から画像データを取得するタイミングを規定する信号である。 The connection portion 31 is provided for each wiring so as to correspond to each wiring 6 on a one-to-one basis. For example, when transmitting and receiving image data represented by 6 bits and including R, G, and B data and a clock signal, the drive IC 5 and the source driver IC 3 are connected by 19 wires 6. In this case, 19 sets of connection portions 31 are provided in the drive IC 5. The clock signal is a control signal that controls the source driver IC 3, and specifically, a signal that defines the timing at which the source driver IC 3 acquires image data from the drive IC 5.

そして、隣り合う接続部３１において、一方の接続部３１のＰ型ＣＭＯＳ３４が、もう一方の接続部３１のＮ型ＣＭＯＳ３３に接続される。なお、一番端に位置する接続部（図示せず。）のＰ型ＣＭＯＳ３４は、電源ピン４１を介して第１のフィルタ（コンデンサ８１およびフェライトビーズ８２）と接続されている。また、この第１のフィルタは、電源配線４２に接続されている。電源配線４２は、駆動ＩＣ５に電圧を供給する電源回路（図示せず。）と、駆動ＩＣ５とを接続させる配線である。電源ピン４１は、電源回路（図示せず。）から電圧を供給される電圧供給端子である。電源ピン４１には、第１のフィルタ（コンデンサ８１およびフェライトビーズ８２）が接続される。 In the adjacent connection portions 31, the P-type CMOS 34 of one connection portion 31 is connected to the N-type CMOS 33 of the other connection portion 31. Note that the P-type CMOS 34 of the connection portion (not shown) located at the end is connected to the first filter (capacitor 81 and ferrite bead 82) via the power supply pin 41. In addition, the first filter is connected to the power supply wiring 42. The power supply wiring 42 is a wiring for connecting a power supply circuit (not shown) for supplying a voltage to the drive IC 5 and the drive IC 5. The power supply pin 41 is a voltage supply terminal to which a voltage is supplied from a power supply circuit (not shown). A first filter (a capacitor 81 and a ferrite bead 82) is connected to the power supply pin 41.

また、もう一方の端に位置する接続部（図示せず。）のＮ型ＣＭＯＳ３３は、接地ピン５１を介して第２のフィルタ（コンデンサ９１およびフェライトビーズ９２）と接続されている。また、この第２のフィルタは接地されている。接地ピン５１は、駆動ＩＣ５とソースドライバＩＣ３とを接続させる配線６によって放電される電荷を放出する電荷放出端子である。接地ピン５１には、第２のフィルタ（コンデンサ９１およびフェライトビーズ９２）が接続される。 The N-type CMOS 33 of the connection portion (not shown) located at the other end is connected to the second filter (capacitor 91 and ferrite bead 92) via the ground pin 51. The second filter is grounded. The ground pin 51 is a charge discharge terminal that discharges charges discharged by the wiring 6 that connects the driving IC 5 and the source driver IC 3. A second filter (a capacitor 91 and a ferrite bead 92) is connected to the ground pin 51.

図１に示すように、第１のフィルタは、コンデンサ８１およびフェライトビーズ８２（第２のフィルタではコンデンサ９１およびフェライトビーズ９２）を並列に接続させた構成になっている。本実施の形態では、各フィルタが備えるコンデンサ８１，９１の静電容量は等しいものとする（この静電容量をＣ_１［Ｆ］とする。）。また、各フィルタが備えるフェライトビーズ８２，９２のインダクタンスは等しいものとする（このインダクタンスをＬ_１［Ｈ］とする。）。 As shown in FIG. 1, the first filter has a configuration in which a capacitor 81 and a ferrite bead 82 (capacitor 91 and ferrite bead 92 in the second filter) are connected in parallel. In the present embodiment, it is assumed that the capacitors 81 and 91 included in each filter have the same capacitance (this capacitance is C ₁ [F]). Further, it is assumed that the inductances of the ferrite beads 82 and 92 included in each filter are equal (this inductance is assumed to be L ₁ [H]).

コンデンサおよびフェライトビーズを並列に接続させた各フィルタは、電源ピン４１または接地ピン５１にそれぞれ接続されている。しかし、各配線６にはフィルタは設けられていない。すなわち、フィルタの設置箇所は２箇所であり、従来の構成のように各配線毎にフィルタを設けていない。従って、従来の構成に比べてフィルタの数を大幅に削減することができる。 Each filter in which a capacitor and a ferrite bead are connected in parallel is connected to the power supply pin 41 or the ground pin 51. However, each wiring 6 is not provided with a filter. That is, there are two places where the filter is installed, and no filter is provided for each wiring as in the conventional configuration. Therefore, the number of filters can be greatly reduced as compared with the conventional configuration.

ソースドライバＩＣ３は、各配線６と一対一に対応するようにして、入力ピン１２と、入力バッファ７１とを備える。個々の配線６は、ソースドライバＩＣ３に設けられた入力ピン１２を介して入力バッファ７１に接続される。ソースドライバＩＣ３には、各配線６毎に入力容量７２が形成される。 The source driver IC 3 includes an input pin 12 and an input buffer 71 so as to correspond to each wiring 6 on a one-to-one basis. Each wiring 6 is connected to an input buffer 71 via an input pin 12 provided in the source driver IC 3. In the source driver IC 3, an input capacitor 72 is formed for each wiring 6.

また、パネルの背面において、複数（例えば１９本）の配線を有するＦＰＣが配置される。ＦＰＣの基材上には銅箔が形成され、その上層に絶縁膜が成膜されている。配線６は、その絶縁膜上に配置されるので、配線６と絶縁膜と銅箔とによりキャパシタが形成される。図１に示すキャパシタ１８１は、絶縁膜と銅箔とにより形成されるキャパシタを表している。なお、ある配線６の上にさらに絶縁膜が形成され、その絶縁膜上に別の配線６が形成されてもよい。このような構成の具体例については、後述の図４で示す。 In addition, an FPC having a plurality of (for example, 19) wires is disposed on the back surface of the panel. A copper foil is formed on the FPC base material, and an insulating film is formed thereon. Since the wiring 6 is disposed on the insulating film, a capacitor is formed by the wiring 6, the insulating film, and the copper foil. A capacitor 181 shown in FIG. 1 represents a capacitor formed of an insulating film and a copper foil. An insulating film may be further formed on a certain wiring 6, and another wiring 6 may be formed on the insulating film. A specific example of such a configuration is shown in FIG.

駆動ＩＣ５がソースドライバＩＣ３に画像データやクロック信号を送信する場合、出力バッファ３２が、配線６を介して画像データやクロック信号を出力する。このとき、出力バッファ３２は、例えば、キャパシタ１８１と入力容量７２に対する充電を行う。すなわち、出力バッファ３２の負荷は、例えばキャパシタ１８１および入力容量７２それぞれの静電容量の和になる。また、このとき、コンデンサ８１およびフェライトビーズ８２を備える第１のフィルタによって高周波数の信号のレベルが低減されている。従って、充電時において、各配線６にフィルタを設けなくても輻射を低減することができる。 When the driving IC 5 transmits image data and a clock signal to the source driver IC 3, the output buffer 32 outputs the image data and the clock signal via the wiring 6. At this time, the output buffer 32 charges the capacitor 181 and the input capacitor 72, for example. That is, the load of the output buffer 32 is the sum of the capacitances of the capacitor 181 and the input capacitor 72, for example. At this time, the level of the high-frequency signal is reduced by the first filter including the capacitor 81 and the ferrite bead 82. Therefore, radiation can be reduced without providing a filter for each wiring 6 during charging.

また、キャパシタ１８１や入力容量７２に蓄積された電荷の放電時には、配線６を介して放電される電荷を、接地ピン１５１を介して放出する。このとき、コンデンサ９１およびフェライトビーズ９２を備える第２のフィルタによって高周波数の信号のレベルが低減される。従って、放電時において、各配線６にフィルタを設けなくても輻射を低減することができる。 Further, when the charges accumulated in the capacitor 181 and the input capacitor 72 are discharged, the charges discharged via the wiring 6 are discharged via the ground pin 151. At this time, the level of the high frequency signal is reduced by the second filter including the capacitor 91 and the ferrite bead 92. Therefore, at the time of discharge, radiation can be reduced without providing a filter for each wiring 6.

なお、キャパシタ１８１や入力容量１７２を充電するときの波形が矩形波（理想的な波形）にできるだけ近づくようにするため、駆動ＩＣ５は、電源ピン４１側から接地ピン５１側にアイドル電流を流している。 In order to make the waveform when charging the capacitor 181 and the input capacitor 172 as close as possible to a rectangular wave (ideal waveform), the drive IC 5 causes an idle current to flow from the power supply pin 41 side to the ground pin 51 side. Yes.

次に、所望の高周波数の信号のレベルを低減させる場合におけるコンデンサ８１，９１の静電容量Ｃ_１と、フェライトビーズ８２，９２のインダクタンスＬ_１とについて説明する。まず、理想的な信号の波形である矩形波を、複数の周波数を用いて表される正弦波の和として表した場合の式について説明する。図２の上段は、信号（画像データの信号やクロック信号）の理想的な波形の一例を示している。図２に示す矩形波では、画像データの信号あるいはクロック信号の周期がＴ（秒）であり、最も高くなったときの信号のレベルと、最も低くなったときの信号のレベルとの差がＥ（Ｖ）である。時間ｔ（秒）を変数として、この矩形波によって表される信号のレベルが関数Ｆ（ｔ）で表されるとする。周期がＴであるので、基本角周波数ω_０［Ｈｚ］＝２・π／Ｔと表すことができる。Ｆ（ｔ）をフーリエ変換によりω_０を用いて表すと、以下の式によって表される。 Next, the capacitance C ₁ of the capacitors 81 and 91 and the inductance L ₁ of the ferrite beads 82 and 92 when reducing the level of a desired high frequency signal will be described. First, an expression in the case of expressing a rectangular wave that is an ideal signal waveform as a sum of sine waves expressed using a plurality of frequencies will be described. The upper part of FIG. 2 shows an example of an ideal waveform of a signal (image data signal or clock signal). In the rectangular wave shown in FIG. 2, the period of the image data signal or the clock signal is T (seconds), and the difference between the signal level at the highest level and the signal level at the lowest level is E. (V). Let the time t (seconds) be a variable and the level of the signal represented by this rectangular wave be represented by a function F (t). Since the period is T, the basic angular frequency ω ₀ [Hz] = 2 · π / T can be expressed. When F (t) is expressed using ω ₀ by Fourier transform, it is expressed by the following equation.

また、図２の上段に示す波形の周波数をｆ［Ｈｚ］とする。この周波数ｆは、駆動ＩＣ５がソースドライバＩＣ３に送信する信号の基本周波数である。ｆ＝１／Ｔであるので、ω_０＝２・π・ｆと表される。従って、基本周波数ｆを用いて、数１を表すと、以下の式になる。 Further, the frequency of the waveform shown in the upper part of FIG. 2 is assumed to be f [Hz]. This frequency f is a fundamental frequency of a signal transmitted from the driving IC 5 to the source driver IC 3. Since f = 1 / T, it is expressed as ω ₀ = 2 · π · f. Therefore, the following formula is obtained when Expression 1 is expressed using the fundamental frequency f.

このように矩形波を表す関数Ｆ（ｔ）は、基本周波数ｆ、３次高調波信号の周波数３・ｆ、５次高調波信号の周波数５・ｆ、・・・等を用いた正弦波の和として表すことができる。ここで、５次や７次の高調波信号は輻射の原因となるので、フィルタによってレベルを低減する必要がある。なお、より高次の高調波信号については、正弦波の振幅が低くなるのでレベルを低減しない場合が多い。ここでは、（１／５）ｓｉｎ（５・ｆ・２πｔ）によって表される５次高調波信号のレベルを低減する場合について説明する。この信号の周波数は５・ｆである。この場合、周波数（５・ｆ）と、フィルタが備えるコンデンサの静電容量Ｃ_１およびフェライトビーズのインダクタンスＬ_１との間に以下の関係が成立していれば、フィルタによってこの周波数の信号のレベルを低減することができる。 Thus, the function F (t) representing the rectangular wave is a sine wave using the fundamental frequency f, the third harmonic signal frequency 3 · f, the fifth harmonic signal frequency 5 · f,... It can be expressed as a sum. Here, since the fifth-order and seventh-order harmonic signals cause radiation, it is necessary to reduce the level by a filter. For higher order harmonic signals, the level of the sine wave is often low, so the level is often not reduced. Here, a case where the level of the fifth harmonic signal represented by (1/5) sin (5 · f · 2πt) is reduced will be described. The frequency of this signal is 5 · f. In this case, if the following relationship is established between the frequency (5 · f) and the capacitance C _{1 of the} capacitor included in the filter and the inductance L _{1 of the} ferrite bead, the signal level of this frequency is determined by the filter. Can be reduced.

この関係を満足するようにフィルタが備えるコンデンサの静電容量Ｃ_１およびフェライトビーズのインダクタンスＬ_１を定めれば、５次高調波信号のレベルを低減させることができる。この結果、輻射も低減させることができる。また、この場合、レベルが低減されるのは５次高調波信号だけであり、基本周波数の信号や３次高調波信号のレベルは、フィルタの影響を受けない。なお、上記の式（数３）の右辺は、５・ω_０を変形したものである。 Be determined the inductance L ₁ of the capacitance C ₁ and the ferrite bead capacitor provided in the filter so as to satisfy this relationship, it is possible to reduce the level of the fifth harmonic signal. As a result, radiation can also be reduced. In this case, the level is reduced only for the fifth harmonic signal, and the level of the fundamental frequency signal and the third harmonic signal is not affected by the filter. The right side of the above equation (Equation 3) is a modification of 5 · ω ₀ .

また、７次高調波信号のレベルを低減するために用いられるコンデンサの静電容量をＣ_２［Ｆ］とし、フェライトビーズのインダクタンスをＬ_２［Ｈ］とする。このとき、Ｃ_２、Ｌ_２および７次高調波信号の周波数（７・ｆ）との間に以下の関係が成立するように、Ｃ_２およびＬ_２を定めればよい。 Further, the capacitance of the capacitor used to reduce the level of the seventh harmonic signal is C ₂ [F], and the inductance of the ferrite bead is L ₂ [H]. In this _case, C 2, such that the following relationship between _{L 2} and 7 harmonic signal of the frequency (7 · f) is satisfied may be determined to _{C 2} and _{L 2.}

この関係を満足するようにフィルタが備えるコンデンサの静電容量Ｃ_２およびフェライトビーズのインダクタンスＬ_２を定めれば、７次高調波信号のレベルを低減させることができ、輻射も低減させることができる。また、この場合、レベルが低減されるのは７次高調波信号だけであり、基本周波数の信号や３次高調波信号のレベルは、フィルタの影響を受けない。なお、上記の式（数４）の右辺は、７・ω_０を変形したものである。 Be determined capacitance C ₂ and the inductance L ₂ of the ferrite bead capacitor provided in the filter so as to satisfy this relationship, it is possible to reduce the level of the seventh harmonic signals, radiation can also be reduced . In this case, the level is reduced only for the seventh harmonic signal, and the level of the fundamental frequency signal and the third harmonic signal is not affected by the filter. The right side of the above equation (Equation 4) is a modification of 7 · ω ₀ .

上記の式（数３や数４）で示したように、レベルを低減させたい信号の周波数をｆ_ｒ［Ｈｚ］とし、フィルタが備えるコンデンサの静電容量をＣ［Ｆ］とし、フェライトビーズのインダクタンスをＬ［Ｈ］としたときに、ｆ_ｒ、ＣおよびＬの間に以下の関係が成立していれば、所望の周波数ｆ_ｒの信号のレベルを低減することができる。 As shown in the above formulas (Equation 3 and Equation 4), the frequency of the signal whose level is to be reduced is f _r [Hz], the capacitance of the capacitor included in the filter is C [F], and the ferrite beads the inductance is taken as L [H], f _r, if the following relationship between _C and L is satisfied, it is possible to reduce the level of the signal of the desired frequency f _r.

また、５次高調波信号および７次高調波信号の双方のレベルを低減させる場合には、図３に示すように、５次高調波信号のレベルを低減するためのフィルタと、７次高調波信号を低減するためのフィルタとを直列に接続させればよい。図３に示すコンデンサ８１およびフェライトビーズ８２の組み合わせは、５次高調波信号のレベルを低減するためのフィルタである。コンデンサ８１の静電容量Ｃ_１、フェライトビーズ８２のインダクタンスＬ_１は、上記の式（数３）を満足している。また、図３に示すコンデンサ８３およびフェライトビーズ８４の組み合わせは、７次高調波信号のレベルを低減するためのフィルタである。コンデンサ８３の静電容量Ｃ_２、フェライトビーズ８２のインダクタンスＬ_２は、上記の式（数４）を満足している。図３に示すフィルタを、図１に示す電源ピン４１および接地ピン５１に接続させればよい。 When reducing the levels of both the fifth harmonic signal and the seventh harmonic signal, as shown in FIG. 3, a filter for reducing the level of the fifth harmonic signal and the seventh harmonic signal are provided. A filter for reducing the signal may be connected in series. The combination of the capacitor 81 and the ferrite bead 82 shown in FIG. 3 is a filter for reducing the level of the fifth harmonic signal. The capacitance C ₁ of the capacitor 81 and the inductance L ₁ of the ferrite bead 82 satisfy the above equation (Equation 3). The combination of the capacitor 83 and the ferrite bead 84 shown in FIG. 3 is a filter for reducing the level of the seventh harmonic signal. The capacitance C ₂ of the capacitor 83 and the inductance L ₂ of the ferrite bead 82 satisfy the above equation (Equation 4). The filter shown in FIG. 3 may be connected to the power supply pin 41 and the ground pin 51 shown in FIG.

また、５次高調波信号および７次高調波信号の双方のレベルを低減させる場合に、一つのフィルタ（一組のコンデンサおよびフェライトビーズ）を用いてもよい。この場合のコンデンサの静電容量をＣ［Ｆ］とし、フェライトビーズのインダクタンスをＬ［Ｈ］とする。また、５次高調波信号の周波数と７次高調波信号の周波数の中間の周波数をｆ_ｘ［Ｈｚ］とする。このとき、以下の関係を満足するように、ＣおよびＬを定めればよい。 Further, when reducing the levels of both the fifth harmonic signal and the seventh harmonic signal, one filter (a set of capacitors and ferrite beads) may be used. In this case, the capacitance of the capacitor is C [F], and the inductance of the ferrite bead is L [H]. Moreover, the intermediate frequency of the frequency and the seventh-order harmonic signal of the fifth harmonic signal and f _{x [Hz].} At this time, C and L may be determined so as to satisfy the following relationship.

そして、このような一組のコンデンサおよびフェライトビーズを図１に示す電源ピン４１および接地ピン５１にそれぞれ接続させればよい。 Then, such a set of capacitors and ferrite beads may be connected to the power supply pin 41 and the ground pin 51 shown in FIG.

なお、基本周波数の信号のレベルはフィルタによって低減させない。同様に、３次高調波信号のレベルもフィルタによって低減させない。３次高調波信号のレベルも低減させてしまうと、信号の波形が基本周波数の信号の波形（すなわち正弦波）に近くなってしまい、所望の波形とは異なる波形になってしまうからである。なお、基本周波数の信号および３次高調波信号のレベルを低減させなければ、矩形波にはならないものの、矩形波に近い波形が得られる。図２の下段に太線で示した波形が、基本周波数の信号および３次高調波信号の合成波形である。この合成波形は、矩形波ではないものの、矩形波に近い急峻な立ち上がりを示している。 The level of the fundamental frequency signal is not reduced by the filter. Similarly, the level of the third harmonic signal is not reduced by the filter. This is because if the level of the third harmonic signal is also reduced, the waveform of the signal becomes close to the waveform of the signal of the fundamental frequency (that is, a sine wave), resulting in a waveform different from the desired waveform. If the levels of the fundamental frequency signal and the third harmonic signal are not reduced, a rectangular wave is obtained, but a waveform close to a rectangular wave is obtained. A waveform indicated by a thick line in the lower part of FIG. 2 is a combined waveform of the fundamental frequency signal and the third harmonic signal. Although this composite waveform is not a rectangular wave, it shows a steep rise close to a rectangular wave.

本発明によれば、個々の配線６にフィルタを設けるのではなく、電源配線４２と電源ピン４１との間、および接地ピン５１と接地点との間にフィルタを設ける。従って、従来の構成に比べてフィルタとして用いられる部品数を削減することができる。 According to the present invention, a filter is not provided for each wiring 6 but a filter is provided between the power supply wiring 42 and the power supply pin 41 and between the ground pin 51 and the grounding point. Therefore, the number of parts used as a filter can be reduced as compared with the conventional configuration.

また、フィルタが備えるコンデンサの静電容量、およびフェライトビーズのインダクタンスを上述の式（数３、数４、または数６）を満足するように定めるので、５次や７次の高調波信号のレベルのみを低減させ、基本周波数の信号や３次高調波信号のレベルは低減させないようにすることができる。従って、画像データの信号やクロック信号の波形を、理想的な波形に近い（類似した）波形にすることができる。 Further, since the capacitance of the capacitor provided in the filter and the inductance of the ferrite bead are determined so as to satisfy the above formula (Equation 3, Equation 4, or Equation 6), the level of the fifth or seventh harmonic signal is determined. Can be reduced, and the level of the fundamental frequency signal and the third harmonic signal can be prevented from being reduced. Therefore, the waveform of the image data signal or the clock signal can be made to be a waveform similar to (similar to) an ideal waveform.

また、個々の配線６にフィルタが設けられていないので、パネルの背面に設けられる配線６のインピーダンスを所望の値にしやすい。以下、この点について説明する。図４は、配線６が配設されるＦＰＣに形成される銅箔を示す説明図である。図４（ａ）に示すように、パネル背面において、配線６が配設されるＦＰＣの基材上には銅箔２０１が形成されている。また、図４（ｂ）に示すように、銅箔２０１の上層には、絶縁膜２０２が形成され、絶縁膜２０２の上層に配線６が配置される。図４（ｂ）に示す例では、その配線６の上層にさらに絶縁膜２０２が形成され、その上に他の配線６が配置されている。また、その配線６の上層にさらに絶縁膜２０２が形成され、その上にまた別の配線６が配置されている。 Moreover, since the filter is not provided in each wiring 6, it is easy to make the impedance of the wiring 6 provided in the back surface of a panel into a desired value. Hereinafter, this point will be described. FIG. 4 is an explanatory view showing a copper foil formed on the FPC in which the wiring 6 is disposed. As shown in FIG. 4A, a copper foil 201 is formed on the base of the FPC on which the wiring 6 is disposed on the rear surface of the panel. Further, as shown in FIG. 4B, an insulating film 202 is formed on the upper layer of the copper foil 201, and the wiring 6 is disposed on the upper layer of the insulating film 202. In the example shown in FIG. 4B, an insulating film 202 is further formed in the upper layer of the wiring 6, and another wiring 6 is arranged thereon. Further, an insulating film 202 is further formed on the upper layer of the wiring 6, and another wiring 6 is disposed thereon.

このように配置された配線６のインピーダンスを所望のインピーダンス（例えば５０Ω）にする場合、配線６のインピーダンスが５０Ωになるように、配線６の幅、絶縁膜の厚み、絶縁膜の誘電率を定める。従来の構成では、配線上に図６に例示するようなフィルタが設けられていたため、配線の幅、絶縁膜の厚み、絶縁膜の誘電率以外にも、フィルタに含まれる抵抗やコンデンサの静電容量も考慮して、配線のインピーダンスが所望の値になるようにしなければならなかった。しかし、本発明では、配線にフィルタが設けられていないので、配線６のインピーダンスが所望の値になるように、配線６の幅、絶縁膜の厚み、絶縁膜の誘電率を定めればよい。従って、従来よりも、配線６のインピーダンスを所望の値にしやすくなる。 When the impedance of the wiring 6 arranged in this way is set to a desired impedance (for example, 50Ω), the width of the wiring 6, the thickness of the insulating film, and the dielectric constant of the insulating film are determined so that the impedance of the wiring 6 becomes 50Ω. . In the conventional configuration, since the filter illustrated in FIG. 6 is provided on the wiring, in addition to the width of the wiring, the thickness of the insulating film, and the dielectric constant of the insulating film, the resistance included in the filter and the electrostatic capacitance of the capacitor In consideration of the capacitance, the wiring impedance had to be set to a desired value. However, in the present invention, since no filter is provided in the wiring, the width of the wiring 6, the thickness of the insulating film, and the dielectric constant of the insulating film may be determined so that the impedance of the wiring 6 becomes a desired value. Therefore, it becomes easier to set the impedance of the wiring 6 to a desired value than before.

上記の実施の形態において、ソースドライバＩＣ３は、ドライバ装置に相当する。駆動ＩＣ５は、駆動部に相当する。電源ピン４１は、電圧供給端子に相当し、接地ピン５１は、電荷放出端子に相当する。コンデンサ８１およびフェライトビーズ８２を含むフィルタは、第１のフィルタに相当する。コンデンサ９１およびフェライトビーズ９２を含むフィルタは、第２のフィルタに相当する。 In the above embodiment, the source driver IC 3 corresponds to a driver device. The drive IC 5 corresponds to a drive unit. The power supply pin 41 corresponds to a voltage supply terminal, and the ground pin 51 corresponds to a charge discharge terminal. The filter including the capacitor 81 and the ferrite bead 82 corresponds to the first filter. The filter including the capacitor 91 and the ferrite bead 92 corresponds to the second filter.

また、上記の実施の形態では、フィルタとして、コンデンサとフェライトビーズの組み合わせを用いる場合を示した。図６（ａ）に示すように、抵抗とコンデンサの組み合わせをフィルタとして用いてもよい。あるいは、図６（ｃ）に示すように、フェライトビーズのみをフィルタとして用いてもよい。ただし、所望の周波数の信号のレベルを低減できるようにするという観点から、コンデンサとフェライトビーズの組み合わせをフィルタとすることが好ましい。 Further, in the above-described embodiment, the case where a combination of a capacitor and a ferrite bead is used as a filter is shown. As shown in FIG. 6A, a combination of a resistor and a capacitor may be used as a filter. Alternatively, as shown in FIG. 6C, only ferrite beads may be used as a filter. However, from the viewpoint of reducing the level of a signal having a desired frequency, it is preferable to use a combination of a capacitor and a ferrite bead as a filter.

また、上記の実施の形態では、液晶表示装置がＴＦＴ液晶表示装置である場合を示したが、本発明による駆動装置は、他の液晶表示装置にも適用可能である。例えば、複数の走査電極（透明電極）と、複数の信号電極（透明電極）とが互いに直交するように配置され、走査電極と信号電極との間に液晶層を挟持する液晶表示装置に対しても本発明を適用できる。このような液晶表示装置も、マトリクス状に配置された画素を有し、各行を選択され、選択された行の画素に電圧が印加されることにより画像を表示する。この液晶表示装置を駆動する場合、走査電極を走査する走査電極ドライバと、選択行の画像データに応じて各信号電極の電位を設定する信号電極ドライバとを用いる。この場合、配線を介して信号電極ドライバと接続される駆動ＩＣの構成を本発明のような構成とし、駆動ＩＣと信号電極ドライバとを接続させる配線上にフィルタを設けないようにしてもよい。 In the above embodiment, the liquid crystal display device is a TFT liquid crystal display device. However, the driving device according to the present invention can be applied to other liquid crystal display devices. For example, for a liquid crystal display device in which a plurality of scanning electrodes (transparent electrodes) and a plurality of signal electrodes (transparent electrodes) are arranged so as to be orthogonal to each other and a liquid crystal layer is sandwiched between the scanning electrodes and the signal electrodes The present invention can also be applied. Such a liquid crystal display device also has pixels arranged in a matrix, each row is selected, and an image is displayed by applying a voltage to the pixels in the selected row. When driving this liquid crystal display device, a scan electrode driver that scans the scan electrodes and a signal electrode driver that sets the potential of each signal electrode in accordance with image data of a selected row are used. In this case, the configuration of the drive IC connected to the signal electrode driver via the wiring may be configured as in the present invention, and the filter may not be provided on the wiring connecting the drive IC and the signal electrode driver.

本発明は、輻射の低減を実現する液晶表示装置の駆動装置に適用することができる。 The present invention can be applied to a driving device of a liquid crystal display device that realizes reduction of radiation.

駆動ＩＣと配線との接続部、およびソースドライバＩＣと配線との接続部の構成を示す説明図。Explanatory drawing which shows the structure of the connection part of drive IC and wiring, and the connection part of source driver IC and wiring. 矩形波および各周波数によって表される信号のレベルを示す説明図。Explanatory drawing which shows the level of the signal represented by a rectangular wave and each frequency. ５次高調波信号のレベルを低減するためのフィルタと、７次高調波信号を低減するためのフィルタとの組み合わせを示す説明図。Explanatory drawing which shows the combination of the filter for reducing the level of a 5th-order harmonic signal, and the filter for reducing a 7th-order harmonic signal. 配線が配置される領域に形成される銅箔を示す説明図。Explanatory drawing which shows the copper foil formed in the area | region where wiring is arrange | positioned. ＴＦＴ液晶表示装置およびその駆動装置が配置されたパネルの例を示す説明図。Explanatory drawing which shows the example of the panel by which the TFT liquid crystal display device and its drive device are arrange | positioned. 個々の配線上に設けられるフィルタの構成の例を示す説明図。Explanatory drawing which shows the example of a structure of the filter provided on each wiring. 従来の駆動ＩＣと配線との接続部、およびソースドライバＩＣと配線との接続部の構成を示す説明図。An explanatory view showing the composition of the connection part of the conventional drive IC and wiring, and the connection part of source driver IC and wiring. キャパシタや入力容量の充放電を行うときの理想的な電圧変化を示す説明図。Explanatory drawing which shows the ideal voltage change when charging / discharging a capacitor and input capacitance. 各周波数の信号のレベルが低減される状況を示す説明図。Explanatory drawing which shows the condition where the level of the signal of each frequency is reduced.

Explanation of symbols

３ソースドライバＩＣ
５駆動ＩＣ
６配線
３１接続部
３２出力バッファ
３３Ｎ型ＣＭＯＳ
３４Ｐ型ＣＭＯＳ
８１，９１コンデンサ
８２，９２フェライトビーズ 3 Source driver IC
5 Drive IC
6 Wiring 31 Connection 32 Output buffer 33 N-type CMOS
34 P-type CMOS
81,91 Capacitor 82,92 Ferrite beads

Claims

A drive device for a liquid crystal display device that has a plurality of pixels and displays an image by applying a voltage to the pixels,
A driver device for setting the potential of the transparent electrode corresponding to the pixel;
A drive unit that transmits a signal indicating image data and a control signal to the driver device;
The drive unit is
A voltage supply terminal to which a voltage is supplied from the power supply circuit;
A charge discharge terminal for discharging charges discharged by a wiring connecting the driver and the driver device;
A first filter disposed between a power supply wiring for supplying a voltage from the power supply circuit and the voltage supply terminal, and reducing a level of a signal having a predetermined frequency;
Is arranged between the ground point and the charge discharge terminal, viewed contains a second filter to reduce the level of the predetermined frequency and the same frequency of the signal,
Each of the first filter and the second filter has a capacitor and a ferrite bead connected in parallel,
The capacitance of the capacitor of the first filter and the capacitance of the capacitor of the second filter are equal, and the inductance of the ferrite bead of the first filter and the inductance of the ferrite bead of the second filter are equal,
Each of the signals transmitted from the driving unit to the driver device is a signal in which the level of the predetermined frequency is reduced by the first filter .

The frequency of the signal reducing the level and f _r, the electrostatic capacitance of the capacitor having the first and second filters is C, the inductance of the ferrite bead having first and second filters L And when
1 / √ (C · L) = _fr · 2π
The drive device for a liquid crystal display device according to claim 1 , wherein:

The first filter and the second filter each reduce the level of a signal of two types of frequencies,
The intermediate frequency of the two frequencies as f _x, the capacitance of the capacitor having the first and second filters is C, the inductance of the ferrite bead having first and second filters When L
1 / √ (C · L) = f _x · 2π
The drive device for a liquid crystal display device according to claim 1 , wherein:

The first filter and the second filter respectively reduce the level of a signal having a frequency of 5 · f, where f is a fundamental frequency of a signal transmitted from the drive unit to the driver device. driving device for a liquid crystal display device according to any one of the three.

The first filter and the second filter respectively reduce the level of a signal having a frequency of 7 · f, where f is a fundamental frequency of a signal transmitted from the drive unit to the driver device. driving device for a liquid crystal display device according to any one of the three.