JP4534657B2 - Self-excited step-down chopper regulator - Google Patents

Self-excited step-down chopper regulator Download PDF

Info

Publication number
JP4534657B2
JP4534657B2 JP2004232326A JP2004232326A JP4534657B2 JP 4534657 B2 JP4534657 B2 JP 4534657B2 JP 2004232326 A JP2004232326 A JP 2004232326A JP 2004232326 A JP2004232326 A JP 2004232326A JP 4534657 B2 JP4534657 B2 JP 4534657B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
circuit
turned
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004232326A
Other languages
Japanese (ja)
Other versions
JP2006050874A (en
Inventor
学 竹本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004232326A priority Critical patent/JP4534657B2/en
Publication of JP2006050874A publication Critical patent/JP2006050874A/en
Application granted granted Critical
Publication of JP4534657B2 publication Critical patent/JP4534657B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、自励式チョッパレギュレータに関し、特に自励式降圧チョッパレギュレータに関する。   The present invention relates to a self-excited chopper regulator, and more particularly to a self-excited step-down chopper regulator.

従来より、直流電圧の大きさを調整するためにいわゆるチョッパレギュレータが用いられてきた。自励式チョッパレギュレータは、スイッチ素子のオン/オフにより直流電力の変換・制御すなわち降圧あるいは昇圧を行なうものである。この自励式チョッパレギュレータは、いわゆるリップルコンバータと呼ばれるもので出力電圧の低下および上昇に応じて、スイッチ素子をオン/オフすることにより所定の値へと出力電圧の安定化を図るものである。   Conventionally, so-called chopper regulators have been used to adjust the magnitude of the DC voltage. The self-excited chopper regulator performs DC power conversion / control, that is, step-down or step-up by turning on / off a switching element. This self-excited chopper regulator is a so-called ripple converter, which stabilizes the output voltage to a predetermined value by turning on / off the switch element in accordance with a decrease and an increase in the output voltage.

しかしながら、このスイッチ素子のスイッチング周波数すなわち自励発振の発振周波数は、回路素子のばらつきや配線の引き回しの影響等により変動するおそれがあり、設計段階で意図した所望の発振周波数と異なる周波数によりスイッチ素子がオン/オフを実行するために所望の安定した出力特性が得られないという問題があった。   However, the switching frequency of this switch element, that is, the oscillation frequency of self-excited oscillation, may fluctuate due to variations in circuit elements, the influence of wiring routing, and the like. However, there is a problem that desired stable output characteristics cannot be obtained due to the on / off operation.

特開2003−70244号公報においては、スイッチ素子のオン/オフのタイミングを調整する回路を設けることにより、所望の発振周波数に調整し、安定した出力特性が得られる自励式チョッパレギュレータを開示している。   Japanese Patent Laid-Open No. 2003-70244 discloses a self-excited chopper regulator that provides a stable output characteristic by adjusting a desired oscillation frequency by providing a circuit that adjusts the on / off timing of a switching element. Yes.

図6は、従来の特開2003−70244号公報における自励式チョッパレギュレータ10を説明するブロック構成図である。   FIG. 6 is a block diagram illustrating a self-excited chopper regulator 10 in the conventional Japanese Patent Application Laid-Open No. 2003-70244.

図7は、従来の自励式チョッパレギュレータ10の具体的回路構成図である。   FIG. 7 is a specific circuit configuration diagram of a conventional self-excited chopper regulator 10.

図6を参照して、従来の自励式チョッパレギュレータについて説明する。自励式チョッパレギュレータ10は、ノードN0とノードN11との間に接続され、ノードN0と電気的に結合された入力電圧端子Vinに加えられた入力電圧をスイッチング動作により投入するスイッチ素子12と、スイッチ素子12に接続されてスイッチ素子12を駆動するドライブ回路14と、ノードN0と電気的に結合された入力電圧端子Vinに接続されてドライブ回路14を起動する起動回路16と、スイッチ素子12の出力に接続されてドライブ回路14に正帰還をかける帰還回路18と、ノードN4と電気的に結合された出力電圧端子VoutとノードN11との間に接続されて、スイッチ素子12がオンのときに電磁エネルギを蓄える直流リアクトルL1と、スイッチ素子12の出力と接地側のノードN1との間に接続されて、スイッチ素子12がオフのときの直流リアクトルL1の電磁エネルギによって電流が還流する還流ダイオードD1と、ノードN4と接続されて、直流リアクトルL1の出力電圧を検出して検出結果に基づきドライブ回路14に対して制御信号を出力する電圧検出回路20と、電圧検出回路20とドライブ回路14との間に接続され、電圧検出回路20からドライブ回路14に伝達する制御信号のタイミングを調整する検出タイミング調整回路22とを備える。   A conventional self-excited chopper regulator will be described with reference to FIG. A self-excited chopper regulator 10 is connected between a node N0 and a node N11, and includes a switch element 12 for switching on an input voltage applied to an input voltage terminal Vin electrically coupled to the node N0, and a switch Drive circuit 14 connected to element 12 for driving switch element 12, start circuit 16 connected to input voltage terminal Vin electrically connected to node N0 to start drive circuit 14, and output of switch element 12 Is connected between the output voltage terminal Vout electrically connected to the node N4 and the node N11 so that the switch element 12 is turned on. Connected between the DC reactor L1 for storing energy and the output of the switch element 12 and the node N1 on the ground side. Then, the current is recirculated by the electromagnetic energy of the DC reactor L1 when the switch element 12 is OFF, and the node N4 is connected to the return diode D1, and the output voltage of the DC reactor L1 is detected, and the drive circuit 14 is based on the detection result. A voltage detection circuit 20 that outputs a control signal to the control circuit, and a detection timing adjustment that is connected between the voltage detection circuit 20 and the drive circuit 14 and adjusts the timing of the control signal transmitted from the voltage detection circuit 20 to the drive circuit 14. A circuit 22.

入力電圧端子VinにコンデンサC1により平滑された直流電圧Viが加えられると、起動回路16によりドライブ回路14が起動する。ドライブ回路14の起動によってスイッチ素子12がオンし、スイッチ素子12の出力が上昇する。したがって、帰還回路18によってドライブ回路14に正帰還が掛かる。   When the DC voltage Vi smoothed by the capacitor C1 is applied to the input voltage terminal Vin, the drive circuit 14 is activated by the activation circuit 16. When the drive circuit 14 is activated, the switch element 12 is turned on, and the output of the switch element 12 increases. Therefore, positive feedback is applied to the drive circuit 14 by the feedback circuit 18.

同時に、直流リアクトルL1に電流が流れ、直線的に電流量が増加して、直流リアクトルL1を通じてコンデンサC3が充電され、出力電圧端子Voutの出力電圧が上昇する。   At the same time, a current flows through the DC reactor L1, the amount of current increases linearly, the capacitor C3 is charged through the DC reactor L1, and the output voltage at the output voltage terminal Vout increases.

スイッチ素子12がオンしている場合において、電圧検出回路20は、出力電圧端子Voutの出力電圧を検知し、出力電圧が所定の基準電圧を超えるのを検出すると、検出タイミング調整回路22を介してドライブ回路14をオフする信号を出力する。これによりスイッチ素子12がオフとなる。   When the switch element 12 is turned on, the voltage detection circuit 20 detects the output voltage of the output voltage terminal Vout, and detects that the output voltage exceeds a predetermined reference voltage via the detection timing adjustment circuit 22. A signal for turning off the drive circuit 14 is output. As a result, the switch element 12 is turned off.

スイッチ素子12がオフの期間中は、直流リアクトルL1に蓄えられた電磁エネルギによって電流が還流ダイオードD1を介して還流されて出力電圧端子Voutに接続された平滑コンデンサC3および負荷24に送られる。   While the switch element 12 is off, the current is recirculated through the free-wheeling diode D1 by the electromagnetic energy stored in the DC reactor L1, and sent to the smoothing capacitor C3 and the load 24 connected to the output voltage terminal Vout.

スイッチ素子12がオフしている場合において、電圧検出回路20は、出力電圧端子Voutの出力電圧を検知し、出力電圧が所定の基準電圧よりも下がるのを検出すると、検出タイミング調整回路22を介してドライブ回路14をオンする信号を出力する。これにより、再びスイッチ素子が12がオンする。   When the switch element 12 is off, the voltage detection circuit 20 detects the output voltage of the output voltage terminal Vout, and detects that the output voltage falls below a predetermined reference voltage, the detection timing adjustment circuit 22 To output a signal for turning on the drive circuit 14. Thereby, the switch element 12 is turned on again.

したがって、電圧検出回路20は、出力電圧端子Voutの電圧レベルを検出し、スイッチ素子12のオン/オフを制御する。これに伴い、出力電圧端子Voutに供給される出力電圧は所望の電圧に制御される。   Therefore, the voltage detection circuit 20 detects the voltage level of the output voltage terminal Vout and controls on / off of the switch element 12. Accordingly, the output voltage supplied to the output voltage terminal Vout is controlled to a desired voltage.

図7を参照して、従来の自励式チョッパレギュレータの回路構成の接続関係について説明する。スイッチ素子12は、トランジスタTR4で構成される。トランジスタTR4は、エミッタ側がノードN0と接続され、コレクタ側がノードN11と接続され、ベース側がノードN2と接続される。ドライブ回路14は、トランジスタTR3と、抵抗R7およびR8とで構成される。トランジスタTR3は、エミッタ側がノードN1と接続され、コレクタ側が抵抗R7を介してノードN2と接続される。そしてベース側がノードN3と接続される。抵抗R8は、ノードN0とノードN2との間に接続される。起動回路16は、抵抗R9で構成される。抵抗R9は、ノードN0とノードN3との間に接続される。帰還回路18は、コンデンサC2と、抵抗R10とで構成される。コンデンサC2と、抵抗R10は、ノードN11とノードN3との間に直列に接続される。電圧検出回路20は、抵抗R5,R6と、シャントレギュレータU1と、コンデンサC4とで構成される。抵抗R5は、ノードN4とノードN8との間に接続される。コンデンサC4は、ノードN7とノードN8との間に接続される。抵抗R6は、ノードN1とノードN8との間に接続される。シャントレギュレータU1は、ノードN8の電圧に応じて動作し、カソード側がノードN7と接続され、アノード側がノードN1と接続される。検出タイミング調整回路22は、トランジスタTR1,TR2と、抵抗R2〜R4と、可変抵抗VR1とで構成される。トランジスタTR2はPNP型バイポーラトランジスタであり、エミッタ側がノードN4と接続され、コレクタ側が抵抗R2を介してノードN6と接続され、ベース側がノードN5と接続される。抵抗R3は、ノードN4とノードN5との間に接続される。抵抗R4は、ノードN5とノードN7との間に接続される。トランジスタTR1はNPN型バイポーラトランジスタであり、エミッタ側がノードN1と接続され、コレクタ側がノードN3と接続される。ベース側がノードN6と接続される。可変抵抗VR1は、ノードN6とノードN1との間に接続される。   With reference to FIG. 7, the connection relation of the circuit configuration of the conventional self-excited chopper regulator will be described. The switch element 12 includes a transistor TR4. Transistor TR4 has an emitter side connected to node N0, a collector side connected to node N11, and a base side connected to node N2. The drive circuit 14 includes a transistor TR3 and resistors R7 and R8. Transistor TR3 has an emitter side connected to node N1, and a collector side connected to node N2 via resistor R7. The base side is connected to the node N3. Resistor R8 is connected between nodes N0 and N2. The starting circuit 16 is configured by a resistor R9. Resistor R9 is connected between nodes N0 and N3. The feedback circuit 18 includes a capacitor C2 and a resistor R10. Capacitor C2 and resistor R10 are connected in series between nodes N11 and N3. The voltage detection circuit 20 includes resistors R5 and R6, a shunt regulator U1, and a capacitor C4. Resistor R5 is connected between nodes N4 and N8. Capacitor C4 is connected between nodes N7 and N8. Resistor R6 is connected between nodes N1 and N8. The shunt regulator U1 operates according to the voltage of the node N8, the cathode side is connected to the node N7, and the anode side is connected to the node N1. The detection timing adjustment circuit 22 includes transistors TR1 and TR2, resistors R2 to R4, and a variable resistor VR1. The transistor TR2 is a PNP bipolar transistor, the emitter side is connected to the node N4, the collector side is connected to the node N6 via the resistor R2, and the base side is connected to the node N5. Resistor R3 is connected between nodes N4 and N5. Resistor R4 is connected between nodes N5 and N7. The transistor TR1 is an NPN bipolar transistor, the emitter side is connected to the node N1, and the collector side is connected to the node N3. The base side is connected to node N6. Variable resistor VR1 is connected between nodes N6 and N1.

出力電圧端子Voutの電圧は、抵抗R5およびR6で分圧され、ノードN8に供給される。この分圧された電圧が、シャントレギュレータU1の基準電圧すなわちしきい値電圧よりも低くなると、シャントレギュレータU1はオフとなる。   The voltage at the output voltage terminal Vout is divided by the resistors R5 and R6 and supplied to the node N8. When the divided voltage becomes lower than the reference voltage of the shunt regulator U1, that is, the threshold voltage, the shunt regulator U1 is turned off.

シャントレギュレータU1がオフとなると、検出タイミング調整回路22において、バイアス抵抗R4を通じて流れていたベース電流が遮断されるために入力トランジスタTR2はオフとなる。入力トランジスタTR2がオフになると、出力トランジスタTR1は、結合抵抗R2を通じて流れ込んでいたベース電流が遮断されるためにオフとなるが、ベース蓄積電荷が可変抵抗VR1を通じて放電されるまでに時間遅れが生ずる。出力トランジスタTR1がオフとなると、ドライブ回路14において、トランジスタTR3は、抵抗R9を介してベース電流が流れるためにオンとなる。ドライブ回路14のトランジスタTR3がオンとなるとスイッチ素子12のトランジスタTR4は抵抗R7を介してベース電流が流れるためにオンとなる。   When the shunt regulator U1 is turned off, in the detection timing adjustment circuit 22, the base current flowing through the bias resistor R4 is cut off, so that the input transistor TR2 is turned off. When the input transistor TR2 is turned off, the output transistor TR1 is turned off because the base current flowing through the coupling resistor R2 is cut off, but there is a time delay until the base accumulated charge is discharged through the variable resistor VR1. . When the output transistor TR1 is turned off, in the drive circuit 14, the transistor TR3 is turned on because the base current flows through the resistor R9. When the transistor TR3 of the drive circuit 14 is turned on, the transistor TR4 of the switch element 12 is turned on because a base current flows through the resistor R7.

したがって、直流リアクトルL1を通じてコンデンサC3が充電され、出力電圧端子Voutへの出力電圧が上昇することとなる。   Therefore, the capacitor C3 is charged through the DC reactor L1, and the output voltage to the output voltage terminal Vout increases.

一方、出力電圧端子Voutの電圧が上昇すると前述したのと逆の動作過程が生じることとなる。   On the other hand, when the voltage at the output voltage terminal Vout increases, an operation process opposite to that described above occurs.

具体的には、ノードN8に供給される分圧された電圧がシャントレギュレータU1の検出電圧すなわち基準電圧よりも高くなると、シャントレギュレータU1がオンする。   Specifically, when the divided voltage supplied to the node N8 becomes higher than the detection voltage of the shunt regulator U1, that is, the reference voltage, the shunt regulator U1 is turned on.

シャントレギュレータU1がオンとなると、検出タイミング調整回路22において、バイアス抵抗R3の電圧降下が大きくなって、抵抗R4を介して入力トランジスタTR2のベース電流が流れるために入力トランジスタTR2はオンとなる。入力トランジスタTR2がオンになると、出力トランジスタTR1もオンする。   When the shunt regulator U1 is turned on, the voltage drop of the bias resistor R3 increases in the detection timing adjustment circuit 22, and the base current of the input transistor TR2 flows through the resistor R4, so that the input transistor TR2 is turned on. When the input transistor TR2 is turned on, the output transistor TR1 is also turned on.

出力トランジスタTR1がオンすると、ドライブ回路14のトランジスタTR3はオフとなる。これに伴いスイッチ素子12のトランジスタTR4もオフとなり、出力電圧端子Voutの出力電圧は下降する。   When the output transistor TR1 is turned on, the transistor TR3 of the drive circuit 14 is turned off. As a result, the transistor TR4 of the switch element 12 is also turned off, and the output voltage at the output voltage terminal Vout drops.

このようにしてスイッチ素子12のトランジスタTR4は、一連のフィードバックループの遅延時間で定まる一定の周波数でスイッチング動作を繰返し、出力電圧端子Voutの出力電圧は一定に保たれる。   In this way, the transistor TR4 of the switch element 12 repeats the switching operation at a constant frequency determined by the delay time of a series of feedback loops, and the output voltage of the output voltage terminal Vout is kept constant.

この従来の自励式チョッパレギュレータ10のスイッチング周波数すなわち発振周波数は、出力トランジスタTR1のベース蓄積電荷の放電時間と相関関係があるため可変抵抗VR1の抵抗値を調整することにより、発振周波数を調整することができる。具体的には可変抵抗VR1の抵抗値を小さくすると、出力トランジスタTR1のベース蓄積電荷の放電時間が短くなるので遅延時間が短くなり結果的に自励式チョッパレギュレータの発振周波数は高くなる。一方、可変抵抗VR1の抵抗値を大きくすると、出力トランジスタTR1のベース蓄積電荷の放電時間が長くなるため、遅延時間が長くなり結果的に自励式チョッパレギュレータの発振周波数は低くなることとなる。
特開2003−70244号公報
Since the switching frequency, that is, the oscillation frequency of the conventional self-excited chopper regulator 10 is correlated with the discharge time of the base accumulated charge of the output transistor TR1, the oscillation frequency is adjusted by adjusting the resistance value of the variable resistor VR1. Can do. Specifically, when the resistance value of the variable resistor VR1 is decreased, the discharge time of the base accumulated charge of the output transistor TR1 is shortened, so that the delay time is shortened and as a result, the oscillation frequency of the self-excited chopper regulator is increased. On the other hand, when the resistance value of the variable resistor VR1 is increased, the discharge time of the base accumulated charge of the output transistor TR1 becomes longer, so that the delay time becomes longer and consequently the oscillation frequency of the self-excited chopper regulator becomes lower.
JP 2003-70244 A

一方で、近年、機器の低消費電力化が叫ばれ、機器の駆動電圧は低電圧化の傾向にある。したがって、自励式チョッパレギュレータの出力電圧についても低電圧で安定した電圧を供給する必要がある。   On the other hand, in recent years, there has been a call for lower power consumption of devices, and the drive voltage of devices tends to be lower. Therefore, it is necessary to supply a stable voltage at a low voltage as the output voltage of the self-excited chopper regulator.

しかしながら、上述した図6および図7の構成における電圧検出回路および検出タイミング調整回路は、ともに出力電圧端子Voutに供給される出力電圧を動作電圧として駆動する構成である。したがって、出力電圧の設定値が低いときでも正常に動作させることが必要となるが、実際には出力電圧をある程度以上に設定しなければ正常な動作に支障をきたす恐れがある。   However, the voltage detection circuit and the detection timing adjustment circuit in the configuration of FIGS. 6 and 7 described above are both configured to drive the output voltage supplied to the output voltage terminal Vout as the operating voltage. Accordingly, it is necessary to operate normally even when the set value of the output voltage is low. However, in actuality, there is a risk that normal operation will be hindered unless the output voltage is set to a certain level.

具体的には、検出タイミング調整回路22を正常に動作させるためには、トランジスタTR1のベース−エミッタ間電圧VBE1、抵抗R2に掛かる両端電圧VR2およびトランジスタTR2のコレクタ−エミッタ間電圧VCE2の和すなわちVBE1+VR2+VCE2以上の電圧を動作電圧として確保する必要がある。   Specifically, in order for the detection timing adjustment circuit 22 to operate normally, the sum of the base-emitter voltage VBE1 of the transistor TR1, the voltage VR2 across the resistor R2 and the collector-emitter voltage VCE2 of the transistor TR2, that is, VBE1 + VR2 + VCE2 It is necessary to secure the above voltage as an operating voltage.

また、シャントレギュレータU1を正常に動作させるためには、基準電圧VK、抵抗R3に掛かる両端電圧VR3およびトランジスタTR2のベース−エミッタ間電圧VBE2の和すなわち、VK+VR3+VBE2以上の電圧を動作電圧として確保する必要がある。   In order to operate the shunt regulator U1 normally, it is necessary to ensure the sum of the reference voltage VK, the voltage VR3 across the resistor R3 and the base-emitter voltage VBE2 of the transistor TR2, that is, a voltage equal to or higher than VK + VR3 + VBE2. There is.

したがって、たとえばシャントレギュレータU1について、基準電圧VK(=1.24V)で正常に動作させるためにはそれ以上の動作電圧が要求され、出力電圧端子Voutの出力電圧がそれ以下の場合には正常に動作させることができない。   Therefore, for example, the shunt regulator U1 requires a higher operating voltage in order to operate normally at the reference voltage VK (= 1.24V), and normally when the output voltage at the output voltage terminal Vout is lower than that. It cannot be operated.

本発明は、上記のような問題を解決するためになされたものであって、低電圧出力である場合においても、発振周波数を所望の周波数に調整して、安定した出力電圧を供給することが可能な自励式降圧チョッパレギュレータを提供することを目的とする。   The present invention has been made to solve the above-described problems, and even when the output voltage is low, the oscillation frequency is adjusted to a desired frequency and a stable output voltage can be supplied. An object is to provide a possible self-excited step-down chopper regulator.

本発明にかかる自励式降圧チョッパレギュレータは、入力電圧をスイッチングするスイッチ素子と、スイッチ素子を駆動するドライブ回路と、出力電圧を検出してドライブ回路を制御する信号を出力する電圧検出回路と、電圧検出回路とドライブ回路との間に設けられ、ドライブ回路を制御する信号を出力するタイミング調整回路とを備える。電圧検出回路およびタイミング調整回路は、入力電圧の供給を受けて動作する。タイミング調整回路は、電圧検出回路の出力に基づいてスイッチングする第1のトランジスタと、第1のトランジスタのスイッチングに応答して動作する第2のトランジスタとを含む。第1のトランジスタは、ベースが電圧検出回路に接続され、コレクタが第2のトランジスタのベースに接続されるとともに、エミッタに出力電圧が印加される。第2のトランジスタは、エミッタがスイッチ素子の入力側に接続されるとともにベースがバイアス抵抗を介してスイッチ素子の入力側に接続され、コレクタがドライブ回路に接続される。 A self-excited step-down chopper regulator according to the present invention includes a switch element that switches an input voltage, a drive circuit that drives the switch element, a voltage detection circuit that detects an output voltage and outputs a signal for controlling the drive circuit, and a voltage And a timing adjustment circuit that is provided between the detection circuit and the drive circuit and outputs a signal for controlling the drive circuit. The voltage detection circuit and the timing adjustment circuit operate upon receiving an input voltage. The timing adjustment circuit includes a first transistor that switches based on an output of the voltage detection circuit, and a second transistor that operates in response to switching of the first transistor. The first transistor has a base connected to the voltage detection circuit, a collector connected to the base of the second transistor, and an output voltage applied to the emitter. The second transistor has an emitter connected to the input side of the switch element, a base connected to the input side of the switch element via a bias resistor, and a collector connected to the drive circuit.

特に、ドライブ回路は、第2のトランジスタのスイッチングに応答して、調整可能なタイミングで駆動される、スイッチ素子を駆動するための第3のトランジスタを含む。   In particular, the drive circuit includes a third transistor for driving the switch element that is driven at an adjustable timing in response to switching of the second transistor.

特に、タイミング調整回路は、第3のトランジスタの蓄積電荷の放電時間を調整する調整手段を含む。   In particular, the timing adjustment circuit includes adjustment means for adjusting the discharge time of the accumulated charge of the third transistor.

好ましくは、電圧検出回路は、出力電圧に基づいて生成される電圧に応じて動作するシャントレギュレータを含む。シャントレギュレータは、バイアス抵抗を介して入力電圧の供給を受ける。   Preferably, the voltage detection circuit includes a shunt regulator that operates in accordance with a voltage generated based on the output voltage. The shunt regulator is supplied with an input voltage via a bias resistor.

本発明にかかる自励式降圧チョッパレギュレータの電圧検出回路およびタイミング調整回路は、入力電圧の供給を受けて動作する。したがって、出力電圧が低電圧である場合においても、入力電圧を動作電圧とするため安定した出力電圧を供給する点で動作安定性を確保することができる。 The voltage detection circuit and the timing adjustment circuit of the self-excited step-down chopper regulator according to the present invention operate upon receiving an input voltage. Therefore, even when the output voltage is a low voltage, the operational stability can be ensured in that a stable output voltage is supplied because the input voltage is the operating voltage.

以下、この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰返さない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.

図1は、本発明の実施の形態に従う自励式降圧チョッパレギュレータ1のブロック構成図である。   FIG. 1 is a block configuration diagram of a self-excited step-down chopper regulator 1 according to an embodiment of the present invention.

図1を参照して、本発明の実施の形態に従う自励式降圧チョッパレギュレータ1は、図6で説明した従来の自励式チョッパレギュレータ10と比較して、電圧検出回路20が入力電圧の入力を受けて動作し、さらに検出タイミング調整回路22を検出タイミング調整回路21に置換するとともに、入力電圧の入力を受けて動作する点が異なる。その他の点は図6および図7で説明したのと同様である。   Referring to FIG. 1, self-excited step-down chopper regulator 1 according to the embodiment of the present invention has a voltage detection circuit 20 receiving an input voltage as compared with conventional self-excited chopper regulator 10 described in FIG. Further, the detection timing adjustment circuit 22 is replaced with the detection timing adjustment circuit 21, and the operation is performed in response to the input of the input voltage. The other points are the same as described with reference to FIGS.

本発明においては、電圧検出回路20および検出タイミング調整回路21が入力電圧を動作電圧として動作する場合について説明する。   In the present invention, the case where the voltage detection circuit 20 and the detection timing adjustment circuit 21 operate using the input voltage as an operating voltage will be described.

図2は、図1で説明した自励式降圧チョッパレギュレータ1の具体的回路図である。   FIG. 2 is a specific circuit diagram of the self-excited step-down chopper regulator 1 described in FIG.

電圧検出回路20は、抵抗R5,R6,R11と、シャントレギュレータU1と、コンデンサC4とを含む。接続関係については、図7で説明したのと同様であるのでその詳細な説明は繰り返さない。なお、抵抗R11は、入力電圧端子Vinと電気的に結合されたノードN0とノードN7との間に接続される。これに伴い、電圧検出回路20は、入力電圧Viを動作電圧として駆動する。   Voltage detection circuit 20 includes resistors R5, R6, R11, a shunt regulator U1, and a capacitor C4. Since the connection relationship is the same as that described in FIG. 7, detailed description thereof will not be repeated. Resistor R11 is connected between nodes N0 and N7, which are electrically coupled to input voltage terminal Vin. Accordingly, the voltage detection circuit 20 drives the input voltage Vi as an operating voltage.

検出タイミング調整回路21は、抵抗R2,R12〜R14と、可変抵抗VR1と、トランジスタTR2,TR5とを含む。   The detection timing adjustment circuit 21 includes resistors R2 and R12 to R14, a variable resistor VR1, and transistors TR2 and TR5.

トランジスタTR5は、コレクタ側がノードN5と接続され、エミッタ側は抵抗R12を介してノードN4と接続される。またベース側は、電圧検出回路20からの出力信号の出力ノードN7と接続される。可変抵抗VR1は、ノードN3とノードN1との間に接続される。トランジスタTR2は、エミッタ側がノードN0と接続され、コレクタ側が抵抗R2を介してノードN3と接続される。またベース側は、抵抗R14を介してノードN5と接続される。抵抗R13は、ノードN0とノードN5との間に接続される。これに伴い、検出タイミング調整回路21は、入力電圧Viを動作電圧として駆動する。   Transistor TR5 has a collector side connected to node N5 and an emitter side connected to node N4 via resistor R12. The base side is connected to an output node N7 of an output signal from the voltage detection circuit 20. Variable resistor VR1 is connected between nodes N3 and N1. Transistor TR2 has an emitter side connected to node N0 and a collector side connected to node N3 via resistor R2. The base side is connected to the node N5 through the resistor R14. Resistor R13 is connected between nodes N0 and N5. Accordingly, the detection timing adjustment circuit 21 drives the input voltage Vi as an operating voltage.

ドライブ回路14は、トランジスタTR3と、抵抗R7,R8とを含む。その接続関係については、図7で示したのと同様であるのでその詳細な説明は繰り返さない。なお、ドライブ回路14は、ノードN3から検出タイミング調整回路21からの信号の入力を受ける。また、帰還回路18は、コンデンサC2と、抵抗R10とを含む。その接続関係については、図7で示したのと同様であるのでその詳細な説明は繰り返さない。なお、検出タイミング調整回路21には図7の検出タイミング調整回路22におけるトランジスタTR1と同様の働きをするものではないが、ドライブ回路14のトランジスタTR3が同様の働きを実行する。検出タイミング調整回路21は、検出タイミング調整回路22と比較して、トランジスタTR5がさらに設けられている。これにより、電圧検出回路20の出力信号が一度論理反転する。そこで、検出タイミング調整回路21では、トランジスタTR1とTR3とが同じNPN型バイポーラトランジスタであることを利用して、トランジスタTR1を省いて、トランジスタTR3にトランジスタTR1の役割をさせている。また、同時にトランジスタTR1とトランジスタTR5とで二度行なっていた論理反転を一度に減らすことによって、論理反転の数を同じにしている。トランジスタTR5を追加した分、トランジスタTR1を省いているため、回路の構成要素としてトランジスタの個数は変わらない。   Drive circuit 14 includes a transistor TR3 and resistors R7 and R8. Since the connection relationship is the same as that shown in FIG. 7, detailed description thereof will not be repeated. Drive circuit 14 receives a signal from detection timing adjustment circuit 21 from node N3. Feedback circuit 18 includes a capacitor C2 and a resistor R10. Since the connection relationship is the same as that shown in FIG. 7, detailed description thereof will not be repeated. The detection timing adjustment circuit 21 does not function in the same manner as the transistor TR1 in the detection timing adjustment circuit 22 in FIG. 7, but the transistor TR3 in the drive circuit 14 performs the same function. Compared with the detection timing adjustment circuit 22, the detection timing adjustment circuit 21 is further provided with a transistor TR5. Thereby, the output signal of the voltage detection circuit 20 is logically inverted once. Therefore, in the detection timing adjustment circuit 21, the transistor TR1 is omitted by utilizing the fact that the transistors TR1 and TR3 are the same NPN bipolar transistor, and the transistor TR3 serves as the transistor TR1. At the same time, the number of logic inversions is made the same by reducing the logic inversions performed twice in the transistors TR1 and TR5 at a time. Since the transistor TR1 is omitted by the addition of the transistor TR5, the number of transistors is not changed as a circuit component.

次に、本発明の実施の形態に従う自励式降圧チョッパレギュレータ1の動作について説明する。   Next, the operation of self-excited step-down chopper regulator 1 according to the embodiment of the present invention will be described.

電源が投入されると、抵抗R11を介してシャントレギュレータU1のカソード側が「H」レベルとなる。これに伴い、トランジスタTR5にベース電流が流れ、トランジスタTR5がオンする。トランジスタTR5のオンに伴い、トランジスタTR2のベース電流が抵抗R14を介して流れ、トランジスタTR2もオンする。   When the power is turned on, the cathode side of the shunt regulator U1 becomes “H” level via the resistor R11. Accordingly, a base current flows through the transistor TR5 and the transistor TR5 is turned on. As the transistor TR5 is turned on, the base current of the transistor TR2 flows through the resistor R14, and the transistor TR2 is also turned on.

トランジスタTR2のオンにより、抵抗R2を介してトランジスタTR3に対してベース電流が流れる。したがって、ドライブ回路14のトランジスタTR3がオンする。ドライブ回路14のトランジスタTR3のオンにより、スイッチ素子12のトランジスタTR4がオンし、出力電圧端子Voutの電圧レベルが上昇する。なお、電圧検出回路20は、入力電圧Viを動作電圧として起動しているため、抵抗R11が起動回路の役割を果たすようになり、それによって図7に設けられていた起動回路は省かれている。   When the transistor TR2 is turned on, a base current flows to the transistor TR3 via the resistor R2. Therefore, the transistor TR3 of the drive circuit 14 is turned on. When the transistor TR3 of the drive circuit 14 is turned on, the transistor TR4 of the switch element 12 is turned on, and the voltage level of the output voltage terminal Vout increases. Since the voltage detection circuit 20 is activated using the input voltage Vi as an operating voltage, the resistor R11 plays the role of the activation circuit, whereby the activation circuit provided in FIG. 7 is omitted. .

出力電圧の分圧値がシャントレギュレータU1の基準電圧(しきい値電圧)を超えると、シャントレギュレータU1のカソード側が「L」レベルとなり、トランジスタTR5がオフする。トランジスタTR5のオフに伴い、トランジスタTR2,TR3がそれぞれオフし、スイッチ素子12のトランジスタTR4がオフして出力電圧端子Voutの電圧レベルが下降する。   When the divided value of the output voltage exceeds the reference voltage (threshold voltage) of the shunt regulator U1, the cathode side of the shunt regulator U1 becomes “L” level, and the transistor TR5 is turned off. As the transistor TR5 is turned off, the transistors TR2 and TR3 are turned off, the transistor TR4 of the switch element 12 is turned off, and the voltage level of the output voltage terminal Vout decreases.

また、出力電圧の分圧値がシャントレギュレータU1の基準電圧(しきい値電圧)より低くなると、シャントレギュレータU1はオフする。これに伴い、シャントレギュレータのカソード側が「H」レベルとなり、トランジスタTR5がオンする。トランジスタTR5のオンに伴い、トランジスタTR2,TR3がそれぞれオンし、スイッチ素子12のトランジスタTR4がオンして出力電圧端子Voutの電圧レベルが上昇する。   Further, when the divided value of the output voltage becomes lower than the reference voltage (threshold voltage) of the shunt regulator U1, the shunt regulator U1 is turned off. Accordingly, the cathode side of the shunt regulator becomes “H” level, and the transistor TR5 is turned on. As the transistor TR5 is turned on, the transistors TR2 and TR3 are turned on, the transistor TR4 of the switch element 12 is turned on, and the voltage level of the output voltage terminal Vout increases.

このようにしてスイッチ素子12のトランジスタTR4は、一連のフィードバックループの遅延時間で定まる一定の周波数でスイッチング動作を繰返し、出力電圧端子Voutの出力電圧は一定に保たれる。   In this way, the transistor TR4 of the switch element 12 repeats the switching operation at a constant frequency determined by the delay time of a series of feedback loops, and the output voltage of the output voltage terminal Vout is kept constant.

本発明の実施の形態に従う自励式降圧チョッパレギュレータ1のスイッチング周波数すなわち発振周波数は、トランジスタTR3のベース蓄積電荷の放電時間と相関関係があるため可変抵抗VR1の抵抗値を調整することにより、発振周波数を調整することができる。具体的には可変抵抗VR1の抵抗値を小さくすると、トランジスタTR3のベース蓄積電荷の放電時間が短くなるので遅延時間が短くなり結果的に自励式降圧チョッパレギュレータの発振周波数は高くなる。一方、可変抵抗VR1の抵抗値を大きくすると、トランジスタTR3のベース蓄積電荷の放電時間が長くなるため、遅延時間が長くなり結果的に自励式降圧チョッパレギュレータの発振周波数は低くなることとなる。この点については、従来の構成と同様である。   Since the switching frequency, that is, the oscillation frequency of self-excited step-down chopper regulator 1 according to the embodiment of the present invention has a correlation with the discharge time of the base accumulated charge of transistor TR3, the oscillation frequency is adjusted by adjusting the resistance value of variable resistor VR1. Can be adjusted. Specifically, when the resistance value of the variable resistor VR1 is decreased, the discharge time of the base accumulated charge of the transistor TR3 is shortened, so that the delay time is shortened, and as a result, the oscillation frequency of the self-excited step-down chopper regulator is increased. On the other hand, when the resistance value of the variable resistor VR1 is increased, the discharge time of the base accumulated charge of the transistor TR3 becomes longer, so that the delay time becomes longer and consequently the oscillation frequency of the self-excited step-down chopper regulator becomes lower. This is the same as the conventional configuration.

本発明の実施の形態に従う自励式降圧チョッパレギュレータ1の構成により、シャントレギュレータの基準電圧Vref(しきい値電圧)が低電圧である場合においても、入力電圧(≫出力電圧)を用いて電圧検出回路20および検出タイミング調整回路21を駆動することが可能であるため、正常に動作させることが可能であり、所望の発振周波数に制御することができる。   With the configuration of the self-excited step-down chopper regulator 1 according to the embodiment of the present invention, even when the reference voltage Vref (threshold voltage) of the shunt regulator is low, voltage detection is performed using the input voltage (>> output voltage). Since the circuit 20 and the detection timing adjustment circuit 21 can be driven, the circuit 20 and the detection timing adjustment circuit 21 can be operated normally, and can be controlled to a desired oscillation frequency.

図3は、基準電圧Vref(=1.24ボルト)のシャントレギュレータを用いて出力電圧を出力する場合の負荷変動特性を説明する図である。   FIG. 3 is a diagram for explaining the load fluctuation characteristics when the output voltage is output using the shunt regulator of the reference voltage Vref (= 1.24 volts).

図3に示されるように、低電圧出力の自励式降圧チョッパレギュレータにおいても、負荷特性が変動すなわち負荷電流が変化した場合においても所望の低電圧(1.24V)を維持し続けることが可能となっている。   As shown in FIG. 3, even in a low voltage output self-excited step-down chopper regulator, it is possible to continue to maintain a desired low voltage (1.24 V) even when the load characteristics fluctuate, that is, the load current changes. It has become.

図4は、可変抵抗VR1の抵抗値を調整した場合の発振周波数の変動を説明する図である。   FIG. 4 is a diagram for explaining the fluctuation of the oscillation frequency when the resistance value of the variable resistor VR1 is adjusted.

図4に示されるように、可変抵抗VR1の抵抗値を調整することにより発振周波数が線形に変動している図が示されている。すなわち、抵抗値を調整することにより所望の発振周波数に調整することができる。   As shown in FIG. 4, a diagram is shown in which the oscillation frequency varies linearly by adjusting the resistance value of the variable resistor VR1. That is, it is possible to adjust to a desired oscillation frequency by adjusting the resistance value.

すなわち、本願の実施の形態に従う低電圧出力の自励式降圧チョッパレギュレータにおいて、入力電圧を動作電圧とすることにより線形にすなわち正常に制御させることが可能となっている。   In other words, the low voltage output self-excited step-down chopper regulator according to the embodiment of the present application can be controlled linearly, that is, normally, by using the input voltage as the operating voltage.

図5は、スイッチ素子をバイポーラトランジスタからMOSトランジスタに置換した場合の自励式降圧チョッパレギュレータ1#の回路構成図である。   FIG. 5 is a circuit configuration diagram of self-excited step-down chopper regulator 1 # when the switching element is replaced from a bipolar transistor to a MOS transistor.

図5を参照して、自励式降圧チョッパレギュレータ1♯について説明する。自励式降圧チョッパレギュレータ1♯は、スイッチ素子12をスイッチ素子12#に置換し、ドライブ回路14をドライブ回路15に置換した点が自励式降圧チョッパレギュレータ1と異なる。さらに、検出タイミング調整回路21を検出タイミング調整回路23に置換している。その他の点は同様であるのでその詳細な説明は繰り返さない。   A self-excited step-down chopper regulator 1 # will be described with reference to FIG. Self-excited step-down chopper regulator 1 # differs from self-excited step-down chopper regulator 1 in that switch element 12 is replaced with switch element 12 # and drive circuit 14 is replaced with drive circuit 15. Further, the detection timing adjustment circuit 21 is replaced with a detection timing adjustment circuit 23. Since the other points are the same, detailed description thereof will not be repeated.

スイッチ素子12#は、MOSトランジスタTR4#を含む。検出タイミング調整回路23は、トランジスタTR2のベース側の抵抗R14を除いた点がことなる。その他の点は同様であるのでその詳細な説明は繰り返さない。   Switch element 12 # includes a MOS transistor TR4 #. The detection timing adjustment circuit 23 is different in that the resistor R14 on the base side of the transistor TR2 is excluded. Since the other points are the same, detailed description thereof will not be repeated.

ドライブ回路15は、トランジスタTR3,TR6,TR7と、抵抗R12,R15,R16と、コンデンサC5とを含む。   Drive circuit 15 includes transistors TR3, TR6, TR7, resistors R12, R15, R16, and a capacitor C5.

トランジスタTR7は、コレクタ側がノードN0と接続され、エミッタ側がノードN2と接続される。またベース側は抵抗R15を介してノードN0と接続される。トランジスタTR6は、エミッタ側がノードN2と接続され、コレクタ側がノードN10と接続される。ベース側はノードN9と接続される。トランジスタTR3は、エミッタ側がノードN1と接続され、コレクタ側が抵抗R16を介してノードN9と接続される。ベース側はノードN3と接続される。抵抗R12は、ノードN1とノードN10との間に接続される。コンデンサC5は、ノードN1とノードN10との間に抵抗R12と並列に接続される。   Transistor TR7 has a collector side connected to node N0 and an emitter side connected to node N2. The base side is connected to the node N0 through the resistor R15. Transistor TR6 has an emitter side connected to node N2 and a collector side connected to node N10. The base side is connected to the node N9. Transistor TR3 has an emitter side connected to node N1 and a collector side connected to node N9 via resistor R16. The base side is connected to the node N3. Resistor R12 is connected between nodes N1 and N10. Capacitor C5 is connected in parallel with resistor R12 between nodes N1 and N10.

電源が投入されると、抵抗R11を介してシャントレギュレータU1のカソード側が「H」レベルとなる。これに伴い、トランジスタTR5にベース電流が流れ、トランジスタTR5がオンする。トランジスタTR5のオンに伴い、トランジスタTR2のベース電流が抵抗R13を介して流れ、トランジスタTR2もオンする。   When the power is turned on, the cathode side of the shunt regulator U1 becomes “H” level via the resistor R11. Accordingly, a base current flows through the transistor TR5 and the transistor TR5 is turned on. As the transistor TR5 is turned on, the base current of the transistor TR2 flows through the resistor R13, and the transistor TR2 is also turned on.

トランジスタTR2のオンにより、抵抗R2を介してトランジスタTR3に対してベース電流が流れる。したがって、ドライブ回路15のトランジスタTR3がオンする。ドライブ回路15のトランジスタTR3のオンにより、トランジスタTR6,TR7にベース電流が流れ、トランジスタTR6,TR7もオンする。トランジスタTR6,TR7のオンに伴い、スイッチ素子12#のトランジスタTR4#がオンし、出力電圧端子Voutの電圧レベルが上昇する。   When the transistor TR2 is turned on, a base current flows to the transistor TR3 via the resistor R2. Therefore, the transistor TR3 of the drive circuit 15 is turned on. When the transistor TR3 of the drive circuit 15 is turned on, a base current flows through the transistors TR6 and TR7, and the transistors TR6 and TR7 are also turned on. As the transistors TR6 and TR7 are turned on, the transistor TR4 # of the switch element 12 # is turned on, and the voltage level of the output voltage terminal Vout increases.

出力電圧の分圧値がシャントレギュレータU1の基準電圧(しきい値電圧)を超えると、シャントレギュレータU1のカソード側が「L」レベルとなりトランジスタTR5がオフする。トランジスタTR5のオフに伴い、トランジスタTR2,TR3がそれぞれオフする。これに伴い、トランジスタTR6,TR7もオフし、スイッチ素子12#のトランジスタTR4#がオフして出力電圧端子Voutの電圧レベルが下降する。   When the divided value of the output voltage exceeds the reference voltage (threshold voltage) of the shunt regulator U1, the cathode side of the shunt regulator U1 becomes “L” level and the transistor TR5 is turned off. As the transistor TR5 is turned off, the transistors TR2 and TR3 are turned off. Accordingly, the transistors TR6 and TR7 are also turned off, the transistor TR4 # of the switch element 12 # is turned off, and the voltage level of the output voltage terminal Vout is lowered.

また、出力電圧の分圧値がシャントレギュレータU1の基準電圧(しきい値電圧)より低くなると、シャントレギュレータU1はオフする。これに伴い、シャントレギュレータのカソード側が「H」レベルとなり、トランジスタTR5がオンする。トランジスタTR5のオンに伴い、トランジスタTR2,TR3がそれぞれオンする。これに伴い、トランジスタTR6,TR7もオンし、スイッチ素子12#のトランジスタTR4#がオンして出力電圧端子Voutの電圧レベルが上昇する。   Further, when the divided value of the output voltage becomes lower than the reference voltage (threshold voltage) of the shunt regulator U1, the shunt regulator U1 is turned off. Accordingly, the cathode side of the shunt regulator becomes “H” level, and the transistor TR5 is turned on. As the transistor TR5 is turned on, the transistors TR2 and TR3 are turned on. Accordingly, the transistors TR6 and TR7 are also turned on, the transistor TR4 # of the switch element 12 # is turned on, and the voltage level of the output voltage terminal Vout is increased.

本構成により、入力電圧を用いて電圧検出回路20および検出タイミング調整回路23を駆動することが可能であるため、出力電圧としてシャントレギュレータの基準電圧Vref以下の電圧レベルにおいても正常に動作させることが可能であり、所望の発振周波数に制御することができる。   With this configuration, it is possible to drive the voltage detection circuit 20 and the detection timing adjustment circuit 23 using the input voltage, so that the output voltage can be normally operated even at a voltage level equal to or lower than the reference voltage Vref of the shunt regulator. This is possible and can be controlled to a desired oscillation frequency.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明の実施の形態に従う自励式降圧チョッパレギュレータ1のブロック構成図である。1 is a block configuration diagram of a self-excited step-down chopper regulator 1 according to an embodiment of the present invention. FIG. 図1で説明した自励式降圧チョッパレギュレータ1の具体的回路図である。FIG. 2 is a specific circuit diagram of the self-excited step-down chopper regulator 1 described in FIG. 1. 基準電圧Vrefのシャントレギュレータを用いて出力電圧を出力する場合の負荷変動特性を説明する図である。It is a figure explaining the load fluctuation characteristic at the time of outputting an output voltage using the shunt regulator of the reference voltage Vref. 可変抵抗VR1の抵抗値を調整した場合の発振周波数の変動を説明する図である。It is a figure explaining the fluctuation | variation of the oscillation frequency at the time of adjusting the resistance value of variable resistance VR1. スイッチ素子をバイポーラトランジスタからMOSトランジスタに置換した場合の自励式降圧チョッパレギュレータ1#の回路構成図である。FIG. 3 is a circuit configuration diagram of a self-excited step-down chopper regulator 1 # when a switch element is replaced from a bipolar transistor to a MOS transistor. 従来の自励式チョッパレギュレータ10を説明するブロック構成図である。It is a block block diagram explaining the conventional self-excited chopper regulator. 従来の自励式チョッパレギュレータ10の具体的回路構成図である。It is a specific circuit block diagram of the conventional self-excited chopper regulator 10.

符号の説明Explanation of symbols

1,1#,10 チョッパレギュレータ、12,12# スイッチ素子、14,15 ドライブ回路、16 起動回路、18 帰還回路、20 電圧検出回路、21,22,23 検出タイミング調整回路、24 負荷。   1, 1 #, 10 chopper regulator, 12, 12 # switch element, 14, 15 drive circuit, 16 start-up circuit, 18 feedback circuit, 20 voltage detection circuit, 21, 22, 23 detection timing adjustment circuit, 24 load.

Claims (4)

入力電圧をスイッチングするスイッチ素子と、
前記スイッチ素子を駆動するドライブ回路と、
前記出力電圧を検出して前記ドライブ回路を制御する信号を出力する電圧検出回路と、
前記電圧検出回路と前記ドライブ回路との間に設けられ、前記ドライブ回路を制御する信号を出力するタイミングを調整するタイミング調整回路とを備え、
前記電圧検出回路および前記タイミング調整回路は、前記入力電圧の供給を受けて動作し、
前記タイミング調整回路は、
前記電圧検出回路の出力に基づいてスイッチングする第1のトランジスタと、
前記第1のトランジスタのスイッチングに応答して動作する第2のトランジスタとを含み、
前記第1のトランジスタは、ベースが前記電圧検出回路に接続され、コレクタが前記第2のトランジスタのベースに接続されるとともに、エミッタに前記出力電圧が印加され、
前記第2のトランジスタは、エミッタが前記スイッチ素子の入力側に接続されるとともにベースがバイアス抵抗を介して前記スイッチ素子の入力側に接続され、コレクタが前記ドライブ回路に接続される、自励式降圧チョッパレギュレータ。
A switch element for switching the input voltage;
A drive circuit for driving the switch element;
A voltage detection circuit that detects the output voltage and outputs a signal for controlling the drive circuit;
A timing adjustment circuit that is provided between the voltage detection circuit and the drive circuit and adjusts the timing of outputting a signal for controlling the drive circuit;
The voltage detection circuit and the timing adjustment circuit operate by receiving the input voltage ,
The timing adjustment circuit includes:
A first transistor that switches based on an output of the voltage detection circuit;
A second transistor that operates in response to switching of the first transistor;
The first transistor has a base connected to the voltage detection circuit, a collector connected to the base of the second transistor, and the output voltage applied to the emitter.
In the second transistor, an emitter is connected to the input side of the switch element, a base is connected to the input side of the switch element via a bias resistor, and a collector is connected to the drive circuit. Chopper regulator.
前記ドライブ回路は、前記第2のトランジスタのスイッチングに応答して、調整可能なタイミングで駆動される、前記スイッチ素子を駆動するための第3のトランジスタを含む、請求項1記載の自励式降圧チョッパレギュレータ。 2. The self-excited step-down chopper according to claim 1 , wherein the drive circuit includes a third transistor for driving the switch element that is driven at an adjustable timing in response to switching of the second transistor. regulator. 前記タイミング調整回路は、前記第3のトランジスタの蓄積電荷の放電時間を調整する調整手段を含む、請求項2記載の自励式降圧チョッパレギュレータ。 3. The self-excited step-down chopper regulator according to claim 2 , wherein the timing adjustment circuit includes adjustment means for adjusting a discharge time of the accumulated charge of the third transistor . 前記電圧検出回路は、前記出力電圧に基づいて生成される電圧に応じて動作するシャントレギュレータを含み、
前記シャントレギュレータは、バイアス抵抗を介して前記入力電圧の供給を受ける、請求項1〜3のいずれかに記載の自励式降圧チョッパレギュレータ。
The voltage detection circuit includes a shunt regulator that operates according to a voltage generated based on the output voltage,
The self-excited step-down chopper regulator according to claim 1, wherein the shunt regulator is supplied with the input voltage via a bias resistor .
JP2004232326A 2004-08-09 2004-08-09 Self-excited step-down chopper regulator Expired - Fee Related JP4534657B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004232326A JP4534657B2 (en) 2004-08-09 2004-08-09 Self-excited step-down chopper regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004232326A JP4534657B2 (en) 2004-08-09 2004-08-09 Self-excited step-down chopper regulator

Publications (2)

Publication Number Publication Date
JP2006050874A JP2006050874A (en) 2006-02-16
JP4534657B2 true JP4534657B2 (en) 2010-09-01

Family

ID=36028751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004232326A Expired - Fee Related JP4534657B2 (en) 2004-08-09 2004-08-09 Self-excited step-down chopper regulator

Country Status (1)

Country Link
JP (1) JP4534657B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6155486U (en) * 1984-08-20 1986-04-14
JPH11252807A (en) * 1998-03-04 1999-09-17 Sony Corp Charging apparatus
JP2003070244A (en) * 2001-06-15 2003-03-07 Murata Mfg Co Ltd Self-excited chopper regulator, voltage control module for use therein, and electronic equipment using such
JP2004129434A (en) * 2002-10-04 2004-04-22 Nichicon Corp Chopper circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6155486U (en) * 1984-08-20 1986-04-14
JPH11252807A (en) * 1998-03-04 1999-09-17 Sony Corp Charging apparatus
JP2003070244A (en) * 2001-06-15 2003-03-07 Murata Mfg Co Ltd Self-excited chopper regulator, voltage control module for use therein, and electronic equipment using such
JP2004129434A (en) * 2002-10-04 2004-04-22 Nichicon Corp Chopper circuit

Also Published As

Publication number Publication date
JP2006050874A (en) 2006-02-16

Similar Documents

Publication Publication Date Title
EP1239574B1 (en) DC-DC converter, power supply circuit, and method for controlling the same
US7609039B2 (en) Controller and control method for DC-DC converter
JP5332248B2 (en) Power supply
US7064531B1 (en) PWM buck regulator with LDO standby mode
JP3817446B2 (en) Power supply circuit and output voltage control method for DC-DC converter
US7893667B2 (en) PWM power supply apparatus having a controlled duty ratio without causing overall system oscillation
US6608520B1 (en) Regulator circuit
US6593725B1 (en) Feed-forward control for DC-DC converters
JP2004062331A (en) Dc power supply device
US20050007167A1 (en) PWM switching regulator control circuit
JP4666345B2 (en) Charge pump circuit
JP2007252137A (en) Non-insulated step-down type dc-dc converter
WO2006048990A1 (en) Power supply and portable apparatus
JP4721274B2 (en) DC / DC converter
JP3691635B2 (en) Voltage control circuit and DC / DC converter
JP4487649B2 (en) Control device for step-up / step-down DC-DC converter
JP4673350B2 (en) DC power supply
US5587650A (en) High precision switching regulator circuit
US6667602B2 (en) Low frequency switching voltage pre-regulator
JP2006163814A (en) Power supply circuit
JP4328290B2 (en) Power supply circuit, semiconductor integrated circuit device, electronic apparatus, and control method for power supply circuit
KR100909317B1 (en) Switching regulator control circuit for PPM control
JP2006166667A (en) Switching regulator
JP4534657B2 (en) Self-excited step-down chopper regulator
JP2005117828A (en) Regulator circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4534657

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees