JP4532418B2 - Optical sensor and manufacturing method thereof - Google Patents

Optical sensor and manufacturing method thereof Download PDF

Info

Publication number
JP4532418B2
JP4532418B2 JP2006029867A JP2006029867A JP4532418B2 JP 4532418 B2 JP4532418 B2 JP 4532418B2 JP 2006029867 A JP2006029867 A JP 2006029867A JP 2006029867 A JP2006029867 A JP 2006029867A JP 4532418 B2 JP4532418 B2 JP 4532418B2
Authority
JP
Japan
Prior art keywords
semiconductor film
film
electrode
contact
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006029867A
Other languages
Japanese (ja)
Other versions
JP2006324634A (en
JP2006324634A5 (en
Inventor
和夫 西
裕輔 菅原
寛暢 高橋
達也 荒尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006029867A priority Critical patent/JP4532418B2/en
Publication of JP2006324634A publication Critical patent/JP2006324634A/en
Publication of JP2006324634A5 publication Critical patent/JP2006324634A5/ja
Application granted granted Critical
Publication of JP4532418B2 publication Critical patent/JP4532418B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、光電変換装置に関し、特に薄膜半導体素子で構成された光電変換装置及びその作製方法に関する。また、光電変換装置を用いた電子機器に関する。   The present invention relates to a photoelectric conversion device, and more particularly to a photoelectric conversion device including a thin film semiconductor element and a manufacturing method thereof. In addition, the present invention relates to an electronic device using a photoelectric conversion device.

一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長400nm〜700nmの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整やオン/オフ制御などが必要な機器類に数多く用いられている。   Many photoelectric conversion devices generally used for electromagnetic wave detection are known. For example, devices having sensitivity from ultraviolet rays to infrared rays are collectively called optical sensors. Among them, those having sensitivity in the visible light region with a wavelength of 400 nm to 700 nm are particularly called visible light sensors, and are used in many devices that require illuminance adjustment and on / off control according to the human living environment. .

特に表示装置では表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれている。なぜなら周囲の明るさを検出し、適度な表示輝度を得ることによって、無駄な電力を減らすことが可能であるからである。例えば、携帯電話やパーソナルコンピュータにそのような輝度調整用の光センサが用いられている(例えば特許文献1参照)。   Particularly in a display device, the brightness around the display device is detected and the display luminance is adjusted. This is because it is possible to reduce wasteful power by detecting ambient brightness and obtaining appropriate display brightness. For example, such an optical sensor for adjusting luminance is used in a mobile phone or a personal computer (see, for example, Patent Document 1).

また周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調節することも行われている(例えば特許文献2及び特許文献3参照)。   Further, not only the brightness of the surroundings but also the brightness of the backlight of a display device, particularly a liquid crystal display device, is detected by an optical sensor to adjust the brightness of the display screen (for example, Patent Document 2 and Patent Document 3). reference).

また、プロジェクタを用いた表示装置においては、光センサを用いて、そのコンバージェンス調整を行なっている。コンバージェンス調整とはRGBの各色の映像がずれを生じないように、映像を調整することである。光センサを用いて、各色の映像の位置を検出して、正しい位置に映像を配置している(例えば特許文献4参照)。   In a display device using a projector, the convergence is adjusted using an optical sensor. Convergence adjustment is adjustment of an image so that the image of each color of RGB does not shift. The position of the image of each color is detected using an optical sensor, and the image is arranged at the correct position (see, for example, Patent Document 4).

従来用いられてきた光センサの構造を図6に示す。図6において、基板1001上に第1の透明電極1002が形成され、第1の透明電極1002上には光電変換層となるp型半導体層1003、真性半導体層1004及びn型半導体層1005が形成されている。さらにn型半導体層1005上には第2の透明電極1006が形成されている。次に透明電極1002及び1006を覆って絶縁分離層1007が形成され、絶縁分離層1007中にコンタクトホールが形成される。さらに第1の透明電極1002に接続される第1の引き出し電極1008、及び第2の透明電極1006に接続される第2の引き出し電極1009が形成されている。   The structure of a conventionally used optical sensor is shown in FIG. In FIG. 6, a first transparent electrode 1002 is formed over a substrate 1001, and a p-type semiconductor layer 1003, an intrinsic semiconductor layer 1004, and an n-type semiconductor layer 1005 that serve as photoelectric conversion layers are formed over the first transparent electrode 1002. Has been. Further, a second transparent electrode 1006 is formed on the n-type semiconductor layer 1005. Next, an insulating separation layer 1007 is formed to cover the transparent electrodes 1002 and 1006, and a contact hole is formed in the insulating separation layer 1007. Further, a first extraction electrode 1008 connected to the first transparent electrode 1002 and a second extraction electrode 1009 connected to the second transparent electrode 1006 are formed.

図6に示す光センサは、透明電極1002及び1006が形成されているため、抵抗が下がり静電気の放電のスピードが速くなるため、静電破壊が起きやすくなるという問題点があった。また光電変換層であるp型半導体層1003、真性半導体層1004及びn型半導体層1005の端部に電界が集中し、さらに静電破壊が起きやすくなる恐れがある。   The optical sensor shown in FIG. 6 has a problem that electrostatic breakdown is likely to occur because the transparent electrodes 1002 and 1006 are formed, and the resistance decreases and the speed of electrostatic discharge increases. Further, the electric field concentrates on the ends of the p-type semiconductor layer 1003, the intrinsic semiconductor layer 1004, and the n-type semiconductor layer 1005 which are photoelectric conversion layers, and electrostatic breakdown may easily occur.

さらに光電変換層の上層であるn型半導体層1005の全面に透明電極1006が、光電変換層の下層であるp型半導体層1003の全面に透明電極1002が形成されているので、光電変換層に入射する光の強度が小さくなってしまう可能性がある。
特開2003−60744号公報 特許第3171808号 特許第3193315号 特開2003−47017号公報
Further, the transparent electrode 1006 is formed on the entire surface of the n-type semiconductor layer 1005 that is the upper layer of the photoelectric conversion layer, and the transparent electrode 1002 is formed on the entire surface of the p-type semiconductor layer 1003 that is the lower layer of the photoelectric conversion layer. The intensity of incident light may be reduced.
JP 2003-60744 A Japanese Patent No. 3171808 Japanese Patent No. 3193315 JP 2003-47017 A

以上を鑑み、本発明においては静電破壊を抑制できる構造を有する光センサを作製することを課題とする。   In view of the above, an object of the present invention is to produce an optical sensor having a structure capable of suppressing electrostatic breakdown.

本発明において、上記課題を解決するために、受光領域全面と重なる透明電極を形成しないことを特徴とする。本発明では、光電変換層のp型半導体層を一方の電極とし、またn型半導体層を他方の電極として用いる。p型半導体層及びn型半導体層を電極として用いると、抵抗が高くなり静電破壊が抑制できる。   In the present invention, in order to solve the above-described problem, a transparent electrode that overlaps the entire surface of the light receiving region is not formed. In the present invention, the p-type semiconductor layer of the photoelectric conversion layer is used as one electrode, and the n-type semiconductor layer is used as the other electrode. When a p-type semiconductor layer and an n-type semiconductor layer are used as electrodes, resistance increases and electrostatic breakdown can be suppressed.

また電極となるp型半導体層とn型半導体層の位置を離すことによっても、抵抗が高くなるので耐圧を向上させることができる。   Further, by separating the positions of the p-type semiconductor layer and the n-type semiconductor layer serving as electrodes, the resistance is increased, so that the breakdown voltage can be improved.

本発明は、基板上に、一導電型の第1の半導体層と、第2の半導体層と、前記一導電型とは逆の導電型の第3の半導体層とを有する光電変換層と、前記光電変換層に形成された溝により第1の半導体層に接する第1の電極と、前記光電変換層における前記第3の半導体層に接して形成され、前記第3の半導体層を露出させる溝が形成された絶縁層と、前記絶縁層に形成された溝を介して前記第3の半導体層と接する第2の電極とを有し、前記光電変換層の、前記第1の電極、前記絶縁層及び前記第2の電極に覆われていない領域は、前記第3の半導体層が除去されていることを特徴とする光電変換装置に関するものである。   The present invention provides, on a substrate, a photoelectric conversion layer having a first semiconductor layer of one conductivity type, a second semiconductor layer, and a third semiconductor layer of a conductivity type opposite to the one conductivity type; A first electrode that contacts the first semiconductor layer by a groove formed in the photoelectric conversion layer, and a groove that is formed in contact with the third semiconductor layer in the photoelectric conversion layer and exposes the third semiconductor layer And a second electrode in contact with the third semiconductor layer through a groove formed in the insulating layer, the first electrode of the photoelectric conversion layer, the insulation The region not covered with the layer and the second electrode relates to a photoelectric conversion device in which the third semiconductor layer is removed.

また本発明は、基板上に、一導電型の第1の半導体層と、第2の半導体層と、前記一導電型とは逆の導電型の第3の半導体層とを有する光電変換層を形成し、前記光電変換層上に第1の溝を有する第1の絶縁層を形成し、前記光電変換層中に第2の溝を形成し、前記第2の溝を介して、第1の半導体層に接する第1の電極層を形成し、前記第1の溝を介して、前記光電変換層の第3の半導体層に接する第2の電極層を形成し、前記第1の電極、前記絶縁層及び前記第2の電極に覆われていない領域において、前記第3の半導体層を除去することを特徴とする光電変換装置の作製方法に関するものである。   According to the present invention, there is provided a photoelectric conversion layer having a first semiconductor layer of one conductivity type, a second semiconductor layer, and a third semiconductor layer of a conductivity type opposite to the one conductivity type on a substrate. Forming a first insulating layer having a first groove on the photoelectric conversion layer, forming a second groove in the photoelectric conversion layer, and passing the first groove through the second groove; Forming a first electrode layer in contact with the semiconductor layer, forming a second electrode layer in contact with the third semiconductor layer of the photoelectric conversion layer through the first groove, the first electrode, The present invention relates to a method for manufacturing a photoelectric conversion device, wherein the third semiconductor layer is removed in a region not covered with an insulating layer and the second electrode.

本発明は、基板上に、光電変換素子と、前記光電変換素子の出力値を信号処理する回路を有し、前記光電変換素子は、一導電型の第1の半導体層と、第2の半導体層と、前記一導電型とは逆の導電型の第3の半導体層とを有する光電変換層と、前記光電変換層に形成された溝により第1の半導体層に接する第1の電極と、前記光電変換層における前記第3の半導体層に接して形成され、前記第3の半導体層を露出させる溝が形成された絶縁層と、前記絶縁層に形成された溝を介して前記第3の半導体層と接する第2の電極とを有し、前記光電変換層の、前記第1の電極、前記絶縁層及び前記第2の電極に覆われていない領域は、前記第3の半導体層が除去されており、前記回路は、複数の薄膜トランジスタを有し、前記複数の薄膜トランジスタのそれぞれは、ソース領域、ドレイン領域及びチャネル形成領域を含む島状半導体領域と、ゲート絶縁膜と、ゲート電極と、前記ソース領域に電気的に接続されたソース電極と、前記ドレイン領域に電気的に接続されたドレイン電極とを有することを特徴とする半導体装置に関するものである。   The present invention includes, on a substrate, a photoelectric conversion element and a circuit that performs signal processing on an output value of the photoelectric conversion element. The photoelectric conversion element includes a first semiconductor layer of one conductivity type and a second semiconductor. A photoelectric conversion layer having a layer and a third semiconductor layer having a conductivity type opposite to the one conductivity type, a first electrode in contact with the first semiconductor layer by a groove formed in the photoelectric conversion layer, An insulating layer formed in contact with the third semiconductor layer in the photoelectric conversion layer and formed with a groove exposing the third semiconductor layer, and the third layer via the groove formed in the insulating layer A region having a second electrode in contact with the semiconductor layer and not covered with the first electrode, the insulating layer, and the second electrode of the photoelectric conversion layer; The circuit includes a plurality of thin film transistors, and the plurality of thin film transistors Each of which includes an island-shaped semiconductor region including a source region, a drain region, and a channel formation region, a gate insulating film, a gate electrode, a source electrode electrically connected to the source region, and an electrical connection to the drain region. And a drain electrode connected to the semiconductor device.

前記回路は、前記光電変換素子の出力値を増幅する増幅回路である。   The circuit is an amplifier circuit that amplifies the output value of the photoelectric conversion element.

本発明は、基板上に、第1の電極と、一導電型の第1の半導体膜と、第2の半導体膜と、前記一導電型とは逆の導電型の第3の半導体膜を有する光電変換層と、前記第1の電極及び前記光電変換層を覆う絶縁膜と、前記絶縁膜上に形成され、前記第1の電極の一部に接する第2の電極と、前記絶縁膜上に形成され、前記第3の半導体膜の一部に接する第3の電極とを有し、前記光電変換層は、前記第1の電極の一部と重なって接していることを特徴とする光電変換装置に関するものである。   The present invention has a first electrode, a first semiconductor film of one conductivity type, a second semiconductor film, and a third semiconductor film of a conductivity type opposite to the one conductivity type on a substrate. A photoelectric conversion layer, an insulating film covering the first electrode and the photoelectric conversion layer, a second electrode formed on the insulating film and in contact with a part of the first electrode, and the insulating film And a third electrode in contact with part of the third semiconductor film, wherein the photoelectric conversion layer is in contact with part of the first electrode. It relates to the device.

本発明において、前記第1の電極は、透明電極である。   In the present invention, the first electrode is a transparent electrode.

本発明において、前記透明電極は、シリコンを含む酸化インジウム酸化スズ合金、酸化亜鉛、酸化スズ、酸化インジウム、酸化インジウムに2wt%以上20wt%以下の酸化亜鉛を混合したターゲットを用いて形成された酸化インジウム酸化亜鉛合金のいずれかを含むものである。   In the present invention, the transparent electrode is formed by using an indium oxide tin oxide alloy containing silicon, zinc oxide, tin oxide, indium oxide, indium oxide, and a target obtained by mixing 2 wt% or more and 20 wt% or less of zinc oxide. Any one of indium zinc oxide alloys is included.

本発明において、前記第1の電極は、遮光性導電膜である。   In the present invention, the first electrode is a light-shielding conductive film.

本発明において、前記遮光性導電膜は、チタン、タングステン、タンタル、モリブデン、ネオジウム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、アルミニウム、金、銀、銅から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜のいずれかを含むものである。   In the present invention, the light-shielding conductive film is selected from titanium, tungsten, tantalum, molybdenum, neodymium, cobalt, zirconium, zinc, ruthenium, rhodium, palladium, osmium, iridium, platinum, aluminum, gold, silver, and copper. Either a single layer film made of an element or an alloy material or a compound material containing the element as a main component, or a single layer film made of these nitrides, for example, titanium nitride, tungsten nitride, tantalum nitride, or molybdenum nitride Is included.

本発明において、前記第3の半導体層を除去後、溝を有する第2の絶縁膜を形成し、前記第2の絶縁膜中に形成された溝を介して、前記第1の電極層及び前記第2の電極層のそれぞれに接続する第1の引き出し電極及び第2の引き出し電極を形成する。   In the present invention, after the third semiconductor layer is removed, a second insulating film having a groove is formed, and the first electrode layer and the groove are formed through the groove formed in the second insulating film. A first lead electrode and a second lead electrode connected to each of the second electrode layers are formed.

本発明において、前記基板と前記第1の半導体層との間に、導電膜が形成される。   In the present invention, a conductive film is formed between the substrate and the first semiconductor layer.

本発明において、前記導電膜は、透明導電膜である。   In the present invention, the conductive film is a transparent conductive film.

本発明において、前記基板と前記第1の半導体層との間に、カラーフィルタが形成される。   In the present invention, a color filter is formed between the substrate and the first semiconductor layer.

本発明において、前記ソース電極及び前記ドレイン電極のそれぞれは、積層膜である。   In the present invention, each of the source electrode and the drain electrode is a laminated film.

本発明において、前記積層膜は、チタン(Ti)膜と、シリコン(Si)を微量に含むアルミニウム(Al)膜と、チタン(Ti)膜を積層した膜である。   In the present invention, the laminated film is a film in which a titanium (Ti) film, an aluminum (Al) film containing a small amount of silicon (Si), and a titanium (Ti) film are laminated.

本発明において、前記ソース電極及び前記ドレイン電極のそれぞれは、単層膜である。   In the present invention, each of the source electrode and the drain electrode is a single layer film.

本発明において、前記単層膜は、チタン(Ti)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜である。   In the present invention, the single layer film includes titanium (Ti), tungsten (W), tantalum (Ta), molybdenum (Mo), neodymium (Nd), cobalt (Co), zirconium (Zr), zinc (Zn), An element selected from ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), or an alloy material or a compound material containing the element as a main component A single-layer film or a single-layer film made of these nitrides, for example, titanium nitride, tungsten nitride, tantalum nitride, or molybdenum nitride.

本発明は、基板上に、第1の電極と、一導電型の第1の半導体膜と、第2の半導体膜と、前記一導電型とは逆の導電型の第3の半導体膜を有する光電変換層と、前記第1の電極及び前記光電変換層を覆う絶縁膜と、前記絶縁膜上に形成され、前記第1の電極の一部に接する第2の電極と、前記絶縁膜上に形成され、前記第3の半導体膜の一部に接する第3の電極とを有し、前記光電変換層は、前記第1の電極の一部と重なって接していることを特徴とする光電変換装置に関するものである。   The present invention has a first electrode, a first semiconductor film of one conductivity type, a second semiconductor film, and a third semiconductor film of a conductivity type opposite to the one conductivity type on a substrate. A photoelectric conversion layer, an insulating film covering the first electrode and the photoelectric conversion layer, a second electrode formed on the insulating film and in contact with a part of the first electrode, and the insulating film And a third electrode in contact with part of the third semiconductor film, wherein the photoelectric conversion layer is in contact with part of the first electrode. It relates to the device.

本発明において、前記第1の電極は、透明電極である。   In the present invention, the first electrode is a transparent electrode.

本発明において、前記透明電極は、シリコンを含む酸化インジウム酸化スズ合金、酸化亜鉛、酸化スズ、酸化インジウム、酸化インジウムに2wt%以上20wt%以下の酸化亜鉛を混合したターゲットを用いて形成された酸化インジウム酸化亜鉛合金のいずれかを含むものである。   In the present invention, the transparent electrode is formed by using an indium oxide tin oxide alloy containing silicon, zinc oxide, tin oxide, indium oxide, indium oxide, and a target obtained by mixing 2 wt% or more and 20 wt% or less of zinc oxide. Any one of indium zinc oxide alloys is included.

本発明において、前記第1の電極は、遮光性導電膜である。   In the present invention, the first electrode is a light-shielding conductive film.

本発明において、前記遮光性導電膜は、チタン、タングステン、タンタル、モリブデン、ネオジウム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、アルミニウム、金、銀、銅から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜のいずれかを含むものである。   In the present invention, the light-shielding conductive film is selected from titanium, tungsten, tantalum, molybdenum, neodymium, cobalt, zirconium, zinc, ruthenium, rhodium, palladium, osmium, iridium, platinum, aluminum, gold, silver, and copper. Either a single layer film made of an element or an alloy material or a compound material containing the element as a main component, or a single layer film made of these nitrides, for example, titanium nitride, tungsten nitride, tantalum nitride, or molybdenum nitride Is included.

本発明において、前記基板は可撓性基板である。   In the present invention, the substrate is a flexible substrate.

本発明において、前記基板はガラス基板である。   In the present invention, the substrate is a glass substrate.

本発明において、前記可撓性基板は、ポリエチレンナフタレート(PEN)フィルム、ポリエチレンテレフタレート(PET)フィルム、ポリブチレンナフタレート(PBN)フィルムのいずれか一つである。   In the present invention, the flexible substrate is any one of a polyethylene naphthalate (PEN) film, a polyethylene terephthalate (PET) film, and a polybutylene naphthalate (PBN) film.

本発明により、静電破壊を抑制した光センサを作製することができる。またこのような光センサを組み込んだ電気機器は信頼性を高くすることができる。   According to the present invention, an optical sensor in which electrostatic breakdown is suppressed can be manufactured. In addition, an electric device incorporating such an optical sensor can have high reliability.

さらに本発明により作製された光センサは、吸収する光の波長を人間の目の感度に近づけることが可能となる。   Furthermore, the optical sensor manufactured according to the present invention can bring the wavelength of light to be absorbed closer to the sensitivity of the human eye.

図1(A)〜図1(C)及び図2(A)〜図2(C)、図3(A)〜図3(C)を用いて本実施の形態を説明する。   This embodiment will be described with reference to FIGS. 1A to 1C, FIGS. 2A to 2C, and FIGS. 3A to 3C.

まず基板101上にp型半導体膜102として、例えばp型セミアモルファス半導体膜を形成する。本実施の形態では、基板101として可撓性基板を用い、具体的にはポリエチレンナフタレート(PEN)のフィルムを用いる。ポリエチレンナフタレートの他にも、ポリエチレンテレフタレート(PET)、ポリブチレンナフタレート(PBN)等のフィルムを用いてもよい。またガラス基板を用いてもよい。   First, for example, a p-type semi-amorphous semiconductor film is formed on the substrate 101 as the p-type semiconductor film 102. In this embodiment, a flexible substrate is used as the substrate 101, and specifically, a polyethylene naphthalate (PEN) film is used. Besides polyethylene naphthalate, a film of polyethylene terephthalate (PET), polybutylene naphthalate (PBN), or the like may be used. A glass substrate may also be used.

またp型半導体膜102として、13属の不純物元素、例えばボロン(B)を含んだセミアモルファスシリコン膜をプラズマCVD法にて成膜する。   Further, as the p-type semiconductor film 102, a semi-amorphous silicon film containing an impurity element belonging to Group 13 such as boron (B) is formed by a plasma CVD method.

なおセミアモルファス半導体膜とは、非晶質半導体と結晶構造を有する半導体(単結晶、多結晶を含む)膜の中間的な構造の半導体を含む膜である。このセミアモルファス半導体膜は、自由エネルギー的に安定な第3の状態を有する半導体膜であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5〜20nmとして非単結晶半導体膜中に分散させて存在せしめることが可能である。セミアモルファス半導体膜は、そのラマンスペクトルが520cm−1よりも低波数側にシフトしており、またX線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また、未結合手(ダングリングボンド)を終端化させるために水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。本明細書では便宜上、このような半導体膜をセミアモルファス半導体(SAS)膜と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体膜が得られる。なお微結晶半導体膜(マイクロクリスタル半導体膜)もセミアモルファス半導体膜に含まれる。 Note that the semi-amorphous semiconductor film is a film including a semiconductor having a structure intermediate between an amorphous semiconductor and a semiconductor (including single crystal and polycrystal) films having a crystal structure. This semi-amorphous semiconductor film is a semiconductor film having a third state that is stable in terms of free energy, and is a crystalline film having short-range order and lattice distortion, and has a grain size of 0.5 to 20 nm. And can be dispersed in the non-single-crystal semiconductor film. The semi-amorphous semiconductor film has its Raman spectrum shifted to a lower wavenumber than 520 cm −1 , and diffraction peaks of (111) and (220) that are derived from the Si crystal lattice are observed in X-ray diffraction. The Further, in order to terminate dangling bonds (dangling bonds), at least 1 atomic% or more of hydrogen or halogen is contained. In this specification, for convenience, such a semiconductor film is referred to as a semi-amorphous semiconductor (SAS) film. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a good semi-amorphous semiconductor film can be obtained. Note that a microcrystalline semiconductor film is also included in the semi-amorphous semiconductor film.

またSAS膜は珪素を含む気体をグロー放電分解することにより得ることができる。代表的な珪素を含む気体としては、SiHであり、その他にもSi、SiHCl、SiHCl、SiCl、SiFなどを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪素を含む気体を希釈して用いることで、SAS膜の形成を容易なものとすることができる。希釈率は2倍〜1000倍の範囲で珪素を含む気体を希釈することが好ましい。またさらに、珪素を含む気体中に、CH、Cなどの炭化物気体、GeH、GeFなどのゲルマニウム化気体、Fなどを混入させて、エネルギーバンド幅を1.5〜2.4eV、若しくは0.9〜1.1eVに調節しても良い。 The SAS film can be obtained by glow discharge decomposition of a gas containing silicon. A typical gas containing silicon is SiH 4 , and Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, and the like can also be used. In addition, it is easy to form a SAS film by diluting a gas containing silicon with hydrogen or a gas obtained by adding one or more kinds of rare gas elements selected from helium, argon, krypton, and neon to hydrogen. Can be. It is preferable to dilute the gas containing silicon within a range of a dilution rate of 2 to 1000 times. Furthermore, a gas containing silicon, a carbide gas such as CH 4 or C 2 H 6 , a germanium gas such as GeH 4 or GeF 4 , F 2, or the like is mixed, so that the energy bandwidth is 1.5-2. It may be adjusted to .4 eV, or 0.9 to 1.1 eV.

p型半導体膜102を形成したら、さらに導電型を付与する不純物を含まない半導体膜(真性半導体膜)103及びn型半導体膜104を順に形成する(図1(A))。これによりp型半導体膜102、真性半導体膜(i型半導体膜ともいう)103及びn型半導体膜104を有する光電変換層が形成される。   After the p-type semiconductor film 102 is formed, a semiconductor film (intrinsic semiconductor film) 103 and an n-type semiconductor film 104 that do not contain an impurity imparting conductivity type and an n-type semiconductor film 104 are sequentially formed (FIG. 1A). Thus, a photoelectric conversion layer including the p-type semiconductor film 102, the intrinsic semiconductor film (also referred to as i-type semiconductor film) 103, and the n-type semiconductor film 104 is formed.

真性半導体膜103としては、例えばプラズマCVD法でセミアモルファスシリコン膜を形成すればよい。またn型半導体膜104としては、15属の不純物元素、例えばリン(P)を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファスシリコン膜を形成後、15属の不純物元素を導入してもよい。ただしp型セミアモルファス半導体膜102及びn型セミアモルファス半導体膜104の電気伝導度が1S/cmになるように不純物の量を調節する。   As the intrinsic semiconductor film 103, a semi-amorphous silicon film may be formed by a plasma CVD method, for example. Further, as the n-type semiconductor film 104, a semi-amorphous silicon film containing an impurity element of 15 group, for example, phosphorus (P) may be formed, or an impurity element of 15 group is introduced after the semi-amorphous silicon film is formed. May be. However, the amount of impurities is adjusted so that the electric conductivity of the p-type semi-amorphous semiconductor film 102 and the n-type semi-amorphous semiconductor film 104 is 1 S / cm.

またp型半導体膜102、真性半導体膜103、n型半導体膜104として、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。   Further, as the p-type semiconductor film 102, the intrinsic semiconductor film 103, and the n-type semiconductor film 104, not only a semi-amorphous semiconductor film but also an amorphous semiconductor film may be used.

なお本実施の形態では、p型半導体膜、真性半導体膜、n型半導体膜の順で積層したが、p型半導体膜とn型半導体膜は逆の順番で積層してもよい。すなわち、n型半導体膜、真性半導体膜及びp型半導体膜の順で積層しても構わない。   Note that although the p-type semiconductor film, the intrinsic semiconductor film, and the n-type semiconductor film are stacked in this order in this embodiment mode, the p-type semiconductor film and the n-type semiconductor film may be stacked in the reverse order. That is, an n-type semiconductor film, an intrinsic semiconductor film, and a p-type semiconductor film may be stacked in this order.

次にn型半導体膜104上にスクリーン印刷法等で溝状の開口部(以下「溝」と呼び、「開孔」ともいう)108を有する絶縁膜106を形成する(図1(B))。溝108はn型半導体膜104に接している。次にレーザスクライブにより絶縁膜106、及びn型半導体膜104、真性半導体膜103及びp型半導体膜102に、溝107を作成する(図2(A))。溝107はp型半導体膜102、真性半導体膜103及びn型半導体膜104中に形成され、p型半導体膜102と接している。また溝107の幅は50μm〜300μmである。   Next, an insulating film 106 having a groove-like opening (hereinafter referred to as “groove”, also referred to as “open hole”) 108 is formed over the n-type semiconductor film 104 by a screen printing method or the like (FIG. 1B). . The trench 108 is in contact with the n-type semiconductor film 104. Next, a groove 107 is formed in the insulating film 106, the n-type semiconductor film 104, the intrinsic semiconductor film 103, and the p-type semiconductor film 102 by laser scribing (FIG. 2A). The trench 107 is formed in the p-type semiconductor film 102, the intrinsic semiconductor film 103, and the n-type semiconductor film 104, and is in contact with the p-type semiconductor film 102. The width of the groove 107 is 50 μm to 300 μm.

溝107を形成したら、導電性ペーストを用いてインクジェット法にて電極層110及び111を形成する(図2(B))。導電ペーストとしては、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)等の金属材料をを含む導電性ペースト、または導電性カーボンペーストを用いることができる。また電極層110及び111はスクリーン印刷法で形成してもよい。   After the groove 107 is formed, the electrode layers 110 and 111 are formed by an inkjet method using a conductive paste (FIG. 2B). As the conductive paste, a conductive paste containing a metal material such as silver (Ag), gold (Au), copper (Cu), nickel (Ni), or a conductive carbon paste can be used. The electrode layers 110 and 111 may be formed by a screen printing method.

次に電極層110及び111、絶縁膜106をマスクとしてエッチングを行う(図2(C))。このエッチングにより、n型半導体膜104、真性半導体膜103、絶縁膜106の一部がエッチングされて開口部120が形成される。この工程により、n型半導体膜104は除去され、真性半導体膜103の一部が露出する。これによりn型半導体膜104が電極層110と電気的に分断され、電極層110と111がショートすることがなくなる。   Next, etching is performed using the electrode layers 110 and 111 and the insulating film 106 as a mask (FIG. 2C). By this etching, a part of the n-type semiconductor film 104, the intrinsic semiconductor film 103, and the insulating film 106 is etched to form the opening 120. By this step, the n-type semiconductor film 104 is removed, and a part of the intrinsic semiconductor film 103 is exposed. As a result, the n-type semiconductor film 104 is electrically disconnected from the electrode layer 110, and the electrode layers 110 and 111 are not short-circuited.

次に電極層110及び111、絶縁膜106、n型半導体膜104、並びに、エッチングにおいて露出した真性半導体膜103及びp型半導体膜102を覆って絶縁膜112を形成する(図3(A))。さらに再度レーザスクライブにより絶縁膜112中に溝121及び122を形成し(図3(B))、導電性ペーストを用いて引き出し電極113及び114を形成する(図3(C))。導電ペーストは電極層110及び111を作成する際に用いた材料を用いればよい。   Next, an insulating film 112 is formed so as to cover the electrode layers 110 and 111, the insulating film 106, the n-type semiconductor film 104, and the intrinsic semiconductor film 103 and the p-type semiconductor film 102 exposed by etching (FIG. 3A). . Further, grooves 121 and 122 are formed in the insulating film 112 again by laser scribing (FIG. 3B), and lead electrodes 113 and 114 are formed using a conductive paste (FIG. 3C). As the conductive paste, the material used when the electrode layers 110 and 111 are formed may be used.

以上のようにして光センサの1つのセルが作成される。本実施の形態で作製した光センサは、光電変換層であるp型半導体膜102、真性半導体膜103及びn型半導体膜104のうち、p型半導体膜102及びn型半導体膜104が実質的に電極として機能するため、透明電極を形成する必要がない。   As described above, one cell of the optical sensor is created. In the photosensor manufactured in this embodiment, the p-type semiconductor film 102 and the n-type semiconductor film 104 among the p-type semiconductor film 102, the intrinsic semiconductor film 103, and the n-type semiconductor film 104 which are photoelectric conversion layers are substantially formed. Since it functions as an electrode, it is not necessary to form a transparent electrode.

また本発明の光センサにおいては、電極層110及びp型半導体膜102が接する領域116、並びに電極層111及びn型半導体膜104が接する領域117を距離的に離すことができる。電流は引き出し電極113、電極層110、p型半導体膜102、真性半導体膜103、n型半導体膜104、電極層111及び引き出し電極114を流れる。このように電極層110とp型半導体膜102が接している領域、及び電極層111とn型半導体膜104が接している領域が位置的に離れているので、電界が集中することがなく、静電破壊に対する耐圧を向上させることが可能になる。   In the optical sensor of the present invention, the region 116 where the electrode layer 110 and the p-type semiconductor film 102 are in contact and the region 117 where the electrode layer 111 and the n-type semiconductor film 104 are in contact can be separated from each other by distance. The current flows through the extraction electrode 113, the electrode layer 110, the p-type semiconductor film 102, the intrinsic semiconductor film 103, the n-type semiconductor film 104, the electrode layer 111, and the extraction electrode 114. As described above, the region where the electrode layer 110 and the p-type semiconductor film 102 are in contact with each other and the region where the electrode layer 111 and the n-type semiconductor film 104 are in contact are separated from each other. It is possible to improve the withstand voltage against electrostatic breakdown.

図3(C)の光センサの上面図を図12に示す。ただし絶縁膜112は図示していない。電極層110と111の距離X(μm)とすると、Xが大きいと抵抗が上がる。このため素子全体の抵抗値と静電破壊に対する耐圧とを鑑みてXを決める必要がある。すなわちXが小さすぎると抵抗が低くなり静電破壊に対する耐圧も小さくなってしまう。一方Xが大きすぎると素子全体の抵抗が上がりすぎて、素子として機能しなくなってしまうからである。 A top view of the photosensor of FIG. 3C is shown in FIG. However, the insulating film 112 is not shown. When the distance X 1 (μm) between the electrode layers 110 and 111 is increased, the resistance increases when X 1 is large. Therefore it is necessary to determine the X 1 in view of the breakdown voltage for the entire device resistance value and the electrostatic breakdown. That breakdown voltage becomes small against electrostatic breakdown decreases the resistance and X 1 is too small. Meanwhile X 1 is too high is too large element overall resistance, because no longer function as a device.

本発明により静電破壊が抑制された光センサを作製できるので、このような光センサを組み込んだ信頼性の高い製品を得ることが可能となる。   Since an optical sensor in which electrostatic breakdown is suppressed according to the present invention can be manufactured, a highly reliable product incorporating such an optical sensor can be obtained.

また光電変換層に用いられる半導体膜を電極の代わりに用いることができるため、従来に比べて光センサの厚さを薄くすることが可能である。   In addition, since the semiconductor film used for the photoelectric conversion layer can be used instead of the electrode, the thickness of the photosensor can be reduced as compared with the conventional case.

さらに従来形成されてきた透明電極を形成せず、光電変換層に用いられる半導体膜を電極の代わりに用いることにより、本発明の光センサが吸収する光の波長を、人間の目の感度に近づけることができるようになる。   Furthermore, the wavelength of light absorbed by the optical sensor of the present invention is made closer to the sensitivity of the human eye by using a semiconductor film used for the photoelectric conversion layer instead of the electrode without forming the transparent electrode that has been conventionally formed. Will be able to.

本実施例では、本発明により得られた光センサを様々な電子機器に組み込んだ例について説明する。本発明が適用される電子機器として、コンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。それらの電子機器の具体例を図8、図9(A)〜図9(B)、図10(A)〜図10(B)及び図11、図19に示す。   In this embodiment, examples in which the optical sensor obtained by the present invention is incorporated into various electronic devices will be described. Examples of electronic devices to which the present invention is applied include computers, displays, mobile phones, and televisions. Specific examples of these electronic devices are shown in FIGS. 8, 9 </ b> A to 9 </ b> B, 10 </ b> A to 10 </ b> B, 11, and 19.

図8は携帯電話であり、本体(A)601、本体(B)602、筐体603、操作キー604、音声入力部605、音声出力部606、回路基板607、表示パネル(A)608、表示パネル(B)609、蝶番610、透光性材料部611、光センサ612を有している。本発明は光センサ612に適用することができる。   FIG. 8 illustrates a mobile phone, which includes a main body (A) 601, a main body (B) 602, a housing 603, operation keys 604, an audio input unit 605, an audio output unit 606, a circuit board 607, a display panel (A) 608, and a display. A panel (B) 609, a hinge 610, a light-transmitting material portion 611, and an optical sensor 612 are provided. The present invention can be applied to the optical sensor 612.

光センサ612は透光性材料部611を透過した光を検知し、検知した外部光の照度に合わせて表示パネル(A)608及び表示パネル(B)609の輝度コントロールを行ったり、光センサ612で得られる照度に基づいて操作キー604の照明制御を行う。これにより携帯電話の消費電流を抑えることができる。   The optical sensor 612 detects light transmitted through the translucent material portion 611 and controls the luminance of the display panel (A) 608 and the display panel (B) 609 in accordance with the detected illuminance of external light, or the optical sensor 612. Illumination control of the operation key 604 is performed based on the illuminance obtained in the above. Thereby, current consumption of the mobile phone can be suppressed.

図9(A)及び図9(B)に携帯電話の別の例を示す。図9(A)及び図9(B)において、621は本体、622は筐体、623は表示パネル、624は操作キー、625は音声出力部、626は音声入力部、627及び628は光センサ部である。   9A and 9B illustrate another example of a mobile phone. 9A and 9B, 621 is a main body, 622 is a housing, 623 is a display panel, 624 is an operation key, 625 is an audio output unit, 626 is an audio input unit, and 627 and 628 are optical sensors. Part.

図9(A)に示す携帯電話では、本体621に設けられた光センサ部628により外部の光を検知することにより表示パネル623及び操作キー624の輝度を制御することが可能である。   In the cellular phone illustrated in FIG. 9A, the luminance of the display panel 623 and the operation keys 624 can be controlled by detecting external light using the optical sensor portion 628 provided in the main body 621.

また図9(B)に示す携帯電話では、図9(A)の構成に加えて、本体621の内部に光センサ部628を設けている。光センサ部628により、表示パネル623に設けられているバックライトの輝度を検出することも可能となる。   In addition, in the mobile phone illustrated in FIG. 9B, an optical sensor portion 628 is provided inside the main body 621 in addition to the structure in FIG. The light sensor portion 628 can also detect the luminance of the backlight provided in the display panel 623.

図10(A)はコンピュータであり、本体631、筐体632、表示部633、キーボード634、外部接続ポート635、ポインティングマウス636等を含む。   FIG. 10A illustrates a computer, which includes a main body 631, a housing 632, a display portion 633, a keyboard 634, an external connection port 635, a pointing mouse 636, and the like.

また図10(B)は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体641、支持台642、表示部643などによって構成されている。   FIG. 10B shows a display device, which corresponds to a television receiver or the like. This display device includes a housing 641, a support base 642, a display portion 643, and the like.

図10(A)のコンピュータに設けられる表示部633、及び図10(B)に示す表示装置の表示部643として、液晶パネルを用いた場合の詳しい構成を図11に示す。   FIG. 11 shows a detailed structure in the case where a liquid crystal panel is used as the display portion 633 provided in the computer in FIG. 10A and the display portion 643 of the display device in FIG.

図11に示す液晶パネル662は、筐体661に内蔵されており、基板651a及び651b、基板651a及び651bに挟まれた液晶層652、偏光フィルタ653a及び653b、及びバックライト654等を有している。また筐体661には光センサ部655が形成されている。   A liquid crystal panel 662 illustrated in FIG. 11 is incorporated in a housing 661 and includes substrates 651a and 651b, a liquid crystal layer 652 sandwiched between the substrates 651a and 651b, polarizing filters 653a and 653b, a backlight 654, and the like. Yes. An optical sensor portion 655 is formed in the housing 661.

本発明を用いて作製された光センサ部655はバックライト654からの光量を感知し、その情報がフィードバックされて液晶パネル662の輝度が調節される。   The light sensor unit 655 manufactured using the present invention senses the amount of light from the backlight 654, and the information is fed back to adjust the luminance of the liquid crystal panel 662.

図19(A)及び図19(B)は、本発明の光センサをカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図19(A)は、デジタルカメラの前面方向から見た斜視図、図19(B)は、後面方向から見た斜視図である。図19(A)において、デジタルカメラには、リリースボタン1301、メインスイッチ1302、ファインダ窓1303、フラッシュ1304、レンズ1305、鏡胴1306、筐体1307が備えられている。   FIG. 19A and FIG. 19B are diagrams showing an example in which the photosensor of the present invention is incorporated in a camera, for example, a digital camera. FIG. 19A is a perspective view seen from the front side of the digital camera, and FIG. 19B is a perspective view seen from the rear side. In FIG. 19A, the digital camera includes a release button 1301, a main switch 1302, a finder window 1303, a flash 1304, a lens 1305, a lens barrel 1306, and a housing 1307.

また、図19(B)において、ファインダ接眼窓1311、モニタ1312、操作ボタン1313が備えられている。   In FIG. 19B, a finder eyepiece window 1311, a monitor 1312, and operation buttons 1313 are provided.

リリースボタン1301は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。   When the release button 1301 is pressed down to a half position, the focus adjustment mechanism and the exposure adjustment mechanism are operated, and when the release button 1301 is pressed down to the lowest position, the shutter is opened.

メインスイッチ1302は、押下又は回転によりデジタルカメラの電源のオン/オフを切り替える。   A main switch 1302 is turned on / off by pressing or rotating the digital camera.

ファインダ窓1303は、デジタルカメラの前面のレンズ1305の上部に配置されており、図19(B)に示すファインダ接眼窓1311から撮影する範囲やピントの位置を確認するための装置である。   The finder window 1303 is disposed on the front of the lens 1305 on the front surface of the digital camera, and is a device for confirming the shooting range and focus position from the finder eyepiece window 1311 shown in FIG.

フラッシュ1304は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。   The flash 1304 is arranged at the upper front of the digital camera, and emits auxiliary light simultaneously with the release button being pressed to open the shutter when the subject brightness is low.

レンズ1305は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、CCD(Charge Coupled Device)等の撮像素子が設けられている。   The lens 1305 is disposed in front of the digital camera. The lens is composed of a focusing lens, a zoom lens, and the like, and constitutes a photographing optical system together with a shutter and a diaphragm (not shown). In addition, an imaging element such as a CCD (Charge Coupled Device) is provided behind the lens.

鏡胴1306は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ1305を手前に移動させる。また、携帯時は、レンズ1305を沈銅させてコンパクトにする。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筐体1307内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。   The lens barrel 1306 moves the lens position in order to focus the focusing lens, the zoom lens, and the like. During photographing, the lens 1305 is moved forward to move the lens 1305 forward. In addition, when carrying, the lens 1305 is moved down to be compact. In this embodiment, the structure is such that the subject can be zoomed by extending the lens barrel. However, the structure is not limited to this structure, and the structure of the imaging optical system in the housing 1307 is not limited. It may be a digital camera capable of zooming without extending the cylinder.

ファインダ接眼窓1311は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。   The viewfinder eyepiece window 1311 is provided on the upper rear surface of the digital camera, and is a window provided for eye contact when confirming a shooting range and a focus position.

操作ボタン1313は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。   The operation buttons 1313 are various function buttons provided on the rear surface of the digital camera, and include a setup button, a menu button, a display button, a function button, a selection button, and the like.

本発明の光センサを図19(A)及び図19(B)に示すカメラに組み込むと、光センサが光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。   When the optical sensor of the present invention is incorporated in the camera shown in FIGS. 19A and 19B, the optical sensor can detect the presence and intensity of light, thereby adjusting the exposure of the camera. Can do.

また本発明の光センサはその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。   The optical sensor of the present invention can be applied to other electronic devices such as a projection television and a navigation system. In other words, it can be used for any object that needs to detect light.

本実施例では、図4(A)〜図4(B)及び図5を用いて補助電極を設けた例について説明する。   In this embodiment, an example in which an auxiliary electrode is provided will be described with reference to FIGS. 4A to 4B and FIG.

図4(A)において、201は基板、203はp型半導体膜、205は真性半導体膜、206はn型半導体膜である。また207及び208は電極層、209及び210は絶縁膜、211及び212は引き出し電極である。   In FIG. 4A, 201 is a substrate, 203 is a p-type semiconductor film, 205 is an intrinsic semiconductor film, and 206 is an n-type semiconductor film. 207 and 208 are electrode layers, 209 and 210 are insulating films, and 211 and 212 are lead electrodes.

本実施例は実施の形態の構成に補助電極204を付した構成になっている。補助電極204は導電膜を用いて形成すればよい。本実施例では導電膜として透明導電膜を用い、透明導電膜材料としては、シリコン(Si)を含む酸化インジウム酸化スズ合金(Siを含むインジウム錫酸化物ともいう)を用いる。Siを含む酸化インジウム酸化スズ合金以外にも、酸化亜鉛(ZnO)、酸化スズ(SnO)、酸化インジウム、酸化インジウムに、さらに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成された導電膜材料を用いてもよい。 In this example, an auxiliary electrode 204 is added to the structure of the embodiment. The auxiliary electrode 204 may be formed using a conductive film. In this embodiment, a transparent conductive film is used as the conductive film, and an indium tin oxide alloy containing silicon (Si) (also referred to as indium tin oxide containing Si) is used as the transparent conductive film material. In addition to an indium tin oxide alloy containing Si, a target in which zinc oxide (ZnO), tin oxide (SnO 2 ), indium oxide and indium oxide are further mixed with 2 to 20 wt% zinc oxide (ZnO) is used. The formed conductive film material may be used.

また受光領域の面積が十分確保できるならば、補助電極204を透明導電膜ではない導電膜で形成してもよい。このような導電膜として、チタン(Ti)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。   In addition, the auxiliary electrode 204 may be formed using a conductive film that is not a transparent conductive film as long as the area of the light receiving region can be secured sufficiently. As such a conductive film, titanium (Ti), tungsten (W), tantalum (Ta), molybdenum (Mo), neodymium (Nd), cobalt (Co), zirconium (Zr), zinc (Zn), ruthenium (Ru). ), Rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), aluminum (Al), gold (Au), silver (Ag), copper (Cu) A single layer film made of an element, or an alloy material or a compound material containing the element as a main component, or a single layer film made of a nitride thereof, for example, titanium nitride, tungsten nitride, tantalum nitride, or molybdenum nitride is used. it can.

補助電極204を形成すると、素子全体の抵抗が低くなる一方、p型半導体膜203に接して補助電極204を形成することにより、p型半導体膜203とn型半導体膜206の電気抵抗を揃えることができるという利点がある。   When the auxiliary electrode 204 is formed, the resistance of the entire element is lowered, while the auxiliary electrode 204 is formed in contact with the p-type semiconductor film 203 so that the electric resistances of the p-type semiconductor film 203 and the n-type semiconductor film 206 are made uniform. There is an advantage that can be.

また補助電極204を用いる場合には、図4(B)に示すように、電極層207と208を分離するための真性半導体膜205をエッチングする際に、補助電極204がエッチングストッパとしてエッチングすることができる。そのため補助電極204が露出するまで真性半導体膜205及びp型半導体膜203をエッチングすることが可能である。   When the auxiliary electrode 204 is used, as shown in FIG. 4B, the auxiliary electrode 204 is etched as an etching stopper when the intrinsic semiconductor film 205 for separating the electrode layers 207 and 208 is etched. Can do. Therefore, the intrinsic semiconductor film 205 and the p-type semiconductor film 203 can be etched until the auxiliary electrode 204 is exposed.

図4(B)の光センサの上面図を図5に示す。ただし図面を見やすくするために絶縁膜209は点線で囲った領域で表しており、絶縁膜210は図示していない。また溝221及び222は図1(C)の溝107及び108に対応する。   A top view of the photosensor of FIG. 4B is shown in FIG. However, in order to make the drawing easy to see, the insulating film 209 is represented by a region surrounded by a dotted line, and the insulating film 210 is not shown. The grooves 221 and 222 correspond to the grooves 107 and 108 in FIG.

補助電極204と電極層208の距離X(μm)とすると、Xが大きいと抵抗が上がる。このため素子全体の抵抗値と静電破壊に対する耐圧とを鑑みてXを決める必要がある。すなわちXが小さすぎると抵抗が低くなり静電破壊に対する耐圧も小さくなってしまう。一方Xが大きすぎると素子全体の抵抗が上がりすぎて、素子として機能しなくなってしまうからである。 When the distance X 2 (μm) between the auxiliary electrode 204 and the electrode layer 208 is set, the resistance increases when X 2 is large. Therefore it is necessary to determine the X 2 in view of the breakdown voltage for the entire device resistance value and the electrostatic breakdown. That breakdown voltage becomes small against electrostatic breakdown decreases the resistance and X 2 is too small. Whereas X 2 is too high is too large element overall resistance, because no longer function as a device.

また本実施例は、実施の形態及び実施例1のいかなる記載に応用することが可能である。   In addition, this embodiment can be applied to any description in Embodiment Mode and Embodiment 1.

本実施例では本発明の光センサにカラーフィルタを形成した例を、図7(A)〜図7(B)を用いて説明する。   In this embodiment, an example in which a color filter is formed in the optical sensor of the present invention will be described with reference to FIGS.

図7(A)に、図2(C)にカラーフィルタを形成した光センサを示す。図7(A)の光センサには、基板301、p型半導体膜302、真性半導体膜303、n型半導体膜304、絶縁膜305、電極層306及び307、絶縁膜308、引き出し電極309及び310、並びにカラーフィルタ311が形成されている。   FIG. 7A shows an optical sensor in which a color filter is formed in FIG. 7A includes a substrate 301, a p-type semiconductor film 302, an intrinsic semiconductor film 303, an n-type semiconductor film 304, an insulating film 305, electrode layers 306 and 307, an insulating film 308, and extraction electrodes 309 and 310. In addition, a color filter 311 is formed.

カラーフィルタ311を設けることにより、赤(R)、緑(G)、青(B)それぞれの光を選択的に吸収することができる。   By providing the color filter 311, light of red (R), green (G), and blue (B) can be selectively absorbed.

またカラーフィルタを基板と光電変換層との間に形成した例を図7(B)に示す。   FIG. 7B illustrates an example in which a color filter is formed between the substrate and the photoelectric conversion layer.

図7(B)において、321は基板、322はp型半導体膜、323は真性半導体膜、324はn型半導体膜、325及び328は絶縁膜、326及び327は電極層、329及び330は引き出し電極、331はカラーフィルタ、332はパシベーション膜である。パシベーション膜332は絶縁膜325と同じ材料を用いて形成すればよい。   In FIG. 7B, 321 is a substrate, 322 is a p-type semiconductor film, 323 is an intrinsic semiconductor film, 324 is an n-type semiconductor film, 325 and 328 are insulating films, 326 and 327 are electrode layers, and 329 and 330 are lead-out films. Electrodes, 331 are color filters, and 332 are passivation films. The passivation film 332 may be formed using the same material as the insulating film 325.

図7(B)のような構造では、基板側から入る光がたとえ斜めであってもカラーフィルタを通過するので、入射する光を有効に利用することができる。   In the structure as shown in FIG. 7B, even if light entering from the substrate side passes through the color filter even if it is oblique, incident light can be used effectively.

また本実施例は、実施の形態及び実施例1及び2のいかなる記載に応用することが可能である。   In addition, this embodiment can be applied to any description of the embodiment mode and Embodiments 1 and 2.

本実施例では、本発明の光電変換装置を用いた半導体装置を、図13(A)〜図13(B)、図14(A)〜図14(B)、図15(A)〜図15(C)、図16、図17、図20(A)〜図20(D)を用いて説明する。   In this embodiment, a semiconductor device using the photoelectric conversion device of the present invention is illustrated in FIGS. 13A to 13B, FIGS. 14A to 14B, and FIGS. This will be described with reference to (C), FIGS. 16, 17, and 20A to 20D.

図13(A)では、本発明の光電変換装置を用いた半導体装置の例として、2端子の可視光センサチップ(2.0mm×1.5mm)の例を示す。図13(A)において、710は基板、712は下地絶縁膜、713はゲート絶縁膜である。受光する光は基板710、下地絶縁膜712、およびゲート絶縁膜713を通過するため、これらの材料は全て透光性の高い材料を用いることが望ましい。   FIG. 13A shows an example of a two-terminal visible light sensor chip (2.0 mm × 1.5 mm) as an example of a semiconductor device using the photoelectric conversion device of the present invention. In FIG. 13A, reference numeral 710 denotes a substrate, 712 denotes a base insulating film, and 713 denotes a gate insulating film. Since the light to be received passes through the substrate 710, the base insulating film 712, and the gate insulating film 713, it is desirable to use materials having high light-transmitting properties for all of these materials.

PIN型の光電変換素子725は、実施の形態の記載に基づいて形成すればよく、本実施例ではその構成を示す。本実施例の光電変換素子725は、配線719と、保護電極718と、光電変換層721であるp型半導体層721p、n型半導体層721n、p型半導体層721pとn型半導体層721nの間に挟まれた真性(i型)半導体層721i、及び端子電極726を有する。   The PIN photoelectric conversion element 725 may be formed based on the description of the embodiment mode, and its structure is shown in this example. A photoelectric conversion element 725 in this example includes a wiring 719, a protective electrode 718, a p-type semiconductor layer 721 p that is a photoelectric conversion layer 721, an n-type semiconductor layer 721 n, and between the p-type semiconductor layer 721 p and the n-type semiconductor layer 721 n. An intrinsic (i-type) semiconductor layer 721i and a terminal electrode 726.

配線719は、高融点金属膜と低抵抗金属膜(アルミニウム合金または純アルミニウムなど)との積層構造とする。ここでは、配線719は、チタン膜(Ti膜)とアルミニウム膜(Al膜)とTi膜とを順に積み重ねた三層構造とする。配線719を覆うように保護電極718が形成されている。   The wiring 719 has a stacked structure of a refractory metal film and a low resistance metal film (such as an aluminum alloy or pure aluminum). Here, the wiring 719 has a three-layer structure in which a titanium film (Ti film), an aluminum film (Al film), and a Ti film are sequentially stacked. A protective electrode 718 is formed so as to cover the wiring 719.

光電変換層721をエッチングする際に、配線719は、覆っている保護電極718によって保護される。保護電極718の材料は、光電変換層721をエッチングするガス(またはエッチャント)に対して光電変換層よりもエッチング速度の小さい導電材料であることが好ましい。加えて、保護電極718の材料は、光電変換層721と反応して合金とならない導電材料であることが好ましい。   When the photoelectric conversion layer 721 is etched, the wiring 719 is protected by the protective electrode 718 that covers the wiring 719. The material of the protective electrode 718 is preferably a conductive material whose etching rate is lower than that of the photoelectric conversion layer with respect to a gas (or etchant) for etching the photoelectric conversion layer 721. In addition, the material of the protective electrode 718 is preferably a conductive material that does not react with the photoelectric conversion layer 721 to form an alloy.

また、PIN型の光電変換素子725の出力値を信号処理する回路を設ける。本実施例では光電変換素子725の出力値を信号処理する回路として、増幅回路を設ける。光電変換素子725の出力値を増幅するために同一基板上に設けられた増幅回路は、nチャネル型薄膜トランジスタ(Thin Film Transistor(TFT))730及び731によるカレントミラー回路732で構成されている(図13(A))。   Further, a circuit for signal processing the output value of the PIN photoelectric conversion element 725 is provided. In this embodiment, an amplifier circuit is provided as a circuit for processing an output value of the photoelectric conversion element 725. An amplifier circuit provided on the same substrate for amplifying the output value of the photoelectric conversion element 725 includes a current mirror circuit 732 including n-channel thin film transistors (TFTs) 730 and 731 (FIG. 13 (A)).

また、図13(B)に2端子の可視光センサの等価回路図を示す。図13(B)はnチャネル型TFTを用いた等価回路図であるが、nチャネル型TFTに代えてpチャネル型TFTのみを用いてもよい。   FIG. 13B shows an equivalent circuit diagram of a two-terminal visible light sensor. FIG. 13B is an equivalent circuit diagram using n-channel TFTs, but only p-channel TFTs may be used instead of n-channel TFTs.

図13(A)では2個のTFTを図示しているが、実際に例えば出力値を5倍とするためには、nチャネル型TFT730(チャネル長(L)及びチャネル幅(W)がそれぞれ8μm、50μm)を2個、nチャネル型TFT731(チャネル長(L)及びチャネル幅(W)がそれぞれ8μm、50μm)を10個設ければよい。   Although two TFTs are shown in FIG. 13A, in order to actually increase the output value by a factor of 5, for example, an n-channel TFT 730 (channel length (L) and channel width (W) are each 8 μm). , 50 μm) and ten n-channel TFTs 731 (channel length (L) and channel width (W) are 8 μm and 50 μm, respectively).

さらに、出力値をm倍にするにはnチャネル型TFT730を1個及びnチャネル型TFT731をm個設ければよい。例えば出力値を100倍とするためにnチャネル型TFT730を1個及びnチャネル型TFT731を100個設ける例を、図16に示す。なお図16において図13(A)〜図13(B)及び図14(A)〜図14(C)と同じものは同じ符号で示している。図16において、nチャネル型TFT731は100個のnチャネル型TFT731a、731b、731c、731d…から構成されている。これにより光電変換素子725で発生した光電流が100倍に増幅されて出力される。   Further, in order to increase the output value by m, one n-channel TFT 730 and m n-channel TFT 731 may be provided. For example, FIG. 16 shows an example in which one n-channel TFT 730 and 100 n-channel TFT 731 are provided to increase the output value by 100 times. In FIG. 16, the same components as those in FIGS. 13A to 13B and FIGS. 14A to 14C are denoted by the same reference numerals. In FIG. 16, an n-channel TFT 731 is composed of 100 n-channel TFTs 731a, 731b, 731c, 731d. As a result, the photocurrent generated in the photoelectric conversion element 725 is amplified 100 times and output.

なお増幅回路をpチャネル型TFTで形成する場合は図17に示す等価回路図となる。図17において、端子電極726及び753は図13(B)と同一であるが、それぞれ図17に示すように光電変換素子825、pチャネル型TFT830及び831を接続すればよい。pチャネル型TFT830は、光電変換素子825のアノード側の電極と電気的に接続される。光電変換素子825は、pチャネル型TFT830と接続する第2の電極(アノード側の電極)上にn型半導体層、真性半導体層(i型半導体層)、p型半導体層を順次積層した後、第1の電極(カソード側の電極)を形成すればよい。また、積層順序を逆にした光電変換素子としてもよく、第1の電極(カソード側の電極)上にp型半導体層、真性半導体層(i型半導体層)、n型半導体層を順次積層した後、pチャネル型TFT830と接続する第2の電極(アノード側の電極)を形成し、第1の電極と接続するカソード側の端子電極を形成してもよい。   Note that when the amplifier circuit is formed of a p-channel TFT, an equivalent circuit diagram shown in FIG. 17 is obtained. In FIG. 17, terminal electrodes 726 and 753 are the same as FIG. 13B, but a photoelectric conversion element 825 and p-channel TFTs 830 and 831 may be connected as shown in FIG. The p-channel TFT 830 is electrically connected to the anode electrode of the photoelectric conversion element 825. The photoelectric conversion element 825 is formed by sequentially stacking an n-type semiconductor layer, an intrinsic semiconductor layer (i-type semiconductor layer), and a p-type semiconductor layer on a second electrode (anode side electrode) connected to the p-channel TFT 830. The first electrode (cathode side electrode) may be formed. Alternatively, a photoelectric conversion element in which the stacking order is reversed may be used. A p-type semiconductor layer, an intrinsic semiconductor layer (i-type semiconductor layer), and an n-type semiconductor layer are sequentially stacked on the first electrode (cathode side electrode). Thereafter, a second electrode (anode electrode) connected to the p-channel TFT 830 may be formed, and a cathode terminal electrode connected to the first electrode may be formed.

さらに出力値を増幅させるための増幅回路は、nチャネル型TFTまたはpチャネル型TFTを適宜組み合わせた演算増幅器(オペアンプ)で構成してもよいが、5端子となる。また、オペアンプで増幅回路を構成し、レベルシフタを用いることによって、電源数を削減して4端子とすることもできる。   Further, an amplifier circuit for amplifying the output value may be constituted by an operational amplifier (op-amp) in which n-channel TFTs or p-channel TFTs are appropriately combined, but has five terminals. In addition, an operational amplifier can be configured by an operational amplifier and a level shifter can be used to reduce the number of power supplies to four terminals.

ただし本実施例では出力値を増幅させるための増幅回路を形成したが、必要であれば増幅回路に替えて出力値を別の出力形式に変換する回路等を作製してもよい。   However, in this embodiment, an amplifier circuit for amplifying the output value is formed. However, if necessary, a circuit for converting the output value into another output format may be produced instead of the amplifier circuit.

また図13(A)においては、nチャネル型TFT730及び731は1つのチャネル形成領域を含む構造(本明細書では「シングルゲート構造」という)のトップゲート型TFTの例を示しているが、チャネル形成領域が複数ある構造にしてオン電流値のバラツキを低減させてもよい。また、オフ電流値を低減するため、nチャネル型TFT730及び731に低濃度ドレイン(Lightly Doped Drain(LDD))領域を設けてもよい。LDD領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域のことであり、LDD領域を設けると、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐという効果がある。また、ホットキャリアによるオン電流値の劣化を防ぐため、nチャネル型TFT730及び731を、ゲート絶縁膜を介してLDD領域をゲート電極と重ねて配置させた構造(本明細書では「GOLD(Gate−drain Overlapped LDD)構造」と呼ぶ)としてもよい。   In FIG. 13A, n-channel TFTs 730 and 731 each show an example of a top gate TFT having a structure including one channel formation region (referred to as a “single gate structure” in this specification). Variation in on-state current value may be reduced by using a structure having a plurality of formation regions. In order to reduce the off-current value, lightly doped drain (LDD) regions may be provided in the n-channel TFTs 730 and 731. An LDD region is a region in which an impurity element is added at a low concentration between a channel formation region and a source region or a drain region formed by adding an impurity element at a high concentration. When the LDD region is provided, This has the effect of relaxing the electric field in the vicinity of the drain region and preventing deterioration due to hot carrier injection. In order to prevent deterioration of the on-current value due to hot carriers, a structure in which n-channel TFTs 730 and 731 are arranged with an LDD region overlapped with a gate electrode with a gate insulating film interposed therebetween (in this specification, “GOLD (Gate− (Drain Overlapped LDD) structure ”).

GOLD構造を用いた場合、LDD領域ゲート電極と重ねて形成しなかった場合よりも、さらにドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果がある。このようなGOLD構造とすることで、ドレイン領域近傍の電界強度が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効である。   When the GOLD structure is used, the electric field in the vicinity of the drain region is further relaxed and the deterioration due to hot carrier injection is prevented as compared with the case where the GOLD structure is not overlapped with the LDD region gate electrode. By adopting such a GOLD structure, the electric field strength in the vicinity of the drain region is relaxed and hot carrier injection is prevented, which is effective in preventing a deterioration phenomenon.

また、配線714は配線719に接続する配線であって増幅回路のTFT730のチャネル形成領域上方にも延在してゲート電極にもなっている。   A wiring 714 is a wiring connected to the wiring 719 and extends above the channel formation region of the TFT 730 of the amplifier circuit and serves as a gate electrode.

また、配線715はn型半導体層721nに接続する配線であってTFT731のドレイン配線(ドレイン電極とも呼ぶ)またはソース配線(ソース電極とも呼ぶ)と接続している。また、716及び717は絶縁膜、720は接続電極である。受光する光は絶縁膜716及び717を通過するため、これらの材料は全て透光性の高い材料を用いることが望ましい。なお、絶縁膜717は、CVD法により形成される酸化珪素(SiOx)膜を用いることが好ましい。絶縁膜717をCVD法で形成する酸化珪素膜とすると固着強度が向上する。   A wiring 715 is a wiring connected to the n-type semiconductor layer 721n and is connected to a drain wiring (also referred to as a drain electrode) or a source wiring (also referred to as a source electrode) of the TFT 731. Reference numerals 716 and 717 denote insulating films, and 720 denotes a connection electrode. Since the light to be received passes through the insulating films 716 and 717, it is preferable to use materials having high light-transmitting properties for these materials. Note that the insulating film 717 is preferably a silicon oxide (SiOx) film formed by a CVD method. When the insulating film 717 is a silicon oxide film formed by a CVD method, the fixing strength is improved.

また、端子電極750は、配線714及び715と同一工程で形成され、端子電極751は配線719及び720と同一工程で形成されている。   The terminal electrode 750 is formed in the same process as the wirings 714 and 715, and the terminal electrode 751 is formed in the same process as the wirings 719 and 720.

また、端子電極726はn型半導体層721nに接続されており、半田764でプリント配線基板760の電極761に実装されている。また、端子電極753は端子電極726と同一工程で形成され、半田763でプリント配線基板760の電極762に実装されている。   The terminal electrode 726 is connected to the n-type semiconductor layer 721n, and is mounted on the electrode 761 of the printed wiring board 760 with solder 764. The terminal electrode 753 is formed in the same process as the terminal electrode 726, and is mounted on the electrode 762 of the printed wiring board 760 with solder 763.

また、図14(A)〜図14(C)及び図20(A)〜図20(D)を用いて上記構造を得るための作製工程を以下に示す。   In addition, a manufacturing process for obtaining the above structure is described below with reference to FIGS. 14A to 14C and FIGS. 20A to 20D.

まず、基板(第1の基板710)上に素子を形成する。ここでは基板710として、ガラス基板の一つであるAN100を用いる。   First, an element is formed over a substrate (first substrate 710). Here, AN100 which is one of glass substrates is used as the substrate 710.

次いで、プラズマCVD法で下地絶縁膜712となる窒素を含む酸化珪素膜(膜厚100nm)を形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素膜(膜厚54nm)を積層形成する。また、下地絶縁膜712は酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜を用いた積層してもよい。例えば、下地絶縁膜712として、酸素を含む窒化珪素膜を50nm、さらに窒素を含む酸化珪素膜を100nm積層した膜を形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。   Next, a silicon oxide film containing nitrogen (film thickness: 100 nm) is formed as a base insulating film 712 by plasma CVD, and further a semiconductor film such as an amorphous silicon film containing hydrogen (film thickness: 54 nm) is exposed to the atmosphere. Are stacked. The base insulating film 712 may be stacked using a silicon oxide film, a silicon nitride film, or a silicon oxide film containing nitrogen. For example, a film in which a silicon nitride film containing oxygen is stacked with a thickness of 50 nm and a silicon oxide film containing nitrogen is stacked with a thickness of 100 nm may be formed as the base insulating film 712. Note that the silicon oxide film or silicon nitride film containing nitrogen functions as a blocking layer for preventing diffusion of impurities such as alkali metal from the glass substrate.

次いで、上記非晶質珪素膜を公知の技術(固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法など)により結晶化させて、結晶構造を有する半導体膜(結晶性半導体膜)、例えば多結晶珪素膜を形成する。ここでは、触媒元素を用いた結晶化方法を用いて多結晶珪素膜を得る。重量換算で10ppmのニッケルを含む酢酸ニッケル溶液をスピナーで添加する。なお、スピナー添加に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜(ここでは多結晶珪素膜)を形成する。ここでは熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を行って多結晶珪素膜を得る。   Next, the amorphous silicon film is crystallized by a known technique (solid phase growth method, laser crystallization method, crystallization method using a catalytic metal, etc.), and a semiconductor film having a crystal structure (crystalline semiconductor film) For example, a polycrystalline silicon film is formed. Here, a polycrystalline silicon film is obtained by a crystallization method using a catalytic element. A nickel acetate solution containing 10 ppm nickel by weight is added with a spinner. In addition, it may replace with spinner addition and may use the method of spraying nickel element on the whole surface by a sputtering method. Next, heat treatment is performed for crystallization to form a semiconductor film having a crystal structure (here, a polycrystalline silicon film). Here, after heat treatment (500 ° C., 1 hour), heat treatment for crystallization (550 ° C., 4 hours) is performed to obtain a polycrystalline silicon film.

次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光(XeCl:波長308nm)の照射を大気中、または酸素雰囲気中で行う。   Next, the oxide film on the surface of the polycrystalline silicon film is removed with dilute hydrofluoric acid or the like. After that, irradiation with laser light (XeCl: wavelength 308 nm) for increasing the crystallization rate and repairing defects left in the crystal grains is performed in the air or an oxygen atmosphere.

レーザ光には波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波又は第3高調波を用いる。ここでは、繰り返し周波数10〜1000Hz程度のパルスレーザ光を用い、当該レーザ光を光学系にて100〜500mJ/cmに集光し、90〜95%のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施例では、繰り返し周波数30Hz、エネルギー密度470mJ/cmでレーザ光の照射を大気中で行なう。 As the laser light, excimer laser light having a wavelength of 400 nm or less, or the second harmonic or the third harmonic of a YAG laser is used. Here, a pulsed laser beam having a repetition frequency of about 10 to 1000 Hz is used, the laser beam is condensed to 100 to 500 mJ / cm 2 by an optical system, and irradiated with an overlap rate of 90 to 95%. May be scanned. In this embodiment, laser light irradiation is performed in the atmosphere at a repetition frequency of 30 Hz and an energy density of 470 mJ / cm 2 .

なお、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施例ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波を適用するのが好ましい。代表的には、Nd:YVOレーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。 Note that an oxide film is formed on the surface by irradiation with a laser beam because it is performed in the air or in an oxygen atmosphere. Although an example using a pulse laser is shown in this embodiment, a continuous wave laser may be used. In order to obtain a crystal with a large grain size when crystallizing a semiconductor film, continuous oscillation is possible. It is preferable to apply a second to fourth harmonic of the fundamental wave using a solid-state laser. Typically, a second harmonic (532 nm) or a third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) may be applied.

連続発振のレーザを用いる場合には、出力10Wの連続発振のYVOレーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にYVO結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は0.01〜100MW/cm程度(好ましくは0.1〜10MW/cm)が必要である。そして、10〜2000cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。 In the case of using a continuous wave laser, laser light emitted from a continuous wave YVO 4 laser having an output of 10 W is converted into a harmonic by a non-linear optical element. There is also a method of emitting harmonics by putting a YVO 4 crystal and a nonlinear optical element in a resonator. Preferably, the laser beam is shaped into a rectangular or elliptical shape on the irradiation surface by an optical system, and the object to be processed is irradiated. At this time, the energy density of approximately 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation may be performed by moving the semiconductor film relative to the laser light at a speed of about 10 to 2000 cm / s.

次いで、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を120秒処理して合計1〜5nmの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル(Ni)を膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマCVD法やスパッタ法や蒸着法などで1〜10nm程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。   Next, in addition to the oxide film formed by the laser light irradiation, the surface is treated with ozone water for 120 seconds to form a barrier layer made of an oxide film having a total thickness of 1 to 5 nm. This barrier layer is formed to remove a catalyst element added for crystallization, for example, nickel (Ni) from the film. Here, the barrier layer is formed using ozone water, but the surface of the semiconductor film having a crystal structure is oxidized by a method of oxidizing the surface of the semiconductor film having a crystal structure by irradiation with ultraviolet light in an oxygen atmosphere or the oxygen plasma treatment. The barrier layer may be formed by depositing an oxide film of about 1 to 10 nm by a method, plasma CVD method, sputtering method or vapor deposition method. Further, the oxide film formed by laser light irradiation may be removed before forming the barrier layer.

次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を10nm〜400nm、ここでは膜厚100nmで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマCVD法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比(SiH:Ar)を1:99とし、成膜圧力を6.665Paとし、RFパワー密度を0.087W/cmとし、成膜温度を350℃とする。 Next, an amorphous silicon film containing an argon element serving as a gettering site is formed with a thickness of 10 to 400 nm, here 100 nm, over the barrier layer by a sputtering method. Here, the amorphous silicon film containing an argon element is formed using a silicon target in an atmosphere containing argon. In the case where an amorphous silicon film containing an argon element is formed using a plasma CVD method, the film formation conditions are a monosilane / argon flow rate ratio (SiH 4 : Ar) of 1:99 and a film formation pressure of 6.665 Pa. The RF power density is 0.087 W / cm 2 and the film formation temperature is 350 ° C.

その後、650℃に加熱された炉に入れて3分の熱処理を行い触媒元素を除去(ゲッタリング)する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。   Thereafter, the catalyst element is removed (gettering) by performing a heat treatment for 3 minutes in a furnace heated to 650 ° C. As a result, the concentration of the catalytic element in the semiconductor film having a crystal structure is reduced. A lamp annealing apparatus may be used instead of the furnace.

次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。   Next, the amorphous silicon film containing an argon element which is a gettering site is selectively removed using the barrier layer as an etching stopper, and then the barrier layer is selectively removed with dilute hydrofluoric acid. Note that during gettering, nickel tends to move to a region with a high oxygen concentration, and thus it is desirable to remove the barrier layer made of an oxide film after gettering.

なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。   Note that in the case where the semiconductor film is not crystallized using a catalytic element, the above-described barrier layer formation, gettering site formation, heat treatment for gettering, gettering site removal, barrier layer removal, etc. This step is unnecessary.

次いで、得られた結晶構造を有する半導体膜(例えば結晶性珪素膜)の表面にオゾン水で薄い酸化膜を形成した後、第1のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体膜(本明細書では「島状半導体領域」という)741及び742を形成する(図20(A)参照)。島状半導体領域741及び742を形成した後、レジストからなるマスクを除去する。   Next, after forming a thin oxide film with ozone water on the surface of the obtained semiconductor film having a crystalline structure (for example, a crystalline silicon film), a mask made of resist is formed using a first photomask, and a desired film is formed. Semiconductor films (referred to as “island semiconductor regions” in this specification) 741 and 742 that are separated into island shapes by etching treatment are formed (see FIG. 20A). After the island-shaped semiconductor regions 741 and 742 are formed, the resist mask is removed.

次いで、必要があればTFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行う。ここでは、ジボラン(B)を質量分離しないでプラズマ励起したイオンドープ法を用いる。 Next, if necessary, a small amount of impurity element (boron or phosphorus) is doped in order to control the threshold value of the TFT. Here, an ion doping method in which diborane (B 2 H 6 ) is plasma-excited without mass separation is used.

次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体領域の表面を洗浄した後、ゲート絶縁膜713となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマCVD法により115nmの厚さで窒素を含む酸化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。   Next, the oxide film is removed with an etchant containing hydrofluoric acid, and at the same time, the surface of the island-shaped semiconductor region is washed, and then an insulating film containing silicon as a main component and serving as the gate insulating film 713 is formed. Here, a silicon oxide film containing nitrogen (composition ratio: Si = 32%, O = 59%, N = 7%, H = 2%) with a thickness of 115 nm is formed by a plasma CVD method.

次いで、ゲート絶縁膜713上に金属膜を形成した後、第2のフォトマスクを用いて、ゲート電極744及び745、配線714及び715、端子電極750を形成する(図20(B)参照)。この金属膜として、例えば窒化タンタル(TaN)及びタングステン(W)をそれぞれ30nm、370nm積層した膜を用いる。   Next, after a metal film is formed over the gate insulating film 713, gate electrodes 744 and 745, wirings 714 and 715, and a terminal electrode 750 are formed using a second photomask (see FIG. 20B). As this metal film, for example, a film in which tantalum nitride (TaN) and tungsten (W) are stacked in a thickness of 30 nm and 370 nm, respectively, is used.

また、ゲート電極744及び745、配線714及び715、端子電極750として、上記以外にもチタン(Ti)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。   In addition to the above, the gate electrodes 744 and 745, the wirings 714 and 715, and the terminal electrode 750 include titanium (Ti), tungsten (W), tantalum (Ta), molybdenum (Mo), neodymium (Nd), cobalt (Co ), Zirconium (Zr), zinc (Zn), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), aluminum (Al), gold (Au) ), Silver (Ag), copper (Cu), or a single layer film made of an alloy material or a compound material containing the element as a main component, or a nitride thereof, for example, titanium nitride, tungsten nitride A single layer film made of tantalum nitride or molybdenum nitride can be used.

次いで、島状半導体領域741及び742へのドーピングを行って、TFT730のソース領域またはドレイン領域747、及びTFT731のソース領域またはドレイン領域748の形成を行う(図20(C)参照)。またTFT730の島状半導体領域741には、ソース領域及びドレイン領域の間にチャネル形成領域が形成され、TFT731の島状半導体領域742には、ソース領域及びドレイン領域の間にチャネル形成領域が形成される。   Next, the island-shaped semiconductor regions 741 and 742 are doped to form a source region or a drain region 747 of the TFT 730 and a source region or a drain region 748 of the TFT 731 (see FIG. 20C). A channel formation region is formed between the source region and the drain region in the island-shaped semiconductor region 741 of the TFT 730, and a channel formation region is formed between the source region and the drain region in the island-shaped semiconductor region 742 of the TFT 731. The

次いで、CVD法により酸化珪素膜を含む第1の層間絶縁膜(図示しない)を50nm形成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法(RTA法)、或いはYAGレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。   Next, after forming a first interlayer insulating film (not shown) including a silicon oxide film by CVD with a thickness of 50 nm, a step of activating the impurity element added to each island-like semiconductor region is performed. This activation process is performed by a rapid thermal annealing method (RTA method) using a lamp light source, a method of irradiating a YAG laser or an excimer laser from the back surface, a heat treatment using a furnace, or a combination thereof. By different methods.

次いで、水素及び酸素を含む窒化珪素膜を含む第2の層間絶縁膜716を、例えば10nmの膜厚で形成する。   Next, a second interlayer insulating film 716 including a silicon nitride film containing hydrogen and oxygen is formed with a thickness of 10 nm, for example.

次いで、第2の層間絶縁膜716上に絶縁物材料から成る第3の層間絶縁膜717を形成する(図20(D)参照)。第3の層間絶縁膜717はCVD法で得られる絶縁膜を用いることができる。本実施例においては密着性を向上させるため、第3の層間絶縁膜717として、900nmの膜厚で形成した窒素を含む酸化珪素膜を形成する。   Next, a third interlayer insulating film 717 made of an insulating material is formed over the second interlayer insulating film 716 (see FIG. 20D). As the third interlayer insulating film 717, an insulating film obtained by a CVD method can be used. In this embodiment, in order to improve adhesion, a silicon oxide film containing nitrogen formed with a thickness of 900 nm is formed as the third interlayer insulating film 717.

次に、熱処理(300〜550℃で1〜12時間の熱処理、例えば窒素雰囲気中410℃で1時間)を行い、島状半導体膜を水素化する。この工程は第2の層間絶縁膜716に含まれる水素により島状半導体膜のダングリングボンドを終端させるために行うものである。ゲート絶縁膜713の存在に関係なく島状半導体膜を水素化することができる。   Next, heat treatment (300 to 550 ° C. for 1 to 12 hours, for example, in a nitrogen atmosphere at 410 ° C. for 1 hour) is performed to hydrogenate the island-shaped semiconductor film. This step is performed in order to terminate dangling bonds of the island-shaped semiconductor film with hydrogen contained in the second interlayer insulating film 716. The island-shaped semiconductor film can be hydrogenated regardless of the presence of the gate insulating film 713.

また第3の層間絶縁膜717として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることも可能である。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造で構成される。置換基として、少なくとも水素を含む化合物(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フッ素を用いてもよい。または置換基として、少なくとも水素を含む化合物と、フッ素とを用いてもよい。   Further, as the third interlayer insulating film 717, an insulating film using siloxane and a stacked structure thereof can be used. Siloxane has a skeleton structure with a bond of silicon (Si) and oxygen (O). As a substituent, a compound containing at least hydrogen (for example, an alkyl group or aromatic hydrocarbon) is used. Fluorine may be used as a substituent. Alternatively, as a substituent, a compound containing at least hydrogen and fluorine may be used.

第3の層間絶縁膜717としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用いた場合は、第2の層間絶縁膜716を形成後、島状半導体膜を水素化するための熱処理を行い、次に第3の層間絶縁膜717を形成することもできる。   In the case where an insulating film using siloxane and a stacked structure thereof are used as the third interlayer insulating film 717, a heat treatment for hydrogenating the island-shaped semiconductor film is performed after forming the second interlayer insulating film 716. Next, a third interlayer insulating film 717 can be formed.

次いで、第3のフォトマスクを用いてレジストからなるマスクを形成し、第1の層間絶縁膜、第2の層間絶縁膜716及び第3の層間絶縁膜717及びゲート絶縁膜713を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。   Next, a resist mask is formed using a third photomask, and the first interlayer insulating film, the second interlayer insulating film 716, the third interlayer insulating film 717, and the gate insulating film 713 are selectively etched. A contact hole is formed. Then, the resist mask is removed.

なお、第3の層間絶縁膜717は必要に応じて形成すればよく、第3の層間絶縁膜717を形成しない場合は、第2の層間絶縁膜716を形成後に第1の層間絶縁膜、第2の層間絶縁膜716及びゲート絶縁膜713を選択的にエッチングしてコンタクトホールを形成する。   Note that the third interlayer insulating film 717 may be formed as necessary. When the third interlayer insulating film 717 is not formed, the first interlayer insulating film and the second interlayer insulating film 716 are formed after the second interlayer insulating film 716 is formed. The second interlayer insulating film 716 and the gate insulating film 713 are selectively etched to form contact holes.

次いで、スパッタ法で金属積層膜を成膜した後、第4のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属膜をエッチングして、配線719、接続電極720、端子電極751、TFT730のソース電極またはドレイン電極771、及びTFT731のソース電極又はドレイン電極772を形成する。そして、レジストからなるマスクを除去する。なお、本実施例の金属積層膜は、膜厚100nmのTi膜と、膜厚350nmのSiを微量に含むAl膜と、膜厚100nmのTi膜との3層を積層したものとする。   Next, after a metal laminated film is formed by a sputtering method, a mask made of a resist is formed using a fourth photomask, and the metal film is selectively etched to form a wiring 719, a connection electrode 720, and a terminal electrode 751. The source or drain electrode 771 of the TFT 730 and the source or drain electrode 772 of the TFT 731 are formed. Then, the resist mask is removed. Note that the metal laminated film of this example is formed by laminating three layers of a Ti film with a thickness of 100 nm, an Al film containing a trace amount of Si with a thickness of 350 nm, and a Ti film with a thickness of 100 nm.

以上の工程で、多結晶珪素膜を用いたトップゲート型TFT730及び731を作製することができる。   Through the above steps, top-gate TFTs 730 and 731 using a polycrystalline silicon film can be manufactured.

次いで、後に形成される光電変換層(代表的にはアモルファスシリコン)と反応して合金になりにくい導電性の金属膜(チタン(Ti)またはモリブデン(Mo)など)を成膜した後、第5のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性の金属膜をエッチングして配線719を覆う保護電極718を形成する(図14(A))。ここではスパッタ法で得られる膜厚200nmのTi膜を用いる。なお、同様に接続電極720、端子電極751、TFTのソース電極またはドレイン電極も導電性の金属膜で覆われる。従って、導電性の金属膜は、これらの電極における2層目のAl膜が露呈されている側面も覆い、導電性の金属膜は光電変換層へのアルミニウム原子の拡散も防止できる。   Next, after forming a conductive metal film (such as titanium (Ti) or molybdenum (Mo)) that hardly reacts with a photoelectric conversion layer (typically amorphous silicon) to be formed later, A mask made of a resist is formed using this photomask, and a conductive metal film is selectively etched to form a protective electrode 718 covering the wiring 719 (FIG. 14A). Here, a 200-nm-thick Ti film obtained by sputtering is used. Similarly, the connection electrode 720, the terminal electrode 751, and the source or drain electrode of the TFT are also covered with a conductive metal film. Accordingly, the conductive metal film also covers the side surface of the electrode where the second Al film is exposed, and the conductive metal film can prevent diffusion of aluminum atoms into the photoelectric conversion layer.

次に、光電変換層721を形成する。光電変換層721は実施の形態及び実施例1〜実施例3の記載に基づいて形成すればよい。   Next, the photoelectric conversion layer 721 is formed. The photoelectric conversion layer 721 may be formed based on the description of Embodiment Mode and Examples 1 to 3.

次いで、全面に絶縁物材料(例えば珪素を含む無機絶縁膜)からなる封止層724を厚さ(1μm〜30μm)で形成して図14(B)の状態を得る。ここでは絶縁物材料膜としてCVD法により、膜厚1μmの窒素を含む酸化珪素膜を形成する。CVD法による絶縁膜を用いることによって密着性の向上を図っている。   Next, a sealing layer 724 made of an insulating material (for example, an inorganic insulating film containing silicon) is formed over the entire surface with a thickness (1 μm to 30 μm) to obtain the state shown in FIG. Here, a silicon oxide film containing nitrogen having a thickness of 1 μm is formed as the insulating material film by a CVD method. Adhesion is improved by using an insulating film formed by CVD.

次いで、封止層724をエッチングして開口部を設けた後、スパッタ法により端子電極726及び753を形成する。端子電極726及び753は、チタン膜(Ti膜)(100nm)と、ニッケル膜(Ni)膜(300nm)と、金膜(Au膜)(50nm)との積層膜とする。こうして得られる端子電極726及び端子電極753の固着強度は5Nを超え、端子電極として十分な固着強度を有している。   Next, after the sealing layer 724 is etched to provide an opening, terminal electrodes 726 and 753 are formed by a sputtering method. The terminal electrodes 726 and 753 are laminated films of a titanium film (Ti film) (100 nm), a nickel film (Ni) film (300 nm), and a gold film (Au film) (50 nm). The fixing strength of the terminal electrode 726 and the terminal electrode 753 thus obtained exceeds 5N, and has a sufficient fixing strength as a terminal electrode.

以上の工程で、半田接続が可能な端子電極726及び端子電極753が形成され、図14(C)に示す構造が得られる。   Through the above steps, the terminal electrode 726 and the terminal electrode 753 that can be soldered are formed, and the structure illustrated in FIG. 14C is obtained.

次いで、個々に切断して複数の光センサチップを切り出す。1枚の大面積基板(例えば600cm×720cm)からは大量の光センサチップ(2mm×1.5mm)を製造することが可能である。   Next, a plurality of optical sensor chips are cut out individually. A large amount of optical sensor chips (2 mm × 1.5 mm) can be manufactured from one large-area substrate (for example, 600 cm × 720 cm).

切り出した1つの光センサチップ(2mm×1.5mm)の断面図(側面図)を図15(A)に示し、その下面図を図15(B)、上面図を図15(C)に示す。図15において、図13及び図14と同一である箇所には同じ符号を用いている。なお、図15(A)において、基板710と、素子形成領域800と、端子電極726及び端子電極753とを含む総膜厚は、0.8±0.05mmである。   A sectional view (side view) of one cut out optical sensor chip (2 mm × 1.5 mm) is shown in FIG. 15A, a bottom view thereof is shown in FIG. 15B, and a top view thereof is shown in FIG. . In FIG. 15, the same reference numerals are used for portions that are the same as those in FIGS. 13 and 14. 15A, the total film thickness including the substrate 710, the element formation region 800, the terminal electrode 726, and the terminal electrode 753 is 0.8 ± 0.05 mm.

また、光センサチップの総膜厚を薄くするために、基板710をCMP処理等によって削って薄くした後、ダイサーで個々に切断して複数の光センサチップを切り出してもよい。   In addition, in order to reduce the total film thickness of the optical sensor chip, the substrate 710 may be thinned by CMP processing or the like and then individually cut with a dicer to cut out a plurality of optical sensor chips.

また、図15(B)において、端子電極726及び753の一つの電極サイズは、0.6mm×1.1mmであり、電極間隔は0.4mmである。また、図15(C)において受光部801の面積は、第2の電極の面積とほぼ等しく、1.57mmである。また、増幅回路部802には、約100個のTFTが設けられている。 In FIG. 15B, one electrode size of the terminal electrodes 726 and 753 is 0.6 mm × 1.1 mm, and the electrode interval is 0.4 mm. In FIG. 15C, the area of the light receiving portion 801 is approximately equal to the area of the second electrode and is 1.57 mm 2 . The amplifier circuit portion 802 is provided with about 100 TFTs.

最後に、得られた光センサチップをプリント配線基板760の実装面に実装する。なお、端子電極726と電極761、並びに端子電極753と電極762との接続には、それぞれ半田764及び763を用い、予めプリント配線基板760の電極761及び762上にスクリーン印刷法などによって形成しておき、半田と端子電極を当接した状態にしてから半田リフロー処理を行って実装する。半田リフロー処理は、例えば不活性ガス雰囲気中、255℃〜265℃程度の温度で約10秒行う。また、半田の他に金属(金、銀等)で形成されるバンプ、又は導電性樹脂で形成されるバンプ等を用いることができる。また、環境問題を考慮して鉛フリー半田を用いて実装してもよい。   Finally, the obtained optical sensor chip is mounted on the mounting surface of the printed wiring board 760. The terminal electrodes 726 and 761 and the terminal electrodes 753 and 762 are connected by using solders 764 and 763, respectively, which are previously formed on the electrodes 761 and 762 of the printed wiring board 760 by a screen printing method or the like. Then, after the solder and the terminal electrode are in contact with each other, the solder reflow process is performed for mounting. The solder reflow process is performed, for example, in an inert gas atmosphere at a temperature of about 255 ° C. to 265 ° C. for about 10 seconds. In addition to solder, bumps formed of metal (gold, silver, etc.) or bumps formed of conductive resin can be used. Moreover, you may mount using lead-free solder in consideration of an environmental problem.

以上の工程を経て、実装された光センサチップを図14(A)に示している。本発明の光センサ(出力値を100倍にする増幅回路を備えた回路一体型光センサ)は、照度100ルクスにおいて約10μAの光電流を得ることができる。また、本発明の光センサの感度波長範囲は350〜750nmであり、ピーク感度波長は580nmである。また、暗電流(Vr=5V)は1000pAである。   FIG. 14A shows an optical sensor chip mounted through the above steps. The photosensor of the present invention (a circuit-integrated photosensor having an amplifier circuit that increases the output value by 100) can obtain a photocurrent of about 10 μA at an illuminance of 100 lux. The sensitivity wavelength range of the optical sensor of the present invention is 350 to 750 nm, and the peak sensitivity wavelength is 580 nm. The dark current (Vr = 5V) is 1000 pA.

なお本実施例は、実施の形態及び実施例1〜実施例3のいかなる記載と組み合わせることも可能である。   Note that this embodiment can be combined with any description in Embodiment Mode and Embodiments 1 to 3.

本実施例では、図18(A)〜図18(B)を用いて、補助電極を設けた光センサについて実施例2とは別の例を示す。   In this embodiment, an example different from that of Embodiment 2 is shown for an optical sensor provided with an auxiliary electrode, with reference to FIGS.

図18(A)の光センサは、基板901上に、補助電極902、p型半導体膜903、真性半導体膜904、n型半導体膜905、第1の絶縁膜906、第2の絶縁膜907、電極層911及び電極層912、引き出し電極913及び引き出し電極914を有している。   18A includes an auxiliary electrode 902, a p-type semiconductor film 903, an intrinsic semiconductor film 904, an n-type semiconductor film 905, a first insulating film 906, a second insulating film 907, An electrode layer 911, an electrode layer 912, an extraction electrode 913, and an extraction electrode 914 are provided.

本実施例の光センサの作製工程を以下に示す。まず基板901上に補助電極902を透明導電膜で形成する。本実施例では透明導電膜材料として、シリコン(Si)を含む酸化インジウム酸化スズ合金(Siを含むインジウム錫酸化物ともいう)を用いる。Siを含む酸化インジウム酸化スズ合金以外にも、酸化亜鉛(ZnO)、酸化スズ(SnO)、酸化インジウム、酸化インジウムに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成された酸化インジウム酸化亜鉛合金を用いてもよい。 A manufacturing process of the optical sensor of this example is described below. First, the auxiliary electrode 902 is formed over the substrate 901 with a transparent conductive film. In this embodiment, an indium tin oxide alloy containing silicon (Si) (also referred to as indium tin oxide containing Si) is used as the transparent conductive film material. In addition to the indium tin oxide alloy containing Si, it is formed using a target in which zinc oxide (ZnO), tin oxide (SnO 2 ), indium oxide, and indium oxide are mixed with 2 to 20 wt% zinc oxide (ZnO). Alternatively, an indium zinc oxide alloy may be used.

また受光領域の面積を十分確保できるならば、補助電極902を透明導電膜ではない導電膜、例えば遮光性導電膜で形成してもよい。このような導電膜として、チタン(Ti)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。   In addition, the auxiliary electrode 902 may be formed using a conductive film that is not a transparent conductive film, for example, a light-shielding conductive film, as long as the area of the light receiving region can be secured sufficiently. As such a conductive film, titanium (Ti), tungsten (W), tantalum (Ta), molybdenum (Mo), neodymium (Nd), cobalt (Co), zirconium (Zr), zinc (Zn), ruthenium (Ru). ), Rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), aluminum (Al), gold (Au), silver (Ag), copper (Cu) A single layer film made of an element, or an alloy material or a compound material containing the element as a main component, or a single layer film made of a nitride thereof, for example, titanium nitride, tungsten nitride, tantalum nitride, or molybdenum nitride is used. it can.

補助電極902を形成したら、p型半導体膜903、真性半導体膜904及びn型半導体膜905からなる光電変換層を形成する。なおp型半導体膜903、真性半導体膜904及びn型半導体膜905からなる光電変換層は、逆の順番で積層されていてもよく、すなわちn型半導体膜、真性半導体膜及びp型半導体膜の順で積層して光電変換層を形成してもよい。   When the auxiliary electrode 902 is formed, a photoelectric conversion layer including a p-type semiconductor film 903, an intrinsic semiconductor film 904, and an n-type semiconductor film 905 is formed. Note that the photoelectric conversion layer including the p-type semiconductor film 903, the intrinsic semiconductor film 904, and the n-type semiconductor film 905 may be stacked in the reverse order, that is, the n-type semiconductor film, the intrinsic semiconductor film, and the p-type semiconductor film. A photoelectric conversion layer may be formed by stacking in order.

本実施例ではp型半導体膜903として、例えばp型セミアモルファス半導体膜を形成する。p型セミアモルファス半導体膜として、13属の不純物元素、例えばボロン(B)を含んだセミアモルファスシリコン膜をプラズマCVD法にて成膜する。   In this embodiment, for example, a p-type semi-amorphous semiconductor film is formed as the p-type semiconductor film 903. As the p-type semi-amorphous semiconductor film, a semi-amorphous silicon film containing an impurity element belonging to Group 13 such as boron (B) is formed by a plasma CVD method.

p型半導体膜903を形成したら、さらに導電型を付与する不純物を含まない半導体膜(真性半導体膜)904及びn型半導体膜905を順に形成する。   After the p-type semiconductor film 903 is formed, a semiconductor film (intrinsic semiconductor film) 904 and an n-type semiconductor film 905 that do not contain an impurity imparting conductivity type are formed in order.

真性半導体膜904としては、例えばプラズマCVD法でセミアモルファスシリコン膜を形成すればよい。またn型半導体膜905としては、15属の不純物元素、例えばリン(P)を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファスシリコン膜を形成後、15属の不純物元素を導入してもよい。ただしp型セミアモルファス半導体膜903及びn型セミアモルファス半導体膜905の電気伝導度が1 S/cmになるように不純物の量を調節する。   As the intrinsic semiconductor film 904, a semi-amorphous silicon film may be formed by a plasma CVD method, for example. Further, as the n-type semiconductor film 905, a semi-amorphous silicon film containing an impurity element of 15 group, for example, phosphorus (P) may be formed, or an impurity element of 15 group is introduced after the semi-amorphous silicon film is formed. May be. However, the amount of impurities is adjusted so that the electric conductivity of the p-type semi-amorphous semiconductor film 903 and the n-type semi-amorphous semiconductor film 905 is 1 S / cm.

またp型半導体膜903、真性半導体膜904、n型半導体膜905として、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。   Further, as the p-type semiconductor film 903, the intrinsic semiconductor film 904, and the n-type semiconductor film 905, not only a semi-amorphous semiconductor film but also an amorphous semiconductor film may be used.

次にn型半導体膜905上にスクリーン印刷法等で第1の絶縁膜906を形成する。   Next, a first insulating film 906 is formed over the n-type semiconductor film 905 by screen printing or the like.

次いで、p型半導体膜903、真性半導体膜904、n型半導体膜905及び第1の絶縁膜906をエッチングして、補助電極902の一部を露出させる。すなわちp型半導体膜903、真性半導体膜904、n型半導体膜905及び第1の絶縁膜906が補助電極902の他の一部と重畳している形状となり、p型半導体膜903、真性半導体膜904及びn型半導体膜905からなる光電変換層が補助電極902の他の一部と重なって接している。その後、補助電極902、p型半導体膜903、真性半導体膜904、n型半導体膜905及び第1の絶縁膜906を覆って第2の絶縁膜907を形成する。   Next, the p-type semiconductor film 903, the intrinsic semiconductor film 904, the n-type semiconductor film 905, and the first insulating film 906 are etched to expose part of the auxiliary electrode 902. That is, the p-type semiconductor film 903, the intrinsic semiconductor film 904, the n-type semiconductor film 905, and the first insulating film 906 overlap with another part of the auxiliary electrode 902, and the p-type semiconductor film 903 and the intrinsic semiconductor film A photoelectric conversion layer formed of 904 and the n-type semiconductor film 905 overlaps and is in contact with another part of the auxiliary electrode 902. Thereafter, a second insulating film 907 is formed to cover the auxiliary electrode 902, the p-type semiconductor film 903, the intrinsic semiconductor film 904, the n-type semiconductor film 905, and the first insulating film 906.

次に第1の絶縁膜906及び第2の絶縁膜907にコンタクトホール(溝)を形成し、導電性ペーストを用いてスクリーン印刷法にて電極層911及び912を形成する。導電ペーストとしては、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)等の金属材料をを含む導電性ペースト、または導電性カーボンペーストを用いることができる。また電極層911及び912はインクジェット法で形成してもよい。すなわち電極層911は補助電極902と全面ではなく、補助電極902の一部と接して接続されており、電極層912はn型半導体膜905と全面ではなく、n型半導体膜905一部と接して接続されている。   Next, contact holes (grooves) are formed in the first insulating film 906 and the second insulating film 907, and electrode layers 911 and 912 are formed by a screen printing method using a conductive paste. As the conductive paste, a conductive paste containing a metal material such as silver (Ag), gold (Au), copper (Cu), nickel (Ni), or a conductive carbon paste can be used. The electrode layers 911 and 912 may be formed by an ink jet method. That is, the electrode layer 911 is connected to a part of the auxiliary electrode 902 instead of the entire surface instead of the entire surface of the auxiliary electrode 902, and the electrode layer 912 is connected to a part of the n-type semiconductor film 905, not the entire surface. Connected.

さらに必要に応じて、電極層911及び912に接して、引き出し電極913及び914を形成する(図18(A))。引き出し電極913及び914は電極層911及び912と同様に形成すればよい。   Further, if necessary, lead electrodes 913 and 914 are formed in contact with the electrode layers 911 and 912 (FIG. 18A). The extraction electrodes 913 and 914 may be formed in the same manner as the electrode layers 911 and 912.

また図18(A)の光センサの光電変換層の上部に電極を形成する例を図18(B)に示す。図18(B)において、基板931上に補助電極932が形成され、p型半導体膜933、真性半導体膜934及びn型半導体膜935からなる光電変換層が補助電極932の一部と重なって接している。   FIG. 18B shows an example in which an electrode is formed on the photoelectric conversion layer of the photosensor in FIG. 18B, an auxiliary electrode 932 is formed over a substrate 931, and a photoelectric conversion layer including a p-type semiconductor film 933, an intrinsic semiconductor film 934, and an n-type semiconductor film 935 overlaps with and is in contact with part of the auxiliary electrode 932. ing.

次いでn型半導体膜935上に、n型半導体膜935の一部と重なって上部電極936を形成する。上部電極936は補助電極932と同様の材料で形成すればよい。   Next, an upper electrode 936 is formed over the n-type semiconductor film 935 so as to overlap with part of the n-type semiconductor film 935. The upper electrode 936 may be formed using a material similar to that of the auxiliary electrode 932.

さらに第1の絶縁膜937及び第2の絶縁膜938を形成し、コンタクトホール(溝)を形成後、電極層941及び942を形成する。また必要に応じて引き出し電極943及び944を形成する。第1の絶縁膜937、第2の絶縁膜938、電極層941及び942、並びに引き出し電極943及び944については、図18(A)と同様の材料、作製工程で形成すればよい。   Further, a first insulating film 937 and a second insulating film 938 are formed, contact holes (grooves) are formed, and then electrode layers 941 and 942 are formed. Further, lead electrodes 943 and 944 are formed as necessary. The first insulating film 937, the second insulating film 938, the electrode layers 941 and 942, and the extraction electrodes 943 and 944 may be formed using the same materials and manufacturing steps as those in FIG.

上部電極936を形成すると、光センサ全体の抵抗が下がるが、補助電極932と上部電極936との距離により光センサの抵抗値を調節することが可能である。   When the upper electrode 936 is formed, the resistance of the entire photosensor is reduced, but the resistance value of the photosensor can be adjusted by the distance between the auxiliary electrode 932 and the upper electrode 936.

補助電極932とp型半導体膜933が重なっている領域の長さをX(=100μm)、補助電極932の端部と上部電極936の端部との距離をXとしたとき、Xをそれぞれ0μm、100μm、200μmとしたときの耐圧(V)及び直列抵抗(Ω)を表1に示す。 When the length of the region where the auxiliary electrode 932 and the p-type semiconductor film 933 overlap is X 3 (= 100 μm) and the distance between the end of the auxiliary electrode 932 and the end of the upper electrode 936 is X 4 , X 4 Table 1 shows the withstand voltage (V) and the series resistance (Ω) when O is 0 μm, 100 μm, and 200 μm, respectively.

Figure 0004532418
Figure 0004532418

表1に見られるように、上部電極936を形成して光センサの抵抗値が下がっても、上部電極936と補助電極932の距離を変えることにより、素子全体の抵抗値を上げることができる。これにより静電破壊を抑制できる光センサを作製することが可能である。   As can be seen from Table 1, even when the upper electrode 936 is formed and the resistance value of the photosensor is lowered, the resistance value of the entire element can be increased by changing the distance between the upper electrode 936 and the auxiliary electrode 932. Thereby, it is possible to produce an optical sensor that can suppress electrostatic breakdown.

なお本実施例は、必要があれば実施の形態、実施例1〜実施例4のいかなる記載と組み合わせることが可能である。   Note that this embodiment can be combined with any description of the embodiment mode and Embodiments 1 to 4 if necessary.

本実施例では、図21を用いて、配線や電極を単層の導電膜にした可視光センサについて、実施例4とは別の例を示す。なお、実施例4と同じものは同じ符号で示している。   In this example, an example different from Example 4 is shown with respect to a visible light sensor in which wirings and electrodes are single-layer conductive films, with reference to FIG. In addition, the same thing as Example 4 is shown with the same code | symbol.

図21には、実施例4の図13(A)〜図13(B)、図14(A)〜図14(B)、図15(A)〜図15(C)、図20(A)〜図20(D)における配線719、接続電極720、端子電極751、TFT730のソース電極又はドレイン電極771、及びTFT731のソース電極又はドレイン電極772上に保護電極718、773、776、774及び775を設けない構造にした可視光センサを示す。   FIG. 21 includes FIGS. 13 (A) to 13 (B), FIGS. 14 (A) to 14 (B), FIGS. 15 (A) to 15 (C), and FIG. 20 (A) according to the fourth embodiment. A protective electrode 718, 773, 776, 774 and 775 is provided over the wiring 719, the connection electrode 720, the terminal electrode 751, the source or drain electrode 771 of the TFT 730, and the source or drain electrode 772 of the TFT 731 in FIG. The visible light sensor made into the structure which is not provided is shown.

図21において、配線1404、接続電極1405、端子電極1401、TFT731のソース電極又はドレイン電極1402、及びTFT730のソース電極又はドレイン電極1403は単層の導電膜により形成されており、このような導電膜として、チタン膜(Ti膜)が好ましい。またチタン膜に変えて、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。配線1404、接続電極1405、端子電極1401、TFT731のソース電極又はドレイン電極1402、及びTFT730のソース電極又はドレイン電極1403を単層膜とすることにより、作製工程において成膜回数を減少させることが可能となる。   In FIG. 21, a wiring 1404, a connection electrode 1405, a terminal electrode 1401, a source or drain electrode 1402 of the TFT 731 and a source or drain electrode 1403 of the TFT 730 are formed of a single-layer conductive film. A titanium film (Ti film) is preferable. Further, in place of the titanium film, tungsten (W), tantalum (Ta), molybdenum (Mo), neodymium (Nd), cobalt (Co), zirconium (Zr), zinc (Zn), ruthenium (Ru), rhodium (Rh) ), Palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), or a single layer film made of an alloy material or a compound material containing the element as a main component, or these A single layer film made of a nitride such as titanium nitride, tungsten nitride, tantalum nitride, or molybdenum nitride can be used. By forming the wiring 1404, the connection electrode 1405, the terminal electrode 1401, the source or drain electrode 1402 of the TFT 731 and the source or drain electrode 1403 of the TFT 730 as a single layer film, the number of depositions can be reduced in the manufacturing process. It becomes.

なお本実施例は、必要があれば実施の形態、実施例1〜実施例5のいかなる記載と組み合わせることが可能である。   Note that this embodiment can be combined with any description of the embodiment modes and embodiments 1 to 5 if necessary.

本発明により、静電破壊に対する耐圧の向上した光電変換装置を作製することができる。また本発明の光電変換装置を組み込むことにより、信頼性の高い電気機器を得ることが可能である。   According to the present invention, a photoelectric conversion device with improved breakdown voltage against electrostatic breakdown can be manufactured. In addition, by incorporating the photoelectric conversion device of the present invention, a highly reliable electric device can be obtained.

本発明の光センサの作製工程を示す図。4A and 4B show a manufacturing process of an optical sensor of the present invention. 本発明の光センサの作製工程を示す図。4A and 4B show a manufacturing process of an optical sensor of the present invention. 本発明の光センサの作製工程を示す図。4A and 4B show a manufacturing process of an optical sensor of the present invention. 本発明の光センサの作製工程を示す図。4A and 4B show a manufacturing process of an optical sensor of the present invention. 本発明の光センサの上面図。The top view of the photosensor of the present invention. 従来の光センサの断面図。Sectional drawing of the conventional optical sensor. 本発明の光センサの作製工程を示す図。4A and 4B show a manufacturing process of an optical sensor of the present invention. 本発明の光センサを組み込んだ電気機器の例を示す図。The figure which shows the example of the electric equipment incorporating the optical sensor of this invention. 本発明の光センサを組み込んだ電気機器の例を示す図。The figure which shows the example of the electric equipment incorporating the optical sensor of this invention. 本発明の光センサを組み込んだ電気機器の例を示す図。The figure which shows the example of the electric equipment incorporating the optical sensor of this invention. 本発明の光センサを組み込んだ電気機器の例を示す図。The figure which shows the example of the electric equipment incorporating the optical sensor of this invention. 本発明の光センサの上面図。The top view of the photosensor of the present invention. 本発明の光センサを実装した装置の作製工程を示す図。The figure which shows the manufacturing process of the apparatus which mounted the optical sensor of this invention. 本発明の光センサを実装した装置の作製工程を示す図。The figure which shows the manufacturing process of the apparatus which mounted the optical sensor of this invention. 本発明の光センサを実装した装置の作製工程を示す図。The figure which shows the manufacturing process of the apparatus which mounted the optical sensor of this invention. 本発明の光センサを組み込んだ可視光センサの等価回路図。The equivalent circuit diagram of the visible light sensor incorporating the optical sensor of this invention. 本発明の光センサを組み込んだ可視光センサの等価回路図。The equivalent circuit diagram of the visible light sensor incorporating the optical sensor of this invention. 本発明の光センサの作製工程を示す図。4A and 4B show a manufacturing process of an optical sensor of the present invention. 本発明の光センサを組み込んだ電気機器の例を示す図。The figure which shows the example of the electric equipment incorporating the optical sensor of this invention. 本発明の光センサを実装した装置の作製工程を示す図。The figure which shows the manufacturing process of the apparatus which mounted the optical sensor of this invention. 本発明の光センサを実装した装置の作製工程を示す図。The figure which shows the manufacturing process of the apparatus which mounted the optical sensor of this invention.

符号の説明Explanation of symbols

101 基板
102 p型半導体膜
103 真性半導体膜
104 n型半導体膜
106 絶縁膜
107 溝
108 溝
110 電極層
111 電極層
112 絶縁膜
113 引き出し電極
114 引き出し電極
116 領域
117 領域
120 開口部
121 溝
122 溝
101 substrate 102 p-type semiconductor film 103 intrinsic semiconductor film 104 n-type semiconductor film 106 insulating film 107 groove 108 groove 110 electrode layer 111 electrode layer 112 insulating film 113 extraction electrode 114 extraction electrode 116 region 117 region 120 opening 121 groove 122 groove

Claims (14)

基板と、A substrate,
前記基板上の一導電型を付与された第1の半導体膜と、A first semiconductor film provided with one conductivity type on the substrate;
前記第1の半導体膜上に接する第2の半導体膜と、A second semiconductor film in contact with the first semiconductor film;
前記第2の半導体膜上に接する、前記第1の半導体膜とは逆の導電型を付与された第3の半導体膜と、A third semiconductor film having a conductivity type opposite to that of the first semiconductor film in contact with the second semiconductor film;
前記第2の半導体膜及び第3の半導体膜に設けられ、前記第3の半導体膜の一部の領域を前記第3の半導体膜の他の領域から電気的に分断する開口部と、An opening provided in the second semiconductor film and the third semiconductor film and electrically separating a part of the third semiconductor film from another area of the third semiconductor film;
前記第3の半導体膜の前記一部の領域を覆うように選択的に設けられた絶縁膜と、An insulating film selectively provided so as to cover the partial region of the third semiconductor film;
前記絶縁膜に設けられた第1の溝と、A first groove provided in the insulating film;
前記絶縁膜上に設けられ、前記第1の溝を介して前記第3の半導体膜の前記一部の領域に接して設けられた第1の電極と、A first electrode provided on the insulating film and in contact with the partial region of the third semiconductor film via the first groove;
前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜に設けられた第2の溝と、A second groove provided in the first semiconductor film, the second semiconductor film, and the third semiconductor film;
前記第3の半導体膜の前記他の領域上に設けられ、前記第2の溝において前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜の側面に接する第2の電極と、を有することを特徴とする光センサ。A second electrode provided on the other region of the third semiconductor film and in contact with a side surface of the first semiconductor film, the second semiconductor film, and the third semiconductor film in the second groove; And an optical sensor.
基板と、A substrate,
前記基板上の一導電型を付与された第1の半導体膜と、A first semiconductor film provided with one conductivity type on the substrate;
前記第1の半導体膜上に接する第2の半導体膜と、A second semiconductor film in contact with the first semiconductor film;
前記第2の半導体膜上に接する、前記第1の半導体膜とは逆の導電型を付与された第3の半導体膜と、A third semiconductor film having a conductivity type opposite to that of the first semiconductor film in contact with the second semiconductor film;
前記第2の半導体膜及び前記第3の半導体膜に設けられ、前記第3の半導体膜の一部の領域を前記第3の半導体膜の他の領域から電気的に分断する開口部と、An opening provided in the second semiconductor film and the third semiconductor film and electrically separating a part of the third semiconductor film from another area of the third semiconductor film;
前記第3の半導体膜の前記一部の領域を覆うように選択的に設けられた絶縁膜と、An insulating film selectively provided so as to cover the partial region of the third semiconductor film;
前記絶縁膜に設けられた第1の溝と、A first groove provided in the insulating film;
前記絶縁膜上に設けられ、前記第1の溝を介して前記第3の半導体膜の前記一部の領域に接して設けられた第1の電極と、A first electrode provided on the insulating film and in contact with the partial region of the third semiconductor film via the first groove;
前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜に設けられた第2の溝と、A second groove provided in the first semiconductor film, the second semiconductor film, and the third semiconductor film;
前記第3の半導体膜の前記他の領域上に設けられ、前記第2の溝において前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜の側面に接する第2の電極と、  A second electrode provided on the other region of the third semiconductor film and in contact with a side surface of the first semiconductor film, the second semiconductor film, and the third semiconductor film in the second groove; When,
前記基板と前記第1の半導体膜との間に選択的に設けられた、前記第2の電極と電気的に接続する第3の電極と、を有することを特徴とする光センサ。  An optical sensor comprising: a third electrode that is selectively provided between the substrate and the first semiconductor film and is electrically connected to the second electrode.
基板と、A substrate,
前記基板上の一導電型を付与された第1の半導体膜と、A first semiconductor film provided with one conductivity type on the substrate;
前記第1の半導体膜上に接する第2の半導体膜と、A second semiconductor film in contact with the first semiconductor film;
前記第2の半導体膜上に接する、前記第1の半導体膜とは逆の導電型を付与された第3の半導体膜と、A third semiconductor film having a conductivity type opposite to that of the first semiconductor film in contact with the second semiconductor film;
前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜に設けられ、前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜の一部の領域を前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜の他の領域から電気的に分断する開口部と、A part of the first semiconductor film, the second semiconductor film, and the third semiconductor film is provided in the first semiconductor film, the second semiconductor film, and the third semiconductor film. An opening electrically separated from other regions of the first semiconductor film, the second semiconductor film, and the third semiconductor film;
前記第3の半導体膜の前記一部の領域を覆うように選択的に設けられた絶縁膜と、An insulating film selectively provided so as to cover the partial region of the third semiconductor film;
前記絶縁膜に設けられた第1の溝と、A first groove provided in the insulating film;
前記絶縁膜上に設けられ、前記第1の溝を介して前記第3の半導体膜の前記一部の領域に接して設けられた第1の電極と、A first electrode provided on the insulating film and in contact with the partial region of the third semiconductor film via the first groove;
前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜の前記他の領域に設けられた第2の溝と、A second groove provided in the other region of the first semiconductor film, the second semiconductor film, and the third semiconductor film;
前記第3の半導体膜の前記他の領域上に設けられ、前記第2の溝において前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜の側面に接する第2の電極と、A second electrode provided on the other region of the third semiconductor film and in contact with a side surface of the first semiconductor film, the second semiconductor film, and the third semiconductor film in the second groove; When,
前記基板と前記第1の半導体膜との間に選択的に設けられた、前記第2の電極と電気的に接続する第3の電極と、を有することを特徴とする光センサ。An optical sensor comprising: a third electrode that is selectively provided between the substrate and the first semiconductor film and is electrically connected to the second electrode.
請求項2または請求項3において、
前記第の電極は、シリコンを含む酸化インジウム酸化スズ合金、酸化亜鉛、酸化スズ、酸化インジウム、酸化インジウムに2wt%以上20wt%以下の酸化亜鉛を混合したターゲットを用いて形成された酸化インジウム酸化亜鉛合金のいずれかを含むことを特徴とする光センサ
In claim 2 or claim 3,
The third electrode is an indium oxide oxide formed using a target in which indium tin oxide alloy containing silicon, zinc oxide, tin oxide, indium oxide, indium oxide and zinc oxide of 2 wt% or more and 20 wt% or less are mixed. An optical sensor comprising any one of zinc alloys.
請求項2または請求項3において、
前記第の電極は、チタン、タングステン、タンタル、モリブデン、ネオジウム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、アルミニウム、金、銀、銅から選ばれたいずれか一の元素を少なくとも含むこと特徴とする光センサ
In claim 2 or claim 3,
It said third electrode, titanium, tungsten, tantalum, molybdenum, neodymium, cobalt, zirconium, zinc, ruthenium, rhodium, palladium, osmium, iridium, platinum, aluminum, gold, silver, should be selected from copper shift one of An optical sensor comprising at least an element.
請求項1乃至請求項5のいずれか一において、
前記基板は、可撓性基板であることを特徴とする光センサ
In any one of Claims 1 thru | or 5,
The optical sensor according to claim 1, wherein the substrate is a flexible substrate.
請求項6において、
前記可撓性基板は、ポリエチレンナフタレート(PEN)フィルム、ポリエチレンテレフタレート(PET)フィルム、ポリブチレンナフタレート(PBN)フィルムのいずれか一つであることを特徴とする光センサ
In claim 6,
The optical sensor is characterized in that the flexible substrate is any one of a polyethylene naphthalate (PEN) film, a polyethylene terephthalate (PET) film, and a polybutylene naphthalate (PBN) film.
請求項1乃至請求項5のいずれか一において、
前記基板は、ガラス基板であることを特徴とする光センサ
In any one of Claims 1 thru | or 5,
The optical sensor , wherein the substrate is a glass substrate.
請求項1乃至請求項8のいずれか一に記載の光センサは、カラーフィルタにより選択された光を吸収することを特徴とする光センサ Light sensor according to any one of claims 1 to 8, an optical sensor, characterized in that to absorb the light selected by the color filter. 基板上に一導電型を付与された第1の半導体膜を形成し、Forming a first semiconductor film having one conductivity type on a substrate;
前記第1の半導体膜上に接する第2の半導体膜を形成し、Forming a second semiconductor film in contact with the first semiconductor film;
前記第2の半導体膜上に接する、前記第1の半導体膜とは逆の導電型を付与された第3の半導体膜を形成し、Forming a third semiconductor film having a conductivity type opposite to that of the first semiconductor film in contact with the second semiconductor film;
前記第3の半導体膜上に前記第3の半導体膜の一部が露出するように第1の溝を有する絶縁膜を選択的に形成し、An insulating film having a first groove is selectively formed on the third semiconductor film so that a part of the third semiconductor film is exposed;
前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜に、レーザスクライブにより第2の溝を形成し、Forming a second groove in the first semiconductor film, the second semiconductor film, and the third semiconductor film by laser scribing;
前記絶縁膜上に前記第1の溝を介して前記第3の半導体膜に接する第1の電極を形成するとともに、前記第3の半導体膜上に前記第2の溝において前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜の側面に接する第2の電極を形成し、Forming a first electrode in contact with the third semiconductor film via the first groove on the insulating film, and forming the first semiconductor film in the second groove on the third semiconductor film; Forming a second electrode in contact with a side surface of the second semiconductor film and the third semiconductor film,
前記第1の電極、前記第2の電極及び前記絶縁膜をマスクとしてエッチングを行うことにより、前記第2の半導体膜及び前記第3の半導体膜に開口部を形成することによって、前記第3の半導体膜の一部の領域を他の領域から電気的に分断することを特徴とする光センサの作製方法。Etching is performed using the first electrode, the second electrode, and the insulating film as a mask to form an opening in the second semiconductor film and the third semiconductor film, whereby the third semiconductor film is formed. A method for manufacturing an optical sensor, wherein a part of a semiconductor film is electrically separated from another area.
基板上に一導電型を付与された第1の半導体膜を形成し、Forming a first semiconductor film having one conductivity type on a substrate;
前記第1の半導体膜上に接する第2の半導体膜を形成し、Forming a second semiconductor film in contact with the first semiconductor film;
前記第2の半導体膜上に接する、前記第1の半導体膜とは逆の導電型を付与された第3の半導体膜を形成し、Forming a third semiconductor film having a conductivity type opposite to that of the first semiconductor film in contact with the second semiconductor film;
前記第3の半導体膜上に前記第3の半導体膜の一部が露出するように第1の溝を有する絶縁膜を選択的に形成し、An insulating film having a first groove is selectively formed on the third semiconductor film so that a part of the third semiconductor film is exposed;
前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜に、レーザスクライブにより第2の溝を形成し、Forming a second groove in the first semiconductor film, the second semiconductor film, and the third semiconductor film by laser scribing;
前記絶縁膜上に前記第1の溝を介して前記第3の半導体膜に接する第1の電極を形成するとともに、前記第3の半導体膜上に前記第2の溝において前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜の側面に接する第2の電極を形成し、Forming a first electrode in contact with the third semiconductor film via the first groove on the insulating film, and forming the first semiconductor film in the second groove on the third semiconductor film; Forming a second electrode in contact with a side surface of the second semiconductor film and the third semiconductor film,
前記第1の電極、前記第2の電極及び前記絶縁膜をマスクとしてエッチングを行うことにより、前記第2の半導体膜及び前記第3の半導体膜に開口部を形成することによって、前記第3の半導体膜の一部の領域を他の領域から電気的に分断し、Etching is performed using the first electrode, the second electrode, and the insulating film as a mask to form an opening in the second semiconductor film and the third semiconductor film, whereby the third semiconductor film is formed. Electrically separating a part of the semiconductor film from other regions,
前記第1の半導体膜を形成する前に、前記基板上に、前記第2の電極と電気的に接続するための第3の電極を形成することを特徴とする光センサの作製方法。Before forming the first semiconductor film, a third electrode for electrically connecting to the second electrode is formed over the substrate, and a method for manufacturing an optical sensor is provided.
基板上に一導電型を付与された第1の半導体膜を形成し、Forming a first semiconductor film having one conductivity type on a substrate;
前記第1の半導体膜上に接する第2の半導体膜を形成し、Forming a second semiconductor film in contact with the first semiconductor film;
前記第2の半導体膜上に接する、前記第1の半導体膜とは逆の導電型を付与された第3の半導体膜を形成し、Forming a third semiconductor film having a conductivity type opposite to that of the first semiconductor film in contact with the second semiconductor film;
前記第3の半導体膜上に前記第3の半導体膜の一部が露出するように第1の溝を有する絶縁膜を選択的に形成し、An insulating film having a first groove is selectively formed on the third semiconductor film so that a part of the third semiconductor film is exposed;
前記第1の半導体膜、前記第2の半導体膜、及び前記第3の半導体膜に、レーザスクライブにより第2の溝を形成し、Forming a second groove in the first semiconductor film, the second semiconductor film, and the third semiconductor film by laser scribing;
前記絶縁膜上に前記第1の溝を介して前記第3の半導体膜に接する第1の電極を形成するとともに、前記第3の半導体膜上に前記第2の溝において前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜の側面に接する第2の電極を形成し、Forming a first electrode in contact with the third semiconductor film via the first groove on the insulating film, and forming the first semiconductor film in the second groove on the third semiconductor film; Forming a second electrode in contact with a side surface of the second semiconductor film and the third semiconductor film,
エッチングを行うことにより、前記第1の半導体膜、第2の半導体膜及び前記第3の半導体膜に開口部を形成することによって、前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜の一部の領域を、前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜の他の領域から電気的に分断し、Etching is performed to form openings in the first semiconductor film, the second semiconductor film, and the third semiconductor film, so that the first semiconductor film, the second semiconductor film, and the second semiconductor film are formed. Part of the semiconductor film 3 is electrically separated from other regions of the first semiconductor film, the second semiconductor film, and the third semiconductor film;
前記第1の半導体膜を形成する前に、前記基板上に、前記第2の電極と電気的に接続するための第3の電極を形成し、Before forming the first semiconductor film, a third electrode for electrically connecting to the second electrode is formed on the substrate,
前記エッチングは、前記第3の電極をエッチングストッパとして行うことを特徴とする半導体装置の作製方法。The method for manufacturing a semiconductor device, wherein the etching is performed using the third electrode as an etching stopper.
請求項10乃至請求項12のいずれか一において、In any one of Claims 10 to 12,
前記絶縁膜をスクリーン印刷法により形成することを特徴とする光センサ。An optical sensor, wherein the insulating film is formed by a screen printing method.
請求項10乃至請求項13のいずれか一において、In any one of Claims 10 to 13,
前記第1の電極及び前記第2の電極を、インクジェット法により形成することを特徴とする光センサ。The optical sensor, wherein the first electrode and the second electrode are formed by an inkjet method.
JP2006029867A 2005-02-18 2006-02-07 Optical sensor and manufacturing method thereof Expired - Fee Related JP4532418B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006029867A JP4532418B2 (en) 2005-02-18 2006-02-07 Optical sensor and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005042926 2005-02-18
JP2005121392 2005-04-19
JP2006029867A JP4532418B2 (en) 2005-02-18 2006-02-07 Optical sensor and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2006324634A JP2006324634A (en) 2006-11-30
JP2006324634A5 JP2006324634A5 (en) 2009-02-12
JP4532418B2 true JP4532418B2 (en) 2010-08-25

Family

ID=37544046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006029867A Expired - Fee Related JP4532418B2 (en) 2005-02-18 2006-02-07 Optical sensor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4532418B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354724B2 (en) 2007-03-26 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101441346B1 (en) * 2007-04-27 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of fabricating the same
US8106474B2 (en) * 2008-04-18 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI656631B (en) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 Imaging device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156522A (en) * 1998-11-19 2000-06-06 Canon Inc Photoelectric converter
JP2000196117A (en) * 1992-09-11 2000-07-14 Semiconductor Energy Lab Co Ltd Manufacture of photoelectric conversion device
JP2005136394A (en) * 2003-10-06 2005-05-26 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04321273A (en) * 1991-04-19 1992-11-11 Fuji Xerox Co Ltd Image sensor
JP3398161B2 (en) * 1992-01-31 2003-04-21 京セラ株式会社 Photoelectric conversion device
JP4011734B2 (en) * 1998-06-02 2007-11-21 キヤノン株式会社 Two-dimensional optical sensor, radiation detection apparatus and radiation diagnostic system using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196117A (en) * 1992-09-11 2000-07-14 Semiconductor Energy Lab Co Ltd Manufacture of photoelectric conversion device
JP2000156522A (en) * 1998-11-19 2000-06-06 Canon Inc Photoelectric converter
JP2005136394A (en) * 2003-10-06 2005-05-26 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
JP2006324634A (en) 2006-11-30

Similar Documents

Publication Publication Date Title
KR101227022B1 (en) Photoelectric conversion device and manufacturing method of the same, and a semiconductor device
US7772667B2 (en) Photoelectric conversion device and semiconductor device
US7705283B2 (en) Photoelectric conversion device and manufacturing method thereof
JP4809715B2 (en) Photoelectric conversion device, manufacturing method thereof, and semiconductor device
JP5411437B2 (en) Photoelectric conversion device
JP5551291B2 (en) Semiconductor device
JP5325567B2 (en) Method for manufacturing semiconductor device
JP2012047756A (en) Semiconductor device
JP4619318B2 (en) Photoelectric conversion device
JP2007059889A (en) Semiconductor device
JP4750070B2 (en) Semiconductor device and electronic apparatus using the same
JP4532418B2 (en) Optical sensor and manufacturing method thereof
US7679091B2 (en) Photoelectric conversion element having a semiconductor and semiconductor device using the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees