JP4522201B2 - Power supply circuit and motor drive circuit - Google Patents
Power supply circuit and motor drive circuit Download PDFInfo
- Publication number
- JP4522201B2 JP4522201B2 JP2004262021A JP2004262021A JP4522201B2 JP 4522201 B2 JP4522201 B2 JP 4522201B2 JP 2004262021 A JP2004262021 A JP 2004262021A JP 2004262021 A JP2004262021 A JP 2004262021A JP 4522201 B2 JP4522201 B2 JP 4522201B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- mos transistor
- supply voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、昇圧回路を備えた電源回路と、その電源回路から昇圧された電源電圧が供給されたモータ駆動回路に関する。 The present invention relates to a power supply circuit including a booster circuit, and a motor drive circuit supplied with a boosted power supply voltage from the power supply circuit.
一般に、昇圧回路は半導体集積回路における電源回路や駆動回路等に広く用いられている。図2は、昇圧回路を用いたモータ駆動回路を示す回路図である。10は、正逆モータドライバであって、直列接続されたモータ駆動用MOSトランジスタQ1、Q4と、直列接続されたモータ駆動用MOSトランジスタQ3、Q2が対を成して配置され、それらの接続点の間にコイル11が接続されている。Q1、Q3の共通のドレインには電池12からの電池電圧VMが供給され、Q2、Q4の共通のソースは接地されている。 In general, a booster circuit is widely used in a power supply circuit, a drive circuit, and the like in a semiconductor integrated circuit. FIG. 2 is a circuit diagram showing a motor drive circuit using a booster circuit. Reference numeral 10 denotes a forward / reverse motor driver, in which motor-driving MOS transistors Q1 and Q4 connected in series and motor-driving MOS transistors Q3 and Q2 connected in series are arranged in pairs, and their connection points A coil 11 is connected between the two. The battery voltage VM from the battery 12 is supplied to the common drain of Q1 and Q3, and the common source of Q2 and Q4 is grounded.
この正逆モータドライバ10では、Q1及びQ2がオン、Q3及びQ4がオフの時は、Q1、駆動コイル11、Q2を通して第1の駆動電流I1が流れ、逆にQ1及びQ2がオフ、Q3及びQ4がオンの時は、Q3、駆動コイル11、Q4を通して第2の駆動電流I2が流れることでモータが駆動される。 In this forward / reverse motor driver 10, when Q1 and Q2 are on and Q3 and Q4 are off, the first drive current I1 flows through Q1, the drive coils 11 and Q2, and conversely Q1 and Q2 are off, Q3 and When Q4 is on, the motor is driven by the second drive current I2 flowing through Q3 and the drive coils 11 and Q4.
第1及び第2の駆動電流I1,I2としては数アンペアという大電流値が要求される。そこで、Q2、Q4に加えて、Q1、Q3についてもNチャネル型で構成するとともに、Q1、Q3のゲートに印加される制御電圧の高レベルは電池電圧VMより高い高電圧を加えて、Q1、Q3を低インピーダンスでオンさせる方式が採用されている。こうすることで、Q1、Q3をPチャネル型で構成する場合に比してトランジスタサイズを小さくすることができる。 A large current value of several amperes is required as the first and second drive currents I1 and I2. Therefore, in addition to Q2 and Q4, Q1 and Q3 are also configured as an N-channel type, and the high level of the control voltage applied to the gates of Q1 and Q3 is higher than the battery voltage VM, so that Q1, A method of turning on Q3 with low impedance is employed. In this way, the transistor size can be reduced as compared with the case where Q1 and Q3 are configured as a P-channel type.
そして、そのような高電圧の制御電圧を得るために、第1の電源電圧Vddが供給された制御回路13からの制御信号はレベルシフト回路14によって高電圧の制御信号にレベルシフトされた後、Q1のゲートに印加される。なお、Q3のゲートには同様にレベルシフトされた制御信号が印加される。また、Q2、Q4のゲートには第1の電源電圧Vddが供給された、不図示の他の制御回路からレベルシフトされていない制御信号が印加される。また、前記レベルシフト回路14の高電圧側の第2の電源電圧として、昇圧回路20の出力電圧VGが供給されている。昇圧回路20の出力端子21と接地電圧の間には平滑用コンデンサ22が接続されている。 In order to obtain such a high control voltage, the control signal from the control circuit 13 supplied with the first power supply voltage Vdd is level-shifted by the level shift circuit 14 to a high-voltage control signal, Applied to the gate of Q1. Similarly, a level-shifted control signal is applied to the gate of Q3. In addition, a control signal not level-shifted from another control circuit (not shown) to which the first power supply voltage Vdd is supplied is applied to the gates of Q2 and Q4. The output voltage VG of the booster circuit 20 is supplied as the second power supply voltage on the high voltage side of the level shift circuit 14. A smoothing capacitor 22 is connected between the output terminal 21 of the booster circuit 20 and the ground voltage.
この昇圧回路20は、出力電圧VGとして例えば2Vdd(VM+Vddの場合もある)を出力する。したがって、レベルシフト回路14の高レベル出力はVG(=2Vdd)となり、低レベル出力は接地電圧(0V)となる。VG(=2Vdd)はVMより大きく設定されるので、正逆モータドライバ10のQ1、Q3を低インピーダンスでオンさせることができる。
上述のモータ駆動回路において、回路の主電源である第1の電源電圧Vddが低下したり、遮断されたとき(即ち、0Vになったとき)には異常状態であると判定して、正逆モータドライバ10の動作を停止させ、モータの駆動を停止する必要がある。 In the motor drive circuit described above, when the first power supply voltage Vdd, which is the main power supply of the circuit, is lowered or shut off (that is, when it becomes 0 V), it is determined that the state is abnormal, and forward and backward It is necessary to stop the operation of the motor driver 10 and stop driving the motor.
昇圧回路30の動作も第1の電源電圧Vddが低下や遮断により停止するが、出力端子21に接続された平滑用コンデンサ22に電荷が蓄積しているため、昇圧された出力電圧VGがそのまま残存することになる。このため、正逆モータドライバ10が誤動作するおそれがあった。 The operation of the booster circuit 30 is also stopped when the first power supply voltage Vdd is lowered or cut off. However, since charges are accumulated in the smoothing capacitor 22 connected to the output terminal 21, the boosted output voltage VG remains as it is. Will do. For this reason, the forward / reverse motor driver 10 may malfunction.
その誤動作のメカニズムを以下の通りである。第1の電源電圧Vddの低下や遮断により、制御回路13から出力される制御電圧が不安定となる。すると、レベルシフト回路14の出力も不安定となり、レベルシフト回路14からVG(=2Vdd)が出力される場合が生じ、正逆モータドライバ10のQ1、Q2がオンすることで不要な駆動電流が流れてしまう。 The mechanism of the malfunction is as follows. The control voltage output from the control circuit 13 becomes unstable due to the decrease or interruption of the first power supply voltage Vdd. Then, the output of the level shift circuit 14 becomes unstable, and VG (= 2Vdd) may be output from the level shift circuit 14, and unnecessary driving current is generated by turning on Q1 and Q2 of the forward / reverse motor driver 10. It will flow.
そこで、本発明の電源回路は、第1の電源電圧を昇圧して第2の電源電圧を生成する昇圧回路と、この昇圧回路の出力端子に接続された平滑用コンデンサと、前記昇圧回路に供給される第1の電源電圧の低下を検知する検知回路と、この検知回路が第1の電源電圧の低下を検知したときに、前記平滑用コンデンサに蓄積された電荷を放電する放電回路とを備え、前記放電回路は、前記出力端子と接地電圧との間に直列に接続された抵抗及び、前記検知回路の検知信号がゲートに印加された制御用MOSトランジスタと、前記出力端子と接地電圧との間に接続され、前記制御用MOSトランジスタのドレイン電圧がゲートに印加された放電用MOSトランジスタとを備えることを特徴とするものである。 Therefore, a power supply circuit of the present invention boosts a first power supply voltage to generate a second power supply voltage, a smoothing capacitor connected to an output terminal of the booster circuit, and supplies the booster circuit to the booster circuit. And a discharge circuit that discharges the charge accumulated in the smoothing capacitor when the detection circuit detects a drop in the first power supply voltage. The discharge circuit includes a resistor connected in series between the output terminal and a ground voltage, a control MOS transistor to which a detection signal of the detection circuit is applied to a gate, and the output terminal and the ground voltage. And a discharge MOS transistor having a drain voltage of the control MOS transistor applied to the gate of the control MOS transistor .
また、本発明のモータ駆動回路は、第1の電源電圧を昇圧して第2の電源電圧を生成する昇圧回路と、この昇圧回路の出力端子に接続された平滑用コンデンサと、前記昇圧回路に供給される第1の電源電圧の低下を検知する検知回路と、この検知回路が第1の電源電圧の低下を検知したときに、前記平滑用コンデンサに蓄積された電荷を放電する放電回路と、モータ駆動用MOSトランジスタと、前記モータ駆動用MOSトランジスタのスイッチングを制御し、前記昇圧回路の出力電圧である第2の電源電圧が電源電圧として供給されたレベルシフト回路と、第1の電源電圧が供給され前記レベルシフト回路に制御電圧を供給する制御回路とを備えることを特徴とするものである。 The motor drive circuit of the present invention includes a booster circuit that boosts the first power supply voltage to generate a second power supply voltage, a smoothing capacitor connected to the output terminal of the booster circuit, and the booster circuit. A detection circuit for detecting a decrease in the first power supply voltage to be supplied; and a discharge circuit for discharging the charge accumulated in the smoothing capacitor when the detection circuit detects a decrease in the first power supply voltage; A motor driving MOS transistor, a level shift circuit that controls switching of the motor driving MOS transistor, and a second power supply voltage that is an output voltage of the booster circuit is supplied as a power supply voltage, and a first power supply voltage is And a control circuit for supplying a control voltage to the level shift circuit.
本発明の電源回路によれば、第1の電源電圧の低下を検知したときには、放電回路により平滑用コンデンサに蓄積された電荷が放電されるので、電源回路の出力電圧が供給される回路の誤動作を防止することができる。 According to the power supply circuit of the present invention, when a drop in the first power supply voltage is detected, the charge accumulated in the smoothing capacitor is discharged by the discharge circuit, so that the malfunction of the circuit to which the output voltage of the power supply circuit is supplied Can be prevented.
また、モータ駆動回路によれば、第1の電源電圧の低下を検知したときには、放電回路により平滑用コンデンサに蓄積された電荷が放電されるので、レベルシフト回路の電源電圧も低下し、モータ駆動用MOSトランジスタがオンすることが防止される。これにより、第1の電源電圧の低下時又は遮断時のモータ駆動回路の誤動作が防止される。 Further, according to the motor drive circuit, when the first power supply voltage drop is detected, the charge accumulated in the smoothing capacitor is discharged by the discharge circuit, so the power supply voltage of the level shift circuit is also lowered, and the motor drive The MOS transistor is prevented from turning on. This prevents malfunction of the motor drive circuit when the first power supply voltage is lowered or shut off.
次に、本発明の実施形態に係る電源回路及びモータ駆動回路ついて図1を参照しながら説明する。図1において、電源回路1は、第1の電源電圧Vddを昇圧した出力電圧VGを生成し、モータ駆動回路のレベルシフト回路14にその出力電圧VGを第2の電源電圧として供給する回路であり、チャージポンプ方式の昇圧回路20A、この昇圧回路20Aの出力端子21と接地電圧の間に接続された平滑用コンデンサ22、第1の電源電圧Vddの低下を検出する検知回路25、検知回路25からの検知信号に応じて平滑用コンデンサ22に蓄積された電荷を放電する放電回路26から構成されている。他の回路構成は図2の回路と同様である。 Next, a power supply circuit and a motor drive circuit according to an embodiment of the present invention will be described with reference to FIG. In FIG. 1, a power supply circuit 1 is a circuit that generates an output voltage VG obtained by boosting a first power supply voltage Vdd and supplies the output voltage VG as a second power supply voltage to the level shift circuit 14 of the motor drive circuit. From the charge pump type booster circuit 20A, the smoothing capacitor 22 connected between the output terminal 21 of the booster circuit 20A and the ground voltage, the detection circuit 25 for detecting a decrease in the first power supply voltage Vdd, and the detection circuit 25 The discharge circuit 26 discharges the electric charge accumulated in the smoothing capacitor 22 in accordance with the detection signal. The other circuit configuration is the same as that of the circuit of FIG.
チャージポンプ方式の昇圧回路20Aは、第1の電源電圧Vddが印加された第1の電荷転送用MOSトランジスタQ5と、この第1の電荷転送用MOSトランジスタQ5に直列に接続された第2の電荷転送用MOSトランジスタQ6と、第1の電荷転送MOSトランジスタQ5と第2の電荷転送用MOSトランジスタQ6の接続点に第1の端子が接続された昇圧用コンデンサ23と、昇圧用コンデンサ23の第2の端子にクロックCLKを供給するクロックドライバー24とを備える。クロックドライバー24の高電圧側の電源電圧は第1の電源電圧Vddである。 The charge pump type booster circuit 20A includes a first charge transfer MOS transistor Q5 to which a first power supply voltage Vdd is applied, and a second charge connected in series to the first charge transfer MOS transistor Q5. The transfer MOS transistor Q6, the boost capacitor 23 having a first terminal connected to the connection point of the first charge transfer MOS transistor Q5 and the second charge transfer MOS transistor Q6, and the second of the boost capacitor 23 And a clock driver 24 for supplying the clock CLK to the terminal. The power supply voltage on the high voltage side of the clock driver 24 is the first power supply voltage Vdd.
この昇圧回路20Aの動作は以下の通りである。クロックCLKが低レベル(0V)のとき、Q5をオン、Q6をオフさせ、Q5を通して昇圧用コンデンサ23をVddに充電する。クロックCLKが高レベル(Vdd)のとき、Q5をオフ、Q6をオンさせる。すると、昇圧用コンデンサ23の容量結合効果により、Q5とQ6の接続点の電圧はVddから2Vddに遷移し、Q6を通して2Vddの出力電圧VGが得られる。 The operation of the booster circuit 20A is as follows. When the clock CLK is at a low level (0 V), Q5 is turned on, Q6 is turned off, and the boosting capacitor 23 is charged to Vdd through Q5. When the clock CLK is at a high level (Vdd), Q5 is turned off and Q6 is turned on. Then, due to the capacitive coupling effect of the boosting capacitor 23, the voltage at the connection point between Q5 and Q6 transitions from Vdd to 2Vdd, and an output voltage VG of 2Vdd is obtained through Q6.
また、放電回路26は、昇圧回路20Aの出力端子21と接地電圧との間に直列に接続された高抵抗値を有する抵抗R1及び制御用MOSトランジスタQ7と、出力端子21と接地電圧との間に直列に接続された抵抗R2及び放電用MOSトランジスタQ8を備える。制御用MOSトランジスタQ7のゲートには検知回路25の検知信号VDETが印加され、放電用MOSトランジスタQ8のゲートには制御用MOSトランジスタQ7のドレイン電圧Vdが印加されている。また、Q7,Q8はいずれもNチャネル型である。 Further, the discharge circuit 26 includes a resistor R1 and a control MOS transistor Q7 having a high resistance value connected in series between the output terminal 21 of the booster circuit 20A and the ground voltage, and between the output terminal 21 and the ground voltage. Are connected in series with a resistor R2 and a discharging MOS transistor Q8. The detection signal VDET of the detection circuit 25 is applied to the gate of the control MOS transistor Q7, and the drain voltage Vd of the control MOS transistor Q7 is applied to the gate of the discharge MOS transistor Q8. Q7 and Q8 are both N-channel types.
次に、上述した回路の動作について説明する。第1の電源電圧Vddが所定の正常な電圧範囲(例えば、4.5V〜5.5V)にあるときは、昇圧回路20Aは正常に動作し、出力電圧VG(2Vdd)が得られ、その出力電圧VGがレベルシフト回路14の電源電圧として供給される。このとき、検知回路25の検知信号VDETは高レベル(Vdd)であり、Q7がオンし、Q8のゲートは接地電圧(0V)になるから、Q8はオフする。したがって、このときは平滑用コンデンサ22の電荷の放電は行われない。 Next, the operation of the circuit described above will be described. When the first power supply voltage Vdd is in a predetermined normal voltage range (for example, 4.5V to 5.5V), the booster circuit 20A operates normally, and the output voltage VG (2Vdd) is obtained and its output The voltage VG is supplied as the power supply voltage for the level shift circuit 14. At this time, the detection signal VDET of the detection circuit 25 is at the high level (Vdd), Q7 is turned on, and the gate of Q8 becomes the ground voltage (0 V), so Q8 is turned off. Accordingly, at this time, the electric charge of the smoothing capacitor 22 is not discharged.
そして、制御回路13からの制御電圧はレベルシフト回路14によってレベルシフトされた後、正逆モータドライバのモータ駆動用MOSトランジスタQ1のゲートに印加される。レベルシフト回路14の出力が高レベル(2Vdd)のときは、モータ駆動用MOSトランジスタQ1は低インピーダンスでオンする。 The control voltage from the control circuit 13 is level-shifted by the level shift circuit 14 and then applied to the gate of the motor driving MOS transistor Q1 of the forward / reverse motor driver. When the output of the level shift circuit 14 is at a high level (2 Vdd), the motor driving MOS transistor Q1 is turned on with a low impedance.
一方、第1の電源電圧Vddが所定の正常な電圧範囲から低下し(例えば、5.0Vの半分の2.5V以下に低下した場合)、又は遮断されたとき(0Vに低下する場合)には、昇圧回路20Aは動作を停止する。このとき、検知回路25に供給される第1の電源電圧Vddも低下されるが、検知信号VDETとして低レベル(0V)が出力されるように構成されている。したがって、Q7がオフし、Q8のゲートは出力電圧VG(2Vdd)になるから、Q8はオンする。これにより、平滑用コンデンサ22の電荷の放電が行われる。平滑用コンデンサ22の電荷の放電は出力電圧VGと等しいQ8のゲート電圧がそのしきい値電圧Vtに低下するまで行われるので、出力電圧VGを十分低下させることができる。 On the other hand, when the first power supply voltage Vdd falls from a predetermined normal voltage range (for example, when the voltage drops to 2.5 V or less, which is half of 5.0 V), or is cut off (when it drops to 0 V). The booster circuit 20A stops operating. At this time, the first power supply voltage Vdd supplied to the detection circuit 25 is also reduced, but a low level (0 V) is output as the detection signal VDET. Accordingly, Q7 is turned off, and the gate of Q8 becomes the output voltage VG (2Vdd), so that Q8 is turned on. Thereby, the electric charge of the smoothing capacitor 22 is discharged. The smoothing capacitor 22 is discharged until the gate voltage of Q8 equal to the output voltage VG is lowered to the threshold voltage Vt, so that the output voltage VG can be sufficiently lowered.
これにより、第1の電源電圧Vddが所定の正常な電圧範囲から低下されたときは、昇圧回路20Aの出力電圧VGも十分低下するので、レベルシフト回路14の電源電圧も十分に低下し、制御回路13の制御電圧が不安定になっても、正逆モータドライバのモータ駆動用MOSトランジスタQ1がオンすることが防止され、モータ駆動回路の誤動作が防止される。 Thereby, when the first power supply voltage Vdd is lowered from a predetermined normal voltage range, the output voltage VG of the booster circuit 20A is also sufficiently lowered, so that the power supply voltage of the level shift circuit 14 is also sufficiently lowered, and the control is performed. Even if the control voltage of the circuit 13 becomes unstable, the motor driving MOS transistor Q1 of the forward / reverse motor driver is prevented from being turned on, and malfunction of the motor driving circuit is prevented.
なお、昇圧回路20Aはチャージポンプ方式を用いているが、これに限らず他の昇圧方式(例えば、スイッチトキャパシタ方式のDC−DCコンバータ)を用いても良いし、その出力電圧も2Vddには限られない。 Although the booster circuit 20A uses a charge pump system, the present invention is not limited to this, and another booster system (for example, a switched capacitor system DC-DC converter) may be used, and the output voltage is limited to 2 Vdd. I can't.
10 正逆モータドライバ 11 駆動コイル 12 電池
13 制御回路 14 レベルシフト回路 20A 昇圧回路
21 出力端子 22 平滑用コンデンサ 23 昇圧用コンデンサ
24 クロックドライバー 25 検知回路 26 放電回路
DESCRIPTION OF SYMBOLS 10 Forward / reverse motor driver 11 Drive coil 12 Battery 13 Control circuit 14 Level shift circuit 20A Booster circuit 21 Output terminal 22 Smoothing capacitor 23 Booster capacitor 24 Clock driver 25 Detection circuit 26 Discharge circuit
Claims (5)
前記放電回路は、前記出力端子と接地電圧との間に直列に接続された抵抗及び、前記検知回路の検知信号がゲートに印加された制御用MOSトランジスタと、前記出力端子と接地電圧との間に接続され、前記制御用MOSトランジスタのドレイン電圧がゲートに印加された放電用MOSトランジスタとを備えることを特徴とする電源回路。 A booster circuit that boosts the first power supply voltage to generate a second power supply voltage, a smoothing capacitor connected to the output terminal of the booster circuit, and a decrease in the first power supply voltage supplied to the booster circuit And a discharge circuit for discharging the charge accumulated in the smoothing capacitor when the detection circuit detects a decrease in the first power supply voltage ,
The discharge circuit includes a resistor connected in series between the output terminal and a ground voltage, a control MOS transistor to which a detection signal of the detection circuit is applied to a gate, and the output terminal and the ground voltage. And a discharge MOS transistor having a drain voltage applied to the gate of the control MOS transistor .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004262021A JP4522201B2 (en) | 2004-09-09 | 2004-09-09 | Power supply circuit and motor drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004262021A JP4522201B2 (en) | 2004-09-09 | 2004-09-09 | Power supply circuit and motor drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006081291A JP2006081291A (en) | 2006-03-23 |
JP4522201B2 true JP4522201B2 (en) | 2010-08-11 |
Family
ID=36160290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004262021A Expired - Fee Related JP4522201B2 (en) | 2004-09-09 | 2004-09-09 | Power supply circuit and motor drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4522201B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02276468A (en) * | 1989-01-11 | 1990-11-13 | Nec Corp | Booster circuit |
JP2002337342A (en) * | 2001-05-15 | 2002-11-27 | Canon Inc | Ink jet recorder |
JP2003267248A (en) * | 2002-03-15 | 2003-09-25 | Denso Corp | Electric power steering device |
JP2004135378A (en) * | 2002-10-08 | 2004-04-30 | Fujitsu Ten Ltd | Method and apparatus for inductive load drive |
JP2005102416A (en) * | 2003-09-25 | 2005-04-14 | Matsushita Electric Ind Co Ltd | Control device for inverter unit and automobile equipped therewith |
-
2004
- 2004-09-09 JP JP2004262021A patent/JP4522201B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02276468A (en) * | 1989-01-11 | 1990-11-13 | Nec Corp | Booster circuit |
JP2002337342A (en) * | 2001-05-15 | 2002-11-27 | Canon Inc | Ink jet recorder |
JP2003267248A (en) * | 2002-03-15 | 2003-09-25 | Denso Corp | Electric power steering device |
JP2004135378A (en) * | 2002-10-08 | 2004-04-30 | Fujitsu Ten Ltd | Method and apparatus for inductive load drive |
JP2005102416A (en) * | 2003-09-25 | 2005-04-14 | Matsushita Electric Ind Co Ltd | Control device for inverter unit and automobile equipped therewith |
Also Published As
Publication number | Publication date |
---|---|
JP2006081291A (en) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI261967B (en) | Rush current limiting circuit for a PFM control charge pump | |
US6853566B2 (en) | Charge pump circuit and power supply circuit | |
US8619444B2 (en) | Voltage booster system and semiconductor chip | |
US7592831B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
JP4895623B2 (en) | Power supply control device | |
US20110221415A1 (en) | Dc/dc converter | |
US10469066B1 (en) | Trickle charge control | |
JP4655850B2 (en) | Power supply control circuit | |
US7456658B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
CN113541453B (en) | High-side bootstrap power supply control system in GaN power tube half-bridge drive | |
JP2010148234A (en) | Residual electric charge discharging circuit, and semiconductor device for power source | |
US10454376B1 (en) | Power supply circuit | |
US20110057633A1 (en) | Load driving circuit | |
CN114646897A (en) | Gate driver, circuit and method for detecting short circuit | |
KR101157851B1 (en) | Boost switching regulator | |
US20080136466A1 (en) | Semiconductor Integrated Circuit Driving External FET and Power Supply Incorporating the Same | |
JP2009171741A (en) | Synchronous rectifying type switching regulator and electronic component | |
JP2007151322A (en) | Power circuit and dc-dc converter | |
JP4522201B2 (en) | Power supply circuit and motor drive circuit | |
JP6852778B2 (en) | Load drive circuit | |
JP2000228897A (en) | Motor device mechanism | |
US8125266B2 (en) | Power supply circuit for charge pump circuit | |
JP5762358B2 (en) | DC power supply | |
CN112952762A (en) | Short circuit determination device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100428 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100525 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |