JP4519769B2 - Distribution circuit - Google Patents
Distribution circuit Download PDFInfo
- Publication number
- JP4519769B2 JP4519769B2 JP2005370677A JP2005370677A JP4519769B2 JP 4519769 B2 JP4519769 B2 JP 4519769B2 JP 2005370677 A JP2005370677 A JP 2005370677A JP 2005370677 A JP2005370677 A JP 2005370677A JP 4519769 B2 JP4519769 B2 JP 4519769B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- capacitor
- inductor
- distribution circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Filters And Equalizers (AREA)
Description
この発明は、高周波数帯の分配回路に関するものである。 The present invention relates to a high frequency band distribution circuit.
従来の分配回路について図７及び図８を参照しながら説明する（例えば、非特許文献１及び非特許文献２参照）。図７は、従来の分配回路の構成を示す回路図である。また、図８（ａ）〜（ｅ）は、従来の分配回路の周波数特性（Ｓパラメータの周波数特性）の一例を示す図である。従来の分配回路は、インダクタＬ２１、Ｌ２２、Ｌ２３、Ｌ２４と、一端を接地したキャパシタＣ２１、Ｃ２２、Ｃ２３、Ｃ２４と、一端を接地した抵抗Ｒ３と、端子１、２、３とにより構成される。インダクタＬ２１、Ｌ２２、Ｌ２３、Ｌ２４と、キャパシタＣ２１、Ｃ２２、Ｃ２３、Ｃ２４と、抵抗Ｒ３の値は、端子１、２、３に接続される負荷抵抗と、所定の周波数から与えられる。このような分配回路は、９０°ハイブリッドという名称で良く知られている。
A conventional distribution circuit will be described with reference to FIGS. 7 and 8 (see, for example, Non-Patent
従来の分配回路は、端子１、２、３に接続される負荷抵抗を同じ値に設定する必要があり、また動作する周波数帯域が狭く、抵抗Ｒ３で消費される損失が大きいという問題点があった。
Conventional distribution circuit, it is necessary to set the load resistance connected to the
この発明は、上述のような課題を解決するためになされたもので、その目的は、入力端子に接続される負荷抵抗と分配端子に接続される負荷抵抗を異なる値に設定することができ、また、動作する周波数帯域を広く、損失を小さくすることができる分配回路を得るものである。 The present invention has been made to solve the above-described problems, and the purpose thereof is to set the load resistance connected to the input terminal and the load resistance connected to the distribution terminal to different values. In addition, a distribution circuit capable of widening the operating frequency band and reducing loss can be obtained.
この発明に係る分配回路は、第１の端子と、第２の端子と、第３の端子と、前記第１の端子にそれぞれの一端が並列接続されそれぞれの他端が接地された第１及び第２のインダクタと、前記第１の端子にそれぞれの一端が接続された第１及び第２のキャパシタと、前記第１及び第２のキャパシタの他端間に接続された第１の抵抗と、前記第１のキャパシタの他端にそれぞれの一端が並列接続されそれぞれの他端が接地された第３及び第５のインダクタと、前記第１のキャパシタの他端及び前記第２の端子間に接続された第４のキャパシタと、前記第２のキャパシタの他端に一端が接続され他端が接地された第４のインダクタと、前記第２のキャパシタの他端に一端が接続され他端が接地された第３のキャパシタと、前記第２のキャパシタの他端及び前記第３の端子間に接続された第６のインダクタとを設け、第１のインダクタをＬ １ 、第２のインダクタをＬ ２ 、第３のインダクタをＬ ３ 、第４のインダクタをＬ ４ 、第５のインダクタをＬ ５ 、第６のインダクタをＬ ６ 、第１のキャパシタをＣ １ 、第２のキャパシタをＣ ２ 、第３のキャパシタをＣ ３ 、第４のキャパシタをＣ ４ 、第１の抵抗をＲ １ とそれぞれ表し、第１の端子には負荷抵抗Ｒ ｉ 、第２の端子と第３の端子には負荷抵抗Ｒ ｏ が接続されているとし、分配回路を動作させる周波数帯域の中心周波数をｆ ０ とし、第１の端子から所定の周波数成分を有する信号を入力して、第２の端子と第３の端子へ分配される信号の位相差をΔθとすると、各素子の値が、数式群（１）により与えられるものである。
The distribution circuit according to the present invention includes a first terminal, a second terminal, a third terminal, and a first terminal having one end connected in parallel to the first terminal and the other end grounded. A second inductor, first and second capacitors each having one end connected to the first terminal, and a first resistor connected between the other ends of the first and second capacitors; Connected between the other end of the first capacitor and the second terminal, the third and fifth inductors having one end connected in parallel to the other end of the first capacitor and the other end grounded. The fourth capacitor, a fourth inductor having one end connected to the other end of the second capacitor and the other end grounded, and one end connected to the other end of the second capacitor and the other end grounded The third capacitor and the other of the second capacitor And it provided a sixth inductor connected between the third terminal, the first inductor L 1, the second inductor L 2, a third inductor L 3, the fourth inductor L 4 , The fifth inductor is L 5 , the sixth inductor is L 6 , the first capacitor is C 1 , the second capacitor is C 2 , the third capacitor is C 3 , the fourth capacitor is C 4 , 1 is represented by R 1 , the load resistance R i is connected to the first terminal, the load resistance Ro is connected to the second terminal and the third terminal, and the frequency band for operating the distribution circuit Is a center frequency of f 0 , a signal having a predetermined frequency component is input from the first terminal, and a phase difference between signals distributed to the second terminal and the third terminal is Δθ, The value is given by the formula group (1) .
この発明に係る分配回路は、入力端子に接続される負荷抵抗と分配端子に接続される負荷抵抗を異なる値に設定することができ、また、動作する周波数帯域を広く、損失を小さくすることができるという効果を奏する。 In the distribution circuit according to the present invention, the load resistance connected to the input terminal and the load resistance connected to the distribution terminal can be set to different values, and the operating frequency band can be widened to reduce the loss. There is an effect that can be done.
実施の形態１．
この発明の実施の形態１に係る分配回路について図１及び図２を参照しながら説明する。図１は、この発明の実施の形態１に係る分配回路の構成を示す回路図である。また、図２（ａ）〜（ｅ）は、この発明の実施の形態１に係る分配回路の周波数特性（Ｓパラメータの周波数特性）の一例を示す図である。なお、各図中、同一符号は同一又は相当部分を示す。
A distribution circuit according to
図１において、第１の端子１に、他端を接地した第１のインダクタＬ１の一端と、他端を接地した第２のインダクタＬ２の一端と、第１のキャパシタＣ１の一端と、第２のキャパシタＣ２の一端が接続されている。
In Figure 1, the
第１のキャパシタＣ１の他端に、他端を接地した第３のインダクタＬ３の一端と、他端を接地した第５のインダクタＬ５の一端と、第４のキャパシタＣ４の一端が接続されている。 The first end of the capacitor C 1, and one end of the third inductor L 3 which is grounded at the other end, one end of the fifth inductor L 5 which is grounded at the other end, one end of the fourth capacitor C 4 It is connected.
第２のキャパシタＣ２の他端に、他端を接地した第４のインダクタＬ４の一端と、他端を接地した第３のキャパシタＣ３の一端と、第６のインダクタＬ６の一端が接続されている。 The second end of the capacitor C 2, and one end of the fourth inductor L 4 which is grounded at the other end, the one end of the third capacitor C 3 which is grounded at the other end, one end of the inductor L 6 sixth It is connected.
第４のキャパシタＣ４の他端に第２の端子２が接続され、第６のインダクタＬ６の他端に第３の端子３が接続されている。
The
第１の抵抗Ｒ１の一端が、第１のキャパシタＣ１と、第３のインダクタＬ３と、第５のインダクタＬ５と、第４のキャパシタＣ４の接点と接続され、第１の抵抗Ｒ１の他端が、第２のキャパシタＣ２と、第４のインダクタＬ４と、第３のキャパシタＣ３と、第６のインダクタＬ６の接点と接続されている。上記の各要素が、分配回路を構成する。 One end of the first resistor R 1 is connected to the contact point of the first capacitor C 1 , the third inductor L 3 , the fifth inductor L 5 , and the fourth capacitor C 4. the other end of R 1 is, the second capacitor C 2, and the fourth inductor L 4, and the third capacitor C 3, is connected to the contact point of the inductor L 6 of the sixth. Each of the above elements constitutes a distribution circuit.
つぎに、この実施の形態１に係る分配回路の動作について図面を参照しながら説明する。 Next, the operation of the distribution circuit according to the first embodiment will be described with reference to the drawings.
端子１には負荷抵抗Ｒｉ、端子２と３には負荷抵抗Ｒｏが接続されており、負荷抵抗ＲｉとＲｏの値は同一であっても異なっていてもよい。また、分配回路を動作させる周波数帯域の中心周波数をｆ０とし、第１の端子１から所定の周波数成分を有する信号を入力して、第２の端子２と第３の端子３へ分配される信号の位相差をΔθとする。
A load resistance R i is connected to the
第１のインダクタＬ１、第２のインダクタＬ２、第３のインダクタＬ３、第４のインダクタＬ４、第５のインダクタＬ５、第６のインダクタＬ６、第１のキャパシタＣ１、第２のキャパシタＣ２、第３のキャパシタＣ３、第４のキャパシタＣ４、第１の抵抗Ｒ１を、次の数式群（１）により与える。 First inductor L 1 , second inductor L 2 , third inductor L 3 , fourth inductor L 4 , fifth inductor L 5 , sixth inductor L 6 , first capacitor C 1 , first capacitor The second capacitor C 2 , the third capacitor C 3 , the fourth capacitor C 4 , and the first resistor R 1 are given by the following equation group (1).
ここでは、説明の便宜上、第１の端子１に接続された負荷抵抗Ｒｉ、第２の端子２および第３の端子３に接続された負荷抵抗Ｒｏを５０Ωとし、また、中心周波数ｆ０を１ＧＨｚ、位相差Δθを９０°に選択する。数式群（１）にしたがって分配回路を構成するインダクタ、キャパシタおよび抵抗の値を求めると、Ｌ１＝Ｌ２＝Ｌ３＝Ｌ４＝Ｌ６＝１５．９ｎＨ、Ｌ５＝７．９６ｎＨ、Ｃ１＝Ｃ２＝Ｃ３＝１．５９ｐＦ、Ｃ４＝３．１８ｐＦ、Ｒ１＝２００Ωとなる。
Here, for convenience of explanation, the first connected to the load resistor to the terminal 1 R i, the
このように与えた分配回路のＳパラメータの周波数特性は、図２（ａ）〜（ｅ）に示すようになる。図２（ａ）〜（ｅ）において、横軸は周波数を表し、縦軸は、端子１、２、３それぞれから信号を入力した場合の反射係数の大きさ、即ち反射振幅｜Ｓ１１｜、｜Ｓ２２｜、｜Ｓ３３｜、端子２から信号を入力した場合に端子３へ伝送される信号の大きさ、或いは端子３から信号を入力した場合に端子２へ伝送される信号の大きさ、即ちアイソレーション、端子１から信号を入力した場合に端子２と３それぞれへ分配される信号の大きさ、即ち分配振幅｜Ｓ２１｜、｜Ｓ３１｜、端子１から信号を入力した場合に端子２と３へ分配される信号の位相差、即ち分配位相差、端子１から信号を入力した場合に抵抗Ｒ１で消費される電力（挿入損失）を、それぞれ表す。
The frequency characteristics of the S parameter of the distribution circuit given in this way are as shown in FIGS. 2A to 2E, the horizontal axis represents the frequency, and the vertical axis represents the magnitude of the reflection coefficient when a signal is input from each of the
図２に示すＳパラメータの周波数特性から、中心周波数ｆ０において、端子１から入力した信号は反射することなく、端子２と３へ等振幅で且つ９０°の位相差で伝送される。また、端子２と３は完全にアイソレーションされることから、仮に端子２と３に接続されたアンテナ等の負荷との間に不整合が生じて反射波が発生しても、その反射波は互いの端子へ伝送されることなく、安定した分配回路として動作する。また、抵抗Ｒ１で電力が消費されないため、分配回路内で消費される電力は零となる。
From the frequency characteristics of the S parameter shown in FIG. 2, at the center frequency f 0 , the signal input from the
性能比較のため、図７に示した９０°ハイブリッドの負荷抵抗を５０Ω、中心周波数ｆ０を１ＧＨｚに設定した場合のＳパラメータの周波数特性を図８に示す。横軸および縦軸は上記したのと同様である。図８に示す各特性から、中心周波数ｆ０では本実施の形態１による分配回路と同様の特性を有する。 For performance comparison, FIG. 8 shows the frequency characteristics of the S parameter when the load resistance of the 90 ° hybrid shown in FIG. 7 is set to 50Ω and the center frequency f 0 is set to 1 GHz. The horizontal and vertical axes are the same as described above. From the characteristics shown in FIG. 8, the center frequency f 0 has the same characteristics as the distribution circuit according to the first embodiment.
しかし一方で、中心周波数ｆ０から外れた周波数では、本実施の形態１に係る分配回路の方が、中心周波数ｆ０における各特性からのずれが小さい。即ち、信号が有する周波数帯域が広い場合であっても優れた分配回路として機能する。 However, on the other hand, at frequencies off the center frequency f 0, towards the distribution circuit according to the first embodiment is a small deviation from the characteristics at the center frequency f 0. That is, even when the signal has a wide frequency band, it functions as an excellent distribution circuit.
このような分配回路は、例えばインダクタとキャパシタおよび抵抗をチップ部品により実現し、これらチップ部品を誘電体基板上にそれぞれ配置して、チップ部品間を誘電体基板上に形成したストリップ導体パターン、接地導体で接続することにより構成できる。 In such a distribution circuit, for example, an inductor, a capacitor, and a resistor are realized by chip components, the chip components are arranged on a dielectric substrate, and a chip conductor pattern between the chip components is formed on the dielectric substrate. It can be configured by connecting with a conductor.
以上で明らかなように、この実施の形態１によれば、インダクタとキャパシタと抵抗により回路を構成したので、広い周波数帯域に渡り動作し且つ低損失な分配回路が得られる効果を奏する。 As apparent from the above, according to the first embodiment, since the circuit is configured by the inductor, the capacitor, and the resistor, there is an effect that a distribution circuit that operates over a wide frequency band and has a low loss can be obtained.
なお、この実施の形態１では、負荷抵抗Ｒｉ、Ｒｏを同じ値、端子２と３に伝送される信号の位相差Δθを９０°に設定した場合について説明したが、負荷抵抗ＲｉとＲｏが異なる値の場合であっても、また、端子２と３に伝送される信号の位相差Δθが９０°以外の場合であっても、数式群（１）にしたがって分配回路を構成するインダクタ、キャパシタおよび抵抗を与えることで、同様の効果を得ることができる。
In accordance with this
実施の形態２．
この発明の実施の形態２に係る分配回路について図３を参照しながら説明する。図３は、この発明の実施の形態２に係る分配回路の構成を示す回路図である。
A distribution circuit according to
図３において、第１２のインダクタＬ１２は、上記実施の形態１に係る分配回路のインダクタＬ１とＬ２を１つのインダクタで構成したものであり、第３５のインダクタＬ３５は、上記実施の形態１に係る分配回路のインダクタＬ３とＬ５を１つのインダクタで構成したものである。インダクタＬ１とＬ２は同じ接点を有する並列回路、インダクタＬ３とＬ５も同じ接点を有する並列回路となることから、それぞれのインダクタを次の数式群（２）により与える。 In FIG. 3, a twelfth inductor L 12 is formed by configuring the inductors L 1 and L 2 of the distribution circuit according to the first embodiment as a single inductor, and the thirty-fifth inductor L 35 The inductors L 3 and L 5 of the distribution circuit according to the first embodiment are configured by one inductor. Since the inductors L 1 and L 2 are parallel circuits having the same contacts, and the inductors L 3 and L 5 are also parallel circuits having the same contacts, the respective inductors are given by the following equation group (2).
つぎに、この実施の形態２に係る分配回路の動作について図面を参照しながら説明する。 Next, the operation of the distribution circuit according to the second embodiment will be described with reference to the drawings.
ここでは、説明の便宜上、上記実施の形態１の場合と同様、端子１に接続された負荷抵抗Ｒｉ、端子２および３に接続された負荷抵抗Ｒｏを５０Ωとし、また、中心周波数ｆ０を１ＧＨｚ、位相差Δθを９０°に選択する。そのため、数式群（１）にしたがって分配回路を構成するインダクタ、キャパシタおよび抵抗の値を求めると、Ｌ１＝Ｌ２＝Ｌ３＝Ｌ４＝Ｌ６＝１５．９ｎＨ、Ｌ５＝７．９６ｎＨ、Ｃ１＝Ｃ２＝Ｃ３＝１．５９ｐＦ、Ｃ４＝３．１８ｐＦ、Ｒ１＝２００Ωとなる。さらに、数式群（２）にしたがうと、第１２のインダクタＬ１２は７．９６ｎＨ、第３５のインダクタＬ３５は５．３１ｎＨとなる。
Here, for convenience of explanation, as in the first embodiment, and the load resistance R i which is connected to the terminal 1, the load resistor R o connected to the
このように与えた分配回路のＳパラメータの周波数特性は、図２と同様になる。ただし、上記実施の形態１に係る分配回路に比べて、インダクタの個数を２つ低減できるため、回路をより小形に形成できる特徴を有する。 The frequency characteristics of the S parameter of the distribution circuit thus given are the same as those in FIG. However, since the number of inductors can be reduced by two as compared with the distribution circuit according to the first embodiment, the circuit can be formed in a smaller size.
以上で明らかなように、この実施の形態２によれば、インダクタの個数を低減する構成としたので、広い周波数帯域に渡り動作し且つ低損失で小形な分配回路が得られる効果を奏する。 As is apparent from the above, according to the second embodiment, since the number of inductors is reduced, there is an effect that a small distribution circuit that operates over a wide frequency band and has low loss can be obtained.
実施の形態３．
この発明の実施の形態３に係る分配回路について図４及び図５を参照しながら説明する。図４は、この発明の実施の形態３に係る分配回路の構成を示す回路図である。また、図５（ａ）〜（ｅ）は、この発明の実施の形態３に係る分配回路の周波数特性（Ｓパラメータの周波数特性）の一例を示す図である。
A distribution circuit according to
図４において、第１の端子１に、他端を接地した第５のキャパシタＣ５の一端と、他端を接地した第６のキャパシタＣ６の一端と、第７のインダクタＬ７の一端と、第８のインダクタＬ８の一端が接続されている。
In FIG. 4, the
第７のインダクタＬ７の他端に、他端を接地した第７のキャパシタＣ７の一端と、他端を接地した第９のインダクタＬ９の一端と、第１０のキャパシタＣ１０の一端が接続されている。 The other end of the seventh inductor L 7 has one end of the seventh capacitor C 7 grounded at the other end, one end of the ninth inductor L 9 grounded at the other end, and one end of the tenth capacitor C 10 . It is connected.
第８のインダクタＬ８の他端に、他端を接地した第８のキャパシタＣ８の一端と、他端を接地した第９のキャパシタＣ９の一端と、第１０のインダクタＬ１０の一端が接続されている。 To the other end of the inductor L 8 of the eighth, and one end of the capacitor C 8 eighth grounded and the other end, and one end of the capacitor C 9 ninth grounded other end, the one end of the 10 inductor L 10 of It is connected.
第１０のキャパシタＣ１０の他端に第２の端子２が接続され、第１０のインダクタＬ１０の他端に第３の端子３が接続されている。
The
第２の抵抗Ｒ２の一端が、第７のインダクタＬ７と、第７のキャパシタＣ７と、第９のキャパシタＣ９と、第１０のキャパシタＣ１０の接点と接続されている。 The second end of the resistor R 2 is an inductor L 7 of the seventh capacitor C 7 of the seventh capacitor C 9 of the ninth is connected to the contacts of the tenth capacitor C 10 of.
第２の抵抗Ｒ２の他端が、第８のインダクタＬ８と、第８のキャパシタＣ８と、第９のキャパシタＣ９と、第１０のインダクタＬ１０の接点に接続されている。上記の各要素が、分配回路を構成する。 The other end of the second resistor R 2 is an inductor L 8 eighth capacitor C 8 eighth capacitor C 9 of the ninth, and is connected to the contacts of the tenth inductor L 10 in. Each of the above elements constitutes a distribution circuit.
つぎに、この実施の形態３に係る分配回路の動作について図面を参照しながら説明する。 Next, the operation of the distribution circuit according to the third embodiment will be described with reference to the drawings.
端子１には負荷抵抗Ｒｉ、端子２と３には負荷抵抗Ｒｏが接続されており、負荷抵抗ＲｉとＲｏの値は同一であっても異なっていてもよい。分配回路を動作させる周波数帯域の中心周波数をｆ０とし、端子１から所定の周波数成分を有する信号を入力して端子２と端子３へ分配される信号の位相差をΔθとする。
A load resistance R i is connected to the
第７のインダクタＬ７、第８のインダクタＬ８、第９のインダクタＬ９、第１０のインダクタＬ１０、第５のキャパシタＣ５、第６のキャパシタＣ６、第７のキャパシタＣ７、第８のキャパシタＣ８、第９のキャパシタＣ９、第１０のキャパシタＣ１０、第２の抵抗Ｒ２を、次の数式群（３）により与える。 Seventh inductor L 7 , eighth inductor L 8 , ninth inductor L 9 , tenth inductor L 10 , fifth capacitor C 5 , sixth capacitor C 6 , seventh capacitor C 7 , Eight capacitors C 8 , ninth capacitor C 9 , tenth capacitor C 10 , and second resistor R 2 are given by the following equation group (3).
ここでは、説明の便宜上、端子１に接続された負荷抵抗Ｒｉ、端子２および３に接続された負荷抵抗Ｒｏを５０Ωとし、また、中心周波数ｆ０を１ＧＨｚ、位相差Δθを９０°に選択する。数式群（３）にしたがって分配回路を構成するインダクタ、キャパシタおよび抵抗の値を求めると、Ｌ７＝Ｌ８＝Ｌ９＝１５．９ｎＨ、Ｌ１０＝７．９６ｎＨ、Ｃ５＝Ｃ６＝Ｃ７＝Ｃ８＝Ｃ１０＝１．５９ｐＦ、Ｃ９＝３．１８ｐＦ、Ｒ２＝２００Ωとなる。
Here, for convenience of explanation, the load resistance R i which is connected to the terminal 1, the load resistor R o connected to the
このように与えた分配回路のＳパラメータの周波数特性は、図５（ａ）〜（ｅ）に示すようになる。図５（ａ）〜（ｅ）において、横軸は周波数を表し、縦軸は、端子１、２、３それぞれから信号を入力した場合の反射係数の大きさ、即ち反射振幅｜Ｓ１１｜、｜Ｓ２２｜、｜Ｓ３３｜、端子２から信号を入力した場合に端子３へ伝送される信号の大きさ、或いは端子３から信号を入力した場合に端子２へ伝送される信号の大きさ、即ちアイソレーション、端子１から信号を入力した場合に端子２と３それぞれへ分配される信号の大きさ、即ち分配振幅｜Ｓ２１｜、｜Ｓ３１｜、端子１から信号を入力した場合に端子２と３へ分配される信号の位相差、即ち分配位相差、端子１から信号を入力した場合に抵抗Ｒ２で消費される電力（挿入損失）を、それぞれ表す。
The frequency characteristics of the S parameter of the distribution circuit thus given are as shown in FIGS. 5A to 5E, the horizontal axis represents the frequency, and the vertical axis represents the magnitude of the reflection coefficient when signals are input from the
図５に示すＳパラメータの周波数特性から、中心周波数ｆ０において、端子１から入力した信号は反射することなく、端子２と３へ等振幅で且つ９０°の位相差で伝送される。また、端子２と３は完全にアイソレーションされることから、仮に端子２と３に接続されたアンテナ等の負荷との間に不整合が生じて反射波が発生しても、その反射波は互いの端子へ伝送されることなく、安定した分配回路として動作する。また、抵抗Ｒ２で電力が消費されないため、分配回路内で消費される電力は零となる。
From the frequency characteristics of the S parameter shown in FIG. 5, at the center frequency f 0 , the signal input from the
上記したように、図７に示した９０°ハイブリッドの負荷抵抗を５０Ω、中心周波数を１ＧＨｚに設定した場合のＳパラメータの周波数特性（図８）と比較すると、中心周波数ｆ０から外れた周波数では、本実施の形態３に係る分配回路の方が、中心周波数ｆ０における各特性からのずれが小さい。即ち、信号が有する周波数帯域が広い場合であっても優れた分配回路として機能する。 As described above, when compared with the frequency characteristics of the S parameter when the load resistance of the 90 ° hybrid shown in FIG. 7 is set to 50Ω and the center frequency is set to 1 GHz (FIG. 8), the frequency deviates from the center frequency f 0. In the distribution circuit according to the third embodiment, the deviation from each characteristic at the center frequency f 0 is smaller. That is, even when the signal has a wide frequency band, it functions as an excellent distribution circuit.
このような分配回路は、例えばインダクタとキャパシタおよび抵抗をチップ部品により実現し、これらチップ部品を誘電体基板上にそれぞれ配置して、チップ部品間を誘電体基板上に形成したストリップ導体パターン、接地導体で接続することにより構成できる。 In such a distribution circuit, for example, an inductor, a capacitor, and a resistor are realized by chip components, the chip components are arranged on a dielectric substrate, and a chip conductor pattern between the chip components is formed on the dielectric substrate. It can be configured by connecting with a conductor.
以上で明らかなように、この実施の形態３によれば、インダクタとキャパシタと抵抗により回路を構成したので、広い周波数帯域に渡り動作し且つ低損失な分配回路が得られる効果を奏する。 As apparent from the above, according to the third embodiment, since the circuit is constituted by the inductor, the capacitor, and the resistor, there is an effect that a distribution circuit that operates over a wide frequency band and has a low loss can be obtained.
なお、この実施の形態３では、負荷抵抗Ｒｉ、Ｒｏを同じ値、端子２と３に伝送される信号の位相差Δθを９０°に設定した場合について示したが、負荷抵抗ＲｉとＲｏが異なる値の場合であっても、また、端子２と３に伝送される信号の位相差Δθが９０°以外の場合であっても、数式群（３）にしたがって分配回路を構成するインダクタ、キャパシタおよび抵抗を与えることで、同様の効果を得ることができる。
In the third embodiment, the load resistances R i and R o are set to the same value, and the phase difference Δθ between signals transmitted to the
実施の形態４．
この発明の実施の形態４に係る分配回路について図６を参照しながら説明する。図６は、この発明の実施の形態４に係る分配回路の構成を示す回路図である。
Embodiment 4 FIG.
A distribution circuit according to Embodiment 4 of the present invention will be described with reference to FIG. FIG. 6 is a circuit diagram showing a configuration of a distribution circuit according to Embodiment 4 of the present invention.
図６において、第５６のキャパシタＣ５６は、上記実施の形態３に係る分配回路のキャパシタＣ５とＣ６を１つのキャパシタで構成したものであり、第８９のキャパシタＣ８９は、本実施の形態３に係る分配回路のキャパシタＣ８とＣ９を１つのキャパシタで構成したものである。キャパシタＣ５とＣ６は同じ接点を有する並列回路、キャパシタＣ８とＣ９も同じ接点を有する並列回路となることから、それぞれのキャパシタを次の数式群（４）により与える。
In FIG. 6, a 56th capacitor C 56 is formed by configuring the capacitors C 5 and C 6 of the distribution circuit according to the third embodiment as a single capacitor, and the 89th capacitor C 89 is the same as the present embodiment. the capacitor C 8 and C 9 dividing circuit according to
つぎに、この実施の形態４に係る分配回路の動作について図面を参照しながら説明する。 Next, the operation of the distribution circuit according to the fourth embodiment will be described with reference to the drawings.
ここでは、説明の便宜上、上記実施の形態端子３の場合と同様、端子１に接続された負荷抵抗Ｒｉ、端子２および３に接続された負荷抵抗Ｒｏを５０Ωとし、また、中心周波数ｆ０を１ＧＨｚ、位相差Δθを９０°に選択する。そのため、数式群（３）にしたがって分配回路を構成するインダクタ、キャパシタおよび抵抗の値を求めると、Ｌ７＝Ｌ８＝Ｌ９＝１５．９ｎＨ、Ｌ１０＝７．９６ｎＨ、Ｃ５＝Ｃ６＝Ｃ７＝Ｃ８＝Ｃ１０＝１．５９ｐＦ、Ｃ９＝３．１８ｐＦ、Ｒ２＝２００Ωとなる。さらに、数式群（４）にしたがうと、第５６のキャパシタＣ５６は３．１８ｐＦ、第８９のキャパシタＣ８９は４．７８ｐＦとなる。
Here, for convenience of explanation, as in the
このように与えた分配回路のＳパラメータの周波数特性は、図５と同様になる。ただし、上記実施の形態３に係る分配回路に比べて、キャパシタの個数を２つ低減できるため、回路をより小形に形成できる特徴を有する。 The frequency characteristics of the S parameter of the distribution circuit thus given are the same as those in FIG. However, since the number of capacitors can be reduced by two as compared with the distribution circuit according to the third embodiment, the circuit can be formed in a smaller size.
以上で明らかなように、この実施の形態４によれば、キャパシタの個数を低減する構成としたので、広い周波数帯域に渡り動作し且つ低損失で小形な分配回路が得られる効果を奏する。 As apparent from the above, according to the fourth embodiment, since the number of capacitors is reduced, there is an effect that a small distribution circuit that operates over a wide frequency band and has low loss can be obtained.
１ 第１の端子、２ 第２の端子、３ 第３の端子、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８、Ｃ９、Ｃ１０、Ｃ５６、Ｃ８９、 キャパシタ、ｆ０ 中心周波数、Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６、Ｌ７、Ｌ８、Ｌ９、Ｌ１０、Ｌ１２、Ｌ３５ インダクタ、Ｒ１、Ｒ２ 抵抗。
1 a first terminal, 2 a second terminal, 3 third terminal, C 1, C 2, C 3, C 4, C 5, C 6, C 7, C 8, C 9,
Claims (5)
第２の端子と、
第３の端子と、
前記第１の端子にそれぞれの一端が並列接続されそれぞれの他端が接地された第１及び第２のインダクタと、
前記第１の端子にそれぞれの一端が接続された第１及び第２のキャパシタと、
前記第１及び第２のキャパシタの他端間に接続された第１の抵抗と、
前記第１のキャパシタの他端にそれぞれの一端が並列接続されそれぞれの他端が接地された第３及び第５のインダクタと、
前記第１のキャパシタの他端及び前記第２の端子間に接続された第４のキャパシタと、
前記第２のキャパシタの他端に一端が接続され他端が接地された第４のインダクタと、
前記第２のキャパシタの他端に一端が接続され他端が接地された第３のキャパシタと、
前記第２のキャパシタの他端及び前記第３の端子間に接続された第６のインダクタとを備え、
第１のインダクタをＬ １ 、第２のインダクタをＬ ２ 、第３のインダクタをＬ ３ 、第４のインダクタをＬ ４ 、第５のインダクタをＬ ５ 、第６のインダクタをＬ ６ 、第１のキャパシタをＣ １ 、第２のキャパシタをＣ ２ 、第３のキャパシタをＣ ３ 、第４のキャパシタをＣ ４ 、第１の抵抗をＲ １ とそれぞれ表し、
第１の端子には負荷抵抗Ｒ ｉ 、第２の端子と第３の端子には負荷抵抗Ｒ ｏ が接続されているとし、分配回路を動作させる周波数帯域の中心周波数をｆ ０ とし、第１の端子から所定の周波数成分を有する信号を入力して、第２の端子と第３の端子へ分配される信号の位相差をΔθとすると、
各素子の値が、
ことを特徴とする分配回路。 A first terminal;
A second terminal;
A third terminal;
First and second inductors each having one end connected in parallel to the first terminal and the other end grounded;
First and second capacitors each having one end connected to the first terminal;
A first resistor connected between the other ends of the first and second capacitors;
Third and fifth inductors having one end connected in parallel to the other end of the first capacitor and the other end grounded;
A fourth capacitor connected between the other end of the first capacitor and the second terminal;
A fourth inductor having one end connected to the other end of the second capacitor and the other end grounded;
A third capacitor having one end connected to the other end of the second capacitor and the other end grounded;
A sixth inductor connected between the other end of the second capacitor and the third terminal ;
L 1 for the first inductor, L 2 for the second inductor, L 3 for the third inductor, L 4 for the fourth inductor, L 5 for the fifth inductor, L 6 for the sixth inductor, represents the capacitor C 1, the second capacitor C 2, the third capacitor C 3, the fourth capacitor C 4, a first resistor and R 1, respectively,
The load resistance R i is connected to the first terminal, the load resistance Ro is connected to the second terminal and the third terminal, the center frequency of the frequency band for operating the distribution circuit is f 0 , When a signal having a predetermined frequency component is input from the terminal of, and the phase difference between the signals distributed to the second terminal and the third terminal is Δθ,
The value of each element is
各素子の値が、
ことを特徴とする請求項１記載の分配回路。 The first and second inductors connected in parallel and the third and fifth inductors connected in parallel are respectively composed of a twelfth inductor and a thirty- fifth inductor, which are one inductor, Inductor L 12 and the 35th inductor L 35 ,
The value of each element is
第２の端子と、
第３の端子と、
前記第１の端子にそれぞれの一端が並列接続されそれぞれの他端が接地された第５及び第６のキャパシタと、
前記第１の端子にそれぞれの一端が接続された第７及び第８のインダクタと、
前記第７及び第８のインダクタの他端間に接続された第２の抵抗と、
前記第７のインダクタの他端に一端が接続され他端が接地された第７のキャパシタと、
前記第７のインダクタの他端に一端が接続され他端が接地された第９のインダクタと、
前記第７のインダクタの他端及び前記第２の端子間に接続された第１０のキャパシタと、
前記第８のインダクタの他端にそれぞれの一端が並列接続されそれぞれの他端が接地された第８及び第９のキャパシタと、
前記第８のインダクタの他端及び前記第３の端子間に接続された第１０インダクタとを備え、
第７のインダクタをＬ ７ 、第８のインダクタをＬ ８ 、第９のインダクタをＬ ９ 、第１０のインダクタをＬ １０ 、第５のキャパシタをＣ ５ 、第６のキャパシタをＣ ６ 、第７のキャパシタをＣ ７ 、第８のキャパシタをＣ ８ 、第９のキャパシタをＣ ９ 、第１０のキャパシタをＣ １０ 、第２の抵抗をＲ ２ とそれぞれ表し、
第１の端子には負荷抵抗Ｒ ｉ 、第２の端子と第３の端子には負荷抵抗Ｒ ｏ が接続されているとし、分配回路を動作させる周波数帯域の中心周波数をｆ ０ とし、第１の端子から所定の周波数成分を有する信号を入力して、第２の端子と第３の端子へ分配される信号の位相差をΔθとすると、
各素子の値が、
ことを特徴とする分配回路。 A first terminal;
A second terminal;
A third terminal;
Fifth and sixth capacitors having one end connected in parallel to the first terminal and the other end grounded;
Seventh and eighth inductors each having one end connected to the first terminal;
A second resistor connected between the other ends of the seventh and eighth inductors;
A seventh capacitor having one end connected to the other end of the seventh inductor and the other end grounded;
A ninth inductor having one end connected to the other end of the seventh inductor and the other end grounded;
A tenth capacitor connected between the other end of the seventh inductor and the second terminal;
Eighth and ninth capacitors each having one end connected in parallel and the other end grounded to the other end of the eighth inductor;
A tenth inductor connected between the other end of the eighth inductor and the third terminal ;
The seventh inductor is L 7 , the eighth inductor is L 8 , the ninth inductor is L 9 , the tenth inductor is L 10 , the fifth capacitor is C 5 , the sixth capacitor is C 6 , The capacitor is represented by C 7 , the eighth capacitor is represented by C 8 , the ninth capacitor is represented by C 9 , the tenth capacitor is represented by C 10 , and the second resistor is represented by R 2 .
The load resistance R i is connected to the first terminal, the load resistance Ro is connected to the second terminal and the third terminal, the center frequency of the frequency band for operating the distribution circuit is f 0 , When a signal having a predetermined frequency component is input from the terminal of, and the phase difference between the signals distributed to the second terminal and the third terminal is Δθ,
The value of each element is
各素子の値が、
ことを特徴とする請求項３記載の分配回路。 The fifth and sixth capacitors connected in parallel and the eighth and ninth capacitors connected in parallel are constituted by a 56th capacitor and an 89th capacitor, which are one capacitor, respectively . The capacitor is represented by C 56 , and the 89th capacitor is represented by C 89 .
The value of each element is
前記誘電体基板に形成された導体パターンと、
前記誘電体基板に形成された接地導体とをさらに備え、
前記誘電体基板に、端子、インダクタ、キャパシタ及び抵抗を配置して、前記端子、前記インダクタ、前記キャパシタ及び前記抵抗の間を、前記導体パターン又は前記接地導体により接続した
ことを特徴とする請求項１から請求項４までのいずれかに記載の分配回路。 A dielectric substrate;
A conductor pattern formed on the dielectric substrate;
A ground conductor formed on the dielectric substrate;
The terminal, the inductor, the capacitor, and the resistor are arranged on the dielectric substrate, and the terminal, the inductor, the capacitor, and the resistor are connected by the conductor pattern or the ground conductor. The distribution circuit according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005370677A JP4519769B2 (en) | 2005-12-22 | 2005-12-22 | Distribution circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005370677A JP4519769B2 (en) | 2005-12-22 | 2005-12-22 | Distribution circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007174376A JP2007174376A (en) | 2007-07-05 |
| JP4519769B2 true JP4519769B2 (en) | 2010-08-04 |
Family
ID=38300327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005370677A Expired - Fee Related JP4519769B2 (en) | 2005-12-22 | 2005-12-22 | Distribution circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4519769B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017159A (en) * | 2006-07-06 | 2008-01-24 | Toyama Univ | Transmission line type/lumped constant wilkinson divider having two kinds of phase shifters |
| IT1395411B1 (en) * | 2009-07-24 | 2012-09-14 | Com Tech Srl | HYBRID DIVIDER FOR UHF |
| WO2020121985A1 (en) | 2018-12-12 | 2020-06-18 | 株式会社村田製作所 | Power divider |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124712A (en) * | 1998-10-16 | 2000-04-28 | Nippon Antenna Co Ltd | Concentrated constant type wilkinson circuit |
-
2005
- 2005-12-22 JP JP2005370677A patent/JP4519769B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124712A (en) * | 1998-10-16 | 2000-04-28 | Nippon Antenna Co Ltd | Concentrated constant type wilkinson circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007174376A (en) | 2007-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4373954B2 (en) | 90 degree hybrid circuit | |
| US7385450B2 (en) | Bias circuit | |
| US6278340B1 (en) | Miniaturized broadband balun transformer having broadside coupled lines | |
| US11201592B2 (en) | Doherty combiner | |
| Zhang et al. | A balanced phase shifter with common-mode suppression | |
| US20020101301A1 (en) | Electronic phase shifter with enhanced phase shift performance | |
| JP4519769B2 (en) | Distribution circuit | |
| KR100445243B1 (en) | Nonreciprocal circuit device and communication device | |
| JP2017135465A (en) | Single-ended microstrip line, differential microstrip line, and balanced unbalanced conversion element | |
| JP4762920B2 (en) | Distribution circuit | |
| KR102459725B1 (en) | Phase Shifter | |
| JP6067976B2 (en) | Microwave terminator | |
| JP4489457B2 (en) | Broadband phase shifter | |
| JP6399958B2 (en) | Ground circuit | |
| Li et al. | Broadband complementary metal‐oxide semiconductor phase shifter with 6‐bit resolution based on all‐pass networks | |
| JP3651137B2 (en) | Non-reciprocal circuit element | |
| US20080180350A1 (en) | Broadband antenna | |
| US10651815B1 (en) | Compact wide bandwidth passive phase shifter for radio frequency and microwave applications | |
| JP2007201596A (en) | Power distribution circuit | |
| JP4826536B2 (en) | Phase shift circuit | |
| JP6419878B2 (en) | Circuit board | |
| WO2010116897A1 (en) | Compound electronic component | |
| JP2003110308A (en) | Non-reflective terminator | |
| JP4272082B2 (en) | Balanced input / output dielectric filter | |
| JPH07226601A (en) | Phase shifter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100519 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |