JP4519691B2 - Liquid crystal display panel and liquid crystal display device including the same - Google Patents

Liquid crystal display panel and liquid crystal display device including the same Download PDF

Info

Publication number
JP4519691B2
JP4519691B2 JP2005088944A JP2005088944A JP4519691B2 JP 4519691 B2 JP4519691 B2 JP 4519691B2 JP 2005088944 A JP2005088944 A JP 2005088944A JP 2005088944 A JP2005088944 A JP 2005088944A JP 4519691 B2 JP4519691 B2 JP 4519691B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display panel
pixel
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005088944A
Other languages
Japanese (ja)
Other versions
JP2006267882A (en
Inventor
英昭 津田
弘康 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005088944A priority Critical patent/JP4519691B2/en
Publication of JP2006267882A publication Critical patent/JP2006267882A/en
Application granted granted Critical
Publication of JP4519691B2 publication Critical patent/JP4519691B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は、電子機器の表示部に用いられる液晶表示パネル及びそれを備えた液晶表示装置に関する。   The present invention relates to a liquid crystal display panel used in a display unit of an electronic device and a liquid crystal display device including the same.

MVA方式のように液晶分子を基板に垂直に配向させる垂直配向方式は、広視野角特性を実現することができる。しかし、垂直配向方式では一般に、液晶への印加電圧に対する透過率特性(T−V特性)は表示画面の法線方向(正面方向)とそれより斜め方向とで異なる。このため、画面法線方向のT−V特性を最適に調整しても、中間調を表示した場合に斜め方向から見ると、画面に表示される画像によってはT−V特性が歪んで画像の色が白っぽく変化(白茶け)してしまう。階調視角特性(白茶け)を改善する技術として、容量結合型のMVA方式の液晶表示パネルが知られている。
特開平6−337419号公報 特開2002−169161号公報 特開2001−209074号公報
A vertical alignment method in which liquid crystal molecules are aligned perpendicularly to the substrate like the MVA method can realize a wide viewing angle characteristic. However, in the vertical alignment method, generally, the transmittance characteristic (TV characteristic) with respect to the voltage applied to the liquid crystal is different between the normal direction (front direction) of the display screen and the oblique direction. For this reason, even when the TV characteristic in the normal direction of the screen is optimally adjusted, the TV characteristic is distorted depending on the image displayed on the screen when viewed from an oblique direction when halftone is displayed. The color changes whitish. A capacitively coupled MVA liquid crystal display panel is known as a technique for improving gradation viewing angle characteristics (brownish).
JP-A-6-337419 JP 2002-169161 A Japanese Patent Laid-Open No. 2001-209074

ところが、容量結合型MVA方式の液晶表示パネルは、焼付き易いという問題を有している。容量結合型でない従来のMVA方式の液晶表示パネルは低階調側の表示ほど焼付きが目立ち易い。一方、容量結合型MVA方式の液晶表示パネルは低階調側よりも高階調側で、より大きな焼付きが観察される傾向がある。高階調側での焼付きは容量結合型MVA方式の液晶表示パネルに特有の現象である。特に、容量結合されてフローティング状態の画素電極側(高閾値電圧側)の領域が焼付き易いために発生する。   However, the capacitively coupled MVA type liquid crystal display panel has a problem of being easily burned. A conventional MVA type liquid crystal display panel which is not a capacitive coupling type is more noticeable in image sticking as the display is on the lower gradation side. On the other hand, in the capacitively coupled MVA liquid crystal display panel, there is a tendency that larger burn-in is observed on the high gradation side than on the low gradation side. The image sticking on the high gradation side is a phenomenon peculiar to the capacitively coupled MVA type liquid crystal display panel. This occurs particularly because the region on the pixel electrode side (high threshold voltage side) that is capacitively coupled and is in a floating state is easily burned.

容量結合型MVA方式の液晶表示パネルは、正負で対称な交流電圧を印加し続けた場合でも、高閾値電圧側の画素領域に電荷がたまり易く、当該電荷が容量結合型MVA方式の液晶表示パネル特有の焼付きの原因であることが判明した。一般に、液晶表示パネルは表示画面に生じるフリッカが最小となる最適コモン電圧に固定して駆動される。しかし、容量結合型MVA方式の液晶表示パネルは電圧印加時間と共に最適コモン電圧が変動し、大抵の場合は上昇する。   The capacitively coupled MVA type liquid crystal display panel easily accumulates charges in the pixel region on the high threshold voltage side even when positive and negative symmetrical alternating voltages are continuously applied, and the charges are capacitively coupled MVA type liquid crystal display panel. It turned out to be the cause of peculiar seizure. In general, the liquid crystal display panel is driven while being fixed at an optimum common voltage that minimizes flicker generated on the display screen. However, in the capacitively coupled MVA liquid crystal display panel, the optimum common voltage fluctuates with the voltage application time and increases in most cases.

図12は、容量結合型の評価用液晶表示パネルでの残留直流(DC)電圧の評価結果を示すグラフである。横軸は電圧印加時間(分)を表し、縦軸は残留DC電圧(V)を表わしている。図中◆印を結ぶ曲線Aは評価サンプルAの特性を示し、図中□印を結ぶ曲線Bは評価サンプルBの特性を示している。また、図中破線で示す直線Cは、比較例として、容量結合型でない従来のMVA方式の液晶表示パネルの特性を示している。評価サンプルA、Bは同一の条件で作製されている。また、当該評価は、周囲温度50℃の環境下で周波数が30Hz、電圧が5Vの交流電圧を印加して行われている。   FIG. 12 is a graph showing evaluation results of residual direct current (DC) voltage in a capacitively coupled evaluation liquid crystal display panel. The horizontal axis represents voltage application time (minutes), and the vertical axis represents residual DC voltage (V). A curve A connecting the asterisk in the figure indicates the characteristics of the evaluation sample A, and a curve B connecting the □ in the figure indicates the characteristics of the evaluation sample B. In addition, a straight line C indicated by a broken line in the drawing indicates a characteristic of a conventional MVA liquid crystal display panel that is not a capacitive coupling type as a comparative example. Evaluation samples A and B are produced under the same conditions. The evaluation is performed by applying an AC voltage having a frequency of 30 Hz and a voltage of 5 V under an environment of an ambient temperature of 50 ° C.

図12に示すように、正負で対称な交流電圧を印加すると、従来のMVA方式の液晶表示パネルは残留DC電圧が約0.04Vで一定になる。しかし、正負で対称な交流電圧を印加しても、容量結合型の評価サンプルA、Bの残留DC電圧は交流電圧の印加開始から約10分経過するまでの間に急激に増加する。その後残留DC電圧は徐々に増加して交流電圧の印加開始から約120分経過後には約0.14Vになる。このように、容量結合型の評価サンプルA、Bでは、交流電圧を印加しても直流電圧成分が残ってしまう。当該直流電圧成分の残留が原因となって、実際の液晶表示パネルでは最適コモン電圧(例えばフリッカが最小となる電圧)が変動してしまう。この変動によって生じる初期設定値(最適値)からのコモン電圧のズレが原因となって焼付きが発生する。   As shown in FIG. 12, when a positive and negative symmetric AC voltage is applied, the conventional MVA liquid crystal display panel has a residual DC voltage of about 0.04 V and becomes constant. However, even if positive and negative symmetric AC voltages are applied, the residual DC voltages of the capacitively coupled evaluation samples A and B rapidly increase until about 10 minutes have elapsed since the start of application of the AC voltage. Thereafter, the residual DC voltage gradually increases to about 0.14 V after about 120 minutes from the start of application of the AC voltage. Thus, in the capacitively coupled evaluation samples A and B, a DC voltage component remains even when an AC voltage is applied. Due to the residual DC voltage component, the optimum common voltage (for example, the voltage that minimizes flicker) varies in an actual liquid crystal display panel. The seizure occurs due to the deviation of the common voltage from the initial setting value (optimum value) caused by this variation.

本発明の目的は、良好な表示特性の得られる液晶表示パネル及びそれを備えた液晶表示装置を提供することにある。   An object of the present invention is to provide a liquid crystal display panel capable of obtaining good display characteristics and a liquid crystal display device including the same.

上記目的は、ゲートバスラインと、前記ゲートバスラインに絶縁膜を介して交差して形成されたドレインバスラインと、前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とを備えたトランジスタと、前記トランジスタのソース電極に電気的に接続された第1の画素電極と、前記トランジスタのソース電極に絶縁膜を介して対向配置され、前記第1の画素電極と分離して形成された第2の画素電極と、前記第1及び第2の画素電極上に形成されて液晶材料の初期配向状態を決定する第1の配向膜とを備えたトランジスタ基板と、前記第1の配向膜と構造及び状態の少なくとも一方が異なり前記液晶材料の初期配向状態を決定する第2の配向膜を備えて前記トランジスタ基板に対向配置された対向基板とを有することを特徴とする液晶表示パネルによって達成される。   The object is to provide a gate bus line, a drain bus line formed intersecting the gate bus line through an insulating film, a gate electrode electrically connected to the gate bus line, and the drain bus line. A transistor having an electrically connected drain electrode; a first pixel electrode electrically connected to a source electrode of the transistor; and a source electrode of the transistor opposed to each other with an insulating film interposed therebetween, A second pixel electrode formed separately from the first pixel electrode; and a first alignment film formed on the first and second pixel electrodes and determining an initial alignment state of the liquid crystal material. The transistor substrate comprising: a transistor substrate; and a second alignment film that is different in structure and state from the first alignment film and determines an initial alignment state of the liquid crystal material. It is achieved by a liquid crystal display panel and having a face arranged opposite a substrate.

本発明によれば、良好な表示特性の得られる液晶表示パネル及びそれを備えた液晶表示装置が実現できる。   ADVANTAGE OF THE INVENTION According to this invention, the liquid crystal display panel from which a favorable display characteristic is acquired, and a liquid crystal display device provided with the same are realizable.

〔第1の実施の形態〕
本発明の第1の実施の形態による液晶表示パネル及びそれを備えた液晶表示装置について図1乃至図5を用いて説明する。図1は、本実施の形態による液晶表示装置の概略構成を示している。図2は、本実施の形態による液晶表示装置の1画素分の構成を等価回路で示している。図1及び図2に示すように、液晶表示装置は、絶縁膜を介して互いに交差して形成されたゲートバスライン12及びドレインバスライン(データバスライン)14と、画素毎に形成されたTFT20及び第1及び第2の画素電極16、17とを備えたTFT基板2を有している。また、液晶表示装置にはTFT基板2に所定のセルギャップで対向する対向基板4が配置されている。TFT基板2と対向基板4との間には例えば負の誘電率異方性を有する液晶が封止されている。対向基板4の液晶側表面には、カラーフィルタ(CF)や共通電極42が形成されている。液晶表示パネルはTFT基板2と、対向基板4と、両基板2、4間に封止された液晶とにより構成されている。
[First Embodiment]
A liquid crystal display panel and a liquid crystal display device including the same according to a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows a schematic configuration of a liquid crystal display device according to the present embodiment. FIG. 2 shows an equivalent circuit of the configuration of one pixel of the liquid crystal display device according to this embodiment. As shown in FIGS. 1 and 2, the liquid crystal display device includes a gate bus line 12 and a drain bus line (data bus line) 14 that are formed so as to cross each other through an insulating film, and a TFT 20 that is formed for each pixel. And a TFT substrate 2 having first and second pixel electrodes 16 and 17. In the liquid crystal display device, a counter substrate 4 facing the TFT substrate 2 with a predetermined cell gap is disposed. For example, a liquid crystal having negative dielectric anisotropy is sealed between the TFT substrate 2 and the counter substrate 4. A color filter (CF) and a common electrode 42 are formed on the liquid crystal side surface of the counter substrate 4. The liquid crystal display panel includes a TFT substrate 2, a counter substrate 4, and liquid crystal sealed between the substrates 2 and 4.

TFT基板2には、複数のゲートバスライン12を駆動するドライバICが実装されたゲートバスライン駆動回路80と、複数のドレインバスライン14を駆動するドライバICが実装されたドレインバスライン駆動回路82とが接続されている。これらの駆動回路80、82は、制御回路84から出力された制御信号に基づいて所定のゲートバスライン12に走査信号を出力し、複数のドレインバスライン14に階調信号を出力するようになっている。TFT基板2の液晶側表面と反対側の面には偏光板87が配置され、対向基板4の液晶側表面と反対側の面には、偏光板87とクロスニコルに偏光板86が配置されている。偏光板87のTFT基板2と反対側の面にはバックライトユニット88が配置されている。   On the TFT substrate 2, a gate bus line driving circuit 80 on which driver ICs for driving a plurality of gate bus lines 12 are mounted, and a drain bus line driving circuit 82 on which driver ICs for driving a plurality of drain bus lines 14 are mounted. And are connected. These drive circuits 80 and 82 output a scanning signal to a predetermined gate bus line 12 based on a control signal output from the control circuit 84, and output a gradation signal to a plurality of drain bus lines 14. ing. A polarizing plate 87 is disposed on the surface opposite to the liquid crystal side surface of the TFT substrate 2, and a polarizing plate 86 is disposed on the surface opposite to the liquid crystal side surface of the counter substrate 4 in a crossed Nicol manner. Yes. A backlight unit 88 is disposed on the surface of the polarizing plate 87 opposite to the TFT substrate 2.

図2に示すように、TFT20のゲート電極Gはゲートバスライン12に接続され、ドレイン電極Dはドレインバスライン14に接続されている。TFT20のソース電極Sは、第1の画素電極16、蓄積容量電極19及び接続電極25と電気的に接続されている。第1の画素電極16と、当該第1の画素電極16と対向する対向基板4側の共通電極42と、第1の画素電極16と共通電極42との間に挟まれた液晶とで第1の液晶容量Clc1が形成されている。蓄積容量電極19と、当該蓄積容量電極19と対向する蓄積容量バスライン18と、蓄積容量電極19と蓄積容量バスライン18との間に挟まれた絶縁膜とで蓄積容量Csが形成されている。接続電極25と、当該接続電極25と対向する第2の画素電極17と、接続電極25と第2の画素電極17との間に挟まれた絶縁膜とで制御容量Ccが形成されている。また、第2の画素電極17と、当該第2の画素電極17と対向する対向基板4側の共通電極42と、第2の画素電極17と共通電極42との間に挟まれた液晶とで第2の液晶容量Clc2が形成されている。本例では、蓄積容量バスライン18と共通電極42とには同電位が印加される構成となっている。   As shown in FIG. 2, the gate electrode G of the TFT 20 is connected to the gate bus line 12, and the drain electrode D is connected to the drain bus line 14. The source electrode S of the TFT 20 is electrically connected to the first pixel electrode 16, the storage capacitor electrode 19, and the connection electrode 25. The first pixel electrode 16, the common electrode 42 on the counter substrate 4 side facing the first pixel electrode 16, and the liquid crystal sandwiched between the first pixel electrode 16 and the common electrode 42 are the first. Liquid crystal capacitance Clc1 is formed. The storage capacitor Cs is formed by the storage capacitor electrode 19, the storage capacitor bus line 18 facing the storage capacitor electrode 19, and an insulating film sandwiched between the storage capacitor electrode 19 and the storage capacitor bus line 18. . A control capacitor Cc is formed by the connection electrode 25, the second pixel electrode 17 facing the connection electrode 25, and an insulating film sandwiched between the connection electrode 25 and the second pixel electrode 17. Further, the second pixel electrode 17, the common electrode 42 on the counter substrate 4 side facing the second pixel electrode 17, and the liquid crystal sandwiched between the second pixel electrode 17 and the common electrode 42. A second liquid crystal capacitor Clc2 is formed. In this example, the same potential is applied to the storage capacitor bus line 18 and the common electrode 42.

このように、本実施の形態による画素は、第2の液晶容量Clc2と制御容量Ccとが直列に接続され、これらと、第1の液晶容量Clc1、蓄積容量Csがそれぞれ並列に接続された回路構成となっている。TFT20がオン状態になるとドレインバスライン14に供給された階調信号が第1の画素電極16、蓄積容量電極19、接続電極25に印加され、一方、蓄積容量バスライン18と共通電極42には共通電位(コモン電位)が印加される。これにより、第2の画素電極17には、第1の画素電極16に印加された階調信号の電位より所定量だけ低い電位が維持される。   As described above, in the pixel according to the present embodiment, the second liquid crystal capacitor Clc2 and the control capacitor Cc are connected in series, and the first liquid crystal capacitor Clc1 and the storage capacitor Cs are connected in parallel. It has a configuration. When the TFT 20 is turned on, the gradation signal supplied to the drain bus line 14 is applied to the first pixel electrode 16, the storage capacitor electrode 19, and the connection electrode 25, while the storage capacitor bus line 18 and the common electrode 42 have A common potential (common potential) is applied. As a result, the second pixel electrode 17 is maintained at a potential lower than the potential of the gradation signal applied to the first pixel electrode 16 by a predetermined amount.

図3は、本実施の形態による液晶表示パネルのマトリクス状に形成された複数の画素のうちの1画素の平面構成を示している。図4は、図3のX−X線で切断した液晶表示パネルの断面構成を示している。図3及び図4に示すように、複数のゲートバスライン12と、絶縁膜30を介してゲートバスライン12に交差して形成された複数のドレインバスライン14とが、例えばガラス基板10上に形成されている。ゲートバスライン12及びドレインバスライン14の交差位置近傍には、画素毎に形成されたTFT20が配置されている。ゲートバスライン12の一部はTFT20のゲート電極Gとして機能する。ゲートバスライン12上には、絶縁膜を介してTFT20の動作半導体層、及びチャネル保護膜(共に不図示)が形成されている。ゲート電極G上であってTFT20のチャネル保護膜上には、ドレイン電極D及びその下層のn型不純物半導体層(不図示)と、ソース電極S及びその下層のn型不純物半導体層(不図示)とが所定の間隙を介して対向して形成されている。   FIG. 3 shows a planar configuration of one pixel among a plurality of pixels formed in a matrix of the liquid crystal display panel according to the present embodiment. FIG. 4 shows a cross-sectional configuration of the liquid crystal display panel taken along line XX in FIG. As shown in FIGS. 3 and 4, a plurality of gate bus lines 12 and a plurality of drain bus lines 14 formed so as to intersect the gate bus lines 12 with the insulating film 30 interposed therebetween are, for example, on the glass substrate 10. Is formed. In the vicinity of the intersection position of the gate bus line 12 and the drain bus line 14, a TFT 20 formed for each pixel is disposed. A part of the gate bus line 12 functions as the gate electrode G of the TFT 20. On the gate bus line 12, an operating semiconductor layer of the TFT 20 and a channel protective film (both not shown) are formed via an insulating film. On the gate electrode G and on the channel protective film of the TFT 20, the drain electrode D and the underlying n-type impurity semiconductor layer (not shown), the source electrode S and the underlying n-type impurity semiconductor layer (not shown) Are opposed to each other with a predetermined gap therebetween.

また、ゲートバスライン12及びドレインバスライン14により画定された画素領域を横切って、ゲートバスライン12に並列して延びる蓄積容量バスライン18が形成されている。蓄積容量バスライン18上には、絶縁膜を介して蓄積容量電極(中間電極)19が画素毎に形成されている。蓄積容量電極19はTFT20のソース電極Sに電気的に接続された接続電極25に接続されている。蓄積容量バスライン18、蓄積容量電極19及びそれらの間に挟まれた絶縁膜30により蓄積容量Csが形成される。   A storage capacitor bus line 18 extending in parallel with the gate bus line 12 is formed across the pixel region defined by the gate bus line 12 and the drain bus line 14. On the storage capacitor bus line 18, a storage capacitor electrode (intermediate electrode) 19 is formed for each pixel via an insulating film. The storage capacitor electrode 19 is connected to a connection electrode 25 that is electrically connected to the source electrode S of the TFT 20. The storage capacitor Cs is formed by the storage capacitor bus line 18, the storage capacitor electrode 19, and the insulating film 30 sandwiched between them.

ゲートバスライン12及びドレインバスライン14により画定された画素領域は、副画素Aと副画素Bとに分割されている。例えば、台形状の副画素Aは画素領域の中央部左寄りに配置され、副画素Bは画素領域のうち副画素Aの領域を除いた上部、下部及び中央部右側端部に配置されている。画素領域内の副画素A、Bの配置は、例えば、蓄積容量バスライン18に対しほぼ線対称になっている。副画素Aには第1の画素電極16が形成されている。副画素Bには第1の画素電極16とスリット46により分離された第2の画素電極17が形成されている。第1及び第2の画素電極16、17は、共にITO等の透明導電膜により形成されている。第1の画素電極16は、保護膜32が開口されたコンタクトホール24を介して、蓄積容量電極19、接続電極25及びTFT20のソース電極Sに電気的に接続されている。第2の画素電極17は保護膜32を介して接続電極25に重なる領域を有している。当該領域において、接続電極25、第2の画素電極17及び両電極17、25間に挟まれた保護膜32により制御容量Ccが形成されている。第2の画素電極17は電気的にフローティング状態になっている。   A pixel region defined by the gate bus line 12 and the drain bus line 14 is divided into a subpixel A and a subpixel B. For example, the trapezoidal sub-pixel A is arranged on the left side of the central portion of the pixel area, and the sub-pixel B is arranged on the upper, lower, and central right end of the pixel area excluding the sub-pixel A area. The arrangement of the sub-pixels A and B in the pixel region is substantially line symmetrical with respect to the storage capacitor bus line 18, for example. A first pixel electrode 16 is formed in the sub-pixel A. In the sub-pixel B, the second pixel electrode 17 separated by the first pixel electrode 16 and the slit 46 is formed. Both the first and second pixel electrodes 16 and 17 are formed of a transparent conductive film such as ITO. The first pixel electrode 16 is electrically connected to the storage capacitor electrode 19, the connection electrode 25, and the source electrode S of the TFT 20 through a contact hole 24 in which a protective film 32 is opened. The second pixel electrode 17 has a region overlapping the connection electrode 25 through the protective film 32. In this region, the control capacitor Cc is formed by the connection electrode 25, the second pixel electrode 17, and the protective film 32 sandwiched between the electrodes 17 and 25. The second pixel electrode 17 is in an electrically floating state.

図4に示すように、液晶層6の液晶分子の初期配向状態を決定する第1の配向膜5は第1及び第2の画素電極16、17を覆ってガラス基板10に形成されている。一方、ガラス基板10に対向配置された、例えば対向ガラス基板11上には、CF樹脂層40と、共通電極42とがこの順に形成されている。ガラス基板10及び対向ガラス基板11の少なくとも一方は透明に形成されている。対向ガラス基板11から突出し、図3において斜めに延伸する接続電極25と対向する位置に、液晶層6の液晶分子の配向方位を規制する配向規制用構造物としての線状突起44aが形成されている。また、蓄積容量バスライン18に対しほぼ線対称となる位置に、対向ガラス基板11から突出して形成された線状突起44bが形成されている。さらに、画素領域の中央部左寄りで第1の画素電極16上に配置されたV字状の線状突起44cが形成されている。線状突起44cは蓄積容量バスライン18に対しほぼ線対称になっている。液晶層6の液晶分子の初期配向状態を決定する第2の配向膜7は線状突起44a、44b、44cを覆って対向ガラス基板11に形成されている。第1及び第2の配向膜5、7は構造及び状態の少なくとも一方が異なるように形成されている。   As shown in FIG. 4, the first alignment film 5 that determines the initial alignment state of the liquid crystal molecules of the liquid crystal layer 6 is formed on the glass substrate 10 so as to cover the first and second pixel electrodes 16 and 17. On the other hand, a CF resin layer 40 and a common electrode 42 are formed in this order on, for example, the counter glass substrate 11 disposed to face the glass substrate 10. At least one of the glass substrate 10 and the counter glass substrate 11 is formed to be transparent. A linear protrusion 44a as an alignment regulating structure that regulates the orientation direction of the liquid crystal molecules of the liquid crystal layer 6 is formed at a position that protrudes from the counter glass substrate 11 and faces the connection electrode 25 that extends obliquely in FIG. Yes. Further, linear protrusions 44 b that are formed so as to protrude from the counter glass substrate 11 are formed at positions that are substantially line-symmetric with respect to the storage capacitor bus line 18. Furthermore, a V-shaped linear protrusion 44c is formed on the first pixel electrode 16 on the left side of the center of the pixel region. The linear protrusion 44 c is substantially line symmetric with respect to the storage capacitor bus line 18. The second alignment film 7 that determines the initial alignment state of the liquid crystal molecules of the liquid crystal layer 6 is formed on the counter glass substrate 11 so as to cover the linear protrusions 44a, 44b, and 44c. The first and second alignment films 5 and 7 are formed so that at least one of the structure and the state is different.

副画素Aには、第1の画素電極16、共通電極42及び両電極16、42間に挟まれた液晶層6によって液晶容量Clc1が形成されている。副画素Bには、第2の画素電極17、共通電極42及び両電極17、42間に挟まれた液晶層6によって液晶容量Clc2が形成されている。ガラス基板10と対向ガラス基板11との間で、液晶容量Clc2は制御容量Ccと直列に接続されている。   In the sub-pixel A, a liquid crystal capacitor Clc1 is formed by the first pixel electrode 16, the common electrode 42, and the liquid crystal layer 6 sandwiched between both the electrodes 16, 42. In the sub-pixel B, a liquid crystal capacitance Clc2 is formed by the second pixel electrode 17, the common electrode 42, and the liquid crystal layer 6 sandwiched between the electrodes 17 and 42. Between the glass substrate 10 and the counter glass substrate 11, the liquid crystal capacitor Clc2 is connected in series with the control capacitor Cc.

本実施の形態による液晶表示パネルでは、残留DC電圧によって蓄積された電荷が打ち消されるように、TFT基板2に形成された第1の配向膜5と、対向基板4に形成された第2の配向膜7とは非対称構造に形成されている。
以下、実施例を用いて液晶表示パネル及びそれを備えた液晶表示装置についてより具体的に説明する。
In the liquid crystal display panel according to the present embodiment, the first alignment film 5 formed on the TFT substrate 2 and the second alignment formed on the counter substrate 4 so that charges accumulated by the residual DC voltage are canceled out. The film 7 has an asymmetric structure.
Hereinafter, a liquid crystal display panel and a liquid crystal display device including the same will be described in more detail using examples.

(実施例1−1)
本実施例による液晶表示パネルは、イミド化率を異ならせて第1及び第2の配向膜5、7を非対称構造にしている点に特徴を有している。イミド化率の異なる材料を用いたり、イミド化率が同一の材料ではあるがベーク温度を変えたりして第1及び第2の配向膜5、7のイミド化率を異ならせることができる。
(Example 1-1)
The liquid crystal display panel according to this embodiment is characterized in that the first and second alignment films 5 and 7 have an asymmetric structure with different imidization ratios. The materials having different imidization rates can be used, or the imidization rates of the first and second alignment films 5 and 7 can be made different by changing the baking temperature although the materials have the same imidization rate.

本実施例による液晶表示パネルは、図3及び図4の画素構造を有し、絶縁膜30にSiN膜が用いられている。図3及び図4に示すように、メタル電極であるゲートバスライン12及びドレインバスライン14並びに第1及び第2の画素電極16、17等の各層は、各々必要に応じてパターニングされている。第1及び第2の画素電極16、17は微細パターンとし、両電極16、17を分離するスリット46は配向規制用構造物として機能するので、TFT基板2と対向基板4とを貼合せることにより、液晶表示パネルがMVA構造となるようになっている。   The liquid crystal display panel according to this embodiment has the pixel structure shown in FIGS. 3 and 4, and a SiN film is used as the insulating film 30. As shown in FIGS. 3 and 4, the gate bus line 12 and the drain bus line 14, which are metal electrodes, and the first and second pixel electrodes 16, 17 and the like are patterned as necessary. The first and second pixel electrodes 16 and 17 have a fine pattern, and the slit 46 that separates both the electrodes 16 and 17 functions as an alignment regulating structure. Therefore, the TFT substrate 2 and the counter substrate 4 are bonded together. The liquid crystal display panel has an MVA structure.

対向基板4に形成される配向規制用構造物は、図3に示す土手状の線状突起44a、44b、44cに代えて点状突起でもよい。線状突起44a、44b、44cはレジスト材料をパターニングして形成されている。例えば、TFT基板2に可溶性ポリイミド型の垂直配向材料A(JSR製)がスピナにより形成され、対向基板4に可溶性ポリイミド型の垂直配向材料B(JSR製)がそれぞれスピナにより形成される。次いで、イミド化率a%の配向膜A及びイミド化率b%の配向膜Bを同一条件下でポストベークまで行い、第1及び第2の配向膜5、7が形成される。なお、垂直配向材料A、Bはスピン塗布による形成に代えて印刷により形成されてもよい。あるいは、一方の垂直配向材料をスピン塗布により形成し、他方を印刷により形成してもよい。   The alignment regulating structure formed on the counter substrate 4 may be point-like protrusions instead of the bank-like linear protrusions 44a, 44b, 44c shown in FIG. The linear protrusions 44a, 44b, and 44c are formed by patterning a resist material. For example, a soluble polyimide type vertical alignment material A (manufactured by JSR) is formed on the TFT substrate 2 by a spinner, and a soluble polyimide type vertical alignment material B (manufactured by JSR) is formed on the counter substrate 4 by a spinner. Next, the alignment film A with an imidization rate of a% and the alignment film B with an imidization rate of b% are subjected to post-baking under the same conditions, and the first and second alignment films 5 and 7 are formed. The vertical alignment materials A and B may be formed by printing instead of forming by spin coating. Alternatively, one vertical alignment material may be formed by spin coating and the other may be formed by printing.

図5は、本実施例による液晶表示パネルの残留DC電圧の評価結果を示すグラフである。横軸は電圧印加時間(分)を表し、縦軸は残留DC電圧(V)を表わしている。図中×印を結ぶ曲線Aは本実施例の液晶表示パネルの特性を示している。また、図中▲印を結ぶ曲線Bは後程説明する実施例1−2による液晶表示パネルの特性を示し、図中□印を結ぶ曲線Cは後程説明する実施例1−6による液晶表示パネルの特性を示している。また、図中●印を結ぶ曲線Dは、比較例として、従来の容量結合型MVA方式の液晶表示パネルの特性を示している。また、当該評価は、周囲温度50℃の環境下で周波数が30Hz、電圧が5Vの交流電圧を印加して行われている。   FIG. 5 is a graph showing the evaluation results of the residual DC voltage of the liquid crystal display panel according to this example. The horizontal axis represents voltage application time (minutes), and the vertical axis represents residual DC voltage (V). A curve A connecting the X marks in the figure indicates the characteristics of the liquid crystal display panel of this embodiment. Also, a curve B connecting ▲ in the figure shows the characteristics of the liquid crystal display panel according to Example 1-2 described later, and a curve C connecting □ in the figure shows the characteristics of the liquid crystal display panel according to Example 1-6 described later. The characteristics are shown. Further, a curve D connecting ● marks in the figure shows the characteristics of a conventional capacitively coupled MVA type liquid crystal display panel as a comparative example. The evaluation is performed by applying an AC voltage having a frequency of 30 Hz and a voltage of 5 V under an environment of an ambient temperature of 50 ° C.

図5に示すように、従来の容量結合型MVA方式の液晶表示パネルでは、電圧印加時間が長くなるほど残留DC電圧が増加する。これに対し、第1及び第2の配向膜5、7のイミド化率を異ならせて非対称構造とすることにより、交流電圧を約120分印加しても残留DC電圧をほぼゼロにすることができる。これにより、本実施例による液晶表示パネルは初期設定値(最適値)からのコモン電圧のズレが極めて減少するので表示画面の焼付き発生を防止することができる。従って、本実施例の液晶表示パネルを備えた液晶表示装置は良好な表示特性を得ることができる。   As shown in FIG. 5, in the conventional capacitively coupled MVA liquid crystal display panel, the residual DC voltage increases as the voltage application time increases. On the other hand, by making the imidation ratios of the first and second alignment films 5 and 7 different so as to have an asymmetric structure, the residual DC voltage can be made substantially zero even when an AC voltage is applied for about 120 minutes. it can. As a result, the liquid crystal display panel according to this embodiment can prevent the occurrence of burn-in of the display screen because the deviation of the common voltage from the initial setting value (optimum value) is extremely reduced. Therefore, the liquid crystal display device provided with the liquid crystal display panel of this embodiment can obtain good display characteristics.

(実施例1−2)
本実施例による液晶表示パネルは、同一成分の材料に含まれる架橋材量を変えて膜の形成度合いを異ならせることにより非対称構造にされた第1及び第2の配向膜5、7を備えている点に特徴を有している。本実施例の液晶表示パネルは図3及び図4の画素構造を有している。例えば、TFT基板2に可溶性ポリイミド型の垂直配向材料C(JSR製)がスピナにより形成され、対向基板4に可溶性ポリイミド型の垂直配向材料D(JSR製)がスピナにより形成される。次いで、垂直配向材料Cには架橋材成分を添加し、垂直配向材料Dには架橋材成分を添加せずに同一条件下でポストベークを行い、第1及び第2の配向膜5、7が形成される。
(Example 1-2)
The liquid crystal display panel according to the present embodiment includes the first and second alignment films 5 and 7 having an asymmetric structure by changing the amount of the cross-linking material contained in the same component material to vary the degree of film formation. It has a feature in that. The liquid crystal display panel of this embodiment has the pixel structure shown in FIGS. For example, a soluble polyimide type vertical alignment material C (manufactured by JSR) is formed on the TFT substrate 2 by a spinner, and a soluble polyimide type vertical alignment material D (manufactured by JSR) is formed on the counter substrate 4 by a spinner. Next, a cross-linking material component is added to the vertical alignment material C, and post-baking is performed under the same conditions without adding a cross-linking material component to the vertical alignment material D, so that the first and second alignment films 5 and 7 are formed. It is formed.

図5の曲線Bで示すように、同一成分の材料に含まれる架橋材量を異ならせて非対称構造とした第1及び第2の配向膜5、7を用いても、残留DC電圧をほぼゼロにすることができる。従って、本実施例による液晶表示パネルを備えた液晶表示装置は、上記実施例1−1と同様の効果が得られる。   As shown by the curve B in FIG. 5, the residual DC voltage is almost zero even when the first and second alignment films 5 and 7 having an asymmetric structure with different amounts of the crosslinking material contained in the same component material are used. Can be. Therefore, the liquid crystal display device provided with the liquid crystal display panel according to the present embodiment can obtain the same effects as those of the embodiment 1-1.

(実施例1−3)
本実施例による液晶表示パネルは、第1の配向膜5を例えばポリアミック酸の材料で形成し、第2の配向膜7を例えば可溶性ポリイミドからなる材料で形成することにより第1及び第2の配向膜5、7を非対称構造にしている点に特徴を有している。当該構造においても、残留DC電圧をほぼゼロにすることができる。従って、本実施例による液晶表示パネルを備えた液晶表示装置は、上記実施例1−1、1−2と同様の効果が得られる。
(Example 1-3)
In the liquid crystal display panel according to the present embodiment, the first alignment film 5 is formed of, for example, a polyamic acid material, and the second alignment film 7 is formed of, for example, a material made of soluble polyimide, thereby forming the first and second alignment films. It is characterized in that the films 5 and 7 have an asymmetric structure. Even in this structure, the residual DC voltage can be made substantially zero. Therefore, the liquid crystal display device including the liquid crystal display panel according to the present embodiment can obtain the same effects as those of the above embodiments 1-1 and 1-2.

(実施例1−4)
本実施例による液晶表示パネルは、例えば第1の配向膜5をポリアミック酸もしくは可溶性ポリイミドからなる材料で形成し、例えば第2の配向膜7を無機系の材料で形成することにより第1及び第2の配向膜5、7を非対称構造にしている点に特徴を有している。当該構造においても、残留DC電圧をほぼゼロにすることができる。従って、本実施例による液晶表示パネルを備えた液晶表示装置は、上記実施例1−1乃至1−3と同様の効果が得られる。
(Example 1-4)
In the liquid crystal display panel according to the present embodiment, for example, the first alignment film 5 is formed of a material made of polyamic acid or soluble polyimide, and the second alignment film 7 is formed of an inorganic material, for example. The second feature is that the two alignment films 5 and 7 have an asymmetric structure. Even in this structure, the residual DC voltage can be made substantially zero. Therefore, the liquid crystal display device including the liquid crystal display panel according to the present embodiment can obtain the same effects as those of the above embodiments 1-1 to 1-3.

(実施例1−5)
本実施例による液晶表示パネルは、第1の配向膜5の膜厚d1と、第2の配向膜7の膜厚d2とを異ならせることにより第1及び第2の配向膜5、7を非対称構造にしている点に特徴を有している。当該構造においても、残留DC電圧をほぼゼロにすることができる。従って、本実施例による液晶表示パネルを備えた液晶表示装置は、上記実施例1−1乃至1−4と同様の効果が得られる。
(Example 1-5)
In the liquid crystal display panel according to this embodiment, the first and second alignment films 5 and 7 are asymmetrical by making the film thickness d1 of the first alignment film 5 different from the film thickness d2 of the second alignment film 7. It is characterized by its structure. Even in this structure, the residual DC voltage can be made substantially zero. Therefore, the liquid crystal display device provided with the liquid crystal display panel according to this embodiment can obtain the same effects as those of the above embodiments 1-1 to 1-4.

(実施例1−6)
容量結合型の液晶表示パネルは、図3に示すように接続電極25に容量結合された第2の画素電極17を有する副画素Bと、接続電極25に直結された第1の画素電極16を有する副画素Aとから画素領域が構成されている。上記実施例1−1乃至1−5の液晶表示パネルによれば、副画素Bの焼付きを解消することができる。しかし、第1及び第2の配向膜5、7の非対称構造が原因となって、副画素Aにおいて焼付きが発生する可能性を有している。このような場合には、光又は熱により重合可能なモノマーを含ませた液晶をTFT基板2及び対向基板4の間に充填して、副画素Aの画素領域のモノマーのみを固化して第1及び第2の配向膜5、7表面に固着させる。このように、モノマーを液晶に混入しておき、電圧を印加して液晶分子が傾斜した状態でモノマーを重合させることによって液晶分子の傾斜方向を記憶させるポリマー配向支持(PSA;Polymer Sustained Alignment)による効果により、副画素Aにおける焼付きを抑えることが可能となる。
(Example 1-6)
As shown in FIG. 3, the capacitively coupled liquid crystal display panel includes a sub-pixel B having a second pixel electrode 17 capacitively coupled to the connection electrode 25 and a first pixel electrode 16 directly coupled to the connection electrode 25. A pixel region is composed of the sub-pixels A. According to the liquid crystal display panels of Examples 1-1 to 1-5, the burn-in of the sub-pixel B can be eliminated. However, due to the asymmetric structure of the first and second alignment films 5 and 7, there is a possibility that image sticking may occur in the sub-pixel A. In such a case, a liquid crystal containing a monomer that can be polymerized by light or heat is filled between the TFT substrate 2 and the counter substrate 4, and only the monomer in the pixel region of the sub-pixel A is solidified. The second alignment films 5 and 7 are fixed to the surface. In this way, by the polymer alignment support (PSA) in which the monomer is mixed into the liquid crystal and the inclination direction of the liquid crystal molecule is memorized by polymerizing the monomer in a state where the liquid crystal molecule is inclined by applying a voltage. Due to the effect, it is possible to suppress burn-in in the sub-pixel A.

本実施例による液晶表示パネルは、図3及び図4に示す画素構造を有している。また、上記実施例1−1と同様の第1及び第2の配向膜5、7が形成されている。液晶層6の液晶組成物として、モノマー入りネガ型液晶M(メルク製)が用いられている。本実施例では、副画素AのみにUV光が照射できるマスクを用いることにより、各画素領域の部分的なPSA化が図られている。   The liquid crystal display panel according to this example has the pixel structure shown in FIGS. Moreover, the same 1st and 2nd alignment films 5 and 7 as the said Example 1-1 are formed. As the liquid crystal composition of the liquid crystal layer 6, a negative liquid crystal M containing a monomer (manufactured by Merck) is used. In this embodiment, by using a mask that can irradiate only the sub-pixel A with UV light, each pixel region is partially converted to PSA.

図5の曲線Cで示すように、副画素AをPSA化することにより、残留DC電圧をほぼゼロにすることができる。従って、本実施例による液晶表示パネルを備えた液晶表示装置は、上記実施例1−1乃至1−5と同様の効果が得られる。   As shown by the curve C in FIG. 5, the residual DC voltage can be made substantially zero by converting the subpixel A to PSA. Therefore, the liquid crystal display device including the liquid crystal display panel according to the present embodiment can obtain the same effects as those of the above embodiments 1-1 to 1-5.

本実施の形態は、上記実施例に限らず種々の変形が可能である。
上記実施例1−1乃至1−6の液晶表示パネルは配向規制用構造物を有しているが、本実施の形態はこれに限られない。例えば、配向規制用構造物を有していない液晶表示パネルでも、上記実施の形態と同様の効果が得られる。
The present embodiment is not limited to the above embodiment, and various modifications can be made.
Although the liquid crystal display panels of Examples 1-1 to 1-6 have the alignment regulating structure, the present embodiment is not limited to this. For example, even in a liquid crystal display panel that does not have an alignment regulating structure, the same effect as in the above embodiment can be obtained.

〔第2の実施の形態〕
本実施の形態は、テレビジョン受像機やモニタ装置等の電子機器の表示部に用いられる液晶表示パネル及びそれを備えた液晶表示装置に関する。
[Second Embodiment]
The present embodiment relates to a liquid crystal display panel used in a display unit of an electronic device such as a television receiver or a monitor device, and a liquid crystal display device including the same.

液晶表示装置は2枚の基板と両基板間に封止された液晶とを備えた液晶表示パネルを有する。液晶表示装置では、液晶の電気光学異方性を利用して、電気的な刺激により光学的なスイッチングが行われている。液晶層に所定の電圧を印加して液晶分子の傾斜角度を制御し、液晶分子の屈折率異方性の軸の向きを変える。これにより生じる旋光性や複屈折性を利用して光の透過率を変え、液晶表示パネルの画素毎の明るさを制御している。垂直配向方式はそのような液晶表示パネル技術の1つである。MVA方式の液晶表示パネルに代表されるように、垂直配向方式の液晶表示装置は広い視野角を実現できる表示方式として実用化されている。   The liquid crystal display device includes a liquid crystal display panel including two substrates and liquid crystal sealed between the two substrates. In a liquid crystal display device, optical switching is performed by electrical stimulation using the electro-optical anisotropy of liquid crystal. A predetermined voltage is applied to the liquid crystal layer to control the tilt angle of the liquid crystal molecules, thereby changing the direction of the axis of refractive index anisotropy of the liquid crystal molecules. By utilizing the optical rotation and birefringence generated thereby, the light transmittance is changed, and the brightness of each pixel of the liquid crystal display panel is controlled. The vertical alignment method is one such liquid crystal display panel technology. As represented by an MVA liquid crystal display panel, a vertical alignment liquid crystal display device has been put to practical use as a display method capable of realizing a wide viewing angle.

しかしながら、このような垂直配向方式の液晶表示パネルでは、表示画面を斜め方向から見た際(角度方向から見た際)、中間調付近の画像の映像が白っぽくなる現象が発生する。映像が白っぽくなる現象を解決する方法として、液晶分子のプレチルト角が異なる領域を1画素内に形成することで、T―V特性の立ち上がり電圧が異なる領域を形成する技術が提案されている。   However, in such a vertical alignment type liquid crystal display panel, when the display screen is viewed from an oblique direction (when viewed from an angular direction), a phenomenon in which an image of an image near a halftone becomes whitish occurs. As a method for solving the phenomenon in which an image becomes whitish, a technique has been proposed in which regions having different pretilt angles of liquid crystal molecules are formed in one pixel to form regions having different rising voltages of TV characteristics.

液晶分子に異なるプレチルト角が付与されるように、光または熱で重合反応するモノマー又はオリゴマーが添加された液晶を注入しておき、モノマー又はオリゴマーの重合時に液晶に印加する電位を変える手法が提案されている。当該手法では、印加電圧が大きいほど液晶分子のプレチルト角は小さくなる。ここで、液晶分子のプレチルト角が小さくなるとは、完全な垂直配向からの傾き角が大きくなる、即ちより水平配向に近くなることをいう。但し、この手法は1画素内に複数のプレチルト角を準備することが必要になり、重合性材料の取り扱い等の問題を含め複雑である。   Proposed a method to inject liquid crystal to which a monomer or oligomer that undergoes a polymerization reaction with light or heat is added so that different pretilt angles are given to the liquid crystal molecules, and to change the potential applied to the liquid crystal during polymerization of the monomer or oligomer. Has been. In this method, the pretilt angle of the liquid crystal molecules decreases as the applied voltage increases. Here, the decrease in the pretilt angle of the liquid crystal molecules means that the tilt angle from the complete vertical alignment is increased, that is, closer to the horizontal alignment. However, this method requires preparation of a plurality of pretilt angles in one pixel, and is complicated including problems such as handling of a polymerizable material.

このように2つのプレチルト領域を形成するのとは別に、1つの画素に2つの電位差を設ける方法も提案されている。図13は、当該方法に用いられる1画素の構成を模式的に示している。図13に示すように、1画素内には、ゲート電極Gがゲートバスライン61に接続され、ドレイン電極Dがドレインバスラインに接続されたTFT51が形成されている。TFT51のソース電極Sには画素電極53が接続されている。画素電極53には絶縁膜を介して画素電極55が対向配置されている。画素電極53、画素電極55及び両電極53、55間に挟まれた絶縁膜により制御容量Ccが形成されている。このように、1画素内には、画素電極53を備えた副画素と、画素電極55を備えた副画素とが形成されている。画素電極53、共通電極57及び両電極53、57間に挟まれた液晶により液晶容量Clc1が形成されている。画素電極55、共通電極57及び両電極55、57間に挟まれた液晶により液晶容量Clc2が形成されている。液晶容量Clc2と制御容量Ccとが直列に接続され、これらと、液晶容量Clc1が並列に接続された回路構成になっている。   In addition to forming two pretilt regions in this way, a method of providing two potential differences in one pixel has also been proposed. FIG. 13 schematically shows the configuration of one pixel used in the method. As shown in FIG. 13, in one pixel, a TFT 51 in which the gate electrode G is connected to the gate bus line 61 and the drain electrode D is connected to the drain bus line is formed. A pixel electrode 53 is connected to the source electrode S of the TFT 51. A pixel electrode 55 is disposed opposite to the pixel electrode 53 via an insulating film. A control capacitor Cc is formed by the pixel electrode 53, the pixel electrode 55, and an insulating film sandwiched between the electrodes 53 and 55. Thus, a subpixel including the pixel electrode 53 and a subpixel including the pixel electrode 55 are formed in one pixel. A liquid crystal capacitor Clc1 is formed by the pixel electrode 53, the common electrode 57, and the liquid crystal sandwiched between the electrodes 53 and 57. A liquid crystal capacitor Clc2 is formed by the pixel electrode 55, the common electrode 57, and the liquid crystal sandwiched between the electrodes 55 and 57. The liquid crystal capacitor Clc2 and the control capacitor Cc are connected in series, and the circuit configuration is such that the liquid crystal capacitor Clc1 is connected in parallel.

TFT51がオン状態になるとドレインバスライン63に供給された階調信号が画素電極53に印加され、一方、共通電極57には共通電位が印加される。これにより、画素電極55には、画素電極53に印加された階調信号の電位より所定量だけ低い電位が維持される。このように、TFT51のソース電極Sに直結された画素電極53と、TFT51に直結されていない画素電極55とに異なる電圧を印加することができる。しかしながら、このような構成の画素では、液晶表示装置を駆動していると画素電極55で中心電圧が徐々にずれてしまい、表示画面に焼付き現象が発生するという問題を有している。   When the TFT 51 is turned on, the gradation signal supplied to the drain bus line 63 is applied to the pixel electrode 53, while the common potential is applied to the common electrode 57. As a result, the pixel electrode 55 is maintained at a potential that is lower than the potential of the gradation signal applied to the pixel electrode 53 by a predetermined amount. As described above, different voltages can be applied to the pixel electrode 53 directly connected to the source electrode S of the TFT 51 and the pixel electrode 55 not directly connected to the TFT 51. However, the pixel having such a configuration has a problem that when the liquid crystal display device is driven, the center voltage gradually shifts at the pixel electrode 55, and a burn-in phenomenon occurs on the display screen.

本実施の形態の目的は、良好な表示特性の得られる液晶表示パネル及びそれを備えた液晶表示装置を提供することにある。   An object of the present embodiment is to provide a liquid crystal display panel capable of obtaining good display characteristics and a liquid crystal display device including the same.

上記目的は、ゲートバスラインと、前記ゲートバスラインに絶縁膜を介して交差して形成されたドレインバスラインと、前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とを備えたトランジスタと、前記トランジスタのソース電極に電気的に接続された画素電極と、少なくとも前記画素電極上で液晶材料に接触して前記液晶材料の初期配向状態を決定する第1の垂直配向膜とを備えたトランジスタ基板と、前記第1の垂直配向膜と抵抗値が異なり、前記液晶材料に接触して前記初期配向状態を決定する第2の垂直配向膜を備えて前記トランジスタ基板に対向配置された対向基板とを有することを特徴とする液晶表示パネルによって達成される。   The object is to provide a gate bus line, a drain bus line formed intersecting the gate bus line through an insulating film, a gate electrode electrically connected to the gate bus line, and the drain bus line. A transistor having an electrically connected drain electrode; a pixel electrode electrically connected to a source electrode of the transistor; and at least an initial alignment state of the liquid crystal material in contact with the liquid crystal material on the pixel electrode A transistor substrate having a first vertical alignment film for determining the first vertical alignment film, and a second vertical alignment film having a resistance value different from that of the first vertical alignment film and determining the initial alignment state in contact with the liquid crystal material And a counter substrate disposed opposite to the transistor substrate. This is achieved by a liquid crystal display panel.

本実施の形態によれば、良好な表示特性の得られる液晶表示パネル及びそれを備えた液晶表示装置が実現できる。   According to the present embodiment, it is possible to realize a liquid crystal display panel that can obtain good display characteristics and a liquid crystal display device including the same.

本発明の第2の実施の形態による液晶表示パネル及びそれを備えた液晶表示装置について図6乃至図11を用いて説明する。図13に示す画素電極55での中心電圧が徐々にずれていく現象に関して鋭意調査した結果、以下のような結論に至った。一般に、配向膜が形成されるTFT基板及び対向基板には、それぞれ異なる材料が表面に形成されている。当該各材料は両基板上の配向膜をそれぞれ異なる状態に汚染する。この汚染の度合いの違いが、液晶表示パネル(液晶セル)内に一意の電流の流れ易い方向を形成し、外部入力として正負等価な方形波を画素電極に印加しても、片方の極性に偏った残留DC電圧成分が液晶セル内に充電されてしまう。   A liquid crystal display panel according to a second embodiment of the present invention and a liquid crystal display device including the same will be described with reference to FIGS. As a result of earnest investigation on the phenomenon in which the center voltage at the pixel electrode 55 shown in FIG. 13 gradually shifts, the following conclusion has been reached. In general, different materials are formed on the surface of the TFT substrate and the counter substrate on which the alignment film is formed. Each of the materials contaminates the alignment films on both substrates in different states. This difference in the degree of contamination forms a unique current flow direction in the liquid crystal display panel (liquid crystal cell), and even if a positive and negative equivalent square wave is applied to the pixel electrode as an external input, it is biased to one polarity. The residual DC voltage component is charged in the liquid crystal cell.

この場合、TFT51のソース電極Sに直結された画素電極53を有する副画素では、階調信号の書き込み毎に電荷が入力されるため電荷は溜まり難い。しかしながら、容量を形成している画素電極55を有する副画素では、画素電極55に溜まった電荷がキャンセルされずに残留していくので中心電圧が大きくずれることになる。   In this case, in the sub-pixel having the pixel electrode 53 directly connected to the source electrode S of the TFT 51, the charge is hardly accumulated because the charge is input every time the gradation signal is written. However, in the sub-pixel having the pixel electrode 55 forming the capacitor, the electric charge accumulated in the pixel electrode 55 remains without being canceled, so that the center voltage is largely shifted.

図6は、対向配置されたいずれか一方の基板の配向膜を有機物で汚染させた場合の中心電圧変動の測定結果を示すグラフである。図6(a)は、TFTに直結された画素電極αでの中心電圧変動を示している。図6(b)は、TFTに直結されずに容量結合された画素電極βでの中心電圧変動を示している。横軸は電圧印加時間(min)を表し、縦軸は中心電圧の変動(シフト)量(mV)を表わしている。なお、印加電圧として、交流(AC)5Vの方形波が用いられている。図6(a)の図中○印を実線で結ぶ曲線は、対向配置されたいずれかの基板側の配向膜を汚染させた場合の画素電極αでの中心電圧変動を示し、図中◆印を破線で結ぶ曲線は、比較例としての両基板のいずれの配向膜も汚染させていない場合の画素電極αでの中心電圧変動を示している。図6(b)の図中●印を実線で結ぶ曲線は、対向配置された一方の基板(第1の基板)側の配向膜を汚染させた場合の画素電極βでの中心電圧変動を示し、図中○印を実線で結ぶ曲線は、他方の基板(第2の基板)側の配向膜を汚染させた場合の画素電極βでの中心電圧変動を示し、図中に◆印破線で結ぶ曲線は、比較例としての両基板のいずれの配向膜も汚染させていない場合の画素電極βでの中心電圧変動を示している。   FIG. 6 is a graph showing the measurement result of the center voltage fluctuation when the alignment film of either one of the opposed substrates is contaminated with an organic substance. FIG. 6A shows the center voltage fluctuation at the pixel electrode α directly connected to the TFT. FIG. 6B shows the center voltage fluctuation at the pixel electrode β that is capacitively coupled without being directly coupled to the TFT. The abscissa represents the voltage application time (min), and the ordinate represents the fluctuation (shift) amount (mV) of the center voltage. Note that an alternating current (AC) 5 V square wave is used as the applied voltage. In FIG. 6 (a), the curve connecting the circles with solid lines shows the fluctuation of the center voltage at the pixel electrode α when any of the opposing alignment films on the substrate is contaminated. A curve connecting the two lines with a broken line indicates a center voltage fluctuation in the pixel electrode α when neither alignment film of both substrates as a comparative example is contaminated. In FIG. 6B, the curve connecting the ● mark with a solid line indicates the variation in the center voltage at the pixel electrode β when the alignment film on the one substrate (first substrate) side facing each other is contaminated. The curve connecting the circles with solid lines in the figure shows the fluctuation of the center voltage at the pixel electrode β when the alignment film on the other substrate (second substrate) side is contaminated. The curve shows the fluctuation of the center voltage at the pixel electrode β when neither alignment film of both substrates as a comparative example is contaminated.

図6(a)に示すように、いずれか一方の基板側の配向膜を汚染させてAC5Vの方形波を印加しても、TFTに直結された画素電極αでの中心電圧の変化は殆ど生じない。さらに、画素電極αでの中心電圧の変動は配向膜の汚染の有無によらず殆ど同じである。これに対し、図6(b)に示すように、第1又は第2の基板側の配向膜を汚染させてAC5Vの方形波を印加すると、配向膜が汚染されていない場合に比べてTFTに直結されていない画素電極βでの中心電圧は大きく変化してしまう。   As shown in FIG. 6A, even if one of the substrate-side alignment films is contaminated and an AC5V square wave is applied, the change in the center voltage at the pixel electrode α directly connected to the TFT is almost generated. Absent. Furthermore, the variation of the center voltage at the pixel electrode α is almost the same regardless of the presence or absence of contamination of the alignment film. On the other hand, as shown in FIG. 6B, when an AC5V square wave is applied by contaminating the alignment film on the first or second substrate side, the TFT is compared with the case where the alignment film is not contaminated. The center voltage at the pixel electrode β that is not directly connected changes greatly.

そこで、配向膜の汚染が起こっていても画素電極βでの中心電圧が殆どずれないようにする手法を調査した結果、以下のような方法が有効であることが判明した。第1の方法は、対向配置された一方の基板からの配向膜の汚染が大きい場合には、他方の基板上に形成される配向膜の膜厚を薄くすることである。第2の方法は、一方の基板からの汚染が大きい場合には、一方の基板に形成した配向膜よりも抵抗値の低い配向膜を他方の基板上に形成することである。これらの方法を用いることにより、中心電圧のずれていく度合いを小さくすることができる。
以下、実施例を用いて液晶表示パネル及びそれを備えた液晶表示装置についてより具体的に説明する。
Thus, as a result of investigating a method for preventing the center voltage at the pixel electrode β from shifting substantially even if the alignment film is contaminated, it has been found that the following method is effective. The first method is to reduce the thickness of the alignment film formed on the other substrate when the contamination of the alignment film from one of the opposed substrates is large. The second method is to form an alignment film having a resistance value lower than that of an alignment film formed on one substrate on the other substrate when contamination from one substrate is large. By using these methods, the degree of shift of the center voltage can be reduced.
Hereinafter, a liquid crystal display panel and a liquid crystal display device including the same will be described in more detail using examples.

(実施例2−1)
本実施の形態の実施例2−1による液晶表示パネル及びそれを備えた液晶表示装置について図7を用いて説明する。図7は、本実施例による液晶表示パネルの要部断面を示している。図7に示すように、本実施例の液晶表示パネルは、対向配置されたTFT基板72及び対向基板74と、両基板72、74間に封止された液晶層6とを有している。対向基板74は対向ガラス基板11を有している。対向ガラス基板11には、カラーフィルタ(CF)樹脂層として赤色のCF樹脂層40rと、緑色のCF樹脂層40gと、青色のCF樹脂層40bとが形成されている。複数のCF樹脂層40r、40g、40bは対向ガラス基板11面内でマトリクス状に形成されている。CF樹脂層40r、40g、40b上には共通電極42と、液晶層6の液晶分子の初期配向状態を決定する配向膜67とがこの順に形成されている。
(Example 2-1)
A liquid crystal display panel according to Example 2-1 of the present embodiment and a liquid crystal display device including the same will be described with reference to FIG. FIG. 7 shows a cross section of the main part of the liquid crystal display panel according to this embodiment. As shown in FIG. 7, the liquid crystal display panel of the present embodiment includes a TFT substrate 72 and a counter substrate 74 that are disposed to face each other, and a liquid crystal layer 6 that is sealed between the substrates 72 and 74. The counter substrate 74 has a counter glass substrate 11. On the counter glass substrate 11, a red CF resin layer 40r, a green CF resin layer 40g, and a blue CF resin layer 40b are formed as a color filter (CF) resin layer. The plurality of CF resin layers 40r, 40g, and 40b are formed in a matrix within the surface of the counter glass substrate 11. On the CF resin layers 40r, 40g, and 40b, a common electrode 42 and an alignment film 67 that determines an initial alignment state of liquid crystal molecules of the liquid crystal layer 6 are formed in this order.

一方、TFT基板72はガラス基板10を有している。ガラス基板10には、不図示の絶縁膜を介して交差する複数のゲートバスラインと複数のドレインバスライン(共に不図示)が形成されている。CF樹脂層40r、40g、40bに対向するガラス基板10上のそれぞれの位置でゲートバスラインとドレインバスライン(データバスライン)とのマトリクス単位毎に、少なくとも1つの薄膜トランジスタ(TFT)20と、TFT20に電気的に接続された画素電極69とが形成されている。ガラス基板10には、液晶層6の液晶分子の初期配向状態を決定する配向膜65が画素電極69を覆って塗布されている。配向膜65、67は液晶層6に接触して形成されている。また、配向膜65、67とは抵抗値を異ならせて形成されている。例えば、異なる材料で配向膜65、67を形成することにより、それぞれの抵抗値を変えることができる。   On the other hand, the TFT substrate 72 has the glass substrate 10. The glass substrate 10 is formed with a plurality of gate bus lines and a plurality of drain bus lines (both not shown) intersecting via an insulating film (not shown). At least one thin film transistor (TFT) 20 for each matrix unit of a gate bus line and a drain bus line (data bus line) at each position on the glass substrate 10 facing the CF resin layers 40r, 40g, 40b, and the TFT 20 A pixel electrode 69 electrically connected to the pixel electrode 69 is formed. An alignment film 65 that determines the initial alignment state of the liquid crystal molecules of the liquid crystal layer 6 is applied to the glass substrate 10 so as to cover the pixel electrodes 69. The alignment films 65 and 67 are formed in contact with the liquid crystal layer 6. The alignment films 65 and 67 are formed with different resistance values. For example, the respective resistance values can be changed by forming the alignment films 65 and 67 with different materials.

配向膜65、67の抵抗値が異なるので、配向膜65、67の少なくとも一方が汚染されても、液晶表示パネル内に一意の電流の流れを防止できる。これにより、画素電極69に偏った残留DC電圧成分は殆ど生じなくなる。従って、表示画面の焼付きの発生を防止でき、液晶表示パネルは良好な表示特性が得られる。また、当該液晶表示パネルを用いることにより、液晶表示装置の表示特性の向上を図ることができる。   Since the resistance values of the alignment films 65 and 67 are different, a unique current flow in the liquid crystal display panel can be prevented even if at least one of the alignment films 65 and 67 is contaminated. Thereby, the residual DC voltage component biased to the pixel electrode 69 hardly occurs. Therefore, the occurrence of image sticking can be prevented, and the liquid crystal display panel can obtain good display characteristics. Further, by using the liquid crystal display panel, display characteristics of the liquid crystal display device can be improved.

(実施例2−2)
本実施の形態の実施例2−2による液晶表示パネル及びそれを備えた液晶表示装置について図8を用いて説明する。図8は、本実施例による液晶表示パネルの要部断面を示している。図8に示すように、本実施例の液晶表示パネルは、配向膜65、67の膜厚が異なる点に特徴を有している。配向膜65の膜厚d1は、配向膜67の膜厚d2より薄く形成されている。このため、例えば配向膜67の汚染が配向膜65の汚染より大きい場合に有効である。また、配向膜65側の汚染が相対的に大きい場合には、配向膜65の膜厚d1を配向膜67の膜厚d2より薄く形成することにより、中心電圧のずれていく度合いを小さくすることができる。
(Example 2-2)
A liquid crystal display panel according to Example 2-2 of the present embodiment and a liquid crystal display device including the same will be described with reference to FIG. FIG. 8 shows a cross section of the main part of the liquid crystal display panel according to this embodiment. As shown in FIG. 8, the liquid crystal display panel of this embodiment is characterized in that the film thicknesses of the alignment films 65 and 67 are different. The film thickness d1 of the alignment film 65 is smaller than the film thickness d2 of the alignment film 67. Therefore, for example, this is effective when the contamination of the alignment film 67 is larger than the contamination of the alignment film 65. When the contamination on the alignment film 65 side is relatively large, the degree of shift of the center voltage is reduced by forming the film thickness d1 of the alignment film 65 smaller than the film thickness d2 of the alignment film 67. Can do.

このように、配向膜65、67のそれぞれの膜厚を変えることにより、配向膜65、67の汚染の度合いが異なっていても、液晶表示パネル内に一意の電流の流れを防止できる。これにより、画素電極69に偏った残留DC電圧成分は殆ど生じなくなる。従って、本実施例による液晶表示パネル及びそれを備えた液晶表示装置は表示画面の焼付きの発生を防止できるので、上記実施例2−1と同様の効果が得られる。   Thus, by changing the film thickness of each of the alignment films 65 and 67, a unique current flow can be prevented in the liquid crystal display panel even if the degree of contamination of the alignment films 65 and 67 is different. Thereby, the residual DC voltage component biased to the pixel electrode 69 hardly occurs. Therefore, the liquid crystal display panel according to the present embodiment and the liquid crystal display device including the same can prevent the display screen from being burned, so that the same effects as those of the embodiment 2-1 can be obtained.

(実施例2−3)
本実施の形態の実施例2−3による液晶表示パネル及びそれを備えた液晶表示装置について図9を用いて説明する。図9は、本実施例による液晶表示パネルの要部断面を示している。本実施例の液晶表示パネルは、イミド化率がそれぞれ異なる垂直配向膜75、77を備えた点に特徴を有している。図9に示すように、TFT基板72は垂直配向膜75を有し、対向基板74は垂直配向膜77を有している。また、液晶層6を構成する液晶材料は負の誘電率異方性を有しており、液晶分子79は電圧無印加時に両基板72、75のそれぞれの膜形成面にほぼ垂直に配向される。
(Example 2-3)
A liquid crystal display panel according to Example 2-3 of this embodiment and a liquid crystal display device including the same will be described with reference to FIG. FIG. 9 shows a cross section of the main part of the liquid crystal display panel according to this embodiment. The liquid crystal display panel of this embodiment is characterized in that it includes vertical alignment films 75 and 77 having different imidization rates. As shown in FIG. 9, the TFT substrate 72 has a vertical alignment film 75, and the counter substrate 74 has a vertical alignment film 77. The liquid crystal material constituting the liquid crystal layer 6 has a negative dielectric anisotropy, and the liquid crystal molecules 79 are aligned substantially perpendicular to the film formation surfaces of the substrates 72 and 75 when no voltage is applied. .

ところで一般に、配向膜はイミド化率が大きいほど抵抗値が大きくなる。従って、垂直配向膜77側が相対的に汚染され易い場合には、垂直配向膜75のイミド化率を小さくし、垂直配向膜75側が相対的に汚染され易い場合には、垂直配向膜77のイミド化率を小さくすることにより、中心電圧のずれていく度合いを小さくすることができる。   By the way, generally, the resistance value of the alignment film increases as the imidization ratio increases. Accordingly, when the vertical alignment film 77 side is relatively easily contaminated, the imidization ratio of the vertical alignment film 75 is reduced, and when the vertical alignment film 75 side is relatively easily contaminated, the imide of the vertical alignment film 77 is reduced. By reducing the conversion rate, the degree of shift of the center voltage can be reduced.

このように、垂直配向膜75、77のそれぞれのイミド化率を変えることにより抵抗値を異ならせることができるので、垂直配向膜75、77の汚染の度合いが異なっていても、液晶表示パネル内に一意の電流の流れを防止できる。これにより、画素電極69に偏った残留DC電圧成分は殆ど生じなくなる。従って、本実施例による液晶表示パネル及びそれを備えた液晶表示装置は表示画面の焼付きの発生を防止できるので、上記実施例2−1及び2−2と同様の効果が得られる。   As described above, since the resistance value can be varied by changing the imidization ratio of each of the vertical alignment films 75 and 77, even if the degree of contamination of the vertical alignment films 75 and 77 is different, A unique current flow can be prevented. Thereby, the residual DC voltage component biased to the pixel electrode 69 hardly occurs. Accordingly, the liquid crystal display panel according to the present embodiment and the liquid crystal display device including the same can prevent the display screen from being burned, so that the same effects as those of the embodiments 2-1 and 2-2 can be obtained.

本実施例では、液晶表示パネルは垂直配向膜75、77を有しているが、上記実施例2−1及び実施例2−2と同様の配向膜65、67を有していても、同様の効果が得られる。   In this embodiment, the liquid crystal display panel has the vertical alignment films 75 and 77. However, even if the liquid crystal display panel has the alignment films 65 and 67 similar to those in the embodiments 2-1 and 2-2, the same applies. The effect is obtained.

(実施例2−4)
本実施の形態の実施例2−4による液晶表示パネル及びそれを備えた液晶表示装置について図10を用いて説明する。図10は、本実施例による液晶表示パネルの要部断面を示している。本実施例の液晶表示パネルは、液晶分子の配向方位を規定する配向規制用構造物としての突起70を備えた点に特徴を有している。図10に示すように、対向基板74は画素毎に突起70を有している。樹脂で突起70が形成されていると、この樹脂により配向膜67が汚染され易くなる。そこで、配向膜65の膜厚を配向膜67の膜厚より薄くしたり、配向膜65の抵抗値を配向膜67の抵抗値より低くしたりする(例えば、配向膜65のイミド化率を配向膜67のイミド化率より小さくする)ことにより、上記実施例2−1乃至2−3と同様の効果が得られる。このように、本実施の形態の焼付き防止の手法は、突起70を有する液晶表示パネル及びそれを備えた液晶表示装置に特に有効である。
(Example 2-4)
A liquid crystal display panel according to Example 2-4 of the present embodiment and a liquid crystal display device including the same will be described with reference to FIG. FIG. 10 shows a cross section of the main part of the liquid crystal display panel according to this embodiment. The liquid crystal display panel of the present embodiment is characterized in that a projection 70 is provided as an alignment regulating structure that defines the alignment direction of liquid crystal molecules. As shown in FIG. 10, the counter substrate 74 has a protrusion 70 for each pixel. If the projections 70 are formed of resin, the alignment film 67 is easily contaminated by the resin. Therefore, the film thickness of the alignment film 65 is made thinner than the film thickness of the alignment film 67, or the resistance value of the alignment film 65 is made lower than the resistance value of the alignment film 67 (for example, the imidation ratio of the alignment film 65 is aligned). By making it smaller than the imidation ratio of the film 67, the same effect as in the above Examples 2-1 to 2-3 can be obtained. As described above, the image sticking prevention method according to the present embodiment is particularly effective for the liquid crystal display panel having the protrusions 70 and the liquid crystal display device including the same.

(実施例2−5)
本実施の形態の実施例2−5による液晶表示パネル及びそれを備えた液晶表示装置について図11を用いて説明する。図11は、本実施例による液晶表示パネルの断面を示している。図11(a)は、液晶表示パネルの要部断面を示し、図11(b)は、図11(a)の仮想円Aを拡大して示している。図11(a)及び図11(b)に示すように、本実施例の液晶表示パネルは、TFT20に直結された画素電極69と、画素電極69を介してTFT20に容量結合された画素電極(容量結合画素電極)78とを画素毎に備えた点に特徴を有している。画素電極69及び画素電極78のそれぞれの一部は絶縁膜76を介して対向配置されている。このため、画素電極69、画素電極78及び両電極69、78間に挟まれた絶縁膜76により制御容量Ccが形成される。
(Example 2-5)
A liquid crystal display panel and a liquid crystal display device including the same according to Example 2-5 of the present embodiment will be described with reference to FIG. FIG. 11 shows a cross section of the liquid crystal display panel according to this embodiment. FIG. 11A shows a cross section of the main part of the liquid crystal display panel, and FIG. 11B shows an enlarged virtual circle A of FIG. 11A. As shown in FIG. 11A and FIG. 11B, the liquid crystal display panel of this embodiment includes a pixel electrode 69 directly connected to the TFT 20 and a pixel electrode (capacitively coupled to the TFT 20 via the pixel electrode 69). It is characterized in that each pixel has a capacitive coupling pixel electrode) 78. A part of each of the pixel electrode 69 and the pixel electrode 78 is disposed to face each other with an insulating film 76 interposed therebetween. Therefore, the control capacitor Cc is formed by the pixel electrode 69, the pixel electrode 78, and the insulating film 76 sandwiched between the electrodes 69 and 78.

画素電極69を有する副画素と、画素電極78を有する副画素とに分割された画素構造では、図6に示すように、配向膜65、67のそれぞれの汚染状態の差が顕著に現れて、画素電極78での中心電圧が変動し易くなる。しかし、配向膜65、67のイミド化率を異ならせることにより汚染状態の非対称性を抑制することが可能になる。あるいは、配向膜65、67のそれぞれの膜厚を異ならせたり、抵抗値を異ならせたりすることより汚染状態の非対称性を抑制することが可能になる。これにより、画素電極78での中心電圧の変動が極めて減少するため、表示画面に発生する焼付きを防止することができる。   In the pixel structure divided into the sub-pixel having the pixel electrode 69 and the sub-pixel having the pixel electrode 78, as shown in FIG. 6, the difference between the contamination states of the alignment films 65 and 67 appears remarkably. The center voltage at the pixel electrode 78 is likely to fluctuate. However, it is possible to suppress the asymmetry of the contaminated state by changing the imidization ratio of the alignment films 65 and 67. Alternatively, it is possible to suppress the asymmetry of the contamination state by changing the thicknesses of the alignment films 65 and 67 or changing the resistance values. As a result, the fluctuation of the center voltage at the pixel electrode 78 is extremely reduced, so that burn-in occurring on the display screen can be prevented.

本実施例の液晶表示パネルは1画素内に異なる階調信号が印加される副画素を形成することにより、2つのT−V特性の分布を形成することができる。これにより、液晶表示パネルは、画面を斜め方向から見た際に中間調付近の画像の映像が白っぽくなる現象、及び表示画面の焼付きの発生が防止される。従って、本実施例による液晶表示パネル及びそれを備えた液晶表示装置は、上記実施例2−1乃至2−4に比較してより良好な表示特性が得られる。   In the liquid crystal display panel of this embodiment, two TV characteristic distributions can be formed by forming sub-pixels to which different gradation signals are applied within one pixel. As a result, the liquid crystal display panel prevents a phenomenon in which the image of the image near the halftone becomes whitish when the screen is viewed from an oblique direction, and the occurrence of image sticking on the display screen. Therefore, the liquid crystal display panel according to the present embodiment and the liquid crystal display device including the same can obtain better display characteristics than the above embodiments 2-1 to 2-4.

本実施の形態は、上記実施例に限らず種々の変形が可能である。
上記実施例2−5の液晶表示パネルでは、画素電極65、67が一部重なって制御容量Ccを形成しているが、本実施の形態はこれに限られない。例えば、上記第1の実施の形態の液晶表示パネルと同様の画素構造でも同様の効果が得られる。
The present embodiment is not limited to the above embodiment, and various modifications can be made.
In the liquid crystal display panel of Example 2-5, the pixel electrodes 65 and 67 partially overlap to form the control capacitor Cc. However, the present embodiment is not limited to this. For example, the same effect can be obtained with a pixel structure similar to that of the liquid crystal display panel of the first embodiment.

以上説明した第1の実施の形態による液晶表示パネル及びそれを備えた液晶表示装置は、以下のようにまとめられる。
(付記1)
ゲートバスラインと、
前記ゲートバスラインに絶縁膜を介して交差して形成されたドレインバスラインと、
前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とを備えたトランジスタと、
前記トランジスタのソース電極に電気的に接続された第1の画素電極と、
前記トランジスタのソース電極に絶縁膜を介して対向配置され、前記第1の画素電極と分離して形成された第2の画素電極と、
前記第1及び第2の画素電極上に形成されて液晶材料の初期配向状態を決定する第1の配向膜と
を備えたトランジスタ基板と、
前記第1の配向膜と構造及び状態の少なくとも一方が異なり前記液晶材料の初期配向状態を決定する第2の配向膜を備えて前記トランジスタ基板に対向配置された対向基板と
を有することを特徴とする液晶表示パネル。
(付記2)
付記1記載の液晶表示パネルにおいて、
前記第1及び第2の配向膜は、膜厚が異なること
を特徴とする液晶表示パネル。
(付記3)
付記1又は2に記載の液晶表示パネルにおいて、
前記第1及び第2の配向膜は、イミド化率が異なること
を特徴とする液晶表示パネル。
(付記4)
付記1又は2に記載の液晶表示パネルにおいて、
前記第1及び第2の配向膜は、架橋材量が異なること
を特徴とする液晶表示パネル。
(付記5)
付記1又は2に記載の液晶表示パネルにおいて、
前記第1の配向膜は、ポリアミック酸系材料で形成されており、前記第2の配向膜は、可溶性ポリイミド系材料で形成されていること
を特徴とする液晶表示パネル。
(付記6)
付記1又は2に記載の液晶表示パネルにおいて、
前記第1の配向膜は、ポリアミック酸系材料又は可溶性ポリイミド系材料で形成されており、前記第2の配向膜は、無機系材料で形成されていること
を特徴とする液晶表示パネル。
(付記7)
付記1乃至6のいずれか1項に記載の液晶表示パネルにおいて、
前記液晶材料はモノマーを有し、
前記モノマーは固化形成されていること
を特徴とする液晶表示パネル。
(付記8)
付記7記載の液晶表示パネルにおいて、
前記モノマーは、前記第1の画素電極側のみ固化形成されていること
を特徴とする液晶表示パネル。
(付記9)
付記1乃至8のいずれか1項に記載の液晶表示パネルにおいて、
前記トランジスタ基板及び前記対向基板の少なくとも一方は、前記液晶材料の配向方位を規定する配向規制用構造物が形成されていること
を特徴とする液晶表示パネル。
(付記10)
付記1乃至9のいずれか1項に記載の液晶表示パネルにおいて、
前記液晶材料は、負の誘電率異方性を有し、電圧無印加時に前記トランジスタ基板及び前記対向基板のそれぞれの膜形成面にほぼ垂直に配向していること
を特徴とする液晶表示パネル。
(付記11)
付記1乃至10のいずれか1項に記載の液晶表示パネルを有することを特徴とする液晶表示装置。
The liquid crystal display panel according to the first embodiment described above and the liquid crystal display device including the same are summarized as follows.
(Appendix 1)
A gate bus line,
A drain bus line formed to intersect the gate bus line through an insulating film;
A transistor comprising a gate electrode electrically connected to the gate bus line; and a drain electrode electrically connected to the drain bus line;
A first pixel electrode electrically connected to a source electrode of the transistor;
A second pixel electrode disposed opposite to the source electrode of the transistor via an insulating film and formed separately from the first pixel electrode;
A transistor substrate comprising: a first alignment film formed on the first and second pixel electrodes to determine an initial alignment state of the liquid crystal material;
And a counter substrate provided with a second alignment film that is different in structure and state from the first alignment film and determines an initial alignment state of the liquid crystal material and is disposed to face the transistor substrate. LCD panel to be used.
(Appendix 2)
In the liquid crystal display panel according to appendix 1,
The liquid crystal display panel, wherein the first and second alignment films have different thicknesses.
(Appendix 3)
In the liquid crystal display panel according to appendix 1 or 2,
The liquid crystal display panel, wherein the first and second alignment films have different imidization ratios.
(Appendix 4)
In the liquid crystal display panel according to appendix 1 or 2,
The liquid crystal display panel, wherein the first and second alignment films have different amounts of crosslinking material.
(Appendix 5)
In the liquid crystal display panel according to appendix 1 or 2,
The liquid crystal display panel, wherein the first alignment film is made of a polyamic acid material, and the second alignment film is made of a soluble polyimide material.
(Appendix 6)
In the liquid crystal display panel according to appendix 1 or 2,
The liquid crystal display panel, wherein the first alignment film is formed of a polyamic acid material or a soluble polyimide material, and the second alignment film is formed of an inorganic material.
(Appendix 7)
In the liquid crystal display panel according to any one of appendices 1 to 6,
The liquid crystal material has a monomer,
The liquid crystal display panel, wherein the monomer is solidified.
(Appendix 8)
In the liquid crystal display panel according to appendix 7,
The liquid crystal display panel, wherein the monomer is solidified only on the first pixel electrode side.
(Appendix 9)
In the liquid crystal display panel according to any one of appendices 1 to 8,
At least one of the transistor substrate and the counter substrate is formed with an alignment regulating structure that defines an alignment direction of the liquid crystal material.
(Appendix 10)
In the liquid crystal display panel according to any one of appendices 1 to 9,
The liquid crystal display panel, wherein the liquid crystal material has a negative dielectric anisotropy and is aligned substantially perpendicular to the film formation surfaces of the transistor substrate and the counter substrate when no voltage is applied.
(Appendix 11)
A liquid crystal display device comprising the liquid crystal display panel according to any one of appendices 1 to 10.

以上説明した第2の実施の形態による液晶表示パネル及びそれを備えた液晶表示装置は、以下のようにまとめられる。
(付記12)
ゲートバスラインと、
前記ゲートバスラインに絶縁膜を介して交差して形成されたドレインバスラインと、
前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とを備えたトランジスタと、
前記トランジスタのソース電極に電気的に接続された画素電極と、
少なくとも前記画素電極上で液晶材料に接触して前記液晶材料の初期配向状態を決定する第1の垂直配向膜と
を備えたトランジスタ基板と、
前記第1の垂直配向膜と抵抗値が異なり、前記液晶材料に接触して前記初期配向状態を決定する第2の垂直配向膜を備えて前記トランジスタ基板に対向配置された対向基板と
を有することを特徴とする液晶表示パネル。
(付記13)
付記12記載の液晶表示パネルにおいて、
前記第1及び第2の垂直配向膜は、膜厚が異なること
を特徴とする液晶表示パネル。
(付記14)
付記12記載の液晶表示パネルにおいて、
前記第1及び第2の垂直配向膜は、イミド化率が異なること
を特徴とする液晶表示パネル。
(付記15)
付記12記載の液晶表示パネルにおいて、
前記対向基板は、前記液晶材料の配向方位を規定する突起状構造物を有し、
前記第1の垂直配向膜の抵抗値は、前記第2の垂直配向膜の抵抗値より低いこと
を特徴とする液晶表示パネル。
(付記16)
付記12乃至15のいずれか1項に記載の液晶表示パネルにおいて、
前記画素電極に容量結合された容量結合画素電極を有すること
を特徴とする液晶表示パネル。
(付記17)
付記12乃至16のいずれか1項に記載の液晶表示パネルにおいて、
前記液晶材料は、負の誘電率異方性を有し、電圧無印加時に前記トランジスタ基板及び前記対向基板のそれぞれの膜形成面にほぼ垂直に配向していること
を特徴とする液晶表示パネル。
(付記18)
付記12乃至17のいずれか1項に記載の液晶表示パネルを有することを特徴とする液晶表示装置。
The liquid crystal display panel and the liquid crystal display device including the liquid crystal display panel according to the second embodiment described above can be summarized as follows.
(Appendix 12)
A gate bus line,
A drain bus line formed to intersect the gate bus line through an insulating film;
A transistor comprising a gate electrode electrically connected to the gate bus line; and a drain electrode electrically connected to the drain bus line;
A pixel electrode electrically connected to a source electrode of the transistor;
A transistor substrate comprising: a first vertical alignment film that contacts a liquid crystal material on at least the pixel electrode to determine an initial alignment state of the liquid crystal material;
A counter substrate having a second vertical alignment film that has a resistance value different from that of the first vertical alignment film and is in contact with the liquid crystal material to determine the initial alignment state and is disposed to face the transistor substrate. A liquid crystal display panel characterized by
(Appendix 13)
In the liquid crystal display panel according to appendix 12,
The liquid crystal display panel, wherein the first and second vertical alignment films have different thicknesses.
(Appendix 14)
In the liquid crystal display panel according to appendix 12,
The liquid crystal display panel, wherein the first and second vertical alignment films have different imidization ratios.
(Appendix 15)
In the liquid crystal display panel according to appendix 12,
The counter substrate has a projecting structure that defines the orientation direction of the liquid crystal material,
The liquid crystal display panel according to claim 1, wherein a resistance value of the first vertical alignment film is lower than a resistance value of the second vertical alignment film.
(Appendix 16)
In the liquid crystal display panel according to any one of appendices 12 to 15,
A liquid crystal display panel comprising a capacitively coupled pixel electrode capacitively coupled to the pixel electrode.
(Appendix 17)
In the liquid crystal display panel according to any one of appendices 12 to 16,
The liquid crystal display panel, wherein the liquid crystal material has a negative dielectric anisotropy and is aligned substantially perpendicular to the film formation surfaces of the transistor substrate and the counter substrate when no voltage is applied.
(Appendix 18)
18. A liquid crystal display device comprising the liquid crystal display panel according to any one of appendices 12 to 17.

本発明の第1の実施の形態による液晶表示装置の概略構成を示す図である。It is a figure which shows schematic structure of the liquid crystal display device by the 1st Embodiment of this invention. 本発明の第1の実施の形態による液晶表示装置の1画素の構成を示す等価回路図である。FIG. 2 is an equivalent circuit diagram showing a configuration of one pixel of the liquid crystal display device according to the first embodiment of the present invention. 本発明の第1の実施の形態による液晶表示パネルの1画素の構成を示す平面図である。1 is a plan view showing a configuration of one pixel of a liquid crystal display panel according to a first embodiment of the present invention. 本発明の第1の実施の形態による液晶表示パネルの1画素の構成を示す断面図である。1 is a cross-sectional view illustrating a configuration of one pixel of a liquid crystal display panel according to a first embodiment of the present invention. 本発明の第1の実施の形態による液晶表示パネルの残留DC電圧の測定結果を示すグラフである。It is a graph which shows the measurement result of the residual DC voltage of the liquid crystal display panel by the 1st Embodiment of this invention. 従来の液晶表示パネルの中心電圧変動の測定結果を示すグラフである。It is a graph which shows the measurement result of the center voltage fluctuation | variation of the conventional liquid crystal display panel. 本発明の第2の実施の形態の実施例2−1による液晶表示パネルの断面を示す図である。It is a figure which shows the cross section of the liquid crystal display panel by Example 2-1 of the 2nd Embodiment of this invention. 本発明の第2の実施の形態の実施例2−2による液晶表示パネルの断面を示す図である。It is a figure which shows the cross section of the liquid crystal display panel by Example 2-2 of the 2nd Embodiment of this invention. 本発明の第2の実施の形態の実施例2−3による液晶表示パネルの断面を示す図である。It is a figure which shows the cross section of the liquid crystal display panel by Example 2-3 of the 2nd Embodiment of this invention. 本発明の第2の実施の形態の実施例2−4による液晶表示パネルの断面を示す図である。It is a figure which shows the cross section of the liquid crystal display panel by Example 2-4 of the 2nd Embodiment of this invention. 本発明の第2の実施の形態の実施例2−5による液晶表示パネルの断面を示す図である。It is a figure which shows the cross section of the liquid crystal display panel by Example 2-5 of the 2nd Embodiment of this invention. 従来の液晶表示パネルの残留DC電圧の測定結果を示すグラフである。It is a graph which shows the measurement result of the residual DC voltage of the conventional liquid crystal display panel. 従来の液晶表示パネルの1画素の構成を模式的に示す図である。It is a figure which shows typically the structure of 1 pixel of the conventional liquid crystal display panel.

符号の説明Explanation of symbols

2、72 TFT基板
4、74 対向基板
5 第1の配向膜
6 液晶層
7 第2の配向膜
10 ガラス基板
11 対向ガラス基板
12 ゲートバスライン
14 ドレインバスライン
16 第1の画素電極
17 第2の画素電極
18 蓄積容量バスライン
19 蓄積容量電極(中間電極)
20 TFT
24 コンタクトホール
25 接続電極
30 絶縁膜
32 保護膜
39 画素群
40、40r、40g、40b CF樹脂層
42 共通電極
44a、44b、44c 線状突起
46 スリット
65、67 配向膜
69、78 画素電極
70 突起
75、77 垂直配向膜
79 液晶分子
80 ゲートバスライン駆動回路
82 ドレインバスライン駆動回路
84 制御回路
86、87 偏光板
88 バックライトユニット
2, 72 TFT substrate 4, 74 Counter substrate 5 First alignment film 6 Liquid crystal layer 7 Second alignment film 10 Glass substrate 11 Counter glass substrate 12 Gate bus line 14 Drain bus line 16 First pixel electrode 17 Second Pixel electrode 18 Storage capacitor bus line 19 Storage capacitor electrode (intermediate electrode)
20 TFT
24 Contact hole 25 Connection electrode 30 Insulating film 32 Protective film 39 Pixel group 40, 40r, 40g, 40b CF resin layer 42 Common electrode 44a, 44b, 44c Linear protrusion 46 Slit 65, 67 Alignment film 69, 78 Pixel electrode 70 Projection 75, 77 Vertical alignment film 79 Liquid crystal molecule 80 Gate bus line driving circuit 82 Drain bus line driving circuit 84 Control circuit 86, 87 Polarizing plate 88 Backlight unit

Claims (5)

ゲートバスラインと、
前記ゲートバスラインに絶縁膜を介して交差して形成されたドレインバスラインと、
前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とを備えたトランジスタと、
前記トランジスタのソース電極に電気的に接続された第1の画素電極と、
前記トランジスタのソース電極に絶縁膜を介して対向配置され、前記第1の画素電極と分離して形成された第2の画素電極と、
前記第1及び第2の画素電極上に形成されて液晶材料の初期配向状態を決定する第1の配向膜と
を備えたトランジスタ基板と、
前記第1の配向膜と構造及び状態の少なくとも一方が異なり前記液晶材料の初期配向状態を決定する第2の配向膜を備えて前記トランジスタ基板に対向配置された対向基板とを有し、
前記第1の画素電極を有する画素領域のみにおいて、前記第1の配向膜及び前記第2の配向膜上に電圧印加時における液晶分子の傾斜方向を記憶する配向支持のためのポリマーが形成されていること
を特徴とする液晶表示パネル。
A gate bus line,
A drain bus line formed to intersect the gate bus line through an insulating film;
A transistor comprising a gate electrode electrically connected to the gate bus line; and a drain electrode electrically connected to the drain bus line;
A first pixel electrode electrically connected to a source electrode of the transistor;
A second pixel electrode disposed opposite to the source electrode of the transistor via an insulating film and formed separately from the first pixel electrode;
A transistor substrate comprising: a first alignment film formed on the first and second pixel electrodes to determine an initial alignment state of the liquid crystal material;
A counter substrate provided with a second alignment film that is different in structure and state from the first alignment film and determines an initial alignment state of the liquid crystal material and is disposed opposite to the transistor substrate;
In only the pixel region having the first pixel electrode, an alignment support polymer that stores the tilt direction of liquid crystal molecules when a voltage is applied is formed on the first alignment film and the second alignment film. A liquid crystal display panel characterized by
請求項1記載の液晶表示パネルにおいて、
前記第1及び第2の配向膜は、膜厚が異なること
を特徴とする液晶表示パネル。
The liquid crystal display panel according to claim 1,
The liquid crystal display panel, wherein the first and second alignment films have different thicknesses.
請求項1又は2に記載の液晶表示パネルにおいて、
前記第1及び第2の配向膜は、イミド化率が異なること
を特徴とする液晶表示パネル。
The liquid crystal display panel according to claim 1 or 2,
The liquid crystal display panel, wherein the first and second alignment films have different imidization ratios.
請求項1又は2に記載の液晶表示パネルにおいて、
前記第1及び第2の配向膜は、架橋材量が異なること
を特徴とする液晶表示パネル。
The liquid crystal display panel according to claim 1 or 2,
The liquid crystal display panel, wherein the first and second alignment films have different amounts of crosslinking material.
請求項1乃至4のいずれか1項に記載の液晶表示パネルを有することを特徴とする液晶表示装置。   A liquid crystal display device comprising the liquid crystal display panel according to claim 1.
JP2005088944A 2005-03-25 2005-03-25 Liquid crystal display panel and liquid crystal display device including the same Expired - Fee Related JP4519691B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005088944A JP4519691B2 (en) 2005-03-25 2005-03-25 Liquid crystal display panel and liquid crystal display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005088944A JP4519691B2 (en) 2005-03-25 2005-03-25 Liquid crystal display panel and liquid crystal display device including the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010101144A Division JP2010160529A (en) 2010-04-26 2010-04-26 Liquid crystal display panel and liquid crystal display equipped with the same

Publications (2)

Publication Number Publication Date
JP2006267882A JP2006267882A (en) 2006-10-05
JP4519691B2 true JP4519691B2 (en) 2010-08-04

Family

ID=37203891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005088944A Expired - Fee Related JP4519691B2 (en) 2005-03-25 2005-03-25 Liquid crystal display panel and liquid crystal display device including the same

Country Status (1)

Country Link
JP (1) JP4519691B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4701869B2 (en) * 2005-06-27 2011-06-15 セイコーエプソン株式会社 Liquid crystal device
US20120013835A1 (en) * 2009-03-25 2012-01-19 Masatoshi Itoh Liquid crystal display apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06332009A (en) * 1993-05-26 1994-12-02 Hosiden Corp Gradation liquid crystal display panel
JPH08160455A (en) * 1994-12-02 1996-06-21 Matsushita Electric Ind Co Ltd Liquid crystal display device
JP2000275645A (en) * 1999-03-19 2000-10-06 Fujitsu Ltd Liquid crystal display device and its production
JP2003005187A (en) * 2001-04-06 2003-01-08 Toray Ind Inc Liquid crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06332009A (en) * 1993-05-26 1994-12-02 Hosiden Corp Gradation liquid crystal display panel
JPH08160455A (en) * 1994-12-02 1996-06-21 Matsushita Electric Ind Co Ltd Liquid crystal display device
JP2000275645A (en) * 1999-03-19 2000-10-06 Fujitsu Ltd Liquid crystal display device and its production
JP2003005187A (en) * 2001-04-06 2003-01-08 Toray Ind Inc Liquid crystal display device

Also Published As

Publication number Publication date
JP2006267882A (en) 2006-10-05

Similar Documents

Publication Publication Date Title
US20200241367A1 (en) Liquid crystal display and thin film transistor array panel therefor
US7391490B2 (en) Liquid crystal display
US7796221B2 (en) Liquid crystal display device and method of preventing image sticking thereon
KR100737882B1 (en) Substrate for a liquid crystal display device, liquid crystal display device having it, and driving method of a liquid crystal display device
JP4557800B2 (en) Liquid crystal display
US8610864B2 (en) Liquid crystal display
KR101147090B1 (en) Liquid Crystal Display Device
KR100384808B1 (en) Liquid crystal display and method for producing the same
US20070200990A1 (en) Liquid crystal display device
KR100781477B1 (en) Liquid crystal display device
US9494832B2 (en) Liquid crystal display device
US7679713B2 (en) Liquid crystal display device and manufacturing method thereof
JP3161393B2 (en) Active matrix type liquid crystal display
US20070035691A1 (en) Liquid crystal display and method of manufacturing the same
JPH11109391A (en) Liquid crystal display device
JP4551230B2 (en) Manufacturing method of liquid crystal display device
US8094250B2 (en) Wide viewing angle liquid crystal display with high response speed
US20110317118A1 (en) Liquid crystal display device
US20160195776A1 (en) Liquid crystal display device
KR20010105256A (en) Liquid crystal display
JP4519691B2 (en) Liquid crystal display panel and liquid crystal display device including the same
US10001680B2 (en) Liquid crystal display device
KR20170087085A (en) Liquid crystal display device
US20070177096A1 (en) Liquid crystal display
JP2005024676A (en) Liquid crystal display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100519

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4519691

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees