JP4514538B2 - Circuit device and manufacturing method thereof - Google Patents

Circuit device and manufacturing method thereof Download PDF

Info

Publication number
JP4514538B2
JP4514538B2 JP2004215706A JP2004215706A JP4514538B2 JP 4514538 B2 JP4514538 B2 JP 4514538B2 JP 2004215706 A JP2004215706 A JP 2004215706A JP 2004215706 A JP2004215706 A JP 2004215706A JP 4514538 B2 JP4514538 B2 JP 4514538B2
Authority
JP
Japan
Prior art keywords
circuit element
pattern
circuit
recognition
recognition pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004215706A
Other languages
Japanese (ja)
Other versions
JP2006041019A (en
Inventor
俊郎 細井
岳史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004215706A priority Critical patent/JP4514538B2/en
Publication of JP2006041019A publication Critical patent/JP2006041019A/en
Application granted granted Critical
Publication of JP4514538B2 publication Critical patent/JP4514538B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は回路装置およびその製造方法に関し、特に、内蔵される回路素子の位置精度を向上させた回路装置およびその製造方法に関する。   The present invention relates to a circuit device and a method for manufacturing the circuit device, and more particularly to a circuit device and a method for manufacturing the circuit device in which the positional accuracy of a built-in circuit element is improved.

近年、回路装置の高密度化に伴って、基板と回路素子、または回路素子と回路素子を、正確にボンディングできる技術の開発が望まれている。   In recent years, with the increase in the density of circuit devices, development of a technology capable of accurately bonding a substrate and a circuit element or a circuit element and a circuit element is desired.

そこで、図12を参照して、従来の技術を用いた回路装置の製造方法を説明する。   A method of manufacturing a circuit device using a conventional technique will be described with reference to FIG.

先ず図12(A)を参照して、符号101は、例えば、Cuから成る導電箔である。このCu箔101上の導電被膜102をマスクにしてエッチングすることで、分離溝103を形成する。この分離溝103によって分離された箇所が導電パターン104となる。   First, referring to FIG. 12A, reference numeral 101 denotes a conductive foil made of Cu, for example. The separation groove 103 is formed by etching using the conductive film 102 on the Cu foil 101 as a mask. A portion separated by the separation groove 103 becomes a conductive pattern 104.

次に図12(B)を参照して、導電箔101に形成される導電パターン104は、ブロック105毎に形成される。そして、複数の導電パターン104から一つの回路装置を構成するユニット106が形成され、複数のユニット106からブロック105が形成されている。ここで、ブロック105が設けられた導電箔101の上下周端に位置認識パターン107が設けられている。この位置認識パターン107は、導電パターン104を形成する際に用いられた導電被膜102から形成されている。従って、導電パターン104と位置認識パターン107との位置関係は、設計段階における位置関係と一致している。また、位置認識パターン107は、各ブロック105の四隅に配置されている。ここでは、位置認識パターン107から得られた位置情報に基づいて回路素子の配置を行っている(特許文献1を参照)。
特開2003−51577号公報
Next, referring to FIG. 12B, the conductive pattern 104 formed on the conductive foil 101 is formed for each block 105. A unit 106 constituting one circuit device is formed from the plurality of conductive patterns 104, and a block 105 is formed from the plurality of units 106. Here, a position recognition pattern 107 is provided at the upper and lower peripheral edges of the conductive foil 101 provided with the block 105. The position recognition pattern 107 is formed from the conductive film 102 used when forming the conductive pattern 104. Therefore, the positional relationship between the conductive pattern 104 and the position recognition pattern 107 coincides with the positional relationship at the design stage. The position recognition patterns 107 are arranged at the four corners of each block 105. Here, circuit elements are arranged based on position information obtained from the position recognition pattern 107 (see Patent Document 1).
JP 2003-51577 A

しかしながら、上述したような回路装置の製造方法では、回路素子が所定の位置に配置されているかを確認することが困難であった。例えば、位置認識パターン107を使って二つの半導体素子を二次元的に配置する場合、まずこのパターン107を認識して、第1の半導体素子を配置し、続いてパターン107を認識して第2の半導体素子を配置する。ところが実装装置の誤動作により、一回目の配置にずれがあった場合は、両者は、ずれが発生する。そのため、回路素子の配置予定の位置と実際に配置された位置とを比較する必要があったが、その手段がなかった。   However, in the method of manufacturing a circuit device as described above, it is difficult to confirm whether the circuit element is arranged at a predetermined position. For example, when two semiconductor elements are two-dimensionally arranged using the position recognition pattern 107, first, the pattern 107 is recognized, the first semiconductor element is arranged, and then the pattern 107 is recognized and the second semiconductor element is recognized. The semiconductor element is arranged. However, when there is a shift in the first arrangement due to a malfunction of the mounting apparatus, the two shift. Therefore, it is necessary to compare the position where the circuit element is scheduled to be arranged with the position where the circuit element is actually arranged, but there is no means for doing so.

また、回路素子を積層させる場合において、同様であり、配置した回路素子の位置を確認する手段がないため、回路素子を配置した段階でずれや傾きを認知することができなかった。従って、回路素子を正確に積層させることは困難であった。更には、ずれや傾きが生じた回路素子の上部に回路素子を積層させるなどの製造工程を続行していたため、生産性の低下や生産コストの上昇を招いていた。   Further, in the case where circuit elements are stacked, the same is true, and there is no means for confirming the position of the arranged circuit elements, so that it was not possible to recognize the deviation or inclination at the stage of arranging the circuit elements. Therefore, it has been difficult to accurately stack circuit elements. Furthermore, since the manufacturing process such as laminating circuit elements on the upper part of the circuit element where the deviation or inclination occurs is continued, the productivity is lowered and the production cost is increased.

本発明は、上記した問題を鑑みて成されたものである。従って、本発明の主な目的は、内蔵される回路素子の位置精度を向上させた回路装置およびその製造方法を提供することにある。   The present invention has been made in view of the above problems. Accordingly, a main object of the present invention is to provide a circuit device and a manufacturing method thereof in which the positional accuracy of a built-in circuit element is improved.

本発明の回路装置は、導電パターンと、前記導電パターンと電気的に接続される回路素子と、前記回路素子が配置される位置を認識するために用いられる第1の認識パターンと、前記回路素子が配置された位置を確認するために用いられる第2の認識パターンとを具備することを特徴とする。従って、第2の認識パターンにより回路素子の配置後に目視が可能となる。   The circuit device of the present invention includes a conductive pattern, a circuit element electrically connected to the conductive pattern, a first recognition pattern used for recognizing a position where the circuit element is disposed, and the circuit element. And a second recognition pattern used for confirming the position where is arranged. Accordingly, the second recognition pattern enables visual observation after the circuit elements are arranged.

また、本発明の回路装置は、導電パターンと、前記導電パターンと電気的に接続される積層された複数の回路素子と、前記回路素子が配置される位置を認識するために用いられる第1の認識パターンと、前記回路素子が配置された位置を確認するために用いられる第2の認識パターンとを具備することを特徴とする。従って、スタック構造の回路素子にも目視が行える。   The circuit device according to the present invention includes a conductive pattern, a plurality of stacked circuit elements electrically connected to the conductive pattern, and a first used for recognizing a position where the circuit element is disposed. It comprises a recognition pattern and a second recognition pattern used to confirm the position where the circuit element is arranged. Therefore, visual observation can also be performed on the circuit elements having a stack structure.

本発明の回路装置の製造方法は、第1の認識パターンを用いて回路素子を配置する位置を認識して前記回路素子を配置する工程と、前記第2の認識パターンを用いて前記回路素子が配置された位置を確認する工程とを具備することを特徴とする。従って、回路素子の位置精度を向上させることができる。   The method of manufacturing a circuit device according to the present invention includes a step of recognizing a position where a circuit element is arranged using a first recognition pattern and arranging the circuit element, and the circuit element is arranged using the second recognition pattern. And a step of confirming the arranged position. Therefore, the positional accuracy of the circuit element can be improved.

また、本発明の回路装置の製造方法は、第1の認識パターンを用いて第1の回路素子を配置して、第2の認識パターンを用いて前記第1の回路素子が配置された位置を確認する工程と、前記第1の導電パターンを用いて前記第1の回路素子の上部に第2の回路素子を配置して、前記第2の認識パターンを用いて前記第2の回路素子が配置された位置を確認する工程と、前記第1の回路素子および前記第2の回路素子を前記導電パターンと電気的に接続する工程とを具備することを特徴とする。従って、積層された回路素子の位置精度を向上させることができる。   In the method of manufacturing a circuit device according to the present invention, the first circuit element is arranged using the first recognition pattern, and the position where the first circuit element is arranged using the second recognition pattern. A step of confirming, arranging a second circuit element above the first circuit element using the first conductive pattern, and arranging the second circuit element using the second recognition pattern And a step of electrically connecting the first circuit element and the second circuit element to the conductive pattern. Therefore, the positional accuracy of the stacked circuit elements can be improved.

本発明の回路装置およびその製造方法によれば、第1の認識パターンを用いて回路素子を配置し、第2の認識パターンを用いて配置した回路素子の位置を確認している。従って、回路素子が正確に配置されているかを第2の認識パターンで確認することができ、位置ずれが原因で不良となった回路素子を容易に選別することが可能となる。   According to the circuit device and the manufacturing method thereof of the present invention, the circuit elements are arranged using the first recognition pattern, and the positions of the circuit elements arranged using the second recognition pattern are confirmed. Therefore, it is possible to confirm whether the circuit elements are correctly arranged by using the second recognition pattern, and it becomes possible to easily select the circuit elements that are defective due to the positional deviation.

更に、本発明の回路装置およびその製造方法によれば、第1の認識パターンを用いて配置した第1の回路素子の上下左右のずれや平面的回転によるずれ(以下傾きと呼ぶ)を確認してから、第1の回路素子の上部に第2の回路素子を配置している。よって、回路素子を配置した段階でずれや傾きを認知することできる。また、積層された各回路素子が正確に配置されているかを目視でも直ちに確認することができる。そして、この認知した情報を回路素子の配置工程にフィードバックすることで回路素子を正確に積層することが可能となる。更に、ずれや傾きが生じた回路素子を確認した場合、回路素子を積層させるなどの製造工程を中止することで生産性の向上や生産コストの削減が可能となる。   Furthermore, according to the circuit device and the manufacturing method thereof of the present invention, the vertical and horizontal shifts of the first circuit elements arranged using the first recognition pattern and the shift due to planar rotation (hereinafter referred to as inclination) are confirmed. Then, the second circuit element is disposed on the first circuit element. Therefore, it is possible to recognize the deviation and the inclination at the stage where the circuit elements are arranged. Further, it can be immediately confirmed visually whether or not the laminated circuit elements are accurately arranged. The recognized information is fed back to the circuit element placement process, so that the circuit elements can be accurately stacked. Furthermore, when a circuit element having a deviation or inclination is confirmed, productivity can be improved and production cost can be reduced by stopping the manufacturing process such as stacking the circuit elements.

図1を参照して、本形態の回路装置を説明する。尚、図1(A)では、回路素子を被覆する封止樹脂17を省いて図示している。   With reference to FIG. 1, the circuit device of this embodiment will be described. In FIG. 1A, the sealing resin 17 covering the circuit element is omitted.

本形態の回路装置10は、積層された回路素子15と、前記回路素子15が電気的に接続され実装される基板14と、前記回路素子15を被覆する封止樹脂17とから構成されている。尚、図面では、示されていないが、導電パターンの電気的接続箇所を除いて、絶縁樹脂皮膜、例えばソルダーレジストが被覆されている。   The circuit device 10 of this embodiment includes a laminated circuit element 15, a substrate 14 on which the circuit element 15 is electrically connected and mounted, and a sealing resin 17 that covers the circuit element 15. . Although not shown in the drawings, an insulating resin film, for example, a solder resist is coated except for the electrical connection portion of the conductive pattern.

基板14は、絶縁膜11をコアにしており、表面には第1の導電パターン12Aが、裏面には第2の導電パターン12Bが形成されたものである。そして、第1の導電パターン12Aと第2の導電パターン12Bは前記絶縁膜11を貫通する接続部13によって電気的に接続されている。第1の導電パターン12Aには、本形態の特徴である第1の認識パターン20および第2の認識パターン21が含まれている。また、第2の導電パターン12Bには外部電極18が形成されている。   The substrate 14 has the insulating film 11 as a core, and has a first conductive pattern 12A formed on the front surface and a second conductive pattern 12B formed on the back surface. The first conductive pattern 12 </ b> A and the second conductive pattern 12 </ b> B are electrically connected by a connection portion 13 that penetrates the insulating film 11. The first conductive pattern 12A includes a first recognition pattern 20 and a second recognition pattern 21, which are features of the present embodiment. An external electrode 18 is formed on the second conductive pattern 12B.

絶縁膜11にはポリイミド樹脂、エポキシ樹脂等が用いられる。ここで、放熱性を考慮して絶縁膜11にフィラーを混入してもよい。   For the insulating film 11, polyimide resin, epoxy resin, or the like is used. Here, a filler may be mixed into the insulating film 11 in consideration of heat dissipation.

第1の導電パターン12Aは銅等の金属から成り、絶縁膜11の表面に形成されている。第1の導電パターン12Aは、ダミーパターン22、パッド24、配線部25、第1の認識パターン20および第2の認識パターン21とから構成されている。そして、ダミーパターン22は複数に分割されている。詳しくは、図5を参照。また、パッド24は回路素子15上の電極と電気的に接続される部位である。更に、配線部25は、パッド24と接続部13とを一体で接続する部位である。   The first conductive pattern 12A is made of a metal such as copper and is formed on the surface of the insulating film 11. The first conductive pattern 12 </ b> A includes a dummy pattern 22, a pad 24, a wiring part 25, a first recognition pattern 20, and a second recognition pattern 21. The dummy pattern 22 is divided into a plurality. See FIG. 5 for details. The pad 24 is a part that is electrically connected to the electrode on the circuit element 15. Furthermore, the wiring part 25 is a part that connects the pad 24 and the connection part 13 together.

第1の認識パターン20は、導電パターンの位置を認識するために用いられ、回路素子のダイボンディングおよびワイヤボンディングを行う際に利用される。また、1つの回路装置を構成するユニットには、対向する角部付近に2つの第1の認識パターン20が形成されている。第1の認識パターン20の形状は、円形状の外形を有し、内部に十字状の開口部が形成されている。この十字型の中心部を認識することで位置認識を行う。   The first recognition pattern 20 is used to recognize the position of the conductive pattern, and is used when performing die bonding and wire bonding of circuit elements. Further, two first recognition patterns 20 are formed in the vicinity of opposite corners of a unit constituting one circuit device. The shape of the first recognition pattern 20 has a circular outer shape, and a cross-shaped opening is formed inside. Position recognition is performed by recognizing the center of the cross shape.

第2の認識パターン21は、配置した回路素子15の位置を確認する際に用いられる。本形態の様なスタック構造を有する回路装置に於いては、回路素子を積層させるため、回路素子の位置精度がより重要になってくる。例えば、上層の回路素子の位置がずれることによって、下方の回路素子の電極が覆われてしまう危険性がある。また、下層の回路素子の傾きによって、その上部に積層された回路素子にも傾きが生じてしまう。回路素子がずれて配置された場合、回路素子と回路素子、または回路素子と導電パターンとを正確にワイヤボンディングすることは難しい。そこで、本形態では、第2の認識パターン21を設けることにより、配置した回路素子の位置を確認することを可能にした。   The second recognition pattern 21 is used when confirming the position of the arranged circuit element 15. In a circuit device having a stack structure as in the present embodiment, since the circuit elements are stacked, the positional accuracy of the circuit elements becomes more important. For example, there is a risk that the electrode of the lower circuit element is covered by the displacement of the position of the upper circuit element. In addition, due to the inclination of the circuit element in the lower layer, the inclination of the circuit element stacked on the upper part is also caused. When the circuit elements are displaced from each other, it is difficult to wire-bond the circuit elements and the circuit elements or the circuit elements and the conductive pattern accurately. Therefore, in the present embodiment, by providing the second recognition pattern 21, it is possible to confirm the position of the arranged circuit element.

具体的には、各回路素子15の側辺の延長線上に相当する基板に第2の認識パターン21が形成される。従って、回路素子15が正確に配置された場合は、前記基板の対向側辺に形成された一対の第2の認識パターン21を結んだ線上に、回路素子15の側辺が位置する。ここでは、認識パターン21の中心を結んだ仮想線が形成される。従って、第2の認識パターン21と回路素子15との位置を比較することで、配置した回路素子のXY方向(平面方向)におけるずれを確認することが可能となる。また、目視によっても回路素子の位置を確認することができるので、より正確な位置確認が可能となる。更に、位置ずれが原因で不良すべき回路素子を容易に選別することが可能となる。また、回路素子の平面方向のズレを確認することにより、回路素子15の傾きを確認することもできる。   Specifically, the second recognition pattern 21 is formed on the substrate corresponding to the extension of the side of each circuit element 15. Therefore, when the circuit element 15 is accurately arranged, the side of the circuit element 15 is positioned on a line connecting the pair of second recognition patterns 21 formed on the opposite side of the substrate. Here, a virtual line connecting the centers of the recognition patterns 21 is formed. Therefore, by comparing the positions of the second recognition pattern 21 and the circuit element 15, it is possible to confirm the displacement of the arranged circuit element in the XY direction (plane direction). In addition, since the position of the circuit element can be confirmed by visual observation, more accurate position confirmation can be performed. Furthermore, it becomes possible to easily select circuit elements that should be defective due to the displacement. Moreover, the inclination of the circuit element 15 can also be confirmed by confirming the deviation of the circuit element in the planar direction.

ダミーパターン22は、図5に示すように、第1の導電パターン20からなり、第1の回路素子15Aの下方に設けられている。そして、ダミーパターン22は複数個に細分化され、互いに離間するように形成されている。ダミーパターン22をこのような形状にすることにより、基板14の反りの防止を可能にした。基板14の反りは、ダミーパターン22と絶縁膜11との熱膨張係数の差により起こる。このように、ダミーパターン22を細分化することにより、絶縁膜11とダミーパターン22との間に働く応力を分散させることができる。従って、基板14が反ってしまうのを防止することが可能となる。また、ダミーパターン22を形成することにより、第1の導電パターン12Aの面積と第2の導電パターン12Bの面積とを同程度にすることができる。このことも、基板14の反りの防止に寄与する。   As shown in FIG. 5, the dummy pattern 22 includes the first conductive pattern 20 and is provided below the first circuit element 15 </ b> A. The dummy pattern 22 is subdivided into a plurality of pieces and formed so as to be separated from each other. By forming the dummy pattern 22 in such a shape, the warpage of the substrate 14 can be prevented. The warpage of the substrate 14 is caused by a difference in thermal expansion coefficient between the dummy pattern 22 and the insulating film 11. Thus, by subdividing the dummy pattern 22, the stress acting between the insulating film 11 and the dummy pattern 22 can be dispersed. Therefore, it is possible to prevent the substrate 14 from warping. Further, by forming the dummy pattern 22, the area of the first conductive pattern 12A and the area of the second conductive pattern 12B can be made comparable. This also contributes to prevention of warpage of the substrate 14.

一方、ダミーパターン22の上には、ソルダーレジストが被覆されている。このソルダーレジストは、Cu箔との密着性が悪い。このため、ダミーパターンを細分化することにより、凹み部分が形成され、ソルダーレジストの密着性を向上さている。   On the other hand, a solder resist is coated on the dummy pattern 22. This solder resist has poor adhesion to the Cu foil. For this reason, the recessed part is formed by subdividing the dummy pattern, and the adhesiveness of the solder resist is improved.

もし、ダミーパターンが形成されていないと、ダミーパターンの周囲に形成されてる導電パターンの厚みにより、ソルダーレジストは、下方に凹んだ形状となり、その上に塗布したダイボンド剤に凹みが形成される。この凹みがある状態で第1の回路素子を実装すると、回路素子の裏面に空気が取り込まれ、後にクラックを発生することがある。   If the dummy pattern is not formed, the solder resist has a shape recessed downward due to the thickness of the conductive pattern formed around the dummy pattern, and a recess is formed in the die bond agent applied thereon. If the first circuit element is mounted in a state where there is a dent, air may be taken into the back surface of the circuit element and a crack may occur later.

しかしここでは、この凹み部に相当する部分にダミーパターンが設けられているために、この凹みが抑制でき、しかもソルダーレジストが形成された上にダイボンド剤が形成されるため更に凹みを抑制できるので、前述した空気の取り込みを防止することができる。またこの凹みが抑制できるため、ダイボンド剤は、比較的フラット性を確保できるので、この上に固着する回路素子の平坦性を維持することができる。ここで、ソルダーレジストを塗布しなくても回路装置を構成することは可能である。   However, here, since the dummy pattern is provided in the portion corresponding to the dent, this dent can be suppressed, and since the die bond agent is formed on the solder resist, the dent can be further suppressed. The air intake described above can be prevented. Moreover, since this dent can be suppressed, the die bonding agent can ensure a relatively flat property, so that the flatness of the circuit element fixed thereon can be maintained. Here, it is possible to configure the circuit device without applying the solder resist.

第2の導電パターン12Bは、絶縁膜11の裏面にパターニングされている。第2の導電パターン12Bは、外部電極18が形成されるためのパッドとして機能しても良い。また、第2の導電パターン12B自体が外部電極として用いられても良い。更に、第2の導電パターン12Bは、上層の第1の導電パターン12Aと平面的に交差するように形成しても良い。従って、回路素子15が多数個の電極を有する場合でも、多層配線構造を形成することにより、クロスオーバーが可能となりパターンの引き回しを自由に行うことができる。本形態では2層構造となっているが、回路素子の電極の数、素子の実装密度等により、3層、4層、5層以上に増やすことも可能である。そして、第2の導電パターン12Bは、外部電極が形成される領域以外はハンダレジスト19によって被覆されている。   The second conductive pattern 12B is patterned on the back surface of the insulating film 11. The second conductive pattern 12B may function as a pad for forming the external electrode 18. Further, the second conductive pattern 12B itself may be used as an external electrode. Further, the second conductive pattern 12B may be formed so as to intersect the upper first conductive pattern 12A in a plane. Therefore, even when the circuit element 15 has a large number of electrodes, by forming a multilayer wiring structure, a crossover is possible and a pattern can be routed freely. Although this embodiment has a two-layer structure, it can be increased to three layers, four layers, five layers or more depending on the number of electrodes of circuit elements, the mounting density of elements, and the like. The second conductive pattern 12B is covered with the solder resist 19 except for the region where the external electrode is formed.

接続部13は、絶縁膜11を貫通して、第1の導電パターン12Aと第2の導電パターン12Bとを電気的に接続している部位である。   The connection portion 13 is a portion that penetrates the insulating film 11 and electrically connects the first conductive pattern 12A and the second conductive pattern 12B.

回路素子15は第1の導電パターン12A上に固着される。更に第1の回路素子15Aの上部に第2の回路素子15Bが固着され、更に第2の回路素子15Bの上部に第3の回路素子15Cが固着されるスタック構造となっている。第1の回路素子15Aはダイボンド剤23Aによって第1の導電パターン12A上に固着されている。このダイボンド剤23Aには樹脂ペーストやハンダなどが用いられている。第1の回路素子15Aのチップ裏面がGND接地の場合、半田を介してダミーパターン22と接地され、このダミーパターン22の少なくとも一つは、GNDラインとコンタクトしている。   The circuit element 15 is fixed on the first conductive pattern 12A. Further, the second circuit element 15B is fixed to the upper part of the first circuit element 15A, and the third circuit element 15C is fixed to the upper part of the second circuit element 15B. The first circuit element 15A is fixed on the first conductive pattern 12A by a die bond agent 23A. Resin paste, solder, or the like is used for the die bond agent 23A. When the chip back surface of the first circuit element 15A is grounded with GND, it is grounded with the dummy pattern 22 via solder, and at least one of the dummy patterns 22 is in contact with the GND line.

更に、ダイボンド剤23Bとしてシート状の樹脂を採用することができる。回路素子15としては、トランジスタ、ダイオード、ICまたはシステムLSI等の能動素子などが採用される。また、回路素子15は、数十個から数百個のパッドをその表面に有する回路素子や、いわゆるシステムLSIを採用することもできる。ここで、システムLSIとは、アナログ演算回路、デジタル演算回路または記憶部等を有し、システム機能を一つのLSIで実現する大規模な素子である。更には、抵抗やコンデンサ等の受動素子を回路素子15として採用することができる。また、上記した複数の素子を装置内部にて接続することにより、SIP(System In Package)を構成しても良い。   Furthermore, a sheet-like resin can be adopted as the die bond agent 23B. As the circuit element 15, an active element such as a transistor, a diode, an IC, or a system LSI is employed. The circuit element 15 may be a circuit element having several tens to several hundreds of pads on its surface, or a so-called system LSI. Here, the system LSI is a large-scale element that has an analog arithmetic circuit, a digital arithmetic circuit, a storage unit, or the like and realizes a system function with one LSI. Furthermore, passive elements such as resistors and capacitors can be used as the circuit element 15. Further, a SIP (System In Package) may be configured by connecting a plurality of the above-described elements inside the apparatus.

封止樹脂17は、熱硬化性樹脂を用いるトランスファーモールド、または、熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここでは、第1の導電パターン12A、積層されている回路素子15を封止するように封止樹脂17が形成される。更にまた、モールド以外の封止方法は、例えば、ポッティングによる封止、ケース材による封止等の周知の封止方法を適用させることが可能である。   The sealing resin 17 is formed by a transfer mold using a thermosetting resin or an injection mold using a thermoplastic resin. Here, the sealing resin 17 is formed so as to seal the first conductive pattern 12 </ b> A and the stacked circuit elements 15. Furthermore, as a sealing method other than the mold, for example, a known sealing method such as sealing by potting or sealing by a case material can be applied.

外部電極18は、半田などのロウ材からなり、第2の導電パターン12Bの裏面の所定の位置に形成され、回路装置10を実装基板に固着する際の接続手段として機能する。   The external electrode 18 is made of a brazing material such as solder, is formed at a predetermined position on the back surface of the second conductive pattern 12B, and functions as a connection unit when the circuit device 10 is fixed to the mounting substrate.

ここでは、2層の配線層を有する回路装置について言及したが、単層または3層以上の多層配線構造を有する回路装置にも適用可能である。   Although a circuit device having two wiring layers has been described here, the present invention can also be applied to a circuit device having a single layer or a multilayer wiring structure of three or more layers.

本形態の回路装置の製造方法について、図2から図10を参照して説明する。   A method for manufacturing the circuit device of this embodiment will be described with reference to FIGS.

先ず、図2(A)を参照して、第1の導電箔30Aと第2の導電箔30Bが絶縁膜11を介して積層された基板14を用意する。絶縁膜11は、ポリイミド樹脂またはエポキシ樹脂等の高分子から成る絶縁材料で成る。ペースト状のものを塗ってシートとするキャスティング法の場合、絶縁層14の膜厚は、10μm〜100μm程度である。また、熱伝導性が考慮され、絶縁層14の中にフィラーが混入されても良い。第1の導電箔30Aおよび第2の導電箔30Bは、好ましくは、Cuを主材料とするもの、または公知のリードフレームの材料から成る。また、第1の導電箔30Aおよび第2の導電箔30Bは、メッキ法、蒸着法またはスパッタ法で絶縁膜11に形成されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。   First, referring to FIG. 2A, a substrate 14 in which a first conductive foil 30A and a second conductive foil 30B are stacked with an insulating film 11 interposed therebetween is prepared. The insulating film 11 is made of an insulating material made of a polymer such as polyimide resin or epoxy resin. In the case of a casting method in which a paste is applied to form a sheet, the thickness of the insulating layer 14 is about 10 μm to 100 μm. Further, in consideration of thermal conductivity, a filler may be mixed in the insulating layer 14. The first conductive foil 30A and the second conductive foil 30B are preferably made of Cu as a main material or a known lead frame material. Further, the first conductive foil 30A and the second conductive foil 30B are formed on the insulating film 11 by a plating method, a vapor deposition method or a sputtering method, or a metal foil formed by a rolling method or a plating method is attached. Also good.

図2(B)から図2(D)を参照して、第1の導電箔30Aと第2の導電箔30Bとを電気的に接続する接続部13を形成する工程を説明する。   With reference to FIG. 2 (B) to FIG. 2 (D), a process of forming the connection portion 13 that electrically connects the first conductive foil 30A and the second conductive foil 30B will be described.

図2(B)を参照して、第1の導電箔30Aの表面にレジスト31を塗布した後、パターニングを行って第1の導電箔30Aを部分的に露出させる。具体的には、二つの導電箔を電気的に接続する部分が露出されるようレジスト31のパターニングを行う。そして、レジスト31をマスクとして第1の導電箔30Aをエッチングする。本形態では、第1の導電箔30AはCuを主材料とするであるので、エッチング液には塩化第二鉄または塩化第二銅を用いることができる。エッチングにより形成された貫通孔32の開口径は、例えば50〜100μm程度である。   Referring to FIG. 2B, after applying resist 31 to the surface of first conductive foil 30A, patterning is performed to partially expose first conductive foil 30A. Specifically, the resist 31 is patterned so that a portion that electrically connects two conductive foils is exposed. Then, the first conductive foil 30A is etched using the resist 31 as a mask. In this embodiment, since the first conductive foil 30A is mainly made of Cu, ferric chloride or cupric chloride can be used as the etchant. The opening diameter of the through hole 32 formed by etching is, for example, about 50 to 100 μm.

図2(C)を参照して、レジスト31を除去した後、第1の導電箔30Aをマスクにして、レーザーにより貫通孔32の真下の絶縁膜11を取り除く。そして貫通孔32の底に第2の導電箔30Bの上面を露出させる。レーザーとしては、炭酸ガスレーザーが好ましい。また、レーザーで絶縁膜11を蒸発させた後、貫通孔32の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングし、この残査を取り除く。   Referring to FIG. 2C, after removing resist 31, insulating film 11 directly under through-hole 32 is removed by laser using first conductive foil 30A as a mask. Then, the upper surface of the second conductive foil 30 </ b> B is exposed at the bottom of the through hole 32. As the laser, a carbon dioxide laser is preferable. In addition, after the insulating film 11 is evaporated by the laser, if there is a residue at the bottom of the through hole 32, the residue is removed by wet etching with sodium permanganate or ammonium persulfate.

図2(D)を参照して、貫通孔32を含む第1の導電箔30A全面にメッキ膜を形成する。このメッキ膜は無電解メッキ、電解メッキまたはそれらの組み合わせで形成することが可能である。ここでは、先ず無電解メッキにより、厚さ約2μmのCu膜を少なくとも貫通孔32を含む第1の導電箔30A全面に形成する。これにより第1の導電箔30Aと第2の導電箔30Bが電気的に導通する。その後に、この第1および第2導電箔30A、30Bを電極にして電解メッキを行い、厚さ約20μmのCu膜をメッキする。これにより貫通孔32はCuで埋め込まれ、接続部13が形成される。   Referring to FIG. 2D, a plating film is formed on the entire surface of first conductive foil 30A including through hole 32. This plating film can be formed by electroless plating, electrolytic plating, or a combination thereof. Here, a Cu film having a thickness of about 2 μm is first formed on the entire surface of the first conductive foil 30A including at least the through holes 32 by electroless plating. Thereby, the first conductive foil 30A and the second conductive foil 30B are electrically connected. Thereafter, electrolytic plating is performed using the first and second conductive foils 30A and 30B as electrodes, and a Cu film having a thickness of about 20 μm is plated. Thereby, the through-hole 32 is embedded with Cu, and the connection part 13 is formed.

図3を参照して、基板14の表面および裏面をパターニングすることにより第1の導電パターン12Aおよび第2の導電パターン12Bを形成する工程を説明する。   With reference to FIG. 3, the process of forming the first conductive pattern 12A and the second conductive pattern 12B by patterning the front and back surfaces of the substrate 14 will be described.

図3(A)を参照して、第1の導電箔30Aおよび第2の導電箔30Bの表面にレジスト31をパターンニングする。具体的には、導電パターンの形成予定領域が覆われるようにレジスト31をパターニングする。   Referring to FIG. 3A, resist 31 is patterned on the surfaces of first conductive foil 30A and second conductive foil 30B. Specifically, the resist 31 is patterned so as to cover the region where the conductive pattern is to be formed.

図3(B)を参照して、次にレジスト31をマスクにしてエッチングをすることにより、第1の導電箔30Aおよび第2の導電箔30Bのパターニングを行う。図3(C)を参照して、エッチング終了後にレジストは除去され、第1の導電パターン12Aおよび第2の導電パターン12Bが形成される。   Referring to FIG. 3B, the first conductive foil 30A and the second conductive foil 30B are patterned by etching using the resist 31 as a mask. Referring to FIG. 3C, the resist is removed after the etching, and first conductive pattern 12A and second conductive pattern 12B are formed.

図4を参照して、上述工程により形成された基板14を説明する。図4(A)は基板の上面図であり、図4(B)は1つのブロック35の拡大図である。   With reference to FIG. 4, the board | substrate 14 formed by the above-mentioned process is demonstrated. 4A is a top view of the substrate, and FIG. 4B is an enlarged view of one block 35.

図4(A)を参照して、基板14の表面にはマトリックス状に複数個のユニット34が形成されている。ここで、ユニット34とは、1つの回路装置を形成する構成要素を指す。また、基板14はブロック35に区分されており、各ブロック35はユニット34の集合体から構成される。図4(B)を参照して、本発明のポイントであるユニット34毎に第1の認識パターン20および第2の認識パターン21が形成されている。   Referring to FIG. 4A, a plurality of units 34 are formed in a matrix on the surface of substrate 14. Here, the unit 34 refers to a component forming one circuit device. The substrate 14 is divided into blocks 35, and each block 35 is composed of an assembly of units 34. With reference to FIG. 4 (B), the 1st recognition pattern 20 and the 2nd recognition pattern 21 are formed for every unit 34 which is the point of this invention.

図5を参照して、ユニット34に形成される第1の導電パターン12Aおよび第2の導電パターン12Bを説明する。図5(A)はユニット34の上面図であり、図5(B)はユニット34の下面図である。   With reference to FIG. 5, the first conductive pattern 12A and the second conductive pattern 12B formed in the unit 34 will be described. FIG. 5A is a top view of the unit 34, and FIG. 5B is a bottom view of the unit 34.

図5(A)を参照して、第1の導電パターン12Aを説明する。ここでは、第1の導電パターン12Aにより、パッド24と、前記パッド24から延在する配線部25と、ダミーパターン22と、第1の認識パターン20と、第2の認識パターン21とが形成されている。   With reference to FIG. 5A, the first conductive pattern 12A will be described. Here, the pad 24, the wiring part 25 extending from the pad 24, the dummy pattern 22, the first recognition pattern 20, and the second recognition pattern 21 are formed by the first conductive pattern 12A. ing.

パッド24は、金属細線がワイヤボンディングされる部位である。ここでは、パッド24は、回路素子の配置領域A1を囲むように配置されている。   The pad 24 is a part where a metal thin wire is wire-bonded. Here, the pads 24 are arranged so as to surround the circuit element arrangement region A1.

配線部25は、パッド24と接続部13とを接続するように延在された第1の導電パターン13から成る部位である。ここで、回路装置に複数個の回路素子を内蔵させる場合は、その回路素子同士を接続するように配線部25を延在させることができる。   The wiring part 25 is a part made of the first conductive pattern 13 extended so as to connect the pad 24 and the connection part 13. Here, when incorporating a plurality of circuit elements in the circuit device, the wiring portion 25 can be extended so as to connect the circuit elements.

ダミーパターン22は、回路素子の配置領域A1の中央部付近に設けられている。そして、ダミーパターン22は複数個に細分化され、互いに離間するように形成されている。前述したように、ダミーパターン22をこのような形状にすることにより、基板14の反りを防止したり、ダイボンド剤23Aとチップ15Aとの間での空気の取り込み等を防止している。   The dummy pattern 22 is provided near the center of the circuit element arrangement region A1. The dummy pattern 22 is subdivided into a plurality of pieces and formed so as to be separated from each other. As described above, the dummy pattern 22 having such a shape prevents the substrate 14 from warping and prevents air from being taken in between the die bond agent 23A and the chip 15A.

第1の認識パターン20は、導電パターンの位置を認識するために用いられ、回路素子のダイボンディングおよびワイヤボンディングを行う際に利用される。また、1つのユニット34には、対向する角部に2つの第1の認識パターン20が形成されている。これは、4つの角部に設けても良い。この2つの第1の認識パターン20を認識することにより、ユニット34内部の導電パターンの位置を認識している。具体的には、第1の認識パターン20の形状は、円形状の外形を有し、内部に十字状の開口部が形成されている。そして、この二カ所に形成された十字型の中心を認識することで導電パターンの位置を認識している。更に、第1の認識パターン20をユニット毎に形成することにより、更なる位置精度の向上が可能となる。   The first recognition pattern 20 is used to recognize the position of the conductive pattern, and is used when performing die bonding and wire bonding of circuit elements. In addition, two first recognition patterns 20 are formed in one unit 34 at opposite corners. This may be provided at four corners. By recognizing the two first recognition patterns 20, the position of the conductive pattern inside the unit 34 is recognized. Specifically, the shape of the first recognition pattern 20 has a circular outer shape, and a cross-shaped opening is formed inside. Then, the positions of the conductive patterns are recognized by recognizing the cross-shaped centers formed at these two locations. Furthermore, by forming the first recognition pattern 20 for each unit, it is possible to further improve the positional accuracy.

第2の認識パターン21は、配置後の回路素子の位置を確認するために用いられる。そして、各々の第2の認識パターン21は、載置予定の各回路素子の側辺の延長線上に位置している。この詳細は図8を参照して後述する。   The 2nd recognition pattern 21 is used in order to confirm the position of the circuit element after arrangement | positioning. And each 2nd recognition pattern 21 is located on the extended line of the side of each circuit element to be mounted. Details of this will be described later with reference to FIG.

第1の認識パターン20および第2の認識パターン21は、第1の導電パターン12Aを構成する他のパターンと同時に形成されるので、両者の位置精度は非常に高い。従って、信頼性の高い認識パターンが形成されている。   Since the 1st recognition pattern 20 and the 2nd recognition pattern 21 are formed simultaneously with the other pattern which comprises 12 A of 1st electroconductive patterns, both positional accuracy is very high. Therefore, a highly reliable recognition pattern is formed.

ここでは、第1の認識パターン20および第2の認識パターン21は、各ユニット34の周辺部に配置されている。これらの認識パターンは、製品としての回路装置に残存しても良いし、製造工程の途中段階で除去されても良い。   Here, the first recognition pattern 20 and the second recognition pattern 21 are arranged in the periphery of each unit 34. These recognition patterns may remain in the circuit device as a product, or may be removed in the middle of the manufacturing process.

完成品においては、不要であるため、ダイシングラインに対応する部分に設ければ、完成品の中により多くの実パターンを配置することができる。またパッケージ裏面にも四側辺に第2の認識パターン21と同等のパターンが設けられれば、これと同等のパターンがプリント基板等の実装基板側に設けられていれば、外部接続電極18に加わる応力を抑止することができる。   Since it is not necessary in the finished product, more actual patterns can be arranged in the finished product if it is provided in the portion corresponding to the dicing line. Further, if a pattern equivalent to the second recognition pattern 21 is provided on the four sides on the back side of the package, if the same pattern is provided on the mounting substrate side such as a printed circuit board, the external connection electrode 18 is added. Stress can be suppressed.

図5(B)を参照して、第2の導電パターン12Bの説明をする。第2の導電パターン12Bは、接続部13を介して表面の第1の導電パターン12Aと電気的に接続されている。ここでは、第2の導電パターン12Bは、主に外部電極を形成している。尚、第2の導電パターン12Bの面積が第1の面積よりも少ない場合には、第2の導電パターン12Bに、ダミーパターンを設けてもよい。   With reference to FIG. 5B, the second conductive pattern 12B will be described. The second conductive pattern 12B is electrically connected to the first conductive pattern 12A on the surface via the connection portion 13. Here, the second conductive pattern 12B mainly forms external electrodes. When the area of the second conductive pattern 12B is smaller than the first area, a dummy pattern may be provided in the second conductive pattern 12B.

図6を参照して、第1の導電パターン12A上にダイボンド剤23Aを塗布する工程を説明する。図6(A)は、ユニット34の上面図であり、図6(B)は図6(A)のX−X’線における断面図である。   With reference to FIG. 6, the process of apply | coating the die-bonding agent 23A on the 1st conductive pattern 12A is demonstrated. 6A is a top view of the unit 34, and FIG. 6B is a cross-sectional view taken along line X-X 'of FIG. 6A.

まず、ソルダーレジストが被覆され、電気的接続部位が周知のホトエッチングにより取り除かれる。そして回路素子の搭載領域A1にダイボンド剤23Aを塗布する。ここでは、ダミーパターン22上にダイボンド剤23Aが塗布される。ダイボンド剤23Aには絶縁性または導電性の接着剤が用いられる。平坦面にダイボンド剤23Aを塗布する場合において、ダイボンド材を過剰に塗布しまうと、ダイボンド剤23Aに表面張力が働いて、表面が湾曲してしまう。しかし、図6(B)に示すように、ダミーパターン22を細分割することで、ダミーパターン22間に溝37が形成され、この溝37に余分なダイボンド剤23Aを流入することで、ダイボンド剤23Aの表面をフラットに形成することが可能になる。また、溝37が形成されることで、ダイボンド剤23Aの接触面積が増加する。従って、ダイボンド剤23Aと絶縁膜11との密着強度を高めることが可能となる。またダミーパターンにより固着される第1の回路素子15Aの傾きを抑止することが可能となる。更には、ダイボンド剤23Aと第1の回路素子15Aとの間の空気の取り込みを防止できる。ここで、ソルダーレジストを被覆しなくても回路装置を製造することは可能である。   First, a solder resist is coated, and an electrical connection site is removed by a well-known photoetching. Then, a die bonding agent 23A is applied to the circuit element mounting area A1. Here, the die bond agent 23 </ b> A is applied on the dummy pattern 22. An insulating or conductive adhesive is used for the die bonding agent 23A. In the case where the die bond agent 23A is applied to a flat surface, if the die bond material is applied excessively, surface tension acts on the die bond agent 23A and the surface is curved. However, as shown in FIG. 6B, the dummy pattern 22 is subdivided to form grooves 37 between the dummy patterns 22, and the excess die bond agent 23 </ b> A flows into the grooves 37, thereby allowing the die bond agent to flow. The surface of 23A can be formed flat. Moreover, the contact area of the die-bonding agent 23A increases because the groove 37 is formed. Therefore, the adhesion strength between the die bonding agent 23A and the insulating film 11 can be increased. In addition, the inclination of the first circuit element 15A fixed by the dummy pattern can be suppressed. Furthermore, it is possible to prevent air from being taken in between the die bonding agent 23A and the first circuit element 15A. Here, it is possible to manufacture the circuit device without coating the solder resist.

図7を参照して、第1の回路素子15Aを配置する工程を説明する。図7(A)は、ユニット34の上面図であり、図7(B)は図7(A)のX−X’線における断面図である。図7(A)を参照して、ダイボンド剤23Aの表面に第1の回路装置15Aを固着する。本工程では、第1の認識パターン20を用いて導電パターンの位置を認識して固着される。そして、図7(B)を参照して、ダイボンド剤23Aの表面は、上述したようにフラットに形成されているため、第1の回路素子15Aを基板14に対して水平に固着することができる。つまり、細分化したダミーパターン22の上に回路素子を固着させることにより、回路素子の傾きを防止することが可能となる。   With reference to FIG. 7, the step of arranging the first circuit element 15A will be described. 7A is a top view of the unit 34, and FIG. 7B is a cross-sectional view taken along the line X-X 'of FIG. 7A. Referring to FIG. 7A, first circuit device 15A is fixed to the surface of die bond agent 23A. In this step, the position of the conductive pattern is recognized and fixed using the first recognition pattern 20. 7B, since the surface of the die bond agent 23A is formed flat as described above, the first circuit element 15A can be fixed to the substrate 14 horizontally. . That is, by fixing the circuit element on the subdivided dummy pattern 22, it is possible to prevent the inclination of the circuit element.

図8を参照して、第2の回路素子15Bを配置する工程を説明する。図8(A)および図8(B)はユニット34の上面図である。具体的には、まず、配置された第1の回路素子15Aの位置を確認してから、第2の回路素子15Bを積層させている。   With reference to FIG. 8, the process of arrange | positioning the 2nd circuit element 15B is demonstrated. 8A and 8B are top views of the unit 34. FIG. Specifically, first, after confirming the position of the arranged first circuit element 15A, the second circuit element 15B is laminated.

図8(A)を参照して、配置した第1の回路素子15Aの位置を確認する方法を説明する。ユニット34の周辺部付近には、第2の認識パターン21が複数個設けられている。そして、第2の認識パターン21は、搭載予定の各回路素子15の側辺の延長線上に形成されている。ここでは、第1の回路素子15Aには第2の導電パターン21Aが対応している。そして、対向する周辺部に形成された第2の認識パターン21Aの中心を結んだ線が延長線L1となる。本形態では、第1の回路素子15Aの各側辺の延長線上に第2の認識パターン21Aを設けたため、延長線L1はX方向およびY方向にそれぞれ2本ずつ引くことができる。従って、同図に示すように、この延長線L1に囲まれた領域に第1の回路素子15Aの側辺が配置されていれば正確に配置されていることになる。更に、積層される各回路素子15に対応して第2の認識パターン21が形成されている。   With reference to FIG. 8A, a method of confirming the position of the arranged first circuit element 15A will be described. A plurality of second recognition patterns 21 are provided near the periphery of the unit 34. And the 2nd recognition pattern 21 is formed on the extended line of the side of each circuit element 15 to be mounted. Here, the second conductive pattern 21A corresponds to the first circuit element 15A. Then, a line connecting the centers of the second recognition patterns 21A formed in the opposing peripheral portions becomes the extension line L1. In this embodiment, since the second recognition pattern 21A is provided on the extension line of each side of the first circuit element 15A, two extension lines L1 can be drawn in each of the X direction and the Y direction. Therefore, as shown in the figure, if the side of the first circuit element 15A is arranged in the region surrounded by the extension line L1, it is accurately arranged. Furthermore, the 2nd recognition pattern 21 is formed corresponding to each circuit element 15 laminated | stacked.

図8(B)を参照して、第1の回路素子15Aが正確に配置されていることが確認された後、第1の回路素子15Aの上部に第2の回路素子15Bが配置される。このとき、第2の回路素子15Bは、第1の認識パターン20を用いて配置する位置を認識してから配置される。従って、第1の回路素子15Aと第2の回路素子15Bは同じ第1の認識パターン20を用いて配置されるので、回路素子15の位置精度を向上させることができる。   Referring to FIG. 8B, after it is confirmed that the first circuit element 15A is accurately arranged, the second circuit element 15B is arranged above the first circuit element 15A. At this time, the second circuit element 15 </ b> B is arranged after recognizing the position to be arranged using the first recognition pattern 20. Therefore, since the first circuit element 15A and the second circuit element 15B are arranged using the same first recognition pattern 20, the positional accuracy of the circuit element 15 can be improved.

図9を参照して、第3の回路素子15Cを配置する工程を説明する。図9はユニット34の上面図である。ここでは、先ず第2の回路素子15Bが配置された位置を確認してから第3の回路素子15Cを配置する。上述したように、ユニット34の周辺部付近に第2の認識パターン21が複数個設けられている。そして、第2の認識パターン21は、搭載予定の各回路素子15の側辺の延長線上に形成されている。ここでは、第2の回路素子15Bには第2に認識パターン21Bが、第3の回路素子15Cには第2の認識パターン21Cがそれぞれ対応している。そして、第2の認識パターン21Bどうしを結んだ線が延長線L2である。この延長線L2に囲まれた領域に第2の回路素子15Bが配置されていることを確認したのち、第2の回路素子15Bの上部に第3の回路素子15Cを配置する。ここでも、第1の認識パターン20を用いて配置する位置を認識して、第3の回路素子15Cを配置している。そして、最後に第3の回路素子15Cが延長線L3に囲まれた領域に配置されているかを確認する。   With reference to FIG. 9, the process of arranging the third circuit element 15C will be described. FIG. 9 is a top view of the unit 34. Here, first, the position where the second circuit element 15B is arranged is confirmed, and then the third circuit element 15C is arranged. As described above, a plurality of second recognition patterns 21 are provided near the periphery of the unit 34. And the 2nd recognition pattern 21 is formed on the extended line of the side of each circuit element 15 to be mounted. Here, the second recognition pattern 21B corresponds to the second circuit element 15B, and the second recognition pattern 21C corresponds to the third circuit element 15C. A line connecting the second recognition patterns 21B is an extension line L2. After confirming that the second circuit element 15B is disposed in the region surrounded by the extension line L2, the third circuit element 15C is disposed above the second circuit element 15B. Also here, the third circuit element 15C is arranged by recognizing the position to be arranged using the first recognition pattern 20. Finally, it is confirmed whether the third circuit element 15C is arranged in the region surrounded by the extension line L3.

本形態では、回路素子15のすべての側辺の延長線上に第2の認識パターン21を設けた。しかしながら、X方向およびY方向の側辺をそれぞれ一本選択して、その側辺の延長線上に第2の認識パターン21を形成してもよい。   In this embodiment, the second recognition pattern 21 is provided on the extended lines of all the sides of the circuit element 15. However, one side in the X direction and one in the Y direction may be selected, and the second recognition pattern 21 may be formed on an extension line of the side.

このようにして、第2の認識パターン21を回路素子15の延長線上に形成することにより、CCDカメラなどの撮像手段または目視にて、容易に位置確認を行うことができる。   In this way, by forming the second recognition pattern 21 on the extension line of the circuit element 15, the position can be easily confirmed by an imaging means such as a CCD camera or visually.

回路素子15は、対向する周辺部に形成された第2の認識パターン21の中心を結んだ線上に、回路素子15の側辺が位置するように配置される。従って、配置した回路装置のXY方向におけるずれおよび傾きを確認することが可能となる。   The circuit element 15 is arranged such that the side of the circuit element 15 is positioned on a line connecting the centers of the second recognition patterns 21 formed in the opposing peripheral portions. Accordingly, it is possible to confirm the deviation and inclination of the arranged circuit device in the XY direction.

また、目視によっても回路素子の位置を確認することができるので、より正確かつ迅速に位置確認を行うことが可能になる。   Further, since the position of the circuit element can be confirmed by visual observation, the position can be confirmed more accurately and quickly.

更に、第2の認識パターン21が配置された位置を確認するための手段となるため、ずれの度合いを正確に認知することができる。そして、得られたずれ情報をボンディング装置にフィードバックすることにより、容易に配置位置の修正を行うことができるため、回路素子の配置精度を向上させることが可能となる。また、このように、ずれ情報を回路素子が配置された段階でフィードバックすることで、不良品の生産を抑えることができる。   Furthermore, since it becomes a means for confirming the position where the 2nd recognition pattern 21 is arrange | positioned, the degree of deviation | shift can be recognized correctly. Then, by feeding back the obtained deviation information to the bonding apparatus, the arrangement position can be easily corrected, so that the arrangement accuracy of the circuit elements can be improved. In addition, the production of defective products can be suppressed by feeding back the deviation information at the stage where the circuit elements are arranged.

更に、ずれを生じた回路素子の上部に更に回路素子を積層する工程やワイヤボンディングを行う工程を省略することができる。従って、生産性の向上と生産コストの削減が可能となる。また、微細なずれであって、電気回路に影響を与えない程度であれば、ワイヤボンディング装置に、そのずれ情報を認識させることによって、正確なワイヤボンディングを行うことが可能である。   Furthermore, the step of further laminating circuit elements and the step of wire bonding can be omitted on the upper part of the circuit element where the shift has occurred. Therefore, productivity can be improved and production cost can be reduced. Further, if the displacement is small enough not to affect the electric circuit, it is possible to perform accurate wire bonding by making the wire bonding apparatus recognize the displacement information.

本形態では、各回路素子15を配置する毎に位置確認を行っている。しかし回路素子15すべて配置した段階で位置確認を行ってもよい。この場合、ワイヤボンディング工程などの製造工程を中止することができる。   In this embodiment, the position is confirmed every time each circuit element 15 is arranged. However, the position may be confirmed when all the circuit elements 15 are arranged. In this case, a manufacturing process such as a wire bonding process can be stopped.

図10を参照して、各回路素子15と第1の導電パターン12Aとを金属細線16によって電気的に接続する工程を説明する。図10(A)は、ユニット34の上面図であり、図10(B)は図10(A)のX−X’線における断面図である。第1の認識パターン20を用いてパット36Aの位置を認識し、ワイヤボンディングを行う。ここでは、第2の回路素子15Bと第3の回路素子15Cとを金属細線16を用いて電気的に接続している。回路素子15上の電極38の面積は小さいため、回路素子間の位置を正確に認識する必要がある。本形態では、回路素子15の位置を確認する工程を設けたことで、第2の回路素子15Bと第3の回路素子15Cとの位置精度が向上されている。更に、回路素子15の位置関係が正確に把握されている。従って、微少な電極同士を正確にワイヤボンディングすることが可能となる。   With reference to FIG. 10, a process of electrically connecting each circuit element 15 and the first conductive pattern 12 </ b> A by the thin metal wire 16 will be described. 10A is a top view of the unit 34, and FIG. 10B is a cross-sectional view taken along the line X-X 'of FIG. 10A. The position of the pad 36A is recognized using the first recognition pattern 20, and wire bonding is performed. Here, the second circuit element 15 </ b> B and the third circuit element 15 </ b> C are electrically connected using the metal thin wire 16. Since the area of the electrode 38 on the circuit element 15 is small, it is necessary to accurately recognize the position between the circuit elements. In this embodiment, by providing the step of confirming the position of the circuit element 15, the positional accuracy between the second circuit element 15B and the third circuit element 15C is improved. Furthermore, the positional relationship of the circuit elements 15 is accurately grasped. Therefore, it becomes possible to wire-bond minute electrodes accurately.

図11(A)を参照して、第1の導電パターン12Aおよび回路素子15を封止樹脂17で樹脂モールドする工程を説明する。   With reference to FIG. 11 (A), the process of resin-molding the first conductive pattern 12A and the circuit element 15 with the sealing resin 17 will be described.

モールド方法としては、トランスファーモールド、インジェクションモールド、塗布、ディピング等が可能である。しかし、量産性を考慮すると、トランスファーモールド、インジェクションモールドが適している。また、本形態では、第1の導電パターンにダミーパターンを設け、上層の第1の導電パターン12Aと、下層の第2の導電パターン12Bの面積を略同一にしている。従って、モールド工程等の加熱を伴う工程にて、基板21に反りが発生することを抑止することができる。   As a molding method, transfer molding, injection molding, coating, dipping, and the like are possible. However, in view of mass productivity, transfer molds and injection molds are suitable. In this embodiment, a dummy pattern is provided in the first conductive pattern, and the areas of the upper first conductive pattern 12A and the lower second conductive pattern 12B are substantially the same. Accordingly, it is possible to prevent the substrate 21 from warping in a process involving heating such as a molding process.

続いて、図11(B)を参照して、外部電極18が形成される部分を除いて、基板14の裏面を半田レジスト19により被覆する。次に半田のリフローにより外部電極18を形成する。最後に、ダイシングしてそれらを個々の回路装置に分離し、回路装置10として完成させる。   Subsequently, referring to FIG. 11B, the back surface of the substrate 14 is covered with a solder resist 19 except for a portion where the external electrode 18 is formed. Next, the external electrode 18 is formed by solder reflow. Finally, dicing is performed to separate them into individual circuit devices, and the circuit device 10 is completed.

また、本形態は多層の配線構造を有する回路装置の製造方法について言及したが、単層の配線構造を有する回路装置においても適用することは可能である。   Further, although this embodiment refers to a method for manufacturing a circuit device having a multilayer wiring structure, the present invention can also be applied to a circuit device having a single-layer wiring structure.

一方、複数の回路素子が平面的に配置される場合も、この第1、第2の認識パターンを用いることができる。この場合も、夫々の側辺の延長線上に配置されれば、それぞれの回路素子の位置ずれを認識することができる。
On the other hand, when the plurality of circuit elements are arranged in a plane, the first and second recognition patterns can be used. In this case as well, if they are arranged on the extension lines of the respective sides, it is possible to recognize the positional deviation of each circuit element.

本発明の回路装置を示す(A)斜視図、(B)断面図である。It is (A) perspective view and (B) sectional drawing which show the circuit apparatus of this invention. 本発明の回路装置の製造方法を示す(A)断面図−(D)断面図である。It is (A) sectional drawing-(D) sectional drawing which shows the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を示す(A)断面図−(C)断面図である。It is (A) sectional drawing-(C) sectional drawing which shows the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を示す(A)上面図、(B)拡大図である。It is (A) top view and (B) enlarged view which show the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を示す(A)上面図、(B)下面図である。It is (A) top view and (B) bottom view which show the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を示す(A)上面図、(B)断面図である。It is (A) top view and (B) sectional drawing which show the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を示す(A)上面図、(B)断面図である。It is (A) top view and (B) sectional drawing which show the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を示す(A)上面図、(B)上面図である。It is (A) top view and (B) top view which show the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を示す上面図である。It is a top view which shows the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を示す(A)上面図、(B)断面図である。It is (A) top view and (B) sectional drawing which show the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を示す(A)断面図、(B)断面図である。It is (A) sectional drawing and (B) sectional drawing which show the manufacturing method of the circuit apparatus of this invention. 従来の回路装置の製造方法を示す(A)断面図、(B)上面図である。It is (A) sectional drawing and (B) top view which show the manufacturing method of the conventional circuit device.

符号の説明Explanation of symbols

10 回路装置
11 絶縁膜
12A 第1の導電パターン
12B 第2の導電パターン
13 接続部
14 基板
15A 第1の回路素子
15B 第2の回路素子
15C 第3の回路素子
16 金属細線
17 封止樹脂
18 外部電極
19 ハンダレジスト
20 第1の認識パターン
21 第2の認識パターン
22 ダミーパターン
23A−B ダイボンド剤
24 パッド
25 配線部
DESCRIPTION OF SYMBOLS 10 Circuit apparatus 11 Insulating film 12A 1st conductive pattern 12B 2nd conductive pattern 13 Connection part 14 Board | substrate 15A 1st circuit element 15B 2nd circuit element 15C 3rd circuit element 16 Metal fine wire 17 Sealing resin 18 External Electrode 19 Solder resist 20 First recognition pattern 21 Second recognition pattern 22 Dummy pattern 23A-B Die bond agent 24 Pad 25 Wiring part

Claims (11)

導電パターンと、
前記導電パターンと電気的に接続される回路素子と、
前記回路素子が配置される位置を認識するために用いられる第1の認識パターンと、
前記回路素子が配置された位置を確認するために用いられる第2の認識パターンとを具備し、
前記第2の認識パターンは前記回路素子の側辺の延長線上に位置することを特徴とする回路装置。
A conductive pattern;
A circuit element electrically connected to the conductive pattern;
A first recognition pattern used to recognize a position where the circuit element is disposed;
A second recognition pattern used for confirming a position where the circuit element is disposed ,
The circuit device, wherein the second recognition pattern is located on an extension line of a side of the circuit element .
導電パターンと、
前記導電パターンと電気的に接続されて積層される複数の回路素子と、
前記各回路素子が配置される位置を認識するために用いられる第1の認識パターンと、
前記各回路素子が配置された位置を確認するために用いられる第2の認識パターンとを具備し、
前記第2の認識パターンは前記回路素子の側辺の延長線上に位置することを特徴とする回路装置。
A conductive pattern;
A plurality of circuit elements stacked in electrical connection with the conductive pattern;
A first recognition pattern used to recognize a position where each of the circuit elements is disposed;
A second recognition pattern used for confirming the position where each circuit element is disposed ,
The circuit device, wherein the second recognition pattern is located on an extension line of a side of the circuit element .
前記導電パターンの一部は複数に分割されたダミーパターンであり、前記ダミーパターンは前記回路素子の下方に位置することを特徴とする請求項1または請求項2記載の回路装置。3. The circuit device according to claim 1, wherein a part of the conductive pattern is a dummy pattern divided into a plurality of parts, and the dummy pattern is located below the circuit element. 載置予定の回路素子と電気的に接続される導電パターンと、前記回路素子が載置される領域を除外した領域に前記導電パターンと同じ材料から成る第1の認識パターンおよび第2の認識パターンを形成する工程と、  A conductive pattern electrically connected to a circuit element to be placed, and a first recognition pattern and a second recognition pattern made of the same material as the conductive pattern in a region excluding the region where the circuit element is placed Forming a step;
前記第1の認識パターンを用いて前記回路素子を配置する位置を認識して前記回路素子を配置する工程と、  Recognizing a position where the circuit element is arranged using the first recognition pattern, and arranging the circuit element;
前記第2の認識パターンを用いて前記回路素子が配置された位置を確認する工程と、  Confirming a position where the circuit element is arranged using the second recognition pattern;
前記回路素子と前記導電パターンとを電気的に接続する工程とを具備することを特徴とする回路装置の製造方法。  And a step of electrically connecting the circuit element and the conductive pattern.
載置予定の複数の回路素子と電気的に接続される導電パターンと、前記回路素子が載置される領域を除外した領域に前記導電パターンと同じ材料から成る第1の認識パターンおよび第2の認識パターンを形成する工程と、A conductive pattern electrically connected to a plurality of circuit elements to be placed; a first recognition pattern made of the same material as the conductive pattern and a second pattern excluding a region where the circuit elements are placed; Forming a recognition pattern;
前記第1の認識パターンを用いて第1の回路素子を配置して、前記第2の認識パターンを用いて前記第1の回路素子が配置された位置を確認する工程と、  Disposing a first circuit element using the first recognition pattern and confirming a position where the first circuit element is disposed using the second recognition pattern;
前記第1の認識パターンを用いて前記第1の回路素子の上部に第2の回路素子を配置して、前記第2の認識パターンを用いて前記第2の回路素子が配置された位置を確認する工程と、  A second circuit element is arranged above the first circuit element using the first recognition pattern, and a position where the second circuit element is arranged is confirmed using the second recognition pattern. And a process of
前記第1の回路素子および前記第2の回路素子を前記導電パターンと電気的に接続する工程とを具備することを特徴とする回路装置の製造方法。  And a step of electrically connecting the first circuit element and the second circuit element to the conductive pattern.
同一の前記第1の認識パターンを用いて、前記第1の回路素子および前記第2の回路素子の配置を行うことを特徴とする請求項5記載の回路装置の製造方法。6. The method of manufacturing a circuit device according to claim 5, wherein the first circuit element and the second circuit element are arranged using the same first recognition pattern. 個別の前記第2の認識パターンを用いて、前記第1の回路素子および前記第2の回路素子が配置された位置の確認を行うことを特徴とする請求項5記載に回路装置の製造方法。6. The method of manufacturing a circuit device according to claim 5, wherein the position where the first circuit element and the second circuit element are arranged is confirmed using the individual second recognition pattern. 前記第2の認識パターンを載置予定の前記回路素子の側辺の延長線上に設けることを特徴とする請求項4または請求項5記載の回路装置の製造方法。6. The method of manufacturing a circuit device according to claim 4, wherein the second recognition pattern is provided on an extension line of a side of the circuit element to be placed. 1つの回路装置を構成するユニットが前記導電パターンにより複数個形成され、A plurality of units constituting one circuit device are formed by the conductive pattern,
前記ユニット毎に前記第1の認識パターンおよび前記第2の認識パターンを形成することを特徴とする請求項4または請求項5記載の回路装置の製造方法。  6. The method of manufacturing a circuit device according to claim 4, wherein the first recognition pattern and the second recognition pattern are formed for each unit.
前記第1の認識パターンおよび前記第2の認識パターンは、前記ユニットの内側に設けることを特徴とする請求項9記載の回路装置の製造方法。The method of manufacturing a circuit device according to claim 9, wherein the first recognition pattern and the second recognition pattern are provided inside the unit. 前記導電パターンには複数に分割されたダミーパターンが含まれ、前記ダミーパターンは前記回路素子の下方に対応する領域に形成されることを特徴とする請求項4または請求項5記載の回路装置の製造方法。6. The circuit device according to claim 4, wherein the conductive pattern includes a dummy pattern divided into a plurality of parts, and the dummy pattern is formed in a region corresponding to a lower portion of the circuit element. Production method.
JP2004215706A 2004-07-23 2004-07-23 Circuit device and manufacturing method thereof Expired - Fee Related JP4514538B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004215706A JP4514538B2 (en) 2004-07-23 2004-07-23 Circuit device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004215706A JP4514538B2 (en) 2004-07-23 2004-07-23 Circuit device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2006041019A JP2006041019A (en) 2006-02-09
JP4514538B2 true JP4514538B2 (en) 2010-07-28

Family

ID=35905726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004215706A Expired - Fee Related JP4514538B2 (en) 2004-07-23 2004-07-23 Circuit device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4514538B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199286A (en) * 2009-02-25 2010-09-09 Elpida Memory Inc Semiconductor device
JP5503466B2 (en) * 2010-08-31 2014-05-28 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP7295686B2 (en) * 2019-03-29 2023-06-21 ミネベアミツミ株式会社 absolute encoder

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110982A (en) * 1999-10-14 2001-04-20 Seiko Epson Corp Method for laminating semiconductor chip
JP2001127240A (en) * 1999-10-22 2001-05-11 Seiko Epson Corp Method of manufacturing semiconductor device
JP2004259755A (en) * 2003-02-24 2004-09-16 Renesas Technology Corp Method of manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110982A (en) * 1999-10-14 2001-04-20 Seiko Epson Corp Method for laminating semiconductor chip
JP2001127240A (en) * 1999-10-22 2001-05-11 Seiko Epson Corp Method of manufacturing semiconductor device
JP2004259755A (en) * 2003-02-24 2004-09-16 Renesas Technology Corp Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2006041019A (en) 2006-02-09

Similar Documents

Publication Publication Date Title
TWI645519B (en) Component embedded package carrier and manufacturing method thereof
US9226382B2 (en) Printed wiring board
JP4055717B2 (en) Semiconductor device and manufacturing method thereof
US9258899B2 (en) Method of fabricating a wiring board
JP5010737B2 (en) Printed wiring board
TWI479971B (en) Wiring board, method of manufacturing the same, and semiconductor device having wiring board
JP4171499B2 (en) Electronic device substrate and manufacturing method thereof, and electronic device and manufacturing method thereof
JP5535494B2 (en) Semiconductor device
JP4914474B2 (en) Multilayer printed circuit board manufacturing method
KR100711675B1 (en) Semiconductor device and manufacturing method thereof
JP5795196B2 (en) Semiconductor package
JP2007311688A (en) Substrate for electronic apparatus, manufacturing method thereof, electronic apparatus, and manufacturing method thereof
US20140061951A1 (en) Package on package structure and method for manufacturing same
US8120148B2 (en) Package structure with embedded die and method of fabricating the same
TWI517319B (en) Semiconductor assembly with dual connecting channels between interposer and coreless substrate
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
JP2015211194A (en) Printed wiring board, semiconductor package and printed wiring board manufacturing method
JP4498378B2 (en) Substrate and manufacturing method thereof, circuit device and manufacturing method thereof
JP4070470B2 (en) Multilayer circuit board for semiconductor device, manufacturing method thereof, and semiconductor device
JP2015225895A (en) Printed wiring board, semiconductor package and printed wiring board manufacturing method
TWI523587B (en) Package substrate and electronic assembly
JP6643213B2 (en) Lead frame, manufacturing method thereof and electronic component device
KR101701380B1 (en) Device embedded flexible printed circuit board and manufacturing method thereof
KR100639737B1 (en) Method of manufacturing circuit device
JP4759041B2 (en) Electronic component built-in multilayer board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees