JP4514301B2

JP4514301B2 - Manufacturing method of multilayer wiring board

Info

Publication number: JP4514301B2
Application number: JP2000297226A
Authority: JP
Inventors: 晋一鈴木; 昌彦東; 保秀民; 謙一永江; 吉宏中尾
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2000-09-28
Filing date: 2000-09-28
Publication date: 2010-07-28
Anticipated expiration: 2020-09-28
Also published as: JP2002111220A

Description

【０００１】
【発明の属する技術分野】
本発明は、コンデンサを内蔵してなる多層配線基板において、コンデンサの容量ばらつきを低減した多層配線基板の製造方法に関するものである。
【０００２】
【従来技術】
従来、多層配線基板は、絶縁層が多層に積層された絶縁基板の表面または内部に配線回路層が配設された構造からなり、代表的な例として、ＬＳＩ等の半導体素子収納用パッケージが挙げられる。このようなパッケージとしては、絶縁層がアルミナ等のセラミックからなるものが多用され、さらに最近では、銅メタライズと同時焼成を可能にしたガラスセラミック焼結体を絶縁基板とするものも実用化されている。
【０００３】
また、ガラスセラミックスは、ガラス成分、あるいはガラス成分と無機フィラー成分とを混合、成形、焼成することにより作製され、無機フィラー成分を選択することにより、誘電率や熱膨張係数といった物性を細かく制御することが可能である。
【０００４】
一方、携帯電子機器、ノートパソコン等の携帯用情報端末の急激な普及に伴い、内蔵される電子部品の小型化が強く望まれている。一例として、携帯電話のスイッチング回路、及びパワーアンプ回路は、複数の抵抗体およびコンデンサにより構成され、従来、これらの素子は個々に電気回路基板上に設置されており、小型化、及び製造コスト削減の妨げとなっていた。そこで、低誘電率層間に高誘電率層を設け、かかる高誘電率層により形成されるコンデンサを内蔵したセラミック配線基板が提案されている。コンデンサ内蔵多層配線基板の使用により、外部回路基板に実装するコンデンサ数を減らし、回路基板全体の小型化が可能となる。
【０００５】
【発明が解決しようとする課題】
しかし、従来、外部回路基板に個々に設置されていたコンデンサは、素子個々の容量の調整が可能であるために特性ばらつきが小さいものの、コンデンサを内蔵した多層配線基板においては、同様な精度のコンデンサを内蔵しても容量のばらつきが大きく精度の高いコンデンサを形成することが難しかった。
【０００６】
このような配線基板に内蔵したコンデンサの容量ばらつきの原因としては、高誘電率層の誘電率のばらつき、高誘電率層の厚みばらつき、コンデンサを形成する電極面積ばらつき等が挙げられる。
【０００７】
この内、前記誘電率のばらつきは高誘電率層の原料の調合精度に依存し、電極面積ばらつきは、グリーンシートへの電極の印刷精度、および焼成時の収縮率を左右する焼成条件の精度に依存する。また、高誘電率層の厚みばらつきは、グリーンシートの段階での成形時の精度にグリーンシートの厚みの精度に依存しており、その１つには成形装置の設備の精度に依存していると考えられ、これらの精度を高めることによって容量のばらつきが解消できると考えられる。
【０００８】
しかしながら、これらの要因をすべて解消してもなお、容量のばらつきが発生することがわかった。その要因について検討を行なった結果、高誘電率層および低誘電率層の各グリーンシートを積層一体化した場合に、電極の位置によって高誘電率層の厚みがばらついていることによることがわかった。
【０００９】
本発明は、上記のような電極の位置のばらつきに起因する高誘電率層の厚みばらつきを低減することによって容量のばらつきを低減したコンデンサを内蔵する多層配線基板を製造する方法を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
本発明者らは、上記の課題に対して種々検討を重ねた結果、低誘電率層と高誘電率層との積層体からなり、前記高誘電率層の前記低誘電率層との両界面にそれぞれ電極を配設してなる多層配線基板において、前記電極の前記低誘電率層側に位置する部分の厚みが、前記高誘電率層側に位置する部分の厚みよりも大きくすることによって、高誘電率層の厚みばらつきを低減し得ることを見出した。
【００１４】
本発明の多層配線基板の製造方法は、複数のグリーンシートを作製する工程と、該複数のグリーンシートのうちの一部のグリーンシートに導体ペーストを被着して電極パターンを形成する工程と、その後に、前記複数のグリーンシートを積層する工程と、前記複数のグリーンシートが積層された積層体を焼成する工程とを具備するものであって、前記複数のグリーンシートとして、相対的に高誘電率で初期弾性率が大きい第１のグリーンシートと、相対的に低誘電率で初期弾性率が小さい第２のグリーンシートとを用いるとともに、１対の前記電極パターンが前記第１のグリーンシートを介して対向するとともに、該第１のグリーンシートが前記１対の電極パターンを介して１対の前記第２のグリーンシートで挟まれるように前記第１および前記第２のグリーンシートを積層することを特徴とするものである。
【００１５】
このように、高誘電率の第１のグリーンシートの初期弾性率を低誘電率の第２のグリーンシートの初期弾性率よりも大きくすることによって、高誘電率の第１のグリーンシートと低誘電率の第２のグリーンシートとを電極パターンを間に挟んで積層圧着して焼成した場合に、高誘電率層と低誘電率層との界面に存在する電極を低誘電率層側に偏在して形成することができる。電極の厚みばらつき、および積層時の加圧ばらつきが低誘電率の第２のグリーンシートに吸収されるので、コンデンサ部を構成する高誘電率層の厚みばらつきを小さくすることができる結果、容量のばらつきを小さくすることができる。
【００１６】
【発明の実施の形態】
図１は本発明の製造方法によって作製されたコンデンサ内蔵多層配線基板の一例を示す概略断面図である。図１に示す多層配線基板によれば、絶縁基板１はセラミック絶縁層１ａ、１ｂ、１ｃが多層に積層された構造体からなり、絶縁基板１の表面および／または内部には配線回路層２が配設されている。そして、絶縁基板１のうち、セラミック絶縁層１ｂが高誘電率層によって形成され、セラミック絶縁層１ａおよび１ｃが低誘電率層によって形成され、高誘電率層１ｂの低誘電率層１ａ，１ｃとの界面には電極３，３が形成されてコンデンサ部が形成されている。また、電極３は、絶縁基板１内に形成されたスルーホール導体４などを経由して配線基板表面の配線回路層２と接続されることにより、配線層２−２間で所定の静電容量を取り出すことができる。
【００１７】
図２のコンデンサ部の要部拡大断面図に示すように、電極３の低誘電率層１ａ，１ｃ側に位置する部分の厚み５ａが、高誘電率層１ｂ側に位置する部分の厚み５ｂよりも大きいことが大きな特徴である。このように、５ａ＞５ｂとすることによって、電極の厚みのばらつきを低誘電率層で吸収させることによって、電極３、３に挟持された高誘電率層１ｂの厚みばらつきに起因する容量のばらつきを低減することができる。特に、５ｂ／（５ａ＋５ｂ）の比率が０．５未満、特に０．４以下、０．３以下、さらには０．２以下であることが望ましい。
【００１８】
また、内蔵されるコンデンサの容量の最大要求値は約４０ｐＦであり、コンデンサの電極面積は、望ましくは４ｍｍ²以下であるため、コンデンサを形成する高誘電率層の３．２ＧＨｚにおける比誘電率が１４〜２４、特に１６〜２０であることが望ましい。これは、比誘電率が１４よりも低い場合、容量を高くするためには、高誘電率層を２０μｍ以下とする必要が生じ、グリーンシートの成形が困難であるためである。一方、比誘電率が２４より高い場合、容量を低くするために、高誘電率層を厚くするとグリーンシートの厚みばらつきが大きくなり、電極を小さくすると電極の印刷ばらつきの影響が大きくなる傾向があるためである。
【００１９】
尚、高誘電率層の厚みは、２０〜７０μｍとすることにより、４０ｐＦ以下の任意の容量の設定が可能であり、望ましくは、５０μｍ以下とすることにより容量ばらつきは小さくなる。
【００２０】
また、電極３の厚みｔ１は、８〜３０μｍであることが望ましい。これは、厚みが８μｍよりも薄いと、均一な電極形成が難しく、その結果、導通不良が発生しやすく、また、厚みが３０μｍよりも厚いと厚みばらつきが大きくなるといった問題が発生しやすい。
【００２１】
さらに、電極３の厚みｔ１の高誘電体層１ｂの厚みｔ２に対する比率（ｔ１／ｔ２）が０．０２〜０．２であることが望ましい。これはこの比率が０．２よりも大きいと電極ばらつきによる高誘電率層の厚みばらつきが大きくなりやすくなるためである。また、０．０２未満の電極は電極形成が難しく、導通不良が発生しやすいためである。
【００２２】
また、絶縁基板１を構成する各セラミック絶縁層１ａ，１ｂ，１ｃは、１０５０℃以下の低温焼成可能なセラミックスによって形成され、その結果、配線回路層２および電極３が、Ｃｕ、Ａｌ、Ａｇの群から選ばれる少なくとも１種の電気抵抗率が８μΩ・ｃｍ以下の低抵抗金属を含有することが望ましい。このような低抵抗金属によって電極を形成することによってコンデンサ部のインピーダンスを低下させることができる。
【００２３】
（ガラスセラミックス）
かかるセラミック絶縁層を形成する低温焼成セラミックスとしては、特にガラス、あるいはガラスとフィラーとの混合物からなる、いわゆるガラスセラミック焼結体が好適である。
【００２４】
このガラスセラミック焼結体は、ガラス成分と無機フィラー成分により構成される。まず、ガラス成分としては、公知の高熱膨張性のガラスが使用でき、例えばリチウム珪酸系ガラス、ＰｂＯ系ガラス、ＢａＯ系ガラス、ＺｎＯ系ガラス等を使用することができる。
【００２５】
リチウム珪酸系ガラスとしては、Ｌｉ₂Ｏを５〜３０重量％、特に５〜２０重量％の割合で含有するものであり、焼成後に高熱膨張係数を有するリチウム珪酸を析出するものが好適に使用される。また、上記リチウム珪酸ガラスとしては、Ｌｉ₂Ｏ以外にＳｉＯ₂を必須の成分として含むが、ＳｉＯ₂はガラス全量中、６０〜８５重量％の割合で存在し、ＳｉＯ₂とＬｉ₂Ｏとの合量がガラス全量中、６５〜９５重量％であることがリチウム珪酸結晶を析出させる上で望ましい。
【００２６】
また、これらの成分以外に、Ａｌ₂Ｏ₃、ＭｇＯ、ＴｉＯ₂、Ｂ₂Ｏ₃、Ｎａ₂Ｏ、Ｋ₂Ｏ、Ｐ₂Ｏ₅、ＺｎＯ、Ｆなどが配合されていてもよい。なお、リチウム珪酸ガラス中には、Ｂ₂Ｏ₃は１重量％以下であることが望ましい。
【００２７】
ＰｂＯ系ガラスとしては、ＰｂＯを主成分とし、さらにＢ₂Ｏ₃、ＳｉＯ₂のうち少なくとも一成分を含有するものであり、焼成後にＰｂＳｉＯ₃、ＰｂＺｎＳｉＯ₄などの高熱膨張の結晶相が析出するものが好適に使用される。とりわけＰｂＯ（６５〜８５重量％）−Ｂ₂Ｏ₃（５〜１５重量％）−ＺｎＯ（６〜２０重量％）−ＳｉＯ₂（０．５〜５重量％）−ＢａＯ（０〜５重量％）から成る結晶性ガラスや、ＰｂＯ（５０〜６０重量％）−ＳｉＯ₂（３５〜５０重量％）−Ａｌ₂Ｏ₃（１〜９重量％）から成る結晶性ガラスが望ましい。
【００２８】
さらに、ＺｎＯ系ガラスとしては、ＺｎＯを１０重量％以上含有するものであり、焼成後にＺｎＯ・Ａｌ₂Ｏ₃、ＺｎＯ・ｎＢ₂Ｏ₃などの高熱膨張の結晶相が析出するものが好適に使用される。ＺｎＯ成分以外に、ＳｉＯ₂（６０重量％以下）、Ａｌ₂Ｏ₃（６０重量％以下）、Ｂ₂Ｏ₃（３０重量％以下）、Ｐ₂Ｏ₅（５０重量％以下）、アルカリ土類酸化物（２０重量％以下）、Ｂｉ₂Ｏ₃（３０重量％以下）などが配合されていてもよい。とりわけＺｎＯ：１０〜５０重量％−Ａｌ₂Ｏ₃：１０〜３０重量％−ＳｉＯ₂：３０〜６０重量％から成る結晶性ガラスやＺｎＯ：１０〜５０重量％−ＳｉＯ₂：５〜４０重量％−Ａｌ₂Ｏ₃：０〜１５重量％−ＢａＯ：０〜６０重量％−ＭｇＯ：０〜３５重量％から成る結晶性ガラスが望ましい。
【００２９】
ＢａＯ系ガラスとしては、ＢａＯを５重量％以上含有し、非晶質ガラス、または焼成後にＢａＯ・２ＳｉＯ₂、ＢａＡｌ₂Ｓｉ₂Ｏ₈、ＢａＢ₂Ｓｉ₂Ｏ₈などの結晶相を析出する結晶化ガラスが採用される。ＢａＯ以外の成分をしてＳｉＯ₂、Ａｌ₂Ｏ₃、Ｂ₂Ｏ₃、Ｐ₂Ｏ₅、アルカリ土類金属酸化物、アルカリ金属酸化物、ＺｒＯ₂などを含む場合もある。とりわけ、ＳｉＯ₂を２５〜６０重量％、ＢａＯを５〜６０重量％、およびＺｒ化合物をＺｒＯ₂換算で０．１〜３０重量％の割合で含有するものが好適に使用される。
【００３０】
さらに、上記ガラスの屈伏点は、４００〜８００℃、特に４００〜７００℃であることが望ましい。これは、ガラスおよびフィラーからなる混合物を成形する場合、有機樹脂などの成形用バインダーを添加するが、このバインダーを効率的に除去するとともに、絶縁基体と同時に焼成されるメタライズと焼成条件のマッチングを図るために必要であり、屈伏点が４００℃より低いと、ガラスが低い温度で焼結を開始するため、例えば、Ａｇ、Ｃｕなどの焼結温度が６００〜８００℃のメタライズとの同時焼成ができず、また成形体の緻密化が低温で開始するためにバインダーは分解揮発できなくなり、バインダー成分が残留し特性に影響を及ぼす結果になるためである。一方、屈伏点が８００℃より高いと、ガラス量を多くしないと焼結しにくくなり、相対的に高価なガラスの使用量が増加するため、コスト削減の妨げとなる。
【００３１】
一方、コンデンサ内蔵多層配線基板を構成する高誘電率層、および低誘電率層は、無機フィラー成分を選択することにより、所定の誘電率への調整が可能である。用いるフィラーとしては、これに限定するものではないが、例えば、ＢａＴｉＯ₃ （ε＝１３０００）
ＣａＴｉＯ₃ （ε＝１８０）
Ｌａ₂Ｔｉ₂Ｏ₇（ε＝４５）
ＳｒＴｉＯ₃ （ε＝３００）
ＴｉＯ₂ （ε＝８０）
ＺｒＯ₂ （ε＝３０）
ＳｉＯ₂ （ε＝４）
２ＭｇＯ・ＳｉＯ₂ （ε＝８）
等が挙げられ、これらを単一または組み合わせて用いる。
【００３２】
上記のガラス成分およびフィラー成分は、ガラス成分：５０〜６５体積％と、フィラー成分：３５〜５０体積％の割合で調合する。これは、ガラス成分が５０体積％よりも少なく、フィラー成分が５０体積％よりも多いと、銅と同時焼成可能な温度域において良好な緻密体が得られず、ガラス成分が６５体積％よりも多く、フィラー成分が３５体積％よりも少ない場合、焼結体としての誘電率を高めることが難しくなるためである。
【００３３】
（作製方法）
本発明であるコンデンサ内蔵多層配線基板の製造方法としては、高誘電率層、低誘電率層ともに、まず、上述したような、所定の比率で調合したガラス成分とフィラー成分の混合物に、適当な有機樹脂バインダーを添加した後、従来周知のドクターブレード法やリップコーター法等のキャスト法により、所定の厚みの高誘電率グリーンシートおよび低誘電率グリーンシートを成形する。
【００３４】
そして、配線回路層として、適当な金属粉末に有機バインダー、溶剤、可塑剤を添加混合して得た金属ペーストを前記グリーンシートに周知のスクリーン印刷法により、所定の回路パターンおよび電極パターンに印刷塗布する。また、場合によっては、前記グリーンシートに適当な打ち抜き加工を行いスルーホールを形成し、このホール内にもメタライズペーストを充填する。
【００３５】
その後、上記加工を施したグリーンシートを積層を適当な密着液を用いて積層し、得られた積層体を所定の条件で焼成する。バインダーの除去は１００〜７５０℃の水蒸気を含有する窒素雰囲気中で行われ、成形体の収縮開始温度は７００〜８５０℃程度であることが望ましく、かかる収縮開始温度がこれより低いとバインダーの除去が困難となるため、成形体中の結晶化ガラスの特性、特に屈伏点を制御することが必要となる。
【００３６】
ガラスセラミック体の焼結は、８５０〜１０５０℃の酸化性雰囲気または非酸化性雰囲気中で行われ、これにより相対密度９０％以上まで緻密化される。この時の焼成温度が８５０℃より低いと緻密化することができず、１０５０℃を超えると配線回路層との同時焼成でメタライズ層が溶融してしまう。本発明の多層配線基板は、配線導体として銅を用いるため非酸化性雰囲気中で焼成する。
【００３７】
本発明の製造方法における大きな特徴は、高誘電率ガラスセラミックグリーンシートの初期弾性率を、低誘電率ガラスセラミックグリーンシートの初期弾性率より大きくすることにより、電極の厚みばらつき、加圧密着時の圧力ばらつきを低誘電率層で吸収させ、高誘電率層の厚み変化を抑制することができる。これによって、高誘電体層の両側に形成されている一対の電極を低誘電率層側に偏在させることができる。
【００３８】
尚、セラミックグリーンシートの変形挙動としては、変形初期では弾性変形が支配的であり、変形後期では塑性変形が支配的となるため、内部電極の偏在量を制御するためには、一般に用いられる強度ではなく、初期弾性率を目安とすることが望ましい。
【００３９】
グリーンシートの初期弾性率を上げるには、バインダー量を増やす、可塑剤量を減らす、バインダーの重合度を上げる、バインダーの極性基を増やす、等の手法が挙げられる。これらの調整により、グリーンシートの初期弾性率のみならず、グリーンシートの成型性、加工性、収縮特性などが変化するため、必要に応じて調整を組み合わせる必要がある。
【００４０】
このうち、バインダー量の調整では、バインダー量が多くなるとグリーンシートへの密着液の塗布が困難となり、少なくなるとグリーンシートの成型時にクラックが発生しやすくなることに注意を要する。また、可塑剤量の調整では、可塑剤量が多くなると、グリーンシートに粘着性が生じ、少なくなるとグリーンシートが脆くなり剥離性が悪くなることに注意を要する。また、バインダーの重合度、官能基を変更する際には、焼成時の熱分解性に特に注意を要する。
【００４１】
【実施例】
高誘電率層および低誘電率層を形成するガラスセラミック組成物として、ＳｉＯ₂：４１重量％−ＢａＯ：３７重量％−Ｂ₂Ｏ₃：１０重量％−Ａｌ₂Ｏ₃：７重量％−ＣａＯ：５重量％から成るガラス（屈伏点７００℃、Ｐｂ量５０×１０^-6以下）および、フィラーを表１に示す割合にて、秤量調合し、溶剤を加えてボールミルを用いて粉砕混合した後、有機バインダー、可塑剤を加えて重分混合させてスラリーを作製し、ドクターブレード法により、高誘電率グリーンシート、および低誘電率グリーンシートを作製した。
【００４２】
尚、低誘電率グリーンシートの厚みは５００μｍとし、高誘電率グリーンシートの厚みは、２４μｍ、４８μｍ、７０μｍの３条件とした。また、可塑剤としては公知のジブチルフタレート（ＤＢＰ）を用い、添加量を表２〜４に示すように２〜５重量％の範囲で添加した。
【００４３】
得られた全てのグリーンシートについて、１００ｍｍ／ｍｉｎにて引張り試験を行い、伸び１ｍｍにおける応力を初期弾性率Ｇとして測定し、その結果を表２〜表４に示した。
【００４４】
本実施例では、高誘電率グリーンシート、および低誘電率グリーンシートの初期弾性率をそれぞれＧ１、Ｇ２とし、（Ｇ１／Ｇ２）の値を表２〜４に示す。尚、低誘電率グリーンシートの初期弾性率Ｇ２は０．０２４ｋｇｆ／ｍｍ²であり、表２、表３、表４は、高誘電率グリーンシートの厚みがそれぞれ２４μｍ、４８μｍ、７０μｍの場合である。
【００４５】
得られた低誘電率グリーンシート２枚にそれぞれ１．４ｍｍ×４ｍｍ、および２．０ｍｍ×４．０ｍｍの銅電極パターンおよび引き出し線パターンをプリントし、有機溶剤を主成分とする密着液を塗布後、一対の電極の重なりが１．４ｍｍ×１．４ｍｍとなる位置にて高誘電率グリーンシートを間に挟み加圧積層した。得られた積層体は、端面の電極引き出し部に銅ペーストを塗布後、焼成した。焼成は、７００℃において水蒸気を含有する窒素雰囲気中で脱バインダー後、９１０℃において窒素雰囲気中で焼成を行った。
【００４６】
得られた焼結体は、面積１．４２ｍｍ²〜１．４４ｍｍ²および電極厚みが１０μｍのコンデンサを内蔵し、図１に示したようなスルーホール導体により該コンデンサの３．２ＧＨｚにおける容量を測定した。尚、測定は２０サンプルについて行い、最大値と最小値の差を容量レンジとし、（容量レンジ／容量平均×１００）を容量ばらつきとする。
【００４７】
また、測定後の焼結体をエポキシ樹脂にて埋め込み、切断、研磨後、断面を顕微鏡により、電極の偏在量を測定した。尚、ここでいう電極の偏在量５ａ，５ｂは、電極が形成されていない高誘電率層と低誘電率層の界面を基準とし、１サンプルにつき、高誘電率側、低誘電率側それぞれ１０点測定し、それぞれの平均値を偏在量とした。表２〜４には、高誘電率層側の偏在率として（高誘電率層側の偏在量／電極厚み×１００）の値を示す。
【００４８】
【表１】

【００４９】
【表２】

【００５０】
【表３】

【００５１】
【表４】

【００５２】
表２〜４の結果より、グリーンシート中の可塑剤量が少なくなるほど初期弾性率は大きくなり、コンデンサを形成する電極の高誘電率層側の厚みは小さくなり、容量ばらつきは小さくなることが確認された。また、高誘電率層の厚みが小さいほど、容量ばらつきが小さくなる傾向が見られるものの、最も厚い７０μｍにおいても、Ｇ１／Ｇ２が１以上の場合、ばらつきは１０％以下となることが確認された。
【００５３】
以上より、容量ばらつきを小さくするためには、高誘電率層の初期弾性率を低誘電率層の初期弾性率より大きくして、電極の高誘電率側への偏在率を小さくするほどよく、４０％以下、特に３０％以下、さらには２０％以下で良好な特性を示した。また、高誘電率層の厚みが５０μｍ以下で特にばらつきの改善が見られた。
【００５４】
【発明の効果】
以上詳述する通り、本発明によれば、内蔵されたコンデンサの電極が低誘電率層側に偏在させることによってコンデンサの容量のばらつきを小さくすることができる。これによって、高精度なコンデンサを内蔵した多層配線基板を提供することができ、従来、外部回路基板に実装されていたコンデンサが不要となるため、外部回路基板の小型化、および実装コストの削減に有効であり、急速に普及しつつある携帯用電子機器の小型化に寄与することができる。
【００５５】
【図面の簡単な説明】
【図１】本発明の製造方法で作製された多層配線基板における一実施例を説明するための概略断面図である。
【図２】図１におけるコンデンサ部の要部拡大断面図である。
【符号の説明】
１絶縁基板
１ａ低誘電率層
１ｂ高誘電率層
１ｃ低誘電率層
２配線回路層
３電極
５ａ電極の低誘電率層側への偏在量
５ｂ電極の高誘電率層側への偏在量[0001]
BACKGROUND OF THE INVENTION
The present invention provides a multilayer wiring board comprising a built-in capacitor, a method for manufacturing a multilayer wiring board with a reduced capacity variation of the capacitor.
[0002]
[Prior art]
Conventionally, a multilayer wiring board has a structure in which a wiring circuit layer is disposed on or inside an insulating substrate in which insulating layers are laminated in multiple layers. A typical example is a package for housing a semiconductor element such as an LSI. It is done. As such a package, an insulating layer made of a ceramic such as alumina is frequently used, and more recently, a glass ceramic sintered body that can be simultaneously fired with copper metallization is used as an insulating substrate. Yes.
[0003]
Glass ceramics are produced by mixing, molding, and firing a glass component or a glass component and an inorganic filler component. By selecting the inorganic filler component, physical properties such as dielectric constant and thermal expansion coefficient are finely controlled. It is possible.
[0004]
On the other hand, with the rapid spread of portable information terminals such as portable electronic devices and notebook personal computers, there is a strong demand for miniaturization of built-in electronic components. As an example, a switching circuit and a power amplifier circuit of a cellular phone are configured by a plurality of resistors and capacitors, and conventionally, these elements are individually installed on an electric circuit board, thereby reducing the size and manufacturing cost. It was an obstacle. Therefore, a ceramic wiring board has been proposed in which a high dielectric constant layer is provided between low dielectric constant layers and a capacitor formed by such a high dielectric constant layer is incorporated. By using the multilayer wiring board with a built-in capacitor, the number of capacitors mounted on the external circuit board can be reduced, and the entire circuit board can be downsized.
[0005]
[Problems to be solved by the invention]
However, conventional capacitors that are individually installed on the external circuit board have small variations in characteristics because the capacitance of each element can be adjusted. Even with the built-in capacitor, it was difficult to form a highly accurate capacitor with large variations in capacitance.
[0006]
The causes of the capacitance variation of the capacitors built in such a wiring board include the variation of the dielectric constant of the high dielectric constant layer, the variation of the thickness of the high dielectric constant layer, and the variation of the electrode area for forming the capacitor.
[0007]
Among these, the variation in the dielectric constant depends on the preparation accuracy of the raw material of the high dielectric constant layer, and the variation in the electrode area depends on the accuracy of the firing conditions that influence the printing accuracy of the electrode on the green sheet and the shrinkage rate during firing. Dependent. In addition, the variation in the thickness of the high dielectric constant layer depends on the accuracy of the green sheet thickness to the accuracy at the time of forming the green sheet, and one of them depends on the accuracy of the equipment of the forming apparatus. It is considered that the variation in capacitance can be eliminated by increasing these precisions.
[0008]
However, it has been found that even if all of these factors are eliminated, capacity variation still occurs. As a result of examining the factors, it was found that the thickness of the high dielectric constant layer varies depending on the position of the electrode when the green sheets of the high dielectric constant layer and the low dielectric constant layer are laminated and integrated. .
[0009]
The present invention is to provide a method of manufacturing a multilayer wiring board having a built-in capacitor with reduced variations in the capacitance by reducing the thickness variation of the high dielectric constant layer due to variations in the position of the electrode as described above It is intended.
[0010]
[Means for Solving the Problems]
As a result of various studies on the above problems, the present inventors have formed a laminate of a low dielectric constant layer and a high dielectric constant layer, and both interfaces of the high dielectric constant layer with the low dielectric constant layer. In the multilayer wiring board in which the electrodes are respectively disposed, the thickness of the portion located on the low dielectric constant layer side of the electrode is larger than the thickness of the portion located on the high dielectric constant layer side, It has been found that the thickness variation of the high dielectric constant layer can be reduced .
[0014]
Manufacturing process how a multilayer wiring board of the present invention, for forming a process of forming a plurality of green sheets, an electrode pattern of a portion of the green sheet guide paste deposited out of the green sheet of said plurality of When, subsequently, the steps of the product layer the plurality of green sheets, there is the plurality of green sheets and a step of firing the laminated body are laminated, as the plurality of green sheets, the relative In addition, a first green sheet having a high dielectric constant and a large initial elastic modulus and a second green sheet having a relatively low dielectric constant and a small initial elastic modulus are used, and a pair of the electrode patterns is the first green sheet. The first and second green sheets are opposed to each other via a green sheet, and the first green sheet is sandwiched between the pair of second green sheets via the pair of electrode patterns. It is characterized in stacking a serial second green sheet.
[0015]
In this way, by making the initial elastic modulus of the high dielectric constant first green sheet larger than the initial elastic modulus of the low dielectric constant second green sheet, the high dielectric constant first green sheet and the low dielectric constant are reduced. when firing the stacked crimped in between the second green sheet and the electrode pattern rate, unevenly distributed electrode at the interface between the high dielectric constant layer and the low dielectric constant layer on the low dielectric constant layer side Can be formed . The thickness variation of the electrodes, and pressure variations in laminated is absorbed by the second green sheet of a low dielectric constant Runode, since it is possible to reduce the thickness variation of the high dielectric constant layer of the capacitor portion, the capacitance The variation of can be reduced.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a schematic sectional view showing an example of a multilayer wiring board with a built-in capacitor produced by the production method of the present invention . According to the multi-layer wiring board are shown in Figure 1, the insulating substrate 1 is a ceramic insulating layer 1a, 1b, 1c is made of structural laminated multilayer, a surface and / or the wiring circuit layer on the insulating substrate 1 2 is disposed. Of the insulating substrate 1, the ceramic insulating layer 1b is formed of a high dielectric constant layer, the ceramic insulating layers 1a and 1c are formed of a low dielectric constant layer, and the low dielectric constant layers 1a and 1c of the high dielectric constant layer 1b the interfacial capacitor portion electrodes 3 is formed is formed. The electrode 3 is a Rukoto is connected to the wiring circuit layer 2 of the wiring substrate surface via through holes or the like conductor 4 formed on the insulating substrate 1, a predetermined electrostatic capacitance between the wiring layer 2-2 Can be taken out.
[0017]
As shown in the enlarged cross-sectional view of the main part of the capacitor part in FIG. 2, the thickness 5a of the part located on the low dielectric constant layer 1a, 1c side of the electrode 3 is larger than the thickness 5b of the part located on the high dielectric constant layer 1b side. Is also a big feature. In this way, by setting 5a> 5b, the variation in capacitance due to the variation in the thickness of the high dielectric constant layer 1b sandwiched between the

electrodes

3 and 3 is obtained by absorbing the variation in the thickness of the electrode with the low dielectric constant layer. Can be reduced. In particular, the ratio of 5b / (5a + 5b) is preferably less than 0.5, particularly 0.4 or less, 0.3 or less, and further 0.2 or less.
[0018]
In addition, since the maximum required value of the capacity of the built-in capacitor is about 40 pF and the electrode area of the capacitor is desirably 4 mm ² or less, the relative dielectric constant at 3.2 GHz of the high dielectric constant layer forming the capacitor is It is desirable that it is 14-24, especially 16-20. This is because when the relative dielectric constant is lower than 14, in order to increase the capacity, the high dielectric constant layer needs to be 20 μm or less, and it is difficult to form the green sheet. On the other hand, when the relative dielectric constant is higher than 24, in order to reduce the capacity, when the high dielectric constant layer is thickened, the thickness variation of the green sheet tends to increase, and when the electrode is reduced, the influence of the printing variation of the electrode tends to increase. Because.
[0019]
Note that, by setting the thickness of the high dielectric constant layer to 20 to 70 μm, an arbitrary capacitance of 40 pF or less can be set. Desirably, the capacitance variation is reduced by setting the thickness to 50 μm or less.
[0020]
Further, the thickness t1 of the electrode 3 is desirably 8 to 30 μm. If the thickness is less than 8 μm, it is difficult to form a uniform electrode. As a result, poor conduction is likely to occur, and if the thickness is greater than 30 μm, the thickness variation tends to increase.
[0021]
Furthermore, the ratio (t1 / t2) of the thickness t1 of the electrode 3 to the thickness t2 of the high dielectric layer 1b is preferably 0.02 to 0.2. This is because if this ratio is greater than 0.2, the thickness variation of the high dielectric constant layer due to electrode variation tends to increase. Moreover, it is because an electrode less than 0.02 is difficult to form an electrode, and poor conduction is likely to occur.
[0022]
Further, the ceramic insulating layers 1a, 1b, and 1c constituting the insulating substrate 1 are formed of ceramic that can be fired at a low temperature of 1050 ° C. or lower. As a result, the wiring circuit layer 2 and the electrode 3 are made of Cu, Al, or Ag. It is desirable to contain a low resistance metal having an electrical resistivity of 8 μΩ · cm or less selected from the group. By forming the electrode with such a low resistance metal, the impedance of the capacitor portion can be lowered.
[0023]
(Glass ceramics)
As the low-temperature fired ceramic for forming such a ceramic insulating layer, a so-called glass ceramic sintered body made of glass or a mixture of glass and filler is particularly suitable.
[0024]
This glass ceramic sintered body is composed of a glass component and an inorganic filler component. First, as the glass component, known high thermal expansion glass can be used, and for example, lithium silicate glass, PbO glass, BaO glass, ZnO glass and the like can be used.
[0025]
As the lithium silicate glass, a glass containing Li ₂ O in a proportion of 5 to 30% by weight, particularly 5 to 20% by weight, and depositing lithium silicate having a high thermal expansion coefficient after firing is suitably used. The Furthermore, as the lithium silicate glass, including SiO ₂ as an essential component in addition to Li ₂ O, SiO ₂ is in the glass the total amount, present in a proportion of 60 to 85% by weight, of SiO ₂ and Li ₂ O The total amount is preferably 65 to 95% by weight based on the total amount of glass in order to precipitate lithium silicate crystals.
[0026]
In addition to these components, Al ₂ O ₃ , MgO, TiO ₂ , B ₂ O ₃ , Na ₂ O, K ₂ O, P ₂ O ₅ , ZnO, F, etc. may be blended. In the lithium silicate glass, B ₂ O ₃ is desirably 1% by weight or less.
[0027]
PbO-based glass is mainly composed of PbO and further contains at least one component of B ₂ O ₃ and SiO ₂ , and a crystal phase having high thermal expansion such as PbSiO ₃ and PbZnSiO ₄ is precipitated after firing. Are preferably used. In particular, PbO (65 to 85% by weight) -B ₂ O ₃ (5 to 15% by weight) -ZnO (6 to 20% by weight) -SiO ₂ (0.5 to 5% by weight) -BaO (0 to 5% by weight) ) crystalline glass or made of, PbO (50-60 wt%) - SiO ₂ (35 to 50 wt%) - Al ₂ O ₃ (crystallizable glass consisting 1-9 wt%) is desirable.
[0028]
Further, as the ZnO-based glass, which contains ZnO 10 wt% or more, ZnO · Al ₂ O _3, is suitably used the crystal phase of the high thermal expansion, such as ZnO · nB ₂ O ₃ is deposited after firing Is done. In addition to the ZnO component, SiO ₂ (60 wt% or less), Al ₂ O ₃ (60 wt% or less), B ₂ O ₃ (30 wt% or less), P ₂ O ₅ (50 wt% or less), alkaline earth An oxide (20% by weight or less), Bi ₂ O ₃ (30% by weight or less), or the like may be blended. Especially ZnO: 10 to 50 wt% -Al ₂ O _3: 10 to 30 wt% -SiO _2: 30 to 60 crystalline glass or ZnO consisting wt%: 10-50 wt% -SiO _2: 5 to 40 wt% -Al ₂ O _3: 0~15 wt% -BaO: 0 to 60 wt% -MgO: 0 to 35 crystallizable glass consisting by weight% is desirable.
[0029]
The BaO-based glass, crystallization containing BaO 5% by weight or more, the precipitated crystal phase such as an amorphous glass or BaO · 2SiO ₂ after _{_{_{firing, BaAl 2 Si 2 O 8,}}} , BaB 2 Si 2 O 8 Glass is adopted. SiO _2, Al ₂ O ₃ with the components other than _{_{BaO, B 2 O 3, P}} 2 O 5, alkaline earth metal oxides, alkali metal oxides, which may include such ZrO _2. In particular, those containing SiO _{2 in an amount} of 25 to 60% by weight, BaO in an amount of 5 to 60% by weight, and a Zr compound in a proportion of 0.1 to 30% by weight in terms of ZrO ₂ are preferably used.
[0030]
Furthermore, it is desirable that the yield point of the glass is 400 to 800 ° C, particularly 400 to 700 ° C. This is because when molding a mixture consisting of glass and filler, a molding binder such as an organic resin is added, but this binder is removed efficiently, and the metallization that is fired at the same time as the insulating substrate is matched with the firing conditions. Necessary for the purpose, and when the yield point is lower than 400 ° C., the glass starts sintering at a low temperature. For example, co-firing with a metallization of Ag, Cu or the like with a sintering temperature of 600 to 800 ° C. This is because the binder cannot be decomposed and volatilized because densification of the molded body starts at a low temperature, and the binder component remains and affects the properties. On the other hand, if the yield point is higher than 800 ° C., it is difficult to sinter unless the amount of glass is increased, and the amount of relatively expensive glass used increases, which hinders cost reduction.
[0031]
On the other hand, the high dielectric constant layer of the capacitor built-in multilayer wiring board, and the low dielectric constant layer, by selecting the inorganic filler component, it is possible to adjust to a given dielectric constant. As the filler to be used, but not limited to, for example, BaTiO ₃ (ε = 13000)
CaTiO ₃ (ε = 180)
La ₂ Ti ₂ O ₇ (ε = 45)
SrTiO ₃ (ε = 300)
TiO ₂ (ε = 80)
ZrO ₂ (ε = 30)
SiO ₂ (ε = 4)
2MgO · SiO ₂ (ε = 8)
These are used singly or in combination.
[0032]
Said glass component and filler component are prepared in a ratio of glass component: 50 to 65% by volume and filler component: 35 to 50% by volume. This is because, when the glass component is less than 50% by volume and the filler component is more than 50% by volume, a good dense body cannot be obtained in the temperature range capable of co-firing with copper, and the glass component is less than 65% by volume. If the filler component is less than 35% by volume, it is difficult to increase the dielectric constant as a sintered body.
[0033]
(Production method)
As a method for manufacturing a multilayer wiring board with a built-in capacitor according to the present invention, both a high dielectric constant layer and a low dielectric constant layer are first suitable for a mixture of a glass component and a filler component prepared at a predetermined ratio as described above. After adding the organic resin binder, a high dielectric constant green sheet and a low dielectric constant green sheet having a predetermined thickness are formed by a conventionally known casting method such as a doctor blade method or a lip coater method.
[0034]
Then, as a wiring circuit layer, a metal paste obtained by adding and mixing an organic binder, a solvent, and a plasticizer to an appropriate metal powder is printed on a predetermined circuit pattern and electrode pattern by a well-known screen printing method on the green sheet. To do. In some cases, the green sheet is appropriately punched to form a through hole, and this hole is filled with a metallized paste.
[0035]
Thereafter, the green sheet subjected to the above processing is laminated using an appropriate adhesion liquid, and the obtained laminate is fired under predetermined conditions. The removal of the binder is performed in a nitrogen atmosphere containing water vapor at 100 to 750 ° C., and the shrinkage start temperature of the molded body is desirably about 700 to 850 ° C. If the shrinkage start temperature is lower than this, the removal of the binder is performed. Therefore, it is necessary to control the characteristics of the crystallized glass in the molded body, particularly the yield point.
[0036]
The sintering of the glass ceramic body is performed in an oxidizing atmosphere or a non-oxidizing atmosphere at 850 to 1050 ° C., thereby densifying the relative density to 90% or more. If the firing temperature at this time is lower than 850 ° C., it cannot be densified, and if it exceeds 1050 ° C., the metallized layer is melted by simultaneous firing with the wiring circuit layer. Since the multilayer wiring board of the present invention uses copper as a wiring conductor, it is fired in a non-oxidizing atmosphere.
[0037]
The major feature of the production method of the present invention is that the initial elastic modulus of the high dielectric constant glass ceramic green sheet is made larger than the initial elastic modulus of the low dielectric constant glass ceramic green sheet, so The pressure variation can be absorbed by the low dielectric constant layer, and the thickness change of the high dielectric constant layer can be suppressed. Thereby, a pair of electrodes formed on both sides of the high dielectric layer can be unevenly distributed on the low dielectric constant layer side.
[0038]
As for the deformation behavior of ceramic green sheets, elastic deformation is dominant in the early stage of deformation, and plastic deformation is dominant in the later stage of deformation. Therefore, in order to control the uneven distribution amount of the internal electrode, generally used strength is used. Instead, it is desirable to use the initial elastic modulus as a guide.
[0039]
In order to increase the initial elastic modulus of the green sheet, there are methods such as increasing the amount of binder, decreasing the amount of plasticizer, increasing the degree of polymerization of the binder, increasing the polar group of the binder, and the like. These adjustments change not only the initial elastic modulus of the green sheet, but also the green sheet moldability, processability, shrinkage characteristics, and the like, so adjustments need to be combined as necessary.
[0040]
Of these, when adjusting the amount of binder, it is difficult to apply the adhesion liquid to the green sheet when the amount of the binder is large, and when the amount is small, care should be taken that cracks are likely to occur when the green sheet is molded. In addition, when adjusting the amount of plasticizer, it should be noted that when the amount of plasticizer increases, the green sheet becomes sticky, and when it decreases, the green sheet becomes brittle and the peelability deteriorates. In addition, when changing the degree of polymerization of the binder and the functional group, special attention must be paid to the thermal decomposability during firing.
[0041]
【Example】
As a glass ceramic composition for forming a high dielectric constant layer and a low dielectric constant layer, SiO ₂ : 41 wt% -BaO: 37 wt% -B ₂ O ₃ : 10 wt% -Al ₂ O ₃ : 7 wt% -CaO : 5% by weight of glass (deflection point 700 ° C., Pb amount 50 × 10 ⁻⁶ or less) and filler were weighed and mixed in the proportions shown in Table 1, added with solvent and pulverized and mixed using a ball mill Then, an organic binder and a plasticizer were added and mixed thoroughly to prepare a slurry, and a high dielectric constant green sheet and a low dielectric constant green sheet were prepared by a doctor blade method.
[0042]
The thickness of the low dielectric constant green sheet was 500 μm, and the thickness of the high dielectric constant green sheet was three conditions of 24 μm, 48 μm, and 70 μm. Moreover, as a plasticizer, well-known dibutyl phthalate (DBP) was used, and the addition amount was added in 2 to 5 weight% as shown in Tables 2-4.
[0043]
All the obtained green sheets were subjected to a tensile test at 100 mm / min, and the stress at an elongation of 1 mm was measured as the initial elastic modulus G. The results are shown in Tables 2 to 4.
[0044]
In this example, the initial elastic moduli of the high dielectric constant green sheet and the low dielectric constant green sheet are G1 and G2, respectively, and the values of (G1 / G2) are shown in Tables 2 to 4. The initial elastic modulus G2 of the low dielectric constant green sheet is 0.024 kgf / mm ² , and Tables 2, 3, and 4 show the cases where the thickness of the high dielectric constant green sheet is 24 μm, 48 μm, and 70 μm, respectively. .
[0045]
After printing a copper electrode pattern and a lead line pattern of 1.4 mm × 4 mm and 2.0 mm × 4.0 mm respectively on the two low dielectric constant green sheets obtained, and after applying an adhesion liquid mainly composed of an organic solvent A high dielectric constant green sheet was sandwiched between the pair of electrodes at a position where the overlap of the electrodes was 1.4 mm × 1.4 mm, and pressure lamination was performed. The obtained laminated body was baked after applying a copper paste to the electrode lead portion on the end face. Baking was performed in a nitrogen atmosphere containing water vapor at 700 ° C., followed by baking in a nitrogen atmosphere at 910 ° C.
[0046]
The obtained sintered body has a built-in capacitor with an area of 1.42 mm ^{2 to} 1.44 mm ² and an electrode thickness of 10 μm, and the capacitance of the capacitor at 3.2 GHz is measured by using a through-hole conductor as shown in FIG. did. The measurement is performed on 20 samples, and the difference between the maximum value and the minimum value is defined as a capacity range, and (capacity range / capacity average × 100) is defined as capacity variation.
[0047]
Further, the sintered body after the measurement was embedded with an epoxy resin, cut and polished, and the cross-section of the sintered body was measured with a microscope. Here, the uneven distribution amounts 5a and 5b of the electrodes are 10 for each of the high dielectric constant side and the low dielectric constant side for each sample with reference to the interface between the high dielectric constant layer and the low dielectric constant layer where no electrode is formed. The points were measured, and the average value of each was defined as the uneven distribution amount. Tables 2 to 4 show the value of (the uneven distribution amount on the high dielectric constant layer side / electrode thickness × 100) as the uneven distribution ratio on the high dielectric constant layer side.
[0048]
[Table 1]

[0049]
[Table 2]

[0050]
[Table 3]

[0051]
[Table 4]

[0052]
From the results of Tables 2 to 4, it is confirmed that the smaller the amount of plasticizer in the green sheet, the larger the initial elastic modulus, the smaller the thickness of the high dielectric constant layer side of the electrode forming the capacitor, and the smaller the capacitance variation. It was done. Further, although the capacitance variation tends to decrease as the thickness of the high dielectric constant layer decreases, it was confirmed that even when G1 / G2 is 1 or more even at the thickest 70 μm, the variation is 10% or less. .
[0053]
From the above, in order to reduce the capacity variation, the better the initial elastic modulus of the high dielectric constant layer is greater than the initial elastic modulus of the low dielectric constant layer to reduce the uneven distribution ratio to a high dielectric constant side electrode 40% or less, particularly 30% or less, and even 20% or less, showed good characteristics. In addition, when the thickness of the high dielectric constant layer was 50 μm or less, the variation was particularly improved.
[0054]
【The invention's effect】
As described in detail above, according to the present invention, the capacitance variation of the capacitor can be reduced by causing the electrode of the built-in capacitor to be unevenly distributed on the low dielectric constant layer side. As a result, it is possible to provide a multilayer wiring board with a built-in high-accuracy capacitor, which eliminates the need for a capacitor that was previously mounted on an external circuit board, thereby reducing the size of the external circuit board and reducing the mounting cost. It is effective and can contribute to miniaturization of portable electronic devices that are rapidly spreading.
[0055]
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view for explaining one embodiment of a multilayer wiring board manufactured by the manufacturing method of the present invention.
Is an enlarged sectional view of a capacitor portion in FIG. 1;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Insulation board | substrate 1a Low dielectric constant layer 1b High dielectric constant layer 1c Low dielectric constant layer 2 Wiring circuit layer 3 Electrode 5a The uneven distribution amount of the electrode to the low dielectric constant layer side 5b The uneven distribution amount of the electrode to the high dielectric constant layer side

Claims

Producing a plurality of green sheets;
Forming an electrode pattern portion of the green sheet guide paste of the plurality of green sheets by adhering,
Thereafter, the steps of the product layer the plurality of green sheets,
In the method of manufacturing a multilayer wiring board comprising a step of firing a laminate in which the plurality of green sheets are laminated,
As the plurality of green sheets, a first green sheet having a relatively high dielectric constant and a large initial elastic modulus and a second green sheet having a relatively low dielectric constant and a small initial elastic modulus are used,
The pair of electrode patterns are opposed to each other via the first green sheet, and the first green sheet is sandwiched between the pair of second green sheets via the pair of electrode patterns. A method of manufacturing a multilayer wiring board, wherein the first and second green sheets are laminated .

Before Symbol electrode pattern, Cu, Al, at least one of claims 1 method for manufacturing a multilayer wiring board, wherein a formed of a conductor paste containing a metal selected from the group of Ag.