JP4506460B2 - Method for manufacturing organic electroluminescence device and electronic device - Google Patents

Method for manufacturing organic electroluminescence device and electronic device Download PDF

Info

Publication number
JP4506460B2
JP4506460B2 JP2004379201A JP2004379201A JP4506460B2 JP 4506460 B2 JP4506460 B2 JP 4506460B2 JP 2004379201 A JP2004379201 A JP 2004379201A JP 2004379201 A JP2004379201 A JP 2004379201A JP 4506460 B2 JP4506460 B2 JP 4506460B2
Authority
JP
Japan
Prior art keywords
insulating layer
manufacturing
forming
organic
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004379201A
Other languages
Japanese (ja)
Other versions
JP2006185789A (en
Inventor
周史 小枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004379201A priority Critical patent/JP4506460B2/en
Publication of JP2006185789A publication Critical patent/JP2006185789A/en
Application granted granted Critical
Publication of JP4506460B2 publication Critical patent/JP4506460B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electroluminescent Light Sources (AREA)

Description

本発明は、デバイスの製造方法、デバイス、有機エレクトロルミネッセンス装置の製造方法及び有機エレクトロルミネッセンス装置および電子機器に関する。
The present invention relates to a device manufacturing method, a device, an organic electroluminescent device manufacturing method, an organic electroluminescent device, and an electronic apparatus .

電子回路または集積回路などに使われる導電パターンを有するデバイスの製造には、スパッタリング法または真空蒸着法等が用いられている。これらの方法では、配線基板の表面に、Al,Cu等の金属導電材料を成膜した後、配線基板をフォトリソグラフィ法により、予め導電膜を形成した基板上にレジスト等の感光材を塗布する。そして、回路パターンが形成されたマスクを介して光を照射した後、現像を行い、レジストパターンに応じて導電膜をエッチングすることで薄膜の導電パターンを形成するものである。
このような方法で形成された導電パターンは、電気光学装置として、例えば、有機エレクトロルミネッセンス(以下、ELと称する。)表示パネルにも適用されている(例えば、特許文献1参照)。
For manufacturing a device having a conductive pattern used in an electronic circuit or an integrated circuit, a sputtering method, a vacuum deposition method, or the like is used. In these methods, after a metal conductive material such as Al or Cu is formed on the surface of the wiring board, a photosensitive material such as a resist is applied on the board on which the conductive film has been previously formed by photolithography. . And after irradiating light through the mask in which the circuit pattern was formed, it develops and etches a conductive film according to a resist pattern, and forms a conductive pattern of a thin film.
The conductive pattern formed by such a method is also applied to, for example, an organic electroluminescence (hereinafter referred to as EL) display panel as an electro-optical device (see, for example, Patent Document 1).

この特許文献1に記載の有機EL表示パネルは、画素スイッチング回路としてTFTを有するTFT駆動基板を備えており、このTFT駆動基板は透明基板を基本構成としている。この透明基板の一方の面には、TFT,走査線、信号線等の配線(導電パターン)、その他の電気素子等が形成されている。
また、インクジェット法を用いて金属微粒子を厚く積むことにより金属配線を形成する方法が提案されている(例えば、非特許文献1参照。)。このように、インクジェット法を用いた場合、抵抗を下げるために金属微粒子を高温で焼成することによって、良好な導電性を有する金属配線を得ている。
特開2003−347048号公報 「日経 エレクトロニクス」、2004年1月16日、p.102
The organic EL display panel described in Patent Document 1 includes a TFT drive substrate having a TFT as a pixel switching circuit, and the TFT drive substrate has a transparent substrate as a basic configuration. On one surface of the transparent substrate, TFTs, scanning lines, signal lines and other wiring (conductive patterns), other electric elements, and the like are formed.
In addition, a method of forming metal wiring by thickly depositing metal fine particles using an ink jet method has been proposed (see, for example, Non-Patent Document 1). As described above, when the ink jet method is used, the metal fine particles are baked at a high temperature in order to reduce the resistance, thereby obtaining a metal wiring having good conductivity.
Japanese Patent Laid-Open No. 2003-347048 “Nikkei Electronics”, January 16, 2004, p. 102

ところで、有機EL表示パネルに設けられた有機EL素子は電流駆動であり、特に大画面では高輝度な画像を得るために、大容量の電流を流す必要が生じる。しかしながら、上記のスパッタリング法等によりAl,Cu等の導電パターンが形成されたデバイスや有機EL素子に、大容量の電流を流すと、上記の膜厚では導電パターンに大きな負荷がかかり、破損,損傷してしまうおそれがあり、充分な電流を供給することは困難である。また、インクジェット法では、抵抗を下げるために金属微粒子を高温で焼成しなければならないが、TFT素子等の半導体素子の耐熱性から焼成温度を高温にするのは困難である。   By the way, the organic EL element provided in the organic EL display panel is current-driven, and it is necessary to flow a large amount of current in order to obtain a high-luminance image particularly on a large screen. However, if a large amount of current is applied to a device or organic EL element in which a conductive pattern such as Al or Cu is formed by the sputtering method or the like, a large load is applied to the conductive pattern at the above film thickness, resulting in breakage or damage. Therefore, it is difficult to supply a sufficient current. In the ink jet method, the metal fine particles must be fired at a high temperature in order to reduce the resistance. However, it is difficult to raise the firing temperature due to the heat resistance of a semiconductor element such as a TFT element.

本発明は、上記の課題を解決するためになされたものであって、大容量の電流を流すのに充分な厚みを確保することができるデバイスの製造方法、デバイス、有機エレクトロルミネッセンス装置の製造方法、さらには有機エレクトロルミネッセンス装置を提供することを目的とする。   The present invention has been made in order to solve the above-described problems, and can provide a device manufacturing method, a device, and an organic electroluminescence device manufacturing method capable of ensuring a sufficient thickness for flowing a large amount of current. It is another object of the present invention to provide an organic electroluminescence device.

上記目的を達成するために、本発明は、以下の手段を提供する。
本発明のデバイスの製造方法は、基板上に形成された導電パターンを備えるデバイスの製造方法であって、前記基板上に前記導電パターンを形成する工程と、前記導電パターン上を含む前記基板上に絶縁層を形成する工程と、前記絶縁層に対して、前記導電パターンに対応した位置に開口部を形成する工程と、無電解めっきにより、前記開口部にめっき金属を積層させる工程とを備えることを特徴とする。
In order to achieve the above object, the present invention provides the following means.
The device manufacturing method of the present invention is a device manufacturing method including a conductive pattern formed on a substrate, the step of forming the conductive pattern on the substrate, and on the substrate including the conductive pattern. A step of forming an insulating layer, a step of forming an opening at a position corresponding to the conductive pattern with respect to the insulating layer, and a step of laminating a plating metal on the opening by electroless plating. It is characterized by.

本発明に係るデバイスの製造方法では、基板上に導電パターンを形成した後、さらに絶縁層を形成し、導電パターンに対応した位置に開口部を形成する。そして、この開口部から露出した導電パターン上に、めっき金属を積層させる。すなわち、導電パターンの膜厚を厚くすることにより、大容量の電流を流すのに充分な厚みを確保することができる。   In the device manufacturing method according to the present invention, after forming a conductive pattern on a substrate, an insulating layer is further formed, and an opening is formed at a position corresponding to the conductive pattern. And a plating metal is laminated | stacked on the conductive pattern exposed from this opening part. That is, by increasing the thickness of the conductive pattern, it is possible to ensure a sufficient thickness for flowing a large amount of current.

本発明のデバイスの製造方法は、前記開口部を形成する工程において、前記開口部のパターンをなす凸部が形成された成形型を用い、前記凸部を前記絶縁層に押圧することにより、前記絶縁層に前記開口部を形成することが好ましい。   In the device manufacturing method of the present invention, in the step of forming the opening, by using a molding die on which a convex portion forming the pattern of the opening is formed, and pressing the convex portion against the insulating layer, The opening is preferably formed in the insulating layer.

本発明に係るデバイスの製造方法では、絶縁層に成形型を押圧し、成形型を取り除くことにより、開口部に相当する凹部が導電パターン上に形成される。したがって、例えば、フォトリソグラフィ等を用いない簡易な方法により、導電パターン上に開口部を形成することができるため、工程の簡略化による製造コストの低減を達成することが可能となる。   In the device manufacturing method according to the present invention, by pressing the mold against the insulating layer and removing the mold, a recess corresponding to the opening is formed on the conductive pattern. Therefore, for example, since the opening can be formed on the conductive pattern by a simple method that does not use photolithography or the like, it is possible to achieve a reduction in manufacturing cost by simplifying the process.

本発明のデバイスの製造方法は、前記成形型に形成された開口部の幅が、前記導電パターンの幅と同等であることが好ましい。
本発明に係るデバイスの製造方法では、開口部の幅が導電パターンの幅と同等であるため、より多くのめっき金属を導電パターン上に積層させることができるため、さらに、電流を多く流すことが可能となる。
In the device manufacturing method of the present invention, it is preferable that the width of the opening formed in the mold is equal to the width of the conductive pattern.
In the device manufacturing method according to the present invention, since the width of the opening is equal to the width of the conductive pattern, more plating metal can be laminated on the conductive pattern, and therefore, a larger amount of current can flow. It becomes possible.

本発明のデバイスは、上記のデバイスの製造方法により製造されたことを特徴とする。
本発明に係るデバイスでは、上記デバイスの製造方法を用いることにより、導電パターンに大容量の電流を流すことができるため、大容量の電流を必要とするデバイスに用いるのに好適である。
A device of the present invention is manufactured by the above-described device manufacturing method.
The device according to the present invention is suitable for use in a device that requires a large amount of current because a large amount of current can flow through the conductive pattern by using the above-described device manufacturing method.

本発明の有機エレクトロルミネッセンス装置の製造方法は、基板上に導電パターン及び半導体素子を形成する工程と、前記導電パターン及び前記半導体素子を含む前記基板上に第1の絶縁層を形成する工程と、前記第1の絶縁層に対して、前記導電パターンに対応した位置に開口部を形成する工程と、無電解めっきにより、前記開口部に対応する前記導電パターン上にめっき金属を積層する工程と、前記基板上に前記めっき金属を覆うように第2の絶縁層を形成する工程と、前記第2の絶縁層上に有機エレクトロルミネッセンス素子を形成する工程と、を備えることを特徴とする。
本発明の有機エレクトロルミネッセンス装置の製造方法は、基板上に導電パターン及び半導体素子を形成する工程と、前記導電パターン及び前記半導体素子を含む基板上に第1の絶縁層を形成する工程と、前記第1の絶縁層に対して、前記導電パターンに対応した位置に開口部を形成する工程と、無電解めっきにより、前記開口部に対応する前記導電パターン上にめっき金属を積層させる工程と、前記基板上に前記めっき金属を覆うように第2の絶縁層を形成する工程と、前記第2の絶縁層上に有機エレクトロルミネッセンス素子を形成する工程とを備えることを特徴とする。
The method of manufacturing an organic electroluminescence device of the present invention includes a step of forming a conductive pattern and a semiconductor element on a substrate, a step of forming a first insulating layer on the substrate including the conductive pattern and the semiconductor element, A step of forming an opening at a position corresponding to the conductive pattern with respect to the first insulating layer; a step of laminating a plating metal on the conductive pattern corresponding to the opening by electroless plating; The method includes a step of forming a second insulating layer on the substrate so as to cover the plated metal, and a step of forming an organic electroluminescence element on the second insulating layer.
The manufacturing method of the organic electroluminescence device of the present invention includes a step of forming a conductive pattern and a semiconductor element on a substrate, a step of forming a first insulating layer on the substrate including the conductive pattern and the semiconductor element, A step of forming an opening at a position corresponding to the conductive pattern with respect to the first insulating layer; a step of laminating a plating metal on the conductive pattern corresponding to the opening by electroless plating; The method includes a step of forming a second insulating layer on the substrate so as to cover the plated metal, and a step of forming an organic electroluminescence element on the second insulating layer.

本発明に係る有機エレクトロルミネッセンス装置の製造方法では、基板上に導電パターン及び半導体素子を形成した後、さらに第1の絶縁層を形成し、導電パターンに対応した位置に開口部を形成する。この開口部から露出した導電パターン上に、めっき金属を積層させる。このめっき金属を覆うように第2の絶縁層を形成し、この第2の絶縁層上に有機エレクトロルミネッセンス素子を形成する。したがって、有機エレクトロルミネッセンス素子に大容量の電流を流すことが可能な充分な厚みを確保することができるので、大容量の電流を必要とする大型の有機エレクトロルミネッセンス装置を製造することが可能になる。さらに、従来のようなインクジェット法に比べ、高温にする必要がなく、導電パターンの抵抗を下げることが可能となる。   In the method of manufacturing an organic electroluminescence device according to the present invention, after forming a conductive pattern and a semiconductor element on a substrate, a first insulating layer is further formed, and an opening is formed at a position corresponding to the conductive pattern. A plated metal is laminated on the conductive pattern exposed from the opening. A second insulating layer is formed so as to cover the plated metal, and an organic electroluminescence element is formed on the second insulating layer. Therefore, it is possible to secure a sufficient thickness that allows a large amount of current to flow through the organic electroluminescence element, and thus it becomes possible to manufacture a large-sized organic electroluminescence device that requires a large amount of current. . Furthermore, compared with the conventional ink jet method, it is not necessary to raise the temperature, and the resistance of the conductive pattern can be lowered.

本発明の有機エレクトロルミネッセンス装置の製造方法は、前記導電パターン上に積層した前記めっき金属は、前記有機エレクトロルミネッセンス素子に電力を供給する電力供給線となることが好ましい。
本発明の有機エレクトロルミネッセンス装置の製造方法は、前記導電パターン上に積層させためっき金属によって、前記有機エレクトロルミネッセンス素子に電力を供給する電力供給線を形成することが好ましい。
In the method for manufacturing an organic electroluminescence device of the present invention, it is preferable that the plated metal laminated on the conductive pattern becomes a power supply line for supplying power to the organic electroluminescence element.
In the method for manufacturing an organic electroluminescence device of the present invention, it is preferable that a power supply line for supplying power to the organic electroluminescence element is formed by a plated metal laminated on the conductive pattern.

本発明に係る有機エレクトロルミネッセンス装置の製造方法では、電力供給線の膜厚が厚くなるため、より多くの電流を電力供給線に流すことができるので、有機エレクトロルミネッセンス素子を充分な電流により安定して駆動させることが可能となる。   In the method of manufacturing an organic electroluminescence device according to the present invention, since the thickness of the power supply line is increased, more current can be passed through the power supply line, so that the organic electroluminescence element is stabilized with sufficient current. Can be driven.

本発明の有機エレクトロルミネッセンス装置の製造方法は、前記開口部を形成する工程において、前記開口部は、前記開口部のパターンをなす凸部を有する第1の成形型を前記第1の絶縁層に押圧して形成されることが好ましい。
本発明の有機エレクトロルミネッセンス装置の製造方法は、前記開口部を形成する工程において、前記開口部のパターンをなす凸部が形成された成形型を用い、前記凸部を前記第1の絶縁層に押圧することにより、前記第1の絶縁層に前記開口部を形成することが好ましい。
In the method of manufacturing an organic electroluminescence device of the present invention, in the step of forming the opening, the opening has a first mold having a convex portion that forms a pattern of the opening as the first insulating layer. It is preferably formed by pressing.
In the method of manufacturing the organic electroluminescence device of the present invention, in the step of forming the opening, a forming die in which a protrusion forming the pattern of the opening is used, and the protrusion is used as the first insulating layer. It is preferable to form the opening in the first insulating layer by pressing.

本発明に係る有機エレクトロルミネッセンス装置の製造方法では、第1の絶縁層に成形型を押圧し、成形型を取り除くことにより、開口部に相当する凹部が導電パターン上に形成される。したがって、簡易な方法により、導電パターン上に開口部を形成することができるため、工程の簡略化による製造コストの低減を達成することが可能となる。   In the method for manufacturing an organic electroluminescence device according to the present invention, a concave portion corresponding to the opening is formed on the conductive pattern by pressing the molding die against the first insulating layer and removing the molding die. Therefore, since the opening can be formed on the conductive pattern by a simple method, it is possible to achieve a reduction in manufacturing cost by simplifying the process.

本発明の有機エレクトロルミネッセンス装置の製造方法は、前記開口部の幅は、前記導電パターンの幅と略同じであることが好ましい。
本発明の有機エレクトロルミネッセンス装置の製造方法は、前記成形型に形成された開口部の幅が、前記導電パターンの幅と同等であることが好ましい。
本発明に係る有機エレクトロルミネッセンス装置の製造方法では、開口部の幅が導電パターンの幅と同等であるため、導電パターン上により多くのめっき金属を積層させることができるため、さらに、電流を多く流すことが可能となる。
In the manufacturing method of the organic electroluminescence device of the present invention, it is preferable that the width of the opening is substantially the same as the width of the conductive pattern.
In the method for manufacturing an organic electroluminescence device of the present invention, it is preferable that the width of the opening formed in the mold is equal to the width of the conductive pattern.
In the manufacturing method of the organic electroluminescence device according to the present invention, since the width of the opening is equal to the width of the conductive pattern, more plating metal can be laminated on the conductive pattern, and further, a larger amount of current flows. It becomes possible.

本発明の有機エレクトロルミネッセンス装置の製造方法は、前記導電パターンは、複数の導電パターンを有し、前記有機エレクトロルミネッセンス素子は、第1の電極、第2の電極、および前記第1の電極と前記第2の電極との間に設けられた発光層を備え、前記複数の導電パターンのうちの少なくとも1つは、前記半導体素子および前記第1の電極と電気的に接続されていることが好ましい。
本発明の有機エレクトロルミネッセンス装置の製造方法は、前記開口部は、前記半導体素子と前記有機エレクトロルミネッセンス素子とを電気的に接続するコンタクトホールとなることが好ましい。
本発明の有機エレクトロルミネッセンス装置の製造方法は、前記成形型として、凸部を有するものを用い、該凸部を前記第1の絶縁層に押圧することにより、前記半導体素子と前記有機エレクトロルミネッセンス素子とを電気的に接続するコンタクトホールを前記開口部と同時に形成することが好ましい。
In the method for manufacturing an organic electroluminescence device of the present invention, the conductive pattern has a plurality of conductive patterns, and the organic electroluminescent element includes a first electrode, a second electrode, and the first electrode. It is preferable that a light emitting layer provided between the second electrode and the second electrode is provided, and at least one of the plurality of conductive patterns is electrically connected to the semiconductor element and the first electrode.
In the method for manufacturing an organic electroluminescence device of the present invention, the opening is preferably a contact hole for electrically connecting the semiconductor element and the organic electroluminescence element.
In the method for manufacturing an organic electroluminescence device of the present invention, the mold has a convex portion, and the convex portion is pressed against the first insulating layer, whereby the semiconductor element and the organic electroluminescent element are manufactured. It is preferable to form a contact hole for electrically connecting the two and the opening at the same time.

本発明に係る有機エレクトロルミネッセンス装置の製造方法では、第1の絶縁層に成形型の凸部を押圧し、成形型を取り除くことにより、半導体素子と有機エレクトロルミネッセンス素子とを電気的に接続するコンタクトホールが形成される。すなわち、成形型を押圧するだけで、開口部と同時にコンタクトホールを形成することができるため、別途フォトリソグラフィ等により形成する必要がないので、工程の簡略化による製造コストの低減を達成することが可能となる。   In the method for manufacturing an organic electroluminescence device according to the present invention, the contact for electrically connecting the semiconductor element and the organic electroluminescence element by pressing the convex portion of the molding die against the first insulating layer and removing the molding die. A hole is formed. In other words, since the contact hole can be formed simultaneously with the opening simply by pressing the mold, it is not necessary to form it separately by photolithography or the like, so that the manufacturing cost can be reduced by simplifying the process. It becomes possible.

本発明の有機エレクトロルミネッセンス装置の製造方法は、前記第2の絶縁層を形成する工程は、前記第2の絶縁層を平坦化する工程を含み、前記第2の絶縁層を平坦化する工程は、前記第1の成形型とは異なる第2の成形型を前記第2の絶縁層に押圧して前記第2の絶縁層の表面を平坦化することが好ましい。
本発明の有機エレクトロルミネッセンス装置の製造方法は、前記第2の絶縁層を形成した後、前記第2の絶縁層に対して平坦面を有する他の成形型を押圧することにより、前記第2の絶縁層の表面を平坦化する工程を備えることが好ましい。
In the method of manufacturing an organic electroluminescence device of the present invention, the step of forming the second insulating layer includes a step of flattening the second insulating layer, and the step of flattening the second insulating layer includes Preferably, a second mold different from the first mold is pressed against the second insulating layer to flatten the surface of the second insulating layer.
In the manufacturing method of the organic electroluminescence device of the present invention, after the second insulating layer is formed, the second insulating layer is pressed against another molding die having a flat surface, whereby the second insulating layer is pressed. It is preferable to provide a step of planarizing the surface of the insulating layer.

本発明に係る有機エレクトロルミネッセンス装置の製造方法では、第2の絶縁層に他の成形型を押圧し、成形型を取り除くことにより、基板の表面を確実に平坦化でき、その上に形成する有機エレクトロルミネッセンス素子においても、段差の発生を抑えることができる。したがって、表示ムラ等が生じ難く、表示品質の高い有機エレクトロルミネッセンス装置を提供することが可能となる。   In the manufacturing method of the organic electroluminescence device according to the present invention, the surface of the substrate can be surely flattened by pressing another molding die against the second insulating layer and removing the molding die, and the organic formed thereon Also in the electroluminescence element, the generation of a step can be suppressed. Therefore, it is possible to provide an organic electroluminescence device with high display quality that hardly causes display unevenness.

本発明の有機エレクトロルミネッセンス装置の製造方法は、前記第2の成形型は、凸部を有し、前記第2の絶縁層に前記第2の成形型を押圧して、前記第2の絶縁層に隔壁部を形成する工程を備えることが好ましい。
本発明の有機エレクトロルミネッセンス装置の製造方法は、前記他の成形型として、凸部を有するものを用い、該凸部を前記第2の絶縁層に押圧することにより、前記第2の絶縁層に隔壁部を形成する工程を備えることが好ましい。
In the method for manufacturing an organic electroluminescence device of the present invention, the second mold has a convex portion, and the second mold is pressed against the second insulating layer, and the second insulating layer is formed. It is preferable to provide the process of forming a partition part.
In the method of manufacturing an organic electroluminescence device of the present invention, as the other mold, a mold having a convex portion is used. By pressing the convex portion against the second insulating layer, the second insulating layer is formed. It is preferable to provide the process of forming a partition part.

本発明に係る有機エレクトロルミネッセンス装置の製造方法では、第2の絶縁層に他の成形型の凸部を押圧し、他の成形型を取り除くことにより、隔壁部を形成することができる。したがって、隔壁部に囲まれた領域に有機エレクトロルミネッセンス素子を形成する際、例えば、インクジェット装置等による液滴吐出法を用いた場合、吐出された液滴が意図しない場所に濡れ広がる不具合を解消することが可能となる。   In the manufacturing method of the organic electroluminescence device according to the present invention, the partition wall portion can be formed by pressing the convex portion of another molding die against the second insulating layer and removing the other molding die. Therefore, when forming an organic electroluminescence element in a region surrounded by the partition wall, for example, when a droplet discharge method using an inkjet device or the like is used, the problem that the discharged droplet spreads out to an unintended place is solved. It becomes possible.

本発明の電子機器は、上記に記載の有機エレクトロルミネッセンス装置の製造方法により製造された有機エレクトロルミネッセンス装置を備えていることを特徴とする。
本発明の有機エレクトロルミネッセンス装置は、上記に記載の有機エレクトロルミネッセンス装置の製造方法により製造されたことを特徴とする。
An electronic apparatus according to the present invention includes an organic electroluminescence device manufactured by the method for manufacturing an organic electroluminescence device described above.
The organic electroluminescent device of the present invention is manufactured by the method for manufacturing an organic electroluminescent device described above.

本発明に係る有機エレクトロルミネッセンス装置では、上記有機エレクトロルミネッセンス装置の製造方法を用いることにより、導電パターンに大容量の電流を流すことができるため、充分な電流により高輝度であるとともに、安定して駆動させることが可能となる。   In the organic electroluminescence device according to the present invention, by using the method for manufacturing an organic electroluminescence device, a large amount of current can flow through the conductive pattern. It can be driven.

以下、本発明の実施の形態について図面を参照しつつ説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。   Embodiments of the present invention will be described below with reference to the drawings. In each drawing used for the following description, the scale of each member is appropriately changed to make each member a recognizable size.

(有機EL装置の第1実施形態)
まず、図1は本発明の有機エレクトロルミネッセンス装置(有機EL装置)の第1実施形態について、その要部構成を示す断面模式図である。本実施の形態の有機EL装置1は、半導体基板3上に有機EL素子29を備えた構成を具備している。
(First embodiment of organic EL device)
First, FIG. 1 is a schematic cross-sectional view showing the configuration of the main part of a first embodiment of the organic electroluminescence device (organic EL device) of the present invention. The organic EL device 1 according to the present embodiment has a configuration in which an organic EL element 29 is provided on a semiconductor substrate 3.

半導体基板3は、主にガラス基板10aと、該ガラス基板10a上に形成され、有機EL素子29と電気的に接続する所定形状の走査線11,有機EL素子29に電力を供給する電源パターン(導電パターン:電力供給線)12及び後述する陰極25と電気的に接続する陰極パターン(導電パターン)13と、電源パターン12及び陰極パターン13上に積層されためっき金属51,52と、有機EL素子29を駆動させるTFT(駆動素子)14と、第1の樹脂膜30及び第2の樹脂膜60によって構成されている。またTFT14は、導電性ペースト15を介して走査線11及び電源パターン12接続されている。なお、導電性ペースト15は、異方性導電粒子(ACP)を含むものである。   The semiconductor substrate 3 is mainly formed on a glass substrate 10a, a scanning line 11 having a predetermined shape which is formed on the glass substrate 10a and electrically connected to the organic EL element 29, and a power supply pattern for supplying power to the organic EL element 29 ( (Conductive pattern: power supply line) 12 and cathode pattern (conductive pattern) 13 electrically connected to the cathode 25 described later, plated metal 51 and 52 laminated on the power supply pattern 12 and the cathode pattern 13, and an organic EL element A TFT (driving element) 14 for driving the power supply 29, a first resin film 30 and a second resin film 60 are included. Further, the TFT 14 is connected to the scanning line 11 and the power supply pattern 12 through the conductive paste 15. The conductive paste 15 includes anisotropic conductive particles (ACP).

また、半導体基板3に設けられた第1の樹脂膜30は、電源パターン12及び陰極パターン13上にめっき金属51,52を積層(成長させる)するための開口部30a,30bを形成する機能を有し、第2の樹脂膜60は、めっき金属51,52等を覆う形にて形成され、当該半導体基板3の内面を平坦化する機能を有している。また、第1,第2の樹脂膜30,60には、コンタクトホール(導通用貫通孔)30c,60cが形成されており、該コンタクトホール30c,60c内に形成されたバンプ(導通部)53,67によりTFT14と有機EL素子29とが電気的に接続されている。   The first resin film 30 provided on the semiconductor substrate 3 has a function of forming openings 30 a and 30 b for laminating (growing) the plated metals 51 and 52 on the power supply pattern 12 and the cathode pattern 13. The second resin film 60 is formed so as to cover the plating metals 51 and 52 and has a function of flattening the inner surface of the semiconductor substrate 3. Further, contact holes (through holes for conduction) 30c, 60c are formed in the first and second resin films 30, 60, and bumps (conduction portions) 53 formed in the contact holes 30c, 60c. , 67, the TFT 14 and the organic EL element 29 are electrically connected.

有機EL素子29は、半導体基板3に形成されたTFT14と電気的に接続されてなる陽極21と、正孔注入/輸送層22と、発光層23と、電子注入/輸送層24と、陰極25とを含んで構成されており、陽極21で発生した正孔と陰極25で発生した電子が発光層23で結合することで、発光が生じるようになっている。なお、このような有機EL素子29の詳細な構造は、公知技術が採用される。   The organic EL element 29 includes an anode 21 electrically connected to the TFT 14 formed on the semiconductor substrate 3, a hole injection / transport layer 22, a light emitting layer 23, an electron injection / transport layer 24, and a cathode 25. The holes generated at the anode 21 and the electrons generated at the cathode 25 are combined in the light emitting layer 23 to emit light. In addition, a well-known technique is employ | adopted for the detailed structure of such an organic EL element 29. FIG.

更に、有機EL素子29は封止剤26によって封止され、該封止剤26上にはカバーガラス20が形成されている。また、有機EL素子29は画素構成を有しており、1つの画素の周りには、該画素を取り囲む形にて隔壁部たるバンク27が形成されている。バンク27は、有機EL素子29をインクジェット法にて形成する際に必要な部材であって、例えばアクリル樹脂等にて構成されている。   Further, the organic EL element 29 is sealed with a sealant 26, and a cover glass 20 is formed on the sealant 26. The organic EL element 29 has a pixel configuration, and a bank 27 as a partition wall is formed around one pixel so as to surround the pixel. The bank 27 is a member necessary when the organic EL element 29 is formed by the ink jet method, and is made of, for example, an acrylic resin.

本実施形態では発光層23から発した光を陰極25側から取り出すトップエミッション構造を採用しているため、陰極25にはバソクプロイン(BCP)とセシウム(Cs)の共蒸着膜を用い、さらに導電性を付与するためにITOを積層するといった構造が採用されている。また、陽極21側に発した光を陰極25側から取り出せるように、陽極21にはAlやAg等の高反射率の金属材料や、Al/ITO等の透光性材料と高反射率金属材料との積層構造が採用されている。   In the present embodiment, a top emission structure in which light emitted from the light emitting layer 23 is extracted from the cathode 25 side is employed. Therefore, a co-deposited film of bathocuproine (BCP) and cesium (Cs) is used for the cathode 25, and further conductive. A structure in which ITO is laminated in order to impart the above is employed. Further, the anode 21 has a highly reflective metal material such as Al or Ag, a translucent material such as Al / ITO, and a highly reflective metal material so that light emitted from the anode 21 side can be extracted from the cathode 25 side. The laminated structure is adopted.

(有機EL装置の製造方法)
次に、図1に示す有機EL装置1の製造方法について説明する。本実施形態の有機EL装置1の製造方法は、半導体基板3を製造した後、有機EL素子29を形成し、さらにこれを封止剤26にて封止するとともにカバーガラス20を被覆させるものである。以下、順を追って説明する。
(Method for manufacturing organic EL device)
Next, a method for manufacturing the organic EL device 1 shown in FIG. 1 will be described. In the manufacturing method of the organic EL device 1 according to the present embodiment, after manufacturing the semiconductor substrate 3, the organic EL element 29 is formed, and this is further sealed with the sealant 26 and covered with the cover glass 20. is there. In the following, description will be given in order.

(1.半導体基板の製造工程)
半導体基板3の製造工程においては、TFT14を備える素子基板40(図2参照)を製造し、さらに走査線11を有する配線基板10(図3参照)を製造した後、素子基板40のTFT14を配線基板10に転写する方法を採用している。
(1. Semiconductor substrate manufacturing process)
In the manufacturing process of the semiconductor substrate 3, the element substrate 40 (see FIG. 2) including the TFTs 14 is manufactured, and the wiring substrate 10 (see FIG. 3) having the scanning lines 11 is manufactured. A method of transferring to the substrate 10 is employed.

(1−1.素子基板の製造工程)
まず、図2を参照して、基礎基板(第1基板)40a上にTFT14を形成して素子基板40を製造する工程について説明する。なお、TFT14の製造方法は、高温プロセスを含む公知の技術が採用されるので、詳細な説明を省略し、剥離層41の形成について詳しく説明することとする。
(1-1. Manufacturing process of element substrate)
First, with reference to FIG. 2, a process of manufacturing the element substrate 40 by forming the TFT 14 on the basic substrate (first substrate) 40a will be described. In addition, since the well-known technique including a high temperature process is employ | adopted for the manufacturing method of TFT14, detailed description is abbreviate | omitted and suppose that formation of the peeling layer 41 is demonstrated in detail.

はじめに、図2に示したような基礎基板40aを用意する。ここで、素子基板40の土台となる基礎基板40aは、有機EL装置1の構成要素ではなく、TFT製造工程と、貼り合わせ及び転写工程にのみに用いられる部材である。   First, a basic substrate 40a as shown in FIG. 2 is prepared. Here, the base substrate 40a which becomes the base of the element substrate 40 is not a component of the organic EL device 1, but a member used only for the TFT manufacturing process, the bonding and transfer process.

基礎基板40aとしては、1000℃程度に耐える石英ガラス等の透光性耐熱基板が好ましい。また、基礎基板40aの厚さには、大きな制限要素はないが、0.1mm〜1.5mm程度であることが好ましく、0.5mm〜1.5mm程度であることがより好ましい。基礎基板40aの厚さが薄すぎると強度の低下を招き、逆に厚すぎると基板の透過率が低い場合に照射光の減衰を招くからである。   As the basic substrate 40a, a translucent heat-resistant substrate such as quartz glass that can withstand about 1000 ° C. is preferable. Further, the thickness of the base substrate 40a does not have a large limiting element, but is preferably about 0.1 mm to 1.5 mm, and more preferably about 0.5 mm to 1.5 mm. This is because if the thickness of the base substrate 40a is too thin, the strength is lowered, and if it is too thick, the irradiation light is attenuated when the transmittance of the substrate is low.

そして、基礎基板40a上に剥離層41を形成する。剥離層41は、レーザ光等の照射光により当該層内や界面において剥離(「層内剥離」又は「界面剥離」ともいう)が生ずる材料からなるものである。即ち、一定の強度の光を照射することにより、構成物質を構成する原子又は分子における原子間又は分子間の結合力が消失し又は減少し、アブレーション(ablation)等を生じ、剥離を起こすものである。また、照射光の照射により、剥離層41に含有されていた成分が気体となって放出され分離に至る場合と、剥離層41が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。   Then, a release layer 41 is formed on the base substrate 40a. The peeling layer 41 is made of a material that causes peeling (also referred to as “in-layer peeling” or “interface peeling”) in the layer or at the interface by irradiation light such as laser light. That is, by irradiating with a certain intensity of light, the bonding force between atoms or molecules in the atoms or molecules constituting the constituent material disappears or decreases, causing ablation or the like and causing separation. is there. In addition, when the component contained in the release layer 41 is released as a gas due to irradiation with irradiation light, the separation layer 41 absorbs light and becomes a gas, and the vapor is released to separate. May lead to.

剥離層41の組成としては、例えば、非晶質シリコン(a−Si)が採用され、また、当該非晶質シリコン中に水素(H)が含有されていてもよい。水素が含有されていると、光の照射により、水素が放出されることにより剥離層2に内圧が発生し、これが剥離を促進するので好ましい。この場合の水素の含有量は、2at%程度以上であることが好ましく、2〜20%at%であることが更に好ましい。水素の含有量は、成膜条件、例えば、CVD法を用いる場合には、そのガス組成、ガス圧力、ガス雰囲気、ガス流量、ガス温度、基板温度、投入するパワー等の条件を適宜設定することによって調整する。この他の剥離層材料としては、酸化ケイ素もしくはケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等の窒化セラミックス、有機高分子材料(光の照射によりこれらの原子間結合が切断されるもの)、金属、例えば、Al、Li、Ti、Mn、In、Sn、Y、La、Ce、Nd、Pr、GdもしくはSm、又はこれらのうち少なくとも一種を含む合金が挙げられる。   As a composition of the peeling layer 41, for example, amorphous silicon (a-Si) is adopted, and hydrogen (H) may be contained in the amorphous silicon. When hydrogen is contained, it is preferable that hydrogen is released by light irradiation to generate an internal pressure in the release layer 2, which promotes peeling. In this case, the hydrogen content is preferably about 2 at% or more, more preferably 2 to 20% at%. The hydrogen content should be set appropriately for film formation conditions, such as the gas composition, gas pressure, gas atmosphere, gas flow rate, gas temperature, substrate temperature, and power to be applied when using the CVD method. Adjust by. Other release layer materials include silicon oxides or silicate compounds, nitride ceramics such as silicon nitride, aluminum nitride, titanium nitride, organic polymer materials (those whose interatomic bonds are broken by light irradiation), A metal, for example, Al, Li, Ti, Mn, In, Sn, Y, La, Ce, Nd, Pr, Gd, or Sm, or an alloy containing at least one of them can be given.

剥離層41の厚さとしては、1nm〜20μm程度であるのが好ましく、10nm〜2μm程度であるのがより好ましく、20nm〜1μm程度であるのが更に好ましい。剥離層41の厚みが薄すぎると、形成された膜厚の均一性が失われて剥離にむらが生じるからであり、剥離層41の厚みが厚すぎると、剥離に必要とされる照射光のパワー(光量)を大きくする必要があったり、また、剥離後に残された剥離層41の残渣を除去するのに時間を要したりする。   The thickness of the release layer 41 is preferably about 1 nm to 20 μm, more preferably about 10 nm to 2 μm, and further preferably about 20 nm to 1 μm. This is because if the thickness of the release layer 41 is too thin, the uniformity of the formed film thickness is lost and unevenness occurs in the release. If the thickness of the release layer 41 is too thick, the irradiation light necessary for the release is removed. It is necessary to increase the power (light quantity), and it takes time to remove the residue of the release layer 41 remaining after the release.

剥離層41の具体的な形成方法は、均一な厚みで剥離層41を形成可能な方法であればよく、剥離層41の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、CVD(MOCCVD、低圧CVD、ECR−CVD含む)法、蒸着、分子線蒸着(MB)、スパッタリング法、イオンドーピング法、PVD法等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ法等の各種メッキ法、ラングミュア・プロジェット(LB)法、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち2種以上の方法を組み合わせてもよい。   A specific method for forming the release layer 41 may be any method that can form the release layer 41 with a uniform thickness, and can be appropriately selected according to various conditions such as the composition and thickness of the release layer 41. . For example, various vapor deposition methods such as CVD (including MOCCVD, low pressure CVD, ECR-CVD), vapor deposition, molecular beam vapor deposition (MB), sputtering, ion doping, PVD, electroplating, immersion plating (dipping) ), Various plating methods such as electroless plating method, Langmuir Projet (LB) method, spin coating method, spray coating method, roll coating method and other coating methods, various printing methods, transfer methods, ink jet methods, powder jet methods Applicable to etc. Of these, two or more methods may be combined.

特に剥離層41の組成が非晶質シリコン(a−Si)の場合には、CVD法、特に低圧CVDやプラズマCVDにより成膜するのが好ましい。また、剥離層41をゾル−ゲル法によりセラミックを用いて成膜する場合や有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
そして、剥離層41上に所定パターンのTFT14を公知の技術により形成し、目的の素子基板40を得るものとしている。
In particular, when the composition of the release layer 41 is amorphous silicon (a-Si), it is preferable to form the film by a CVD method, particularly by low pressure CVD or plasma CVD. Further, when the release layer 41 is formed by using a ceramic by a sol-gel method or is made of an organic polymer material, it is preferably formed by a coating method, particularly by spin coating.
Then, a predetermined pattern of TFTs 14 is formed on the release layer 41 by a known technique to obtain a target element substrate 40.

(1−2.配線基板の製造工程)
次に、図3に示す配線基板10の製造工程について説明する。
まず、図3に示すようなガラス基板10aを用意し、該ガラス基板10a上に走査線11,電源パターン12及び陰極パターン13を形成する。これら走査線11,電源パターン12及び陰極パターン13の形成方法としては、フォトリソフィ法等の公知技術が採用される。また、金属微粒子を溶剤に分散させた分散液を液滴吐出法(インクジェット法)を用いてガラス基板10a上に形成してもよい。このような走査線11,電源パターン12及び陰極パターン13を構成する材料としては、低抵抗材料を採用するのが好ましく、AlやAl合金(Al・Cu合金等)を用いることが好ましい。
(1-2. Manufacturing process of wiring board)
Next, the manufacturing process of the wiring board 10 shown in FIG. 3 will be described.
First, a glass substrate 10a as shown in FIG. 3 is prepared, and a scanning line 11, a power supply pattern 12, and a cathode pattern 13 are formed on the glass substrate 10a. As a method for forming the scanning line 11, the power supply pattern 12, and the cathode pattern 13, a known technique such as a photolithography method is employed. Alternatively, a dispersion liquid in which metal fine particles are dispersed in a solvent may be formed on the glass substrate 10a using a droplet discharge method (inkjet method). As a material constituting the scanning line 11, the power supply pattern 12, and the cathode pattern 13, it is preferable to use a low resistance material, and it is preferable to use Al or an Al alloy (Al—Cu alloy or the like).

なお、ガラス基板10aの表面には、下地絶縁膜として酸化シリコン膜(SiO)等を形成してもよい。また、図3では、走査線11,電源パターン12及び陰極パターン13が1層のみ形成された構造について説明しているが、2層や3層構造であってもよい。また、配線材料は、AlやAl合金のみに限定することなく、Al等の低抵抗金属をTiやTi化合物によって積層させたサンドイッチ構造でもよい。このようにすれば、Al配線に対するバリア性を高めることができる。 Note that a silicon oxide film (SiO 2 ) or the like may be formed as a base insulating film on the surface of the glass substrate 10a. 3 illustrates a structure in which only one layer of the scanning line 11, the power supply pattern 12, and the cathode pattern 13 is formed, a two-layer or three-layer structure may be used. Further, the wiring material is not limited to Al or Al alloy, but may be a sandwich structure in which a low resistance metal such as Al is laminated with Ti or a Ti compound. In this way, the barrier property against the Al wiring can be improved.

(1−3.TFTの転写工程)
次に、図4から図6を参照しつつ、上記の配線基板10と素子基板40とを貼り合わせて、TFT14を配線基板10に転写し、半導体基板3を得る方法について説明する。
(1-3. TFT transfer process)
Next, a method for obtaining the semiconductor substrate 3 by bonding the wiring substrate 10 and the element substrate 40 and transferring the TFT 14 to the wiring substrate 10 will be described with reference to FIGS. 4 to 6.

図4に示すように、素子基板40のうちTFT14側を配線基板10に指向させ、且つTFT14とガラス基板10aとの間に異方性導電粒子(ACP)を含有する導電性ペースト15を介在させて、素子基板40と配線基板10とを貼り合わせる。   As shown in FIG. 4, the TFT substrate side of the element substrate 40 is directed to the wiring substrate 10, and the conductive paste 15 containing anisotropic conductive particles (ACP) is interposed between the TFT 14 and the glass substrate 10a. Then, the element substrate 40 and the wiring substrate 10 are bonded together.

次に、図5に示すように、導電性ペースト15が塗布された部分のみを局所的に、且つ基礎基板40の裏面側(TFT非形成面)から、レーザ光LAを照射する。これにより、剥離層41の原子や分子の結合が弱まり、また、剥離層41内の水素が分子化し、結晶の結合から分離され、即ち、TFT14と基礎基板40aとの結合力が完全になくなり、レーザ光LAが照射された領域において、TFT14から基礎基板40aを容易に取り外すことが可能となる。
次に、基礎基板40aを貼合せ状態から剥離することで、基礎基板40a上からTFT14が除去されると共に、当該TFT14が配線基板10に転写される。
以上のような転写工程を経て、ガラス基板10a上にTFT14が形成された構成の配線基板10を得る。
Next, as shown in FIG. 5, only the portion where the conductive paste 15 is applied is irradiated with the laser beam LA locally and from the back surface side (TFT non-formation surface) of the basic substrate 40. Thereby, the bonds of atoms and molecules in the peeling layer 41 are weakened, and the hydrogen in the peeling layer 41 is molecularized and separated from the crystal bonds, that is, the bonding force between the TFT 14 and the base substrate 40a is completely lost. In the region irradiated with the laser beam LA, the base substrate 40a can be easily removed from the TFT.
Next, by peeling the basic substrate 40a from the bonded state, the TFT 14 is removed from the basic substrate 40a and the TFT 14 is transferred to the wiring substrate 10.
Through the transfer process as described above, the wiring substrate 10 having a configuration in which the TFTs 14 are formed on the glass substrate 10a is obtained.

(1−4.絶縁層の形成工程)
次に、図6から図9を参照して、絶縁層(第1の絶縁層)30の形成方法について説明する。
まず、図6に示すように、配線基板10の全面に、つまりTFT14や走査線11,電源パターン12及び陰極パターン13を完全に覆うように未硬化の絶縁層31を塗布する。未硬化の絶縁材料としては、光硬化型の樹脂、或いは熱硬化型の樹脂のいずれであっても良く、本実施の形態では光硬化型のアクリル樹脂を採用している。なお、絶縁層31の塗布法としては、スピンコート法等の液相法を採用している。
(1-4. Insulating layer forming step)
Next, a method for forming the insulating layer (first insulating layer) 30 will be described with reference to FIGS.
First, as shown in FIG. 6, an uncured insulating layer 31 is applied to the entire surface of the wiring substrate 10, that is, to completely cover the TFT 14, the scanning line 11, the power supply pattern 12, and the cathode pattern 13. The uncured insulating material may be either a photocurable resin or a thermosetting resin. In this embodiment, a photocurable acrylic resin is used. In addition, as a coating method of the insulating layer 31, a liquid phase method such as a spin coating method is employed.

絶縁層31を形成した後、絶縁層31の上方から図7に示すような成形型50を押し付けることによって絶縁層31の表面に凹凸を形成する。ここで成形型50とは、絶縁層31に所定の表面形状を付与するための型(表面型)が形成されたものを意味するものであり、例えばガラスなどの紫外線透過材料で構成されている。具体的には、電源パターン12,陰極パターン13上に開口部30a,30bを形成するための凸部50a,50bと、走査線11上にコンタクトホール30cを形成するための凸部50cと、凹部(その凹底面は平坦面となっている)50dとが形成されたものである。なお、絶縁層31を構成する材料が熱硬化型の樹脂である場合には、成形型50をNi電鋳等で形成することができる。また、凸部50a,50bの幅L,Mは、電源パターン12,陰極パターン13の幅P,Qと同等であり、凸部50a,50bの深さはTFT14の厚みより若干深く形成されている。さらに、成形型50が好適に剥離(抜き出し)できるように、凸部50a,50b,50cの側面にテーパが形成されている。   After the insulating layer 31 is formed, unevenness is formed on the surface of the insulating layer 31 by pressing a mold 50 as shown in FIG. 7 from above the insulating layer 31. Here, the mold 50 means a mold (surface mold) for giving a predetermined surface shape to the insulating layer 31 and is made of an ultraviolet transmitting material such as glass. . Specifically, convex portions 50a and 50b for forming openings 30a and 30b on the power supply pattern 12 and the cathode pattern 13, a convex portion 50c for forming contact holes 30c on the scanning line 11, and a concave portion (The concave bottom surface is a flat surface). When the material constituting the insulating layer 31 is a thermosetting resin, the mold 50 can be formed by Ni electroforming or the like. Further, the widths L and M of the convex portions 50a and 50b are equal to the widths P and Q of the power supply pattern 12 and the cathode pattern 13, and the depth of the convex portions 50a and 50b is formed slightly deeper than the thickness of the TFT 14. . Further, the side surfaces of the convex portions 50a, 50b, and 50c are tapered so that the mold 50 can be suitably peeled (extracted).

このような成形型50を絶縁層31に押圧することによって開口部30a,30b及びコンタクトホール30cに相当する凸部50a,50b及び50cが絶縁層31の表面から絶縁層31の底面まで達する。そして、UV光を照射し絶縁層31を硬化させた後、成形型50を絶縁層31から抜くことにより凸部形状を絶縁層31に転写させることができる。これによって、絶縁層31に開口部30a,30b及びコンタクトホール30cを形成しつつ、凹部50dの有する凹底面に対応した平坦面を付与した樹脂膜30が形成される。ここで、成形型50の凸部50a,50b,50cは、絶縁層31の厚さを基板面内で一定の厚さにするための機能も担っている。
なお、成形型50の表面(少なくとも絶縁層31と接する面)に撥水処理等を施すことで、絶縁層31からの剥離を容易にすることができる。
By pressing the mold 50 against the insulating layer 31, the protrusions 50 a, 50 b and 50 c corresponding to the openings 30 a and 30 b and the contact hole 30 c reach the bottom surface of the insulating layer 31 from the surface of the insulating layer 31. And after irradiating UV light and hardening the insulating layer 31, a convex shape can be transcribe | transferred to the insulating layer 31 by removing the shaping | molding die 50 from the insulating layer 31. FIG. As a result, the resin film 30 having a flat surface corresponding to the concave bottom surface of the concave portion 50d is formed while the openings 30a, 30b and the contact hole 30c are formed in the insulating layer 31. Here, the protrusions 50a, 50b, and 50c of the mold 50 also have a function for making the thickness of the insulating layer 31 constant within the substrate surface.
Note that the surface of the mold 50 (at least the surface in contact with the insulating layer 31) can be easily peeled off from the insulating layer 31 by performing a water repellent treatment or the like.

次に、図9に示すように、走査線11,電源パターン12及び陰極パターン13上にめっき金属51,52及びバンプ53を形成する。
本実施形態のめっき金属51,52及びバンプ53は、無電解メッキ法を用いることによって形成される。まず、メッキ成長させるため、開口部30a,30b及びコンタクトホール30cから剥き出しとなった走査線11,電源パターン12,陰極パターン13表面の濡れ性向上、及び残さを除去するために、フッ酸と硫酸を含有した水溶液中に含浸する。
Next, as shown in FIG. 9, plating metals 51 and 52 and bumps 53 are formed on the scanning line 11, the power supply pattern 12 and the cathode pattern 13.
The plated metals 51 and 52 and the bumps 53 of this embodiment are formed by using an electroless plating method. First, in order to grow plating, hydrofluoric acid and sulfuric acid are used to improve the wettability of the surfaces of the scanning lines 11, the power supply patterns 12, and the cathode patterns 13 exposed from the openings 30a and 30b and the contact holes 30c, and to remove residues. Impregnation in an aqueous solution containing.

その後、水酸化ナトリウムを含むアルカリ性水溶液に加温した中に浸漬し、表面の酸化膜を除去する。その後、ZnOを含有したジンケート液中に浸漬してパッド表面をZnに置換する。その後、硝酸水溶液に浸漬し、Znを剥離し、再度ジンケート浴中に浸漬し、緻密なZn粒子をAl表面に析出させる。
その後、無電解Niメッキ浴に浸漬し、Niメッキを形成する。メッキ高さは2μm〜10μm程度析出させる。ここで、メッキ浴は次亜リン酸を還元剤とした浴であるため、リン(P)が共析する。最後に置換Auメッキ浴中に浸漬し、Ni表面をAuにする。Auは0.05μm〜0.3μm程度に形成する。Au浴はシアンフリータイプを用いて浸漬を行う。
Thereafter, the substrate is immersed in a heated alkaline aqueous solution containing sodium hydroxide to remove the oxide film on the surface. Thereafter, the surface of the pad is replaced with Zn by immersing in a zincate solution containing ZnO. Thereafter, it is immersed in a nitric acid aqueous solution, the Zn is peeled off, and again immersed in a zincate bath to deposit dense Zn particles on the Al surface.
Then, it is immersed in an electroless Ni plating bath to form Ni plating. The plating height is about 2 μm to 10 μm. Here, since the plating bath is a bath using hypophosphorous acid as a reducing agent, phosphorus (P) is co-deposited. Finally, it is immersed in a displacement Au plating bath to change the Ni surface to Au. Au is formed to have a thickness of about 0.05 μm to 0.3 μm. The Au bath is immersed using a cyan free type.

このようにしてパッド上にNi−Auバンプが形成される。また、Ni−Auバンプ上に、半田やPbフリー半田を、例えばSn−Ag−Cu系等の半田をスクリーン印刷やディッピング等で形成してバンプとしてもよい。なお、各化学処理の間には、水洗処理を行う。水洗槽はオーバーフロー構造あるいはQDR機構を有しており、最下面からNバブリングを行う。バブリング方法は、テフロン(登録商標)のチューブ等に穴を開け、Nを出す方法や、焼結体等を通じてNを出す。以上の工程により、短時間で十分効果のあるリンスを行うことができる。
このような一連の工程を経て、図9に示すように、それぞれのパターン11,12,13上にめっき金属51,52及びバンプ53が形成される。このようにして、電源パターン12及び陰極パターン13の膜厚が厚くなる。
In this way, Ni—Au bumps are formed on the pads. Further, solder or Pb-free solder, for example, Sn-Ag-Cu-based solder may be formed on the Ni-Au bumps by screen printing, dipping, or the like to form bumps. In addition, a water washing process is performed between each chemical process. The washing tank has an overflow structure or a QDR mechanism, and performs N 2 bubbling from the bottom surface. As for the bubbling method, a hole is made in a Teflon (registered trademark) tube or the like and N 2 is discharged, or N 2 is discharged through a sintered body or the like. By the above steps, a sufficiently effective rinsing can be performed in a short time.
Through such a series of steps, as shown in FIG. 9, plated metals 51, 52 and bumps 53 are formed on the patterns 11, 12, 13. In this way, the power supply pattern 12 and the cathode pattern 13 are thickened.

(1−5.絶縁層の形成工程)
次に、図10から図12を参照して、絶縁層(第2の絶縁層)60の形成方法について説明する。
まず、図10に示すように、配線基板10の全面に、つまりめっき金属51,52及びバンプ53を完全に覆うように未硬化の絶縁層61を塗布する。未硬化の絶縁材料及び塗布法としては、上述した絶縁層30と同様である。
絶縁層61を形成した後、絶縁層61の上方から図10に示すような成形型(他の成形型)65を押し付けることによって絶縁層61の表面を平坦化する。ここで成形型65とは、平坦部65dを有するとともに、図11に示すような所定のバンク27のパターン60aを形成するための凸部65aと、めっき金属52上にコンタクトホール60bを形成するための凸部65bと、バンプ53上にコンタクトホール60cを形成するための凸部65cとが形成されたものである。また、コンタクトホール60bは、めっき金属52と陰極25とを電気的に接続するためのものであり、コンタクトホール60cは、TFT14と有機EL素子29とを電気的に接続するためのものである。
(1-5. Formation process of insulating layer)
Next, a method for forming the insulating layer (second insulating layer) 60 will be described with reference to FIGS.
First, as shown in FIG. 10, an uncured insulating layer 61 is applied to the entire surface of the wiring substrate 10, that is, to completely cover the plated metals 51 and 52 and the bumps 53. The uncured insulating material and the coating method are the same as those of the insulating layer 30 described above.
After the insulating layer 61 is formed, the surface of the insulating layer 61 is flattened by pressing a mold (another mold) 65 as shown in FIG. 10 from above the insulating layer 61. Here, the forming die 65 has a flat portion 65d, and a convex portion 65a for forming a pattern 60a of a predetermined bank 27 as shown in FIG. 11 and a contact hole 60b on the plated metal 52. The protrusions 65 b and the protrusions 65 c for forming the contact holes 60 c on the bumps 53 are formed. The contact hole 60b is for electrically connecting the plated metal 52 and the cathode 25, and the contact hole 60c is for electrically connecting the TFT 14 and the organic EL element 29.

このような成形型65を絶縁層61に押圧し、上述したように、UV光を照射することによって、成形型50を絶縁層31に押圧したときと同様に、絶縁層61にバンク27のパターン60a,コンタクトホール60b及びコンタクトホール60cを形成しつつ、平坦部65dにより平坦面を付与した樹脂膜60が形成される。ここで、成形型65の凸部65b,65cは、絶縁層61の厚さを基板面内で一定の厚さにするための機能も担っている。   By pressing such a mold 65 against the insulating layer 61 and irradiating UV light as described above, the pattern of the bank 27 is formed on the insulating layer 61 in the same manner as when the mold 50 is pressed against the insulating layer 31. While forming the contact hole 60b and the contact hole 60c, the resin film 60 having a flat surface is formed by the flat portion 65d. Here, the convex portions 65b and 65c of the mold 65 also have a function of making the thickness of the insulating layer 61 constant within the substrate surface.

また、成形型50,65の凸部50a,50b,50c,65b,65cの断面形状がテーパのない矩形状に形成されていてもよい。さらに、回転可能なローラに巻回されたベルトに成形型50,65を取り付けて、ローラの回転に伴ってベルトを走査し、そして成形型50,65を環状に移動させながら、かつ、半導体基板3をコンベア等によって移動させながら、成形型50,65を絶縁層31,61に押圧させてよい。この場合、連続的に成形型50,65を移動させながら、成形型50,65を絶縁層31,61に押し付けることができるので、半導体基板3の大量生産が可能となる。   Moreover, the cross-sectional shape of the convex parts 50a, 50b, 50c, 65b, 65c of the molds 50, 65 may be formed in a rectangular shape without a taper. Further, the molding dies 50 and 65 are attached to a belt wound around a rotatable roller, the belt is scanned with the rotation of the roller, and the molding dies 50 and 65 are moved annularly, and the semiconductor substrate. The molds 50 and 65 may be pressed against the insulating layers 31 and 61 while 3 is moved by a conveyor or the like. In this case, since the molding dies 50 and 65 can be pressed against the insulating layers 31 and 61 while continuously moving the molding dies 50 and 65, the semiconductor substrate 3 can be mass-produced.

次に、図12に示すように、コンタクトホール60b,60c内にバンプ66,67を形成する。
本実施形態のバンプ66,67は、無電解メッキ法を用いることによって形成される。バンプ66,67は、上記した無電解メッキ法により、めっき金属51,52及びバンプ53の製造工程と同じ工程によって形成される。
Next, as shown in FIG. 12, bumps 66 and 67 are formed in the contact holes 60b and 60c.
The bumps 66 and 67 of this embodiment are formed by using an electroless plating method. The bumps 66 and 67 are formed by the same process as the manufacturing process of the plating metals 51 and 52 and the bump 53 by the above-described electroless plating method.

(2.有機EL素子の形成工程及び封止工程)
有機EL素子29の形成工程は、公知のインクジェット法を用いて行っている。
簡単に説明すると、図13に示すように、まず、所定パターンを有するマスクにより絶縁層60上に蒸着して、ITO等の陽極21を形成した後、バンク27の表面に撥液処理を施す一方、陽極21の表面に親液処理を施す。その後、図14に示すように、バンク27で囲まれた領域に正孔注入/輸送層22と、発光層23と、電子注入/輸送層24とをインクジェット法で形成する。そして、電子注入/輸送層24,バンク27の全面を覆うとともに、バンプ66と導通するような形状のマスクにてITO等の陰極25を形成する。続いて、これを封止剤26にて封止し、さらにカバーガラス20を形成して、図1に示した有機EL装置1を得るものとしている。
なお、陽極21を構成する材料(ITO等)をコンタクトホール60cに沿ったビア形状とすることで、バンプ67を省略することができる。
(2. Formation process and sealing process of organic EL elements)
The formation process of the organic EL element 29 is performed using a known inkjet method.
Briefly, as shown in FIG. 13, first, an anode 21 such as ITO is formed by vapor deposition on the insulating layer 60 using a mask having a predetermined pattern, and then the surface of the bank 27 is subjected to a liquid repellent treatment. The surface of the anode 21 is subjected to lyophilic treatment. Thereafter, as shown in FIG. 14, a hole injection / transport layer 22, a light emitting layer 23, and an electron injection / transport layer 24 are formed in an area surrounded by the bank 27 by an ink jet method. Then, the entire surface of the electron injection / transport layer 24 and the bank 27 is covered, and a cathode 25 made of ITO or the like is formed using a mask having a shape that is electrically connected to the bump 66. Subsequently, this is sealed with a sealant 26, and a cover glass 20 is further formed to obtain the organic EL device 1 shown in FIG.
In addition, the bump 67 can be omitted by forming a material (ITO or the like) constituting the anode 21 into a via shape along the contact hole 60c.

また、本実施形態では、高分子タイプのEL素子を用いた場合について説明したが、例えばマスクスパッタにより成膜する低分子タイプのEL素子を用いても良い。この場合、バンク形成、バンクの撥液処理、陽極の親液処理は不要となる。   In this embodiment, the case where a polymer type EL element is used has been described. However, for example, a low molecular type EL element formed by mask sputtering may be used. In this case, bank formation, bank lyophobic treatment, and anode lyophilic treatment are unnecessary.

このように、本実施形態では、有機EL素子29に大容量の電流を流すことが可能な充分な厚みを確保することができるので、大容量の電流を必要とする大型の有機エレクトロルミネッセンス装置を製造することが可能になる。また、絶縁層60の平坦化と、バンク27の形成とを同時に行うことが可能な成形型65を用いているため、工程の簡略化による製造コストの低減を達成することが可能となる。   Thus, in this embodiment, since sufficient thickness which can flow a large capacity | capacitance electric current to the organic EL element 29 can be ensured, the large sized organic electroluminescent apparatus which requires a large capacity | capacitance electric current is obtained. It becomes possible to manufacture. In addition, since the molding die 65 capable of simultaneously performing the planarization of the insulating layer 60 and the formation of the bank 27 is used, it is possible to achieve a reduction in manufacturing cost by simplifying the process.

(有機EL装置の第2実施形態)
次に、有機EL装置の第2実施形態について、図15からを参照して説明する。なお、以下に説明する各実施形態において、上述した第1実施形態に係る有機EL装置1と構成を共通とする箇所には同一符号を付けて、説明を省略することにする。
本実施形態に係る有機EL装置70は、絶縁層61を形成した後に使用する成形型が第1実施形態と異なる。
有機EL装置70は、具体的には、図15に示すように、バンク78がバンプ76を覆う形にて形成されている。
(Second Embodiment of Organic EL Device)
Next, a second embodiment of the organic EL device will be described with reference to FIG. In each embodiment described below, portions having the same configuration as those of the organic EL device 1 according to the first embodiment described above are denoted by the same reference numerals and description thereof is omitted.
The organic EL device 70 according to the present embodiment is different from the first embodiment in the mold used after the insulating layer 61 is formed.
Specifically, as shown in FIG. 15, the organic EL device 70 is formed such that a bank 78 covers the bumps 76.

まず、図16を参照して、絶縁層(第2の絶縁層)74の形成方法について説明する。
絶縁層61を形成した後、絶縁層61の上方から成形型(他の成形型)71を押し付けることによって絶縁層61の表面を平坦化する。ここで成形型71とは、平坦部71cを有するとともに、めっき金属52上にコンタクトホール73aを形成するための凸部71aと、バンプ53上にコンタクトホール73bを形成するための凸部71bとが形成されたものである。また、コンタクトホール73aは、めっき金属52と陰極25とを電気的に接続するためのものであり、コンタクトホール73bは、TFT14と有機EL素子29とを電気的に接続するためのものである。
First, a method of forming the insulating layer (second insulating layer) 74 will be described with reference to FIG.
After the insulating layer 61 is formed, the surface of the insulating layer 61 is flattened by pressing a mold (another mold) 71 from above the insulating layer 61. Here, the forming die 71 has a flat portion 71 c, a convex portion 71 a for forming the contact hole 73 a on the plated metal 52, and a convex portion 71 b for forming the contact hole 73 b on the bump 53. It is formed. The contact hole 73a is for electrically connecting the plated metal 52 and the cathode 25, and the contact hole 73b is for electrically connecting the TFT 14 and the organic EL element 29.

このような成形型71を絶縁層61に押圧し、第1実施形態と同様に、UV光を照射することによって、絶縁層61にコンタクトホール73a,73bを形成しつつ、平坦部71cにより平坦面を付与した樹脂膜74が形成される。ここで、成形型71の凸部71a,71bは、絶縁層61の厚さを基板面内で一定の厚さにするための機能も担っている。   By pressing such a mold 71 against the insulating layer 61 and irradiating UV light as in the first embodiment, the contact hole 73a, 73b is formed in the insulating layer 61, and the flat surface is formed by the flat portion 71c. A resin film 74 to which is applied is formed. Here, the convex portions 71a and 71b of the mold 71 also have a function of making the thickness of the insulating layer 61 constant within the substrate surface.

次に、図19を参照して、絶縁層(第2の絶縁層)79の形成方法について説明する。
まず、配線基板10の全面に、つまり陽極21及びバンプ75を完全に覆うように未硬化の絶縁層77を塗布する。絶縁層77を形成した後、絶縁層77の上方から成形型(他の成形型)72を押し付けることによって絶縁層77の表面を平坦化する。ここで成形型72とは、平坦部72cを有するとともに、所定のバンク78のパターン79aを形成するための凸部72aと、バンプ75上にコンタクトホール79bを形成するための凸部72bとが形成されたものである。また、コンタクトホール79bは、バンプ75と陰極25とを電気的に接続するためのものでる。
Next, a method for forming the insulating layer (second insulating layer) 79 will be described with reference to FIG.
First, an uncured insulating layer 77 is applied over the entire surface of the wiring substrate 10, that is, so as to completely cover the anode 21 and the bump 75. After the insulating layer 77 is formed, the surface of the insulating layer 77 is flattened by pressing a mold (other mold) 72 from above the insulating layer 77. Here, the forming die 72 has a flat portion 72 c, a convex portion 72 a for forming a pattern 79 a of a predetermined bank 78, and a convex portion 72 b for forming a contact hole 79 b on the bump 75. It has been done. The contact hole 79b is for electrically connecting the bump 75 and the cathode 25.

このような成形型72を絶縁層77に押圧し、第1実施形態と同様に、UV光を照射することによって、絶縁層77にコンタクトホール79bを形成しつつ、平坦部72cにより平坦面を付与した樹脂膜79が形成される。ここで、成形型74の凸部72bは、絶縁層77の厚さを基板面内で一定の厚さにするための機能も担っている。   By pressing such a mold 72 against the insulating layer 77 and irradiating with UV light as in the first embodiment, a contact hole 79b is formed in the insulating layer 77 and a flat surface is provided by the flat portion 72c. The resin film 79 is formed. Here, the convex portion 72b of the mold 74 also has a function of making the thickness of the insulating layer 77 constant within the substrate surface.

次に、有機EL素子の形成工程及び封止工程について説明する。
まず、バンク78の表面に撥液処理を施す一方、陽極21の表面に親液処理を施す。その後、図20に示すように、バンク78で囲まれた領域に正孔注入/輸送層22と、発光層23と、電子注入/輸送層24とをインクジェット法で形成する。そして、電子注入/輸送層24を覆うとともに、バンプ75と導通するような形状のマスクにてITO等の陰極25を形成する。続いて、これを封止剤26にて封止し、さらにカバーガラス20を形成して、図15に示した有機EL装置70を得るものとしている。
なお、陽極21を構成する材料(ITO等)をコンタクトホール73bに沿ったビア形状とすることで、バンプ74を省略することができる。
Next, the formation process and the sealing process of the organic EL element will be described.
First, the surface of the bank 78 is subjected to a liquid repellent treatment, while the surface of the anode 21 is subjected to a lyophilic treatment. After that, as shown in FIG. 20, the hole injection / transport layer 22, the light emitting layer 23, and the electron injection / transport layer 24 are formed in the region surrounded by the bank 78 by the ink jet method. Then, a cathode 25 made of ITO or the like is formed using a mask that covers the electron injection / transport layer 24 and is electrically connected to the bump 75. Subsequently, this is sealed with a sealant 26, and the cover glass 20 is further formed to obtain the organic EL device 70 shown in FIG.
Note that the bump 74 can be omitted by forming a material (ITO or the like) constituting the anode 21 into a via shape along the contact hole 73b.

このように、本実施形態では、平坦面の形成と、バンク78との形成を別々の成形型71,72を用いることにより、バンク78がバンプ76を覆う形にて形成されることになる。このように、バンク78がバンプ76を覆うことで、陽極21,発光層23,陰極25同士の短絡を確実に回避することが可能となる。   Thus, in the present embodiment, the bank 78 is formed so as to cover the bumps 76 by using the separate molds 71 and 72 for forming the flat surface and forming the bank 78. In this way, the bank 78 covers the bumps 76, so that it is possible to reliably avoid short circuit between the anode 21, the light emitting layer 23, and the cathode 25.

(電子機器)
次に、上記有機EL装置1あるいは有機EL装置70を備えた電子機器の例について、図21を用いて説明する。図21は、携帯電話の斜視図である。上記有機EL装置は、携帯電話1000の筐体内部に配置されている。そして、この携帯電話1000からなる電子機器によれば、安価で信頼性の高い有機EL装置を備えた電子機器とすることができる。
(Electronics)
Next, an example of an electronic apparatus including the organic EL device 1 or the organic EL device 70 will be described with reference to FIG. FIG. 21 is a perspective view of a mobile phone. The organic EL device is disposed inside the casing of the mobile phone 1000. And according to the electronic device comprising the mobile phone 1000, it is possible to provide an electronic device equipped with an inexpensive and highly reliable organic EL device.

なお、上記の方法で形成した有機EL装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、パーソナルコンピュータ用モニタ、ワードプロセッサ用モニタ、テレビ、電子手帳、電子卓上計算機、カーナビゲーション装置などの電子機器に適用することが可能である。   Note that the organic EL device formed by the above method can be applied to various electronic devices other than a mobile phone. For example, the present invention can be applied to electronic devices such as personal computer monitors, word processor monitors, televisions, electronic notebooks, electronic desk calculators, and car navigation devices.

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記各実施形態では、有機エレクトロルミネッセンス装置1,70を用いて説明したが、これに限られることなく、導電パターンを備えるデバイスに適用することもできる。
また、ガラス基板10a上にTFT14を実装する方法として、素子基板40にTFT14を形成し、配線基板10に転写させることにより行ったが、これに限られることなく、例えば、ダイボンド装置を利用することにより、配線基板10にTFT14を接合しても良い。または、ガラス基板10a上にTFT14を直接造り込んでも良い。
The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, in each said embodiment, although demonstrated using the organic electroluminescent apparatus 1 and 70, it is not restricted to this, It can also apply to the device provided with a conductive pattern.
Further, as a method of mounting the TFT 14 on the glass substrate 10a, the TFT 14 is formed on the element substrate 40 and transferred to the wiring substrate 10. However, the present invention is not limited to this. For example, a die bonding apparatus is used. Thus, the TFT 14 may be bonded to the wiring board 10. Alternatively, the TFT 14 may be directly built on the glass substrate 10a.

本発明の有機EL装置の第1実施形態の要部構成を示す断面図。Sectional drawing which shows the principal part structure of 1st Embodiment of the organic electroluminescent apparatus of this invention. 図1の有機EL装置を製造するための素子基板の構成を示す断面図。Sectional drawing which shows the structure of the element substrate for manufacturing the organic EL apparatus of FIG. TFTの転写工程の態様を示す断面図。Sectional drawing which shows the aspect of the transcription | transfer process of TFT. レーザ光照射の工程を説明するための断面図。Sectional drawing for demonstrating the process of laser beam irradiation. 基板の剥離工程を説明するための断面図。Sectional drawing for demonstrating the peeling process of a board | substrate. 樹脂膜の形成工程を説明するための断面図。Sectional drawing for demonstrating the formation process of a resin film. 樹脂膜の形成工程を説明するための断面図。Sectional drawing for demonstrating the formation process of a resin film. 開口部の形成工程を説明するための断面図。Sectional drawing for demonstrating the formation process of an opening part. めっき金属及びバンプの形成工程を説明するための断面図。Sectional drawing for demonstrating the formation process of a plating metal and a bump. 樹脂膜の形成工程を説明するための断面図。Sectional drawing for demonstrating the formation process of a resin film. 樹脂膜の形成工程を説明するための断面図。Sectional drawing for demonstrating the formation process of a resin film. バンプの形成工程を説明するための断面図。Sectional drawing for demonstrating the formation process of bump. 有機EL素子の形成工程を説明するための断面図。Sectional drawing for demonstrating the formation process of an organic EL element. 有機EL素子の形成工程を説明するための断面図。Sectional drawing for demonstrating the formation process of an organic EL element. 本発明の有機EL装置の第2実施形態の要部構成を示す断面図。Sectional drawing which shows the principal part structure of 2nd Embodiment of the organic electroluminescent apparatus of this invention. 樹脂膜の形成工程を説明するための断面図。Sectional drawing for demonstrating the formation process of a resin film. 樹脂膜の形成工程を説明するための断面図。Sectional drawing for demonstrating the formation process of a resin film. 有機EL素子の陽極の形成工程を説明するための断面図。Sectional drawing for demonstrating the formation process of the anode of an organic EL element. バンクの形成工程を説明するための断面図。Sectional drawing for demonstrating the formation process of a bank. 有機EL素子の形成工程を説明するための断面図。Sectional drawing for demonstrating the formation process of an organic EL element. 本発明の電子機器の一実施形態を示す斜視図。FIG. 11 is a perspective view illustrating an embodiment of an electronic apparatus according to the invention.

符号の説明Explanation of symbols

1,70…有機EL装置、12…電源パターン(導電パターン:電力供給線)、13…陰極パターン(導電パターン)、27,78…バンク(隔壁部)、30a,30b…開口部、30…第1の絶縁層、50…成形型、50a,50b…凸部、51,52…めっき金属、60,79…第2の絶縁層、65…他の成形型、71…第1の成形型(他の成形型)、72…第2の成形型(他の成形型)、79…絶縁層(第2の絶縁層)


DESCRIPTION OF SYMBOLS 1,70 ... Organic EL apparatus, 12 ... Power supply pattern (conductive pattern: power supply line), 13 ... Cathode pattern (conductive pattern), 27, 78 ... Bank (partition part), 30a, 30b ... Opening part, 30 ... 1st 1 insulating layer, 50 ... mold, 50a, 50b ... projection, 51,52 ... plated metal, 60,79 ... second insulating layer, 65 ... other mold, 71 ... first mold (others) , 72... Second mold (other mold), 79. Insulating layer (second insulating layer)


Claims (9)

基板上に導電パターン及び半導体素子を形成する工程と、
前記導電パターン及び前記半導体素子を含む前記基板上に第1の絶縁層を形成する工程と、
前記第1の絶縁層に対して、前記導電パターンに対応した位置に開口部を形成する工程と、
無電解めっきにより、前記開口部に対応する前記導電パターン上にめっき金属を積層する工程と、
前記基板上に前記めっき金属を覆うように第2の絶縁層を形成する工程と、
前記第2の絶縁層上に有機エレクトロルミネッセンス素子を形成する工程とを備えることを特徴とする有機エレクトロルミネッセンス装置の製造方法。
Forming a conductive pattern and a semiconductor element on a substrate;
Forming a first insulating layer on the substrate including the conductive pattern and the semiconductor element;
Forming an opening at a position corresponding to the conductive pattern with respect to the first insulating layer;
Laminating a plating metal on the conductive pattern corresponding to the opening by electroless plating;
Forming a second insulating layer on the substrate so as to cover the plated metal;
Method of manufacturing an organic electroluminescent device characterized by comprising a step of forming an organic electroluminescent element on the second insulating layer.
前記導電パターンは、複数の導電パターンを有し、The conductive pattern has a plurality of conductive patterns,
前記有機エレクトロルミネッセンス素子は、第1の電極、第2の電極、および前記第1の電極と前記第2の電極との間に設けられた発光層を備え、The organic electroluminescence element includes a first electrode, a second electrode, and a light emitting layer provided between the first electrode and the second electrode,
前記複数の導電パターンのうちの少なくとも1つは、前記半導体素子および前記第1の電極と電気的に接続されていることを特徴とする請求項1に記載の有機エレクトロルミネッセンス装置の製造方法。2. The method of manufacturing an organic electroluminescence device according to claim 1, wherein at least one of the plurality of conductive patterns is electrically connected to the semiconductor element and the first electrode.
前記開口部は、前記半導体素子と前記有機エレクトロルミネッセンス素子の第1の電極とを電気的に接続するコンタクトホールとなることを特徴とする請求項に記載の有機エレクトロルミネッセンス装置の製造方法。 The opening method of producing an organic electroluminescent device according to claim 2, characterized in that the first contact hole for electrically connecting the electrode of the semiconductor element and the organic electroluminescence element. 前記導電パターン上に積層した前記めっき金属、前記有機エレクトロルミネッセンス素子に電力を供給する電力供給線となることを特徴とする請求項に記載の有機エレクトロルミネッセンス装置の製造方法。 Wherein the plating metal laminated on the conductive pattern on the method of manufacturing an organic electroluminescent device according to claim 1, characterized in that a power supply line for supplying power to the organic electroluminescence device. 前記開口部を形成する工程において、
前記開口部は、前記開口部のパターンをなす凸部を有する第1の成形型を前記第1の絶縁層に押圧して形成されることを特徴とする請求項1から請求項4のいずれか1項に記載の有機エレクトロルミネッセンス装置の製造方法。
In the step of forming the opening,
The said opening part is formed by pressing the 1st shaping | molding die which has the convex part which makes the pattern of the said opening part to a said 1st insulating layer, The any one of Claims 1-4 characterized by the above-mentioned. The manufacturing method of the organic electroluminescent apparatus of 1 item | term .
前記開口部の幅は、前記導電パターンの幅と略同じであることを特徴とする請求項1から請求項5のいずれか1項に記載の有機エレクトロルミネッセンス装置の製造方法。 6. The method of manufacturing an organic electroluminescence device according to claim 1 , wherein the width of the opening is substantially the same as the width of the conductive pattern. 7. 前記第2の絶縁層を形成する工程は、前記第2の絶縁層を平坦化する工程を含み、
前記第2の絶縁層を平坦化する工程は、前記第1の成形型とは異なる第2の成形型を前記第2の絶縁層に押圧して前記第2の絶縁層の表面を平坦化することを特徴とする請求項5または請求項に記載の有機エレクトロルミネッセンス装置の製造方法。
The step of forming the second insulating layer includes the step of planarizing the second insulating layer,
In the step of flattening the second insulating layer, a second mold different from the first mold is pressed against the second insulating layer to flatten the surface of the second insulating layer. method of manufacturing an organic electroluminescent device according to claim 5 or claim 6, characterized in that.
前記第2の成形型は、凸部を有し、
前記第2の絶縁層に前記第2の成形型を押圧して、前記第2の絶縁層に隔壁部を形成する工程を備えることを特徴とする請求項に記載の有機エレクトロルミネッセンス装置の製造方法。
The second mold has a convex portion,
8. The method of manufacturing an organic electroluminescence device according to claim 7 , further comprising a step of pressing the second mold against the second insulating layer to form a partition wall in the second insulating layer. Method.
請求項から請求項のいずれか1項に記載の有機エレクトロルミネッセンス装置の製造方法により製造された有機エレクトロルミネッセンス装置を備えた電子機器。 The electronic device provided with the organic electroluminescent apparatus manufactured by the manufacturing method of the organic electroluminescent apparatus of any one of Claims 1-8 .
JP2004379201A 2004-12-28 2004-12-28 Method for manufacturing organic electroluminescence device and electronic device Expired - Fee Related JP4506460B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004379201A JP4506460B2 (en) 2004-12-28 2004-12-28 Method for manufacturing organic electroluminescence device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004379201A JP4506460B2 (en) 2004-12-28 2004-12-28 Method for manufacturing organic electroluminescence device and electronic device

Publications (2)

Publication Number Publication Date
JP2006185789A JP2006185789A (en) 2006-07-13
JP4506460B2 true JP4506460B2 (en) 2010-07-21

Family

ID=36738740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004379201A Expired - Fee Related JP4506460B2 (en) 2004-12-28 2004-12-28 Method for manufacturing organic electroluminescence device and electronic device

Country Status (1)

Country Link
JP (1) JP4506460B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914784B1 (en) * 2006-05-17 2009-08-31 엘지디스플레이 주식회사 Light emitting device and fabrication method of the same
JP2008016444A (en) * 2006-06-09 2008-01-24 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
KR20090024244A (en) 2006-06-09 2009-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
JP5010351B2 (en) * 2006-06-14 2012-08-29 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
CN101455121B (en) 2006-06-14 2012-06-27 株式会社半导体能源研究所 Method for manufacturing semiconductor device
US9018835B2 (en) 2010-05-31 2015-04-28 Sharp Kabushiki Kaisha Organic EL device, electronic device, and process for production of organic EL device
WO2013175913A1 (en) 2012-05-22 2013-11-28 シャープ株式会社 Organic el device and method for manufacturing organic el device
WO2017126374A1 (en) * 2016-01-18 2017-07-27 シャープ株式会社 Electrode substrate, method for producing same, and electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002216955A (en) * 2001-01-16 2002-08-02 Sony Corp Organic electric field light-emitting display device and its manufacturing method
JP2003086363A (en) * 2001-09-12 2003-03-20 Sony Corp Display device and its manufacturing method, and electronic equipment
JP2003249444A (en) * 2002-01-23 2003-09-05 Hewlett Packard Co <Hp> Optical-mechanical-type structure preparation method during manufacture of semiconductor having micron and submicron structures, another microapparatus, and nano apparatus
JP2003347048A (en) * 2002-05-29 2003-12-05 Casio Comput Co Ltd Method for manufacturing el panel and film forming device
JP2005521205A (en) * 2002-03-20 2005-07-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix display device and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302436A (en) * 1991-03-29 1992-10-26 Casio Comput Co Ltd Thin-film semiconductor element and manufacture thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002216955A (en) * 2001-01-16 2002-08-02 Sony Corp Organic electric field light-emitting display device and its manufacturing method
JP2003086363A (en) * 2001-09-12 2003-03-20 Sony Corp Display device and its manufacturing method, and electronic equipment
JP2003249444A (en) * 2002-01-23 2003-09-05 Hewlett Packard Co <Hp> Optical-mechanical-type structure preparation method during manufacture of semiconductor having micron and submicron structures, another microapparatus, and nano apparatus
JP2005521205A (en) * 2002-03-20 2005-07-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix display device and manufacturing method thereof
JP2003347048A (en) * 2002-05-29 2003-12-05 Casio Comput Co Ltd Method for manufacturing el panel and film forming device

Also Published As

Publication number Publication date
JP2006185789A (en) 2006-07-13

Similar Documents

Publication Publication Date Title
JP3849680B2 (en) Substrate bonded body manufacturing method, substrate bonded body, electro-optical device manufacturing method, and electro-optical device
KR102055459B1 (en) Method to form solder deposits and non-melting bump structures on substrates
JP4239560B2 (en) Composition and method for producing organic conductive film using the same
US7820465B2 (en) Manufacturing method for a circuit pattern, a thin film transistor and an electronic appliance
KR20060045745A (en) Method for manufacturing an organic electroluminescent element, system for manufacturing an organic electroluminescent element, and electronic equipment
TW200803612A (en) Method for forming metal wiring line, method for manufacturing active matrix substrate, device, electro-optical device, and electronic apparatus
JP4506460B2 (en) Method for manufacturing organic electroluminescence device and electronic device
US8993387B2 (en) Flexible semiconductor device, method for manufacturing the same, image display device using the same and method for manufacturing the image display device
JP4581664B2 (en) Semiconductor substrate manufacturing method, semiconductor element manufacturing method, and electro-optical device manufacturing method
US7521797B2 (en) Method of manufacturing substrate joint body, substrate joint body and electrooptical device
JP2005316275A (en) Manufacturing method of semiconductor substrate, manufacturing method of organic electroluminescence system, the organic electroluminescence system and electronic device
JP2005114917A (en) Substrate joined body, method for manufacturing substrate joined body, electrooptical device, and method for manufacturing electrooptical device
JP2005183031A (en) Substrate joint body, manufacturing method of substrate joint body, electro-optical device and electronic apparatus
JP2009026900A (en) Laminate structure, electronic element, manufacturing methods thereof, and display device
JP2007266596A (en) Circuit pattern and method for manufacturing thin-film transistor, and electronic device mounted with the thin-film transistor
JP2005134453A (en) Manufacturing method of substrate junction, substrate junction, manufacturing method of electrooptical device and electrooptical device
JP2005136184A (en) Manufacturing method and manufacturing device for substrate bonded body, and electrooptic device
JP2005175170A (en) Substrate junction, method for manufacturing the same, electric optical device, electronic equipment and bump electrode structure
JP5581599B2 (en) Thin film device, manufacturing method thereof, and electro-optical device
JP2005183445A (en) Substrate bonding body, method for manufacturing the same, electro-optical apparatus, and electronic apparatus
JP2007304300A (en) Thin film circuit device, its manufacturing method, and electronic equipment
JP2005175002A (en) Substrate junction, manufacturing method thereof, electro-optical device and electronic apparatus
JP2005129834A (en) Method of manufacturing joined substrate body, joined substrate body, electrooptic device, and electronic apparatus
JP2005129836A (en) Joining fixture for substrate, manufacturing method thereof electrooptical system and electronic equipment
JP2005259866A (en) Method for manufacturing substrate joined body, electronic element transferring substrate, optoelectronic device and electronic apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4506460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees