JP4501715B2 - MEMS element and method for manufacturing MEMS element - Google Patents

MEMS element and method for manufacturing MEMS element Download PDF

Info

Publication number
JP4501715B2
JP4501715B2 JP2005038744A JP2005038744A JP4501715B2 JP 4501715 B2 JP4501715 B2 JP 4501715B2 JP 2005038744 A JP2005038744 A JP 2005038744A JP 2005038744 A JP2005038744 A JP 2005038744A JP 4501715 B2 JP4501715 B2 JP 4501715B2
Authority
JP
Japan
Prior art keywords
guard ring
insulating film
interlayer insulating
forming
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005038744A
Other languages
Japanese (ja)
Other versions
JP2006224220A (en
Inventor
彰 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005038744A priority Critical patent/JP4501715B2/en
Publication of JP2006224220A publication Critical patent/JP2006224220A/en
Application granted granted Critical
Publication of JP4501715B2 publication Critical patent/JP4501715B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明はＭＥＭＳ素子およびＭＥＭＳ素子の製造方法に関する。   The present invention relates to a MEMS element and a method for manufacturing the MEMS element.

近年、ＭＥＭＳ（Micro Electro Mechanical System）技術を利用し、半導体基板にＭＥＭＳ素子を備えたセンサや共振器、通信用デバイスなどが注目されている。ＭＥＭＳ素子は半導体製造プロセスを用い、半導体基板上に製作された微小な構造体からなる機能素子である。この構造体は、電気的な力、または加速度などの外力で変形する片持ち梁あるいは両持ち梁構造の可動部（可動電極）と、固定部（固定電極）を備えている。例えば、特許文献１に示すような櫛歯状可動電極と櫛歯状固定電極を備えたＭＥＭＳ素子が知られている。   2. Description of the Related Art In recent years, sensors, resonators, communication devices, and the like that have MEMS devices on a semiconductor substrate using MEMS (Micro Electro Mechanical System) technology have attracted attention. The MEMS element is a functional element made of a minute structure manufactured on a semiconductor substrate using a semiconductor manufacturing process. This structure includes a movable portion (movable electrode) of a cantilever beam or a double-supported beam structure that is deformed by an external force such as an electric force or acceleration, and a fixed portion (fixed electrode). For example, a MEMS device including a comb-like movable electrode and a comb-like fixed electrode as shown in Patent Document 1 is known.

特開２００４−２７６２００号公報JP 2004-276200 A

このようなＭＥＭＳ素子において、構造体の電気信号を取り出すための配線、あるいは回路素子を同じ半導体基板に形成する場合には、構造体の周辺部に配線層を積層して形成することが行われる。具体的には図７を用いて説明する。図７は上記のような構成を備えたＭＥＭＳ素子を示す断面図である。   In such a MEMS element, when a wiring for taking out an electrical signal of a structure or a circuit element is formed on the same semiconductor substrate, a wiring layer is stacked on the periphery of the structure. . Specifically, this will be described with reference to FIG. FIG. 7 is a cross-sectional view showing a MEMS element having the above configuration.

図７に示すように、ＭＥＭＳ素子１００は、半導体基板１０１に下部電極１０２が形成され、その上に構造体１１０が形成されている。また、構造体１１０を取り囲むように、配線部１２０が形成されている。このようなＭＥＭＳ素子１００の製造においては、半導体基板１０１に絶縁膜１０３、構造体形成膜１１２、層間絶縁膜１０４、配線１０５、層間絶縁膜１０６、パッシベーション膜１０７を順次積層してゆき、最後に構造体１１０の上方のパッシベーション膜１０７、層間絶縁膜１０６、層間絶縁膜１０４、絶縁膜１０３をエッチングして開口部１１１を設け、構造体１１０をリリースしている。   As shown in FIG. 7, in the MEMS element 100, a lower electrode 102 is formed on a semiconductor substrate 101, and a structure 110 is formed thereon. Further, the wiring part 120 is formed so as to surround the structure 110. In manufacturing the MEMS element 100, the insulating film 103, the structure forming film 112, the interlayer insulating film 104, the wiring 105, the interlayer insulating film 106, and the passivation film 107 are sequentially stacked on the semiconductor substrate 101. Finally, The passivation film 107, the interlayer insulating film 106, the interlayer insulating film 104, and the insulating film 103 above the structure 110 are etched to provide an opening 111, and the structure 110 is released.

しかしながら、このような構成のＭＥＭＳ素子１００において、構造体１１０をリリースした後の開口部１１１の側壁は、層間絶縁膜１０６，１０７が露出することになる。このため、露出した層間絶縁膜１０６，１０７から湿気が進入しやすく、この湿気が配線へダメージを与え、ＭＥＭＳ素子１００の信頼性を著しく低下させることが予想される。   However, in the MEMS element 100 having such a configuration, the interlayer insulating films 106 and 107 are exposed on the side wall of the opening 111 after the structure 110 is released. For this reason, moisture is likely to enter from the exposed interlayer insulating films 106 and 107, and this moisture is expected to damage the wiring and significantly reduce the reliability of the MEMS element 100.

本発明は上記課題を解決するためになされたものであり、その目的は耐湿性が良好で信頼性の向上したＭＥＭＳ素子およびＭＥＭＳ素子の製造方法を提供することにある。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a MEMS element having good moisture resistance and improved reliability and a method for manufacturing the MEMS element.

本発明のＭＥＭＳ素子の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記半導体基板に下部電極を形成する工程と、前記下部電極上に位置する前記絶縁膜の第１部分および前記第１部分を囲む第２部分をエッチングすることにより、前記第１部分に第１溝および前記第２部分に第２溝を形成する工程と、前記絶縁膜上、前記第１溝および前記第２溝に構造体形成膜を形成する工程と、前記構造体形成膜をパターニングすることにより、前記第１溝および前記第１溝上に構造体と、前記第２溝および第２溝上に前記構造体を囲む第１ガードリングとを形成する工程と、前記構造体上および前記第１ガードリング上に、第１層間絶縁膜を形成する工程と、前記第１ガードリング上に位置する前記第１層間絶縁膜に、前記構造体を囲む第３溝を形成する工程と、前記第３溝および前記第３溝上に前記構造体を囲む第２ガードリングを形成し、前記第１層間絶縁膜上であって前記第２ガードリングが囲む領域の外側に配線を形成する工程と、前記第２ガードリング上および前記配線上に、第２層間絶縁膜を形成する工程と、前記第２ガードリング上に位置する前記第２層間絶縁膜に、前記構造体を囲む第４溝を形成する工程と、前記第４溝および前記第４溝上に前記構造体を囲む第３ガードリングを形成する工程と、前記第３ガードリング上にパッシベーション膜を形成する工程と、前記構造体上方の前記パッシベーション膜および前記第２層間絶縁膜を前記構造体の表面が露出するまで第１エッチングすることにより、開口部を形成する工程と、前記開口部下方の前記第１層間絶縁膜および前記絶縁膜を第２エッチングする工程と、を含むことを特徴とする。The method for manufacturing a MEMS device of the present invention includes a step of forming an insulating film on a semiconductor substrate, a step of forming a lower electrode on the semiconductor substrate, a first portion of the insulating film located on the lower electrode, and the Etching a second part surrounding the first part to form a first groove in the first part and a second groove in the second part; and on the insulating film, the first groove and the second part Forming a structure forming film in the groove; and patterning the structure forming film to form the structure on the first groove and the first groove, and the structure on the second groove and the second groove. Forming a surrounding first guard ring; forming a first interlayer insulating film on the structure and on the first guard ring; and the first interlayer insulation positioned on the first guard ring. A membrane surrounding the structure Forming a groove, forming a second guard ring surrounding the structure on the third groove and the third groove, and outside the region on the first interlayer insulating film and surrounded by the second guard ring Forming the wiring on the second guard ring and on the wiring, forming the second interlayer insulating film on the second guard ring, and forming the structure on the second interlayer insulating film located on the second guard ring. Forming a fourth groove surrounding the body, forming a third guard ring surrounding the structure on the fourth groove and the fourth groove, and forming a passivation film on the third guard ring. And forming the opening by first etching the passivation film and the second interlayer insulating film above the structure until the surface of the structure is exposed, and the first under the opening. Interlayer Characterized in that it comprises a Enmaku and step of second etching the insulating film.
また、本発明のＭＥＭＳ素子の製造方法は、前記ＭＥＭＳ素子の製造方法において、前記第１ガードリングは、前記絶縁膜と同層に位置する貫通ベースガードリングと、前記第１溝上の前記構造体と同層に位置するベースガードリングとからなり、前記第２ガードリングは、前記第１層間絶縁膜と同層に位置する貫通ガードリングと、前記配線と同層に位置するガードリングとからなることを特徴とする。  The MEMS element manufacturing method of the present invention is the MEMS element manufacturing method, wherein the first guard ring is a through base guard ring located in the same layer as the insulating film, and the structure on the first groove. The second guard ring is composed of a through guard ring located in the same layer as the first interlayer insulating film and a guard ring located in the same layer as the wiring. It is characterized by that.
また、本発明のＭＥＭＳ素子の製造方法は、前記ＭＥＭＳ素子の製造方法において、前記第１エッチングは、ドライエッチングであり、前記第２エッチングは、ウェットエッチングであることを特徴とする。  The MEMS element manufacturing method of the present invention is characterized in that, in the MEMS element manufacturing method, the first etching is dry etching and the second etching is wet etching.
また、本発明のＭＥＭＳ素子の製造方法は、前記ＭＥＭＳ素子の製造方法において、 請求項１ないし３のいずれかにおいて、前記構造体および前記第１ガードリングは、ポリシリコンを有し、前記第２ガードリングおよび前記配線は、第１金属を有し、前記第３ガードリングは、第２金属を有することを特徴とする。  Moreover, the manufacturing method of the MEMS element of this invention is the manufacturing method of the said MEMS element. In any one of Claim 1 thru | or 3, The said structure and the said 1st guard ring have a polysilicon, The said 2nd The guard ring and the wiring have a first metal, and the third guard ring has a second metal.
また、本発明のＭＥＭＳ素子は、半導体基板と、前記半導体基板に形成された構造体と、  Moreover, the MEMS element of the present invention includes a semiconductor substrate, a structure formed on the semiconductor substrate,
平面視において前記構造体を囲む絶縁膜と、前記絶縁膜を貫通し、平面視において前記構造体を囲む第１貫通ガードリングと、前記第１貫通ガードリング上に形成され、平面視において前記構造体を囲む第１ガードリングと、前記第１ガードリング上に形成され、平面視において前記構造体を囲む第１層間絶縁膜と、前記第１ガードリング上に形成され、前記第１層間絶縁膜を貫通し、平面視において前記構造体を囲む第２貫通ガードリングと、  An insulating film that surrounds the structure in plan view, a first through guard ring that passes through the insulating film and surrounds the structure in plan view, and is formed on the first through guard ring. A first guard ring that surrounds the body; a first interlayer insulating film that is formed on the first guard ring and that surrounds the structure in plan view; and the first interlayer insulating film that is formed on the first guard ring. A second penetrating guard ring that surrounds the structure in plan view,
前記第２貫通ガードリング上に形成された第２ガードリングと、前記第１層間絶縁膜上であって、平面視において前記第２ガードリングが囲む領域の外側に形成された配線と、  A second guard ring formed on the second through guard ring; a wiring formed on the first interlayer insulating film and outside an area surrounded by the second guard ring in a plan view;
前記第２ガードリング上に形成され、平面視において前記構造体を囲む第２層間絶縁膜と、前記第２ガードリング上に形成され、前記第２層間絶縁膜を貫通し、平面視において前記構造体を囲む第３貫通ガードリングと、前記第３貫通ガードリング上に形成され、平面視において前記構造体を囲む第３ガードリングと、を含み、前記構造体、前記第１貫通ガードリングおよび前記第１ガードリングは、ポリシリコンを有することを特徴とする。  A second interlayer insulating film formed on the second guard ring and surrounding the structure in plan view; and formed on the second guard ring and penetrating through the second interlayer insulating film; A third through guard ring that surrounds the body, and a third guard ring that is formed on the third through guard ring and surrounds the structure in plan view, the structure, the first through guard ring, and the The first guard ring has polysilicon.
また、本発明のＭＥＭＳ素子は、前記ＭＥＭＳ素子において、前記第２貫通ガードリング、前記第２ガードリングおよび前記配線は、ＡｌまたはＣｕを有し、前記第３貫通ガードリングおよび前記第３ガードリングは、ＡｌまたはＣｕを有することを特徴とする。  The MEMS element of the present invention is the MEMS element, wherein the second through guard ring, the second guard ring, and the wiring include Al or Cu, and the third through guard ring and the third guard ring Is characterized by containing Al or Cu.

本発明のＭＥＭＳ素子は、半導体基板に構造体が形成され、前記構造体の周辺部に前記構造体を囲むように配線と層間絶縁膜とが積層された配線部を備えるＭＥＭＳ素子であって、前記配線部を構成する各膜の間に平面視において前記構造体を囲む形状のガードリングが形成され、かつ、各膜を貫通し上下に位置する前記ガードリングに全周を接する貫通ガードリングが形成され、前記配線部に配置される前記配線は前記各ガードリングおよび前記各貫通ガードリングの外側に配置されたことを特徴とする。
この構成によれば、ガードリングは配線部を構成する各膜の間に、平面視において構造体を囲むように形成され、かつ、貫通ガードリングは各膜を貫通し上下に位置するガードリングに全周を接するように形成されている。このように、ガードリングおよび貫通ガードリングは配線部の配線をガードする隔壁のように形成されている。そして、配線はガードリングと貫通ガードリングの外側に配置されているため、配線部の露出した層間絶縁膜から進入した湿気は、このガードリングと貫通ガードリングが障壁となり、配線の配置された部分に湿気が進入するのを防止できる。このことから、配線は湿気に侵されることなく、耐湿性が良好で信頼性の向上したＭＥＭＳ素子を提供できる。
 The MEMS element of the present invention is a MEMS element including a wiring portion in which a structure is formed on a semiconductor substrate, and a wiring and an interlayer insulating film are stacked around the structure around the structure. A guard ring having a shape surrounding the structure in a plan view is formed between the films constituting the wiring portion, and a penetrating guard ring penetrating each film and contacting the entire circumference with the guard ring positioned vertically The wirings formed and arranged in the wiring part are arranged outside the guard rings and the penetrating guard rings.
According to this configuration, the guard ring is formed between the films constituting the wiring portion so as to surround the structure in a plan view, and the penetrating guard ring is a guard ring that penetrates each film and is positioned above and below. It is formed to touch the entire circumference. In this way, the guard ring and the through guard ring are formed as partition walls that guard the wiring of the wiring portion. And since the wiring is arranged outside the guard ring and the through guard ring, the moisture that has entered from the exposed interlayer insulating film of the wiring portion is a portion where the wiring is arranged by the guard ring and the through guard ring as a barrier. It is possible to prevent moisture from entering. From this, it is possible to provide a MEMS element having good moisture resistance and improved reliability without being affected by moisture.

また、本発明のＭＥＭＳ素子は、最下部の前記ガードリングおよび前記貫通ガードリングはポリシリコンで形成され、それ以外の前記ガードリングおよび前記貫通ガードリングは金属で形成されていることが望ましい。   In the MEMS element of the present invention, it is preferable that the lowermost guard ring and the through guard ring are made of polysilicon, and the other guard ring and the through guard ring are made of metal.

この構成によれば、最下部のガードリングおよび貫通ガードリングは構造体を形成する工程と同じ工程で製造することができ、また、それ以外のガードリングおよび貫通ガードリングは配線を形成する工程と同じ工程で製造が可能となる。このようにすれば、製造工程の簡略化が可能となる。   According to this configuration, the lowermost guard ring and the through guard ring can be manufactured in the same process as the process of forming the structure, and the other guard ring and the through guard ring are the process of forming the wiring. Manufacture is possible in the same process. In this way, the manufacturing process can be simplified.

本発明のＭＥＭＳ素子の製造方法は、半導体基板に構造体と、前記構造体の周辺部に前記構造体を囲むように配線と層間絶縁膜とが積層した配線部を備えるＭＥＭＳ素子の製造方法であって、半導体基板に絶縁膜を形成する工程と、前記半導体基板に下部電極を形成する工程と、前記絶縁膜の上に構造体形成膜を形成する工程と、前記構造体形成膜をエッチングし構造体の形状を形成する工程と、前記配線部の前記構造体形成膜と同層の位置にベースガードリングを形成し、前記絶縁膜と同層の位置にベース貫通ガードリングを形成する工程と、前記構造体形成膜の上方に層間絶縁膜と配線を形成し、さらに前記配線と同層の位置にガードリングを形成し、前記層間絶縁膜と同層の位置に前記層間絶縁膜を貫通する貫通ガードリングを形成し、それぞれを積層する工程と、最上層の前記ガードリング上方にパッシベーション膜を形成する工程と、前記構造体の上方の前記パッシベーション膜および前記層間絶縁膜を少なくとも前記構造体表面までエッチングし開口部を形成する工程と、前記構造体表面の下の膜を犠牲層としてエッチングし前記構造体をリリースする工程と、を少なくとも備えることを特徴とする。   The method for manufacturing a MEMS element according to the present invention is a method for manufacturing a MEMS element comprising: a structure on a semiconductor substrate; and a wiring portion in which a wiring and an interlayer insulating film are stacked so as to surround the structure around the structure. A step of forming an insulating film on a semiconductor substrate; a step of forming a lower electrode on the semiconductor substrate; a step of forming a structure forming film on the insulating film; and etching the structure forming film. A step of forming a shape of a structure, a step of forming a base guard ring at a position in the same layer as the structure forming film of the wiring portion, and a step of forming a base through guard ring at a position in the same layer as the insulating film; An interlayer insulating film and a wiring are formed above the structure forming film, a guard ring is formed at the same layer as the wiring, and the interlayer insulating film is penetrated at the same layer as the interlayer insulating film. Form a penetration guard ring A step of laminating each of them, a step of forming a passivation film above the uppermost guard ring, and etching the passivation film and the interlayer insulating film above the structure to at least the surface of the structure to form openings. And a step of etching the film below the surface of the structure as a sacrificial layer to release the structure.

このようなＭＥＭＳ素子の製造方法によれば、ガードリングと貫通ガードリングが障壁となり、配線部の露出した層間絶縁膜から湿気が進入するのを防止できる。このことから、配線は湿気に侵されることなく、耐湿性が良好で信頼性の向上したＭＥＭＳ素子の製造方法を提供できる。   According to such a manufacturing method of the MEMS element, the guard ring and the through guard ring serve as a barrier, and moisture can be prevented from entering from the exposed interlayer insulating film of the wiring portion. From this, it is possible to provide a method of manufacturing a MEMS element having good moisture resistance and improved reliability without being affected by moisture.

また、本発明のＭＥＭＳ素子の製造方法において、前記ベースガードリングおよび前記ベース貫通ガードリングの形成は、前記構造体の形状を形成する工程と同じ工程で形成することが望ましい。   In the method for manufacturing a MEMS element of the present invention, it is preferable that the base guard ring and the base through guard ring are formed in the same step as the step of forming the shape of the structure.

このようにすれば、構造体とベースガードリングおよびベース貫通ガードリングを同じ工程で製造することができ、製造工程を削減することができる。   If it does in this way, a structure, a base guard ring, and a base penetration guard ring can be manufactured in the same process, and a manufacturing process can be reduced.

また、本発明のＭＥＭＳ素子の製造方法において、前記ガードリングおよび前記貫通ガードリングの形成は、前記配線を形成する工程と同じ工程で形成することが望ましい。   In the method for manufacturing a MEMS element of the present invention, it is preferable that the guard ring and the through guard ring are formed in the same step as the step of forming the wiring.

このようにすれば、配線とガードリングおよび貫通ガードリングを同じ工程で製造することができ、製造工程を削減することができる。   If it does in this way, wiring, a guard ring, and a penetration guard ring can be manufactured in the same process, and a manufacturing process can be reduced.

以下、本発明を具体化した実施形態について図面に従って説明する。
（第１の実施形態） DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings.
(First embodiment)

図１は本発明に係るＭＥＭＳ素子としてのＭＥＭＳ共振器の実施形態を示す概略構成図である。図１（ａ）は、ＭＥＭＳ素子の平面図、図１（ｂ）は同図（ａ）のＡ−Ａ断線に沿う断面図である。   FIG. 1 is a schematic configuration diagram showing an embodiment of a MEMS resonator as a MEMS element according to the present invention. FIG. 1A is a plan view of a MEMS element, and FIG. 1B is a cross-sectional view taken along the line AA in FIG.

図１において、ＭＥＭＳ素子１は、シリコンからなる半導体基板１０上の開口部３９に、ポリシリコンからなる可動電極１５および固定電極１６ａ，１６ｂで構成される構造体１８が形成されている。半導体基板１０にはｎ型の下部電極１３が形成され、構造体１８との電気的接続がなされている。また、構造体１８に対向する周辺の配線部４０には、半導体基板１０の上に形成された熱酸化膜である絶縁膜１１が形成され、その上に層間絶縁膜２０、配線２１、層間絶縁膜２２、パッシベーション膜２３が順次積層されている。配線２１はＡｌまたはＣｕなどからなり、下部電極１３あるいは半導体基板１０に形成される回路素子と接続されている（図示せず）。   In FIG. 1, in the MEMS element 1, a structure 18 composed of a movable electrode 15 made of polysilicon and fixed electrodes 16a and 16b is formed in an opening 39 on a semiconductor substrate 10 made of silicon. An n-type lower electrode 13 is formed on the semiconductor substrate 10 and is electrically connected to the structure 18. In addition, an insulating film 11 that is a thermal oxide film formed on the semiconductor substrate 10 is formed on the peripheral wiring portion 40 facing the structure 18, and an interlayer insulating film 20, wiring 21, and interlayer insulation are formed thereon. A film 22 and a passivation film 23 are sequentially stacked. The wiring 21 is made of Al, Cu, or the like, and is connected to a circuit element formed on the lower electrode 13 or the semiconductor substrate 10 (not shown).

配線部４０の絶縁膜１１と層間絶縁膜２０の間には、ポリシリコンからなるベースガードリング３１が形成され、ベースガードリング３１から絶縁膜１１を貫通して半導体基板１０に接するポリシリコンからなるベース貫通ガードリング３０が形成されている。これらは図５の平面図に示すように、平面視において構造体１８を囲むような形状に形成されている。   A base guard ring 31 made of polysilicon is formed between the insulating film 11 and the interlayer insulating film 20 of the wiring portion 40, and made of polysilicon that penetrates the insulating film 11 from the base guard ring 31 and contacts the semiconductor substrate 10. A base penetration guard ring 30 is formed. These are formed in a shape surrounding the structure 18 in plan view as shown in the plan view of FIG.

そして、層間絶縁膜２０と層間絶縁膜２２の間にはＡｌまたはＣｕからなるガードリング３３が形成され、ガードリング３３から層間絶縁膜２０を貫通してベースガードリング３１に全周を接するＡｌまたはＣｕからなる貫通ガードリング３２が形成されている。
さらに、層間絶縁膜２２とパッシベーション膜２３の間にはＡｌまたはＣｕからなるガードリング３５が形成され、ガードリング３５から層間絶縁膜２２を貫通してガードリング３３に全周を接するＡｌまたはＣｕからなる貫通ガードリング３４が形成されている。
これらは、ベースガードリング３１およびベース貫通ガードリング３０と同様に、平面視において、構造体１８を囲むような形状に形成されている。 A guard ring 33 made of Al or Cu is formed between the interlayer insulating film 20 and the interlayer insulating film 22, and Al or Cu that penetrates the interlayer insulating film 20 from the guard ring 33 and makes contact with the base guard ring 31. A penetration guard ring 32 made of Cu is formed.
Further, a guard ring 35 made of Al or Cu is formed between the interlayer insulating film 22 and the passivation film 23. The guard ring 35 penetrates the interlayer insulating film 22 from the guard ring 35 and contacts the guard ring 33 all around. A through guard ring 34 is formed.
Similar to the base guard ring 31 and the base penetration guard ring 30, these are formed in a shape surrounding the structure 18 in plan view.

このように、ＭＥＭＳ素子１は半導体基板１０に構造体１８と配線部４０を有し、配線部４０の絶縁膜１１および層間絶縁膜２０，２２の上にはベースガードリング３１、ガードリング３３，３５が形成され、半導体基板１０までそれぞれを繋ぐようにベース貫通ガードリング３０、貫通ガードリング３２，３４が形成されている。そして、配線２１はベースガードリング３１、ガードリング３３，３５およびベース貫通ガードリング３０、貫通ガードリング３２，３４の外側に配置されている。   Thus, the MEMS element 1 has the structure 18 and the wiring part 40 on the semiconductor substrate 10, and the base guard ring 31, the guard ring 33, and the guard ring 33 are formed on the insulating film 11 and the interlayer insulating films 20 and 22 of the wiring part 40. 35 is formed, and a base through guard ring 30 and through guard rings 32 and 34 are formed so as to connect the semiconductor substrate 10 to each other. The wiring 21 is disposed outside the base guard ring 31, the guard rings 33 and 35, the base penetration guard ring 30, and the penetration guard rings 32 and 34.

以上の構成のＭＥＭＳ素子１は、一方の固定電極１６ａと接地電極（図示せず）との間に交流電圧を印加することにより、櫛歯状の固定電極１６ａと可動電極１５との間に静電力を発生させて可動電極１５を平面的に振動させ、この振動の共振周波数を他方の固定電極１６ｂから取り出している。   In the MEMS element 1 having the above-described configuration, an AC voltage is applied between one fixed electrode 16a and a ground electrode (not shown), so that the static electricity is generated between the comb-shaped fixed electrode 16a and the movable electrode 15. Electric power is generated to cause the movable electrode 15 to vibrate in a plane, and the resonance frequency of this vibration is taken out from the other fixed electrode 16b.

このように、本実施形態のＭＥＭＳ素子１は、配線２１がガードリング３１，３３，３５および貫通ガードリング３０，３２，３４の外側に配置されているため、開口部３９において露出した層間絶縁膜２２，２０から進入した湿気はガードリング３１，３３，３５および貫通ガードリング３０，３２，３４が障壁となり、配線２１を湿気から保護することができる。このことから、ＭＥＭＳ素子１の耐湿性を良好とし、信頼性を向上させることができる。
（第２の実施形態） As described above, in the MEMS element 1 of the present embodiment, the wiring 21 is arranged outside the guard rings 31, 33, 35 and the through guard rings 30, 32, 34, so that the interlayer insulating film exposed at the opening 39 is used. Moisture that has entered from 22 and 20 is protected by the guard rings 31, 33, and 35 and the through guard rings 30, 32, and 34, thereby protecting the wiring 21 from moisture. For this reason, the moisture resistance of the MEMS element 1 can be improved and the reliability can be improved.
(Second Embodiment)

次に、ＭＥＭＳ素子の製造方法について説明する。ＭＥＭＳ素子の製造においては、半導体ＣＭＯＳプロセスを用いている。
図２、図３、図４はＭＥＭＳ素子１の製造工程を示す概略断面図である。 Next, a method for manufacturing a MEMS element will be described. In manufacturing the MEMS element, a semiconductor CMOS process is used.
2, 3, and 4 are schematic cross-sectional views illustrating the manufacturing process of the MEMS element 1.

まず、図２（ａ）においてシリコンからなる半導体基板１０上に熱酸化膜（ＳｉＯ2膜）である絶縁膜１１を形成し、その上にフォトレジストを塗布し、フォトレジスト膜１２を形成する。そして、フォトレジスト膜１２を所定の形状にパターニングする。その後、図２（ｂ）に示すように、パターニングされた半導体基板１０の上からＰイオンを注入し半導体基板１０にｎ型の下部電極１３を形成する。次に、フォトレジスト膜１２を除去し、再度フォトレジストを塗布し、下部電極１３の上方および配線部を形成する領域における絶縁膜１１の一部を除去するためにパターニングを行う。そして、図２（ｃ）に示すようにエッチングにより絶縁膜１１の一部を半導体基板１０表面までエッチングし、フォトレジストを除去する。次に、その上から図２（ｄ）に示すように、ポリシリコンからなる構造体形成膜１４を形成する。このとき、絶縁膜１１の一部を除去した部分にもポリシリコンが回り込んでいる。 First, in FIG. 2A, an insulating film 11 which is a thermal oxide film (SiO 2 film) is formed on a semiconductor substrate 10 made of silicon, and a photoresist is applied thereon to form a photoresist film 12. Then, the photoresist film 12 is patterned into a predetermined shape. Thereafter, as shown in FIG. 2B, P ions are implanted from above the patterned semiconductor substrate 10 to form an n-type lower electrode 13 on the semiconductor substrate 10. Next, the photoresist film 12 is removed, a photoresist is applied again, and patterning is performed to remove a part of the insulating film 11 above the lower electrode 13 and in a region where a wiring portion is to be formed. Then, as shown in FIG. 2C, a part of the insulating film 11 is etched to the surface of the semiconductor substrate 10 by etching, and the photoresist is removed. Next, as shown in FIG. 2D, a structure forming film 14 made of polysilicon is formed from above. At this time, the polysilicon wraps around the portion from which a part of the insulating film 11 is removed.

次に、図３（ａ）に示すように、構造体形成膜１４をパターニングして、構造体１８（可動電極１５、固定電極１６ａ，１６ｂ）およびベース貫通ガードリング３０、ベースガードリング３１の形状を分離する。図５は、構造体１８とベース貫通ガードリング３０、ベースガードリング３１の形状と配置を示す概略平面図である。構造体１８を構成する可動電極１５および固定電極１６ａ，１６ｂは、櫛歯状の突起を有しそれぞれがかみ合うように配置している。また、ベース貫通ガードリング３０はベースガードリング３１に全周を接している。そして、ベース貫通ガードリング３０、ベースガードリング３１は、平面視において構造体１８を囲むように形成する。   Next, as shown in FIG. 3A, the structure forming film 14 is patterned to form the structures 18 (the movable electrode 15 and the fixed electrodes 16a and 16b), the base through guard ring 30, and the base guard ring 31. Isolate. FIG. 5 is a schematic plan view showing the shape and arrangement of the structure 18, the base through guard ring 30, and the base guard ring 31. The movable electrode 15 and the fixed electrodes 16a and 16b constituting the structure 18 have comb-like protrusions and are arranged so as to engage with each other. The base penetration guard ring 30 is in contact with the base guard ring 31 all around. And the base penetration guard ring 30 and the base guard ring 31 are formed so that the structure 18 may be enclosed in planar view.

次に、図３（ｂ）に示すように、構造体１８とベースガードリング３１の上に、ＳｉＯ2膜などの層間絶縁膜２０を形成する。続いて、図３（ｃ）に示すように、ベースガードリング３１上の層間絶縁膜２０の一部をパターニングして、ベースガードリング３１表面まで達する溝部２５を形成する。図６は溝部２５の配置を示す概略平面図であり、溝部２５は平面視において構造体１８を囲むように形成する。
その後、図３（ｄ）に示すように、層間絶縁膜２０の上からＡｌまたはＣｕなどの膜を形成し、パターニングして配線２１および貫通ガードリング３２、ガードリング３３を形成する。そして、その上に、層間絶縁膜２２を形成する。なお、配線２１は、半導体基板１０に設けた下部電極１３あるいは、半導体基板１０に設けられた回路素子と接続している。 Next, as shown in FIG. 3B, an interlayer insulating film 20 such as a SiO 2 film is formed on the structure 18 and the base guard ring 31. Subsequently, as shown in FIG. 3C, a part of the interlayer insulating film 20 on the base guard ring 31 is patterned to form a groove 25 reaching the surface of the base guard ring 31. FIG. 6 is a schematic plan view showing the arrangement of the groove portions 25, and the groove portions 25 are formed so as to surround the structure 18 in a plan view.
Thereafter, as shown in FIG. 3D, a film such as Al or Cu is formed on the interlayer insulating film 20 and patterned to form the wiring 21, the through guard ring 32, and the guard ring 33. Then, an interlayer insulating film 22 is formed thereon. The wiring 21 is connected to the lower electrode 13 provided on the semiconductor substrate 10 or a circuit element provided on the semiconductor substrate 10.

次に、図４（ａ）に示すように、ガードリング３３上の層間絶縁膜２２の一部をパターニングして、ガードリング３３表面まで達する溝部２６を形成する。この溝部２６は平面視において構造体１８を囲むように形成する。
その後、図４（ｂ）に示すように、層間絶縁膜２２の上からＡｌまたはＣｕなどの膜を形成し、パターニングして貫通ガードリング３４、ガードリング３５を形成する。そして、その上にシリコンナイトライド（Ｓｉ3Ｎ4）膜などのパッシベーション膜２３を形成する。 Next, as shown in FIG. 4A, a part of the interlayer insulating film 22 on the guard ring 33 is patterned to form a groove portion 26 that reaches the surface of the guard ring 33. The groove 26 is formed so as to surround the structure 18 in plan view.
Thereafter, as shown in FIG. 4B, a film such as Al or Cu is formed on the interlayer insulating film 22 and patterned to form a through guard ring 34 and a guard ring 35. Then, a passivation film 23 such as a silicon nitride (Si 3 N 4 ) film is formed thereon.

次に、図４（ｃ）に示すように、構造体１８の上方に位置するパッシベーション膜２３および層間絶縁膜２２を異方性エッチング（ドライエッチング）し、開口部３８を形成する。この異方性エッチングでは、少なくとも構造体１８の表面が露出するまで行われる。
続いて、図４（ｄ）に示すように、構造体１８表面より下の層間絶縁膜２０および絶縁膜１１を犠牲層として等方性エッチング（ウェットエッチング）し、開口部３９を形成して構造体１８をリリースする。 Next, as shown in FIG. 4C, the passivation film 23 and the interlayer insulating film 22 located above the structure 18 are anisotropically etched (dry etching) to form an opening 38. This anisotropic etching is performed until at least the surface of the structure 18 is exposed.
Subsequently, as shown in FIG. 4D, isotropic etching (wet etching) is performed using the interlayer insulating film 20 and the insulating film 11 below the surface of the structure 18 as a sacrificial layer to form an opening 39. Release body 18.

パッシベーション膜２３の異方性エッチングにはＣＦ4などのエッチングガスが用いられる。また、層間絶縁膜２０，２２の異方性エッチングにはフッ素系あるいは塩素系のエッチングガスが用いられ、層間絶縁膜２０および絶縁膜１１の等方性エッチングにはフッ酸系のエッチング液が用いられる。 An etching gas such as CF 4 is used for anisotropic etching of the passivation film 23. In addition, a fluorine-based or chlorine-based etching gas is used for anisotropic etching of the interlayer insulating films 20 and 22, and a hydrofluoric acid-based etching solution is used for isotropic etching of the interlayer insulating film 20 and the insulating film 11. It is done.

以上のように、本実施形態のＭＥＭＳ素子１の製造方法によれば、配線２１がガードリング３１，３３，３５および貫通ガードリング３０，３２，３４の外側に配置されているため、開口部３９において露出した層間絶縁膜２２，２０から進入した湿気はガードリング３１，３３，３５および貫通ガードリング３０，３２，３４が障壁となり、配線２１を湿気から保護することができる。このことから、ＭＥＭＳ素子１の耐湿性を良好とし、信頼性を向上させることができる。   As described above, according to the method for manufacturing the MEMS element 1 of the present embodiment, since the wiring 21 is disposed outside the guard rings 31, 33, and 35 and the through guard rings 30, 32, and 34, the opening 39 is provided. Moisture that has entered through the interlayer insulating films 22 and 20 exposed in FIG. 4 becomes a barrier by the guard rings 31, 33, and 35 and the through guard rings 30, 32, and 34, thereby protecting the wiring 21 from moisture. For this reason, the moisture resistance of the MEMS element 1 can be improved and the reliability can be improved.

また、構造体１８とベースガードリング３１およびベース貫通ガードリング３０をポリシリコンで形成することにより、それぞれを同じ工程で製造することができ、製造工程を削減し、工程の簡略化が図れる。
同様に、配線２１とガードリング３３，３５および貫通ガードリング３２，３４をＡｌ、Ｃｕなどの金属にて形成すれば、それぞれを同じ工程で製造することができ、製造工程を削減し、工程の簡略化が図れる。 Further, by forming the structure 18, the base guard ring 31, and the base through guard ring 30 with polysilicon, each can be manufactured in the same process, and the manufacturing process can be reduced and the process can be simplified.
Similarly, if the wiring 21, the guard rings 33 and 35, and the through guard rings 32 and 34 are made of metal such as Al and Cu, each can be manufactured in the same process, reducing the manufacturing process, Simplification can be achieved.

なお、配線部４０に積層される配線は多層に積層してもよく、その場合には各層間絶縁膜間にガードリングおよび貫通ガードリングを多層に形成して配線を湿気から保護することができる。   In addition, the wiring laminated | stacked on the wiring part 40 may be laminated | stacked on multiple layers, In that case, a guard ring and a penetration guard ring can be formed in multiple layers between each interlayer insulation film, and wiring can be protected from moisture. .

また、本実施形態で構造体およびベース貫通ガードリング、ベースガードリングをポリシリコンで形成したが、ＣＭＯＳトランジスタにおけるシリサイド化された他のゲート電極材料を用いて実施することもできる。   Further, in the present embodiment, the structure, the base through guard ring, and the base guard ring are formed of polysilicon, but the present invention can also be implemented using another gate electrode material silicided in a CMOS transistor.

本発明の実施形態において、ＭＥＭＳ共振器を例に取り説明したが、ＭＥＭＳ技術を利用したアクチュエータ、ジャイロセンサ、加速度センサにおいても実施が可能であり、同様の効果を享受することができる。   In the embodiment of the present invention, the MEMS resonator has been described as an example. However, the present invention can be implemented in an actuator, a gyro sensor, and an acceleration sensor using the MEMS technology, and the same effect can be obtained.

本発明の実施形態によるＭＥＭＳ素子の概略構成図であり、（ａ）はＭＥＭＳ素子の平面図、（ｂ）は同図（ａ）のＡ−Ａ断線に沿う断面図。It is a schematic block diagram of the MEMS element by embodiment of this invention, (a) is a top view of a MEMS element, (b) is sectional drawing which follows the AA disconnection of the figure (a). ＭＥＭＳ素子の製造工程を示す概略断面図。The schematic sectional drawing which shows the manufacturing process of a MEMS element. ＭＥＭＳ素子の製造工程を示す概略断面図。The schematic sectional drawing which shows the manufacturing process of a MEMS element. ＭＥＭＳ素子の製造工程を示す概略断面図。The schematic sectional drawing which shows the manufacturing process of a MEMS element. 構造体とベース貫通ガードリング、ベースガードリングの形状と配置を示す概略平面図。The schematic plan view which shows the shape and arrangement | positioning of a structure, a base penetration guard ring, a base guard ring. 層間絶縁膜に形成する溝部の形状と配置を示す概略平面図。The schematic plan view which shows the shape and arrangement | positioning of the groove part formed in an interlayer insulation film. 発明が解決しようとする課題を説明するＭＥＭＳ素子の概略断面図。The schematic sectional drawing of the MEMS element explaining the subject which invention intends to solve.

符号の説明Explanation of symbols

１…ＭＥＭＳ素子、１０…半導体基板、１１…絶縁膜、１２…フォトレジスト膜、１３…下部電極、１４…構造体形成膜、１５…構造体を構成する可動電極、１６ａ，１６ｂ…構造体を構成する固定電極、１８…構造体、２０…層間絶縁膜、２１…配線、２２…層間絶縁膜、２３…パッシベーション膜、３０…貫通ガードリングとしてのベース貫通ガードリング、３１…ガードリングとしてのベースガードリング、３２，３４…貫通ガードリング、３３，３５…ガードリング、３９…開口部、４０…配線部。   DESCRIPTION OF SYMBOLS 1 ... MEMS element, 10 ... Semiconductor substrate, 11 ... Insulating film, 12 ... Photoresist film, 13 ... Lower electrode, 14 ... Structure formation film, 15 ... Movable electrode which comprises structure, 16a, 16b ... Structure Constituting fixed electrode, 18 ... structure, 20 ... interlayer insulating film, 21 ... wiring, 22 ... interlayer insulating film, 23 ... passivation film, 30 ... base through guard ring as through guard ring, 31 ... base as guard ring Guard ring, 32, 34 ... penetrating guard ring, 33, 35 ... guard ring, 39 ... opening, 40 ... wiring part.

Claims (6)

半導体基板上に絶縁膜を形成する工程と、Forming an insulating film on the semiconductor substrate;
前記半導体基板に下部電極を形成する工程と、  Forming a lower electrode on the semiconductor substrate;
前記下部電極上に位置する前記絶縁膜の第１部分および前記第１部分を囲む第２部分をエッチングすることにより、前記第１部分に第１溝および前記第２部分に第２溝を形成する工程と、  By etching the first portion of the insulating film located on the lower electrode and the second portion surrounding the first portion, the first groove is formed in the first portion and the second groove is formed in the second portion. Process,
前記絶縁膜上、前記第１溝および前記第２溝に構造体形成膜を形成する工程と、  Forming a structure forming film on the insulating film in the first groove and the second groove;
前記構造体形成膜をパターニングすることにより、前記第１溝および前記第１溝上に構造体と、前記第２溝および第２溝上に前記構造体を囲む第１ガードリングとを形成する工程と、  Patterning the structure forming film to form a structure on the first groove and the first groove and a first guard ring surrounding the structure on the second groove and the second groove;
前記構造体上および前記第１ガードリング上に、第１層間絶縁膜を形成する工程と、  Forming a first interlayer insulating film on the structure and the first guard ring;
前記第１ガードリング上に位置する前記第１層間絶縁膜に、前記構造体を囲む第３溝を形成する工程と、  Forming a third groove surrounding the structure in the first interlayer insulating film located on the first guard ring;
前記第３溝および前記第３溝上に前記構造体を囲む第２ガードリングを形成し、前記第１層間絶縁膜上であって前記第２ガードリングが囲む領域の外側に配線を形成する工程と、  Forming a second guard ring surrounding the structure on the third groove and the third groove, and forming a wiring on the first interlayer insulating film outside the region surrounded by the second guard ring; ,
前記第２ガードリング上および前記配線上に、第２層間絶縁膜を形成する工程と、  Forming a second interlayer insulating film on the second guard ring and on the wiring;
前記第２ガードリング上に位置する前記第２層間絶縁膜に、前記構造体を囲む第４溝を形成する工程と、  Forming a fourth groove surrounding the structure in the second interlayer insulating film located on the second guard ring;
前記第４溝および前記第４溝上に前記構造体を囲む第３ガードリングを形成する工程と、  Forming a third guard ring surrounding the structure on the fourth groove and the fourth groove;
前記第３ガードリング上にパッシベーション膜を形成する工程と、  Forming a passivation film on the third guard ring;
前記構造体上方の前記パッシベーション膜および前記第２層間絶縁膜を前記構造体の表面が露出するまで第１エッチングすることにより、開口部を形成する工程と、  Forming an opening by first etching the passivation film and the second interlayer insulating film above the structure until the surface of the structure is exposed;
前記開口部下方の前記第１層間絶縁膜および前記絶縁膜を第２エッチングする工程と、を含むことを特徴とするＭＥＭＳ素子の製造方法。  And a second etching step of the first interlayer insulating film and the insulating film below the opening. 請求項１において、In claim 1,
前記第１ガードリングは、前記絶縁膜と同層に位置する貫通ベースガードリングと、前記第１溝上の前記構造体と同層に位置するベースガードリングとからなり、  The first guard ring includes a penetrating base guard ring located in the same layer as the insulating film, and a base guard ring located in the same layer as the structure on the first groove,
前記第２ガードリングは、前記第１層間絶縁膜と同層に位置する貫通ガードリングと、前記配線と同層に位置するガードリングとからなることを特徴とするＭＥＭＳ素子の製造方法。  The method of manufacturing a MEMS element, wherein the second guard ring includes a through guard ring located in the same layer as the first interlayer insulating film and a guard ring located in the same layer as the wiring. 請求項１または２において、In claim 1 or 2,
前記第１エッチングは、ドライエッチングであり、  The first etching is dry etching,
前記第２エッチングは、ウェットエッチングであることを特徴とするＭＥＭＳ素子の製造方法。  The method of manufacturing a MEMS device, wherein the second etching is wet etching. 請求項１ないし３のいずれかにおいて、In any of claims 1 to 3,
前記構造体および前記第１ガードリングは、ポリシリコンを有し、  The structure and the first guard ring have polysilicon,
前記第２ガードリングおよび前記配線は、第１金属を有し、  The second guard ring and the wiring have a first metal,
前記第３ガードリングは、第２金属を有することを特徴とするＭＥＭＳ素子の製造方法。  The method of manufacturing a MEMS device, wherein the third guard ring includes a second metal. 半導体基板と、A semiconductor substrate;
前記半導体基板に形成された構造体と、  A structure formed on the semiconductor substrate;
平面視において前記構造体を囲む絶縁膜と、  An insulating film surrounding the structure in plan view;
前記絶縁膜を貫通し、平面視において前記構造体を囲む第１貫通ガードリングと、  A first through guard ring penetrating the insulating film and surrounding the structure in plan view;
前記第１貫通ガードリング上に形成され、平面視において前記構造体を囲む第１ガードリングと、  A first guard ring formed on the first through guard ring and surrounding the structure in plan view;
前記第１ガードリング上に形成され、平面視において前記構造体を囲む第１層間絶縁膜と、  A first interlayer insulating film formed on the first guard ring and surrounding the structure in plan view;
前記第１ガードリング上に形成され、前記第１層間絶縁膜を貫通し、平面視において前記構造体を囲む第２貫通ガードリングと、  A second through guard ring formed on the first guard ring, penetrating the first interlayer insulating film and surrounding the structure in plan view;
前記第２貫通ガードリング上に形成された第２ガードリングと、  A second guard ring formed on the second through guard ring;
前記第１層間絶縁膜上であって、平面視において前記第２ガードリングが囲む領域の外側に形成された配線と、  A wiring formed on the first interlayer insulating film and outside the region surrounded by the second guard ring in plan view;
前記第２ガードリング上に形成され、平面視において前記構造体を囲む第２層間絶縁膜と、  A second interlayer insulating film formed on the second guard ring and surrounding the structure in plan view;
前記第２ガードリング上に形成され、前記第２層間絶縁膜を貫通し、平面視において前記構造体を囲む第３貫通ガードリングと、  A third penetrating guard ring formed on the second guard ring, penetrating the second interlayer insulating film and surrounding the structure in plan view;
前記第３貫通ガードリング上に形成され、平面視において前記構造体を囲む第３ガードリングと、を含み、  A third guard ring formed on the third through guard ring and surrounding the structure in plan view,
前記構造体、前記第１貫通ガードリングおよび前記第１ガードリングは、ポリシリコンを有することを特徴とするＭＥＭＳ素子。  The MEMS element, wherein the structure, the first through guard ring, and the first guard ring include polysilicon. 請求項５において、In claim 5,
前記第２貫通ガードリング、前記第２ガードリングおよび前記配線は、ＡｌまたはＣｕを有し、  The second through guard ring, the second guard ring and the wiring have Al or Cu;
前記第３貫通ガードリングおよび前記第３ガードリングは、ＡｌまたはＣｕを有することを特徴とするＭＥＭＳ素子。  The MEMS element, wherein the third through guard ring and the third guard ring include Al or Cu.
JP2005038744A 2005-02-16 2005-02-16 MEMS element and method for manufacturing MEMS element Expired - Fee Related JP4501715B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005038744A JP4501715B2 (en) 2005-02-16 2005-02-16 MEMS element and method for manufacturing MEMS element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005038744A JP4501715B2 (en) 2005-02-16 2005-02-16 MEMS element and method for manufacturing MEMS element

Publications (2)

Publication Number Publication Date
JP2006224220A JP2006224220A (en) 2006-08-31
JP4501715B2 true JP4501715B2 (en) 2010-07-14

Family

ID=36986021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005038744A Expired - Fee Related JP4501715B2 (en) 2005-02-16 2005-02-16 MEMS element and method for manufacturing MEMS element

Country Status (1)

Country Link
JP (1) JP4501715B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008114354A (en) * 2006-11-08 2008-05-22 Seiko Epson Corp Electronic device and its manufacturing method
JP5408447B2 (en) * 2010-04-14 2014-02-05 セイコーエプソン株式会社 Electronic equipment
JP2012119822A (en) 2010-11-30 2012-06-21 Seiko Epson Corp Electronic device, electronic apparatus, and manufacturing method of the electronic device
JP2012195829A (en) 2011-03-17 2012-10-11 Seiko Epson Corp Oscillation circuit
JP2012222718A (en) 2011-04-13 2012-11-12 Seiko Epson Corp Oscillator

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373136B2 (en) * 1982-09-24 1991-11-20 Hitachi Ltd
JPH05209715A (en) * 1991-10-03 1993-08-20 Canon Inc Manufacture of cantilever drive mechanism, manufacture of probe drive mechanism, and cantilever drive mechanism, probe drive mechanism, and multiprobe drive mechanism, scan type tunnel microscope and information processor using the same
JPH0883941A (en) * 1994-04-28 1996-03-26 Siemens Ag Micro-system and manufacture thereof
JPH08335707A (en) * 1995-06-08 1996-12-17 Nippondenso Co Ltd Semiconductor mechanical quantity sensor and its manufacture
JP2001250828A (en) * 2000-03-07 2001-09-14 Victor Co Of Japan Ltd Semiconductor device
US20020151132A1 (en) * 2001-04-12 2002-10-17 International Business Machines Corporation Micromachined electromechanical (MEM) random access memory array and method of making same
JP2003086590A (en) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd Semiconductor device and method for manufacturing the same
JP2004526299A (en) * 2000-12-11 2004-08-26 モトローラ・インコーポレイテッド Integrated CMOS capacitive pressure sensor
JP2005125484A (en) * 2003-09-29 2005-05-19 Matsushita Electric Ind Co Ltd Micro-electric machine system and its manufacturing method
JP2006224219A (en) * 2005-02-16 2006-08-31 Seiko Epson Corp Manufacturing method for mems element
JP2006255879A (en) * 2005-02-16 2006-09-28 Seiko Epson Corp Mems device and manufacturing method of mems device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373136B2 (en) * 1982-09-24 1991-11-20 Hitachi Ltd
JPH05209715A (en) * 1991-10-03 1993-08-20 Canon Inc Manufacture of cantilever drive mechanism, manufacture of probe drive mechanism, and cantilever drive mechanism, probe drive mechanism, and multiprobe drive mechanism, scan type tunnel microscope and information processor using the same
JPH0883941A (en) * 1994-04-28 1996-03-26 Siemens Ag Micro-system and manufacture thereof
JPH08335707A (en) * 1995-06-08 1996-12-17 Nippondenso Co Ltd Semiconductor mechanical quantity sensor and its manufacture
JP2001250828A (en) * 2000-03-07 2001-09-14 Victor Co Of Japan Ltd Semiconductor device
JP2004526299A (en) * 2000-12-11 2004-08-26 モトローラ・インコーポレイテッド Integrated CMOS capacitive pressure sensor
US20020151132A1 (en) * 2001-04-12 2002-10-17 International Business Machines Corporation Micromachined electromechanical (MEM) random access memory array and method of making same
JP2003086590A (en) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd Semiconductor device and method for manufacturing the same
JP2005125484A (en) * 2003-09-29 2005-05-19 Matsushita Electric Ind Co Ltd Micro-electric machine system and its manufacturing method
JP2006224219A (en) * 2005-02-16 2006-08-31 Seiko Epson Corp Manufacturing method for mems element
JP2006255879A (en) * 2005-02-16 2006-09-28 Seiko Epson Corp Mems device and manufacturing method of mems device

Also Published As

Publication number Publication date
JP2006224220A (en) 2006-08-31

Similar Documents

Publication Publication Date Title
JP5331678B2 (en) Capacitive microelectromechanical sensor with single crystal silicon electrode
JP4544140B2 (en) MEMS element
TWI396242B (en) Microelectronic device, method for fabricating microelectronic device, and mems package and method for fabricating the same
WO2009101757A1 (en) Capacitor microphone and mems device
JP4501715B2 (en) MEMS element and method for manufacturing MEMS element
JP2009016717A (en) Semiconductor device and method of manufacturing the same
CN104627948A (en) Micromechanical sensor device and corresponding manufacturing method
JP5417851B2 (en) MEMS device and manufacturing method thereof
JP2014155980A (en) Electric component and method for producing the same
JP2000133616A (en) Integrated device and manufacture thereof
CN111170268A (en) MEMS device and method of manufacturing the same
JP2006224219A (en) Manufacturing method for mems element
JP4857718B2 (en) Micromachine mixed electronic circuit device and method for manufacturing micromachine mixed electronic circuit device
JP2015171740A (en) Mems device and manufacturing method of the same
JP6331551B2 (en) MEMS device
JP5145412B2 (en) Micromechanical element and method for manufacturing micromechanical element with thin film cap
JP6331552B2 (en) MEMS device and manufacturing method thereof
JP2015182158A (en) MEMS device
US9278850B2 (en) MEMS device and method of manufacturing the same
JP2007111832A (en) Method for manufacturing mems element, and mems element
JP2008010961A (en) Sound response device
JP4774902B2 (en) Manufacturing method of MEMS element
KR101352435B1 (en) A semiconductor device and a method of manufactur ing the same
JP2008093812A (en) Mems-semiconductor composite circuit and mems element
JP2009078315A (en) Sealing structure and its manufacturing method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100412

R150 Certificate of patent or registration of utility model

Ref document number: 4501715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees