JP4501484B2 - Electronic device shutdown method - Google Patents

Electronic device shutdown method Download PDF

Info

Publication number
JP4501484B2
JP4501484B2 JP2004088182A JP2004088182A JP4501484B2 JP 4501484 B2 JP4501484 B2 JP 4501484B2 JP 2004088182 A JP2004088182 A JP 2004088182A JP 2004088182 A JP2004088182 A JP 2004088182A JP 4501484 B2 JP4501484 B2 JP 4501484B2
Authority
JP
Japan
Prior art keywords
electronic device
abnormality
shutdown
systems
communication means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004088182A
Other languages
Japanese (ja)
Other versions
JP2005275818A (en
Inventor
智章 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2004088182A priority Critical patent/JP4501484B2/en
Publication of JP2005275818A publication Critical patent/JP2005275818A/en
Application granted granted Critical
Publication of JP4501484B2 publication Critical patent/JP4501484B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、2つのCPUモジュールが1つの筺体内に実装された電子機器装置のシャットダウン方法に関するものである。   The present invention relates to a method for shutting down an electronic apparatus in which two CPU modules are mounted in one casing.

例えば、コンパクトPCI(Peripheral Component Interface)では、図5で示すように1つの筺体10内に2つのシステム1,2が実装され、各システム1,2にはそれぞれ個別で動作するシステムOSが搭載されている。このような電子機器装置においては、電源や冷却用のファン、バッテリー及びその他入力が想定されるハードウェアのような両システムに共通な部品が搭載されており、このシステム共通部分に異常が発生した場合には、シャットダウン処理を実行するための専用のハードウェアが設けられている。   For example, in compact PCI (Peripheral Component Interface), as shown in FIG. 5, two systems 1 and 2 are mounted in one housing 10, and each system 1 and 2 has a system OS that operates individually. ing. In such an electronic device, parts common to both systems such as a power supply, a cooling fan, a battery, and other hardware assumed to be input are mounted, and an abnormality has occurred in the common part of the system. In some cases, dedicated hardware for executing the shutdown process is provided.

なお、システム1,2には、それぞれシステムコンピュータ3,5と多目的機能部4,6を有している。多目的機能部とは、RAS(Reliability Availability Serviceability)モジュールに相当するもので、異常信号を検知したモジュールにて各々シャットダウン処理を行う。すなわち、ここでの多目的機能部とは、筺体10に含まれるハードウェアの異常を検知する機能をもったものを指す。
コンピュータにおけるRAS機能をもったシステムとしては、特許文献1のようなものが公知となっている。
特開平10−289130号公報
The systems 1 and 2 have system computers 3 and 5 and multipurpose function units 4 and 6, respectively. The multipurpose functional unit, which corresponds to a RAS (R eliability A vailability S erviceability ) module, performs each shutdown processing in the abnormality was detected signal module. That is, the multi-purpose function unit here refers to a unit having a function of detecting an abnormality of hardware included in the housing 10.
As a system having a RAS function in a computer, a system as disclosed in Patent Document 1 is known.
Japanese Patent Laid-Open No. 10-289130

従来においては、各システム毎にそれぞれ搭載した多目的機能部4,6が、それぞれ個別に各システムの異常検知を実施しているため部品搭載点数が多くなり、且つコスト的にも問題を有している。
なお、特許文献1のものには、コンピュータ停止の原因が外来ノイズであったかどうかを判断することが記載されている。
Conventionally, the multi-purpose function units 4 and 6 mounted for each system individually detect the abnormality of each system, so the number of parts mounting points increases and there is a problem in terms of cost. Yes.
In addition, the thing of patent document 1 describes determining whether the cause of the computer stop was an external noise.

したがって、本発明が目的とするところは、1つの装置に2つのシステムを有する電子機器装置において多目的機能部を1個とし、互いにシャットダウン通知を連動させるシャットダウン方法を提供することにある。   Accordingly, an object of the present invention is to provide a shutdown method in which one multi-purpose function unit is provided in an electronic apparatus having two systems in one device, and shutdown notifications are linked to each other.

本発明は、一つの筐体内に、それぞれ個別で動作するシステムコンピュータを有する第1,第2のシステムを収納し、両システム間を通信手段にて接続して定期的に第1システムから第2システムに正常信号の発行受信を行い、第2システムから第1システムに対して受信完了通知を行うよう構成された電子機器装置において、
前記第1システムに異常検知機能を有する多目的機能部を設け、且つ前記各システムに異常発生を検知するための各々専用のアプリケーションを設け、異常発生時には前記通信手段を介して第1システムから第2システムのアプリケーションに対しシャットダウン命令を出力し、この命令に基づいて第2システムではシャットダウン処理を実行して第1システムに対してシャットダウン処理完了を通知し、この処理完了通知に基づき第1システムでシャットダウン処理及び電子機器装置の電源断、若しくはリスタートを実行することを特徴としたものである。
According to the present invention, the first and second systems each having a system computer that operates individually are housed in a single housing, and the two systems are periodically connected to each other by communication means. In an electronic apparatus configured to issue and receive a normal signal to the system and to notify the first system from the second system that the reception has been completed,
A multi-purpose function unit having an abnormality detection function is provided in the first system, and a dedicated application for detecting the occurrence of an abnormality is provided in each system. When an abnormality occurs, the second system is connected to the second system via the communication means. A shutdown command is output to the system application, the second system executes a shutdown process based on this command, notifies the first system of the completion of the shutdown process, and the first system shuts down based on this processing completion notification This is characterized in that the processing and the electronic device apparatus are powered off or restarted.

以上のとおり、本発明によれば、一つの筺体内に通信手段介して接続された異なる2つのシステムを収納した電子機器装置において、装置に共通する異常検知装置(多目的機能部)を第1システム側にのみ設け、装置に共通する部分の異常に対しては両システムが連携して異常処理を行うものであるから、部品点数の縮減を可能とし、装置の小型化やコスト的にも有利なものとなる利点を有するものである。   As described above, according to the present invention, in an electronic device apparatus in which two different systems connected via a communication means are accommodated in one casing, an abnormality detection apparatus (multipurpose function unit) common to the apparatus is provided as the first system. The system is provided only on the side, and the two systems work together to handle abnormalities that are common to the equipment. Therefore, it is possible to reduce the number of parts, which is advantageous in terms of downsizing and cost of the equipment. It has the advantage of becoming.

図1は本発明の実施例を示す構成図で、図5と同一部分若しくは相当部分には同一符号を付している。すなわち、図1ではシステム2の多目的機能部が除去されている。システムコンピュータ3,5であるプログラマブルコントローラPCは、その基本構成として電源モジュール、他のコンピュータ等との通信を行う通信モジュール、OSに基づいてアプリケーションプログラムを実行する信号処理機能及びローカルI/Oモジュール等を備えている。31及び51は、上記機能の中の通信モジュールで、各通信モジュール31,51間の接続手段としてネットワーク接続して構成した場合のものである。接続手段としては、この他、バックプレーンに専用の配線を行ったり、システムコンピュータが有する汎用DIDO間でそれぞれ接続するよう構成してもよいことは勿論である。   FIG. 1 is a block diagram showing an embodiment of the present invention, in which the same or corresponding parts as in FIG. That is, in FIG. 1, the multi-purpose function part of the system 2 is removed. Programmable controller PC which is system computers 3 and 5 has a power supply module as its basic configuration, a communication module that communicates with other computers, a signal processing function that executes an application program based on the OS, a local I / O module, and the like It has. Reference numerals 31 and 51 are communication modules having the above functions, and are configured by connecting to a network as connection means between the communication modules 31 and 51. In addition to this, as a connection means, it goes without saying that a dedicated wiring may be provided on the backplane, or connection may be made between general-purpose DIDOs included in the system computer.

通信手段によって接続されたシステム1とシステム2間において、システム1によって異常を検知してその信号を通知し、通知された異常信号に基づいてシステム2側で検知を行う。この検知方法は各々専用のアプリケーションにて行う。
また、システム1からシステム2に対するアプリケーションは、定期的に正常信号の発行受信を行う。システム2からシステム1へは受信完了通知を行う。
Between the system 1 and the system 2 connected by the communication means, the system 1 detects an abnormality and notifies the signal, and performs detection on the system 2 side based on the notified abnormality signal. This detection method is performed by a dedicated application.
In addition, the application from the system 1 to the system 2 periodically issues and receives normal signals. A reception completion notification is sent from the system 2 to the system 1.

システム1で、ハードウェア故障、OS停止等のソフトウェア故障のように何らかの理由で異常信号がシステム2側に通知できないような状態が生じた場合には、システム2側アプリケーションにて異常と判断してシステムのシャットダウン処理を実行する。
同様に、システム2側で何らかのトラブルにより正常信号の受信ができず、受信完了通知が発行されなかった場合、システム1側アプリケーションにて異常と判断してシステムのシャットダウン処理を行う。
If the system 1 has a situation where an abnormal signal cannot be notified to the system 2 side for some reason, such as a hardware failure, software failure such as OS stop, etc., the system 2 side application determines that an error has occurred. Perform system shutdown processing.
Similarly, when a normal signal cannot be received due to some trouble on the system 2 side and a reception completion notification is not issued, the system 1 side application determines that an abnormality has occurred and performs system shutdown processing.

図2は第1の実施例の動作フローを示し、両システムはネットワーク接続されているときの電子機器装置(筺体)のハードウェア故障を想定したものである。システム1ではステップS1において異常が検知されたとき、システム2のアプリケーションに対して通信手段を介してシャットダウンを通知する(S2)。ステップS3において、システム2側でシャットダウン命令を検知したとき、このシステム2ではシャットダウン処理を実行すると共に、S4でシステム1に対してシャットダウン処理完了信号を発行する。システム1では、S5で処理完了信号を受信するとシャットダウン及び電子機器装置10の電源断あるいはリスタートを行う。   FIG. 2 shows an operation flow of the first embodiment, in which both systems assume a hardware failure of the electronic device (enclosure) when connected to the network. When an abnormality is detected in the system 1, the system 1 notifies the application of the system 2 of the shutdown via the communication means (S2). In step S3, when a shutdown command is detected on the system 2 side, the system 2 executes a shutdown process and issues a shutdown process completion signal to the system 1 in S4. In the system 1, when the processing completion signal is received in S5, the system 1 is shut down and the electronic device 10 is turned off or restarted.

図3は第2の実施例を示したものである。通常はシステム1からシステム2に対して定期的に正常信号を送出し、システム2からは受信完了信号を返送している(S10)。S11において、何らかの理由によってハードウェアに故障が発生し、システム1側よりの定期的な正常信号の発行受信がないことをシステム2側にて検知したとき、システム1側に異常が発生したと判断してシステム2はS12で自システムのシャットダウン及び電子機器装置10の電源断あるいはリスタートを実行する。   FIG. 3 shows a second embodiment. Normally, a normal signal is periodically sent from the system 1 to the system 2, and a reception completion signal is returned from the system 2 (S10). In S11, it is determined that an abnormality has occurred on the system 1 side when it is detected on the system 2 side that a hardware failure has occurred for some reason and that no regular normal signal is issued and received from the system 1 side. In step S12, the system 2 shuts down its own system and powers off or restarts the electronic device 10.

図4は第3の実施例を示したものである。システム1からシステム2に対して定期的に正常信号を送出し、システム2からは受信完了信号を返送している(S20)。このとき、システム1側において返送されるべきシステム2からの受信完了通知が発行されてないことを検知(S21)した場合、システム2側の異常と判断してシステム1はS22で自システムのシャットダウン及び電子機器装置10の電源断あるいはリスタートを実行する。   FIG. 4 shows a third embodiment. A normal signal is periodically sent from the system 1 to the system 2, and a reception completion signal is returned from the system 2 (S20). At this time, if it is detected on the system 1 side that a reception completion notification from the system 2 to be returned is not issued (S21), it is determined that the system 2 side is abnormal and the system 1 shuts down its own system in S22. In addition, the electronic device 10 is turned off or restarted.

本発明の実施形態を示す構成図。The block diagram which shows embodiment of this invention. 第1の実施形態時の動作フロー図。The operation | movement flowchart at the time of 1st Embodiment. 第2の実施形態時の動作フロー図。The operation | movement flowchart at the time of 2nd Embodiment. 第3の実施形態時の動作フロー図。The operation | movement flowchart at the time of 3rd Embodiment. 従来の電子機器装置(PCI)の構成図。The block diagram of the conventional electronic device apparatus (PCI).

符号の説明Explanation of symbols

1,2…システム
3,5…システムコンピュータ(プログラマブルコントローラ)
4,6…多目的機能部
31,51…通信手段
1,2 ... System
3, 5 ... System computer (programmable controller)
4, 6 ... Multipurpose function section
31, 51 ... Communication means

Claims (1)

一つの筐体内に、それぞれ個別で動作するシステムコンピュータを有する第1,第2のシステムを収納し、両システム間を通信手段にて接続して定期的に第1システムから第2システムに正常信号の発行受信を行い、第2システムから第1システムに対して受信完了通知を行うよう構成された電子機器装置において、
前記第1システムに異常検知機能を有する多目的機能部を設け、且つ前記各システムに各々異常検知のための専用のアプリケーションを設け、異常発生時には前記通信手段を介して第1システムから第2システムのアプリケーションに対しシャットダウン命令を出力し、この命令に基づいて第2システムではシャットダウン処理を実行して第1システムに対してシャットダウン処理完了を通知し、この処理完了通知に基づき第1システムでシャットダウン処理及び電子機器装置の電源断、若しくはリスタートを実行することを特徴とした電子機器装置のシャットダウン方法。
The first and second systems having individually operated system computers are housed in a single housing, and the normal signals are periodically transmitted from the first system to the second system by connecting the two systems with communication means. In the electronic apparatus configured to receive and receive the notification, and to notify the reception completion from the second system to the first system,
A multi-purpose function unit having an abnormality detection function is provided in the first system, and a dedicated application for abnormality detection is provided in each system. When an abnormality occurs, the first system to the second system via the communication means A shutdown command is output to the application. Based on this command, the second system executes a shutdown process to notify the first system of the completion of the shutdown process. A method of shutting down an electronic device apparatus, characterized by executing a power-off or restart of the electronic apparatus device.
JP2004088182A 2004-03-25 2004-03-25 Electronic device shutdown method Expired - Fee Related JP4501484B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004088182A JP4501484B2 (en) 2004-03-25 2004-03-25 Electronic device shutdown method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004088182A JP4501484B2 (en) 2004-03-25 2004-03-25 Electronic device shutdown method

Publications (2)

Publication Number Publication Date
JP2005275818A JP2005275818A (en) 2005-10-06
JP4501484B2 true JP4501484B2 (en) 2010-07-14

Family

ID=35175433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004088182A Expired - Fee Related JP4501484B2 (en) 2004-03-25 2004-03-25 Electronic device shutdown method

Country Status (1)

Country Link
JP (1) JP4501484B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4819778B2 (en) * 2007-11-05 2011-11-24 株式会社バッファロー Network-connected devices and programs
JP5459593B2 (en) * 2009-08-17 2014-04-02 日本電気株式会社 Server monitoring system and server monitoring method
JP5511010B2 (en) * 2010-11-01 2014-06-04 Necフィールディング株式会社 Power switch pressing device, power switch pressing method and program
JP6971016B2 (en) 2016-04-07 2021-11-24 オムロン株式会社 Controls, control methods and programs
JP6700564B1 (en) 2018-12-28 2020-05-27 富士通クライアントコンピューティング株式会社 Information processing system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07129282A (en) * 1993-11-02 1995-05-19 Hitachi Ltd Computer system
JPH10289130A (en) * 1997-04-15 1998-10-27 Meidensha Corp Ras system for computer
JPH11294252A (en) * 1998-04-13 1999-10-26 Denso Corp Electronic control device
JP2000163385A (en) * 1998-11-25 2000-06-16 Isa:Kk Cluster system and device and method for managing operation thereof
JP2002318003A (en) * 2001-04-20 2002-10-31 Noritz Corp Microcomputer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07129282A (en) * 1993-11-02 1995-05-19 Hitachi Ltd Computer system
JPH10289130A (en) * 1997-04-15 1998-10-27 Meidensha Corp Ras system for computer
JPH11294252A (en) * 1998-04-13 1999-10-26 Denso Corp Electronic control device
JP2000163385A (en) * 1998-11-25 2000-06-16 Isa:Kk Cluster system and device and method for managing operation thereof
JP2002318003A (en) * 2001-04-20 2002-10-31 Noritz Corp Microcomputer

Also Published As

Publication number Publication date
JP2005275818A (en) 2005-10-06

Similar Documents

Publication Publication Date Title
CN107193713B (en) FPGA and method for realizing mainboard management control
JP5476238B2 (en) Semiconductor device
CN104639380A (en) Server monitoring method
TW201119173A (en) Method of using power supply to execute remote monitoring of an electronic system
CN100378617C (en) Network wakening device and method
CN112099412B (en) Safety redundancy architecture of micro control unit
JP4501484B2 (en) Electronic device shutdown method
JP4655718B2 (en) Computer system and control method thereof
JP5208377B2 (en) Electric motor driving apparatus and electric motor driving method
US8793538B2 (en) System error response
JP2008225929A (en) Information processor
JP2018136937A (en) Alarm processing circuit and alarm processing method
JP2011145208A (en) Substrate
JP2018163498A (en) Monitoring circuit
JP2006172050A (en) Duplexing system of hot standby type
JP4878740B2 (en) USB device and USB connection system
JP4479002B2 (en) Debugging system and method for equipment having CPU power saving function
JP2015153146A (en) Information processing system, control method for the information processing system, and control program for the information processing system
JP6765874B2 (en) Electronic control device
TWM556046U (en) Network switching control system
JP5561790B2 (en) Hardware failure suspect identification device, hardware failure suspect identification method, and program
JP2019121033A (en) Control device for aircrafts and mutual diagnosis method
JP4973755B2 (en) Stall monitoring device, stall monitoring method and program
JP5343757B2 (en) Programmable controller
TWI390398B (en) Method and system for monitoring and processing running status of a computer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees