JP4489403B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4489403B2 JP4489403B2 JP2003352762A JP2003352762A JP4489403B2 JP 4489403 B2 JP4489403 B2 JP 4489403B2 JP 2003352762 A JP2003352762 A JP 2003352762A JP 2003352762 A JP2003352762 A JP 2003352762A JP 4489403 B2 JP4489403 B2 JP 4489403B2
- Authority
- JP
- Japan
- Prior art keywords
- bus switch
- semiconductor integrated
- circuit device
- integrated circuit
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Logic Circuits (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
STANDARD MICROSYSTEMS CORPORATION(SMSC)、2003年1月14日発行、「LPC47N350 ハードウェアマニュアル」P129,P130
2 バススイッチ部
2a バススイッチ
2b レベルシフト回路
2c スイッチ開閉制御回路
3 不揮発性メモリ
4 電源回路
5 発振器
6 RAM
7 A/D・D/A変換器
8 論理部
8a ラッチ/ポート制御回路
9 I/Oバッファ部
9a 出力バッファ
9b 入力回路
9c レベルシフト回路
9d 入出力制御回路
10 LPCホスト(バススイッチ制御部)
10a コントロールレジスタ
MB マザーボード
B LPCバス
SB サウスブリッジ
DS ドッキングステーション
CH 半導体チップ
RB I/Oバッファ領域
RL 内部回路領域
BP ボンディングパッド
LCLK,DLCLK ボンディングパッド
LAD3,LAD2,LAD1,LAD0 ボンディングパッド
DLAD3,DLAD2,DLAD1,DLAD0 ボンディングパッド
HCC 電源電圧配線
HCL 降圧電源配線
HSS 基準電位配線
CSH クロック供給用配線
ND 否定論理積回路
NR,NR1 否定論理和回路
Iv1〜Iv8 インバータ
LS1〜LS5 レベルシフタ
T1〜T6 トランジスタ
SW CMISスイッチ(バススイッチ)
Tvhn,Tvhp,Tvln,Tvlp トランジスタ
HK 半導体基板
Wn N−ウェル
Wp P−ウェル
SA1〜SA4 半導体領域
G ゲート電極
FF フリップフロップ(データ出力用フリップフロップ)
VCC 電源電圧(第1の電源電圧)
VCL 降圧電源(第2の電源電圧)
CK LPCクロック信号
30 LPCホスト
31 フリップフロップ
32 I/Oバッファ部
CK1 LPCクロック信号
Claims (6)
- バスの接続/切り離しを行うバススイッチ、前記バススイッチの制御を司るバススイッチ制御部、および前記バススイッチ制御部から出力される信号を変換して前記バススイッチに出力するレベルシフト回路を有するバススイッチ部と、
内部回路領域に形成された論理回路とを備える半導体集積回路装置であって、
前記バススイッチは、LPC(Low Pin Count)バスに用いられるものであり、
前記バススイッチを構成するトランジスタは、第1の電源電圧により動作する高耐圧MISトランジスタであり、
前記内部回路領域に形成された論理回路を構成するトランジスタは、前記第1の電源電圧よりも低い電圧レベルとなる第2の電源電圧によって動作する低耐圧MISトランジスタであることを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記バススイッチは、I/Oバッファ部が形成されるI/Oバッファ領域に形成されていることを特徴とする半導体集積回路装置。 - 請求項1または2記載の半導体集積回路装置において、
前記バススイッチを構成する高耐圧MISトランジスタは、少なくとも20Ωの導通抵抗を有したことを特徴とする半導体集積回路装置。 - 請求項1〜3のいずれか1項に記載の半導体集積回路装置において、
前記高耐圧MISトランジスタのゲート絶縁膜の膜厚は、前記低耐圧MISトランジスタのゲート絶縁膜の膜厚よりも厚いことを特徴とした半導体集積回路装置。 - バスの接続/切り離しを行うバススイッチの制御を司るバススイッチ制御部を備える半導体集積回路装置であって、
前記バススイッチ制御部は、接続制御を行うモジュールからなり、
前記バススイッチ制御部に設けられ、且つ、LPC(Low Pin Count)バスに供給されるLPCクロック信号によって制御されるLPCホストの最終段のデータ出力用フリップフロップをI/Oバッファ部に設けたことを特徴とする半導体集積回路装置。 - 請求項5記載の半導体集積回路装置において、
前記データ出力用フリップフロップにLPCクロック信号を供給するクロック供給用配線は、前記I/Oバッファ部が形成されるI/Oバッファ領域上に形成されることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003352762A JP4489403B2 (ja) | 2003-10-10 | 2003-10-10 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003352762A JP4489403B2 (ja) | 2003-10-10 | 2003-10-10 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005116979A JP2005116979A (ja) | 2005-04-28 |
JP4489403B2 true JP4489403B2 (ja) | 2010-06-23 |
Family
ID=34543596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003352762A Expired - Fee Related JP4489403B2 (ja) | 2003-10-10 | 2003-10-10 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4489403B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7343324B2 (ja) * | 2019-07-26 | 2023-09-12 | ファナック株式会社 | レーザ発振器を制御する制御装置、及び制御方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314391A (ja) * | 2001-04-13 | 2002-10-25 | Toshiba Corp | バススイッチ |
JP2003218687A (ja) * | 2002-01-18 | 2003-07-31 | Hitachi Ltd | 半導体集積回路及びバーンイン方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08190448A (ja) * | 1995-01-12 | 1996-07-23 | Hitachi Ltd | データ処理システム |
-
2003
- 2003-10-10 JP JP2003352762A patent/JP4489403B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314391A (ja) * | 2001-04-13 | 2002-10-25 | Toshiba Corp | バススイッチ |
JP2003218687A (ja) * | 2002-01-18 | 2003-07-31 | Hitachi Ltd | 半導体集積回路及びバーンイン方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005116979A (ja) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7109779B2 (en) | Semiconductor integrated circuit and a burn-in method thereof | |
KR100309723B1 (ko) | 집적 회로 장치 | |
JP4502190B2 (ja) | レベルシフタ、レベル変換回路及び半導体集積回路 | |
US20110068826A1 (en) | Semiconductor integrated circuit device | |
JP2000091905A (ja) | 入力バッファ | |
JPH07170168A (ja) | 出力回路および動作方法 | |
US7480165B1 (en) | Microcontroller with programmable logic | |
KR100218843B1 (ko) | 복수의 인터페이스 레벨을 출력 가능한 반도체 집적 회로 장치 | |
US6870776B2 (en) | Data output circuit in combined SDR/DDR semiconductor memory device | |
JP2006270132A (ja) | 半導体集積回路装置 | |
US7688104B2 (en) | On-die termination device to compensate for a change in an external voltage | |
JP3551432B2 (ja) | 出力回路及びそれを用いた電子機器 | |
JP3590535B2 (ja) | 多数の供給電圧に対処するプログラマブル・バイアスを有する出力バッファおよびその方法 | |
JP4489403B2 (ja) | 半導体集積回路装置 | |
JPH1091301A (ja) | 半導体装置のパッド信号検出回路 | |
US5454116A (en) | Semiconductor integrated circuit with external clock signal and reduced data output delay | |
CN113380832A (zh) | 带金属选件的输出缓冲电路 | |
JPH03272166A (ja) | 半導体集積回路 | |
US8923086B2 (en) | Supply voltage distribution system with reduced resistance for semiconductor devices | |
JP4033984B2 (ja) | 集積回路装置 | |
JP4968130B2 (ja) | ラッチ回路及び電子機器 | |
KR20060081560A (ko) | 강화된 파우워를 갖는 반도체 메모리장치 및 이의 파우워강화 방법 | |
JP2007049719A (ja) | 半導体集積回路 | |
EP1094396A2 (en) | Bus system suitable for increasing transmission speed | |
US20100156462A1 (en) | Programmable logic array and programmable logic array module generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100331 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20100921 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |