JP4483211B2

JP4483211B2 - Multi-layer substrate for electronic parts and electronic parts using the same

Info

Publication number: JP4483211B2
Application number: JP2003192946A
Authority: JP
Inventors: 哲平久保田; 克彦田中
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2003-07-07
Filing date: 2003-07-07
Publication date: 2010-06-16
Anticipated expiration: 2023-07-07
Also published as: JP2005032761A

Description

【０００１】
【発明の属する技術分野】
この発明は、電子部品用複層基板およびそれを用いた電子部品に関するもので、特に、その上にＰｂ系強誘電体膜を形成するのに適した電子部品用複層基板およびそれを用いた圧電マイクロポンプのような電子部品に関するものである。
【０００２】
【従来の技術】
所定の基板上に、Ｐｂを含むＰｂ系強誘電体膜、特に圧電体膜を成膜する場合、チタン酸ジルコン酸鉛系圧電体膜を例にとると、基板としては、Ｓｉ基板をベースにいくつかの層を形成した複層構造を有するＳｉ系複層基板がしばしば用いられている。
【０００３】
従来、上述のＳｉ系複層基板としては、図１０に示すような積層構造を有するものがある。
【０００４】
図１０を参照して、Ｓｉ系複層基板１は、ベースとなるＳｉ基板２を備え、その上に、ＳｉＯ₂層３、Ｔｉ層４およびＰｔ電極層５がこの順序で形成されている（たとえば、非特許文献１参照）。
【０００５】
図１１には、図１０に示したＳｉ系複層基板１を用いて構成された電子部品６が示されている。電子部品６は、たとえば圧電部品であり、Ｓｉ系複層基板１におけるＰｔ電極層５上にＰｂ系強誘電体膜７が形成され、その上にＰｔ上部電極層８が形成されている。
【０００６】
他方、他の従来技術として、図１０に示したＳｉ系複層基板１において、Ｔｉ層４をＩｒＯ₂層によって置き換えたものも提案されている（たとえば、非特許文献２参照）。
【０００７】
図１０に示したＴｉ層４および上述のＩｒＯ₂層は、Ｐｔ電極層５の接合性を良好にし、Ｐｂ系強誘電体膜７とＳｉＯ₂層３との間での相互拡散を抑制する目的で用いられているものである。
【０００８】
【非特許文献１】
H. N. AL-SHAEEFH et al., "ELECTRODES FOR FERROELECTRIC THIN FILMS", Integrated Ferroelectrics, 1993, Vol. 3, pp. 321-332
【非特許文献２】
TAKAAKI TSURUMI et al., "Preparation of Pb(Zr_0.53Ti_0.47)O₃ Thick Films by an Interfacial Polymerization Method on Silicon Substrates and Their Electric and Piezoelectric Properties", Jpn. J. Appl. Phys. Vol. 39 (2000), pp. 5604-5608
【０００９】
【発明が解決しようとする課題】
Ｐｂ系強誘電体膜７は、厚膜形成技術によって成膜されるもので、Ｐｂ系強誘電体膜７として、特に圧電体膜を成膜させる場合には、７００℃以上の温度で熱処理が施される。そのため、この熱処理が原因となって、次のような問題を引き起こすことがある。
【００１０】
すなわち、図１０に示したように、Ｔｉ層４を備えるＳｉ系複層基板１にあっては、Ｐｔ電極層５とＴｉ層４との間で相互拡散が生じるという問題である。また、Ｔｉ層４におけるＴｉが選択的に酸化されることにより、Ｐｔ電極層５の膜質およびその密着性が劣化しやすくなるという問題もある。さらに、Ｐｂ系強誘電体膜７からＳｉ系複層基板１側へＰｂが拡散したり、ＰｂとＳｉＯ₂層３との反応を完全に防止しきれなかったりするという問題もある。
【００１１】
特に、ＰｂがＳｉ系複層基板１側に拡散し、ＳｉＯ₂層３と反応すると、Ｐｂ系強誘電体膜７とＰｔ電極層５との界面付近に反応相（低誘電率相）が生じるため、強誘電特性、特に圧電特性が低下するという重大な問題を招く。
【００１２】
他方、Ｔｉ層４がＩｒＯ₂層によって置き換えられたＳｉ系複層基板にあっては、Ｉｒ材料が非常に高価であり、コスト面で実用化しにくいという問題がある。
【００１３】
そこで、この発明の目的は、上述のような問題を解決し得る、電子部品用複層基板およびそれを用いた電子部品を提供しようとすることである。
【００１４】
【課題を解決するための手段】
この発明に係る電子部品用複層基板は、Ｐｂ系強誘電体膜を形成するのに適したものであって、Ｓｉ基板と、Ｓｉ基板上に形成されたＳｉＯ₂層とを備えるとともに、ＰｔまたはＰｔ−Ｎｉ合金からなる電極層を備えるものであって、上述した技術的課題を解決するため、ＳｉＯ₂層上に、ＮｉＯまたはＭｇＯからなる第１のバッファ層が形成され、第１のバッファ層上に、Ａｌ₂Ｏ₃からなる第２のバッファ層が形成され、第２のバッファ層上に、Ｐｄを含むＰｄ酸化物層が形成され、Ｐｄ酸化物層上に、上記ＰｔまたはＰｔ−Ｎｉ合金からなる電極層が形成されていることを特徴としている。
【００１６】
この発明に係る電子部品用複層基板は、その上にＰｂ系強誘電体膜を形成し、Ｐｂ系強誘電体膜上に上部電極層を形成することによって、電子部品を構成することができる。
【００１７】
この発明に係る電子部品用複層基板が、上述のように、電子部品を構成するために用いられるとき、たとえば圧電マイクロポンプが実現される。この場合、Ｓｉ基板には、ＳｉＯ₂層側とは反対側に開口を有するポンプ室およびポンプ室に連通する流路が設けられる。そして、封止層が、ポンプ室の開口を封止するように設けられる。この封止層は、好ましくは、耐熱ガラスから構成される。
【００１８】
【発明の実施の形態】
図１は、この発明の第１の実施形態による電子部品用複層基板１１の積層構造を示す断面図である。
【００１９】
複層基板１１は、Ｓｉ基板１２を備え、Ｓｉ基板１２上には、強制酸化層としてのＳｉＯ₂層１３が形成されている。ＳｉＯ₂層１３上には、ＮｉＯからなる第１のバッファ層１４が形成され、第１のバッファ層１４上には、Ａｌ₂Ｏ₃からなる第２のバッファ層１５が形成され、第２のバッファ層１５上には、Ｐｄを含む酸化物ＰｄＯ_xからなるＰｄ酸化物層１６が形成されている。そして、Ｐｄ酸化物層１６上には、Ｐｔからなる電極層１７が形成されている。
【００２０】
図２は、図１に示した複層基板１１を用いて構成された、たとえば圧電部品のような電子部品１８の積層構造を示す断面図である。
【００２１】
電子部品１８は、複層基板１１を備え、その電極層１７上には、Ｐｂ系強誘電体膜１９が厚膜形成技術によって形成され、Ｐｂ系強誘電体膜１９上には、たとえばＰｔからなる上部電極層２０が形成されている。
【００２２】
上述したＰｂ系強誘電体膜１９は、好ましくは、本件出願人による特願２００１−２０７３８５号（特開２００３−２０２７４号公報参照）において開示された圧電体ペーストを用いて形成される。この圧電体ペーストは、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃−Ｐｂ（Ｚｎ，Ｎｂ）Ｏ₃系圧電性結晶粉末と、熱処理過程で強誘電体相を析出し、高温で液相化する、結晶化し得る能力を有する非晶質状態の結晶化ガラス粉末と、有機ビヒクルとを含んでいる。
【００２３】
上記圧電性結晶粉末は、９０〜７０モル％のＰｂ（Ｚｒ_xＴｉ_1-x）Ｏ₃（ただし、ｘは０．４９〜０．５６）と、１０〜３０モル％のＰｂ（Ｚｎ_1/3Ｎｂ_2/3）Ｏ₃とを含む圧電性結晶粉末であることが好ましい。また、結晶化ガラス粉末は、昇温によりＰｂ₅Ｇｅ₃Ｏ₁₁強誘電体相を析出するＰｂＯ−ＧｅＯ₂系の組成を有することが好ましく、たとえば、ｙＰｂＯ−（１００−ｙ）ＧｅＯ₂（ただし、ｙは５０〜８０モル％）からなることがより好ましい。
【００２４】
図１に示すような積層構造を有する電子部品用複層基板１１を用いて、図２に示すような積層構造を有する電子部品１８を構成したとき、ＮｉＯからなる第１のバッファ層１４は、ＳｉＯ₂層１３およびＡｌ₂Ｏ₃からなる第２のバッファ層１５の各々との間で安定した接合性を与えることができる。また、第２のバッファ層１５は、Ｐｂ酸化物層１６との密着性が良好であり、Ｐｄ酸化物層１６は、電極層１７との密着性が良好である。
【００２５】
また、ＮｉＯからなる第１のバッファ層１４およびＡｌ₂Ｏ₃からなる第２のバッファ層１５は、ともに、Ｐｂ系強誘電体膜１９に含まれるＰｂと直接反応しにくい性質を有している。また、ＮｉＯからなる第１のバッファ層１４は、ＳｉＯ₂層１３に対しても、Ａｌ₂Ｏ₃からなる第２のバッファ層１５に対しても、反応性が低い。
【００２６】
したがって、Ｐｂ系強誘電体膜１９の形成のための熱処理によっても、前述した良好な接合性が損なわれることがないとともに、上述した第１のバッファ層１４および第２のバッファ層１５の各々の反応性に関する性質が良好に維持され、そのため、Ｐｂ系強誘電体膜１９の特性が損なわれることがない。
【００２７】
次に、図１および図２を参照して説明した第１の実施形態による効果を確認するために実施した実験例について説明する。
【００２８】
Ｓｉ基板１２上に、厚さ１μｍの強制酸化層であるＳｉＯ₂層１３を形成し、ＳｉＯ₂層１３上に、Ｎｉ有機金属化合物溶液を、５００ｒｐｍで５秒間、次いで２０００ｒｐｍで２０秒間の条件でスピンコートし、乾燥後、９００℃の温度で焼成を行なうことにより、厚さ約３０ｎｍのＮｉＯからなる第１のバッファ層１４を形成した。ここで、ＮｉとＳｉとの間において、直接的な反応によるケイ化物が形成されないように、焼成雰囲気は酸化性雰囲気とした。
【００２９】
次に、第１のバッファ層１４上に、Ａｌ有機化合物溶液を、５００ｒｐｍで５秒間、次いで２０００ｒｐｍで２０秒間の条件でスピンコートし、乾燥後、酸化性雰囲気中において９００℃の温度で焼成を行なうことにより、厚さ約１００ｎｍのＡｌ₂Ｏ₃からなる第２のバッファ層１５を形成した。
【００３０】
次に、第２のバッファ層１５上に、粒子成分を含まないＰｄ有機金属ペーストをスクリーン印刷し、乾燥後、空気中において８５０℃の温度で焼成を行なうことにより、厚さ約５０ｎｍのＰｄＯ_xからなるＰｄ酸化物層１６を形成した。
【００３１】
次に、Ｐｄ酸化物層１６上に、高周波スパッタリングを施し、次いで、空気中において８５０℃の温度で熱処理を施すことにより、厚さ０．５μｍのＰｔからなる電極層１７を形成した。
【００３２】
次に、電極層１７上に、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃−Ｐｂ（Ｚｎ_1/3Ｎｂ_2/3）Ｏ₃系圧電体ペーストを塗布し、乾燥後、８００℃の温度で焼成し、Ｐｂ系強誘電体膜１９を形成した。
【００３３】
そして、Ｐｂ系強誘電体膜１９上に、Ｐｔからなる上部電極層２０を形成し、評価用試料とした。
【００３４】
上記試料について、強誘電特性を評価したところ、明白なヒステリシスループが観察され、残留分極Ｐ_rが約１３μＣ／ｃｍ²、抗電界が約１５ｋＶ／ｃｍと良好な特性を示した。
【００３５】
図３および図４は、この発明の第２の実施形態を説明するためのもので、それぞれ、図１および図２に対応する図である。図３および図４において、図１および図２に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００３６】
第２の実施形態に係る電子部品用複層基板１１ａおよび電子部品１８ａでは、第１のバッファ層２４がＭｇＯからなることを特徴としている。その他の点については、第１の実施形態と実質的に同様である。
【００３７】
この第２の実施形態による効果を確認するため、第１の実施形態において実施した実験例と同様の方法により、評価用試料を作製した。なお、第２の実施形態では、第１のバッファ層２４の形成のために、第１の実施形態で用いたＮｉ有機金属化合物溶液に代えて、Ｍｇ有機金属化合物溶液を用いた。
【００３８】
次に、得られた試料について、第１の実施形態の場合と同様の方法により強誘電特性を評価したところ、明白なヒステリシスループが観察され、残留分極Ｐ_rが約１３μＣ／ｃｍ²、抗電界が約１２ｋＶ／ｃｍと良好な特性を示した。
【００３９】
図５および図６は、この発明の第３の実施形態を説明するためのもので、上述した図１および図２または図３および図４に対応する図である。図５および図６において、図１ないし図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００４０】
第３の実施形態に係る電子部品用複層基板１１ｂおよび電子部品１８ｂは、第２の実施形態と比較して、Ｐｔ−Ｎｉ合金からなる電極層２７を備えることを特徴としている。その他の点については、第２の実施形態の場合と実質的に同様である。
【００４１】
このように、第３の実施形態では、電極層２７において、Ｐｂとの反応性が小さく、Ｐｔと固溶しやすい金属であるＮｉが合金元素として含有されている。したがって、Ｐｂ系強誘電体膜１９に含まれるＰｂが、特に電極層２７中に拡散することが効果的に抑制され、その結果、Ｐｂが電子部品用複層基板１１中に拡散することを防止する効果をより高めることができる。
【００４２】
なお、上述のような効果を有するＰｔ−Ｎｉ合金からなる電極層２７は、第１の実施形態のように、ＮｉＯからなる第１のバッファ層１４を備える電子部品用複層基板１１において採用されても、同様の効果を発揮することができる。
【００４３】
この第３の実施形態による効果を確認するため、第２の実施形態において実施した実験例と同様の方法により、評価用試料を作製した。なお、第３の実施形態では、電極層２７の形成のために、ＰｔおよびＮｉの２元ターゲットを用いたスパッタリングを実施した。
【００４４】
次に、得られた試料について、第１および第２の実施形態の場合と同様の方法により強誘電特性を評価したところ、明白なヒステリシスループが観察され、残留分極Ｐ_rが約１８μＣ／ｃｍ²、抗電界が約１３ｋＶ／ｃｍと良好な特性を示した。
【００４５】
以上説明した第１ないし第３の実施形態の各々に基づく実験例では、Ａｌ₂Ｏ₃からなる第２のバッファ層１５は、Ａｌ有機金属化合物溶液を塗布し、これを焼成することによって形成されたが、たとえばスパッタリングや蒸着のような他の方法によって形成されてもよい。
【００４６】
図７ないし図９は、この発明の第４の実施形態を説明するためのものである。図７ないし図９には、この発明に係る電子部品用複層基板を用いて構成される電子部品の一例としての圧電マイクロポンプ３１が示されている。ここで、図７は、圧電マイクロポンプ３１を断面で示す正面図であり、図８は、図７の線Ａ−Ａに沿う断面図であり、図９は、図７の線Ｂ−Ｂに沿う断面図である。
【００４７】
圧電マイクロポンプ３１は、図１ないし図６を参照して説明した第１ないし第３の実施形態の場合と同様、Ｓｉ基板３２と、Ｓｉ基板３２上に形成されたＳｉＯ₂層３３と、ＳｉＯ₂層３３上に形成されたＮｉＯまたはＭｇＯからなる第１のバッファ層３４と、第１のバッファ層３４上に形成されたＡｌ₂Ｏ₃からなる第２のバッファ層３５と、第２のバッファ層３５上に形成されたＰｄを含むＰｄ酸化物層３６と、Ｐｄ酸化物層３６上に形成されたＰｔまたはＰｔ−Ｎｉ合金からなる電極層３７とをもって構成される、電子部品用複層基板３８を備えている。
【００４８】
また、電子部品用複層基板３８における電極層３７上には、Ｐｂ系強誘電体膜３９が形成され、その上には、たとえばＰｔからなる上部電極層４０が形成されている。
【００４９】
Ｓｉ基板３２には、ＳｉＯ₂層３３側とは反対側に開口４１を有するポンプ室４２が設けられるとともに、このポンプ室４２に連通するように、放出側流路を与えるテーパ弁４３および供給側流路を与えるテーパ弁４４が、ポンプ室４２を介して互いに対向するように設けられている。特に、この実施形態では、放出側テーパ弁４３には、昇圧部となる絞り部４５が設けられている。
【００５０】
また、ポンプ室４２の開口４１は、たとえば板状等の耐熱ガラスからなる封止層４６によって封止される。封止層４６を構成する耐熱ガラスは、Ｓｉ基板３２の熱膨張係数により近い熱膨張係数を有することが好ましい。
【００５１】
以上説明した圧電マイクロポンプ３１のように、ダイヤフラム部４７（ポンプ室４２の上部に位置する薄い壁の部分）の上方に位置する圧電体として、高圧電特性を有する圧電体厚膜からなるＰｂ系強誘電体膜３９を用いると、ダイヤフラム部４７の薄層化が可能になるとともに、圧電体厚膜としてのＰｂ系強誘電体膜３９の厚みを数μｍないし数１０μｍと薄くすることが可能となり、その結果、体積変位および駆動力の大きいポンプ用アクチュエータ構造を実現することができる。その結果、この圧電マイクロポンプ３１によれば、低電圧駆動が可能となる。
【００５２】
また、圧電マイクロポンプ３１によれば、圧電体厚膜としてのＰｂ系強誘電体膜３９を用いているので、たとえば圧電体板を用い、これを接着剤によってダイヤフラム部に接合した構造において生じ得るダンピングを有利に回避することができる。
【００５３】
したがって、上述したような圧電マイクロポンプ３１は、たとえば、携帯機器用燃料電池またはマイクロ分析機器等に備える圧電マイクロポンプとして好適に用いられ得る。
【００５４】
圧電マイクロポンプ３１は、一例として、次のようにして製造される。
【００５５】
まず、厚さ１μｍの熱酸化膜として形成されたＳｉＯ₂層３３を備える、（００１）方位のＳｉ基板３２を用意する。次に、Ｓｉ基板３２に対して異方性エッチングを適用して、平面寸法が６ｍｍ×６ｍｍのポンプ室４２を形成するとともに、テーパ弁４３および４４を形成する。このとき、Ｓｉ基板３２におけるダイヤフラム部４７の厚みを３０μｍに制御する。
【００５６】
次に、反応性スパッタリングによって、ＳｉＯ₂層３３上に、ＭｇＯからなる厚さ６００ｎｍの第１のバッファ層３４を形成し、次いで、Ａｌ₂Ｏ₃からなる厚さ１５０ｎｍの第２のバッファ層３５を形成する。
【００５７】
次に、第２のバッファ層３５上に、ＰｄＯ_xからなる厚さ５０ｎｍのＰｄ酸化物層３６を形成し、さらに、高周波スパッタリングにより、Ｐｔからなる厚さ５００ｎｍの電極層３７を形成する。
【００５８】
次に、ポンプ室４２に、フッ素系の離型剤をスプレー塗布した後、常温硬化型のシリコーンラバーをモールドし、熱硬化させることによって、ダイヤフラム部４７を仮補強する。
【００５９】
次に、電極層３７上に、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃−Ｐｂ（Ｚｎ_1/3Ｎｂ_2/3）Ｏ₃系圧電体ペーストをスクリーン印刷にて塗布し、乾燥後、この塗膜を加圧処理する。
【００６０】
次に、前述のシリコーンラバーを剥離した後、空気中において８５０℃の温度での焼成を行なうことにより、厚さ約１５μｍであって平面寸法が４ｍｍ×４ｍｍの圧電体厚膜としてのＰｂ系強誘電体膜３９をダイヤフラム部４７の上方に形成する。
【００６１】
次に、Ｐｂ系強誘電体膜３９上に、Ｐｔからなる上部電極層４０を厚さ２００ｎｍとなるように形成する。
【００６２】
次に、Ｓｉ基板３２におけるポンプ室４２の開口４１が形成された面をフッ酸処理することにより、表面のＳｉＯ₂を除去した後、耐熱ガラスからなる封止層４６をＳｉ基板３２に接触させ、その状態で、４００℃の温度に加熱しながら、７５０Ｖの電圧を印加し、封止層４６とＳｉ基板３２とを陽極接合により接合する。
【００６３】
次に、Ｐｂ系強誘電体膜３９に対して、５０ｋＶ／ｃｍの電界を８０℃の温度下で３０分間印加することによって、Ｐｂ系強誘電体膜３９を分極処理する。
【００６４】
以上のようにして、圧電マイクロポンプ３１を得ることができる。
【００６５】
次に、上述のような具体的製造方法によって圧電マイクロポンプ３１を実際に製造し、その性能を確認するために実施した実験の結果について説明する。この実験では、次のような評価結果が得られた。
【００６６】
圧電マイクロポンプ３１を、印加電圧（正弦波パルス）５Ｖ_p-pおよび駆動周波数１ｋＨｚの条件で駆動したところ、５Ｖの低電圧において、ダイヤフラム部４７の中央部で約０．８μｍの変位が確認され、ポンプ室４２内に充填された流体の移動が確認された。このとき、吐出圧力に相当するポンプ圧力は約２ｋＰａであった。なお、放出側テーパ弁４３において、絞り部４５を設けなかった比較例としての圧電マイクロポンプについてポンプ圧力を測定したところ、約０．７ｋＰａであり、この比較例に比べて、ポンプ圧力の向上を確認できた。
【００６７】
また、圧電マイクロポンプ３１によれば、圧電体厚膜としてのＰｂ系強誘電体膜３９を用いているので、ダンピングによる印加電圧波形と変位波形との間に位相のずれがほとんど見られず、即応性が良好であった。また、テーパ弁４３における絞り部４５の存在により、ポンプ運動中の整流性向上（逆流低減）の効果も得られた。
【００６８】
なお、この発明に係る電子部品用複層基板は、上述のような圧電マイクロポンプの他、たとえば、メモリ、センサ等の他の電子部品のための基板としても適用することができる。
【００６９】
【発明の効果】
以上のように、この発明に係る電子部品用複層基板によれば、Ｓｉ基板と、Ｓｉ基板上に形成されたＳｉＯ₂層と、ＳｉＯ₂層上に形成されたＮｉＯまたはＭｇＯからなる第１のバッファ層と、第１のバッファ層上に形成されたＡｌ₂Ｏ₃からなる第２のバッファ層と、第２のバッファ層上に形成されたＰｄを含むＰｄ酸化物層と、Ｐｄ酸化物層上に形成されたＰｔまたはＰｔ−Ｎｉ合金からなる電極層とを備えている。
【００７０】
ここで、第１および第２のバッファ層は、ともに、Ｐｂと直接反応しにくい性質を有している。また、第１のバッファ層は、ＳｉＯ₂層に対しても、第２のバッファ層に対しても、反応性が低い。
【００７１】
また、第１のバッファ層は、ＳｉＯ₂層および第２のバッファ層の各々との間で安定した接合性を与えることができ、第２のバッファ層は、Ｐｄ酸化物層との密着性が良好であり、かつ、Ｐｄ酸化物層は、ＰｔまたはＰｔ−Ｎｉ合金からなる電極層との密着性が良好である。
【００７２】
したがって、この発明に係る電子部品用複層基板を用いて、たとえば圧電部品のような電子部品を構成するため、上記電極層上にＰｂ系強誘電体膜を形成するに際して、熱処理が施されても、上述した第１および第２のバッファ層の性質が良好に維持され、その結果、Ｐｂ系強誘電体膜の特性が損なわれることがなく、また、各層間での接合性を良好に維持することができる。
【００７３】
このようなことから、たとえば強誘電特性のような電気的特性の良好な電子部品を、この発明に係る電子部品用複層基板を用いることにより構成することができる。たとえば、Ｓｉ基板に、ポンプ室およびこれに連通する流路を設け、ポンプ室の開口を封止層で封止することによって、圧電マイクロポンプを構成するようにすれば、優れた特性を有する圧電マイクロポンプを得ることができる。
【００７４】
この発明に係る電子部品用複層基板において、電極層をＰｔ−Ｎｉ合金から構成すれば、Ｎｉは、Ｐｂとの反応性が小さいため、電極層中にＰｂが拡散することを効果的に抑制でき、そのため、Ｐｂが電子部品用複層基板中に拡散することを防止する効果がより高められる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態による電子部品用複層基板１１の積層構造を示す断面図である。
【図２】図１に示した電子部品用複層基板１１を用いて構成された電子部品１８の積層構造を示す断面図である。
【図３】この発明の第２の実施形態による電子部品用複層基板１１ａの積層構造を示す断面図である。
【図４】図３に示した電子部品用複層基板１１ａを用いて構成された電子部品１８ａの積層構造を示す断面図である。
【図５】この発明の第３の実施形態による電子部品用複層基板１１ｂの積層構造を示す断面図である。
【図６】図５に示した電子部品用複層基板１１ｂを用いて構成された電子部品１８ｂの積層構造を示す断面図である。
【図７】この発明の第４の実施形態による圧電マイクロポンプ３１を断面で示す正面図である。
【図８】図７の線Ａ−Ａに沿う断面図である。
【図９】図７の線Ｂ−Ｂに沿う断面図である。
【図１０】この発明にとって興味ある従来のＳｉ系複層基板１の積層構造を示す断面図である。
【図１１】図１０に示したＳｉ系複層基板１を用いて構成された電子部品６の積層構造を示す断面図である。
【符号の説明】
１１，１１ａ，１１ｂ，３８電子部品用複層基板
１２，３２Ｓｉ基板
１３，３３ＳｉＯ₂層
１４，２４，３４第１のバッファ層
１５，３５第２のバッファ層
１６，３６Ｐｄ酸化物層
１７，２７，３７電極層
１８，１８ａ，１８ｂ電子部品
１９，３９Ｐｂ系強誘電体膜
２０，４０上部電極層
３１圧電マイクロポンプ
４１開口
４２ポンプ室
４３，４４テーパ弁
４６封止層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer substrate for electronic components and an electronic component using the same, and more particularly to a multilayer substrate for electronic components suitable for forming a Pb-based ferroelectric film thereon and the same. The present invention relates to an electronic component such as a piezoelectric micropump.
[0002]
[Prior art]
When a Pb-based ferroelectric film containing Pb, particularly a piezoelectric film, is formed on a predetermined substrate, taking a lead zirconate titanate-based piezoelectric film as an example, the substrate is based on a Si substrate. A Si-based multilayer substrate having a multilayer structure in which several layers are formed is often used.
[0003]
Conventionally, as the above-mentioned Si-based multilayer substrate, there is one having a laminated structure as shown in FIG.
[0004]
Referring to FIG. 10, a Si-based multilayer substrate 1 includes a Si substrate 2 as a base, and an SiO ₂ layer 3, a Ti layer 4 and a Pt electrode layer 5 are formed thereon in this order ( For example, refer nonpatent literature 1).
[0005]
FIG. 11 shows an electronic component 6 configured using the Si-based multilayer substrate 1 shown in FIG. The electronic component 6 is, for example, a piezoelectric component, and a Pb-based ferroelectric film 7 is formed on the Pt electrode layer 5 in the Si-based multilayer substrate 1, and a Pt upper electrode layer 8 is formed thereon.
[0006]
On the other hand, another conventional technique has been proposed in which the Ti layer 4 is replaced with an IrO ₂ layer in the Si-based multilayer substrate 1 shown in FIG. 10 (see, for example, Non-Patent Document 2).
[0007]
The Ti layer 4 and the above-described IrO ₂ layer shown in FIG. 10 are intended to improve the bondability of the Pt electrode layer 5 and suppress mutual diffusion between the Pb-based ferroelectric film 7 and the SiO ₂ layer 3. It is used in.
[0008]
[Non-Patent Document 1]
HN AL-SHAEEFH et al., "ELECTRODES FOR FERROELECTRIC THIN FILMS", Integrated Ferroelectrics, 1993, Vol. 3, pp. 321-332
[Non-Patent Document 2]
TAKAAKI TSURUMI et al., "Preparation of Pb (Zr _0.53 Ti _0.47 ) O ₃ Thick Films by an Interfacial Polymerization Method on Silicon Substrates and Their Electric and Piezoelectric Properties", Jpn. J. Appl. Phys. Vol. 39 (2000) , pp. 5604-5608
[0009]
[Problems to be solved by the invention]
The Pb-based ferroelectric film 7 is formed by a thick film forming technique, and when the piezoelectric film is formed as the Pb-based ferroelectric film 7, heat treatment is performed at a temperature of 700 ° C. or higher. Applied. Therefore, this heat treatment may cause the following problems.
[0010]
That is, as shown in FIG. 10, in the Si-based multilayer substrate 1 including the Ti layer 4, there is a problem that mutual diffusion occurs between the Pt electrode layer 5 and the Ti layer 4. Further, there is a problem that the film quality of the Pt electrode layer 5 and the adhesion thereof are easily deteriorated by selectively oxidizing Ti in the Ti layer 4. Further, there is a problem that Pb diffuses from the Pb-based ferroelectric film 7 to the Si-based multilayer substrate 1 side, or the reaction between Pb and the SiO ₂ layer 3 cannot be completely prevented.
[0011]
In particular, when Pb diffuses to the Si-based multilayer substrate 1 side and reacts with the SiO ₂ layer 3, a reaction phase (low dielectric constant phase) is generated in the vicinity of the interface between the Pb-based ferroelectric film 7 and the Pt electrode layer 5. This causes a serious problem that the ferroelectric characteristics, particularly the piezoelectric characteristics, deteriorate.
[0012]
On the other hand, in the Si-based multilayer substrate in which the Ti layer 4 is replaced with an IrO ₂ layer, there is a problem that the Ir material is very expensive and difficult to put into practical use in terms of cost.
[0013]
Accordingly, an object of the present invention is to provide a multilayer substrate for electronic parts and an electronic part using the same, which can solve the above-described problems.
[0014]
[Means for Solving the Problems]
A multilayer substrate for electronic parts according to the present invention is suitable for forming a Pb-based ferroelectric film, and includes a Si substrate and a SiO ₂ layer formed on the Si substrate, and Pt or be one that includes an electrode layer made of Pt-Ni alloy, in order to solve the technical problems described above, on the SiO ₂ layer, a first buffer layer made of NiO or MgO is formed, the first buffer A second buffer layer made of Al ₂ O ₃ is formed on the layer, a Pd oxide layer containing Pd is formed on the second buffer layer, and the Pt or Pt− layer is formed on the Pd oxide layer. An electrode layer made of a Ni alloy is formed.
[0016]
The multilayer substrate for electronic components according to the present invention can constitute an electronic component by forming a Pb-based ferroelectric film thereon and forming an upper electrode layer on the Pb-based ferroelectric film. .
[0017]
When the multilayer substrate for electronic parts according to the present invention is used to constitute an electronic part as described above, for example, a piezoelectric micropump is realized. In this case, the Si substrate is provided with a pump chamber having an opening on the side opposite to the SiO ₂ layer side and a flow path communicating with the pump chamber. A sealing layer is provided so as to seal the opening of the pump chamber. This sealing layer is preferably made of heat-resistant glass.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a cross-sectional view showing a multilayer structure of an electronic component multilayer substrate 11 according to a first embodiment of the present invention.
[0019]
The multilayer substrate 11 includes a Si substrate 12, and a SiO ₂ layer 13 as a forced oxidation layer is formed on the Si substrate 12. A first buffer layer 14 made of NiO is formed on the SiO ₂ layer 13, and a second buffer layer 15 made of Al ₂ O ₃ is formed on the first buffer layer 14. A Pd oxide layer 16 made of an oxide PdO _x containing Pd is formed on the buffer layer 15. An electrode layer 17 made of Pt is formed on the Pd oxide layer 16.
[0020]
FIG. 2 is a cross-sectional view showing a laminated structure of an electronic component 18 such as a piezoelectric component, which is configured using the multilayer substrate 11 shown in FIG.
[0021]
The electronic component 18 includes a multilayer substrate 11, and a Pb-based ferroelectric film 19 is formed on the electrode layer 17 by a thick film forming technique. On the Pb-based ferroelectric film 19, for example, Pt An upper electrode layer 20 is formed.
[0022]
The Pb-based ferroelectric film 19 described above is preferably formed using the piezoelectric paste disclosed in Japanese Patent Application No. 2001-207385 (see Japanese Patent Application Laid-Open No. 2003-20274) by the applicant of the present application. This piezoelectric paste is composed of a Pb (Zr, Ti) O ₃ —Pb (Zn, Nb) O ₃ piezoelectric crystal powder and a ferroelectric phase that precipitates in the heat treatment process and becomes a liquid phase at a high temperature. It includes crystallized glass powder in an amorphous state having an ability to obtain, and an organic vehicle.
[0023]
The piezoelectric crystal powder, 90 to 70 mol% of _{_{Pb (Zr x Ti 1-x}} ) O 3 ( here, x is 0.49 to 0.56) and 10 to 30 mol% of Pb (Zn _{1 /} A piezoelectric crystal powder containing ₃ Nb _2/3 ) O ₃ is preferable. In addition, the crystallized glass powder preferably has a PbO—GeO ₂ -based composition in which a Pb ₅ Ge ₃ O ₁₁ ferroelectric phase is precipitated by increasing the temperature. For example, yPbO— (100-y) GeO ₂ (however, , Y is more preferably 50 to 80 mol%).
[0024]
When the electronic component 18 having the multilayer structure as shown in FIG. 2 is configured using the multilayer substrate 11 for electronic components having the multilayer structure as shown in FIG. 1, the first buffer layer 14 made of NiO Stable bondability can be provided between each of the SiO ₂ layer 13 and the second buffer layer 15 made of Al ₂ O ₃ . The second buffer layer 15 has good adhesion to the Pb oxide layer 16, and the Pd oxide layer 16 has good adhesion to the electrode layer 17.
[0025]
Further, the first buffer layer 14 made of NiO and the second buffer layer 15 made of Al ₂ O ₃ both have the property of not easily reacting directly with Pb contained in the Pb-based ferroelectric film 19. . In addition, the first buffer layer 14 made of NiO has low reactivity with respect to both the SiO ₂ layer 13 and the second buffer layer 15 made of Al ₂ O ₃ .
[0026]
Therefore, the heat treatment for forming the Pb-based ferroelectric film 19 does not impair the above-described good bondability, and each of the first buffer layer 14 and the second buffer layer 15 described above. The properties relating to the reactivity are well maintained, so that the characteristics of the Pb-based ferroelectric film 19 are not impaired.
[0027]
Next, an experimental example carried out to confirm the effect of the first embodiment described with reference to FIGS. 1 and 2 will be described.
[0028]
A SiO ₂ layer 13, which is a 1 μm-thick forced oxidation layer, is formed on the Si substrate 12, and a Ni organometallic compound solution is formed on the SiO ₂ layer 13 at 500 rpm for 5 seconds and then at 2000 rpm for 20 seconds. The first buffer layer 14 made of NiO having a thickness of about 30 nm was formed by spin coating, drying and firing at a temperature of 900 ° C. Here, the firing atmosphere was an oxidizing atmosphere so that silicide was not formed by direct reaction between Ni and Si.
[0029]
Next, an Al organic compound solution is spin-coated on the first buffer layer 14 at 500 rpm for 5 seconds and then at 2000 rpm for 20 seconds. After drying, baking is performed at a temperature of 900 ° C. in an oxidizing atmosphere. As a result, a second buffer layer 15 made of Al ₂ O ₃ having a thickness of about 100 nm was formed.
[0030]
Next, a Pd organometallic paste containing no particle component is screen-printed on the second buffer layer 15, dried, and then fired in air at a temperature of 850 ° C., so that PdO _x having a thickness of about 50 nm is obtained. A Pd oxide layer 16 made of was formed.
[0031]
Next, high frequency sputtering was performed on the Pd oxide layer 16, and then heat treatment was performed in air at a temperature of 850 ° C., thereby forming an electrode layer 17 made of Pt having a thickness of 0.5 μm.
[0032]
Next, a Pb (Zr, Ti) O ₃ —Pb (Zn _1/3 Nb _2/3 ) O ₃ piezoelectric paste is applied on the electrode layer 17, dried, and fired at a temperature of 800 ° C. A Pb-based ferroelectric film 19 was formed.
[0033]
Then, an upper electrode layer 20 made of Pt was formed on the Pb-based ferroelectric film 19 and used as an evaluation sample.
[0034]
For the sample, it was evaluated ferroelectric properties, obvious hysteresis loop is observed, the residual polarization P _r of about 13μC / cm ^2, coercive electric field showed good characteristics and about 15kV / cm.
[0035]
3 and 4 are diagrams for explaining a second embodiment of the present invention, and correspond to FIGS. 1 and 2, respectively. 3 and 4, elements corresponding to those shown in FIGS. 1 and 2 are denoted by the same reference numerals, and redundant description is omitted.
[0036]
The electronic component multilayer substrate 11a and the electronic component 18a according to the second embodiment are characterized in that the first buffer layer 24 is made of MgO. Other points are substantially the same as those in the first embodiment.
[0037]
In order to confirm the effect of the second embodiment, an evaluation sample was prepared by the same method as the experimental example performed in the first embodiment. In the second embodiment, in order to form the first buffer layer 24, an Mg organometallic compound solution was used instead of the Ni organometallic compound solution used in the first embodiment.
[0038]
Next, the obtained sample was evaluated ferroelectric properties in the same manner as in the first embodiment, obvious hysteresis loop is observed, the residual polarization P _r of about 13μC / cm ^2, the coercive field Exhibited a good characteristic of about 12 kV / cm.
[0039]
FIGS. 5 and 6 are diagrams for explaining a third embodiment of the present invention, and correspond to FIGS. 1 and 2 or FIGS. 3 and 4 described above. 5 and 6, elements corresponding to those shown in FIGS. 1 to 4 are denoted by the same reference numerals, and redundant description is omitted.
[0040]
The electronic component multilayer substrate 11b and the electronic component 18b according to the third embodiment are characterized by including an electrode layer 27 made of a Pt—Ni alloy, as compared with the second embodiment. The other points are substantially the same as in the second embodiment.
[0041]
Thus, in the third embodiment, the electrode layer 27 contains Ni, which is a metal that has a low reactivity with Pb and is easily dissolved in Pt, as an alloy element. Therefore, Pb contained in the Pb-based ferroelectric film 19 is effectively prevented from diffusing into the electrode layer 27 in particular, and as a result, Pb is prevented from diffusing into the multilayer substrate 11 for electronic components. The effect to do can be further enhanced.
[0042]
Note that the electrode layer 27 made of a Pt—Ni alloy having the above-described effects is employed in the electronic component multilayer substrate 11 including the first buffer layer 14 made of NiO, as in the first embodiment. However, the same effect can be exhibited.
[0043]
In order to confirm the effect of the third embodiment, an evaluation sample was prepared by the same method as the experimental example performed in the second embodiment. In the third embodiment, in order to form the electrode layer 27, sputtering using a binary target of Pt and Ni was performed.
[0044]
Next, the obtained sample was evaluated ferroelectric properties in the same manner as in the first and second embodiments, obvious hysteresis loop is observed, the residual polarization P _r of about 18μC / cm ² The coercive electric field was as good as about 13 kV / cm.
[0045]
In the experimental examples based on each of the first to third embodiments described above, the second buffer layer 15 made of Al ₂ O ₃ is formed by applying an Al organometallic compound solution and firing it. However, it may be formed by other methods such as sputtering and vapor deposition.
[0046]
7 to 9 are for explaining a fourth embodiment of the present invention. 7 to 9 show a piezoelectric micropump 31 as an example of an electronic component configured using the multilayer substrate for electronic components according to the present invention. Here, FIG. 7 is a front view showing the piezoelectric micropump 31 in section, FIG. 8 is a sectional view taken along line AA in FIG. 7, and FIG. 9 is taken along line BB in FIG. It is sectional drawing which follows.
[0047]
The piezoelectric micropump 31 includes an Si substrate 32, an SiO ₂ layer 33 formed on the Si substrate 32, an SiO ₂ layer, as in the first to third embodiments described with reference to FIGS. _A first buffer layer 34 made of NiO or MgO formed on the _second layer 33; a second buffer layer 35 made of Al ₂ O ₃ formed on the first buffer layer 34; and a second buffer A multilayer substrate for an electronic component comprising a Pd oxide layer 36 containing Pd formed on the layer 35 and an electrode layer 37 made of Pt or a Pt—Ni alloy formed on the Pd oxide layer 36. 38.
[0048]
A Pb-based ferroelectric film 39 is formed on the electrode layer 37 in the multilayer substrate for electronic parts 38, and an upper electrode layer 40 made of, for example, Pt is formed thereon.
[0049]
The Si substrate 32 is provided with a pump chamber 42 having an opening 41 on the side opposite to the SiO ₂ layer 33 side, and a taper valve 43 and a supply side for providing a discharge side flow path so as to communicate with the pump chamber 42. Tapered valves 44 that provide flow paths are provided to face each other with the pump chamber 42 interposed therebetween. In particular, in this embodiment, the discharge-side taper valve 43 is provided with a throttle portion 45 serving as a boosting portion.
[0050]
The opening 41 of the pump chamber 42 is sealed with a sealing layer 46 made of heat-resistant glass such as a plate. The heat resistant glass constituting the sealing layer 46 preferably has a thermal expansion coefficient closer to that of the Si substrate 32.
[0051]
As in the piezoelectric micropump 31 described above, a Pb system made of a piezoelectric thick film having high piezoelectric characteristics is used as the piezoelectric body located above the diaphragm portion 47 (the thin wall portion located above the pump chamber 42). When the ferroelectric film 39 is used, the diaphragm portion 47 can be made thin, and the thickness of the Pb-based ferroelectric film 39 as a piezoelectric thick film can be reduced to several μm to several tens μm. As a result, a pump actuator structure having a large volume displacement and a large driving force can be realized. As a result, the piezoelectric micro pump 31 can be driven at a low voltage.
[0052]
Further, according to the piezoelectric micropump 31, since the Pb-based ferroelectric film 39 is used as the piezoelectric thick film, for example, a piezoelectric plate may be used, and this may occur in a structure in which the piezoelectric plate is bonded to the diaphragm portion with an adhesive. Damping can be advantageously avoided.
[0053]
Therefore, the piezoelectric micropump 31 as described above can be suitably used as, for example, a piezoelectric micropump included in a fuel cell for a portable device or a microanalyzer.
[0054]
The piezoelectric micro pump 31 is manufactured as follows as an example.
[0055]
First, a (001) oriented Si substrate 32 is prepared, which includes a SiO ₂ layer 33 formed as a thermal oxide film having a thickness of 1 μm. Next, anisotropic etching is applied to the Si substrate 32 to form a pump chamber 42 having a plane dimension of 6 mm × 6 mm, and taper valves 43 and 44 are formed. At this time, the thickness of the diaphragm portion 47 in the Si substrate 32 is controlled to 30 μm.
[0056]
Next, the first buffer layer 34 made of MgO and having a thickness of 600 nm is formed on the SiO ₂ layer 33 by reactive sputtering, and then the second buffer layer 35 made of Al ₂ O ₃ and having a thickness of 150 nm. Form.
[0057]
Next, a Pd oxide layer 36 made of PdO _x and having a thickness of 50 nm is formed on the second buffer layer 35, and an electrode layer 37 made of Pt and having a thickness of 500 nm is formed by high-frequency sputtering.
[0058]
Next, after spraying a fluorine release agent on the pump chamber 42, a room temperature curing type silicone rubber is molded and thermally cured, thereby temporarily reinforcing the diaphragm portion 47.
[0059]
Next, a Pb (Zr, Ti) O ₃ —Pb (Zn _1/3 Nb _2/3 ) O ₃ piezoelectric paste is applied on the electrode layer 37 by screen printing, and after drying, this coating film is applied. Pressurize.
[0060]
Next, after peeling the above-mentioned silicone rubber, firing at a temperature of 850 ° C. in air is performed to obtain a Pb-based strong film as a piezoelectric thick film having a thickness of about 15 μm and a plane dimension of 4 mm × 4 mm. A dielectric film 39 is formed above the diaphragm portion 47.
[0061]
Next, an upper electrode layer 40 made of Pt is formed on the Pb-based ferroelectric film 39 so as to have a thickness of 200 nm.
[0062]
Next, the surface of the Si substrate 32 where the opening 41 of the pump chamber 42 is formed is treated with hydrofluoric acid to remove SiO ₂ on the surface, and then the sealing layer 46 made of heat-resistant glass is brought into contact with the Si substrate 32. In this state, a voltage of 750 V is applied while heating to a temperature of 400 ° C., and the sealing layer 46 and the Si substrate 32 are bonded by anodic bonding.
[0063]
Next, the Pb-based ferroelectric film 39 is polarized by applying an electric field of 50 kV / cm at a temperature of 80 ° C. for 30 minutes to the Pb-based ferroelectric film 39.
[0064]
As described above, the piezoelectric micro pump 31 can be obtained.
[0065]
Next, the result of an experiment conducted to actually manufacture the piezoelectric micropump 31 by the specific manufacturing method as described above and confirm the performance will be described. In this experiment, the following evaluation results were obtained.
[0066]
When the piezoelectric micropump 31 was driven under the conditions of an applied voltage (sine wave pulse) of 5 V _pp and a driving frequency of 1 kHz, a displacement of about 0.8 μm was confirmed at the center of the diaphragm portion 47 at a low voltage of 5 V, and the pump The movement of the fluid filled in the chamber 42 was confirmed. At this time, the pump pressure corresponding to the discharge pressure was about 2 kPa. In the discharge side taper valve 43, when the pump pressure was measured for a piezoelectric micropump as a comparative example in which the throttle portion 45 was not provided, it was about 0.7 kPa, and the pump pressure was improved compared to this comparative example. It could be confirmed.
[0067]
Moreover, according to the piezoelectric micropump 31, since the Pb-based ferroelectric film 39 is used as the piezoelectric thick film, there is almost no phase shift between the applied voltage waveform and the displacement waveform due to the damping, The quick response was good. Further, the presence of the throttle portion 45 in the taper valve 43 also has the effect of improving the rectification property (reducing the reverse flow) during the pump motion.
[0068]
In addition, the multilayer substrate for electronic components according to the present invention can be applied as a substrate for other electronic components such as a memory and a sensor in addition to the piezoelectric micropump as described above.
[0069]
【The invention's effect】
As described above, according to the multilayer substrate for electronic components according to the present invention, the first substrate comprising the Si substrate, the SiO ₂ layer formed on the Si substrate, and the NiO or MgO formed on the SiO ₂ layer. A buffer layer, a second buffer layer made of Al ₂ O ₃ formed on the first buffer layer, a Pd oxide layer containing Pd formed on the second buffer layer, and a Pd oxide And an electrode layer made of Pt or a Pt—Ni alloy formed on the layer.
[0070]
Here, both the first and second buffer layers have the property of being difficult to react directly with Pb. The first buffer layer has low reactivity with respect to both the SiO ₂ layer and the second buffer layer.
[0071]
Further, the first buffer layer can provide stable bonding between each of the SiO ₂ layer and the second buffer layer, and the second buffer layer has adhesiveness with the Pd oxide layer. The Pd oxide layer has good adhesion to the electrode layer made of Pt or Pt—Ni alloy .
[0072]
Accordingly, in order to form an electronic component such as a piezoelectric component using the multilayer substrate for electronic components according to the present invention, a heat treatment is performed when forming the Pb-based ferroelectric film on the electrode layer. However, the properties of the first and second buffer layers described above are maintained satisfactorily. As a result, the characteristics of the Pb-based ferroelectric film are not impaired, and the bonding properties between the respective layers are maintained satisfactorily. can do.
[0073]
For this reason, an electronic component having good electrical characteristics such as ferroelectric characteristics can be configured by using the multilayer substrate for electronic components according to the present invention. For example, if a piezoelectric micropump is configured by providing a pump chamber and a flow passage communicating with the pump chamber on a Si substrate and sealing the opening of the pump chamber with a sealing layer, a piezoelectric having excellent characteristics can be obtained. A micropump can be obtained.
[0074]
In the multilayer substrate for electronic parts according to the present invention, if the electrode layer is made of a Pt—Ni alloy, Ni has a low reactivity with Pb, and thus effectively suppresses the diffusion of Pb into the electrode layer. Therefore, the effect of preventing Pb from diffusing into the multilayer substrate for electronic components is further enhanced.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a laminated structure of a multilayer substrate 11 for an electronic component according to a first embodiment of the present invention.
2 is a cross-sectional view showing a laminated structure of an electronic component 18 configured using the electronic component multilayer substrate 11 shown in FIG.
FIG. 3 is a cross-sectional view showing a multilayer structure of an electronic component multilayer substrate 11a according to a second embodiment of the present invention.
4 is a cross-sectional view showing a laminated structure of an electronic component 18a configured using the multilayer substrate for electronic components 11a shown in FIG.
FIG. 5 is a cross-sectional view showing a multilayer structure of an electronic component multilayer substrate 11b according to a third embodiment of the present invention.
6 is a cross-sectional view showing a laminated structure of an electronic component 18b configured using the electronic component multilayer substrate 11b shown in FIG.
FIG. 7 is a front view showing a cross section of a piezoelectric micropump 31 according to a fourth embodiment of the present invention.
8 is a cross-sectional view taken along line AA in FIG.
FIG. 9 is a cross-sectional view taken along line BB in FIG.
FIG. 10 is a cross-sectional view showing a laminated structure of a conventional Si-based multilayer substrate 1 that is of interest to the present invention.
11 is a cross-sectional view showing a laminated structure of an electronic component 6 configured using the Si-based multilayer substrate 1 shown in FIG.
[Explanation of symbols]
11, 11a, 11b, 38 Multi-layer substrate for electronic parts 12, 32 Si substrate 13, 33 SiO ₂ layer 14, 24, 34 First buffer layer 15, 35 Second buffer layer 16, 36 Pd oxide layer 17 , 27, 37 Electrode layer 18, 18a, 18b Electronic component 19, 39 Pb-based ferroelectric film 20, 40 Upper electrode layer 31 Piezoelectric micropump 41 Opening 42 Pump chamber 43, 44 Taper valve 46 Sealing layer

Claims

A Si substrate; a SiO ₂ layer formed on the Si substrate; a first buffer layer made of NiO or MgO formed on the SiO ₂ layer; and an Al formed on the first buffer layer. _{A second} buffer layer made of ₂ O ₃ , a Pd oxide layer containing Pd formed on the second buffer layer, and a Pt or Pt—Ni alloy formed on the Pd oxide layer A multilayer substrate for electronic parts suitable for forming a Pb-based ferroelectric film , comprising an electrode layer.

An electronic component comprising: the multilayer substrate for electronic parts according to claim 1 ; a Pb-based ferroelectric film formed on the electrode layer; and an upper electrode layer formed on the Pb-based ferroelectric film. parts.

A piezoelectric micropump, wherein the Si substrate is provided with a pump chamber having an opening on the side opposite to the SiO ₂ layer side and a flow path communicating with the pump chamber; The electronic component according to claim 2 , further comprising a sealing layer for sealing the opening.