JP4477400B2 - LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE - Google Patents
LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE Download PDFInfo
- Publication number
- JP4477400B2 JP4477400B2 JP2004110616A JP2004110616A JP4477400B2 JP 4477400 B2 JP4477400 B2 JP 4477400B2 JP 2004110616 A JP2004110616 A JP 2004110616A JP 2004110616 A JP2004110616 A JP 2004110616A JP 4477400 B2 JP4477400 B2 JP 4477400B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- transistor
- emitting element
- light emitting
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000463 material Substances 0.000 claims description 40
- 239000004973 liquid crystal related substance Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000295 emission spectrum Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 description 58
- 239000010410 layer Substances 0.000 description 36
- 238000000034 method Methods 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 23
- 230000005540 biological transmission Effects 0.000 description 16
- 239000011347 resin Substances 0.000 description 16
- 229920005989 resin Polymers 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 13
- 230000006870 function Effects 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 8
- 229910052757 nitrogen Inorganic materials 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000003086 colorant Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- BRSRUYVJULRMRQ-UHFFFAOYSA-N 1-phenylanthracene Chemical class C1=CC=CC=C1C1=CC=CC2=CC3=CC=CC=C3C=C12 BRSRUYVJULRMRQ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- CUJRVFIICFDLGR-UHFFFAOYSA-N acetylacetonate Chemical compound CC(=O)[CH-]C(C)=O CUJRVFIICFDLGR-UHFFFAOYSA-N 0.000 description 3
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000013585 weight reducing agent Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- ZYGHJZDHTFUPRJ-UHFFFAOYSA-N coumarin Chemical compound C1=CC=C2OC(=O)C=CC2=C1 ZYGHJZDHTFUPRJ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- UWRZIZXBOLBCON-VOTSOKGWSA-N (e)-2-phenylethenamine Chemical class N\C=C\C1=CC=CC=C1 UWRZIZXBOLBCON-VOTSOKGWSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910017073 AlLi Inorganic materials 0.000 description 1
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- HFACYLZERDEVSX-UHFFFAOYSA-N benzidine Chemical class C1=CC(N)=CC=C1C1=CC=C(N)C=C1 HFACYLZERDEVSX-UHFFFAOYSA-N 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 229960000956 coumarin Drugs 0.000 description 1
- 235000001671 coumarin Nutrition 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 125000000040 m-tolyl group Chemical group [H]C1=C([H])C(*)=C([H])C(=C1[H])C([H])([H])[H] 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 125000001624 naphthyl group Chemical group 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- YYMBJDOZVAITBP-UHFFFAOYSA-N rubrene Chemical compound C1=CC=CC=C1C(C1=C(C=2C=CC=CC=2)C2=CC=CC=C2C(C=2C=CC=CC=2)=C11)=C(C=CC=C2)C2=C1C1=CC=CC=C1 YYMBJDOZVAITBP-UHFFFAOYSA-N 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 125000001424 substituent group Chemical group 0.000 description 1
- 150000003518 tetracenes Chemical class 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
本発明は、発光装置を用いた電子機器、特に携帯用電子機器に関する。 The present invention relates to an electronic device using a light emitting device, and particularly to a portable electronic device.
携帯電話や電子手帳などに代表される携帯用電子機器には、画像を表示するための表示装置の他、メールの送受信、音声認識、小型カメラによる映像の取り込みなど様々な機能が要求されている一方、小型化、軽量化に対するユーザーニーズも依然根強い。そのため、回路規模やメモリ容量のより大きいICを、携帯用電子機器の限られた容積の中により多く搭載する必要性に迫られている。ICを収容するためのスペースを確保して高機能化を図り、なおかつ携帯用電子機器を小型化、軽量化するためには、搭載するフラットパネルディスプレイを如何に薄く、軽く作るかが重要なポイントとなる。 In addition to a display device for displaying images, portable electronic devices represented by mobile phones and electronic notebooks are required to have various functions such as sending and receiving mail, voice recognition, and capturing video with a small camera. On the other hand, user needs for downsizing and weight reduction are still strong. Therefore, it is necessary to mount more ICs having a larger circuit scale and memory capacity in the limited volume of portable electronic devices. The key point is how to make the flat panel display thinner and lighter in order to increase the functionality by securing a space to accommodate the IC, and to reduce the size and weight of portable electronic devices. It becomes.
例えば携帯用電子機器に比較的多く用いられている液晶表示装置の場合、透過型だと光源や導光板等が必要となるので、薄型化、軽量化が妨げられる。また外光を利用するタイプの反射型だと、暗所での画像の認識が難しく、場所を選ばずに使用できるという携帯用電子機器のメリットをいまいち生かしきれない。そこで近年では、発光素子を表示素子として用いた発光装置の、携帯用電子機器への搭載が検討され、実用化されつつある。発光素子は自ら発光するため、液晶表示装置を用いる場合と異なり、光源を設けずとも暗所での鮮明な画像の表示が可能である。よって、光源や導光板などのバックライト用の部品の使用を省くことができ、表示装置を薄型化、軽量化することができる。 For example, in the case of a liquid crystal display device that is used relatively frequently in portable electronic devices, a light source, a light guide plate, and the like are required for a transmissive type, which hinders reduction in thickness and weight. In addition, the reflective type that uses external light makes it difficult to recognize images in the dark, and it does not take full advantage of portable electronic devices that can be used anywhere. Therefore, in recent years, mounting of a light emitting device using a light emitting element as a display element on a portable electronic device has been studied and is being put into practical use. Since the light emitting element emits light by itself, unlike a liquid crystal display device, a clear image can be displayed in a dark place without providing a light source. Therefore, the use of backlight components such as a light source and a light guide plate can be omitted, and the display device can be reduced in thickness and weight.
このように発光装置を用いることで、携帯用電子機器の高機能化、小型化、軽量化を進めることができるが、一方で、如何に表示する画面を大型化できるかという課題も生じている。携帯用電子機器の高機能化に伴って、より多くの情報を表示する必要が生じていることが、その理由の一つである。その他に、表示する文字のサイズを大きくできる年配者向けの携帯用電子機器の需要が、高齢者の人口増加により伸びていることも、大画面化に拍車をかける理由になっている。 By using the light-emitting device in this way, it is possible to improve the functionality, size, and weight of portable electronic devices, but on the other hand, there is also a problem of how to enlarge the screen to be displayed. . One of the reasons is that it is necessary to display more information as the functionality of portable electronic devices increases. In addition, the demand for portable electronic devices for elderly people who can increase the size of characters to be displayed is growing due to the increase in the population of elderly people, which is another reason for increasing the screen size.
上述した問題に鑑み本発明は、軽量化、小型化を図りつつ大画面化を実現することができる電子機器、特に携帯用電子機器の提案を課題とする。 In view of the above-described problems, an object of the present invention is to propose an electronic device, particularly a portable electronic device, capable of realizing a large screen while achieving weight reduction and downsizing.
本発明では、上記課題を解決するために、以下の手段を講じる。発光装置の両面から発光素子の光が発せられる構成を用い、画像の表示が可能な領域を表と裏で合わせて2倍にする。そして両面で互いに異なる画像の表示を行なう場合には、2画面に対応するビデオ信号を交互に入力する。このように両面において表示が可能な発光装置を用いることで、発光装置の小型化、軽量化を進めつつ、画像を表示できる領域を広げることができる。 In the present invention, in order to solve the above-mentioned problems, the following measures are taken. A structure in which light from the light emitting element is emitted from both sides of the light emitting device is used, and an area in which an image can be displayed is doubled by combining the front and back sides. When different images are displayed on both sides, video signals corresponding to two screens are alternately input. By using a light-emitting device that can display on both sides in this manner, it is possible to expand the area in which an image can be displayed, while reducing the size and weight of the light-emitting device.
なお発光装置とは、発光素子が封止された状態にある発光パネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。 Note that the light-emitting device includes a light-emitting panel in which a light-emitting element is sealed, and a module in which an IC or the like including a controller is mounted on the panel.
そしてさらに、上記発光装置の少なくとも一方の画面に、フルカラーの画像の表示を行なう。具体的には、各画素に白色発光の発光素子を用い、発光素子から発せられる光をカラーフィルタに通すことで、フルカラーの画像を得る。カラーフィルタによるフルカラー表示は液晶表示装置で確立されている既存の技術であり、発光装置に転用することが容易であるという利点を有する。そして、3原色それぞれに対応する発光素子を用いてフルカラー化を行なう方式に比べて、シャドウマスクによる電界発光材料の精緻な塗り分けが不要であり、輝度の経時変化が全ての色で均一であるという利点もある。青色の光を蛍光材料からなる色変換材料(CCM)によって緑色あるいは赤色に変換するCCM方式のように、色変換効率の低さに起因して赤色の純度が低かったり、色変換材料自体が蛍光体であるため、太陽光などの外光によって画素が発光してしまい、コントラストが低下したりするという問題点もない。 Further, a full color image is displayed on at least one screen of the light emitting device. Specifically, a white light emitting element is used for each pixel, and light emitted from the light emitting element is passed through a color filter to obtain a full color image. Full color display using color filters is an existing technology established in liquid crystal display devices, and has the advantage of being easily diverted to light emitting devices. Compared to the method of full color using light emitting elements corresponding to each of the three primary colors, it is not necessary to precisely separate the electroluminescent material with a shadow mask, and the luminance change over time is uniform for all colors. There is also an advantage. Like the CCM system that converts blue light into green or red using a color conversion material (CCM) made of a fluorescent material, the purity of red is low due to low color conversion efficiency, or the color conversion material itself is fluorescent. Since it is a body, there is no problem that the pixel emits light due to external light such as sunlight and the contrast is lowered.
また白色発光の発光素子を用いる場合、一方の画面にのみカラーフィルタを設けることで、一方の画面にフルカラーの画像を、もう一方の画面にモノクロの画像を表示することができる。そしてこの場合、他のフルカラー表示の方式に比べて、モノクロを表示するための画素数を3倍にすることができる。なお、カラーフィルタの透過率が各色毎に異なっているために、カラーフィルタを通して得られる発光素子の輝度が各色毎にばらつく場合がある。この場合、色を補正するために各色ごとに発光素子に印加する電圧を変えると、最も印加する電圧が高い発光素子において劣化が促進されやすく、最も印加する電圧が低い発光素子において劣化が抑えられるため、発光時間の経過と共に輝度がばらつきやすくなる。そこで本発明では、カラーフィルタを設けた面とは逆の面においてモノクロの画像を表示する場合は、最も印加する電圧の低い発光素子を用いて画像を表示する。上記構成によって、印加する電圧の違いに起因する発光素子の劣化のバラツキを抑えることができる。 When a white light emitting element is used, a color filter is provided only on one screen, so that a full color image can be displayed on one screen and a monochrome image can be displayed on the other screen. In this case, the number of pixels for displaying monochrome can be tripled compared to other full-color display methods. Note that since the transmittance of the color filter is different for each color, the luminance of the light-emitting element obtained through the color filter may vary for each color. In this case, if the voltage applied to the light emitting element is changed for each color in order to correct the color, the deterioration is easily promoted in the light emitting element having the highest applied voltage, and the deterioration is suppressed in the light emitting element having the lowest applied voltage. For this reason, the luminance tends to vary with the lapse of the light emission time. Therefore, in the present invention, when a monochrome image is displayed on the surface opposite to the surface provided with the color filter, the image is displayed using a light emitting element having the lowest applied voltage. With the above structure, variation in deterioration of the light-emitting element due to a difference in applied voltage can be suppressed.
ところで、ポリシリコンを用いたTFTは、結晶粒界に形成される欠陥に起因して、その特性にばらつきが生じやすいという問題がある。TFTの閾値電圧がばらつくと、流れる電流が該TFTによって制御される発光素子の輝度もばらついてしまう。また、電界発光材料の劣化に伴って、発光素子の輝度が低下するという問題がある。たとえ発光素子に供給する電流が一定であっても、電界発光材料が劣化すると輝度は低くなる。そしてその劣化の度合いは、発光時間や流れる電流の量に依存するため、表示する画像によって画素毎の階調が異なると、各画素の発光素子の劣化に差が生じ、輝度にばらつきが生じてしまう。 By the way, TFTs using polysilicon have a problem that their characteristics are likely to vary due to defects formed in crystal grain boundaries. When the threshold voltage of the TFT varies, the luminance of the light emitting element in which the flowing current is controlled by the TFT also varies. In addition, there is a problem in that the luminance of the light emitting element decreases with the deterioration of the electroluminescent material. Even if the current supplied to the light emitting element is constant, the luminance decreases as the electroluminescent material deteriorates. Since the degree of deterioration depends on the light emission time and the amount of flowing current, if the gradation for each pixel differs depending on the image to be displayed, the deterioration of the light emitting element of each pixel will be different and the luminance will vary. End up.
また発光素子に供給する電流値を制御するトランジスタを飽和領域で動作させることで、電界発光層の劣化に伴う輝度の低下をある程度抑えることもできる。しかし、飽和領域におけるドレイン電流はゲート・ソース間の電圧Vgsの僅かな変化に対して、流れる電流に大きく影響するため、発光素子が発光している期間に該ゲート・ソース間の電圧Vgsが変化しないように注意する必要がある。そのためには該トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えたりする必要がある。また、他のトランジスタのスイッチングや信号線、走査線の電位の変化等に伴い、発光素子に供給する電流値を制御するトランジスタのVgsが変化してしまうという問題もある。これは、該トランジスタのゲートにつく寄生容量によるものである。 In addition, by operating a transistor for controlling a current value supplied to the light emitting element in a saturation region, it is possible to suppress a decrease in luminance due to deterioration of the electroluminescent layer to some extent. However, since the drain current in the saturation region greatly affects the flowing current with respect to a slight change in the gate-source voltage Vgs, the gate-source voltage Vgs changes during the period in which the light emitting element emits light. You need to be careful not to. For that purpose, it is necessary to increase the capacitance of the capacitor provided between the gate and the source of the transistor, or to suppress the off-state current of the transistor that controls the input of the video signal to the pixel. There is also a problem that Vgs of a transistor that controls a current value supplied to the light-emitting element changes with switching of other transistors, a change in potential of a signal line, a scanning line, or the like. This is due to the parasitic capacitance at the gate of the transistor.
そこで本発明は、上記手段に加え、以下に示す画素構成を発光装置に用いても良い。 Therefore, in the present invention, in addition to the above-described means, the pixel configuration described below may be used for a light emitting device.
まず発光素子に電流を供給するためのトランジスタ(駆動用トランジスタ)に加え、スイッチング素子として機能するトランジスタ(電流制御用トランジスタ)を駆動用トランジスタに直列に接続する。そして駆動用トランジスタのゲートの電位は固定し、駆動用トランジスタは飽和領域で動作させ、常に電流を流せる状態にしておく。また電流制御用トランジスタは線形領域で動作させ、ビデオ信号を電流制御用トランジスタのゲートに入力する。 First, in addition to a transistor for supplying current to the light emitting element (driving transistor), a transistor functioning as a switching element (current control transistor) is connected in series to the driving transistor. The gate potential of the driving transistor is fixed, and the driving transistor is operated in the saturation region so that a current can always flow. The current control transistor operates in a linear region, and a video signal is input to the gate of the current control transistor.
電流制御用トランジスタは線形領域で動作するため、そのソース・ドレイン間電圧(ドレイン電圧)Vdsは発光素子に加わる電圧Velに対して非常に小さく、ゲート・ソース間電圧(ゲート電圧)Vgsの僅かな変動は、発光素子に流れる電流に影響しない。そして駆動用トランジスタは飽和領域で動作するので、ドレイン電流がドレイン電圧Vdsによって変化せず、Vgsのみによって定まる。つまり、電流制御用トランジスタは発光素子への電流の供給の有無を選択するのみであって、発光素子に流れる電流の値は、飽和領域で動作する駆動用トランジスタにより決定される。よって、前記電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流に影響しない。また発光素子に流れる電流は、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を大いに高めることができる。また駆動用トランジスタは飽和領域で動作させることで、発光素子の劣化に伴ってVelが大きくなる代わりにVdsが小さくなっても、ドレイン電流の値は比較的一定に保たれる。よって発光素子が劣化しても輝度の低下を抑えることができる。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。 Since the current control transistor operates in a linear region, its source-drain voltage (drain voltage) Vds is very small with respect to the voltage Vel applied to the light emitting element, and the gate-source voltage (gate voltage) Vgs is a little. The fluctuation does not affect the current flowing through the light emitting element. Since the driving transistor operates in the saturation region, the drain current is not changed by the drain voltage Vds, but is determined only by Vgs. That is, the current control transistor only selects whether to supply current to the light emitting element, and the value of the current flowing through the light emitting element is determined by the driving transistor operating in the saturation region. Therefore, the light emitting element can be obtained without increasing the capacity of the capacitor provided between the gate and the source of the current control transistor or suppressing the off current of the transistor for controlling the input of the video signal to the pixel. It does not affect the current flowing through. Further, the current flowing through the light emitting element is not affected by the parasitic capacitance attached to the gate of the current control transistor. For this reason, variation factors can be reduced and the image quality can be greatly improved. Further, by operating the driving transistor in the saturation region, the drain current value is kept relatively constant even when Vds is reduced instead of Vel being increased as the light emitting element is deteriorated. Accordingly, a reduction in luminance can be suppressed even when the light emitting element is deteriorated. In addition, since it is not necessary to optimize the process in order to keep the off-state current of the transistor that controls the input of the video signal to the pixel low, the transistor manufacturing process can be simplified, which greatly contributes to cost reduction and yield improvement. be able to.
また、駆動用トランジスタのLをWより長く、電流制御用トランジスタのLをWと同じか、それより短くしてもよい。より望ましくは、駆動用トランジスタのWに対するLの比が5以上にするとよい。上記構成によって、駆動用トランジスタの特性の違いに起因する、画素間における発光素子の輝度のばらつきを抑えることができる。 Further, the drive transistor L may be longer than W, and the current control transistor L may be equal to or shorter than W. More preferably, the ratio of L to W of the driving transistor is 5 or more. With the above structure, variation in luminance of the light-emitting element between pixels due to a difference in characteristics of the driving transistor can be suppressed.
なお本発明の発光装置において用いられるトランジスタは、単結晶シリコンを用いて形成されたトランジスタであっても良いし、SOIを用いたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。 Note that the transistor used in the light-emitting device of the present invention may be a transistor formed using single crystal silicon, a transistor using SOI, or polycrystalline silicon or amorphous silicon. It may be a thin film transistor. Further, a transistor using an organic semiconductor or a transistor using carbon nanotubes may be used. In addition, the transistor provided in the pixel of the light-emitting device of the present invention may have a single gate structure, a double gate structure, or a multi-gate structure having more gate electrodes.
本発明の用に両面において表示が可能な発光装置を用いることで、発光装置の小型化、軽量化を進めつつ、画像を表示できる領域を広げることができる。また、カラーフィルタによるフルカラー表示は液晶表示装置で確立されている既存の技術であり、発光装置に転用することが容易であるという利点を有する。そして、3原色それぞれに対応する発光素子を用いてフルカラー化を行なう方式に比べて、シャドウマスクによる電界発光材料の精緻な塗り分けが不要であり、輝度の経時変化が全ての色で均一であるという利点もある。青色の光を蛍光材料からなる色変換材料(CCM)によって緑色あるいは赤色に変換するCCM方式のように、色変換効率の低さに起因して赤色の純度が低かったり、色変換材料自体が蛍光体であるため、太陽光などの外光によって画素が発光してしまい、コントラストが低下したりするという問題点もない。 By using a light-emitting device capable of displaying on both sides for the present invention, the area in which an image can be displayed can be expanded while the light-emitting device is reduced in size and weight. Further, full-color display using a color filter is an existing technology established in a liquid crystal display device, and has an advantage that it can be easily used for a light-emitting device. Compared to the method of full color using light emitting elements corresponding to each of the three primary colors, it is not necessary to precisely separate the electroluminescent material with a shadow mask, and the luminance change over time is uniform for all colors. There is also an advantage. Like the CCM system that converts blue light into green or red using a color conversion material (CCM) made of a fluorescent material, the purity of red is low due to low color conversion efficiency, or the color conversion material itself is fluorescent. Since it is a body, there is no problem that the pixel emits light due to external light such as sunlight and the contrast is lowered.
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.
(実施の形態1)
図1を用い、本発明の具体的な構成について説明する。図1(A)に、本発明の発光装置の断面構造の一形態を示す。図1(A)に示す本発明の発光装置は、発光素子を各画素に備えた発光パネル101と、該発光パネル101を間に挟んで存在する2つのカラーフィルタ102、103と、発光パネル101及びカラーフィルタ102、103を間に挟んで存在する2つの偏光板104、105を有する。
(Embodiment 1)
A specific configuration of the present invention will be described with reference to FIG. FIG. 1A illustrates one mode of a cross-sectional structure of a light-emitting device of the present invention. A light-emitting device of the present invention illustrated in FIG. 1A includes a light-emitting panel 101 including a light-emitting element in each pixel, two color filters 102 and 103 existing between the light-emitting panel 101, and the light-emitting panel 101. And two polarizing plates 104 and 105 existing with the color filters 102 and 103 interposed therebetween.
発光パネル101は、白抜きの矢印で示すように、発光素子の光が両方の面から発せられるような構成を有しており、具体的に各発光素子は、光を透過させる性質(透光性)を有する電極を、陽極及び陰極として用いる。また発光素子は、その発光色が白であることを特徴とする。発光パネル101の両面からそれぞれ発せられた光のうち、カラーフィルタ102、103において特定の波長領域の光が透過し、さらに偏光板104、105において特定の偏向成分の光のみが透過する。 The light-emitting panel 101 has a configuration in which light from the light-emitting element is emitted from both surfaces as indicated by white arrows. Specifically, each light-emitting element has a property of transmitting light (translucent light). The electrode having a property) is used as an anode and a cathode. The light emitting element is characterized in that the color of light emitted is white. Of the light emitted from both surfaces of the light emitting panel 101, light in a specific wavelength region is transmitted through the color filters 102 and 103, and only light having a specific deflection component is transmitted through the polarizing plates 104 and 105.
偏光板104、105は、互いに透過する偏向の角度が異なるように、より望ましくは偏向の角度が90度異なるように配置し、外光が発光パネルを透過するのを防ぐ。図2(A)に、偏光板を設けていない場合において、発光パネル201を透過する外光の向きを示す。また、図2(B)に、偏向の角度が異なる2つの偏光板202、203で発光パネル201を挟んだ場合において、発光パネル201から発せられる光の向きを示す。 The polarizing plates 104 and 105 are arranged so that the deflection angles transmitted from each other are different, more preferably the deflection angles are different from each other by 90 degrees, thereby preventing external light from being transmitted through the light emitting panel. FIG. 2A shows the direction of external light that passes through the light-emitting panel 201 when no polarizing plate is provided. FIG. 2B shows the direction of light emitted from the light-emitting panel 201 when the light-emitting panel 201 is sandwiched between two polarizing plates 202 and 203 having different deflection angles.
図2(A)に示すように偏光板を設けない場合、発光パネル201が有する発光素子は、陽極、陰極ともに透光性を有する。よって、外光は発光パネル201を透過するので、人の目には発光パネル201の向こう側が透けて見える。一方、図2(B)に示すよう偏光板202、203を設けた場合、外光は2つの偏光板202、203のいずれか一方のみしか透過しない。よって、発光パネル201の向こう側が透けて見えるのを防ぐことができ、画像のコントラストを高めることができる。しかし発光パネル201から発せられた光は、偏光板202、203においてそれぞれ特定の偏向成分が透過するので、両方の面から光を得ることができる。 In the case where a polarizing plate is not provided as illustrated in FIG. 2A, the light-emitting element included in the light-emitting panel 201 has a light-transmitting property in both an anode and a cathode. Accordingly, since external light passes through the light-emitting panel 201, the other side of the light-emitting panel 201 can be seen through to human eyes. On the other hand, when the polarizing plates 202 and 203 are provided as shown in FIG. 2B, only one of the two polarizing plates 202 and 203 transmits external light. Therefore, it is possible to prevent the other side of the light emitting panel 201 from being seen through, and to increase the contrast of the image. However, light emitted from the light-emitting panel 201 is transmitted through the polarizing plates 202 and 203, respectively, so that light can be obtained from both surfaces.
図1(B)に、本発明の発光装置の断面構造の、図1(A)とは異なる一形態を示す。図1(B)に示す本発明の発光装置は、発光素子を各画素に備えた発光パネル111と、該発光パネル111を間に挟んで存在する2つのカラーフィルタ112、113と、発光パネル111及びカラーフィルタ112、113を間に挟んで存在する2つの液晶パネル114、115を有する。 FIG. 1B shows a different form of the cross-sectional structure of the light-emitting device of the present invention from FIG. A light-emitting device of the present invention illustrated in FIG. 1B includes a light-emitting panel 111 including a light-emitting element in each pixel, two color filters 112 and 113 that are interposed between the light-emitting panels 111, and the light-emitting panel 111. And two liquid crystal panels 114 and 115 existing between the color filters 112 and 113, respectively.
発光パネル111は、図1(A)と同様に、発光素子の光が両方の面から発せられるような構成を有しており、具体的に各発光素子は、透光性を有する電極を陽極及び陰極として用いる。また発光素子は、その発光色が白であることを特徴とする。発光パネル111の両面からそれぞれ発せられた光のうち、カラーフィルタ112、113において特定の波長領域の光が透過し、さらに液晶パネル114、115において一方の面側にのみ光が透過する。 As in FIG. 1A, the light-emitting panel 111 has a structure in which light from a light-emitting element is emitted from both surfaces. Specifically, each light-emitting element has an electrode having a light-transmitting property as an anode. And used as a cathode. The light emitting element is characterized in that the color of light emitted is white. Of the light emitted from both sides of the light emitting panel 111, light in a specific wavelength region is transmitted through the color filters 112 and 113, and light is transmitted through only one side of the liquid crystal panels 114 and 115.
液晶パネル114、115は、画素電極と、対向電極と、画素電極と対向電極の間に設けられた液晶とを有しており、またその他に偏光板等を有している。液晶パネル114、115は、画素電極と対向電極の間に印加する電圧により、光の透過率が制御される。そして、2つの液晶パネル114、115は、一方が光を透過する間、他方が光を透過しないように、その駆動を制御する。上記構成によって、発光パネル111を外光が透過するのを防ぐことができる。 The liquid crystal panels 114 and 115 each include a pixel electrode, a counter electrode, and a liquid crystal provided between the pixel electrode and the counter electrode, and further include a polarizing plate and the like. In the liquid crystal panels 114 and 115, light transmittance is controlled by a voltage applied between the pixel electrode and the counter electrode. The two liquid crystal panels 114 and 115 control the driving so that one transmits light while the other does not transmit light. With the above structure, it is possible to prevent external light from being transmitted through the light-emitting panel 111.
なお図1(A)、図1(B)では、発光パネル101、111とは別個にカラーフィルタを設けているが、発光パネルの内部にカラーフィルタとして機能する膜を設ける様にしても良い。 1A and 1B, a color filter is provided separately from the light-emitting panels 101 and 111; however, a film functioning as a color filter may be provided inside the light-emitting panel.
図3(A)に、発光パネル301を間に挟んで存在する2つの液晶パネル302、303のうち、液晶パネル302において光を透過させた発光装置の様子を示す。また図3(B)に、発光パネル301を間に挟んで存在する2つの液晶パネル302、303のうち、液晶パネル303において光を透過させた発光装置の様子を示す。 FIG. 3A illustrates a state of a light-emitting device in which light is transmitted through the liquid crystal panel 302 among the two liquid crystal panels 302 and 303 existing with the light-emitting panel 301 interposed therebetween. FIG. 3B illustrates a light-emitting device in which light is transmitted through the liquid crystal panel 303 among the two liquid crystal panels 302 and 303 existing with the light-emitting panel 301 interposed therebetween.
図3(A)、図3(B)に示すように、液晶パネル302、303は、一方が光を透過する場合、他方が光を遮蔽するように駆動する。よって、発光パネル301の発光素子304から発せられた光は、それぞれ白抜きの矢印で示すように、一方の面側においてのみ透過する。上記構成によって、外光が透過することで、人の目に発光パネル301の向こう側が透けて見えるという事態を防ぐことができ、コントラストを高めることができる。また、液晶パネル302、303の透過率の切り替えに同期して、ビデオ信号の切り替えを行なっても良い。具体的には、光を透過するのがどちらの液晶パネルであっても、必ず、光が透過する側の画像情報を有するビデオ信号を、発光パネル301に入力するようにする。上記構成によって、発光パネル301の両面に、異なる画像を並行して表示することができる。 As shown in FIGS. 3A and 3B, when one of the liquid crystal panels 302 and 303 transmits light, the other is driven so that the other shields the light. Therefore, the light emitted from the light emitting element 304 of the light emitting panel 301 is transmitted only on one surface side, as indicated by the white arrows. With the above structure, it is possible to prevent a situation in which the other side of the light-emitting panel 301 is seen through to the human eye by transmitting external light, and it is possible to increase contrast. Further, the video signal may be switched in synchronization with the switching of the transmittance of the liquid crystal panels 302 and 303. Specifically, regardless of which liquid crystal panel transmits light, a video signal having image information on the light transmitting side is always input to the light emitting panel 301. With the above configuration, different images can be displayed on both sides of the light-emitting panel 301 in parallel.
なお、図1(A)、図1(B)のいずれの場合においてもカラーフィルタを発光パネルの両面に設けているが、一方の面側にのみ設けるようにしても良い。この場合、発光パネルのカラーフィルタを設けない面側では、モノクロの画像が表示される。フルカラーの表示の場合、例えば赤(R)、緑(G)、青(B)の三原色に対応した3つの画素で間色を表現するが、モノクロの表示の場合は、無彩色であるので基本的には1つの画素で表示を行なうことができる。しかし三原色それぞれに対応する発光素子を用いてフルカラー化を行なう方式や、CCM方式では、無彩色を1つの画素で表現することができない。したがってこれら2つの方式では、フルカラー表示を行なう面と同様に、モノクロ表示を行なう面でも3つの画素を一単位として画像を表示する。一方本発明では、白色発光の発光素子を用いているので、一方の面側にカラーフィルタを設けずにおくことで、1つの画素でモノクロの表示を行なうことができる。 1A and 1B, the color filters are provided on both sides of the light-emitting panel, but may be provided only on one side. In this case, a monochrome image is displayed on the side of the light emitting panel where no color filter is provided. In the case of full color display, for example, the inter-color is expressed by three pixels corresponding to the three primary colors of red (R), green (G), and blue (B). Specifically, display can be performed with one pixel. However, the achromatic color cannot be expressed by one pixel in the method of performing full color using light emitting elements corresponding to the three primary colors or the CCM method. Therefore, in these two methods, an image is displayed with three pixels as a unit on a surface for monochrome display as well as a surface for full color display. On the other hand, in the present invention, since a white light emitting element is used, monochrome display can be performed with one pixel by not providing a color filter on one surface side.
なお本実施の形態において、発光パネルはアクティブマトリクス型であっても、パッシブマトリクス型であっても、どちらでも良い。 Note that in this embodiment mode, the light-emitting panel may be either an active matrix type or a passive matrix type.
本実施の形態で示したように本発明の発光装置は、発光パネルの両面に画像を表示することができるので、発光装置の小型化、軽量化を進めつつ、画像を表示できる領域を広げることができる。本発明の構成は、小型化、軽量化に重点が置かれている携帯用電子機器に特に有効である。 As described in this embodiment mode, the light-emitting device of the present invention can display images on both sides of the light-emitting panel, so that the light-emitting device can be reduced in size and weight, and the image display area can be expanded. Can do. The configuration of the present invention is particularly effective for portable electronic devices where emphasis is placed on miniaturization and weight reduction.
(実施の形態2)
図4(A)に、本発明の発光装置が有する画素の一形態を示す。図4(A)に示す画素は、発光素子401と、画素へのビデオ信号の入力を制御するためのスイッチング素子として用いるトランジスタ(スイッチング用トランジスタ)402と、発光素子401に流れる電流値を制御する駆動用トランジスタ403と、発光素子401への電流の供給の有無を選択する電流制御用トランジスタ404とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子405を画素に設けても良い。
(Embodiment 2)
FIG. 4A illustrates one mode of a pixel included in the light-emitting device of the present invention. 4A controls a light-emitting element 401, a transistor (switching transistor) 402 used as a switching element for controlling input of a video signal to the pixel, and a current value flowing through the light-emitting element 401. The pixel illustrated in FIG. A driving transistor 403 and a current control transistor 404 for selecting whether or not to supply current to the light emitting element 401 are included. Further, as in this embodiment, a capacitor 405 for holding the potential of the video signal may be provided in the pixel.
駆動用トランジスタ403及び電流制御用トランジスタ404は同じ極性を有する。図4(A)では共にp型としたが、共にn型であっても良い。また本発明では、駆動用トランジスタ403を飽和領域で、電流制御用トランジスタ404を線形領域で動作させる。また、駆動用トランジスタ403のチャネル長Lをチャネル幅Wより長く、電流制御用トランジスタ404のLをWと同じか、それより短くてもよい。より望ましくは、駆動用トランジスタ403のWに対するLの比が5以上にするとよい。また、駆動用トランジスタ403にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。 The driving transistor 403 and the current control transistor 404 have the same polarity. Although both are p-type in FIG. 4A, both may be n-type. In the present invention, the driving transistor 403 is operated in the saturation region, and the current control transistor 404 is operated in the linear region. Further, the channel length L of the driving transistor 403 may be longer than the channel width W, and L of the current control transistor 404 may be equal to or shorter than W. More preferably, the ratio of L to W of the driving transistor 403 is 5 or more. The driving transistor 403 may be an enhancement type transistor or a depletion type transistor.
スイッチング用トランジスタ402のゲートは、走査線Gj(j=1〜y)に接続されている。スイッチング用トランジスタ402のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が電流制御用トランジスタ404のゲートに接続されている。駆動用トランジスタ403のゲートは第2の電源線Wi(i=1〜x)に接続されている。そして駆動用トランジスタ403及び電流制御用トランジスタ404は、第1の電源線Vi(i=1〜x)から供給される電流が、駆動用トランジスタ403及び電流制御用トランジスタ404のドレイン電流として発光素子401に供給されるように、第1の電源線Vi(i=1〜x)、発光素子401と接続されている。本実施の形態では、電流制御用トランジスタ404のソースが第1の電源線Vi(i=1〜x)に接続され、駆動用トランジスタ403のドレインが発光素子401の画素電極に接続される。 The gate of the switching transistor 402 is connected to the scanning line Gj (j = 1 to y). One of the source and the drain of the switching transistor 402 is connected to the signal line Si (i = 1 to x), and the other is connected to the gate of the current control transistor 404. The gate of the driving transistor 403 is connected to the second power supply line Wi (i = 1 to x). In the driving transistor 403 and the current control transistor 404, the current supplied from the first power supply line Vi (i = 1 to x) is used as the drain current of the driving transistor 403 and the current control transistor 404. Is connected to the first power supply line Vi (i = 1 to x) and the light emitting element 401. In this embodiment mode, the source of the current control transistor 404 is connected to the first power supply line Vi (i = 1 to x), and the drain of the driving transistor 403 is connected to the pixel electrode of the light emitting element 401.
なお駆動用トランジスタ403のソースを第1の電源線Vi(i=1〜x)に接続し、電流制御用トランジスタ404のドレインを発光素子401の画素電極に接続してもよい。この場合駆動用トランジスタ403はディプリーション型トランジスタとする。 Note that the source of the driving transistor 403 may be connected to the first power supply line Vi (i = 1 to x), and the drain of the current control transistor 404 may be connected to the pixel electrode of the light-emitting element 401. In this case, the driving transistor 403 is a depletion type transistor.
発光素子401は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。図4(A)のように、陽極が駆動用トランジスタ403と接続している場合、陽極が画素電極、陰極が対向電極となる。発光素子401の対向電極と、第1の電源線Vi(i=1〜x)のそれぞれには、発光素子401に順バイアス方向の電流が供給されるように、電位差が設けられている。 The light emitting element 401 includes an anode, a cathode, and an electroluminescent layer provided between the anode and the cathode. As shown in FIG. 4A, when the anode is connected to the driving transistor 403, the anode is a pixel electrode and the cathode is a counter electrode. A potential difference is provided between the counter electrode of the light emitting element 401 and each of the first power supply lines Vi (i = 1 to x) so that a forward bias current is supplied to the light emitting element 401.
容量素子405が有する2つの電極は、一方は第1の電源線Vi(i=1〜x)に接続されており、もう一方は電流制御用トランジスタ404のゲートに接続されている。容量素子405はスイッチング用トランジスタ402が非選択状態(オフ状態)にある時、容量素子405の電極間の電位差を保持するために設けられている。なお図4(A)では容量素子405を設ける構成を示したが、本発明はこの構成に限定されず、容量素子405を設けない構成にしても良い。 One of the two electrodes of the capacitor 405 is connected to the first power supply line Vi (i = 1 to x), and the other is connected to the gate of the current control transistor 404. The capacitor 405 is provided to hold a potential difference between the electrodes of the capacitor 405 when the switching transistor 402 is in a non-selected state (off state). Note that FIG. 4A illustrates a structure in which the capacitor 405 is provided; however, the present invention is not limited to this structure, and the capacitor 405 may not be provided.
図4(A)では駆動用トランジスタ403および電流制御用トランジスタ404をpチャネル型トランジスタとし、駆動用トランジスタ403のドレインと発光素子401の陽極とを接続する。逆に駆動用トランジスタ403および電流制御用トランジスタ404をnチャネル型トランジスタとするならば、駆動用トランジスタ403のソースと発光素子401の陰極とを接続する。この場合、発光素子401の陰極が画素電極、陽極が対向電極となる。 In FIG. 4A, the driving transistor 403 and the current control transistor 404 are p-channel transistors, and the drain of the driving transistor 403 and the anode of the light-emitting element 401 are connected. Conversely, if the driving transistor 403 and the current control transistor 404 are n-channel transistors, the source of the driving transistor 403 and the cathode of the light emitting element 401 are connected. In this case, the cathode of the light emitting element 401 is a pixel electrode, and the anode is a counter electrode.
次に、図4(A)に示した画素の駆動方法について説明する。図4(A)に示す画素は、その動作を書き込み期間、保持期間とに分けて説明することができる。まず書き込み期間において走査線Gj(j=1〜y)が選択されると、走査線Gj(j=1〜y)にゲートが接続されているスイッチング用トランジスタ402がオンになる。そして、信号線S1〜Sxに入力されたビデオ信号が、スイッチング用トランジスタ402を介して電流制御用トランジスタ404のゲートに入力される。なお、駆動用トランジスタ403はゲートが第1の電源線Vi(i=1〜x)に接続されているため、常にオン状態である。 Next, a method for driving the pixel illustrated in FIG. The operation of the pixel illustrated in FIG. 4A can be described by being divided into a writing period and a holding period. First, when the scanning line Gj (j = 1 to y) is selected in the writing period, the switching transistor 402 whose gate is connected to the scanning line Gj (j = 1 to y) is turned on. The video signals input to the signal lines S1 to Sx are input to the gate of the current control transistor 404 via the switching transistor 402. Note that the driving transistor 403 is always on because the gate is connected to the first power supply line Vi (i = 1 to x).
ビデオ信号によって電流制御用トランジスタ404がオンになる場合は、第1の電源線Vi(i=1〜x)を介して電流が発光素子401に供給される。このとき電流制御用トランジスタ404は線形領域で動作しているため、発光素子401に流れる電流は、飽和領域で動作する駆動用トランジスタ403と発光素子401の電圧電流特性によって決まる。そして発光素子401は、供給される電流に見合った高さの輝度で発光する。またビデオ信号によって電流制御用トランジスタ404がオフになる場合は、発光素子401への電流の供給は行なわれず、発光素子401は発光しない。 When the current control transistor 404 is turned on by a video signal, a current is supplied to the light emitting element 401 through the first power supply line Vi (i = 1 to x). At this time, since the current control transistor 404 operates in the linear region, the current flowing through the light-emitting element 401 is determined by the voltage-current characteristics of the driving transistor 403 and the light-emitting element 401 operating in the saturation region. The light-emitting element 401 emits light with a luminance corresponding to the supplied current. When the current control transistor 404 is turned off by the video signal, no current is supplied to the light emitting element 401 and the light emitting element 401 does not emit light.
保持期間では、走査線Gj(j=1〜y)の電位を制御することでスイッチング用トランジスタ402をオフにし、書き込み期間において書き込まれたビデオ信号の電位を保持する。書き込み期間において電流制御用トランジスタ404をオンにした場合、ビデオ信号の電位は容量素子405によって保持されているので、発光素子401への電流の供給は維持されている。逆に、書き込み期間において電流制御用トランジスタ404をオフにした場合、ビデオ信号の電位は容量素子405によって保持されているので、発光素子401への電流の供給は行なわれていない。 In the holding period, the switching transistor 402 is turned off by controlling the potential of the scanning line Gj (j = 1 to y), and the potential of the video signal written in the writing period is held. When the current control transistor 404 is turned on in the writing period, the potential of the video signal is held by the capacitor 405, so that supply of current to the light-emitting element 401 is maintained. On the other hand, when the current control transistor 404 is turned off in the writing period, the potential of the video signal is held by the capacitor 405, so that no current is supplied to the light-emitting element 401.
電流制御用トランジスタ404は線形領域で動作するため、そのソース・ドレイン間電圧(ドレイン電圧)Vdsは発光素子に加わる電圧Velに対して非常に小さく、ゲート・ソース間電圧(ゲート電圧)Vgsの僅かな変動は、発光素子401に流れる電流に影響しない。そして駆動用トランジスタ403は飽和領域で動作するので、ドレイン電流がドレイン電圧Vdsによって変化せず、Vgsのみによって定まる。このため、電流制御用トランジスタ404は発光素子401への電流の供給の有無を選択するのみであって、発光素子401に流れる電流の値は、飽和領域で動作する駆動用トランジスタ403により決定される。よって、電流制御用トランジスタ404のゲート・ソース間に設けられた容量素子405の容量を大きくしたり、スイッチング用トランジスタ402のオフ電流を低く抑えたりしなくても、発光素子401に流れる電流の変化を抑えることができる。また駆動用トランジスタ403は飽和領域で動作させることで、発光素子401の劣化に伴ってVelが大きくなる代わりにVdsが小さくなっても、ドレイン電流の値は比較的一定に保たれる。よって発光素子401が劣化しても輝度の低下を抑えることができる。 Since the current control transistor 404 operates in a linear region, its source-drain voltage (drain voltage) Vds is very small with respect to the voltage Vel applied to the light emitting element, and is slightly smaller than the gate-source voltage (gate voltage) Vgs. Such fluctuations do not affect the current flowing through the light emitting element 401. Since the driving transistor 403 operates in the saturation region, the drain current is not changed by the drain voltage Vds but is determined only by Vgs. For this reason, the current control transistor 404 only selects whether or not current is supplied to the light emitting element 401, and the value of the current flowing through the light emitting element 401 is determined by the driving transistor 403 operating in the saturation region. . Therefore, a change in the current flowing through the light-emitting element 401 can be achieved without increasing the capacitance of the capacitor 405 provided between the gate and the source of the current control transistor 404 or suppressing the off-state current of the switching transistor 402 to be low. Can be suppressed. In addition, by operating the driving transistor 403 in the saturation region, the drain current value is kept relatively constant even when Vds decreases instead of Vel increasing as the light emitting element 401 deteriorates. Accordingly, a reduction in luminance can be suppressed even when the light-emitting element 401 is deteriorated.
また、駆動用トランジスタのLをWより長く、電流制御用トランジスタのLをWと同じか、それより短くしてもよい。より望ましくは、駆動用トランジスタのWに対するLの比が5以上にするとよい。上記構成によって、駆動用トランジスタの特性の違いに起因する、画素間における発光素子の輝度のばらつきを抑えることができる。 Further, the drive transistor L may be longer than W, and the current control transistor L may be equal to or shorter than W. More preferably, the ratio of L to W of the driving transistor is 5 or more. With the above structure, variation in luminance of the light-emitting element between pixels due to a difference in characteristics of the driving transistor can be suppressed.
なお白色のバランスを図るために、駆動用トランジスタ403のゲートの電位を、R、G、Bごとに変えても良い。また駆動用トランジスタ403のゲートの電位が全ての画素で同じであっても良い場合、第2の電源線を走査線と並列に形成し、走査線を共有している画素が第2の電源線をも共有するようにしても良い。 In order to achieve white balance, the gate potential of the driving transistor 403 may be changed for each of R, G, and B. In the case where the gate potential of the driving transistor 403 may be the same for all pixels, the second power supply line is formed in parallel with the scan line, and the pixel sharing the scan line is the second power supply line. May also be shared.
(実施の形態3)
本実施の形態では、本発明の発光装置が有する画素の、図4(A)とは異なる形態について説明する。
(Embodiment 3)
In this embodiment, a mode different from that in FIG. 4A of a pixel included in the light-emitting device of the present invention will be described.
図4(B)に示す画素は、発光素子411と、スイッチング用トランジスタ412と、駆動用トランジスタ413と、電流制御用トランジスタ414と、書き込まれたビデオ信号の電位を消去するためのトランジスタ(消去用トランジスタ)416とを有している。上記素子に加えて容量素子415を画素に設けても良い。駆動用トランジスタ413及び電流制御用トランジスタ414は同じ極性を有する。本発明では、駆動用トランジスタ413を飽和領域で、電流制御用トランジスタ414を線形領域で動作させる。また、駆動用トランジスタ413のLをWより長く、電流制御用トランジスタ414のLをWと同じか、それより短くてもよい。より望ましくは、駆動用トランジスタ413のWに対するLの比が5以上にするとよい。 4B includes a light-emitting element 411, a switching transistor 412, a driving transistor 413, a current control transistor 414, and a transistor for erasing the potential of a written video signal (erasing transistor). Transistor) 416. In addition to the above elements, a capacitor 415 may be provided in the pixel. The driving transistor 413 and the current control transistor 414 have the same polarity. In the present invention, the driving transistor 413 is operated in the saturation region, and the current control transistor 414 is operated in the linear region. Further, L of the driving transistor 413 may be longer than W, and L of the current control transistor 414 may be equal to or shorter than W. More preferably, the ratio of L to W of the driving transistor 413 is 5 or more.
また、駆動用トランジスタ413にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。 The driving transistor 413 may be an enhancement type transistor or a depletion type transistor.
スイッチング用トランジスタ412のゲートは、第1走査線Gaj(j=1〜y)に接続されている。スイッチング用トランジスタ412のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が電流制御用トランジスタ414のゲートに接続されている。また消去用トランジスタ416のゲートは、第2走査線Gbj(j=1〜y)に接続されており、ソースとドレインは、一方が第1の電源線Vi(i=1〜x)に、他方が電流制御用トランジスタ414のゲートに接続されている。駆動用トランジスタ413のゲートは第2の電源線Wi(i=1〜x)に接続されている。そして駆動用トランジスタ413及び電流制御用トランジスタ414は、第1の電源線Vi(i=1〜x)から供給される電流が、駆動用トランジスタ413及び電流制御用トランジスタ414のドレイン電流として発光素子411に供給されるように、第1の電源線Vi(i=1〜x)、発光素子411と接続されている。本実施の形態では、電流制御用トランジスタ414のソースが第1の電源線Vi(i=1〜x)に接続され、駆動用トランジスタ413のドレインが発光素子411の画素電極に接続される。なお駆動用トランジスタ413のソースを第1の電源線Vi(i=1〜x)に接続し、電流制御用トランジスタ414のドレインを発光素子411の画素電極に接続してもよい。 The gate of the switching transistor 412 is connected to the first scanning line Gaj (j = 1 to y). One of the source and the drain of the switching transistor 412 is connected to the signal line Si (i = 1 to x), and the other is connected to the gate of the current control transistor 414. The gate of the erasing transistor 416 is connected to the second scanning line Gbj (j = 1 to y), and one of the source and the drain is connected to the first power supply line Vi (i = 1 to x). Is connected to the gate of the current control transistor 414. The gate of the driving transistor 413 is connected to the second power supply line Wi (i = 1 to x). In the driving transistor 413 and the current control transistor 414, the current supplied from the first power supply line Vi (i = 1 to x) is used as the drain current of the driving transistor 413 and the current control transistor 414. Are connected to the first power supply line Vi (i = 1 to x) and the light emitting element 411. In this embodiment mode, the source of the current control transistor 414 is connected to the first power supply line Vi (i = 1 to x), and the drain of the driving transistor 413 is connected to the pixel electrode of the light emitting element 411. Note that the source of the driving transistor 413 may be connected to the first power supply line Vi (i = 1 to x), and the drain of the current control transistor 414 may be connected to the pixel electrode of the light emitting element 411.
発光素子411は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。図4(B)のように陽極が駆動用トランジスタ413と接続している場合、陽極が画素電極、陰極が対向電極となる。発光素子411の対向電極と、第1の電源線Vi(i=1〜x)のそれぞれには、発光素子411に順バイアス方向の電流が供給されるように、電位差が設けられている。 The light emitting element 411 includes an anode, a cathode, and an electroluminescent layer provided between the anode and the cathode. When the anode is connected to the driving transistor 413 as shown in FIG. 4B, the anode is a pixel electrode and the cathode is a counter electrode. A potential difference is provided between the counter electrode of the light emitting element 411 and each of the first power supply lines Vi (i = 1 to x) so that a forward bias current is supplied to the light emitting element 411.
容量素子415が有する2つの電極は、一方は第1の電源線Vi(i=1〜x)に接続されており、もう一方は電流制御用トランジスタ414のゲートに接続されている。 One of the two electrodes of the capacitor 415 is connected to the first power supply line Vi (i = 1 to x), and the other is connected to the gate of the current control transistor 414.
図4(B)では駆動用トランジスタ413および電流制御用トランジスタ414をpチャネル型トランジスタとし、駆動用トランジスタ413のドレインと発光素子411の陽極とを接続する。逆に駆動用トランジスタ413および電流制御用トランジスタ414をnチャネル型トランジスタとするならば、駆動用トランジスタ413のソースと発光素子411の陰極とを接続する。この場合、発光素子411の陰極が画素電極、陽極が対向電極となる。 In FIG. 4B, the driving transistor 413 and the current control transistor 414 are p-channel transistors, and the drain of the driving transistor 413 and the anode of the light-emitting element 411 are connected. Conversely, if the driving transistor 413 and the current control transistor 414 are n-channel transistors, the source of the driving transistor 413 and the cathode of the light emitting element 411 are connected. In this case, the cathode of the light emitting element 411 is a pixel electrode, and the anode is a counter electrode.
図4(B)に示す画素は、その動作を書き込み期間、保持期間、消去期間とに分けて説明することができる。書き込み期間と保持期間におけるスイッチング用トランジスタ412、駆動用トランジスタ413及び電流制御用トランジスタ414の動作については、図4(A)の場合と同様である。 The operation of the pixel illustrated in FIG. 4B can be described by being divided into a writing period, a holding period, and an erasing period. The operations of the switching transistor 412, the driving transistor 413, and the current control transistor 414 in the writing period and the holding period are similar to those in FIG.
消去期間では、第2走査線Gbj(j=1〜y)が選択されて消去用トランジスタ416がオンになり、第1の電源線V1〜Vxの電位が消去用トランジスタ416を介して電流制御用トランジスタ414のゲートに与えられる。よって、電流制御用トランジスタ414がオフになるため、発光素子411に強制的に電流が供給されない状態を作り出すことができる。 In the erasing period, the second scanning line Gbj (j = 1 to y) is selected and the erasing transistor 416 is turned on, and the potentials of the first power supply lines V1 to Vx are used for current control via the erasing transistor 416. Provided to the gate of transistor 414. Accordingly, since the current control transistor 414 is turned off, a state where no current is forcibly supplied to the light-emitting element 411 can be created.
本実施例では、本発明の表示装置に用いる発光素子の構成の一例について説明する。 In this example, an example of a structure of a light-emitting element used for the display device of the present invention will be described.
図5(A)に、本発明の発光装置が有する発光素子の断面構造を、模式的に示す。素子の構成としては、透明導電膜であるITOで形成された陽極501上に、ホール注入層502として銅フタロシアニン(CuPc)、第1発光層503として4,4'−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称α−NPD)、第2発光層504としてゲスト材料である4,4’−N,N’−ジカルバゾリル−ビフェニル(略称CBP)、ホスト材料であるPt(ppy)acac、電子輸送層505としてBCP、電子注入層506としてCaF2、Alからなる陰極507が順に積層されている。なお、Pt(ppy)acacは以下の構造式1で表される。 FIG. 5A schematically illustrates a cross-sectional structure of a light-emitting element included in the light-emitting device of the present invention. As the structure of the element, copper phthalocyanine (CuPc) is used as the hole injection layer 502 and 4,4′-bis [N- (1- (1)] is used as the first light emitting layer 503 on the anode 501 formed of ITO which is a transparent conductive film. Naphthyl) -N-phenyl-amino] -biphenyl (abbreviation α-NPD), 4,4′-N, N′-dicarbazolyl-biphenyl (abbreviation CBP) as a guest material as the second light-emitting layer 504, and host material A cathode 507 made of Pt (ppy) acac, BCP as the electron transport layer 505, and CaF 2 and Al as the electron injection layer 506 is laminated in this order. Pt (ppy) acac is represented by the following structural formula 1.
本発明では、陰極507が光を透過する程度の薄い膜厚、具体的には20nm程度の膜厚とすることで、両面発光を実現することができる。 In the present invention, double-sided light emission can be realized by making the cathode 507 thin enough to transmit light, specifically about 20 nm thick.
図5(A)に示す発光素子の第2発光層504は、ホスト材料であるPt(ppy)acacに燐光材料であるCBPがゲスト材料として10wt%以上の濃度で分散されており、燐光材料からの燐光発光と燐光材料のエキシマー状態からの発光とを共に発する。具体的に燐光材料は、500nm以上700nm以下の領域に2つ以上のピークを有する発光を示し、かつ、前記2つ以上のピークのいずれかがエキシマー発光であることが好ましい。そして第1発光層503は、発光スペクトルの最大ピークが400nm以上500nm以下の領域に位置する青色発光を呈し、該青色発光が第2発光層からの発光と混ざることで、色の純度がより0に近い白色光を得ることができる。また、ドープする材料を一種類しか用いていないため、電流密度を変化させたときや、あるいは連続駆動した場合においても、発光スペクトルの形状が変化したりせず、安定な白色光を供給できる。なお第一発光層は、発光スペクトルの最大ピークが400nm以上500nm以下の領域に位置する、青色発光を呈するゲスト材料をホスト材料に分散させた構成でもよい。 In the second light-emitting layer 504 of the light-emitting element illustrated in FIG. 5A, CBP that is a phosphorescent material is dispersed as a guest material in Pt (ppy) acac that is a host material at a concentration of 10 wt% or more. The phosphorescent light emission and the light emission from the excimer state of the phosphorescent material are emitted together. Specifically, it is preferable that the phosphorescent material emits light having two or more peaks in a region of 500 nm to 700 nm, and one of the two or more peaks is excimer light emission. The first light-emitting layer 503 exhibits blue light emission in which the maximum peak of the light emission spectrum is located in the region of 400 nm or more and 500 nm or less, and the blue light emission is mixed with the light emission from the second light-emitting layer, so that the color purity is more zero. White light close to can be obtained. Further, since only one kind of material to be doped is used, stable white light can be supplied without changing the shape of the emission spectrum even when the current density is changed or when it is continuously driven. Note that the first light-emitting layer may have a structure in which a guest material that emits blue light and has a maximum peak of an emission spectrum in a region of 400 nm to 500 nm is dispersed in a host material.
次に図5(B)に、本発明の発光装置が有する発光素子の、図5(A)とは異なる断面構造を、模式的に示す。素子の構成としては、透明導電膜であるITOで形成された陽極511上に、ホール注入層512としてポリチオフェン、ホール輸送層513としてN,N'−ビス(3−メチルフェニル)−N,N'−ジフェニル−1,1'−ビフェニル−4,4'−ジアミン(略称TPD)、第1発光層514としてゲスト材料であるルブレン、ホスト材料であるTPD、第2発光層515としてゲスト材料であるクマリン6、ホスト材料であるAlq3、Alからなる陰極516が順に積層されている。 Next, FIG. 5B schematically shows a cross-sectional structure of the light-emitting element included in the light-emitting device of the present invention, which is different from that in FIG. As a structure of the element, on the anode 511 formed of ITO which is a transparent conductive film, polythiophene is used as the hole injection layer 512, and N, N′-bis (3-methylphenyl) -N, N ′ is used as the hole transport layer 513. -Diphenyl-1,1'-biphenyl-4,4'-diamine (abbreviated as TPD), rubrene as a guest material as the first light-emitting layer 514, TPD as the host material, and coumarin as a guest material as the second light-emitting layer 515 6. A cathode 516 made of Alq 3 which is a host material and Al is laminated in order.
図5(B)においても、陰極516が光を透過する程度の薄い膜厚、具体的には20nm程度の膜厚とすることで、白色の両面発光を実現することができる。 In FIG. 5B as well, white double-sided light emission can be realized by making the cathode 516 thin enough to transmit light, specifically, about 20 nm thick.
次に図5(C)に、本発明の発光装置が有する発光素子の、図5(A)とは異なる断面構造を、模式的に示す。素子の構成としては、透明導電膜であるITOで形成された陽極521上に、ホール注入層522としてHIM34、ホール輸送層523としてテトラアリルベンジジン誘導体、第1発光層524としてゲスト材料であるナフタセン誘導体、ホスト材料であるテトラアリルベンジジン誘導体及びフェニルアントラセン誘導体、第2発光層525としてゲスト材料であるスチリルアミン誘導体、ホスト材料であるテトラアリルベンジジン誘導体及びフェニルアントラセン誘導体、電子輸送層526としてフェニルアントラセン誘導体、電子注入層527としてAlq3、第1陰極528としてCsI、第2陰極529としてMgAgが順に積層されている。 Next, FIG. 5C schematically illustrates a cross-sectional structure of the light-emitting element included in the light-emitting device of the present invention, which is different from that in FIG. As the structure of the element, on the anode 521 formed of ITO which is a transparent conductive film, the HIM 34 as the hole injection layer 522, the tetraallyl benzidine derivative as the hole transport layer 523, and the naphthacene derivative as the guest material as the first light emitting layer 524 A tetraallylbenzidine derivative and a phenylanthracene derivative as a host material, a styrylamine derivative as a guest material as the second light-emitting layer 525, a tetraallylbenzidine derivative and a phenylanthracene derivative as a host material, a phenylanthracene derivative as the electron transport layer 526, Alq 3 is stacked as the electron injection layer 527, CsI is stacked as the first cathode 528, and MgAg is stacked as the second cathode 529 in this order.
図5(C)においても、第1陰極528、第2陰極529のトータルの膜厚が光を透過する程度の薄さ、具体的には20nm程度の膜厚とすることで、白色の両面発光を実現することができる。 In FIG. 5C as well, when the total thickness of the first cathode 528 and the second cathode 529 is thin enough to transmit light, specifically about 20 nm, white double-sided light emission. Can be realized.
なお本実施例における発光素子の積層構造は、図5に示した構成に限定されない。なお陰極側から光を得るためには、膜厚を薄くする方法の他に、Liを添加することで仕事関数が小さくなったITOを用いる方法もある。本発明で用いる発光素子は、陽極側と陰極側の両方から光が発せられる構成であれば良い。 Note that the stacked structure of the light-emitting elements in this embodiment is not limited to the structure shown in FIG. In order to obtain light from the cathode side, there is a method of using ITO whose work function is reduced by adding Li in addition to the method of reducing the film thickness. The light-emitting element used in the present invention may be configured so that light is emitted from both the anode side and the cathode side.
本実施例では、実施の形態1に示した本発明の発光装置の、画素の1実施例について説明する。 In this example, one example of a pixel of the light-emitting device of the present invention described in Embodiment Mode 1 is described.
図6(A)に、本実施例の画素の回路図を示す。図6(A)において、601はスイッチング用トランジスタである。スイッチング用トランジスタ601のゲートは、走査線Gj(j=1〜y)に接続されている。スイッチング用トランジスタ601のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が駆動用トランジスタ602のゲートに接続されている。駆動用トランジスタ602のソースとドレインは、一方が電源線Vi(i=1〜x)に接続され、もう一方は発光素子603の画素電極に接続される。 FIG. 6A shows a circuit diagram of the pixel of this embodiment. In FIG. 6A, reference numeral 601 denotes a switching transistor. The gate of the switching transistor 601 is connected to the scanning line Gj (j = 1 to y). One of the source and the drain of the switching transistor 601 is connected to the signal line Si (i = 1 to x), and the other is connected to the gate of the driving transistor 602. One of the source and the drain of the driving transistor 602 is connected to the power supply line Vi (i = 1 to x), and the other is connected to the pixel electrode of the light emitting element 603.
発光素子603は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極が駆動用トランジスタ602のソースまたはドレインと接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用トランジスタ602のソースまたはドレインと接続している場合、陰極が画素電極、陽極が対向電極となる。なお、駆動用トランジスタ602のソースまたはドレインが発光素子603の陽極に接続されている場合、駆動用トランジスタ602はpチャネル型トランジスタであることが望ましい。また、駆動用トランジスタ602のソースまたはドレインが発光素子603の陰極と接続されている場合、駆動用トランジスタ602はnチャネル型トランジスタであることが望ましい。 The light emitting element 603 includes an anode, a cathode, and an electroluminescent layer provided between the anode and the cathode. In the case where the anode is connected to the source or drain of the driving transistor 602, the anode serves as a pixel electrode and the cathode serves as a counter electrode. Conversely, when the cathode is connected to the source or drain of the driving transistor 602, the cathode serves as the pixel electrode and the anode serves as the counter electrode. Note that in the case where the source or the drain of the driving transistor 602 is connected to the anode of the light-emitting element 603, the driving transistor 602 is preferably a p-channel transistor. In the case where the source or drain of the driving transistor 602 is connected to the cathode of the light emitting element 603, the driving transistor 602 is preferably an n-channel transistor.
発光素子603の対向電極と、電源線Viには、それぞれ電源から電圧が与えられている。そして対向電極と電源線の電圧差は、駆動用トランジスタがオンになったときに発光素子に順方向バイアスの電圧が印加されるような値に保たれている。 A voltage is applied from the power source to the counter electrode of the light emitting element 603 and the power supply line Vi. The voltage difference between the counter electrode and the power supply line is maintained at such a value that a forward bias voltage is applied to the light emitting element when the driving transistor is turned on.
容量素子604が有する2つの電極は、一方は電源線Viに接続されており、もう一方は駆動用トランジスタ602のゲートに接続されている。容量素子604はスイッチング用トランジスタ601が非選択状態(オフ状態)にある時、駆動用トランジスタ602のゲート電圧を保持するために設けられている。なお図6(A)では容量素子604を設ける構成を示したが、本発明はこの構成に限定されず、容量素子604を設けない構成にしても良い。 One of two electrodes of the capacitor 604 is connected to the power supply line Vi, and the other is connected to the gate of the driving transistor 602. The capacitor 604 is provided to hold the gate voltage of the driving transistor 602 when the switching transistor 601 is in a non-selected state (off state). Note that FIG. 6A illustrates a structure in which the capacitor 604 is provided; however, the present invention is not limited to this structure, and the capacitor 604 may not be provided.
走査線Gjの電位によりスイッチング用トランジスタ601がオンになると、信号線Siに入力されたビデオ信号の電位が駆動用トランジスタ602のゲートに与えられる。この入力されたビデオ信号の電位に従って、駆動用トランジスタ602のゲート電圧(ゲートとソース間の電圧差)が定まる。そして、該ゲート電圧によって流れる駆動用トランジスタ602のドレイン電流は、発光素子603に供給され、発光素子603は供給された電流によって発光する。 When the switching transistor 601 is turned on by the potential of the scanning line Gj, the potential of the video signal input to the signal line Si is applied to the gate of the driving transistor 602. The gate voltage (voltage difference between the gate and the source) of the driving transistor 602 is determined according to the potential of the input video signal. Then, the drain current of the driving transistor 602 that flows according to the gate voltage is supplied to the light-emitting element 603, and the light-emitting element 603 emits light by the supplied current.
次に、図6(A)とは異なる画素の構成を図6(B)に示す。図6(B)において、611はスイッチング用トランジスタである。スイッチング用トランジスタ611のゲートは、第1走査線Gaj(j=1〜y)に接続されている。スイッチング用トランジスタ611のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が駆動用トランジスタ612のゲートに接続されている。消去用トランジスタ614のゲートは、第2走査線Gbj(j=1〜y)に接続されている。消去用トランジスタ614のソースとドレインは、一方が電源線Vi(i=1〜x)に、もう一方が駆動用トランジスタ612のゲートに接続されている。駆動用トランジスタ612のソースとドレインは、一方は電源線Viに、もう一方は発光素子613が有する画素電極に接続されている。 Next, FIG. 6B illustrates a structure of a pixel which is different from that in FIG. In FIG. 6B, reference numeral 611 denotes a switching transistor. The gate of the switching transistor 611 is connected to the first scanning line Gaj (j = 1 to y). One of the source and the drain of the switching transistor 611 is connected to the signal line Si (i = 1 to x), and the other is connected to the gate of the driving transistor 612. The gate of the erasing transistor 614 is connected to the second scanning line Gbj (j = 1 to y). One of the source and the drain of the erasing transistor 614 is connected to the power supply line Vi (i = 1 to x), and the other is connected to the gate of the driving transistor 612. One of a source and a drain of the driving transistor 612 is connected to the power supply line Vi, and the other is connected to a pixel electrode included in the light emitting element 613.
発光素子613は陽極と、陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極が駆動用トランジスタ612のソースまたはドレインと接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用トランジスタ612のソースまたはドレインと接続している場合、陰極が画素電極、陽極が対向電極となる。陽極が画素電極の場合、駆動用トランジスタ612はpチャネル型トランジスタであることが望ましい。また、陰極が画素電極の場合、駆動用トランジスタ612はnチャネル型トランジスタであることが望ましい。発光素子613の対向電極と電源線Viには、それぞれ電源から電圧が与えられている。そして対向電極と電源線の電圧差は、駆動用トランジスタがオンになったときに発光素子に順方向バイアスの電圧が印加されるような値に保たれている。 The light-emitting element 613 includes an anode, a cathode, and an electroluminescent layer provided between the anode and the cathode. In the case where the anode is connected to the source or drain of the driving transistor 612, the anode serves as a pixel electrode and the cathode serves as a counter electrode. Conversely, when the cathode is connected to the source or drain of the driving transistor 612, the cathode serves as the pixel electrode and the anode serves as the counter electrode. In the case where the anode is a pixel electrode, the driving transistor 612 is preferably a p-channel transistor. In the case where the cathode is a pixel electrode, the driving transistor 612 is preferably an n-channel transistor. A voltage is applied to the counter electrode of the light emitting element 613 and the power supply line Vi from the power supply. The voltage difference between the counter electrode and the power supply line is maintained at such a value that a forward bias voltage is applied to the light emitting element when the driving transistor is turned on.
容量素子615が有する2つの電極は、一方は電源線Viに接続されており、もう一方は駆動用トランジスタ612のゲートに接続されている。容量素子615はスイッチング用トランジスタ611が非選択状態(オフ状態)にある時、駆動用トランジスタ612のゲート電圧を保持するために設けられている。なお図6(B)では容量素子615を設ける構成を示したが、本発明はこの構成に限定されず、容量素子615を設けない構成にしても良い。 One of the two electrodes of the capacitor 615 is connected to the power supply line Vi, and the other is connected to the gate of the driving transistor 612. The capacitor 615 is provided to hold the gate voltage of the driving transistor 612 when the switching transistor 611 is in a non-selected state (off state). Note that FIG. 6B illustrates a structure in which the capacitor 615 is provided; however, the present invention is not limited to this structure, and the capacitor 615 may not be provided.
第1走査線Gajの電位によりスイッチング用トランジスタ611がオンになると、信号線Siに入力されたビデオ信号の電位が駆動用トランジスタ612のゲートに与えられる。この入力されたビデオ信号の電位に従って、駆動用トランジスタ612のゲート電圧(ゲートとソース間の電圧差)が定まる。そして、該ゲート電圧によって流れる駆動用トランジスタ612のドレイン電流は、発光素子613に供給され、発光素子613は供給された電流によって発光する。 When the switching transistor 611 is turned on by the potential of the first scanning line Gaj, the potential of the video signal input to the signal line Si is applied to the gate of the driving transistor 612. The gate voltage (voltage difference between the gate and the source) of the driving transistor 612 is determined according to the potential of the input video signal. Then, the drain current of the driving transistor 612 that flows according to the gate voltage is supplied to the light-emitting element 613, and the light-emitting element 613 emits light by the supplied current.
さらに、第2走査線Gbjの電位により消去用トランジスタ614がオンになると、電源線Viの電位が駆動用トランジスタ612のゲートとソースの両方に与えられ、よって駆動用トランジスタ612がオフし、発光素子613の発光が強制的に終了する。 Further, when the erasing transistor 614 is turned on by the potential of the second scanning line Gbj, the potential of the power supply line Vi is applied to both the gate and the source of the driving transistor 612, so that the driving transistor 612 is turned off, and the light emitting element The light emission 613 is forcibly terminated.
なお図6に示した画素を用いた場合、ビデオ信号はアナログでもデジタルでも良い。デジタルの場合、発光素子の発光する期間(発光期間)を制御することで、階調を表示することが可能である。ただし、図5(A)に示した発光素子は、電流密度を変化させた場合においても、発光スペクトルの形状が変化したりせず、安定な白色光を供給できるので、アナログ駆動に有利であるといえる。 Note that when the pixels shown in FIG. 6 are used, the video signal may be analog or digital. In the case of digital, gradation can be displayed by controlling a light emission period (light emission period) of the light emitting element. However, the light-emitting element illustrated in FIG. 5A is advantageous for analog driving because the shape of the emission spectrum does not change even when the current density is changed and stable white light can be supplied. It can be said.
なお本実施例で示した構成は、本発明の発光装置の一例であり、本発明はこの構成に限定されない。また、図6では、ビデオ信号を電圧で入力するタイプであるが、ビデオ信号を電流で入力するタイプの発光装置にも用いることが可能である。 Note that the structure shown in this embodiment is an example of the light-emitting device of the present invention, and the present invention is not limited to this structure. In FIG. 6, the video signal is input by voltage, but the present invention can also be used for a light-emitting device that inputs video signal by current.
図7を用いて、本発明の発光装置の、画素の断面構造について説明する。図7では、基板6000上にトランジスタ6001が形成されている。トランジスタ6001は第1の層間絶縁膜6002で覆われており、第1の層間絶縁膜6002上には樹脂等で形成されたカラーフィルタ6003と、コンタクトホールを介してトランジスタ6001と電気的に接続されている配線6004が形成されている。 A cross-sectional structure of a pixel of the light-emitting device of the present invention will be described with reference to FIG. In FIG. 7, the transistor 6001 is formed over the substrate 6000. The transistor 6001 is covered with a first interlayer insulating film 6002, and is electrically connected to the transistor 6001 through a contact hole with a color filter 6003 formed of resin or the like over the first interlayer insulating film 6002. A wiring 6004 is formed.
そしてカラーフィルタ6003及び配線6004を覆うように、第1の層間絶縁膜6002上に、第2の層間絶縁膜6005が形成されている。なお、第1の層間絶縁膜6002または第2の層間絶縁膜6005は、プラズマCVD法またはスパッタ法を用い、酸化珪素、窒化珪素または酸化窒化珪素膜を単層でまたは積層して用いることができる。また酸素よりも窒素のモル比率が高い酸化窒化珪素膜上に、窒素よりも酸素のモル比率が高い酸化窒化珪素膜を積層した膜を第1の層間絶縁膜6002または第2の層間絶縁膜6005として用いても良い。或いは第1の層間絶縁膜6002または第2の層間絶縁膜6005として、有機樹脂膜を用いても良いし、シロキサン系材料を出発材料として形成されたSi−O−Si結合を含む絶縁膜(以下、シロキサン系絶縁膜と呼ぶ)等を用いても良い。シロキサン系絶縁膜は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有していても良い。 A second interlayer insulating film 6005 is formed on the first interlayer insulating film 6002 so as to cover the color filter 6003 and the wiring 6004. Note that the first interlayer insulating film 6002 or the second interlayer insulating film 6005 can be formed using a single layer or a stacked layer of silicon oxide, silicon nitride, or silicon oxynitride films by a plasma CVD method or a sputtering method. . A film in which a silicon oxynitride film having a higher oxygen molar ratio than nitrogen is stacked over a silicon oxynitride film having a higher nitrogen molar ratio than oxygen is used as the first interlayer insulating film 6002 or the second interlayer insulating film 6005. It may be used as Alternatively, an organic resin film may be used as the first interlayer insulating film 6002 or the second interlayer insulating film 6005, or an insulating film including a Si—O—Si bond (hereinafter referred to as a starting material) that is formed using a siloxane-based material as a starting material. Or a siloxane-based insulating film) may be used. The siloxane insulating film may have at least one of fluorine, an alkyl group, and aromatic hydrocarbon in addition to hydrogen as a substituent.
第2の層間絶縁膜6005上には、コンタクトホールを介して配線6004に電気的に接続されている配線6006と、該配線6006と電気的に接続されている陽極6007が形成されている。陽極6007は、第2の層間絶縁膜6005を間に挟んで、カラーフィルタ6003と重なる位置に形成する。 Over the second interlayer insulating film 6005, a wiring 6006 electrically connected to the wiring 6004 through a contact hole and an anode 6007 electrically connected to the wiring 6006 are formed. The anode 6007 is formed at a position overlapping the color filter 6003 with the second interlayer insulating film 6005 interposed therebetween.
また第2の層間絶縁膜6005上には隔壁として用いる有機樹脂膜6008が形成されている。有機樹脂膜6008は開口部を有しており、該開口部において陽極6007と電界発光層6009と陰極6010が重なり合うことで発光素子6011が形成されている。電界発光層6009は、発光層単独かもしくは発光層を含む複数の層が積層された構成を有している。なお、有機樹脂膜6008及び陰極6010上に、保護膜を成膜しても良い。この場合、保護膜は水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。 Further, an organic resin film 6008 used as a partition is formed over the second interlayer insulating film 6005. The organic resin film 6008 has an opening, and the anode 6007, the electroluminescent layer 6009, and the cathode 6010 overlap with each other in the opening to form a light-emitting element 6011. The electroluminescent layer 6009 has a structure in which a light emitting layer alone or a plurality of layers including a light emitting layer are stacked. Note that a protective film may be formed over the organic resin film 6008 and the cathode 6010. In this case, the protective film is a film that is less likely to transmit a substance that causes deterioration of the light emitting element such as moisture and oxygen as compared with other insulating films. Typically, it is desirable to use, for example, a DLC film, a carbon nitride film, a silicon nitride film formed by an RF sputtering method, or the like. In addition, the above-described film that hardly transmits a substance such as moisture or oxygen and a film that easily allows a substance such as moisture or oxygen to pass through can be stacked to be used as a protective film.
また有機樹脂膜6008は、電界発光層6009が成膜される前に、吸着した水分や酸素等を除去するために真空雰囲気下で加熱しておく。具体的には、100℃〜200℃、0.5〜1時間程度、真空雰囲気下で加熱処理を行なう。望ましくは3×10-7Torr以下とし、可能であるならば3×10-8Torr以下とするのが最も望ましい。そして、有機樹脂膜に真空雰囲気下で加熱処理を施した後に電界発光層を成膜する場合、成膜直前まで真空雰囲気下に保つことで、信頼性をより高めることができる。 The organic resin film 6008 is heated in a vacuum atmosphere in order to remove adsorbed moisture, oxygen, and the like before the electroluminescent layer 6009 is formed. Specifically, heat treatment is performed in a vacuum atmosphere at 100 ° C. to 200 ° C. for about 0.5 to 1 hour. Desirably, it is 3 × 10 −7 Torr or less, and if possible, it is most desirably 3 × 10 −8 Torr or less. And when forming an electroluminescent layer after heat-processing to an organic resin film in a vacuum atmosphere, reliability can be improved more by keeping under a vacuum atmosphere until just before film-forming.
また有機樹脂膜6008の開口部における端部は、有機樹脂膜6008上に一部重なって形成されている電界発光層6009に、該端部において穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における有機樹脂膜の断面が描いている曲線の曲率半径が、0.2〜2μm程度であることが望ましい。 In addition, the end portion of the opening of the organic resin film 6008 may be rounded so that the electroluminescent layer 6009 formed to partially overlap the organic resin film 6008 does not have a hole in the end portion. desirable. Specifically, it is desirable that the radius of curvature of the curve drawn by the cross section of the organic resin film in the opening is about 0.2 to 2 μm.
上記構成により、後に形成される電界発光層や陰極のカバレッジを良好とすることができ、陽極6007と陰極6010が電界発光層6009に形成された穴においてショートするのを防ぐことができる。また電界発光層6009の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。 With the above structure, coverage of an electroluminescent layer and a cathode to be formed later can be improved, and a short circuit between the anode 6007 and the cathode 6010 in a hole formed in the electroluminescent layer 6009 can be prevented. Further, by relaxing the stress of the electroluminescent layer 6009, defects called shrink, in which a light emitting region is reduced, can be reduced, and reliability can be improved.
なお図7では、有機樹脂膜6008として、ポジ型の感光性のアクリル樹脂を用いた例を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて有機樹脂膜6008を形成しても良い。ネガ型のアクリルを用いて有機樹脂膜6008を形成した場合、開口部における端部が、S字状の断面形状となる。このとき開口部の上端部及び下端部における曲率半径は、0.2〜2μmとすることが望ましい。 Note that FIG. 7 illustrates an example in which a positive photosensitive acrylic resin is used as the organic resin film 6008. The photosensitive organic resin includes a positive type in which a portion exposed to energy rays such as light, electrons, and ions is removed, and a negative type in which the exposed portion remains. In the present invention, a negative organic resin film may be used. Alternatively, the organic resin film 6008 may be formed using photosensitive polyimide. When the organic resin film 6008 is formed using negative acrylic, an end portion of the opening has an S-shaped cross-sectional shape. At this time, it is desirable that the radius of curvature at the upper end and the lower end of the opening is 0.2 to 2 μm.
陽極6007は透明導電膜を用いることができる。ITOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜、ITO及び酸化珪素を含む酸化インジウムスズなどを用いても良い。図7では陽極6007としITOを用いている。陽極6007は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体を用いた拭浄で研磨しても良い。またCMP法を用いた研磨後に、陽極6007の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。 A transparent conductive film can be used for the anode 6007. In addition to ITO, a transparent conductive film in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide, indium tin oxide containing ITO and silicon oxide, or the like may be used. In FIG. 7, ITO is used as the anode 6007. The anode 6007 may be polished by CMP or wiping using a polyvinyl alcohol-based porous material so that the surface thereof is planarized. Further, after polishing using the CMP method, the surface of the anode 6007 may be subjected to ultraviolet irradiation, oxygen plasma treatment, or the like.
また陰極6010は、光が透過する程度の膜厚とし、仕事関数の小さい導電膜であれば公知の他の材料を用いる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。なお陰極側から光を得るためには、膜厚を薄くする方法の他に、Liを添加することで仕事関数が小さくなったITOを用いる方法もある。本発明で用いる発光素子は、陽極側と陰極側の両方から光が発せられる構成であれば良い。 The cathode 6010 has a thickness enough to transmit light, and other known materials are used as long as the conductive film has a low work function. For example, Ca, Al, CaF, MgAg, AlLi, etc. are desirable. In order to obtain light from the cathode side, there is a method of using ITO whose work function is reduced by adding Li in addition to the method of reducing the film thickness. The light-emitting element used in the present invention may be configured so that light is emitted from both the anode side and the cathode side.
なお、実際には図7まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のカバー材6012でパッケージング(封入)することが好ましい。その際、カバー材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりするとOLEDの信頼性が向上する。そして本発明では、カバー材6012にカラーフィルタ6013を設ける。 In actuality, when completed up to FIG. 7, packaging is performed with a protective film (laminate film, ultraviolet curable resin film, etc.) or a light-transmitting cover material 6012 that is highly airtight and less degassed so as not to be exposed to the outside air. (Encapsulation) is preferable. At that time, if the inside of the cover material is made an inert atmosphere or a hygroscopic material (for example, barium oxide) is arranged inside, the reliability of the OLED is improved. In the present invention, a color filter 6013 is provided on the cover material 6012.
なお、本発明は上述した作製方法に限定されず、公知の方法を用いて作製することが可能である。 Note that the present invention is not limited to the manufacturing method described above, and can be manufactured using a known method.
本実施例では、本発明の発光装置の構成について説明する。図8(A)に本実施例の発光装置のブロック図を示す。図8(A)に示す発光装置は、発光素子を備えた画素を複数有する画素部801と、各画素を選択する走査線駆動回路802と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路803とを有する。 In this example, the structure of the light-emitting device of the present invention will be described. FIG. 8A shows a block diagram of the light emitting device of this embodiment. A light-emitting device illustrated in FIG. 8A controls a pixel portion 801 including a plurality of pixels each including a light-emitting element, a scan line driver circuit 802 that selects each pixel, and input of a video signal to the selected pixel. A signal line driver circuit 803.
図8(A)において信号線駆動回路803は、シフトレジスタ804、レベルシフタ805と、バッファ806とを有している。シフトレジスタ804には、クロック信号(CLK)、スタートパルス信号(SP)、切り替え信号(L/R)が入力されている。クロック信号(CLK)とスタートパルス信号(SP)が入力されると、シフトレジスタ804においてタイミング信号が生成され、レベルシフタ805に入力される。また切り替え信号(L/R)によって、タイミング信号のパルスの出現する順序が切り替わる。 In FIG. 8A, the signal line driver circuit 803 includes a shift register 804, a level shifter 805, and a buffer 806. A clock signal (CLK), a start pulse signal (SP), and a switching signal (L / R) are input to the shift register 804. When the clock signal (CLK) and the start pulse signal (SP) are input, a timing signal is generated in the shift register 804 and input to the level shifter 805. Further, the order of appearance of the pulses of the timing signal is switched by the switching signal (L / R).
タイミング信号は、レベルシフタ805においてそのパルスの高さが調整され、バッファ806に入力される。バッファ806では、入力されたタイミング信号のパルスに同期して、ビデオ信号(video signal)をサンプリングし、信号線を介して画素部801に入力する。 The level of the timing signal is adjusted by the level shifter 805, and the timing signal is input to the buffer 806. The buffer 806 samples a video signal in synchronization with a pulse of the input timing signal and inputs the sampled video signal to the pixel portion 801 through a signal line.
次に、走査線駆動回路802の構成について説明する。走査線駆動回路802は、シフトレジスタ807、バッファ808を有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路802において、シフトレジスタ807にクロックCLK及びスタートパルス信号SPが入力されることによって、選択信号が生成される。生成された選択信号はバッファ808において緩衝増幅され、対応する走査線に供給される。走査線には、1ライン分の画素のトランジスタのゲートが接続されている。そして、1ライン分の画素のトランジスタを一斉にONにしなくてはならないので、バッファ808は大きな電流を流すことが可能なものが用いられる。 Next, the configuration of the scan line driver circuit 802 is described. The scan line driver circuit 802 includes a shift register 807 and a buffer 808. In some cases, a level shifter may be provided. In the scan line driver circuit 802, when the clock CLK and the start pulse signal SP are input to the shift register 807, a selection signal is generated. The generated selection signal is buffered and amplified in the buffer 808 and supplied to the corresponding scanning line. The gate of the transistor of the pixel for one line is connected to the scanning line. Since the transistors of the pixels for one line must be turned on all at once, a buffer 808 that can flow a large current is used.
なお、シフトレジスタ804、806の代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。 Instead of the shift registers 804 and 806, another circuit capable of selecting a signal line such as a decoder circuit may be used.
本発明の発光装置を駆動する信号線駆動回路は、本実施例で示す構成に限定されない。 The signal line driver circuit for driving the light-emitting device of the present invention is not limited to the structure shown in this embodiment.
本実施例では、本発明の発光装置の構成について説明する。図8(B)に本実施例の発光装置のブロック図を示す。図8(B)に示す発光装置は、発光素子を備えた画素を複数有する画素部811と、各画素を選択する走査線駆動回路812と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路813とを有する。 In this example, the structure of the light-emitting device of the present invention will be described. FIG. 8B is a block diagram of the light emitting device of this embodiment. A light-emitting device illustrated in FIG. 8B controls a pixel portion 811 including a plurality of pixels each including a light-emitting element, a scan line driver circuit 812 that selects each pixel, and input of a video signal to the selected pixel. And a signal line driver circuit 813.
図8(B)において信号線駆動回路813は、シフトレジスタ814、ラッチA815、ラッチB816を有している。シフトレジスタ814には、クロック信号(CLK)、スタートパルス信号(SP)、切り替え信号(L/R)が入力されている。クロック信号(CLK)とスタートパルス信号(SP)が入力されると、シフトレジスタ814においてタイミング信号が生成される。また切り替え信号(L/R)によって、タイミング信号のパルスの出現する順序が切り替わる。生成したタイミング信号は、一段目のラッチA815に順に入力される。ラッチA815にタイミング信号が入力されると、該タイミング信号のパルスに同期して、ビデオ信号が順にラッチA815に書き込まれ、保持される。なお、本実施例ではラッチA815に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。複数のステージのラッチA815をいくつかのグループに分け、グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば4つのステージごとにラッチをグループに分けた場合、4分割で分割駆動すると言う。 In FIG. 8B, the signal line driver circuit 813 includes a shift register 814, a latch A 815, and a latch B 816. A clock signal (CLK), a start pulse signal (SP), and a switching signal (L / R) are input to the shift register 814. When the clock signal (CLK) and the start pulse signal (SP) are input, a timing signal is generated in the shift register 814. Further, the order of appearance of the pulses of the timing signal is switched by the switching signal (L / R). The generated timing signal is sequentially input to the first-stage latch A815. When a timing signal is input to the latch A815, video signals are sequentially written and held in the latch A815 in synchronization with the pulse of the timing signal. In this embodiment, video signals are sequentially written in the latch A 815, but the present invention is not limited to this configuration. A plurality of stages of latches A815 may be divided into several groups, and so-called divided driving may be performed in which video signals are input in parallel for each group. Note that the number of groups at this time is called the number of divisions. For example, when the latches are divided into groups for every four stages, it is said that the driving is divided into four.
ラッチA815の全てのステージのラッチへの、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。 The time until video signal writing to all the latches of the latch A 815 is completed is called a line period. Actually, the line period may include a period in which a horizontal blanking period is added to the line period.
1ライン期間が終了すると、2段目のラッチB816にラッチ信号(Latch Signal)が供給され、該ラッチ信号に同期してラッチA815に保持されているビデオ信号が、ラッチB816に一斉に書き込まれ、保持される。ビデオ信号をラッチB816に送出し終えたラッチA815には、再びシフトレジスタ814からのタイミング信号に同期して、次のビデオ信号の書き込みが順次行われる。この2順目の1ライン期間中には、ラッチB816に書き込まれ、保持されているビデオ信号が、信号線を介して画素部811に入力される。 When one line period ends, a latch signal (Latch Signal) is supplied to the second-stage latch B816, and the video signals held in the latch A815 in synchronization with the latch signal are simultaneously written to the latch B816, Retained. In the latch A 815 that has finished sending the video signal to the latch B 816, the next video signal is sequentially written in synchronization with the timing signal from the shift register 814 again. During the second line period, the video signal written and held in the latch B 816 is input to the pixel portion 811 through the signal line.
なお、シフトレジスタ814の代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。 Instead of the shift register 814, another circuit that can select a signal line such as a decoder circuit may be used.
本発明の発光装置を駆動する信号線駆動回路は、本実施例に示す構成に限定されない。 The signal line driver circuit for driving the light emitting device of the present invention is not limited to the structure shown in this embodiment.
次に、一方の面から他方の面へ表示を切り替える際の、走査方向とビデオ信号の切り替えについて説明する。 Next, switching of the scanning direction and the video signal when switching the display from one surface to the other surface will be described.
一般的に、複数の画素がマトリックス状に配置された発光パネルでは、画素が1行づつ選択されて、ビデオ信号が入力される。選択された1行の画素に順にビデオ信号を入力する駆動方法を、点順次駆動と呼ぶ。また、1行の画素の全てに同時にビデオ信号を入力する駆動方法を、線順次駆動と呼ぶ。いずれの駆動方法においても、各画素に入力されるビデオ信号は、必ず該画素に対応した画像情報を有している。 In general, in a light-emitting panel in which a plurality of pixels are arranged in a matrix, pixels are selected row by row and a video signal is input. A driving method in which video signals are sequentially input to selected one row of pixels is referred to as dot sequential driving. A driving method in which video signals are simultaneously input to all pixels in one row is called line sequential driving. In any driving method, the video signal input to each pixel always has image information corresponding to the pixel.
図9(A)に、発光パネルにマトリックス状に設けられた複数の画素と、各画素に入力される画像情報(D1〜D35)を示す。そして、図9(A)に示す発光パネルは点順次駆動をしているものと仮定し、走査線の走査方向を行走査方向として実線の矢印で、ビデオ信号が入力される画素の順番を列走査方向として破線の矢印で示す。 FIG. 9A shows a plurality of pixels provided in a matrix on the light-emitting panel and image information (D1 to D35) input to each pixel. Further, it is assumed that the light-emitting panel shown in FIG. 9A is dot-sequentially driven, and the scanning direction of the scanning line is the row scanning direction, and the order of the pixels to which the video signal is input is indicated by a solid line arrow. A broken line arrow indicates the scanning direction.
そして、図9(A)に示す発光パネルを反対側の面から見た様子を、図9(B)に示す。図9(A)では列走査方向が右から左へ向かっているのに対し、反対側の面では図9(B)に示すように、列走査方向が左から右へと反対の方向に向かっている。よって、1行の画素においてビデオ信号の入力される順番が逆になる。 FIG. 9B illustrates a state where the light-emitting panel illustrated in FIG. 9A is viewed from the opposite side. In FIG. 9A, the column scanning direction is from right to left, whereas on the opposite surface, the column scanning direction is from left to right as shown in FIG. 9B. ing. Therefore, the order in which video signals are input in one row of pixels is reversed.
従って、表示する画面を切り替える際には、列走査方向を反対に切り替えるか、または列走査方向に合わせてビデオ信号が有する画像情報を左右反転するように変更するか、いずれかの手段を講ずる必要がある。 Therefore, when switching the screen to be displayed, it is necessary to take either means of switching the column scanning direction to the opposite, or changing the image information included in the video signal so as to be horizontally reversed in accordance with the column scanning direction. There is.
なお、画像情報を左右反転するように切り替える場合、駆動回路の構成を単純にすることができる。また、列走査方向を反対に切り替える場合は、発光パネルの走査方向に合わせてビデオ信号を処理するコントローラの構成をより単純にすることができ、また駆動の際のコントローラの負担をより軽減させることができる。 Note that when the image information is switched so as to be reversed left and right, the configuration of the drive circuit can be simplified. In addition, when switching the column scanning direction to the opposite direction, the configuration of the controller that processes the video signal in accordance with the scanning direction of the light emitting panel can be simplified, and the burden on the controller during driving can be further reduced. Can do.
なお、例えば発光パネルの反対側の面に画像を表示するために、発光パネルを行走査方向において反転させたとする。このとき、反対側の面では図9(C)に示すように、行走査方向が図9(A)と反対の方向に向かっている。よって、1行の画素においてビデオ信号が入力される順番が逆になる。この場合も図9(B)の場合と同様に、行走査方向を反対に切り替えるか、行走査方向に合わせてビデオ信号が有する画像情報を上下に反転するように変更するか、いずれかの手段を講ずる必要がある。 For example, it is assumed that the light emitting panel is inverted in the row scanning direction in order to display an image on the opposite surface of the light emitting panel. At this time, on the opposite surface, as shown in FIG. 9C, the row scanning direction is in the direction opposite to that in FIG. Therefore, the order in which video signals are input in the pixels in one row is reversed. Also in this case, as in the case of FIG. 9B, either the row scanning direction is switched to the opposite direction, or the image information included in the video signal is changed so as to be vertically inverted in accordance with the row scanning direction. It is necessary to take.
なお本実施の形態では点順次駆動の場合について説明したが、線順次駆動の場合も同様に、画面の切り替えの際に、走査方向を切り替えたり、またはビデオ信号が有する画像情報を左右または上下に反転させたりすれば良い。 In this embodiment, the case of dot sequential driving has been described. Similarly, in the case of line sequential driving, when switching the screen, the scanning direction is switched, or the image information included in the video signal is shifted left and right or up and down. Just reverse it.
本実施例では、走査方向を切り替える機能を有する信号線駆動回路と走査線駆動回路の具体的な構成について説明する。 In this embodiment, a specific structure of a signal line driver circuit having a function of switching a scanning direction and a scanning line driver circuit will be described.
図10に、本実施例の信号線駆動回路の回路図を示す。図10に示す信号線駆動回路はアナログのビデオ信号に対応している。図10において1201はシフトレジスタであり、クロック信号CKと、クロック信号CKを反転させた反転クロック信号CKbと、スタートパルス信号SPによって、ビデオ信号をサンプリングするタイミングを決めるタイミング信号を生成している。 FIG. 10 shows a circuit diagram of the signal line driver circuit of this embodiment. The signal line driver circuit shown in FIG. 10 corresponds to an analog video signal. In FIG. 10, reference numeral 1201 denotes a shift register, which generates a timing signal that determines the timing for sampling a video signal by using a clock signal CK, an inverted clock signal CKb obtained by inverting the clock signal CK, and a start pulse signal SP.
またシフトレジスタ1201には、複数のフリップフロップ1210と、各フリップフロップ1210に2つづつ対応している複数のトランスミッションゲート1211、1212が設けられている。トランスミッションゲート1211、1212は、切り替え信号L/Rによってそのスイッチングが制御され、一方がオンのときに他方はオフとなる。 The shift register 1201 is provided with a plurality of flip-flops 1210 and a plurality of transmission gates 1211 and 1212 corresponding to each flip-flop 1210. The switching of the transmission gates 1211 and 1212 is controlled by a switching signal L / R, and when one is on, the other is off.
トランスミッションゲート1211がオンのとき、スタートパルス信号は最も左側のフリップフロップ1210に与えられるので、右シフト型のシフトレジスタとして機能する。逆にトランスミッションゲート1212がオンのとき、スタートパルス信号は最も右側のフリップフロップ1210に与えられるので、左シフト型のシフトレジスタとして機能する。 When the transmission gate 1211 is on, the start pulse signal is supplied to the leftmost flip-flop 1210, so that it functions as a right shift type shift register. Conversely, when the transmission gate 1212 is on, the start pulse signal is supplied to the rightmost flip-flop 1210, so that it functions as a left shift type shift register.
シフトレジスタ1201で生成されたタイミング信号は複数のインバータ1202によって緩衝増幅され、トランスミッションゲート1203に送られる。なお図10では、シフトレジスタの出力の1つについてのみ、後段の回路(ここではインバータ1202、トランスミッションゲート1203)を示しているが、実際には他の出力に対応する後段の回路が複数設けられている。 The timing signal generated by the shift register 1201 is buffered and amplified by a plurality of inverters 1202 and sent to the transmission gate 1203. In FIG. 10, only one of the outputs of the shift register is shown with a subsequent circuit (in this case, an inverter 1202 and a transmission gate 1203), but actually, a plurality of subsequent circuits corresponding to other outputs are provided. ing.
トランスミッションゲート1203は緩衝増幅されたタイミング信号によってスイッチングが制御される。そして、トランスミッションゲート1203がオンのときにビデオ信号がサンプリングされて、画素部の各画素に供給される。シフトレジスタ1201が右シフト型として機能している場合は、列走査方向は左から右に向かっており、シフトレジスタ1201が左シフト型として機能している場合は、列走査方向は右から左に向かっている。 The transmission of the transmission gate 1203 is controlled by a buffered timing signal. When the transmission gate 1203 is on, the video signal is sampled and supplied to each pixel in the pixel portion. When the shift register 1201 functions as a right shift type, the column scanning direction is from left to right, and when the shift register 1201 functions as a left shift type, the column scanning direction is from right to left. I'm heading.
次に図11に、本実施例の信号線駆動回路の回路図を示す。図11に示す信号線駆動回路はデジタルのビデオ信号に対応している。図11において1301はシフトレジスタであり、図10に示したシフトレジスタ1201と同じ構成を有しており、走査方向の切り替えが、切り替え信号L/Rによって制御されている。 Next, FIG. 11 shows a circuit diagram of the signal line driver circuit of this embodiment. The signal line driver circuit shown in FIG. 11 corresponds to a digital video signal. In FIG. 11, reference numeral 1301 denotes a shift register, which has the same configuration as the shift register 1201 shown in FIG. 10, and switching of the scanning direction is controlled by a switching signal L / R.
シフトレジスタ1301において生成されたタイミング信号は、インバータ1302において緩衝増幅された後、ラッチ1303に入力される。なお図11では、シフトレジスタ1301の出力の1つについてのみ、後段の回路(ここではインバータ1302、ラッチ1303、ラッチ1304)を示しているが、実際には他の出力に対応する後段の回路が複数設けられている。 The timing signal generated in the shift register 1301 is buffered and amplified in the inverter 1302 and then input to the latch 1303. In FIG. 11, only the output of the shift register 1301 is shown as a subsequent circuit (in this case, an inverter 1302, a latch 1303, and a latch 1304), but in reality, a subsequent circuit corresponding to another output is shown. A plurality are provided.
ラッチ1303はタイミング信号に従ってビデオ信号をラッチする。図11ではラッチ1303を1つだけ示しているが、実際にはラッチ1303は複数設けられており、ビデオ信号のラッチはタイミング信号に従って順に行なわれる。そしてこのラッチの順番は切り替え信号L/Rによって、左から右のラッチ1303へ、または右から左のラッチ1303へ方向を切り替えることができる。 A latch 1303 latches the video signal according to the timing signal. Although only one latch 1303 is shown in FIG. 11, a plurality of latches 1303 are actually provided, and video signals are sequentially latched according to the timing signal. The order of the latches can be switched from left to right latch 1303 or from right to left latch 1303 by a switching signal L / R.
全てのラッチ1303においてビデオ信号がラッチされたら、ラッチ信号LATとその反転信号LATbに従って、ラッチ1303に保持されたビデオ信号が一斉に後段のラッチ1304に送出され、ラッチされる。そしてラッチ1304にラッチされているビデオ信号が、対応する画素に供給される。 When the video signals are latched in all the latches 1303, the video signals held in the latches 1303 are simultaneously sent to the subsequent latch 1304 and latched according to the latch signal LAT and its inverted signal LATb. Then, the video signal latched in the latch 1304 is supplied to the corresponding pixel.
次に図12に、本実施例の走査線駆動回路の回路図を示す。図12において1401はシフトレジスタであり、図10に示したシフトレジスタ1201と同じ構成を有しており、走査方向の切り替えが、切り替え信号L/Rによって制御されている。ただしシフトレジスタ1401において生成されたタイミング信号は、各行の画素を選択するために用いられる。 Next, FIG. 12 shows a circuit diagram of the scanning line driving circuit of this embodiment. In FIG. 12, reference numeral 1401 denotes a shift register, which has the same configuration as the shift register 1201 shown in FIG. 10, and switching of the scanning direction is controlled by a switching signal L / R. However, the timing signal generated in the shift register 1401 is used to select pixels in each row.
シフトレジスタ1401において生成されたタイミング信号は、インバータ1402において緩衝増幅された後、画素に入力される。なお図12では、シフトレジスタ1401の出力の1つについてのみ、後段の回路(ここではインバータ1402)を示しているが、実際には他の出力に対応する後段の回路が複数設けられている。 The timing signal generated in the shift register 1401 is buffered and amplified in the inverter 1402 and then input to the pixel. In FIG. 12, only one of the outputs of the shift register 1401 shows a subsequent circuit (in this case, an inverter 1402), but actually, a plurality of subsequent circuits corresponding to other outputs are provided.
なお、本実施例で示す駆動回路は本発明の発光装置に用いることができる駆動回路の一実施例であり、本発明はこれに限定されない。 Note that the driver circuit described in this embodiment is an embodiment of a driver circuit that can be used in the light-emitting device of the present invention, and the present invention is not limited to this.
図13(A)に、本発明の電子機器の1つである携帯電話の構成を示す。図13(A)に示す携帯電話のモジュールは、プリント配線基板930に、コントローラ901、CPU902、メモリ911、電源回路903、音声処理回路929及び送受信回路904や、その他、抵抗、バッファ、容量素子等の素子が実装されている。また、発光パネル900がFPC908によってプリント配線基板930に実装されている。発光パネル900には、発光素子が各画素に設けられた画素部905と、前記画素部905が有する画素を選択する走査線駆動回路906と、選択された画素にビデオ信号を供給する信号線駆動回路907とが設けられている。 FIG. 13A illustrates a structure of a mobile phone which is one of the electronic devices of the present invention. A cellular phone module illustrated in FIG. 13A includes a printed wiring board 930, a controller 901, a CPU 902, a memory 911, a power supply circuit 903, an audio processing circuit 929, a transmission / reception circuit 904, a resistor, a buffer, a capacitor, and the like. These elements are mounted. In addition, the light emitting panel 900 is mounted on the printed wiring board 930 by the FPC 908. The light-emitting panel 900 includes a pixel portion 905 in which a light-emitting element is provided in each pixel, a scanning line driver circuit 906 that selects a pixel included in the pixel portion 905, and a signal line driver that supplies a video signal to the selected pixel. A circuit 907 is provided.
プリント配線基板930への電源電圧及びキーボードなどから入力された各種信号は、複数の入力端子が配置されたプリント配線基板用のインターフェース(I/F)909を介して供給される。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート910が、プリント配線基板930に設けられている。 The power supply voltage to the printed wiring board 930 and various signals input from the keyboard or the like are supplied via a printed wiring board interface (I / F) 909 in which a plurality of input terminals are arranged. An antenna port 910 for transmitting and receiving signals to and from the antenna is provided on the printed wiring board 930.
なお、本実施例では発光パネル900にプリント配線基板930がFPC908を用いて実装されているが、必ずしもこの構成に限定されない。COG(Chip on Glass)方式を用い、コントローラ901、音声処理回路929、メモリ911、CPU902または電源回路903を発光パネル900に直接実装させるようにしても良い。 Note that in this embodiment, the printed wiring board 930 is mounted on the light-emitting panel 900 using the FPC 908, but the present invention is not necessarily limited to this configuration. The controller 901, the sound processing circuit 929, the memory 911, the CPU 902, or the power supply circuit 903 may be directly mounted on the light-emitting panel 900 using a COG (Chip on Glass) method.
また、プリント配線基板930において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント配線基板930に容量素子、バッファ等の各種素子を設けることで、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐことができる。 Further, in the printed wiring board 930, noise may occur in the power supply voltage or the signal, or the rise of the signal may become dull due to the capacitance formed between the drawn wirings or the resistance of the wiring itself. Therefore, by providing various elements such as a capacitor and a buffer on the printed wiring board 930, it is possible to prevent noise from being applied to the power supply voltage and the signal and the rise of the signal from being slowed down.
図13(B)に、図13(A)に示したモジュールのブロック図を示す。 FIG. 13B shows a block diagram of the module shown in FIG.
本実施例では、メモリ911としてVRAM932、DRAM925、フラッシュメモリ926などが含まれている。VRAM932には発光パネル900に表示する画像のデータが、DRAM925には画像データまたは音声データが、フラッシュメモリ926には各種プログラムが記憶されている。 In this embodiment, the memory 911 includes a VRAM 932, a DRAM 925, a flash memory 926, and the like. The VRAM 932 stores image data to be displayed on the light-emitting panel 900, the DRAM 925 stores image data or audio data, and the flash memory 926 stores various programs.
電源回路903では、発光パネル900、コントローラ901、CPU902、音声処理回路929、メモリ911、送受信回路904に与える電源電圧が生成される。また発光パネル900の仕様によっては、電源回路903に電流源が備えられている場合もある。 In the power supply circuit 903, a power supply voltage to be supplied to the light emitting panel 900, the controller 901, the CPU 902, the sound processing circuit 929, the memory 911, and the transmission / reception circuit 904 is generated. Depending on the specifications of the light-emitting panel 900, the power supply circuit 903 may be provided with a current source.
CPU902は、制御信号生成回路920、デコーダ921、レジスタ922、演算回路923、RAM924、CPU用のインターフェース935などを有している。インターフェース935を介してCPU902に入力された各種信号は、一旦レジスタ922に保持された後、演算回路923、デコーダ921などに入力される。演算回路923では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方デコーダ921に入力された信号はデコードされ、制御信号生成回路920に入力される。制御信号生成回路920は入力された信号に基づき、各種命令を含む信号を生成し、演算回路923において指定された場所、具体的にはメモリ911、送受信回路904、音声処理回路929、コントローラ901などに送る。 The CPU 902 includes a control signal generation circuit 920, a decoder 921, a register 922, an arithmetic circuit 923, a RAM 924, an interface 935 for the CPU, and the like. Various signals input to the CPU 902 via the interface 935 are once held in the register 922 and then input to the arithmetic circuit 923, the decoder 921, and the like. The arithmetic circuit 923 performs an operation based on the input signal and designates a place to send various commands. On the other hand, the signal input to the decoder 921 is decoded and input to the control signal generation circuit 920. The control signal generation circuit 920 generates a signal including various instructions based on the input signal, and a location designated by the arithmetic circuit 923, specifically, a memory 911, a transmission / reception circuit 904, an audio processing circuit 929, a controller 901, and the like. Send to.
メモリ911、送受信回路904、音声処理回路929、コントローラ901は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。 The memory 911, the transmission / reception circuit 904, the audio processing circuit 929, and the controller 901 operate according to the received commands. The operation will be briefly described below.
キーボード931から入力された信号は、インターフェース909を介してプリント配線基板930に実装されたCPU902に送られる。制御信号生成回路920は、キーボード931から送られてきた信号に従い、VRAM932に格納してある画像データを所定のフォーマットに変換し、コントローラ901に送付する。 A signal input from the keyboard 931 is sent to the CPU 902 mounted on the printed wiring board 930 via the interface 909. The control signal generation circuit 920 converts the image data stored in the VRAM 932 into a predetermined format according to the signal sent from the keyboard 931, and sends it to the controller 901.
コントローラ901は、発光パネル900の仕様に合わせてCPU902から送られてきた画像データを含む信号にデータ処理を施し、発光パネル900に供給する。またコントローラ901は、電源回路903から入力された電源電圧やCPUから入力された各種信号をもとに、Hsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)、切り替え信号L/Rを生成し、発光パネル900に供給する。 The controller 901 performs data processing on a signal including image data sent from the CPU 902 in accordance with the specification of the light emitting panel 900 and supplies the processed signal to the light emitting panel 900. In addition, the controller 901 generates an Hsync signal, a Vsync signal, a clock signal CLK, an AC voltage (AC Cont), and a switching signal L / R based on the power supply voltage input from the power supply circuit 903 and various signals input from the CPU. It is generated and supplied to the light emitting panel 900.
送受信回路904では、アンテナ933において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路を含んでいる。送受信回路904において送受信される信号のうち音声情報を含む信号が、CPU902からの命令に従って、音声処理回路929に送られる。 In the transmission / reception circuit 904, signals transmitted / received as radio waves in the antenna 933 are processed. Specifically, high-frequency signals such as isolators, bandpass filters, VCOs (Voltage Controlled Oscillators), LPFs (Low Pass Filters), couplers, and baluns are used. Includes circuitry. A signal including audio information among signals transmitted and received in the transmission / reception circuit 904 is sent to the audio processing circuit 929 in accordance with a command from the CPU 902.
CPU902の命令に従って送られてきた音声情報を含む信号は、音声処理回路929において音声信号に復調され、スピーカー928に送られる。またマイク927から送られてきた音声信号は、音声処理回路929において変調され、CPU902からの命令に従って、送受信回路904に送られる。 A signal including audio information sent in accordance with a command from the CPU 902 is demodulated into an audio signal by the audio processing circuit 929 and sent to the speaker 928. The audio signal sent from the microphone 927 is modulated by the audio processing circuit 929 and sent to the transmission / reception circuit 904 in accordance with a command from the CPU 902.
コントローラ901、CPU902、電源回路903、音声処理回路929、メモリ911を、本発明のパッケージとして実装することができる。本発明は、アイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。 The controller 901, the CPU 902, the power supply circuit 903, the sound processing circuit 929, and the memory 911 can be mounted as a package of the present invention. The present invention can be applied to any circuit other than a high-frequency circuit such as an isolator, a band pass filter, a VCO (Voltage Controlled Oscillator), an LPF (Low Pass Filter), a coupler, and a balun.
本実施例では、可撓性を有する基板を用いた本発明の発光装置について説明する。可撓性を有する基板を用いた発光装置は、厚みが薄く軽量であるということに加えて、曲面を有するディスプレイや、ショーウィンドウ等などにも用いることができる。よって、その用途は携帯機器のみに限られず、応用範囲は多岐にわたる。 In this example, a light-emitting device of the present invention using a flexible substrate will be described. In addition to being thin and lightweight, a light-emitting device using a flexible substrate can be used for a display with a curved surface, a show window, or the like. Therefore, the application is not limited to portable devices, and the range of applications is diverse.
図14に、可撓性を有する基板を用いて形成された発光装置を、湾曲させた様子を示す。基板5001には、画素部5002、走査線駆動回路5003及び信号線駆動回路5004が形成されている。基板5001には、後の工程における処理温度に耐え得る素材を用いる。 FIG. 14 illustrates a curved light emitting device formed using a flexible substrate. A pixel portion 5002, a scanning line driver circuit 5003, and a signal line driver circuit 5004 are formed over the substrate 5001. A material that can withstand a processing temperature in a later step is used for the substrate 5001.
なお直接基板5001上に、画素部5002、走査線駆動回路5003及び信号線駆動回路5004に用いられる各種半導体素子を形成せずに、一旦、耐熱性を有する基板上に形成してから、別途用意した可撓性を有する基板上に転写しても良い。この場合転写は、基板と半導体素子の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して半導体素子を剥離し、転写する方法、基板と半導体素子の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより該非晶質珪素膜を除去することで基板と半導体素子とを剥離し、転写する方法、半導体素子が形成された基板を機械的に削除または溶液やガスによるエッチングで除去することで半導体素子を基板から切り離し、転写する方法等、様々な方法を用いることができる。 Note that various semiconductor elements used for the pixel portion 5002, the scan line driver circuit 5003, and the signal line driver circuit 5004 are not directly formed over the substrate 5001, but once formed on a heat-resistant substrate and then separately prepared. Alternatively, the image may be transferred onto a flexible substrate. In this case, the transfer is performed by a method in which a metal oxide film is provided between the substrate and the semiconductor element, the metal oxide film is weakened by crystallization, the semiconductor element is peeled off, and transferred. A method in which a crystalline silicon film is provided and the amorphous silicon film is removed by laser light irradiation or etching to separate and transfer the substrate and the semiconductor element, or the substrate on which the semiconductor element is formed is mechanically deleted or Various methods such as a method of separating and transferring a semiconductor element from a substrate by removing it by etching with a solution or gas can be used.
本発明の発光装置は様々な電子機器に用いることが可能であるが、特に携帯用の電子機器の場合、軽量化、小型化を図りつつ大画面化することで使い勝手が飛躍的に良くなるため、本発明の発光装置を用いることは非常に有用である。図15に、本発明の電子機器の一例を示す。 The light-emitting device of the present invention can be used for various electronic devices. However, in particular, in the case of portable electronic devices, usability is dramatically improved by increasing the screen size while reducing the weight and size. It is very useful to use the light emitting device of the present invention. FIG. 15 shows an example of an electronic apparatus of the present invention.
図15(A)は携帯情報端末(PDA)であり、本体2101、筐体2102、表示部2103、操作キー2104、アンテナ2105等を含む。図15(A)に示すように、表示部2103には本発明の両面発光の発光装置が用いられており、ヒンジ2106を軸にして筐体2102を回転させる事で、表示部2103の裏側を露出させることができる。また本体2101の筐体2102と重なる部分に、別の発光装置を用いた表示部2107を設けておいても良い。 FIG. 15A illustrates a personal digital assistant (PDA) which includes a main body 2101, a housing 2102, a display portion 2103, operation keys 2104, an antenna 2105, and the like. As shown in FIG. 15A, the display portion 2103 uses the double-sided light emitting device of the present invention. By rotating the housing 2102 around the hinge 2106, the back side of the display portion 2103 is displayed. Can be exposed. Further, a display portion 2107 using another light-emitting device may be provided in a portion overlapping the housing 2102 of the main body 2101.
図15(B)は携帯電話であり、本体2201、筐体2202、表示部2203、2204、音声入力部2205、音声出力部2206、操作キー2207、アンテナ2208等を含む。図15(B)では、表示部2203、2204に本発明の両面発光の発光装置を用いることができる。 FIG. 15B illustrates a cellular phone, which includes a main body 2201, a housing 2202, display portions 2203 and 2204, a voice input portion 2205, a voice output portion 2206, operation keys 2207, an antenna 2208, and the like. In FIG. 15B, the display devices 2203 and 2204 can use the dual emission light-emitting device of the present invention.
図15(C)は電子ブックであり、本体2301、筐体2302、表示部2303、操作キー2304等を含む。またモデムが本体2301に内蔵されていても良い。表示部2303には本発明の両面発光の発光装置が用いられている。 FIG. 15C illustrates an electronic book, which includes a main body 2301, a housing 2302, a display portion 2303, operation keys 2304, and the like. A modem may be incorporated in the main body 2301. The display portion 2303 uses the double-sided light emitting device of the present invention.
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1〜9に示したいずれの構成の発光装置を用いても良い。 As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. In addition, the electronic device of this embodiment may use the light emitting device having any configuration shown in Embodiments 1 to 9.
101 発光パネル
102 カラーフィルタ
103 カラーフィルタ
104 偏光板
105 偏光板
111 発光パネル
112 カラーフィルタ
113 カラーフィルタ
114 液晶パネル
115 液晶パネル
DESCRIPTION OF SYMBOLS 101 Light emitting panel 102 Color filter 103 Color filter 104 Polarizing plate 105 Polarizing plate 111 Light emitting panel 112 Color filter 113 Color filter 114 Liquid crystal panel 115 Liquid crystal panel
Claims (13)
前記陽極及び前記陰極は透光性を有しており、
前記2つの偏光板は互いに偏向の角度が異なっており、
前記発光素子から得られる光は白色であり、
前記第1のトランジスタ及び前記第2のトランジスタは、前記発光素子と第2の電源の間に直列に電気的に接続されており、
前記第1のトランジスタのゲートは第3の電源に電気的に接続されており、
前記第1のトランジスタは飽和領域で動作し、前記第2のトランジスタは線形領域で動作することを特徴とする発光装置。 A light-emitting element, a first transistor that determines a value of a current flowing through the light-emitting element, a second transistor that selects whether or not the light-emitting element emits light, and either the anode or the cathode side of the light-emitting element A provided color filter, and two polarizing plates existing between the light emitting element and the color filter,
The anode and the cathode have translucency,
The two polarizing plates have different deflection angles.
The light obtained from the light emitting element is white,
The first transistor and the second transistor are electrically connected in series between the light emitting element and a second power source,
The gate of the first transistor is electrically connected to a third power source;
The light emitting device, wherein the first transistor operates in a saturation region and the second transistor operates in a linear region.
前記陽極及び前記陰極は透光性を有しており、
前記2つの偏光板は互いに偏向の角度が異なっており、
前記発光素子から得られる光は白色であり、
前記第1のトランジスタ及び前記第2のトランジスタは、前記発光素子と第2の電源の間に直列に電気的に接続されており、
前記第1のトランジスタのゲートは第3の電源に電気的に接続されており、
前記第1のトランジスタは飽和領域で動作し、前記第2のトランジスタは線形領域で動作することを特徴とする発光装置。 A light-emitting element; a first transistor that determines a value of a current flowing through the light-emitting element; a second transistor that selects whether the light-emitting element emits light; and two color filters existing between the light-emitting elements And two polarizing plates present with the light emitting element and the two color filters in between,
The anode and the cathode have translucency,
The two polarizing plates have different deflection angles.
The light obtained from the light emitting element is white,
The first transistor and the second transistor are electrically connected in series between the light emitting element and a second power source,
The gate of the first transistor is electrically connected to a third power source;
The light emitting device, wherein the first transistor operates in a saturation region and the second transistor operates in a linear region.
前記陽極及び前記陰極は透光性を有しており、
前記発光素子から得られる光は白色であり、
前記第1のトランジスタ及び前記第2のトランジスタは、前記発光素子と第2の電源の間に直列に電気的に接続されており、
前記第1のトランジスタのゲートは第3の電源に電気的に接続されており、
前記第1のトランジスタは飽和領域で動作し、前記第2のトランジスタは線形領域で動作することを特徴とする発光装置。 A light-emitting panel having a light-emitting element; a first transistor that determines a current value flowing through the light-emitting element; a second transistor that selects whether or not the light-emitting element emits light; Two color filters, and two light-emitting panels and two liquid crystal panels existing between the two color filters.
The anode and the cathode have translucency,
The light obtained from the light emitting element is white,
The first transistor and the second transistor are electrically connected in series between the light emitting element and a second power source,
The gate of the first transistor is electrically connected to a third power source;
The light emitting device, wherein the first transistor operates in a saturation region and the second transistor operates in a linear region.
前記第2のトランジスタは、前記第1のトランジスタを介して前記発光素子に電気的に接続することを特徴とする発光装置。 In any one of Claim 1 thru | or 3 ,
The light emitting device is characterized in that the second transistor is electrically connected to the light emitting element through the first transistor.
前記第1のトランジスタ及び前記第2のトランジスタは、同じ極性を有することを特徴とする発光装置。 In any one of Claims 1 thru | or 4 ,
The light-emitting device, wherein the first transistor and the second transistor have the same polarity.
前記第1のトランジスタのチャネル長は前記第1のトランジスタのチャネル幅より長く、前記第2のトランジスタのチャネル長は前記第2のトランジスタのチャネル幅と同じか、前記第2のトランジスタのチャネル幅よりも短いことを特徴とする発光装置。 In any one of Claims 1 thru | or 5 ,
The channel length of the first transistor is longer than the channel width of the first transistor, and the channel length of the second transistor is the same as the channel width of the second transistor or more than the channel width of the second transistor. A light emitting device characterized by being short.
前記発光素子は、青色発光を呈する第一発光層と、ホスト材料に燐光材料が10wt%以上の濃度で分散され、かつ前記燐光材料からの燐光発光と前記燐光材料のエキシマー状態からの発光とを共に発する第二発光層と、を有することを特徴とする発光装置。 In any one of Claims 1 thru | or 6 ,
The light-emitting element includes a first light-emitting layer that emits blue light, a phosphorescent material dispersed in a host material at a concentration of 10 wt% or more, and phosphorescence emission from the phosphorescence material and emission from an excimer state of the phosphorescence material. And a second light emitting layer that emits together.
前記第一発光層からの発光スペクトルの最大ピークは、400nm以上500nm以下の領域に位置することを特徴とする発光装置。 In claim 7 ,
The maximum peak of the emission spectrum from the first light emitting layer is located in a region of 400 nm to 500 nm.
前記燐光材料は500nm以上700nm以下の領域に2つ以上のピークを有する発光を示し、かつ、前記2つ以上のピークのいずれかがエキシマー発光であることを特徴とする発光装置。 In claim 7 or claim 8 ,
The light-emitting device, wherein the phosphorescent material emits light having two or more peaks in a region of 500 nm to 700 nm, and any one of the two or more peaks is excimer light emission.
前記発光装置は、可撓性を有する基板上に形成されていることを特徴とする発光装置。 In any one of Claims 1 thru | or 9 ,
The light emitting device is formed on a flexible substrate.
前記発光装置を一つ又は複数有することを特徴とする電子機器。 In any one of Claims 1 thru | or 10 ,
An electronic apparatus comprising one or a plurality of the light emitting devices.
前記電子機器は、携帯情報端末、携帯電話、電子ブック又はディスプレイであることを特徴とする電子機器。 In claim 11 ,
The electronic device is a portable information terminal, a mobile phone, an electronic book, or a display.
前記ディスプレイは曲面を有するディスプレイであり、前記ディスプレイに設けられる前記発光装置は、可撓性を有する基板上に形成されていることを特徴とするディスプレイ。 In claim 12 ,
The display is a display having a curved surface, and the light emitting device provided in the display is formed on a flexible substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004110616A JP4477400B2 (en) | 2003-04-07 | 2004-04-05 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003103114 | 2003-04-07 | ||
JP2004110616A JP4477400B2 (en) | 2003-04-07 | 2004-04-05 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010028291A Division JP5106553B2 (en) | 2003-04-07 | 2010-02-11 | Electronics |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004327431A JP2004327431A (en) | 2004-11-18 |
JP2004327431A5 JP2004327431A5 (en) | 2007-05-24 |
JP4477400B2 true JP4477400B2 (en) | 2010-06-09 |
Family
ID=33512949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004110616A Expired - Fee Related JP4477400B2 (en) | 2003-04-07 | 2004-04-05 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4477400B2 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4755293B2 (en) * | 2003-05-16 | 2011-08-24 | 株式会社半導体エネルギー研究所 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
JP4754772B2 (en) * | 2003-05-16 | 2011-08-24 | 株式会社半導体エネルギー研究所 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE LIGHT EMITTING DEVICE |
JP4425574B2 (en) | 2003-05-16 | 2010-03-03 | 株式会社半導体エネルギー研究所 | Element substrate and light emitting device |
KR101215860B1 (en) | 2004-05-21 | 2012-12-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light emitting element and light emitting device using the element |
EP1784055A3 (en) | 2005-10-17 | 2009-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Lighting system |
US20070090385A1 (en) * | 2005-10-21 | 2007-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5094087B2 (en) * | 2005-10-21 | 2012-12-12 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP5030742B2 (en) | 2006-11-30 | 2012-09-19 | 株式会社半導体エネルギー研究所 | Light emitting element |
KR101545647B1 (en) * | 2008-07-10 | 2015-08-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting device and electronic device using the same |
JP5097057B2 (en) * | 2008-08-29 | 2012-12-12 | 株式会社沖データ | Display device |
JP5589452B2 (en) * | 2010-03-11 | 2014-09-17 | セイコーエプソン株式会社 | LIGHT EMITTING DEVICE, ELECTRONIC DEVICE, AND LIGHT EMITTING DEVICE DRIVE METHOD |
WO2014128963A1 (en) * | 2013-02-25 | 2014-08-28 | パイオニア株式会社 | Display apparatus |
US10354574B2 (en) * | 2015-09-25 | 2019-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Driver IC and electronic device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07244267A (en) * | 1994-03-04 | 1995-09-19 | Nippon Telegr & Teleph Corp <Ntt> | Display capable of displaying on both sides and information display device using this display |
JP4831862B2 (en) * | 1999-11-30 | 2011-12-07 | 株式会社半導体エネルギー研究所 | Electronic equipment |
US6801185B2 (en) * | 2000-04-14 | 2004-10-05 | C-360, Inc. | Illuminated viewing assembly, viewing system including the illuminated viewing assembly, and method of viewing therefor |
JP2002304136A (en) * | 2001-01-17 | 2002-10-18 | Seiko Epson Corp | Electronic equipment provided with organic electroluminescence display |
JP2003029240A (en) * | 2001-07-16 | 2003-01-29 | Matsushita Electric Ind Co Ltd | Image display device, driving method therefor and selective display method therefor |
JP2003036974A (en) * | 2001-07-23 | 2003-02-07 | Victor Co Of Japan Ltd | Organic electroluminescence element and manufacturing method therefor |
JP2004095340A (en) * | 2002-08-30 | 2004-03-25 | Seiko Instruments Inc | Self-luminous type display device |
-
2004
- 2004-04-05 JP JP2004110616A patent/JP4477400B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004327431A (en) | 2004-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5106553B2 (en) | Electronics | |
JP4754772B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE LIGHT EMITTING DEVICE | |
TW522374B (en) | Electro-optical device and driving method of the same | |
US7230591B2 (en) | Display device and method of driving the same | |
TW493152B (en) | Electronic device | |
TW554558B (en) | Light emitting device | |
TWI444952B (en) | Display device | |
TWI446323B (en) | Semiconductor device and driving method thereof | |
JP4425571B2 (en) | Light emitting device and element substrate | |
JP4712397B2 (en) | Display device | |
TWI260784B (en) | Semiconductor element, electric circuit, display device and light-emitting device | |
EP1720149A2 (en) | Display device | |
TW201239854A (en) | Display device, driving method of display device, and electronic appliance | |
JP2001222240A (en) | El displayer and electric apparatus | |
JP4477400B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP2004054200A (en) | Semiconductor device | |
JP5147150B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP4675584B2 (en) | Driving method of light emitting device | |
JP4755293B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP4731846B2 (en) | Display device | |
JP4993896B2 (en) | Display device and electronic apparatus including the display device | |
JP4932209B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091103 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100311 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4477400 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |