JP4477333B2 - Thin film transistor substrate manufacturing method and laser annealing apparatus used therefor - Google Patents
Thin film transistor substrate manufacturing method and laser annealing apparatus used therefor Download PDFInfo
- Publication number
- JP4477333B2 JP4477333B2 JP2003336791A JP2003336791A JP4477333B2 JP 4477333 B2 JP4477333 B2 JP 4477333B2 JP 2003336791 A JP2003336791 A JP 2003336791A JP 2003336791 A JP2003336791 A JP 2003336791A JP 4477333 B2 JP4477333 B2 JP 4477333B2
- Authority
- JP
- Japan
- Prior art keywords
- laser
- substrate
- alignment mark
- annealing apparatus
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、薄膜トランジスタ基板の製造方法及びそれに用いるレーザアニール装置に関し、特に、多結晶シリコン薄膜トランジスタを備え、液晶表示装置を構成する薄膜トランジスタ基板の製造方法及びそれに用いるレーザアニール装置に関する。 The present invention relates to a method for manufacturing a thin film transistor substrate and a laser annealing apparatus used therefor, and more particularly to a method for manufacturing a thin film transistor substrate comprising a polycrystalline silicon thin film transistor and constituting a liquid crystal display device and a laser annealing apparatus used therefor.
近年、液晶表示装置は様々な用途に用いられるとともに、高精細化及び高性能化への要求が高まっている。この要求を実現するために、薄膜トランジスタ(TFT;Thin Film Transistor)の動作層として、従来の非晶質半導体(アモルファスシリコン(a−Si))に代えて多結晶半導体(ポリシリコン(p−Si))を用いる動きが活発化している。また、さらに高性能化するために、ラテラル結晶化などの技術を用いてポリシリコンの結晶粒径を大きくする検討がなされている。 In recent years, liquid crystal display devices are used for various purposes, and demands for higher definition and higher performance are increasing. In order to realize this requirement, a polycrystalline semiconductor (polysilicon (p-Si)) is used instead of a conventional amorphous semiconductor (amorphous silicon (a-Si)) as an operation layer of a thin film transistor (TFT). ) Is becoming more active. In order to achieve higher performance, studies have been made to increase the crystal grain size of polysilicon using a technique such as lateral crystallization.
また最近では、基板上に形成したa−Si膜のうち特定の位置にのみエキシマ・レーザ又は連続波(CW;Continuous−Wave)レーザを照射することにより、結晶粒径の大きいp−Si膜を所望の領域(例えば高速動作が要求される周辺回路部)にのみ形成するTFT基板の製造方法がある。しかしこの場合、TFTの動作層を形成するためにSi膜(a−Si膜及びp−Si膜)を島状にパターニングするアイランド化工程では、大粒径化したp−Si膜の形成された領域の位置を正確に認識できるようにしなければならない。仮に、p−Si膜の形成された領域にTFTを形成する際の位置合わせの許容誤差が大きければ、機械的な位置合わせ方法が採用できる。しかし、高精細化が進んだ近年では、位置合わせの許容誤差が小さくなる。そこで、位置合わせの精度を向上するためにアライメントマークを形成する必要がある。通常、アライメントマークはフォトリソグラフィ工程及びエッチング工程を経て形成される。このため、これらの工程分だけTFT基板の製造コストが増加することになる。 Recently, an excimer laser or a continuous wave (CW) laser is irradiated only on a specific position of the a-Si film formed on the substrate, thereby forming a p-Si film having a large crystal grain size. There is a method for manufacturing a TFT substrate that is formed only in a desired region (for example, a peripheral circuit portion that requires high-speed operation). However, in this case, a p-Si film having a large particle size is formed in the island formation process in which the Si film (a-Si film and p-Si film) is patterned into an island shape in order to form an operation layer of the TFT. It must be possible to accurately recognize the position of the region. If there is a large alignment tolerance when forming the TFT in the region where the p-Si film is formed, a mechanical alignment method can be employed. However, in recent years when high definition has advanced, the tolerance for alignment has become smaller. Therefore, it is necessary to form alignment marks in order to improve alignment accuracy. Usually, the alignment mark is formed through a photolithography process and an etching process. For this reason, the manufacturing cost of the TFT substrate increases by these steps.
アライメントマークを安価に形成する方法として、特許文献1には、レーザ処理により薄膜を除去してアライメントマークを形成する技術が記載されている。また他の方法として、特許文献2には、アライメントマーク形状の光透過領域を有するマスクをレーザ光学系の経路に設置し、薄膜を除去するのではなくレーザ光が照射された部分のSi膜の光学特性を変化させることにより基板上にアライメントマークを形成する技術が記載されている。
As a method for forming an alignment mark at a low cost, Patent Document 1 describes a technique for forming an alignment mark by removing a thin film by laser processing. As another method, in
図6は、特許文献2に記載された従来のレーザアニール装置(露光装置)の構成を示している。図6に示すように、レーザアニール装置101は、ガラス基板110が載置されるステージ152と、ガラス基板110上にアライメントマークを形成するためのレーザ光照射部144とを有している。6面取りのガラス基板110の各表示領域の周囲には、周辺回路部160が配置されるようになっている。ステージ152は、載置されたガラス基板110に対するレーザ光の照射位置を相対的に移動可能になっている。レーザ光照射部144は、エキシマ・レーザを発振する光源部140と、レーザ光を所定の照射位置に導くレーザ光学系142とを備えている。レーザ光学系142は、ミラーや光学レンズ等で構成されている。また、レーザ光の経路上には、所定形状の光透過領域を有するマスク150が配置されている。アライメントマーク162を形成する際には、基板上のa−Si膜のアライメントマーク形成領域に、マスク150を介してレーザ光を照射する。これにより、マスク150の光透過領域を透過したレーザ光がガラス基板110上のa−Si膜に照射され、p−Si膜からなるアライメントマーク162が形成される。
FIG. 6 shows a configuration of a conventional laser annealing apparatus (exposure apparatus) described in
しかしながら、特許文献1に記載された技術では、レーザ光の照射により除去された薄膜が蒸発し、レーザ光の経路上のアニーラウインドウが汚染されてしまう。このため、アニーラウインドウに付着した汚染物質を除去するためのメンテナンスが必要になる。また、特許文献2に記載された技術では、レーザ光がマスク150を介して照射されるため、遮光パターンとしてマスク150上に形成された金属層や誘電体多層膜が蒸発し、レーザ光の経路上の光学レンズが汚染されてしまう。このため、光学レンズに付着した汚染物質を除去するためのメンテナンスが必要になる。これらのメンテナンスに必要な部品代や人件費、あるいはメンテナンスによるレーザアニール装置の稼働率の低下等により、TFT基板の製造コストが増加してしまうという問題が生じる。
However, in the technique described in Patent Document 1, the thin film removed by laser light irradiation evaporates, and the annealing window on the laser light path is contaminated. For this reason, the maintenance for removing the contaminant adhering to the annealing window is required. In the technique described in
また、別のレーザマーキング装置を用いて、アイランド化工程より前に予めアライメントマークを形成する方法もある。しかしこの場合、専用のレーザマーキング装置が新たに必要になり、またa−Si膜を結晶化するためのレーザアニール装置がアライメントマークを読み取って基板を位置合わせする機能を備える必要がある。このため製造装置が高価になり、TFT基板の製造コストが増加してしまうという問題が生じる。
本発明の目的は、製造コストを削減できる薄膜トランジスタ基板の製造方法及びそれに用いるレーザアニール装置を提供することにある。 An object of the present invention is to provide a method of manufacturing a thin film transistor substrate capable of reducing the manufacturing cost and a laser annealing apparatus used therefor.
上記目的は、基板上に形成されたアモルファスシリコン膜の少なくとも一部を結晶化してポリシリコン膜を形成する結晶化工程を有する薄膜トランジスタ基板の製造方法であって、前記結晶化工程は、前記アモルファスシリコン膜に対してマスクを介さずにレーザ光を照射して選択的に結晶化し、前記ポリシリコン膜からなるアライメントマークを形成する工程を含むことを特徴とする薄膜トランジスタ基板の製造方法によって達成される。 The above object is a method of manufacturing a thin film transistor substrate having a crystallization step of crystallizing at least part of an amorphous silicon film formed on a substrate to form a polysilicon film, wherein the crystallization step includes the amorphous silicon film. This is achieved by a method of manufacturing a thin film transistor substrate, comprising the step of selectively crystallization by irradiating a laser beam without passing through a mask to form an alignment mark made of the polysilicon film.
本発明によれば、薄膜トランジスタ基板の製造コストを削減できる。 According to the present invention, the manufacturing cost of the thin film transistor substrate can be reduced.
本発明の一実施の形態による薄膜トランジスタ基板の製造方法及びそれに用いるレーザアニール装置について図1乃至図5を用いて説明する。まず、本実施の形態によるレーザアニール装置の構成について説明する。図1は本実施の形態によるレーザアニール装置の構成を模式的に示す図であり、図2は本実施の形態によるレーザアニール装置の構成を示すブロック図である。図1及び図2に示すように、レーザアニール装置1は、ガラス基板10が載置されるX−Yステージ52と、ガラス基板10上にアライメントマークを形成するための第1のレーザ光照射部44と、TFT形成領域のa−Si膜を結晶化するための第2のレーザ光照射部50とを有している。本実施の形態では、例えば6面取りのガラス基板10の各表示領域の周囲に配置される周辺回路部60のa−Si膜が結晶化される。X−Yステージ52はXY面内で移動可能になっており、載置されたガラス基板10に対するレーザ光の照射位置を相対的に移動させることができるようになっている。またX−Yステージ52は、載置されたガラス基板10を固定する基板固定用治具を有している。レーザ光照射部44は、レーザ光(例えばCWレーザ)を発振する光源部40と、レーザ光を所定の照射位置に導くレーザ光学系42とを備えている。同様にレーザ光照射部50は、レーザ光(例えばCWレーザ)を発振する光源部46と、レーザ光を所定の照射位置に導くレーザ光学系48とを備えている。レーザ光学系42、48は、ミラーや光学レンズ等で構成されている。レーザ光照射部44、50はレーザアニール装置1に対して固定されていてもよいし、XY面内をそれぞれ移動できるようにしてもよい。またレーザアニール装置1は、X−Yステージ52(及びレーザ光照射部44、50)を所定の位置に移動させる制御部56と、後述するレーザ光照射位置確認用CCDカメラ54とを有している。
A method of manufacturing a thin film transistor substrate and a laser annealing apparatus used therefor according to an embodiment of the present invention will be described with reference to FIGS. First, the configuration of the laser annealing apparatus according to the present embodiment will be described. FIG. 1 is a diagram schematically showing the configuration of the laser annealing apparatus according to the present embodiment, and FIG. 2 is a block diagram showing the configuration of the laser annealing apparatus according to the present embodiment. As shown in FIGS. 1 and 2, the laser annealing apparatus 1 includes an
ここで、レーザ光照射部44、50のレーザ光照射位置をガラス基板10に対して位置決めする際にはアライメントマークは用いられず、レーザアニール装置1に設定されている座標データが用いられるようになっている。座標データとして、レーザアニール装置1の装置原点に対するX−Yステージ52の位置の絶対座標と、同じく装置原点に対するレーザ光照射部44、50のレーザ光照射位置の絶対座標とが設定されている。X−Yステージ52上に載置されたガラス基板10の位置は、基板固定用治具の位置に基づき、X−Yステージ52に対する相対座標として取得される。これによって、レーザ光照射部44、50がレーザアニール装置1に対して固定されている場合には、レーザ光を照射すべき位置のガラス基板10に対する相対座標を設定すれば、レーザ光を照射すべき位置にガラス基板10を配置するためのX−Yステージ52の位置の絶対座標が得られるようになっている。また、レーザ光照射部44、50がレーザアニール装置1に対して移動可能になっている場合には、レーザ光を照射すべき位置のガラス基板10に対する相対座標を設定すれば、レーザ光照射部44、50のX−Yステージ52に対する相対座標が得られるようになっている。したがって、本実施の形態のレーザアニール装置1を用いれば、制御部56がX−Yステージ52及びレーザ光照射部44、50のレーザ光照射位置の絶対座標を設定することにより、アライメントマークを読み取ることなくガラス基板10上の所望の位置にレーザ光を照射できるようになっている。
Here, when positioning the laser beam irradiation positions of the laser
また、レーザアニール装置1は、実際にレーザ光が照射されてa−Si膜が結晶化した位置を確認できるようになっている。レーザ光が照射された位置を確認する際には、まずレーザアニール装置1の制御部56が、X−Yステージ52及びレーザ光照射位置確認用CCDカメラ54に対して、既に照射の終了した所定の位置を指定したレーザ光照射位置確認指示信号を送信する。X−Yステージ52は、指定された位置近傍上にレーザ光照射位置確認用CCDカメラ54が配置されるように移動する。レーザ光照射位置確認用CCDカメラ54は、レーザ光が照射されてa−Si膜が結晶化した位置をa−Siとp−Siとの間の反射率等の差に基づいて感知すると、その旨の情報を制御部56に送信する。レーザ光の照射された位置を感知した旨の情報を受信した制御部56は、X―Yステージ52からそのときの座標データを取得する。これにより、実際にレーザ光の照射された位置の座標データが得られる。制御部56は、予め設定されたレーザ光照射位置の座標データと、実際にレーザ光が照射された位置の座標データとを比較する。経時変化によるレーザ光の光軸のずれ等によってこれらの座標データ間に誤差が生じていれば、制御部56はその誤差に基づいて、例えば次のレーザ光照射時におけるX−Yステージ52の移動量等を補正する。なお、本例ではレーザ光照射位置確認用CCDカメラ54がレーザアニール装置1に対して固定されている例を示しているが、XY面内を移動できるようにしてもよい。
Further, the laser annealing apparatus 1 can confirm the position where the laser light is actually irradiated and the a-Si film is crystallized. When confirming the position irradiated with the laser beam, first, the
次に、本実施の形態によるTFT基板の製造方法について図3及び図4を用い、既に示した図1及び図2を参照しつつ説明する。図3及び図4は本実施の形態によるTFT基板の製造方法を示す工程断面図である。図3及び図4では、アライメントマーク62の形成領域を右側に示し、周辺回路部60のTFT形成領域を左側に示している。まず、図3(a)に示すように、ガラス基板10上に、例えばCVD法を用いて膜厚50nmのシリコン窒化膜(SiN膜)12、膜厚200nmのシリコン酸化膜(SiO2膜)14、及び膜厚80nmのa−Si膜16をこの順に連続成膜する。次に、400℃でアニールし、a−Si膜16の水素を除去する水素出し処理を行う。
Next, the manufacturing method of the TFT substrate according to the present embodiment will be described with reference to FIGS. 3 and 4 are process cross-sectional views illustrating a method for manufacturing a TFT substrate according to the present embodiment. 3 and 4, the formation region of the
次に、本実施の形態によるレーザアニール装置1を用いて、周辺回路部60のTFT形成領域とアライメントマーク62形成領域のa−Si膜16を結晶化する。周辺回路部60のTFT形成領域には、レーザ光照射部50により例えば出力5.0W、スキャン速度20cm/secの照射条件でCWレーザが照射され、図3(b)に示すp−Si膜19が形成される。また、アライメントマーク62形成領域には、レーザ光照射部44により例えば出力5.0W、スキャン速度20cm/secの照射条件でCWレーザが照射される。これにより、p−Si膜18からなる第1のアライメントマーク62が形成される。ここで、レーザ光照射部44、50のレーザ光照射位置を位置決めする際には、アライメントマークを用いるのではなくレーザアニール装置1に設定されている座標データが用いられる。
Next, the
アライメントマーク62は、マスクを介さずにレーザ光をa−Si膜16に直接照射して所定形状(例えば大きさ50〜100μm程度の十字形状)に描画して形成されている。p−Siからなるアライメントマーク62の周囲にはa−Si膜16が存在するので、p−Siとa−Siとの間の反射率や透過率等の光学特性の差により、CCDカメラやUV反射装置等を用いてアライメントマーク62を認識できる。
The
次に、図3(c)に示すように、例えばインライン式のコータ・デベロッパ装置を用いて、p−Si膜19上の基板全面にレジストを塗布してパターニングし、TFT形成領域のレジストパターン24と、第2のアライメントマーク形成領域のレジストパターン25とを形成する。この工程では、CCDカメラ等を用いて第1のアライメントマーク62を読み取り、アライメントマーク62に基づいてガラス基板10と露光用マスクとが位置合わせされて所定の位置にレジストパターン24、25が形成される。
Next, as shown in FIG. 3C, for example, using an inline coater / developer apparatus, a resist is applied to the entire surface of the substrate on the p-
次に、図4(a)に示すように、レジストパターン24、25をマスクとして、SF6とO2との混合ガスを用いてp−Si膜18、19及びa−Si膜16をドライエッチングし、TFT形成領域の島状のp−Si膜20、及び第2のアライメントマーク64を形成する(アイランド化工程)。第2のアライメントマーク64は、アイランド化工程より後の工程でのガラス基板10と露光用マスクとの位置合わせに用いられる。アライメントマーク64は、当該アライメントマーク64上に成膜された薄膜の表面に形成される凹凸をCCDカメラ等により検出することにより認識される。なお、本例では第1のアライメントマーク62と第2のアライメントマーク64とを互いに異なる位置に形成しているが、第1のアライメントマーク62上に重ねて第2のアライメントマーク64を形成してもよい。続いて、レジストパターン24、25を剥離する。
Next, as shown in FIG. 4A, dry etching is performed on the p-
次に、図4(b)に示すように、p−Si膜20上に、例えば膜厚100nmのSiO膜からなる絶縁膜(ゲート絶縁膜)26と、絶縁膜26上に配置され、例えば膜厚300nmのAl膜からなるゲート電極28とを形成する。次に、図4(c)に示すように、ゲート電極28をマスクとして、p−Si膜20に例えばn型の不純物を注入し、チャネル領域30以外の領域にソース領域32及びドレイン領域34を形成する。
Next, as shown in FIG. 4B, the insulating film (gate insulating film) 26 made of, for example, a 100 nm-thickness SiO film is disposed on the p-
次に、ゲート電極28上の基板全面に例えば膜厚400nmのSiN膜を成膜し、層間絶縁膜36を形成する。次に、ソース領域32及びドレイン領域34上の層間絶縁膜36を除去してコンタクトホールを形成する。次に、層間絶縁膜上の全面に、例えば膜厚100nmのTi膜、膜厚200nmのAl膜、膜厚100nmのTi膜をこの順に成膜してパターニングし、ソース電極38及びドレイン電極39を形成する。ソース電極38及びドレイン電極39は、ソース領域32及びドレイン領域34にそれぞれ接続される。以上の工程によりTFTが形成される。なお、TFTの製造方法や構造は上記に限られない。本例では表示領域の画素駆動用TFTの形成領域のa−Si膜16を結晶化していないが、例えば周辺回路部60よりも高いスキャン速度で画素駆動用TFTの形成領域のa−Si膜16にCWレーザを照射し、周辺回路部60より小さい粒径に結晶化するようにしてもよい。また、表示領域内の画素駆動用のTFTには、チャネル領域30とソース領域32及びドレイン領域34との間に、低濃度不純物領域(LDD(Lightly Doped Drain)領域)をそれぞれ形成してもよい。その後、ソース電極38及びドレイン電極39上に層間絶縁膜をさらに形成し、ソース電極38に電気的に接続された画素電極を表示領域内の画素領域毎に形成して、TFT基板が完成する。
Next, a SiN film having a film thickness of 400 nm, for example, is formed on the entire surface of the substrate on the
本実施の形態では、第1のアライメントマーク62は、a−Si膜16を除去するのではなくa−Si膜16を選択的に結晶化することにより形成されている。また、アライメントマーク62を形成する際にはマスクを介さずに直接レーザ光を照射している。したがって、レーザ光学系が汚染されることがなく、汚染物質を除去するメンテナンスが不要になる。また、本実施の形態では、アライメントマーク62の形成位置と、a−Si膜16を結晶化してp−Si膜19を形成する位置との位置決めは、レーザアニール装置1内の絶対座標を用いて行っているため、これらの工程の前に予めアライメントマークを形成する必要がない。また、アイランド化工程では、a−Si膜16を結晶化して形成したアライメントマーク62を用いて位置合わせが行われる。したがって、アライメントマークを形成する工程を削減できるとともに、レーザアニール装置がアライメントマークの読取り機能を備える必要がないため、TFT基板の製造コストを削減できる。さらに、本実施の形態では、結晶化の際にエキシマ・レーザではなくCWレーザを用いているため、より大粒径化したp−Si膜19を形成できる。
In the present embodiment, the
図5は、本実施の形態によるレーザアニール装置の変形例を示している。図5に示すように、本変形例によるレーザアニール装置1’は、アライメントマーク形成用とTFT形成領域結晶化用とを兼ねる1つのレーザ光照射部84を有している。本変形例では、アライメントマーク形成用のレーザ光照射部44とTFT形成領域結晶化用のレーザ光照射部50とをそれぞれ備えた構成に比較してレーザアニール装置1’が安価になり、TFT基板の製造コストをさらに削減できる。
FIG. 5 shows a modification of the laser annealing apparatus according to this embodiment. As shown in FIG. 5, the laser annealing apparatus 1 ′ according to the present modification includes one laser
以上説明した本実施の形態による薄膜トランジスタ基板の製造方法及びそれに用いるレーザアニール装置は、以下のようにまとめられる。
(付記1)
基板上に形成されたアモルファスシリコン膜の少なくとも一部を結晶化してポリシリコン膜を形成する結晶化工程を有する薄膜トランジスタ基板の製造方法であって、
前記結晶化工程は、前記アモルファスシリコン膜に対してマスクを介さずにレーザ光を照射して選択的に結晶化し、前記ポリシリコン膜からなるアライメントマークを形成する工程を含むこと
を特徴とする薄膜トランジスタ基板の製造方法。
(付記2)
付記1記載の薄膜トランジスタ基板の製造方法において、
前記結晶化工程の後に、前記ポリシリコン膜を島状にパターニングするアイランド化工程を有し、
前記アイランド化工程は、前記ポリシリコン膜と前記アモルファスシリコン膜との間の光学特性の差異に基づいて前記アライメントマークを認識し、前記アライメントマークに基づいて前記基板を位置合わせする工程を含むこと
を特徴とする薄膜トランジスタ基板の製造方法。
(付記3)
付記1又は2に記載の薄膜トランジスタ基板の製造方法において、
前記アライメントマークは、予め設定された座標データに基づいて所定の位置に形成すること
を特徴とする薄膜トランジスタ基板の製造方法。
(付記4)
付記1乃至3のいずれか1項に記載の薄膜トランジスタ基板の製造方法において、
前記レーザ光として連続波レーザを用いること
を特徴とする薄膜トランジスタ基板の製造方法。
(付記5)
付記1乃至4のいずれか1項に記載の薄膜トランジスタ基板の製造方法において、
前記アイランド化工程は、前記ポリシリコン膜又は前記アモルファスシリコン膜をパターニングして第2のアライメントマークを形成する工程を含み、
前記アイランド化工程より後の工程は、前記第2のアライメントマークに基づいて前記基板を位置合わせすること
を特徴とする薄膜トランジスタ基板の製造方法。
(付記6)
ポリシリコン膜からなるアライメントマークを形成するためのレーザ光を発振する光源と、前記レーザ光を所定の照射位置に導くレーザ光学系とを備えたアライメントマーク形成用レーザ光照射部と、
載置された基板に対して前記照射位置を相対的に移動可能なステージと、
予め設定された座標データに基づいて前記照射位置を移動させ、前記基板上に形成されたアモルファスシリコン膜の所定の位置にマスクを介さずに前記レーザ光を照射させて選択的に結晶化し、前記アライメントマークを形成する制御部と
を有することを特徴とするレーザアニール装置。
(付記7)
付記6記載のレーザアニール装置において、
前記アライメントマーク形成用レーザ光照射部は、前記アモルファスシリコン膜の薄膜トランジスタ形成領域に前記レーザ光を照射して結晶化する機能をさらに有すること
を特徴とするレーザアニール装置。
(付記8)
付記6記載のレーザアニール装置において、
前記アモルファスシリコン膜の前記薄膜トランジスタ形成領域に前記レーザ光を照射して結晶化する薄膜トランジスタ形成領域結晶化用レーザ光照射部をさらに有し、
前記制御部は、予め設定された座標データに基づいて前記薄膜トランジスタ形成領域結晶化用レーザ光照射部の照射位置を移動させること
を特徴とするレーザアニール装置。
(付記9)
付記6乃至8のいずれか1項に記載のレーザアニール装置において、
前記基板上の所定の検出位置の光学特性を検出する光学特性検出部をさらに有し、
前記ステージは、前記検出位置を前記基板に対して相対的に移動可能であること
を特徴とするレーザアニール装置。
(付記10)
付記9記載のレーザアニール装置において、
前記光学特性検出部は、前記検出位置の反射率又は透過率を検出すること
を特徴とするレーザアニール装置。
(付記11)
付記9又は10に記載のレーザアニール装置において、
前記制御部は、前記検出位置の光学特性に基づいて、前記アモルファスシリコン膜に前記レーザ光が照射された位置を特定すること
を特徴とするレーザアニール装置。
(付記12)
付記11記載のレーザアニール装置において、
前記制御部は、予め設定された座標データと前記レーザ光が照射された位置の座標データとを比較し、誤差を補正する機能を有すること
を特徴とするレーザアニール装置。
(付記13)
付記6乃至12のいずれか1項に記載のレーザアニール装置において、
前記レーザ光は連続波レーザであること
を特徴とするレーザアニール装置。
The manufacturing method of the thin film transistor substrate according to the present embodiment described above and the laser annealing apparatus used therefor can be summarized as follows.
(Appendix 1)
A method of manufacturing a thin film transistor substrate comprising a crystallization step of crystallizing at least part of an amorphous silicon film formed on a substrate to form a polysilicon film,
The crystallization step includes a step of selectively crystallization by irradiating the amorphous silicon film with a laser beam without using a mask to form an alignment mark made of the polysilicon film. A method for manufacturing a substrate.
(Appendix 2)
In the method for manufacturing a thin film transistor substrate according to appendix 1,
After the crystallization step, the method includes an island formation step of patterning the polysilicon film into an island shape,
The island formation step includes a step of recognizing the alignment mark based on a difference in optical characteristics between the polysilicon film and the amorphous silicon film, and aligning the substrate based on the alignment mark. A method of manufacturing a thin film transistor substrate.
(Appendix 3)
In the method for manufacturing a thin film transistor substrate according to
The method of manufacturing a thin film transistor substrate, wherein the alignment mark is formed at a predetermined position based on preset coordinate data.
(Appendix 4)
In the method for manufacturing a thin film transistor substrate according to any one of appendices 1 to 3,
A method of manufacturing a thin film transistor substrate, wherein a continuous wave laser is used as the laser light.
(Appendix 5)
In the method for manufacturing a thin film transistor substrate according to any one of appendices 1 to 4,
The island forming step includes a step of patterning the polysilicon film or the amorphous silicon film to form a second alignment mark,
The method after the island formation step includes aligning the substrate on the basis of the second alignment mark.
(Appendix 6)
An alignment mark forming laser beam irradiation unit including a light source that oscillates a laser beam for forming an alignment mark made of a polysilicon film, and a laser optical system that guides the laser beam to a predetermined irradiation position;
A stage capable of moving the irradiation position relative to the placed substrate;
The irradiation position is moved based on preset coordinate data, and the laser beam is irradiated to a predetermined position of the amorphous silicon film formed on the substrate without passing through a mask to selectively crystallize, And a control unit for forming alignment marks.
(Appendix 7)
In the laser annealing apparatus according to appendix 6,
The alignment mark forming laser light irradiation unit further has a function of irradiating the thin film transistor forming region of the amorphous silicon film with the laser light to crystallize the laser annealing apparatus.
(Appendix 8)
In the laser annealing apparatus according to appendix 6,
A thin film transistor formation region crystallization laser light irradiation part for crystallization by irradiating the thin film transistor formation region of the amorphous silicon film with the laser beam;
The control unit moves the irradiation position of the laser beam irradiation unit for crystallizing a thin film transistor formation region based on preset coordinate data.
(Appendix 9)
In the laser annealing apparatus according to any one of appendices 6 to 8,
An optical property detector that detects an optical property of a predetermined detection position on the substrate;
The laser annealing apparatus, wherein the stage is capable of moving the detection position relative to the substrate.
(Appendix 10)
In the laser annealing apparatus according to appendix 9,
The laser annealing apparatus, wherein the optical property detection unit detects reflectance or transmittance at the detection position.
(Appendix 11)
In the laser annealing apparatus according to
The controller is configured to identify a position where the amorphous silicon film is irradiated with the laser light based on optical characteristics of the detection position.
(Appendix 12)
In the laser annealing apparatus according to appendix 11,
The laser annealing apparatus, wherein the control unit has a function of comparing preset coordinate data with coordinate data of a position irradiated with the laser light and correcting an error.
(Appendix 13)
In the laser annealing apparatus according to any one of appendices 6 to 12,
The laser annealing apparatus, wherein the laser beam is a continuous wave laser.
1、1’ レーザアニール装置
10 ガラス基板
12 SiN膜
14 SiO2膜
16 a−Si膜
18、19、20 p−Si膜
24、25 レジストパターン
26 絶縁膜
28 ゲート電極
30 チャネル領域
32 ソース領域
34 ドレイン領域
36 層間絶縁膜
38 ソース電極
39 ドレイン電極
40、46 光源部
42、48 レーザ光学系
44 第1のレーザ光照射部
50 第2のレーザ光照射部
52 X−Yステージ
54 レーザ光照射位置確認用CCDカメラ
56 制御部
60 周辺回路部
62 第1のアライメントマーク
64 第2のアライメントマーク
70、72 コンタクトホール
1, 1 ′
Claims (10)
前記結晶化工程は、前記アモルファスシリコン膜に対してマスクを介さずにレーザ光を照射して選択的に結晶化し、前記ポリシリコン膜からなる第1のアライメントマークを形成する工程を含むこと
を特徴とする薄膜トランジスタ基板の製造方法。 A method of manufacturing a thin film transistor substrate comprising a crystallization step of crystallizing at least part of an amorphous silicon film formed on a substrate to form a polysilicon film,
The crystallization step includes a step of selectively crystallization by irradiating the amorphous silicon film with a laser beam without passing through a mask to form a first alignment mark made of the polysilicon film. A method for manufacturing a thin film transistor substrate.
前記結晶化工程の後に、前記ポリシリコン膜を島状にパターニングするアイランド化工程を有し、
前記アイランド化工程は、前記ポリシリコン膜と前記アモルファスシリコン膜との間の光学特性の差異に基づいて前記第1のアライメントマークを認識し、前記第1のアライメントマークに基づいて前記基板を位置合わせする工程を含むこと
を特徴とする薄膜トランジスタ基板の製造方法。 In the manufacturing method of the thin-film transistor substrate of Claim 1,
After the crystallization step, the method includes an island formation step of patterning the polysilicon film into an island shape,
The island forming step recognizes the first alignment mark based on a difference in optical characteristics between the polysilicon film and the amorphous silicon film, and aligns the substrate based on the first alignment mark. A process for producing a thin film transistor substrate, comprising the step of:
前記アイランド化工程は、前記ポリシリコン膜又は前記アモルファスシリコン膜をパターニングして第2のアライメントマークを形成する工程を含み、
前記アイランド化工程より後の工程は、前記第2のアライメントマークに基づいて前記基板を位置合わせすること
を特徴とする薄膜トランジスタ基板の製造方法。 In the manufacturing method of the thin-film transistor substrate of Claim 2 ,
The island forming step includes a step of patterning the polysilicon film or the amorphous silicon film to form a second alignment mark,
The method after the island formation step includes aligning the substrate on the basis of the second alignment mark.
前記第1のアライメントマークは、予め設定された座標データに基づいて所定の位置に形成すること
を特徴とする薄膜トランジスタ基板の製造方法。 In the manufacturing method of the thin-film transistor substrate of any one of Claims 1 thru | or 3 ,
The method of manufacturing a thin film transistor substrate, wherein the first alignment mark is formed at a predetermined position based on preset coordinate data.
載置された基板に対して前記照射位置を相対的に移動可能なステージと、
予め設定された座標データに基づいて前記照射位置を移動させ、前記基板上に形成されたアモルファスシリコン膜の所定の位置にマスクを介さずに前記レーザ光を照射させて選択的に結晶化し、前記アライメントマークを形成する制御部と
を有することを特徴とするレーザアニール装置。 An alignment mark forming laser beam irradiation unit including a light source that oscillates a laser beam for forming an alignment mark made of a polysilicon film, and a laser optical system that guides the laser beam to a predetermined irradiation position;
A stage capable of moving the irradiation position relative to the placed substrate;
The irradiation position is moved based on preset coordinate data, and the laser beam is irradiated to a predetermined position of the amorphous silicon film formed on the substrate without passing through a mask to selectively crystallize, And a control unit for forming alignment marks.
前記アライメントマーク形成用レーザ光照射部は、前記アモルファスシリコン膜の薄膜トランジスタ形成領域に前記レーザ光を照射して結晶化する機能をさらに有すること
を特徴とするレーザアニール装置。 The laser annealing apparatus according to claim 5, wherein
The alignment mark forming laser light irradiation unit further has a function of irradiating the thin film transistor forming region of the amorphous silicon film with the laser light to crystallize the laser annealing apparatus.
前記アモルファスシリコン膜の前記薄膜トランジスタ形成領域に前記レーザ光を照射して結晶化する薄膜トランジスタ形成領域結晶化用レーザ光照射部をさらに有し、
前記制御部は、予め設定された座標データに基づいて前記薄膜トランジスタ形成領域結晶化用レーザ光照射部の照射位置を移動させること
を特徴とするレーザアニール装置。 The laser annealing apparatus according to claim 5, wherein
A thin film transistor formation region crystallization laser light irradiation part for crystallization by irradiating the thin film transistor formation region of the amorphous silicon film with the laser beam;
The control unit moves the irradiation position of the laser beam irradiation unit for crystallizing a thin film transistor formation region based on preset coordinate data.
前記基板上の所定の検出位置の光学特性を検出する光学特性検出部をさらに有し、
前記ステージは、前記検出位置を前記基板に対して相対的に移動可能であること
を特徴とするレーザアニール装置。 The laser annealing apparatus according to any one of claims 5 to 7,
An optical property detector that detects an optical property of a predetermined detection position on the substrate;
The laser annealing apparatus, wherein the stage is capable of moving the detection position relative to the substrate.
前記制御部は、前記検出位置の光学特性に基づいて、前記アモルファスシリコン膜に前記レーザ光が照射された位置を特定すること
を特徴とするレーザアニール装置。 The laser annealing apparatus according to claim 8, wherein
The controller is configured to identify a position where the amorphous silicon film is irradiated with the laser light based on optical characteristics of the detection position.
前記制御部は、予め設定された座標データと前記レーザ光が照射された位置の座標データとを比較し、誤差を補正する機能を有すること
を特徴とするレーザアニール装置。 The laser annealing apparatus according to claim 9, wherein
The laser annealing apparatus, wherein the control unit has a function of comparing preset coordinate data with coordinate data of a position irradiated with the laser light and correcting an error.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003336791A JP4477333B2 (en) | 2003-09-29 | 2003-09-29 | Thin film transistor substrate manufacturing method and laser annealing apparatus used therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003336791A JP4477333B2 (en) | 2003-09-29 | 2003-09-29 | Thin film transistor substrate manufacturing method and laser annealing apparatus used therefor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005108919A JP2005108919A (en) | 2005-04-21 |
JP4477333B2 true JP4477333B2 (en) | 2010-06-09 |
Family
ID=34532790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003336791A Expired - Lifetime JP4477333B2 (en) | 2003-09-29 | 2003-09-29 | Thin film transistor substrate manufacturing method and laser annealing apparatus used therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4477333B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10879279B2 (en) | 2017-04-26 | 2020-12-29 | The Japan Steel Works, Ltd. | Method of manufacturing display, display, and liquid crystal television |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006075525A1 (en) | 2004-12-24 | 2006-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Light exposure apparatus and manufacturing method of semiconductor device using the same |
JP4801440B2 (en) * | 2004-12-24 | 2011-10-26 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
WO2007072744A1 (en) | 2005-12-20 | 2007-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus and laser irradiation method and method for manufacturing semiconductor device |
JP5178002B2 (en) * | 2005-12-20 | 2013-04-10 | 株式会社半導体エネルギー研究所 | Laser irradiation apparatus and method for manufacturing semiconductor device |
KR100802596B1 (en) * | 2006-05-11 | 2008-02-13 | (주)와이티에스 | Laser marking system with inspecting ID position and the inspecting method therethrough |
JP5125436B2 (en) * | 2007-11-14 | 2013-01-23 | 大日本印刷株式会社 | Manufacturing method of semiconductor device |
JP6040438B2 (en) * | 2011-11-09 | 2016-12-07 | 株式会社Joled | Thin film forming substrate and thin film forming method |
CN105185694A (en) * | 2015-08-20 | 2015-12-23 | 京东方科技集团股份有限公司 | Polycrystalline silicon film forming method, mask, polycrystalline silicon film, and film transistor |
-
2003
- 2003-09-29 JP JP2003336791A patent/JP4477333B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10879279B2 (en) | 2017-04-26 | 2020-12-29 | The Japan Steel Works, Ltd. | Method of manufacturing display, display, and liquid crystal television |
Also Published As
Publication number | Publication date |
---|---|
JP2005108919A (en) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107533979B (en) | Manufacturing method of thin film transistor and display panel | |
US6964831B2 (en) | Method of fabricating polysilicon film by excimer laser crystallization process | |
US7326598B2 (en) | Method of fabricating polycrystalline silicon | |
CN107408578B (en) | Thin film transistor and display panel | |
KR100560019B1 (en) | Semiconductor device and display device having laser-annealed semiconductor element | |
JP2001148480A (en) | Thin film transistor and device and method for manufacturing the same | |
US20040134417A1 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
JP4477333B2 (en) | Thin film transistor substrate manufacturing method and laser annealing apparatus used therefor | |
US10263121B2 (en) | Thin film transistor and method of manufacturing thin film transistor | |
US10396207B2 (en) | Method for manufacturing thin film transistor substrate | |
JP6471237B2 (en) | Display device and manufacturing method of display device | |
US7855112B2 (en) | Fabrication method of pixel structure | |
US20210020443A1 (en) | Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device | |
JP2003264198A (en) | Thin film transistor and electronic apparatus | |
WO2009125459A1 (en) | Semiconductor device and method for manufacturing same | |
JP2000029068A (en) | Liquid crystal display device | |
JP2005276996A (en) | Flat display device manufacturing method | |
JP6480593B2 (en) | Thin film transistor manufacturing method and thin film transistor | |
KR101412809B1 (en) | Method and apparatus for improving the alignment of the upper and lower layer of the lamination structure of the wafer and improving the transmittancy | |
JP4754792B2 (en) | Method for manufacturing semiconductor device | |
JP4318993B2 (en) | Method for manufacturing thin film semiconductor device | |
JPH11344723A (en) | Production of drive circuit-integrated display device | |
JP2009224396A (en) | Thin film transistor substrate and method of manufacturing the same, and display device | |
JP2006041421A (en) | Thin film transistor circuit board, inspection method therefor, electro-optical device, and electronic apparatus | |
JP2009059779A (en) | Thin film transistor, its manufacturing method, and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |