JP4474863B2 - Reclaimed wafer reclaim processing method and reclaimed wafer - Google Patents
Reclaimed wafer reclaim processing method and reclaimed wafer Download PDFInfo
- Publication number
- JP4474863B2 JP4474863B2 JP2003209168A JP2003209168A JP4474863B2 JP 4474863 B2 JP4474863 B2 JP 4474863B2 JP 2003209168 A JP2003209168 A JP 2003209168A JP 2003209168 A JP2003209168 A JP 2003209168A JP 4474863 B2 JP4474863 B2 JP 4474863B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor wafer
- separation
- ion implantation
- outer diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003672 processing method Methods 0.000 title description 8
- 239000004065 semiconductor Substances 0.000 claims description 68
- 238000000926 separation method Methods 0.000 claims description 57
- 238000005468 ion implantation Methods 0.000 claims description 38
- 238000005498 polishing Methods 0.000 claims description 27
- 239000010409 thin film Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 230000008929 regeneration Effects 0.000 claims description 5
- 238000011069 regeneration method Methods 0.000 claims description 5
- 238000012958 reprocessing Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 204
- -1 Hydrogen ions Chemical class 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000001172 regenerating effect Effects 0.000 description 9
- 239000004744 fabric Substances 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 238000003754 machining Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000006227 byproduct Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 230000033458 reproduction Effects 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、イオンを注入した半導体ウェーハを支持ウェーハに重ね合せて積層体を形成し、この積層体を熱処理してイオン注入領域で半導体ウェーハの薄膜から分離された厚肉の剥離ウェーハを再生処理する方法と、この方法で再生されたウェーハに関する。更に詳しくは、SOI(Silicon On Insulator)ウェーハ等の結合ウェーハを製造する、いわゆるイオン注入剥離法において、複製される剥離ウェーハの再生処理方法及び再生されたウェーハに関するものである。
【0002】
【従来の技術】
従来、SOIウェーハの製造方法として、半導体ウェーハの主面にイオンを注入してその半導体ウェーハの内部にイオン注入領域を形成し、その半導体ウェーハの主面を支持ウェーハの主面に重ね合せて積層体を形成し、更にその積層体を所定の温度で熱処理してイオン注入したウェーハを結合後に剥離してSOIウェーハを製造する方法が知られている。この方法で用いられる半導体ウェーハと支持ウェーハはともに同じ外径のものが使用され、半導体ウェーハの主面に注入されたイオン注入領域を劈開面として半導体ウェーハを薄膜状に剥離し、薄膜とともに支持ウェーハを熱処理することによりその結合を強固にしてSOIウェーハとする技術である。この方法では、劈開面は良好な鏡面であり、SOI層の膜厚の均一性も高いSOIウェーハが比較的容易に得られている。
【0003】
一方、このようなイオン注入剥離法でSOIウェーハ等の結合ウェーハを作製すると、必然的に1枚の剥離ウェーハが副生されることになる。そしてこのイオン注入剥離法においては、この副生した剥離ウェーハを再生することによって、実質上1枚の半導体ウェーハを用いて複数枚のSOIウェーハを得ることができるので、コストを大幅に下げることができるとしている。
しかし、ウェーハには一般的に面取りが行われ、同じ外径のウェーハを重ね合わせてもその周囲の全てが接触することはなく、イオン注入領域を劈開面として半導体ウェーハを薄膜状に剥離するとその周囲が剥離されずに残存し、副生される剥離ウェーハの周辺に段差が生じる不具合があった。また、剥離ウェーハの分離面にはイオン注入によるダメージ層が存在し、表面粗さが大きかったりするものであって、剥離ウェーハはそのままで使用できるようなものではなかった。従って、この剥離ウェーハを再生させるには、それらの段差やダメージ層を除去し、表面粗さを改善して再生させることが必要とされ、段差に残存するイオン注入層に起因するパーティクルの発生を防止することも必要とされた。
【0004】
従来この種の剥離ウェーハの再生処理方法として、剥離ウェーハの分離面周囲の段差に残存するイオン注入層を面取り加工又はエッチングにより除去した後に、剥離した側のウェーハの主面を研磨する剥離ウェーハの再生処理方法が知られている(例えば、特許文献1参照)。この再生処理方法では、イオン注入層の除去方法が面取り加工等により行われるため、その面取り加工等により粗くなった面に対してその後いわゆる鏡面研磨(鏡面面取り加工)を施している。そしてこの剥離ウェーハの再生処理方法では、イオン注入層を除去することにより、イオン注入層が存在することに起因するパーティクルの発生を防止するとともに剥離ウェーハ表面のダメージ層を除去し、剥離ウェーハの表面粗さを改善できるようになっている。
【0005】
【特許文献1】
特開2001−155978号公報(請求項1、段落番号0032、段落番号0052)
【0006】
【発明が解決しようとする課題】
しかし、上記従来の特許文献1に示された剥離ウェーハの再生処理方法では、イオン注入層を面取り加工又はエッチングにより除去した後に鏡面研磨を行っているため、剥離ウェーハの表面粗さを小さくできるけれども、剥離ウェーハを再生させるまでに要する時間が増大するとともに、研削による被加工物の取り代が比較的多くなって再生処理可能な回数が減少する不具合があった。
本発明の目的は、剥離ウェーハを再生させる際の加工時間を短縮して再生コストを低減させるとともに、再生時における取り代を減少させて再生回数を増加し得る剥離ウェーハの再生処理方法及び再生されたウェーハを提供することにある。
【0007】
【課題を解決するための手段】
請求項1に係る発明は、図1及び図2に示すように、半導体ウェーハ13の主面にイオンを注入して半導体ウェーハ13内部にイオン注入領域13bを形成し、半導体ウェーハ13の前記主面を支持ウェーハ14の主面に重ね合せて積層体16を形成し、更に積層体16を所定の温度で熱処理して半導体ウェーハ13をイオン注入領域13bで薄膜17から分離することにより得られる厚肉の剥離ウェーハ12を再生処理する方法の改良である。
その特徴ある構成は、周囲に段差が生じないようにイオン注入領域13bの全面で半導体ウェーハ13を薄膜17から分離して剥離ウェーハ12を得るために、インゴットの段階又はインゴットをスライスした後に、そのインゴット又はスライスしたウェーハの周面をエッチングすることにより、半導体ウェーハ13の外径D1を支持ウェーハ14の外径D2より小径に形成し、支持ウェーハ14の面取り部の幅をw’とするとき、半導体ウェーハ13の外径D 1 と支持ウェーハ14の外径D 2 の差を{(w’×2)+0.2mm}以上4.0mm以下とし、半導体ウェーハ13の重ね合わせ面周囲における面取り部の幅wを20μm以下とするところにある。
【0008】
この請求項1に記載された剥離ウェーハの再生処理方法では、イオン注入領域13bの全面で半導体ウェーハ13を薄膜17から分離するので、剥離ウェーハ12の分離面12aの周囲に段差が生じることはない。このため、段差に残存するイオン注入層を除去するために従来行われていた面取り加工又はエッチングを省くことができる。よって、この請求項1に係る発明では、剥離ウェーハを再生させる際の加工時間は従来より短縮され、再生コストを低減させるとともに、再生時における取り代12cも減少して再生回数を増加させることができる。
【0009】
そして、半導体ウェーハ13の外径D1を、その半導体ウェーハ13と重ね合さって積層体16を形成する支持ウェーハ14の外径D2より小径にすることにより、半導体ウェーハ13の重ね合わせ面の全てが支持ウェーハ14に接触するので、イオン注入領域13bの全面で薄膜17から半導体ウェーハ13を比較的容易に分離することができる。
【0010】
また、半導体ウェーハ13の重ね合わせた主面の全てを支持ウェーハ14に接触させてイオン注入領域13bの全面で薄膜17から半導体ウェーハ13を比較的容易に分離させるとともに、所定の範囲に酸化膜が形成されたSOIウェーハを得ることができる。ここで、半導体ウェーハ13の外径D1と支持ウェーハ14の外径D2の差が{(w’×2)+0.2mm}未満であると剥離ウェーハ12の周囲に段差が生じる不具合があり、その差が4.0mmを超えると所定の範囲に酸化膜が形成されたSOIウェーハを得ることが困難になる。
【0011】
更に、面取り部13cの幅wを20μm以下の小さなものにすることにより、その面取り部13cの中間において破断して剥離ウェーハ12の分離面12aの周囲に段差が生じることを有効に防止することができ、イオン注入領域13bの全面で薄膜17から半導体ウェーハ13を確実に分離することができる。ここで、面取り部の幅wが20μmを超えると、剥離ウェーハ12の分離面12aの周囲に段差が生じる不具合がある。
【0012】
請求項2に係る発明は、請求項1に係る発明であって、剥離ウェーハ12の分離面12aを研磨して再生ウェーハ32を更に含み、剥離ウェーハ12の分離面12aにおける研磨時の取り代12cが0.2μm以上1.0μm以下であることを特徴とする。
この請求項2に記載された剥離ウェーハの再生処理方法では、図2(c)に示す研磨時の取り代12cを1.0μm以下にすることにより剥離ウェーハ12を再生させる際の加工時間を短縮して再生コストを低減させるとともに、その再生回数を十分に増加させることができる。ここで、取り代12cが0.2μm未満であると分離面12aにおけるダメージが除去されない不具合がある。
【0013】
請求項3に係る発明は、請求項1又は2に係る発明であって、再生ウェーハ32を半導体ウェーハ13又は支持ウェーハ14に用いることを特徴とする。
これらの請求項3に記載された剥離ウェーハの再生処理方法では、最初の半導体ウェーハ13を比較的厚いものにしておくことにより再生ウェーハ32を2回以上再利用することが可能になり、SOIウェーハの製造コストを更に低減することができる。
請求項4に係る発明は、請求項1又は2に記載された方法で再生処理された再生ウェーハ32である。
この請求項4に記載された再生ウェーハ32は、周囲に段差が生じないようにイオン注入領域13bの全面で半導体ウェーハ13を薄膜17から分離した剥離ウェーハ12の分離面12aを研磨しているため、両主面がそれぞれ均一で高い平坦度を有する。
【0014】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて説明する。
図1に示すように、SOIウェーハ11を製造するときに剥離ウェーハ12が副次的に生成される。SOIウェーハ11を製造するには、ボンドウェーハとしての半導体ウェーハ13及びベースウェーハとしての支持ウェーハ14を用意する。この実施の形態ではこれらのウェーハ13及び14は、それぞれチョクラルスキー法で製造され、同一の厚さを有する。これらのウェーハ13及び14は両面研磨された後、RCA洗浄されたウェーハである。
【0015】
先ず半導体ウェーハ13を熱酸化することによりウェーハ13の重ね合わせ面である第1主面に絶縁膜である酸化膜13a(SiO2膜)を形成した後に、このウェーハ13の第1主面に水素ガスイオンである水素イオン(H+)を3.0×1016/cm2以上又は水素分子イオン(H2+)を1.5×1016/cm2以上のドーズ量でイオン注入する(図1(a))。ここで、図1(a)中の符号13bは水素ガスイオン又は水素分子イオンの注入により半導体ウェーハ13内部に形成されたイオン注入領域であり、このイオン注入領域13bは酸化膜13aに平行に、即ち半導体ウェーハ13表面に平行に形成される。また水素ガスイオン(H+)の場合には、水素分子イオン(H2+)の場合の約2倍の注入量が必要である。なお、水素ガスイオン及び水素分子イオンの注入に代えて、或いは水素ガスイオン又は水素分子イオンの注入とともに、ヘリウムイオン(He+)を注入してもよい。この場合、ヘリウムイオンのドーズ量は0.5×1016/cm2以上であることが好ましい。
【0016】
次に図1(b)に示される支持ウェーハ14の主面に半導体ウェーハ13の第1主面を酸化膜13aを介して室温で重ね合せて積層体16を形成する(図1(c))。この積層体16を窒素(N2)雰囲気中で500〜800℃の範囲に昇温し、この温度範囲に5〜30分間保持して薄膜分離熱処理を行う。これにより半導体ウェーハ13がイオン注入領域13bのところで割れて上部の厚肉の剥離ウェーハ12と下部の薄膜17に分離する(図1(d))。
【0017】
ここで、本発明の特徴ある点は、周囲に段差が生じないようにイオン注入領域13bの全面で半導体ウェーハ13を薄膜17から分離して剥離ウェーハ12を得るところにある。このためには半導体ウェーハ13の外径D1を支持ウェーハ14の外径D2より小径に形成する。また、イオン注入領域13bの全面で半導体ウェーハ13を薄膜17から分離させるために、図1(a)の拡大図に示すように半導体ウェーハ13の重ね合わせ面周囲における面取り部13cの幅wが20μm以下になるように半導体ウェーハ13が作製される。一方、支持ウェーハ14の面取り部の幅をw’とするとき、半導体ウェーハ13の外径D1と支持ウェーハ14の外径D2の差は{(w’×2)+0.2mm}以上4.0mm以下になるように半導体ウェーハ13が作製される。
【0018】
支持ウェーハ14の外径D2より小径の所定の外径D1を有する半導体ウェーハ13を作製するには、インゴットの段階又はインゴットをスライスした後に、そのインゴット又はスライスしたウェーハの周面をエッチングする。このエッチングにより周面の加工ダメージが除去されるとともにインゴット又はスライスしたウェーハの直径を小さくすることができる。なお、インゴットの状態で外径を小さくした場合にはその後スライスして得られたウェーハの周面に更にエッチングを行う。このようにウェーハの周面にエッチングを行うことにより主面周囲に生じる面取り部13cの幅wは小さくなり、半導体ウェーハ13の重ね合わせ面周囲における面取り部13cの幅wを20μm以下にさせることができる。
【0019】
次に上記半導体ウェーハ13がイオン注入領域13bで割れた積層体16の温度を下げ、酸化膜13aを介して薄膜17が積層された支持ウェーハ14(以下、単に支持ウェーハ14という)から剥離ウェーハ12を取除く。上記支持ウェーハ14を酸素(O2)又は窒素(N2)雰囲気中で900〜1200℃の範囲に昇温しこの温度範囲に30〜120分間保持する熱処理を行う(図1(e))。この熱処理は薄膜17の支持ウェーハ14への貼合せを強固にする熱処理である。更に支持ウェーハ14の分離面をアニール処理するか又は研磨(タッチポリッシング)して平滑化する(図1(g))。これにより支持ウェーハ14はSOIウェーハ11となる。
【0020】
一方、イオン注入領域13bの全面で半導体ウェーハ13を薄膜17から分離するので、剥離ウェーハ12周囲に段差が生じることはない。そしてこの剥離ウェーハ12は、その分離面12aが研磨されて再生させる。なお、図2(a)に示すように、剥離ウェーハ12の分離面12aと反対側の第2主面上に熱処理等で形成された酸化膜12dが残存する場合には、剥離ウェーハ12を研磨する前に、この剥離ウェーハ12をフッ酸に浸漬するなどにより、図2(b)に示すように、上記酸化膜12dを除去しても良い。
【0021】
次にこの剥離ウェーハ12を研磨する。この研磨は図示しない一般的な研磨装置において行われる。具体的には図示しない研磨装置の保持テーブルに剥離ウェーハ12を載せて固定し、研磨液供給手段から研磨液を供給してこの研磨液を研磨布に含浸させる。この状態で保持テーブルを剥離ウェーハ12とともに回転させ、研磨布ホルダを研磨布とともに回転させた後に、研磨布を圧接・回転手段により剥離ウェーハ12の分離面12aに圧接して、剥離ウェーハ12を研磨する。このとき従来段差が生じたときに行う砥石を用いた研削を行わないので、研削に伴うダメージがなく、図2(c)に示す剥離ウェーハ12の分離面12aにおける研磨時の取り代12cを1μm以下とすることができる。更に上記剥離ウェーハ12の表面を仕上げ研磨した後に、仕上げ洗浄される。仕上げ研磨には、不織布の基布の上にウレタン樹脂を発泡させたスェードタイプの仕上げ研磨布と、研磨砥粒の他にヘイズ抑制剤としての有機高分子が添加された仕上げ研磨剤とが使用される。このようにして剥離ウェーハ12は再生処理されて図2(d)に示す再生ウェーハ32が得られる。
【0022】
このよう本発明の剥離ウェーハの再生処理方法では、周囲に段差が生じないようにイオン注入領域13bの全面で半導体ウェーハ13を薄膜17から分離して剥離ウェーハ12を得るので、剥離ウェーハ12の分離面周囲に生じる段差に残存するイオン注入層を除去するために従来行われていた面取り加工又はエッチングを省くことができる。従って、剥離ウェーハ12の分離面12aを研磨するだけの比較的単純な作業により再生ウェーハ32を得ることができ、得られた再生ウェーハ32はダメージがなく研磨時の研磨代12dが極めて少ないため、半導体ウェーハ13又は支持ウェーハ14として再利用できる回数が増大し、SOIウェーハ11の製造コストを低減することができる。
【0023】
【発明の効果】
以上述べたように、本発明によれば、、周囲に段差が生じないようにイオン注入領域の全面で半導体ウェーハを薄膜から分離して剥離ウェーハを得るので、剥離ウェーハの分離面周囲の段差に残存するイオン注入層を除去するために従来行われていた面取り加工又はエッチングを省くことができる。よって、その剥離ウェーハの分離面を直ちに研磨して再生ウェーハを得ることにより剥離ウェーハを再生させる際の加工時間は従来より著しく短縮され、その再生コストは低減され、再生時における取り代も減少して再生回数を増加させることができる。
【0024】
また、半導体ウェーハの外径を支持ウェーハの外径より小径に形成すれば、半導体ウェーハの重ね合わせた主面の全てが支持ウェーハに接触するので、イオン注入領域の全面で薄膜から半導体ウェーハを比較的容易に分離することができ、その外径の差を4.0mm以下の所定の範囲にすれば、その分離を容易にするとともに、所定の範囲に酸化膜が形成されたSOIウェーハを得ることができる。そして、半導体ウェーハの重ね合わせ面周囲における面取り部の幅を0.1μm以下の小さなものにすれば、その面取り部の中間において破断して段差が生じることを防止して、イオン注入領域の全面で薄膜から半導体ウェーハを確実に分離することができる。
【0025】
また、剥離ウェーハの分離面における研磨時の取り代を1μm以下にすれば、剥離ウェーハを再生させる際の加工時間は更に短縮して再生コストを低減させるとともに、その再生回数を十分に増加させることができる。そして、この再生ウェーハを支持ウェーハ又は半導体ウェーハに用いることにより、再生ウェーハを2回以上再利用することが可能になり、SOIウェーハの製造コストを更に低減することができる。
更に、本発明で再生処理された再生ウェーハは、周囲に段差が生じないようにイオン注入領域の全面で半導体ウェーハを薄膜から分離した剥離ウェーハの分離面を研磨しているため、両主面がそれぞれ均一で高い平坦度を有する。
【図面の簡単な説明】
【図1】本発明実施形態の剥離ウェーハを含むSOIウェーハの製造方法を工程順に示す図。
【図2】その剥離ウェーハの分離面を研磨して再生ウェーハを得る工程を順に示す図。
【符号の説明】
12 剥離ウェーハ
12a 分離面
12c 取り代
13 半導体ウェーハ
13b イオン注入領域
14 支持ウェーハ
16 積層体
17 薄膜
32 再生ウェーハ
D1 半導体ウェーハの外径
D2 支持ウェーハの外径
w 半導体ウェーハの面取り部の幅
w’ 支持ウェーハの面取り部の幅[0001]
BACKGROUND OF THE INVENTION
In the present invention, a semiconductor wafer into which ions have been implanted is superposed on a support wafer to form a laminated body, and the laminated body is heat-treated to regenerate a thick release wafer separated from the thin film of the semiconductor wafer in the ion-implanted region. And a wafer regenerated by this method. More particularly, the present invention relates to a method for regenerating a duplicated separation wafer and a regenerated wafer in a so-called ion implantation separation method for manufacturing a bonded wafer such as an SOI (Silicon On Insulator) wafer.
[0002]
[Prior art]
Conventionally, as a method for manufacturing an SOI wafer, ions are implanted into a main surface of a semiconductor wafer to form an ion implantation region inside the semiconductor wafer, and the main surface of the semiconductor wafer is overlaid on the main surface of a support wafer and stacked. There is known a method of manufacturing an SOI wafer by forming a body, further heat-treating the laminated body at a predetermined temperature, and peeling the ion-implanted wafer after bonding. The semiconductor wafer and the support wafer used in this method have the same outer diameter, and the semiconductor wafer is peeled into a thin film using the ion implantation region implanted into the main surface of the semiconductor wafer as a cleavage plane. This is a technique for strengthening the bonding by heat-treating and forming an SOI wafer. In this method, an SOI wafer having a good mirror surface and a high uniformity in the thickness of the SOI layer can be obtained relatively easily.
[0003]
On the other hand, when a bonded wafer such as an SOI wafer is manufactured by such an ion implantation separation method, one separation wafer is inevitably produced as a by-product. In this ion implantation separation method, by regenerating the by-product separation wafer, a plurality of SOI wafers can be obtained using substantially one semiconductor wafer, so that the cost can be greatly reduced. I can do it.
However, the wafer is generally chamfered, and even if the wafers with the same outer diameter are stacked, the entire periphery does not come into contact with each other. There was a problem that the periphery remained without being peeled, and a step was generated around the peeled wafer produced as a by-product. Further, a damage layer due to ion implantation exists on the separation surface of the separation wafer, and the surface roughness is large, and the separation wafer cannot be used as it is. Therefore, in order to regenerate this exfoliated wafer, it is necessary to remove those steps and damaged layers, improve the surface roughness and regenerate, and the generation of particles due to the ion implantation layer remaining on the steps is reduced. It was also necessary to prevent.
[0004]
Conventionally, as a method for reclaiming a peeled wafer of this type, a peeled wafer that polishes the main surface of the peeled wafer after removing the ion implantation layer remaining on the step around the separation surface of the peeled wafer by chamfering or etching. A reproduction processing method is known (see, for example, Patent Document 1). In this regeneration processing method, since the ion implantation layer is removed by chamfering or the like, the surface roughened by the chamfering or the like is then subjected to so-called mirror polishing (mirror chamfering). In this separation wafer reclaim processing method, by removing the ion implantation layer, the generation of particles due to the presence of the ion implantation layer is prevented, and the damage layer on the surface of the separation wafer is removed. Roughness can be improved.
[0005]
[Patent Document 1]
JP 2001-155978 A (
[0006]
[Problems to be solved by the invention]
However, in the conventional method for reclaiming a peeled wafer shown in
An object of the present invention is to reduce a processing time when regenerating a peeled wafer and reduce a regenerating cost, and reduce a machining allowance at the time of regenerating and increase a number of times of reclaimed wafer, and a regenerated processing method for the regenerated wafer. Is to provide a new wafer.
[0007]
[Means for Solving the Problems]
In the invention according to
In order to separate the
[0008]
In the separation wafer regeneration processing method according to the first aspect, since the
[0009]
Then , the outer diameter D 1 of the
[0010]
In addition, the
[0011]
Furthermore, by making the width w of the
[0012]
The invention according to claim 2 is the invention according to
In the peel wafer reclaim processing method described in claim 2 , the processing time for reclaiming the
[0013]
The invention according to claim 3 is the invention according to
In the method for reclaiming a peeled wafer according to the third aspect , the reclaimed
The invention according to claim 4 is a reclaimed
In the reclaimed
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
As shown in FIG. 1, when the
[0015]
First, by thermally oxidizing the
[0016]
Next, a
[0017]
Here, the characteristic point of the present invention is that the
[0018]
In order to manufacture the
[0019]
Next, the temperature of the
[0020]
On the other hand, since the
[0021]
Next, the
[0022]
As described above, in the separation wafer reclaim processing method of the present invention, the
[0023]
【The invention's effect】
As described above, according to the present invention, the separation wafer is obtained by separating the semiconductor wafer from the thin film over the entire surface of the ion implantation region so that no step is generated around the periphery. A chamfering process or etching which has been conventionally performed to remove the remaining ion implantation layer can be omitted. Therefore, the processing time for reclaiming the peeled wafer by reclaiming the separated wafer immediately by polishing the separation surface of the peeled wafer is remarkably shortened compared to the conventional method, the reclaiming cost is reduced, and the allowance for reclaiming is reduced To increase the number of playbacks.
[0024]
In addition, if the outer diameter of the semiconductor wafer is made smaller than the outer diameter of the support wafer, all of the superimposed main surfaces of the semiconductor wafer come into contact with the support wafer, so the semiconductor wafer is compared from the thin film over the entire ion implantation area. If the difference in the outer diameter is within a predetermined range of 4.0 mm or less, the separation is facilitated and an SOI wafer having an oxide film formed in the predetermined range is obtained. Can do. If the width of the chamfered portion around the overlapping surface of the semiconductor wafer is set to a small value of 0.1 μm or less, the chamfered portion is prevented from being broken in the middle of the chamfered portion, and a step is generated on the entire surface of the ion implantation region. The semiconductor wafer can be reliably separated from the thin film.
[0025]
In addition, if the removal allowance at the time of polishing on the separation surface of the peeled wafer is 1 μm or less, the processing time for reclaiming the peeled wafer will be further shortened to reduce the regeneration cost and increase the number of times of regeneration sufficiently. Can do. By using this recycled wafer as a support wafer or a semiconductor wafer, the recycled wafer can be reused twice or more, and the manufacturing cost of the SOI wafer can be further reduced.
Furthermore, since the reclaimed wafer regenerated in the present invention is polished on the entire surface of the ion implantation region so as not to cause a step in the periphery, the separation surface of the separation wafer from which the semiconductor wafer is separated from the thin film is polished. Each has uniform and high flatness.
[Brief description of the drawings]
FIG. 1 is a view showing a manufacturing method of an SOI wafer including a separation wafer according to an embodiment of the present invention in the order of steps.
FIGS. 2A and 2B are diagrams sequentially illustrating a process of obtaining a reclaimed wafer by polishing a separation surface of the peeled wafer.
[Explanation of symbols]
12
Claims (4)
周囲に段差が生じないように前記イオン注入領域(13b)の全面で前記半導体ウェーハ(13)を薄膜(17)から分離して剥離ウェーハ(12)を得るために、
インゴットの段階又は前記インゴットをスライスした後に、そのインゴット又はスライスしたウェーハの周面をエッチングすることにより、前記半導体ウェーハ(13)の外径(D1)を前記支持ウェーハ(14)の外径(D2)より小径に形成し、
前記支持ウェーハ(14)の面取り部の幅をw’とするとき、前記半導体ウェーハ(13)の外径(D 1 )と前記支持ウェーハ(14)の外径(D 2 )の差を{(w’×2)+0.2mm}以上4.0mm以下とし、
前記半導体ウェーハ(13)の重ね合わせ面周囲における面取り部の幅(w)を20μm以下とする
ことを特徴とする剥離ウェーハの再生処理方法。Ions are implanted into the main surface of the semiconductor wafer (13) to form an ion implantation region (13b) inside the semiconductor wafer (13), and the main surface of the semiconductor wafer (13) is used as the main surface of the support wafer (14). A laminated body (16) is formed on the surface, and the laminated body (16) is further heat-treated at a predetermined temperature to separate the semiconductor wafer (13) from the thin film (17) in the ion implantation region (13b). In the method of reprocessing the thick release wafer (12) obtained by
In order to obtain a separation wafer (12) by separating the semiconductor wafer (13) from the thin film (17) over the entire surface of the ion implantation region (13b) so as not to cause a step in the periphery,
After slicing the ingot stage or the ingot, by etching the peripheral surface of the ingot or sliced wafer, the outer diameter (D 1 ) of the semiconductor wafer (13) is changed to the outer diameter of the support wafer (14) ( D 2 ) smaller diameter ,
When the width of the chamfered portion of the support wafer (14) and w ', the difference between the outer diameter (D 2) of the outer diameter of the semiconductor wafer (13) (D 1) and the support wafer (14) {( w ′ × 2) +0.2 mm} to 4.0 mm,
A method for reclaiming a peeled wafer, wherein a width (w) of a chamfered portion around the overlapping surface of the semiconductor wafer (13) is 20 μm or less .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003209168A JP4474863B2 (en) | 2003-08-28 | 2003-08-28 | Reclaimed wafer reclaim processing method and reclaimed wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003209168A JP4474863B2 (en) | 2003-08-28 | 2003-08-28 | Reclaimed wafer reclaim processing method and reclaimed wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005072072A JP2005072072A (en) | 2005-03-17 |
JP4474863B2 true JP4474863B2 (en) | 2010-06-09 |
Family
ID=34402192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003209168A Expired - Lifetime JP4474863B2 (en) | 2003-08-28 | 2003-08-28 | Reclaimed wafer reclaim processing method and reclaimed wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4474863B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106847684A (en) * | 2017-01-11 | 2017-06-13 | 北京航空航天大学 | A kind of ultra-thin membrane material stripping means of ion implanting auxiliary |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5667743B2 (en) * | 2008-09-29 | 2015-02-12 | 株式会社半導体エネルギー研究所 | Method for manufacturing SOI substrate |
JP5364345B2 (en) * | 2008-11-12 | 2013-12-11 | 株式会社半導体エネルギー研究所 | Method for manufacturing SOI substrate |
JP5799740B2 (en) * | 2011-10-17 | 2015-10-28 | 信越半導体株式会社 | Recycled wafer reclaim processing method |
CN112420512B (en) * | 2020-11-23 | 2024-07-05 | 上海新硅聚合半导体有限公司 | Separation method of thin film wafer and residual wafer in bonding structure |
-
2003
- 2003-08-28 JP JP2003209168A patent/JP4474863B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106847684A (en) * | 2017-01-11 | 2017-06-13 | 北京航空航天大学 | A kind of ultra-thin membrane material stripping means of ion implanting auxiliary |
Also Published As
Publication number | Publication date |
---|---|
JP2005072072A (en) | 2005-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7829436B2 (en) | Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer | |
KR100733113B1 (en) | Method for recycled separated wafer | |
US7855129B2 (en) | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method | |
US20070148917A1 (en) | Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer | |
KR101364008B1 (en) | Method for reusing removed wafer | |
JP5799740B2 (en) | Recycled wafer reclaim processing method | |
KR100882380B1 (en) | Method of producing thin layers of semiconductor material from a double-sided donor wafer and semiconductor-on-insulator structures thereby | |
JP4277469B2 (en) | Method for producing bonded wafer and bonded wafer | |
JP4415588B2 (en) | Recycled wafer reclaim processing method | |
JP5780234B2 (en) | Manufacturing method of SOI wafer | |
JP5821828B2 (en) | Manufacturing method of SOI wafer | |
JP2662495B2 (en) | Method for manufacturing bonded semiconductor substrate | |
JP4474863B2 (en) | Reclaimed wafer reclaim processing method and reclaimed wafer | |
JP4492054B2 (en) | Reclaimed wafer reclaim processing method and reclaimed wafer | |
JP2001015459A (en) | Manufacture of double-surface polished wafer | |
JPH0897111A (en) | Method for manufacturing soi substrate | |
JP6607207B2 (en) | Manufacturing method of bonded SOI wafer | |
JPH10270298A (en) | Manufacture of lamination substrate | |
JP4581349B2 (en) | Manufacturing method of bonded SOI wafer | |
JP2004022838A (en) | Laminated soi substrate and method for manufacturing the same | |
JP5564785B2 (en) | Manufacturing method of bonded substrate | |
JP2003151939A (en) | Method of manufacturing soi substrate | |
JPH1126336A (en) | Laminated semiconductor substrate and its manufacturing method | |
JP2007243038A (en) | Laminated wafer, and manufacturing method therefor | |
JP4153810B2 (en) | Manufacturing method of SOI wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4474863 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |