JP4471627B2 - Wafer division method - Google Patents
Wafer division method Download PDFInfo
- Publication number
- JP4471627B2 JP4471627B2 JP2003377357A JP2003377357A JP4471627B2 JP 4471627 B2 JP4471627 B2 JP 4471627B2 JP 2003377357 A JP2003377357 A JP 2003377357A JP 2003377357 A JP2003377357 A JP 2003377357A JP 4471627 B2 JP4471627 B2 JP 4471627B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- laser beam
- dividing
- deteriorated layer
- forming step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 37
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000003672 processing method Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 description 52
- 238000005520 cutting process Methods 0.000 description 11
- 230000011218 segmentation Effects 0.000 description 11
- 230000008602 contraction Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 238000005452 bending Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 6
- 230000001678 irradiating effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- 229910009372 YVO4 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005323 electroforming Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000013001 point bending Methods 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Dicing (AREA)
Description
本発明は、表面に分割ラインが形成されたウエーハを分割予定ラインに沿って分割するウエーハの加工方法に関する。 The present invention relates to a wafer processing method in which a wafer having a dividing line formed on a surface thereof is divided along a scheduled dividing line.
半導体デバイス製造工程においては、略円板形状であるシリコン等の半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる切断予定ラインによって多数の矩形領域を区画し、該矩形領域の各々にIC、LSI等の回路を形成する。このように多数の回路が形成された半導体ウエーハを切断予定ラインに沿って分離することにより、個々の半導体チップを形成する。この半導体チップは、携帯電話やパソコン等の電気機器に広く利用されている。この切断予定ラインに沿った分割は、通常ダイサーと称されている切削装置によって行われている。この切削装置は、半導体ウエーハ等の板状物を保持するチャックテーブルと、該チャックテーブルに保持された被加工物を切削するための切削手段と、チャックテーブルと切削手段とを相対的に移動せしめる移動手段とを具備している。切削手段は、高速回転せしめられる回転スピンドルと該スピンドルに装着された切削ブレードを含んでいる。切削ブレードは円盤状の基台と該基台の側面外周部に装着された環状の切れ刃からなっており、切れ刃は例えば粒径3μm程度のダイヤモンド砥粒を電鋳によって基台に固定し厚さ20μm程度に形成されている。 In the semiconductor device manufacturing process, a large number of rectangular areas are defined by lines to be cut called streets arranged in a lattice pattern on the surface of a semiconductor wafer such as silicon having a substantially disk shape, and each rectangular area has an IC, A circuit such as an LSI is formed. Individual semiconductor chips are formed by separating the semiconductor wafer on which a large number of circuits are formed in this manner along a line to be cut. This semiconductor chip is widely used in electric devices such as mobile phones and personal computers. The division along the planned cutting line is usually performed by a cutting device called a dicer. This cutting apparatus moves a chuck table that holds a plate-like object such as a semiconductor wafer, a cutting means for cutting a workpiece held on the chuck table, and the chuck table and the cutting means relative to each other. Moving means. The cutting means includes a rotating spindle that is rotated at a high speed and a cutting blade attached to the spindle. The cutting blade is composed of a disk-shaped base and an annular cutting edge mounted on the outer periphery of the side surface of the base. The cutting edge is fixed to the base by electroforming, for example, diamond abrasive grains having a particle size of about 3 μm. It is formed to a thickness of about 20 μm.
一方、近年半導体ウエーハ等の板状の被加工物を分割する方法として、その被加工物に対して透過性を有するパルスレーザー光線を用い、分割すべき領域の内部に集光点を合わせてパルスレーザー光線を照射するレーザー加工方法も試みられている。このレーザー加工方法を用いた分割方法は、被加工物の一方の面側から内部に集光点を合わせて被加工物に対して透過性を有する赤外光領域のパルスレーザー光線を照射し、被加工物の内部に分割予定ラインに沿って改質層を連続的に形成し、この改質層が形成されることによって強度が低下した分割予定ラインに沿って外力を加えることにより、被加工物を分割するものである。(例えば、特許文献1参照。)
上記特開平2002−192667号公報に開示された技術によれば、パルスレーザー光線のパルス幅を1μs以下とし、加工部のピークパワー密度を1×108 (W/cm2 )以上とする条件で改質層が形成されることが示されている。そして、上記公報にはレーザー光線の波長が1.06μm、パルス幅が30μs、パルス繰り返し周波数が100kHz、加工送り速度が100mm/秒の加工条件で改質層が形成できることが示されている。 According to the technique disclosed in the above Japanese Patent Application Laid-Open No. 2002-192667, the pulse width of the pulse laser beam is set to 1 μs or less, and the peak power density of the processed part is set to 1 × 10 8 (W / cm 2 ) or more. It is shown that a quality layer is formed. The above publication shows that a modified layer can be formed under processing conditions of a laser beam wavelength of 1.06 μm, a pulse width of 30 μs, a pulse repetition frequency of 100 kHz, and a processing feed rate of 100 mm / second.
而して、上述した分割方法においては、ウエーハの内部にストリートに沿って改質層を形成しただけでは分割予定ラインに沿って分割されず、分割予定ラインに沿って改質層を形成した後に分割予定ラインのそれぞれに外力を加える必要があり、生産性が悪いという問題がある。 Thus, in the dividing method described above, simply forming the modified layer along the street inside the wafer is not divided along the planned dividing line, but after forming the modified layer along the planned dividing line. There is a problem in that productivity is poor because it is necessary to apply external force to each of the division lines.
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、ウエーハの内部に分割予定ラインに沿ってレーザー光線を照射することにより変質層を形成し、この変質層に沿って効率良く分割することができるウエーハの分割方法を提供することである。 The present invention has been made in view of the above-mentioned facts, and its main technical problem is that a deteriorated layer is formed by irradiating a laser beam along a predetermined division line inside the wafer, and the efficiency is improved along the deteriorated layer. It is an object of the present invention to provide a wafer dividing method that can be divided well.
上記主たる技術課題を解決するため、本発明によれば、ウエーハを所定の分割予定ラインに沿って分割するウエーハの加工方法であって、
該ウエーハに対して透過性を有し周波数が200kHz以上に設定されたパルスレーザー光線を該分割予定ラインに沿って照射し、該ウエーハの内部に該分割予定ラインに沿って該ウエーハの一方の面から他方の面に渡って変質層を形成する変質層形成工程と、
該変質層形成工程を実施する前または該変質層形成工程を実施した後に、環状に形成されダイシングフレームの内側開口部を覆うように外周部が装着され所定温度以上の熱によって収縮するダイシングテープの表面に該ウエーハの一方の面を貼着するダイシングテープ貼着工程と、
該変質層形成工程を実施した後に、該ダイシングテープにおける該ウエーハが貼着されている貼着領域と該ダイシングフレームとの間の収縮領域を加熱し該収縮領域を収縮せしめて該貼着領域を拡張することにより該ウエーハを該変質層に沿って分割する分割工程と、を含む、
ことを特徴とするウエーハの分割方法が提供される。
In order to solve the above main technical problem, according to the present invention, a wafer processing method for dividing a wafer along a predetermined division line,
The pulse laser beam chromatic and frequency is set to more than 200kHz permeable to the wafer is irradiated along the dividing line, from one surface of the wafer along the interior of said wafer to said dividing lines An altered layer forming step of forming an altered layer over the other surface ;
Before or after performing the deteriorated layer forming step, the dicing tape is formed in an annular shape so that the outer peripheral portion is attached so as to cover the inner opening of the dicing frame and contracts by heat at a predetermined temperature or higher. A dicing tape adhering step for adhering one surface of the wafer to the surface;
After carrying out the deteriorated layer forming step, the shrinking region between the dicing frame and the pasting region where the wafer is pasted in the dicing tape is heated to shrink the shrinking region, and the pasting region is formed. Dividing the wafer along the deteriorated layer by expanding,
A method of dividing a wafer is provided.
上記変質層形成工程において、パルスレーザー光線の繰り返し周波数をY(Hz)、パルスレーザー光線の集光スポット径をD(mm)、加工送り速度(ウエーハとパルスレーザー光線との相対移動速度)をV(mm/秒)とした場合に、1.0≦V/(Y×D)≦2.5を満たす加工条件に設定することが望ましい。また、上記変質層形成工程において形成される該変質層は溶融再固化層であることが望ましい。 In the deteriorated layer forming step, the repetition frequency of the pulse laser beam is Y (Hz), the focused spot diameter of the pulse laser beam is D (mm), and the processing feed rate (the relative movement speed of the wafer and the pulse laser beam) is V (mm / Second), it is desirable to set the processing conditions to satisfy 1.0 ≦ V / (Y × D) ≦ 2.5. Further, the modified electrolyte layer formed in the above deteriorated layer forming step has to desired to be molten resolidified layer.
本発明においては、ウエーハに対して透過性を有し周波数が200kHz以上に設定されたパルスレーザー光線を分割予定ラインに沿って照射することによりウエーハの内部に分割予定ラインに沿ってウエーハの一方の面から他方の面に渡って変質層を形成し、該変質層が形成されたウエーハの一方の面を貼着し所定温度以上の熱によって収縮するダイシングテープを加熱し収縮領域を収縮せしめて貼着領域を拡張することによりウエーハを該変質層に沿って分割するので、ウエーハを効率良く分割することができる。 In the present invention, one surface of the perforated frequency permeability along the dividing line to the inside of the wafer by irradiating along the dividing line with a pulsed laser beam which is set above 200kHz wafer against the wafer A denatured layer is formed over the other surface, and one surface of the wafer on which the denatured layer is formed is adhered, and the dicing tape that is shrunk by heat at a predetermined temperature or higher is heated to shrink the shrinkage region and is adhered. Since the wafer is divided along the deteriorated layer by expanding the region, the wafer can be divided efficiently.
以下、本発明によるウエーハの分割方法の好適な実施形態について、添付図面を参照して詳細に説明する。 Preferred embodiments of a wafer dividing method according to the present invention will be described below in detail with reference to the accompanying drawings.
図1には、本発明に従って分割されるウエーハとしての半導体ウエーハの斜視図が示されている。図1に示す半導体ウエーハ2は、例えば厚さが300μmのシリコンウエーハからなっており、表面2aに複数の分割予定ライン21が格子状に形成されているとともに該複数の分割予定ライン21によって区画された複数の領域に回路22が形成されている。以下、この半導体ウエーハ2を個々の半導体チップに分割する分割方法について説明する。
FIG. 1 shows a perspective view of a semiconductor wafer as a wafer to be divided according to the present invention. The
半導体ウエーハ2を個々の半導体チップに分割するには、ウエーハに対して透過性を有するパルスレーザー光線を分割予定ラインに沿って照射し、該ウエーハの内部に分割予定ラインに沿って変質層を形成する変質層形成工程を実施する。この変質層形成工程は、図2乃至4に示すレーザー加工装置を用いて実施する。図2乃至図4に示すレーザー加工装置3は、被加工物を保持するチャックテーブル31と、該チャックテーブル31上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段32と、チャックテーブル31上に保持された被加工物を撮像する撮像手段33を具備している。チャックテーブル31は、被加工物を吸引保持するように構成されており、図示しない移動機構によって図2において矢印Xで示す加工送り方向および矢印Yで示す割り出し送り方向に移動せしめられるようになっている。
In order to divide the
上記レーザー光線照射手段32は、実質上水平に配置された円筒形状のケーシング321を含んでいる。ケーシング321内には図3に示すようにパルスレーザー光線発振手段322と伝送光学系323とが配設されている。パルスレーザー光線発振手段322は、YAGレーザー発振器或いはYVO4レーザー発振器からなるパルスレーザー光線発振器322aと、これに付設された繰り返し周波数設定手段322bとから構成されている。伝送光学系323は、ビームスプリッタの如き適宜の光学要素を含んでいる。上記ケーシング321の先端部には、それ自体は周知の形態でよい組レンズから構成される集光レンズ(図示せず)を収容した集光器324が装着されている。上記パルスレーザー光線発振手段322から発振されたレーザー光線は、伝送光学系323を介して集光器324に至り、集光器324から上記チャックテーブル31に保持される被加工物に所定の集光スポット径Dで照射される。この集光スポット径Dは、図4に示すようにガウス分布を示すパルスレーザー光線が集光器324の対物集光レンズ324aを通して照射される場合、D(μm)=4×λ×f/(π×W)、ここでλはパルスレーザー光線の波長(μm)、Wは対物集光レンズ324aに入射されるパルスレーザー光線の直径(mm)、fは対物集光レンズ324aの焦点距離(mm)、で規定される。
The laser beam irradiation means 32 includes a
上記レーザー光線照射手段32を構成するケーシング321の先端部に装着された撮像手段33は、図示の実施形態においては可視光線によって撮像する通常の撮像素子(CCD)の外に、被加工物に赤外線を照射する赤外線照明手段と、該赤外線照明手段によって照射された赤外線を捕らえる光学系と、該光学系によって捕らえられた赤外線に対応した電気信号を出力する撮像素子(赤外線CCD)等で構成されており、撮像した画像信号を後述する制御手段に送る。
In the illustrated embodiment, the imaging means 33 mounted on the tip of the
上述したレーザー加工装置3を用いて実施する変質層形成工程について、図2、図5および図6を参照して説明する。
この変質層形成行程は、先ず上述した図2に示すレーザー加工装置3のチャックテーブル31上に半導体ウエーハ2を裏面2bを上にして載置し、該チャックテーブル31上に半導体ウエーハ2を吸着保持する。半導体ウエーハ2を吸引保持したチャックテーブル31は、図示しない移動機構によって撮像手段33の直下に位置付けられる。
The deteriorated layer forming step performed using the
In this deteriorated layer forming step, first, the
チャックテーブル31が撮像手段33の直下に位置付けられると、撮像手段33および図示しない制御手段によって半導体ウエーハ2のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段33および図示しない制御手段は、半導体ウエーハ2の所定方向に形成されている分割予定ライン21と、分割予定ライン21に沿ってレーザー光線を照射するレーザー光線照射手段32の集光器324との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する。また、半導体ウエーハ2に形成されている上記所定方向に対して直角に延びる分割予定ライン21に対しても、同様にレーザー光線照射位置のアライメントが遂行される。このとき、半導体ウエーハ2の分割予定ライン21が形成されている表面2aは下側に位置しているが、撮像手段33が上述したように赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子(赤外線CCD)等で構成された撮像手段を備えているので、裏面2bから透かして分割予定ライン21を撮像することができる。
When the chuck table 31 is positioned immediately below the image pickup means 33, an alignment operation for detecting a processing region to be laser processed of the
以上のようにしてチャックテーブル31上に保持されている半導体ウエーハ2に形成されている分割予定ライン21を検出し、レーザー光線照射位置のアライメントが行われたならば、図5の(a)で示すようにチャックテーブル31をレーザー光線を照射するレーザー光線照射手段32の集光器324が位置するレーザー光線照射領域に移動し、所定の分割予定ライン21の一端(図5の(a)において左端)をレーザー光線照射手段32の集光器324の直下に位置付ける。そして、集光器324から透過性を有するパルスレーザー光線を照射しつつチャックテーブル31即ち半導体ウエーハ2を図5の(a)において矢印X1で示す方向に所定の送り速度で移動せしめる。そして、図5の(b)で示すようにレーザー光線照射手段32の集光器324の照射位置が分割予定ライン21の他端の位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル31即ち半導体ウエーハ2の移動を停止する。この変質層形成工程においては、パルスレーザー光線の集光点Pを半導体ウエーハ2の表面2a(下面)付近に合わせることにより、表面2a(下面)に露出するとともに表面2aから内部に向けて変質層210が形成される。この変質層210は、溶融再固化層として形成される。
If the
なお、上記変質層形成工程における加工条件は、例えば次のように設定されている。
光源 ;LD励起QスイッチNd:YVO4スレーザー
波長 ;1064nmのパルスレーザー
パルス出力 :10μJ
集光スポット径 ;φ1μm
パルス幅 ;100ns
集光点のピークパワー密度;1.3×1010W/cm2
繰り返し周波数 :10〜400kHz
加工送り速度 ;10〜400mm/秒
Note that the processing conditions in the deteriorated layer forming step are set as follows, for example.
Light source: LD excitation Q switch Nd: YVO4 laser wavelength: 1064 nm pulse laser Pulse output: 10 μJ
Condensing spot diameter: φ1μm
Pulse width: 100 ns
Peak power density at the focal point; 1.3 × 10 10 W / cm 2
Repetition frequency: 10 to 400 kHz
Processing feed rate: 10 to 400 mm / sec
なお、半導体ウエーハ2の厚さが厚い場合には、図6に示すように集光点Pを段階的に変えて上述した変質層形成工程を複数回実行することにより、複数の変質層210を形成する。なお、上述した加工条件においては1回に形成される変質層の厚さは約50μmであるため、図示の実施形態においては厚さが300μmのウエーハ2に対して6層の変質層を形成する。この結果、半導体ウエーハ2の内部に形成される変質層210は、分割予定ライン21に沿って表面2aから裏面2bに渡って形成される。
When the thickness of the
上記加工条件においては、パルスレーザー光線の繰り返し周波数Y(Hz)、パルスレーザー光線の、集光スポット径D(mm)、加工送り速度V(mm/秒)によって規定される係数k、k=V/(Y×D)を1.0乃至2.5に設定することが望ましい。換言すれば、繰り返し周波数Y、集光スポット径Dおよび加工送り速度Vの関係を、1.0≦V/(Y×D)≦2.5に設定することが望ましい。 Under the above processing conditions, the coefficient k defined by the repetition frequency Y (Hz) of the pulse laser beam, the focused spot diameter D (mm) of the pulse laser beam, and the processing feed rate V (mm / second), k = V / ( It is desirable to set Y × D) to 1.0 to 2.5. In other words, it is desirable to set the relationship of the repetition frequency Y, the focused spot diameter D, and the processing feed speed V to 1.0 ≦ V / (Y × D) ≦ 2.5.
更に詳述すると、レーザー光線照射手段32の集光器324から繰り返し周波数Yのパルスレーザー光線を集光スポット径Dで半導体ウエーハ2に照射し、チャックテーブル31即ち半導体ウエーハ2を加工送りする場合、上記係数kが1である場合には図7に示すようにパルスレーザー光線のスポットのピッチpは集光スポット径Dと同一、従ってパルスレーザー光線を集光スポットは相互の接した状態(即ち互いに重なり合うことがなく且つ隣接するスポット間に隙間が生じない状態)で、分割予定ライン21に沿って連続して照射されることになる。また、上記係数kが1未満になると、図8に示すようにパルスレーザー光線のスポットは相互に重なり合って、分割予定ライン21に沿って連続して照射されることになる。一方、上記係数kが1より大きくなると図9に示すようにパルスレーザー光線のスポットは隣接するスポット間に隙間を設けて、分割予定ライン21に沿って連続して照射されることになり、上記係数kが2になると隣接するスポット間の間隔sは集光スポット径Dと同じ長さとなる。
More specifically, when the
実験例
直径が6インチで厚さが300μmの半導体ウエーハに上述した加工条件で上記係数kを0.1から4.0の変位に変化させて上記変質層を形成し、それぞれの場合に分割予定ラインに沿って半導体ウエーハを破断するために要した応力を測定した。応力測定の際には、半導体ウエーハの裏面を分割予定ラインから両側に2.0mm離れた部位に分割予定ラインに沿って支持し、半導体ウエーハの表面に分割予定ラインに沿って荷重を加える三点曲げ試験を実施し、測定された応力は半導体ウエーハが破断した時の荷重に基づいた断面における応力である。測定結果は図10に示すとおりであり、係数kが1.0〜2.5の場合には半導体ウエーハを破断するのに要する応力が小さいことが判る。
図11は、三点曲げ試験法により上記変質層を破断するのに必要な曲げ応力を測定した試験結果であり、横軸は変質層を形成したパルスレーザー光線の繰り返し周波数(kHz)、縦軸は変質層を破断するのに必要な曲げ応力(MPa)である。図11から判るように変質層を形成するパルスレーザー光線の繰り返し周波数が150kHz以下では変質層を破断するのに必要な曲げ応力が増大していくが、変質層を形成するパルスレーザー光線の繰り返し周波数が200kHz以上では変質層を破断するのに必要な曲げ応力が2MPa以下となる。従って、上記変質層形成工程において照射するパルスレーザー光線の繰り返し周波数は、200kHz以上に設定することが望ましい。
Experimental Example A semiconductor wafer having a diameter of 6 inches and a thickness of 300 μm is formed by changing the coefficient k from 0.1 to 4.0 under the above-described processing conditions to form the deteriorated layer, and to be divided in each case. The stress required to break the semiconductor wafer along the line was measured. When measuring stress, the back side of the semiconductor wafer is supported along the planned dividing line at a location 2.0 mm away from the planned dividing line on both sides, and a load is applied to the surface of the semiconductor wafer along the planned dividing line. The stress measured in the bending test is the stress in the cross section based on the load when the semiconductor wafer is broken. The measurement results are as shown in FIG. 10, and it can be seen that the stress required to break the semiconductor wafer is small when the coefficient k is 1.0 to 2.5.
FIG. 11 shows the test results obtained by measuring the bending stress necessary for breaking the above-mentioned deteriorated layer by the three-point bending test method, where the horizontal axis represents the repetition frequency (kHz) of the pulse laser beam that formed the deteriorated layer, and the vertical axis represents It is a bending stress (MPa) necessary for breaking the deteriorated layer. As can be seen from FIG. 11, when the repetition frequency of the pulsed laser beam for forming the deteriorated layer is 150 kHz or less, the bending stress necessary for breaking the deteriorated layer increases, but the repetition frequency of the pulsed laser beam for forming the deteriorated layer is 200 kHz. As described above, the bending stress necessary for breaking the deteriorated layer is 2 MPa or less. Therefore, it is desirable to set the repetition frequency of the pulse laser beam irradiated in the deteriorated layer forming step to 200 kHz or more.
上述した変質層形成工程によって半導体ウエーハ2の内部に分割予定ライン21に沿って変質層210を形成したならば、環状に形成され支持フレームの内側開口部を覆うように外周部が装着され所定温度以上の熱によって収縮するダイシングテープの表面にウエーハの一方の面を貼着するダイシングテープ貼着工程を実施する。即ち、図12に示すように環状のダイシングフレーム41の内側開口部を覆うように外周部が装着され所定温度以上の熱によって収縮するダイシングテープ42の表面に半導体ウエーハ2の裏面2bを貼着する。上記ダイシングテープ42としては、常温状態では伸縮性を有し所定温度以上の熱によって収縮する性質を有するスチレン、ポリエチレンテレフタレート、塩化ビニール、ポリプロピレン、ポリオレフィン、ポリエチレン等の合成樹脂シートを用いることができる。なお、ダイシングテープ貼着工程は、上述した変質層形成工程を実施する前に実施してもよい。即ち、半導体ウエーハ2の裏面2bを上側にして表面2aをダイシングテープ42に貼着し、ダイシングフレーム41に支持された状態で変質層形成工程を実施する。
If the deteriorated
上述した変質層形成工程およびダイシングテープ貼着工程を実施したならば、ダイシングテープにおけるウエーハが貼着されている貼着領域と支持フレームとの間の収縮領域を加熱し収縮領域を収縮せしめて貼着領域を拡張することによりウエーハを変質層に沿って分割する分割工程を実施する。この分割工程は、図13に示す分割装置5によって実施される。ここで、分割装置5について説明する。図13に示す分割装置5は、上面に上記ダイシングフレーム41を載置する載置面511が形成された円筒状のベース51と、該ベース51内に同心的に配設され上記ダイシングテープ42における半導体ウエーハ2が貼着されている貼着領域を支持する支持筒52と、円筒状のベース51と支持筒52との間に配設された加熱手段としての赤外線ヒータ53を具備している。円筒状のベース51の上部外周面には、載置面511上に載置されたダイシングフレーム41を固定するための複数個のクランプ512(図示の実施形態においては4個)が取り付けられている。この赤外線ヒータ53は、図14および図15に示すようにステンレス鋼等からなる断面矩形状の金属管が環状に形成された金属ケース531と、該金属ケース531内に配設されたニクロム線等の発熱体532と、金属ケース531内に充填された酸化マグネシウム等の絶縁物533と、金属ケース53の表面に装着された黒色の酸化アルミニウム等の酸化物層534と、上記発熱体532に接続された端子535とから構成されている。このように構成された環状の赤外線ヒータ53は、図13に示すように円筒状のベース51の上部内周面に設けられたヒータ支持台513上に載置され、端子535が図示しない電源回路に接続される。
If the deteriorated layer forming step and the dicing tape attaching step described above are performed, the shrinking region between the attaching region where the wafer is attached to the dicing tape and the support frame is heated to shrink the shrinking region and paste. A dividing step of dividing the wafer along the deteriorated layer is performed by extending the landing area. This dividing step is performed by the
上記分割装置5を用いて実施する分割工程について、図16を参照して説明する。
上述したように半導体ウエーハ2の裏面2bを貼着したダイシングテープ42を装着したダイシングフレーム41は、図16の(a)に示すように円筒状のベース51の載置面511上に載置され、クランプ512によってベース51に固定される。このように円筒状のベース51にダイシングフレーム41が固定された状態においては、ダイシングテープ42における半導体ウエーハ2が貼着された貼着領域42aが支持筒52に支持され、貼着領域42aとダイシングフレーム41との間の収縮領域42bが上記赤外線ヒータ53と対向する位置に位置付けられる。
A dividing process performed using the
As described above, the dicing
次に、図16の(b)に示すように赤外線ヒータ53をONする。この結果、ダイシングテープ42における上記収縮領域42bは、赤外線ヒータ53によって照射される赤外線により加熱される。この収縮領域42bを加熱する温度は、70〜100°Cが適当である。そして、この加熱時間は5〜10秒でよい。このように、ダイシングフレーム41に装着されたダイシングテープ42の上記収縮領域42bが加熱されると、収縮領域42bが収縮し、加熱されない貼着領域42aが伸びる。この結果、ダイシングテープ42の貼着領域42aに貼着されている半導体ウエーハ2には放射状に引張力が作用する。このように貼着領域42aに貼着されている半導体ウエーハ2に放射状に引張力が作用すると、分割予定ラインに沿って形成された変質層210は強度が低下せしめられているので、半導体ウエーハ2は変質層210に沿って破断され個々の半導体チップ20に分割される。そして、個々の半導体チップ20間には隙間が形成される。
Next, the
上述した分割工程においては、ダイシングテープ42を加熱するだけ半導体ウエーハ2を変質層210が形成された分割予定ライン21に沿って分割することができるので、生産性が極めて高い。また、個々に分割された半導体チップ20間には隙間が形成されるので、搬送時に隣接するチップ同士の接触が防止される。
In the dividing step described above, the
次に、ダイシングフレーム41に装着されるダイシングテープの他の実施形態について、図17および図18を参照して説明する。
図17および図18に示すダイシングテープ43は、伸縮性を有する第1のテープ431と、環状に形成され所定温度以上の熱によって収縮する第2のテープ432とからなっている。第2のテープ432は、その裏面を第1のテープ431の表面に接着剤によって貼り付け、その表面における外周部をダイシングフレーム41の下面に装着する。図17および図18に示すダイシングテープ43は、第1のテープ431における中央部が半導体ウエーハ2が貼着される貼着領域43aを形成し、第2のテープ432におけるダイシングフレーム41に装着されていない領域が収縮領域43bを形成する。このように構成されたダイシングテープ43を用いるれば、上記分割工程において収縮領域43bのみを加熱してもよいが、ダイシングテープ43全体を加熱してもよい。
Next, another embodiment of the dicing tape mounted on the
The dicing
次に、ダイシングフレーム41に装着されるダイシングテープの更に他の実施形態について、図19および図20を参照して説明する。
図19および図20に示すダイシングテープ44は、伸縮性を有する第1のテープ441と、環状に形成され所定温度以上の熱によって収縮する第2のテープ442とからなっている。第2のテープ442は、その内周部表面を第1のテープ441の外周部裏面に接着剤または溶着によって結合し、その外周部表面をダイシングフレーム41の下面に装着する。図19および図20に示すダイシングテープ44は、第1のテープ441が半導体ウエーハ2が貼着される貼着領域44aを形成し、第2のテープ442におけるダイシングフレーム41に装着されていない領域が収縮領域44bを形成する。このように構成されたダイシングテープ44を用いるれば、上記図17および図18に示すダイシングテープ43と同様に上記分割工程において収縮領域44bのみを加熱してもよいが、ダイシングテープ44全体を加熱してもよい。
Next, still another embodiment of the dicing tape attached to the
A dicing
2:半導体ウエーハ
20:半導体チップ
21:分割予定ライン
22:回路
210:変質層
3:レーザー加工装置
31:レーザー加工装置のチャックテーブル
31:レーザー光線照射手段
33:撮像手段
41:ダイシングフレーム
42、43、44:ダイシングテープ
5:分割装置
51:円筒状のベース
52:支持筒
53:赤外線ヒータ
2: Semiconductor wafer 20: Semiconductor chip 21: Divided line 22: Circuit 210: Altered layer 3: Laser processing device 31: Chuck table of laser processing device 31: Laser beam irradiation means 33: Imaging means 41: Dicing frames 42, 43, 44: Dicing tape 5: Dividing device 51: Cylindrical base 52: Support cylinder 53: Infrared heater
Claims (3)
該ウエーハに対して透過性を有し周波数が200kHz以上に設定されたパルスレーザー光線を該分割予定ラインに沿って照射し、該ウエーハの内部に該分割予定ラインに沿って該ウエーハの一方の面から他方の面に渡って変質層を形成する変質層形成工程と、
該変質層形成工程を実施する前または該変質層形成工程を実施した後に、環状に形成されダイシングフレームの内側開口部を覆うように外周部が装着され所定温度以上の熱によって収縮するダイシングテープの表面に該ウエーハの一方の面を貼着するダイシングテープ貼着工程と、
該変質層形成工程を実施した後に、該ダイシングテープにおける該ウエーハが貼着されている貼着領域と該ダイシングフレームとの間の収縮領域を加熱し該収縮領域を収縮せしめて該貼着領域を拡張することにより該ウエーハを該変質層に沿って分割する分割工程と、を含む、
ことを特徴とするウエーハの分割方法。 A wafer processing method for dividing a wafer along a predetermined division line,
The pulse laser beam chromatic and frequency is set to more than 200kHz permeable to the wafer is irradiated along the dividing line, from one surface of the wafer along the interior of said wafer to said dividing lines An altered layer forming step of forming an altered layer over the other surface ;
Before or after performing the deteriorated layer forming step, the dicing tape is formed in an annular shape so that the outer peripheral portion is attached so as to cover the inner opening of the dicing frame and contracts by heat at a predetermined temperature or higher. A dicing tape adhering step for adhering one surface of the wafer to the surface;
After carrying out the deteriorated layer forming step, the shrinking region between the dicing frame and the pasting region where the wafer is pasted in the dicing tape is heated to shrink the shrinking region, and the pasting region is formed. Dividing the wafer along the deteriorated layer by expanding,
A wafer dividing method characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003377357A JP4471627B2 (en) | 2003-11-06 | 2003-11-06 | Wafer division method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003377357A JP4471627B2 (en) | 2003-11-06 | 2003-11-06 | Wafer division method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005142365A JP2005142365A (en) | 2005-06-02 |
JP4471627B2 true JP4471627B2 (en) | 2010-06-02 |
Family
ID=34688108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003377357A Expired - Lifetime JP4471627B2 (en) | 2003-11-06 | 2003-11-06 | Wafer division method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4471627B2 (en) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4754278B2 (en) * | 2005-06-23 | 2011-08-24 | リンテック株式会社 | Chip body manufacturing method |
JP4769560B2 (en) * | 2005-12-06 | 2011-09-07 | 株式会社ディスコ | Wafer division method |
JP5432507B2 (en) * | 2007-11-30 | 2014-03-05 | 協立化学産業株式会社 | Method for producing fragmented or thin plate-like material using stress of adhesive resin |
JP5217557B2 (en) * | 2008-03-27 | 2013-06-19 | パナソニック株式会社 | Manufacturing method of electronic parts |
JP5212031B2 (en) * | 2008-11-13 | 2013-06-19 | 株式会社東京精密 | Laser dicing method and laser dicing apparatus |
JP5446631B2 (en) * | 2009-09-10 | 2014-03-19 | アイシン精機株式会社 | Laser processing method and laser processing apparatus |
JP5489808B2 (en) * | 2010-03-25 | 2014-05-14 | 株式会社ディスコ | Manufacturing method of semiconductor device |
KR101843794B1 (en) | 2011-02-16 | 2018-03-30 | 가부시키가이샤 토쿄 세이미쯔 | Work dividing device and method for dividing work |
JP5854215B2 (en) * | 2011-02-16 | 2016-02-09 | 株式会社東京精密 | Work dividing apparatus and work dividing method |
JP5868194B2 (en) * | 2012-01-24 | 2016-02-24 | 株式会社ディスコ | Wafer processing method |
JP6306362B2 (en) * | 2014-02-13 | 2018-04-04 | リンテック株式会社 | Extensible sheet and laminated chip manufacturing method |
JP6741529B2 (en) * | 2016-09-09 | 2020-08-19 | 株式会社ディスコ | Tip spacing maintenance method |
JP7110541B2 (en) * | 2018-01-11 | 2022-08-02 | 株式会社東京精密 | Work dividing device and work dividing method |
JP7507599B2 (en) * | 2020-05-12 | 2024-06-28 | 株式会社ディスコ | Laser processing method |
-
2003
- 2003-11-06 JP JP2003377357A patent/JP4471627B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005142365A (en) | 2005-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005129607A (en) | Method of dividing wafer | |
JP5904720B2 (en) | Wafer division method | |
JP2005135964A (en) | Dividing method of wafer | |
JP4777761B2 (en) | Wafer division method | |
JP4471627B2 (en) | Wafer division method | |
US20060035444A1 (en) | Wafer dividing method | |
JP6466692B2 (en) | Wafer processing method | |
JP2013152986A (en) | Method for processing wafer | |
JP2004273895A (en) | Dividing method of semiconductor wafer | |
JP2006114691A (en) | Division method of wafer | |
JP2006229021A (en) | Wafer dividing method | |
JP2008277414A (en) | Dividing method of wafer | |
JP2009200140A (en) | Method of manufacturing semiconductor chip | |
KR20110014102A (en) | Processing method of wafer | |
JP2006202933A (en) | Wafer dividing method | |
JP2011108708A (en) | Method of processing wafer | |
JP2005222989A (en) | Method for dividing wafer | |
JP2013152988A (en) | Method for processing wafer | |
JP5441629B2 (en) | Wafer processing method | |
JP4402974B2 (en) | Wafer division method | |
JP2013152987A (en) | Method for processing wafer | |
JP5231167B2 (en) | Method for dividing bonded wafer and device manufactured by the dividing method | |
JP2005142303A (en) | Method of dividing silicon wafer, and apparatus thereof | |
JP2008227276A (en) | Method of dividing wafer | |
JP2005223283A (en) | Method for dividing wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4471627 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |