JP4470364B2 - Solid-state imaging device and camera device - Google Patents

Solid-state imaging device and camera device Download PDF

Info

Publication number
JP4470364B2
JP4470364B2 JP2002302910A JP2002302910A JP4470364B2 JP 4470364 B2 JP4470364 B2 JP 4470364B2 JP 2002302910 A JP2002302910 A JP 2002302910A JP 2002302910 A JP2002302910 A JP 2002302910A JP 4470364 B2 JP4470364 B2 JP 4470364B2
Authority
JP
Japan
Prior art keywords
gate electrode
floating diffusion
transistor
solid
shielding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002302910A
Other languages
Japanese (ja)
Other versions
JP2004140152A (en
Inventor
圭司 馬渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002302910A priority Critical patent/JP4470364B2/en
Publication of JP2004140152A publication Critical patent/JP2004140152A/en
Application granted granted Critical
Publication of JP4470364B2 publication Critical patent/JP4470364B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、撮像領域部を構成する複数の画素毎に光電変換素子、フローティングディフュージョン(FD)、及び画素トランジスタを設けて光電荷の検出と読み出しを行うCMOS型イメージセンサ等の固体撮像素子、及びこの固体撮像素子を用いたカメラ装置に関する。
【0002】
【従来の技術】
従来のCMOS型固体撮像素子としては、種々の画素構成を有するものが知られているが、例えば、受光量に応じた電荷を生成する光電変換素子であるフォトダイオード(PD)と、このPDの信号電荷を検出するためのフローティングディフュージョン(FD)と、PDの信号電荷をFDに転送する転送トランジスタ(転送ゲート)と、FDの電位変動を検出して電気信号を出力する増幅トランジスタと、FDの電位を電源電位にリセットするリセットトランジスタと、増幅トランジスタを活性化して出力信号線に接続する選択トランジスタとを設けたものが提供されている。
【0003】
図5は、このような従来のCMOS型固体撮像素子のフォトダイオード周辺部の構造を示す断面図である。
このCMOS型固体撮像素子は、半導体基板(N型シリコン基板)40の上層部に素子形成領域としてのPウェル領域42、44が形成され、Pウェル領域42、44にPD46や各種のゲート素子が形成されている。なお、図示の例は、Pウェル領域42にPD46、転送ゲート(MOSトランジスタ)48、FD50が形成され、Pウェル領域44に周辺回路部のMOSトランジスタ52が形成されている。
【0004】
また、半導体基板40の上には、ゲート絶縁膜54を介して各ゲートのポリシリコン転送電極56が形成され、さらにその上層に層間絶縁膜58を介して多層配線層60、62、64が形成されている。そして、この多層配線層の上層膜64の配線膜が遮光膜として形成されている。
また、図5では省略しているが、FD50の上層にはコンタクトが設けられ、多層配線層を介して増幅トランジスタ(図5では省略する)のゲートに接続されている。
また、多層配線層の上には、保護膜(SiN)70を介して色フィルタ72、及びマイクロレンズ74が配置されている。
【0005】
【発明が解決しようとする課題】
このようにCMOS型固体撮像素子においては、画素も周辺回路と同じCMOSプロセスを用いて作るので、CCD型固体撮像素子の場合と比べて、PD46の直近まで遮光膜(配線層64)を落とし込むことができず、PD46にだけ光を入射させる構造をつくることができない。
また、金属配線層が何層もあるので、各層で光が乱反射してしまう。このため、図5からわかるように、FD50には多量の光が漏れ込んでしまい、適正な画像の検出が妨げられるという問題があった。
この場合、特にFDに長時間信号電荷を貯める駆動、例えば非破壊での複数回読出しや、全画素で同時に信号電荷をFDに転送した後1行ずつ読み出す同時シャッタなどで、光の漏れこみが画質を大幅に劣化させる。FDに信号電荷を貯める時間が短くても、太陽のような高輝度の被写体が入ったときには、その間にFDの電位が大幅に変動し、信号が正常でなくなる。
【0006】
そこで本発明の目的は、CMOSプロセスを用いて撮像画素部の各画素回路を形成する場合に、FDの遮光を有効に行うことができ、画質の向上を図ることができる固体撮像素子及びカメラ装置を提供することにある。
【0007】
【課題を解決するための手段】
本発明は前記目的を達成するため、複数の画素を設けた撮像領域部と、前記撮像領域部から出力される画像信号の処理を行う処理回路部とを有する固体撮像素子において、前記画素は、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷量を検出するフローティングディフュージョン部と、前記光電変換素子によって生成された信号電荷を前記フローティングディフュージョン部に転送する転送トランジスタと、前記フローティングディフュージョン部の電位に対応した電気信号を出力する増幅トランジスタと、前記フローティングディフュージョン部の信号電荷をリセットするリセットトランジスタとを有し、前記撮像領域部及び処理回路部に含まれるトランジスタのゲート電極膜を複数層構造とし、前記転送トランジスタ及びリセットトランジスタのゲート電極を前記複数層構造のゲート電極の下層側のゲート電極膜を用いて形成し、前記フローティングディフュージョン部の上面に前記複数層構造のゲート電極膜の上層側のゲート電極膜を用いて、前記フローティングディフュージョン部のコンタクトを兼ねた遮光膜を形成し、前記遮光膜を前記フローティングディフュージョン部に直接接続させ、前記遮光膜の一部を前記増幅トランジスタ側に延在させ、増幅トランジスタのゲート電極となっていることを特徴とする。
【0008】
また本発明は、固体撮像素子によって撮像した映像を出力するカメラ装置において、前記固体撮像素子は、複数の画素を設けた撮像領域部と、前記撮像領域部から出力される画像信号の処理を行う処理回路部とを有し、前記画素は、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷量を検出するフローティングディフュージョン部と、前記光電変換素子によって生成された信号電荷を前記フローティングディフュージョン部に転送する転送トランジスタと、前記フローティングディフュージョン部の電位に対応した電気信号を出力する増幅トランジスタと、前記フローティングディフュージョン部の信号電荷をリセットするリセットトランジスタとを有し、前記撮像領域部及び処理回路部に含まれるトランジスタのゲート電極膜を複数層構造とし、前記転送トランジスタ及びリセットトランジスタのゲート電極を前記複数層構造のゲート電極の下層側のゲート電極膜を用いて形成し、前記フローティングディフュージョン部の上面に前記複数層構造のゲート電極膜の上層側のゲート電極膜を用いて、前記フローティングディフュージョン部のコンタクトを兼ねた遮光膜を形成し、前記遮光膜を前記フローティングディフュージョン部に直接接続させ、前記遮光膜の一部を前記増幅トランジスタ側に延在させ、増幅トランジスタのゲート電極となっていることを特徴とする。
【0009】
本発明の固体撮像素子及びカメラ装置では、撮像領域部及び処理回路部に含まれるトランジスタのゲート電極膜を複数層構造とし、転送トランジスタ及びリセットトランジスタのゲート電極を複数層構造のゲート電極の下層側のゲート電極膜を用いて形成し、フローティングディフュージョン部の上面前記複数層構造のゲート電極膜の上層側のゲート電極膜を用いて、前記フローティングディフュージョン部のコンタクトを兼ねた遮光膜を形成したから、CMOSプロセスを用いて撮像画素部の各画素回路を形成する場合に、フローティングディフュージョン部の遮光を有効に行うことができ、出力画層の画質の向上を図ることができる。
【0010】
【発明の実施の形態】
以下、本発明による固体撮像素子及びカメラ装置の実施の形態例について説明する。
本実施の形態例は、CMOS固体撮像素子の各トランジスタのゲート電極を2層構造とし、下層のゲート電極膜を用いて転送トランジスタやリセットトランジスタのゲート電極を形成し、上層のゲート電極膜を用いてFDの遮光膜とし、さらに、この遮光膜を増幅トランジスタ側に延在させ、増幅トランジスタのゲート電極とすることで、従来のCMOSプロセスを用いた製造工程でFDの有効な遮光を行い、さらにコンタクトや上層配線を用いることなくFDと増幅トランジスタとの接続を実現できるようにしたものである。
【0011】
図1は、本発明の実施の形態例によるカメラシステムの構成例を示すブロック図である。
このカメラシステムは、撮像レンズ系101、固体撮像素子102、アナログ回路103、A/Dコンバータ104、カメラ信号処理回路105、圧縮伸長回路106、及び記憶媒体107を有している。
まず、撮像レンズ系101から入射した光線は、固体撮像素子102の2次元画素アレイに結像する。固体撮像素子102はCMOS型イメージセンサなどの素子であり、本実施の形態の特徴となる全画素同時シャッタ機能(リセット・FD転送)、及びFDからの行順次読み出し機能を有している。
【0012】
アナログ回路103では、CDS(相関二重サンプリング)やAGC(オートゲインコントロール)などの処理を行う。そして、このアナログ回路103で処理された画像信号は、A/Dコンバータ104によりアナログデータからデジタルデータに変換され、カメラ信号処理回路105に出力される。
カメラ信号処理回路105では、固体撮像素子102の出力データから映像信号へ変換するための色信号処理、ゲイン制御処理、ホワイトバランス処理等の信号処理を行う回路である。
圧縮伸長回路106は、カメラ信号処理回路105で処理された画像データの圧縮もしくは伸長を行い、画像を記憶媒体107に記憶できるフォーマットに変換する回路である。記憶媒体107は、例えばメモリスティック等であり、画像データを出力させる手段の例であるが、例えば表示パネルや各種ネットワーク等であってもよい。
【0013】
また、図2は、図1に示す固体撮像素子102及びアナログ回路103の構成例を示すブロック図である。
図示のように、本例の固体撮像素子は、半導体素子基板200上に画素部(撮像領域部)210、定電流部220、列信号処理部(カラム部)230、垂直(V)選択駆動手段240、水平(H)選択手段250、水平信号線260、出力処理部270、及びタイミングジェネレータ(TG)280等を設けたものである。
画素部210は、多数の画素を2次元マトリクス状に配置したものであり、各画素に図3に示すような画素回路が設けられている。この画素部210からの各画素の信号は、各画素列毎に垂直信号線(図2では省略)を通して列信号処理部230に出力される。
定電流部220には各画素にバイアス電流を供給するための定電流源(図2では省略)が各画素列毎に配置されている。
V選択駆動手段240は、画素部210の各画素を1行ずつ選択し、各画素のシャッタ動作や読み出し動作を駆動制御するものである。
【0014】
列信号処理部230は、垂直信号線を通して得られる各画素の信号を1行分ずつ受け取り、列ごとに所定の信号処理を行い、その信号を一時保持する。例えばCDS(画素トランジスタの閾値のばらつきに起因する固定パターンノイズを除去する)処理、AGC(オートゲインコントロール)処理、A/D変換処理等を適宜行うものとする。
H選択手段250は、列信号処理部230の信号を1つずつ選択し、水平信号線260に導く。
出力処理部270は、水平信号線160からの信号に所定の処理を行い、外部に出力するものであり、例えばゲインコントロール回路や色処理回路を有している。なお、列信号処理部230でA/D変換を行う代わりに、出力処理部270で行うようにしてもよい。
タイミングジェネレータ280は、基準クロックに基づいて各部の動作に必要な各種のパルス信号等を供給する。
【0015】
また、図3は、図2に示す固体撮像素子の各画素に設けられる画素回路の構成例を示す回路図である。
図示の構成は、各画素にフォトダイオード(PD)219と転送、増幅、選択、リセット、排出の5つの画素トランジスタ(Tr)211、212、213、214、215を設けたものである。
PD219は、光電変換によって生成された電子を蓄積するものであり、転送Tr211をONすることにより、PD219の電子をフローティングディフュージョン(FD)216に転送する。FD216には寄生容量があるので、ここに光電子が溜められる。
【0016】
増幅Tr212は、ゲートがFD216とつながっており、FD216の電位変動を電気信号に変換する。選択Tr213は信号を読み出す画素を行単位で選択するものであり、この選択Tr213がONしたときには、増幅Tr212と画素の外で垂直信号線217につながっている定電流源218とがソースフォロアを組むので、FD216の電圧に連動する電圧が垂直信号線に出力される。
リセットTr214は、FD216の電位をVddの配線にリセットする。
排出Tr215は、PD219の光電子を直接、電源Vddの配線にリセットする。そして、電源Vddの配線は全画素共通となっている。
【0017】
また、転送Tr211、選択Tr213、リセットTr214の配線211A、213A、214Aは、横方向(水平=行方向)に延在し、同一行に含まれる画素を同時に駆動するようになっている。これにより、フォーカルプレインシャッタの駆動にも対応できる。
また、排出Tr215の配線215Aは縦に伸びているが、画素部の上端下端で全て短絡され、全画素共通となっている。
【0018】
次に、PD219としては、埋込み型のPDを用いる。埋込み型のPDとは、例えばPウェル中のフォトダイオードの場合、ゲート酸化膜の界面近傍をp+型領域とし、その下にn型領域を形成しているものである。界面がp+領域でカバーされているので、界面で発生する暗電流を防止できる。
また、転送Tr211とPD219の設計を適切にすれば、PD219の光電子をすべてFD216に転送できるので、CCD型センサで広く使われている構造である。例えばHAD(Hole Accumulation Diode )という呼称で商品化されている。
【0019】
次に、本実施の形態例における最大の特徴点について説明する。
すなわち本例では、CMOSプロセスで形成される各トランジスタのゲート配線層(電極膜)を2層化し、PD219の周辺の画素Trでは、転送Tr211とリセットTr214のゲート電極を下層のゲート電極膜を用いて形成し、上層のゲート電極膜をFD216の遮光膜に利用する。また、この遮光膜を延長して増幅Tr212のゲート電極として用い、FD216の電位変動を増幅Tr212のゲートに伝える。
なお、少なくとも遮光膜として用いる上層のゲート配線層の材料には、遮光性を有するものを用いる必要があり、また、CMOSプロセス上、耐熱性を有することが必要である。具体的には、高融点金属シリサイド、例えばタングステンシリサイドやコバルトシリサイドなどの遮光性の高い材質を用い、それでFD上面の全体、あるいはほぼ全体を覆うものとする。
なお、下層のゲート配線層については、特に限定せず、ポリシリコン膜等であってもよい。
【0020】
図4は、本実施の形態例によるPD周辺部の製造工程を示す断面図である。
まず、図4(A)に示す段階においては、シリコン基板300に設けられたPウェル領域310に、PD219のp+領域219A及びn領域219B、FD(n+領域)216、リセットTr214のドレイン(n+領域)214Cが形成されている。
また、シリコン基板300の上には、ゲート絶縁膜320を介して転送Tr211のゲート電極211B、及びリセットTr214のゲート電極214Bが形成されており、その上層に絶縁膜330が形成されている。ここで、ゲート電極211B、214Bは、上述した2層ゲート配線層のうち下層の配線層によって形成されている。
【0021】
次に、図4(B)においては、FD216の上のゲート絶縁膜320をエッチング等によって除去してコンタクト用の開口部320Aを形成し、FD216の上面領域を露出させる。
次に、図4(C)においては、FD216の上部に遮光膜340を形成する。この遮光膜340は、開口部320Aを通してFD216に接続され、また、周辺部が転送Tr211のゲート電極211、及びリセットTr214のゲート電極214の上部に絶縁膜330を介して乗り上げた状態で形成され、FD216を覆う状態で形成されている。
これらにより、FD216の近接した領域に遮光膜340を形成し、有効に遮光することができる。
これによって、リセット後にFD216に不正に入射する光を、CMOSセンサでありながら最大限防止することができる。
そして、図では省略するが、このFD216につながった2層目のゲート配線(遮光膜)340を増幅Tr212側に延伸して増幅Tr212のゲート電極にすることができる。
また、転送Tr211のゲート電極211B、及びリセットTr214のゲート電極214Bが、遮光膜340と同様の遮光性の高い材質であれば、さらに遮光の効果は高くなり、より好ましい。
【0022】
なお、以上の例では、ゲート配線層を2層化しているが、さらに多層の配線層を有するものであってもよい。すなわち、本例で2層とは、転送トランジスタとリセットトランジスタのゲート電極に用いる下層の電極膜と、FDの遮光及び接続に用いる上層の電極膜との少なくとも2層を言うものとし、その他の配線層(電極膜)の構成については特に限定しないものである。
また、上述した説明では、FDを遮光するための遮光膜となる電極膜を増幅トランジスタ側に延伸させてゲート電極として形成したが、必ずしもこのような配線構造を用いる必要はなく、遮光膜とは別にコンタクトプラグ等を用いて接続するようにしてもよく、他の素子配置の都合等に基づいて適宜選択し得るものである。
また、固体撮像素子の素子構成及び画素回路の構成としては、上述の例に限定されず、種々の形態に広く適用できるものである。
さらに、上述の例は、カメラ装置として構成したが、本発明は固体撮像素子単体として構成し得ることはもちろんである。
【0023】
【発明の効果】
以上説明したように本発明の固体撮像素子及びカメラ装置では、撮像領域部及び処理回路部に含まれるトランジスタのゲート電極膜を複数層構造とし、転送トランジスタ及びリセットトランジスタのゲート電極を複数層構造のゲート電極の下層側のゲート電極膜を用いて形成し、フローティングディフュージョン部の上面前記複数層構造のゲート電極膜の上層側のゲート電極膜を用いて、前記フローティングディフュージョン部のコンタクトを兼ねた遮光膜を形成したとから、CMOSプロセスを用いて撮像画素部の各画素回路を形成する場合に、フローティングディフュージョン部の遮光を有効に行うことができ、出力画像の画質の向上を図ることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態例のカメラシステムの構成例を示すブロック図である。
【図2】 図1に示すカメラシステムの固体撮像素子及びアナログ回路の構成例を示すブロック図である。
【図3】 図2に示す固体撮像素子の各画素に設けられる画素回路の構成例を示す回路図である。
【図4】 図2に示す固体撮像素子のPD周辺部の製造工程を示す断面図である。
【図5】 従来のCMOS型固体撮像素子の構造を示す断面図である。
【符号の説明】
101……撮像レンズ系、102……固体撮像素子、103……アナログ回路、104……A/Dコンバータ、105……カメラ信号処理回路、106……圧縮伸長回路、107……記憶媒体、200……半導体素子基板、210……画素部、211……転送Tr、212……増幅Tr、213……選択Tr、214……リセットTr、215……排出Tr、216……FD、219……PD、220……定電流部、230……列信号処理部、240……垂直(V)選択駆動手段、250……水平(H)選択手段、260……水平信号線、270……出力処理部、280……タイミングジェネレータ、340……遮光膜。
[0001]
BACKGROUND OF THE INVENTION
The present invention provides a solid-state imaging device such as a CMOS type image sensor for detecting and reading out photoelectric charges by providing a photoelectric conversion element, a floating diffusion (FD), and a pixel transistor for each of a plurality of pixels constituting the imaging region section, and The present invention relates to a camera device using the solid-state image sensor.
[0002]
[Prior art]
As a conventional CMOS type solid-state imaging device, those having various pixel configurations are known. For example, a photodiode (PD) that is a photoelectric conversion device that generates charges according to the amount of received light, and a PD of this PD A floating diffusion (FD) for detecting a signal charge, a transfer transistor (transfer gate) for transferring the signal charge of the PD to the FD, an amplifying transistor for detecting an electric potential change of the FD and outputting an electric signal, There is provided a transistor including a reset transistor that resets the potential to the power supply potential and a selection transistor that activates the amplification transistor and connects it to the output signal line.
[0003]
FIG. 5 is a cross-sectional view showing the structure of the periphery of the photodiode of such a conventional CMOS solid-state imaging device.
In this CMOS type solid-state imaging device, P well regions 42 and 44 as element forming regions are formed in an upper layer portion of a semiconductor substrate (N type silicon substrate) 40, and PD 46 and various gate elements are provided in the P well regions 42 and 44. Is formed. In the illustrated example, a PD 46, a transfer gate (MOS transistor) 48, and an FD 50 are formed in the P well region 42, and a MOS transistor 52 in the peripheral circuit portion is formed in the P well region 44.
[0004]
A polysilicon transfer electrode 56 for each gate is formed on the semiconductor substrate 40 via a gate insulating film 54, and multilayer wiring layers 60, 62, 64 are formed on the upper layer via an interlayer insulating film 58. Has been. The wiring film of the upper layer film 64 of this multilayer wiring layer is formed as a light shielding film.
Although omitted in FIG. 5, a contact is provided in the upper layer of the FD 50, and is connected to the gate of the amplification transistor (not shown in FIG. 5) via a multilayer wiring layer.
On the multilayer wiring layer, a color filter 72 and a microlens 74 are arranged via a protective film (SiN) 70.
[0005]
[Problems to be solved by the invention]
As described above, in the CMOS type solid-state imaging device, the pixels are also manufactured using the same CMOS process as that of the peripheral circuit. Therefore, compared to the case of the CCD type solid-state imaging device, the light-shielding film (wiring layer 64) is dropped closer to the PD 46. It is not possible to make a structure in which light is incident only on the PD 46.
Moreover, since there are many metal wiring layers, light is irregularly reflected in each layer. For this reason, as can be seen from FIG. 5, a large amount of light leaks into the FD 50, which hinders proper image detection.
In this case, light leakage may occur particularly in driving that stores signal charges in the FD for a long time, for example, non-destructive reading multiple times or simultaneous shutters in which all the pixels simultaneously transfer signal charges to the FD and read them one row at a time. The image quality is greatly degraded. Even when the signal charge is stored in the FD for a short time, when a high-luminance subject such as the sun enters, the potential of the FD fluctuates significantly during that time, and the signal is not normal.
[0006]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a solid-state imaging device and a camera device capable of effectively shielding FD and improving image quality when each pixel circuit of an imaging pixel unit is formed using a CMOS process. Is to provide.
[0007]
[Means for Solving the Problems]
In order to achieve the above-described object, the present invention provides a solid-state imaging device including an imaging region unit provided with a plurality of pixels and a processing circuit unit that processes an image signal output from the imaging region unit. A photoelectric conversion element that generates a signal charge according to the amount of received light, a floating diffusion unit that detects the amount of signal charge generated by the photoelectric conversion element, and a signal charge generated by the photoelectric conversion element to the floating diffusion unit A transfer transistor for transferring, an amplification transistor for outputting an electric signal corresponding to the potential of the floating diffusion portion, and a reset transistor for resetting a signal charge of the floating diffusion portion, and the imaging region portion and the processing circuit portion Multiple layers of gate electrode films of included transistors And forming gate electrodes of the transfer transistor and the reset transistor by using a gate electrode film on a lower layer side of the gate electrode of the multi-layer structure, and an upper layer of the gate electrode film of the multi-layer structure on the upper surface of the floating diffusion portion A light shielding film that also serves as a contact of the floating diffusion portion is formed using the side gate electrode film, the light shielding film is directly connected to the floating diffusion portion, and a part of the light shielding film extends to the amplification transistor side. It is characterized by being a gate electrode of an amplification transistor .
[0008]
According to the present invention, in the camera device that outputs an image picked up by a solid-state image pickup device, the solid-state image pickup device performs processing of an image pickup area section provided with a plurality of pixels and an image signal output from the image pickup area section. A processing circuit unit, and the pixel includes a photoelectric conversion element that generates a signal charge according to a received light amount, a floating diffusion unit that detects a signal charge amount generated by the photoelectric conversion element, and the photoelectric conversion element A transfer transistor that transfers the signal charge generated by the floating diffusion unit to the floating diffusion unit, an amplification transistor that outputs an electric signal corresponding to the potential of the floating diffusion unit, and a reset transistor that resets the signal charge of the floating diffusion unit. Having the imaging area section and the processing circuit section The gate electrode film of the transistor to be turned has a multi-layer structure, and the gate electrodes of the transfer transistor and the reset transistor are formed using a gate electrode film on the lower layer side of the gate electrode of the multi-layer structure, and is formed on the upper surface of the floating diffusion portion. Using the gate electrode film on the upper layer side of the multi-layered gate electrode film, a light shielding film that also serves as a contact of the floating diffusion portion is formed, and the light shielding film is directly connected to the floating diffusion portion, and the light shielding film Is partially extended to the amplification transistor side to serve as a gate electrode of the amplification transistor .
[0009]
In the solid-state imaging device and camera device of the present invention, the gate electrode films of the transistors included in the imaging region unit and the processing circuit unit have a multi-layer structure, and the gate electrodes of the transfer transistor and the reset transistor are on the lower layer side of the multi-layer gate electrode. Since the gate electrode film on the upper layer side of the gate electrode film having the multi-layer structure is formed on the upper surface of the floating diffusion portion, the light shielding film that also serves as the contact of the floating diffusion portion is formed. When each pixel circuit of the imaging pixel unit is formed using the CMOS process, the floating diffusion unit can be effectively shielded from light, and the image quality of the output layer can be improved.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a solid-state imaging device and a camera device according to the present invention will be described below.
In this embodiment, the gate electrode of each transistor of the CMOS solid-state imaging device has a two-layer structure, the gate electrode film of the transfer transistor or the reset transistor is formed using the lower gate electrode film, and the upper gate electrode film is used. By using this light shielding film as a gate electrode of the amplification transistor by extending this light shielding film to the amplification transistor side, it is possible to effectively shield the FD in a manufacturing process using a conventional CMOS process. The connection between the FD and the amplification transistor can be realized without using a contact or an upper layer wiring.
[0011]
FIG. 1 is a block diagram showing a configuration example of a camera system according to an embodiment of the present invention.
This camera system includes an imaging lens system 101, a solid-state imaging device 102, an analog circuit 103, an A / D converter 104, a camera signal processing circuit 105, a compression / decompression circuit 106, and a storage medium 107.
First, the light ray incident from the imaging lens system 101 forms an image on the two-dimensional pixel array of the solid-state imaging device 102. The solid-state image sensor 102 is an element such as a CMOS image sensor, and has an all-pixel simultaneous shutter function (reset / FD transfer) and a function of sequentially reading out rows from the FD, which are features of the present embodiment.
[0012]
The analog circuit 103 performs processing such as CDS (correlated double sampling) and AGC (auto gain control). The image signal processed by the analog circuit 103 is converted from analog data to digital data by the A / D converter 104 and output to the camera signal processing circuit 105.
The camera signal processing circuit 105 is a circuit that performs signal processing such as color signal processing, gain control processing, and white balance processing for converting the output data of the solid-state imaging device 102 into a video signal.
The compression / decompression circuit 106 is a circuit that compresses or decompresses the image data processed by the camera signal processing circuit 105 and converts the image into a format that can be stored in the storage medium 107. The storage medium 107 is, for example, a memory stick and is an example of a unit that outputs image data, but may be, for example, a display panel or various networks.
[0013]
FIG. 2 is a block diagram illustrating a configuration example of the solid-state imaging device 102 and the analog circuit 103 illustrated in FIG.
As shown in the figure, the solid-state imaging device of this example includes a pixel unit (imaging region unit) 210, a constant current unit 220, a column signal processing unit (column unit) 230, and a vertical (V) selection driving unit on a semiconductor element substrate 200. 240, a horizontal (H) selection unit 250, a horizontal signal line 260, an output processing unit 270, a timing generator (TG) 280, and the like.
The pixel unit 210 has a large number of pixels arranged in a two-dimensional matrix, and a pixel circuit as shown in FIG. 3 is provided for each pixel. The signal of each pixel from the pixel unit 210 is output to the column signal processing unit 230 through a vertical signal line (not shown in FIG. 2) for each pixel column.
In the constant current section 220, a constant current source (not shown in FIG. 2) for supplying a bias current to each pixel is arranged for each pixel column.
The V selection driving unit 240 selects each pixel of the pixel unit 210 one row at a time, and drives and controls the shutter operation and readout operation of each pixel.
[0014]
The column signal processing unit 230 receives the signal of each pixel obtained through the vertical signal line one row at a time, performs predetermined signal processing for each column, and temporarily holds the signal. For example, CDS (removing fixed pattern noise caused by variations in threshold values of pixel transistors) processing, AGC (auto gain control) processing, A / D conversion processing, and the like are appropriately performed.
The H selection unit 250 selects the signals of the column signal processing unit 230 one by one and guides them to the horizontal signal line 260.
The output processing unit 270 performs predetermined processing on the signal from the horizontal signal line 160 and outputs the signal to the outside, and has, for example, a gain control circuit and a color processing circuit. Instead of performing A / D conversion by the column signal processing unit 230, it may be performed by the output processing unit 270.
The timing generator 280 supplies various pulse signals necessary for the operation of each unit based on the reference clock.
[0015]
FIG. 3 is a circuit diagram showing a configuration example of a pixel circuit provided in each pixel of the solid-state imaging device shown in FIG.
In the configuration shown in the figure, a photodiode (PD) 219 and five pixel transistors (Tr) 211, 212, 213, 214, and 215 for transfer, amplification, selection, reset, and discharge are provided in each pixel.
The PD 219 accumulates electrons generated by photoelectric conversion, and transfers the electrons of the PD 219 to the floating diffusion (FD) 216 by turning on the transfer Tr 211. Since the FD 216 has a parasitic capacitance, photoelectrons are stored here.
[0016]
The amplifying Tr 212 has a gate connected to the FD 216 and converts a potential fluctuation of the FD 216 into an electric signal. The selection Tr 213 selects a pixel from which a signal is read out in units of rows. When the selection Tr 213 is turned on, the amplification Tr 212 and the constant current source 218 connected to the vertical signal line 217 outside the pixel form a source follower. Therefore, a voltage interlocked with the voltage of the FD 216 is output to the vertical signal line.
The reset Tr 214 resets the potential of the FD 216 to the wiring of Vdd.
The discharge Tr 215 directly resets the photoelectrons of the PD 219 to the wiring of the power supply Vdd. The wiring of the power supply Vdd is common to all pixels.
[0017]
Further, the wirings 211A, 213A, and 214A of the transfer Tr 211, the selection Tr 213, and the reset Tr 214 extend in the horizontal direction (horizontal = row direction), and simultaneously drive pixels included in the same row. Thereby, it is possible to cope with driving of the focal plane shutter.
Further, the wiring 215A of the discharge Tr 215 extends vertically, but is short-circuited at the upper and lower ends of the pixel portion, and is common to all the pixels.
[0018]
Next, as the PD 219, an embedded PD is used. For example, in the case of a photodiode in a P-well, the buried PD is a p-type region in the vicinity of the interface of the gate oxide film, and an n-type region is formed thereunder. Since the interface is covered with the p + region, dark current generated at the interface can be prevented.
In addition, if the design of the transfer Tr 211 and the PD 219 is appropriate, all the photoelectrons of the PD 219 can be transferred to the FD 216, which is a structure widely used in CCD sensors. For example, it is commercialized under the name HAD (Hole Accumulation Diode).
[0019]
Next, the maximum feature point in the present embodiment will be described.
That is, in this example, the gate wiring layer (electrode film) of each transistor formed by the CMOS process is made into two layers, and in the pixel Tr around the PD 219, the gate electrode film of the lower layer is used as the gate electrode of the transfer Tr 211 and the reset Tr 214. The upper gate electrode film is used as a light shielding film of the FD 216. Further, this light shielding film is extended and used as a gate electrode of the amplification Tr 212 to transmit the potential fluctuation of the FD 216 to the gate of the amplification Tr 212.
Note that at least the material of the upper gate wiring layer used as the light-shielding film needs to have light-shielding properties, and it is necessary to have heat resistance in the CMOS process. Specifically, a material having a high light-shielding property such as a refractory metal silicide such as tungsten silicide or cobalt silicide is used, and the entire upper surface or almost the entire surface of the FD is covered therewith.
The lower gate wiring layer is not particularly limited, and may be a polysilicon film or the like.
[0020]
FIG. 4 is a cross-sectional view showing the manufacturing process of the PD peripheral portion according to the present embodiment.
4A, in the P well region 310 provided in the silicon substrate 300, the p + region 219A and the n region 219B of the PD 219, the FD (n + region) 216, and the drain (n + region) of the reset Tr 214. ) 214C is formed.
On the silicon substrate 300, the gate electrode 211B of the transfer Tr 211 and the gate electrode 214B of the reset Tr 214 are formed via the gate insulating film 320, and the insulating film 330 is formed thereon. Here, the gate electrodes 2 11B, 214B is formed by a lower wiring layer of the two-layer gate interconnection layer described above.
[0021]
Next, in FIG. 4B, the gate insulating film 320 over the FD 216 is removed by etching or the like to form a contact opening 320A, and the upper surface region of the FD 216 is exposed.
Next, in FIG. 4C, a light shielding film 340 is formed over the FD 216. The light shielding film 340 is connected to the FD 216 through the opening 320A, and the peripheral part is formed in a state where it rides on the gate electrode 211 B of the transfer Tr 211 and the gate electrode 214 B of the reset Tr 214 via the insulating film 330. And formed so as to cover the FD 216.
By these, the light shielding film 340 can be formed in the area | region which FD216 adjoined, and can shield light effectively.
As a result, light illegally incident on the FD 216 after the reset can be prevented to the maximum even though it is a CMOS sensor.
Although not shown in the drawing, the second-layer gate wiring (light-shielding film) 340 connected to the FD 216 can be extended to the amplification Tr 212 side to be a gate electrode of the amplification Tr 212.
Further, if the gate electrode 211B of the transfer Tr 211 and the gate electrode 214B of the reset Tr 214 are the same material having high light shielding properties as the light shielding film 340, the light shielding effect is further enhanced, which is more preferable.
[0022]
In the above example, the gate wiring layer is made into two layers, but it may have a multilayer wiring layer. That is, in this example, “two layers” means at least two layers of a lower electrode film used for the gate electrodes of the transfer transistor and the reset transistor and an upper electrode film used for shielding and connecting the FD, and other wirings. The configuration of the layer (electrode film) is not particularly limited.
In the above description, the electrode film serving as a light shielding film for shielding the FD is formed as the gate electrode by extending to the amplification transistor side. However, such a wiring structure is not necessarily used. Alternatively, a contact plug or the like may be used for connection, and the connection may be appropriately selected based on the convenience of other element arrangements.
In addition, the element configuration of the solid-state imaging device and the configuration of the pixel circuit are not limited to the above-described examples, and can be widely applied to various forms.
Furthermore, although the above-described example is configured as a camera device, it is needless to say that the present invention can be configured as a single solid-state imaging device.
[0023]
【The invention's effect】
As described above, in the solid-state imaging device and camera device of the present invention, the gate electrode films of the transistors included in the imaging region unit and the processing circuit unit have a multi-layer structure, and the gate electrodes of the transfer transistor and the reset transistor have a multi-layer structure. Formed by using the gate electrode film on the lower layer side of the gate electrode, and using the gate electrode film on the upper layer side of the gate electrode film of the multi-layer structure on the upper surface of the floating diffusion portion, light shielding that also serves as a contact of the floating diffusion portion Since the film is formed , when each pixel circuit of the imaging pixel unit is formed using the CMOS process, the floating diffusion unit can be effectively shielded from light, and the image quality of the output image can be improved.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration example of a camera system according to an embodiment of the present invention.
2 is a block diagram illustrating a configuration example of a solid-state imaging device and an analog circuit of the camera system illustrated in FIG.
3 is a circuit diagram illustrating a configuration example of a pixel circuit provided in each pixel of the solid-state imaging device illustrated in FIG. 2;
4 is a cross-sectional view showing a manufacturing process of a PD peripheral portion of the solid-state imaging device shown in FIG. 2;
FIG. 5 is a cross-sectional view showing the structure of a conventional CMOS solid-state image sensor.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 101 ... Imaging lens system, 102 ... Solid-state image sensor, 103 ... Analog circuit, 104 ... A / D converter, 105 ... Camera signal processing circuit, 106 ... Compression / decompression circuit, 107 ... Storage medium, 200 ...... Semiconductor element substrate, 210 ...... Pixel part, 211 ...... Transfer Tr, 212 ...... Amplification Tr, 213 ...... Selection Tr, 214 ...... Reset Tr, 215 ...... Discharge Tr, 216 ...... FD, 219 ...... PD, 220 ... constant current section, 230 ... column signal processing section, 240 ... vertical (V) selection drive means, 250 ... horizontal (H) selection means, 260 ... horizontal signal line, 270 ... output processing Part, 280... Timing generator, 340.

Claims (4)

複数の画素を設けた撮像領域部と、前記撮像領域部から出力される画像信号の処理を行う処理回路部とを有する固体撮像素子において、
前記画素は、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷量を検出するフローティングディフュージョン部と、前記光電変換素子によって生成された信号電荷を前記フローティングディフュージョン部に転送する転送トランジスタと、前記フローティングディフュージョン部の電位に対応した電気信号を出力する増幅トランジスタと、前記フローティングディフュージョン部の信号電荷をリセットするリセットトランジスタとを有し、
前記撮像領域部及び処理回路部に含まれるトランジスタのゲート電極膜を複数層構造とし、前記転送トランジスタ及びリセットトランジスタのゲート電極を前記複数層構造のゲート電極の下層側のゲート電極膜を用いて形成し、
前記フローティングディフュージョン部の上面に前記複数層構造のゲート電極膜の上層側のゲート電極膜を用いて、前記フローティングディフュージョン部のコンタクトを兼ねた遮光膜を形成し、
前記遮光膜を前記フローティングディフュージョン部に直接接続させ、
前記遮光膜の一部を前記増幅トランジスタ側に延在させ、増幅トランジスタのゲート電極となっている
体撮像素子。
In a solid-state imaging device having an imaging region unit provided with a plurality of pixels, and a processing circuit unit that processes an image signal output from the imaging region unit,
The pixel includes a photoelectric conversion element that generates a signal charge according to a received light amount, a floating diffusion unit that detects a signal charge amount generated by the photoelectric conversion element, and a signal charge generated by the photoelectric conversion element. A transfer transistor that transfers to the floating diffusion portion, an amplification transistor that outputs an electrical signal corresponding to the potential of the floating diffusion portion, and a reset transistor that resets the signal charge of the floating diffusion portion,
A gate electrode film of a transistor included in the imaging region portion and the processing circuit portion has a multi-layer structure, and gate electrodes of the transfer transistor and the reset transistor are formed using a gate electrode film on a lower layer side of the multi-layer gate electrode. And
Using the gate electrode film on the upper layer side of the gate electrode film of the multi-layer structure on the upper surface of the floating diffusion part, forming a light shielding film that also serves as a contact of the floating diffusion part ,
Directly connecting the light-shielding film to the floating diffusion portion;
A part of the light shielding film extends to the amplification transistor side, and serves as a gate electrode of the amplification transistor
Solid-state imaging device.
前記遮光膜が高融点金属シリサイドで形成されている
求項1記載の固体撮像素子。
The light shielding film is formed of a refractory metal silicide.
Solid-state image pickup element Motomeko 1 wherein.
固体撮像素子によって撮像した映像を出力するカメラ装置において、
前記固体撮像素子は、複数の画素を設けた撮像領域部と、前記撮像領域部から出力される画像信号の処理を行う処理回路部とを有し、
前記画素は、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷量を検出するフローティングディフュージョン部と、前記光電変換素子によって生成された信号電荷を前記フローティングディフュージョン部に転送する転送トランジスタと、前記フローティングディフュージョン部の電位に対応した電気信号を出力する増幅トランジスタと、前記フローティングディフュージョン部の信号電荷をリセットするリセットトランジスタとを有し、
前記撮像領域部及び処理回路部に含まれるトランジスタのゲート電極膜を複数層構造とし、前記転送トランジスタ及びリセットトランジスタのゲート電極を前記複数層構造のゲート電極の下層側のゲート電極膜を用いて形成し、
前記フローティングディフュージョン部の上面に前記複数層構造のゲート電極膜の上層側のゲート電極膜を用いて、前記フローティングディフュージョン部のコンタクトを兼ねた遮光膜を形成し、
前記遮光膜を前記フローティングディフュージョン部に直接接続させ、
前記遮光膜の一部を前記増幅トランジスタ側に延在させ、増幅トランジスタのゲート電極となっている
カメラ装置
In a camera device that outputs an image captured by a solid-state image sensor,
The solid-state imaging device includes an imaging region unit provided with a plurality of pixels, and a processing circuit unit that processes an image signal output from the imaging region unit,
The pixel includes a photoelectric conversion element that generates a signal charge according to a received light amount, a floating diffusion unit that detects a signal charge amount generated by the photoelectric conversion element, and a signal charge generated by the photoelectric conversion element. A transfer transistor that transfers to the floating diffusion portion, an amplification transistor that outputs an electrical signal corresponding to the potential of the floating diffusion portion, and a reset transistor that resets the signal charge of the floating diffusion portion,
A gate electrode film of a transistor included in the imaging region portion and the processing circuit portion has a multi-layer structure, and gate electrodes of the transfer transistor and the reset transistor are formed using a gate electrode film on a lower layer side of the multi-layer gate electrode. And
Using the gate electrode film on the upper layer side of the gate electrode film of the multi-layer structure on the upper surface of the floating diffusion part, forming a light shielding film that also serves as a contact of the floating diffusion part,
Directly connecting the light-shielding film to the floating diffusion portion;
A part of the light shielding film extends to the amplification transistor side, and serves as a gate electrode of the amplification transistor
Camera device .
前記遮光膜が高融点金属シリサイドで形成されている
求項記載のカメラ装置
The light shielding film is formed of a refractory metal silicide.
Motomeko 3 camera device as claimed.
JP2002302910A 2002-10-17 2002-10-17 Solid-state imaging device and camera device Expired - Lifetime JP4470364B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002302910A JP4470364B2 (en) 2002-10-17 2002-10-17 Solid-state imaging device and camera device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002302910A JP4470364B2 (en) 2002-10-17 2002-10-17 Solid-state imaging device and camera device

Publications (2)

Publication Number Publication Date
JP2004140152A JP2004140152A (en) 2004-05-13
JP4470364B2 true JP4470364B2 (en) 2010-06-02

Family

ID=32450849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002302910A Expired - Lifetime JP4470364B2 (en) 2002-10-17 2002-10-17 Solid-state imaging device and camera device

Country Status (1)

Country Link
JP (1) JP4470364B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4569169B2 (en) * 2004-05-24 2010-10-27 ソニー株式会社 Solid-state imaging device and manufacturing method thereof
JP4643249B2 (en) * 2004-12-22 2011-03-02 株式会社東芝 Solid-state imaging device
JP4951212B2 (en) * 2005-05-09 2012-06-13 ペンタックスリコーイメージング株式会社 Image sensor
KR100657142B1 (en) * 2005-06-03 2006-12-13 매그나칩 반도체 유한회사 contact structure for pixel shrinking and method for manufacturing the same
JP4785433B2 (en) * 2005-06-10 2011-10-05 キヤノン株式会社 Solid-state imaging device
JP4844305B2 (en) * 2005-09-12 2011-12-28 日本ビクター株式会社 Imaging device
US7629661B2 (en) * 2006-02-10 2009-12-08 Noble Peak Vision Corp. Semiconductor devices with photoresponsive components and metal silicide light blocking structures
KR100870821B1 (en) * 2007-06-29 2008-11-27 매그나칩 반도체 유한회사 Backside illuminated image sensor
JP5406537B2 (en) 2009-01-13 2014-02-05 キヤノン株式会社 Photoelectric conversion device, imaging system, and method of manufacturing photoelectric conversion device
KR101776955B1 (en) 2009-02-10 2017-09-08 소니 주식회사 Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP5476745B2 (en) 2009-03-05 2014-04-23 ソニー株式会社 SOLID-STATE IMAGING DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP5585232B2 (en) 2010-06-18 2014-09-10 ソニー株式会社 Solid-state imaging device, electronic equipment
JP2012033583A (en) 2010-07-29 2012-02-16 Sony Corp Solid-state imaging device, method for manufacturing the same, and imaging apparatus
CN107833896A (en) * 2016-09-15 2018-03-23 精工爱普生株式会社 Solid camera head and electronic equipment

Also Published As

Publication number Publication date
JP2004140152A (en) 2004-05-13

Similar Documents

Publication Publication Date Title
US7307300B2 (en) Solid-state image pick-up device and imaging system using the same
US8810703B2 (en) Solid-state image pickup device, driving method of solid-state image pickup device, and electronic device
US8169520B2 (en) Solid-state imaging apparatus and camera
US7456453B2 (en) Solid-state image sensing device
KR101163624B1 (en) Solid-state imager device, drive method of solid-state imager device and camera apparatus
US8222682B2 (en) Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus
US7592644B2 (en) X-Y address type solid state image pickup device and method of producing the same
EP2226844B1 (en) Solid-state imaging device, method for fabricating a solid-state imaging device, and electronic apparatus
JP5651976B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic device
US7541628B2 (en) Image sensors including active pixel sensor arrays
JP2005236013A5 (en)
US11812170B2 (en) Solid-state imaging element and electronic device
JP4470364B2 (en) Solid-state imaging device and camera device
JP4929981B2 (en) Solid-state image sensor
JP2008177593A (en) Solid-state image sensor and camera
JP2018050028A (en) Solid state image pickup device and electronic apparatus
JP2009026892A (en) Solid-state imaging element
US20240038792A1 (en) Stacked image sensors
JP2001085661A (en) Solid-state imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090715

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091006

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3