JP4470181B2 - レイアウト検証方法及びレイアウト検証装置 - Google Patents
レイアウト検証方法及びレイアウト検証装置 Download PDFInfo
- Publication number
- JP4470181B2 JP4470181B2 JP2006203052A JP2006203052A JP4470181B2 JP 4470181 B2 JP4470181 B2 JP 4470181B2 JP 2006203052 A JP2006203052 A JP 2006203052A JP 2006203052 A JP2006203052 A JP 2006203052A JP 4470181 B2 JP4470181 B2 JP 4470181B2
- Authority
- JP
- Japan
- Prior art keywords
- netlist
- net list
- circuit
- memory array
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
明示的に記述しない限り、電源とはチップ外から供給される定電圧源(外部電源)の他、接地電源(アース又はグラウンド)、及びチップ内部で外部電源を降圧又は昇圧して発生される定電圧源(内部電源)を総称するものとする。また同様に、これらの電源に関する配線パターン、レイアウトパターン、あるいは記号も総称して電源配線、電源パターン、VDDとする。
電圧変動とは電圧降下、グラウンドバウンス(接地電源線の浮き沈み)及び電源ノイズなど、チップ内動作電流による電源電圧変動を総称するものとする。
ネットリストとは回路接続情報を記述したデータである。素子の接続情報を記述した素子記述文水準のネットリストでは回路シミュレーションプログラム「SPICE」の入力データ(SPICEネットリストと言う)が業界標準となっている。後述のリニアソルバ入力データや抽出ネットリストは、必ずしもSPICEネットリストではないが回路接続部分の概念は大差無い。SPICEネットリストはレイアウト検証のLVS(後述)の参考回路入力データとしても多用されている。
レイアウトデータでは、CALMA社のレイアウト編集装置である「GDS−2」のインタフェースファイルであるストリームファイルが業界標準である。レイアウトデータはセル(ストリームファイルではストラクチャと言う)と基本図形(矩形、多角形、巾付き線など)からなる。
テキストは基本図形の一種である。これは、文字列、文字列の高さ、原点座標(テキスト座標と略)、角度、層、字体等を含む。本発明では、文字列とテキスト座標を使用する。例を図9に示す。このテキストと似たものにプロパティがある。これは、セルインスタンスや基本図形に付属する文字情報と理解しておけばよい。
レイアウトデータを図形処理し、配線の寄生素子を含めてネットリストを作成する方法及びそのプログラムをLPE(Layout Paramer Extraction)と言う。このようにレイアウトデータからネットリストを作成することを、ネットリストを抽出すると言う。以後、単に抽出プログラムまたはLPEと略す。ここで寄生素子は、主として寄生抵抗、寄生容量であり、稀にインダクタンスを含むことがある。市販の抽出プログラムとしてはSYNOPSYS社の「STAR−RC」がある。なお、LPEと次のLVSは代表的なレイアウト検証装置であるCADENCE社の「DRACULA」における機能またはサブシステムの名称である。
レイアウト検証のうち回路接続の正当性検証は、LPEにより作成したネットリストと、回路ネットリストとを比較照合することにより行われる。この方法及びプログラムをLVS(Layout Versus Schematic)と言う。近年レイアウトデータと、階層状態のネットリストとを検証する階層型LVSが主流になっている。階層型LVSではレイアウトデータとネットリストの階層構造を対応させる必要がある。
回路シミュレーションには、直流解析検証、交流解析検証、過渡解析検証がある。本発明の範囲では、過渡解析検証が該当する。過渡解析検証ではネットリストと外部信号波形を入力し内部節点や出力端子における電位、電流の時間変化を計算し表示する。リニアソルバとは線形回路網専用の回路シミュレーションプログラムのことで線形回路シミュレータとも言う。通常の回路シミュレーションプログラム(非線形回路シミュレータとも言う)に比べて、使用メモリ量は1/2以下、計算速度は10〜100倍高速である。なお、リニアソルバでは業界標準は存在しない。
LPEによりレイアウトデータから抽出、作成したネットリストである。業界では、いくつかの書式があるが、代表は「DSPF」である。「DSPF」は、SPICEネットリストにレイアウト関連情報等を付加した形となっている。この抽出ネットリストから電源接続部分と、これ以外の通常の回路素子接続部分、その他、付加情報を容易に分離可能である。抽出ネットリストでは通常、レイアウトの各配線パターンを台形または矩形分割した際の分割線がネットリストの節点に該当する。従って、この座標が節点座標となり付加情報として格納されている。
回路ネットリストをシミュレーションし、得られた電源ネットリストの節点に接続するMOSトランジスタのソース電流波形データである。電流波形データはリニアソルバにも入力され、この場合には書式変換することもある。電流波形データとしては、電流源名とその電流源の電流波形を表している。電流値は電源に接続しているMOSトランジスタのソース電流あるいは、これらを加算したものである。なお、MOSトランジスタはソースとドレインが対称であるので、電源に接続する側をソースとして扱うことにする。例を図10の(A)に示す。データとしては電流源名IMAと、時刻とその時刻における電流値をテーブル形式として表す。この符号及び電流源IMAの電流変化を右側に示している。
電源ネットリストに電流源を付加する場合、電流源を接続する節点名と電流源名の対応を示すデータである。例を図10の(B)に示す。電流源は電源ネットリスト中の節点と、該当する電源間に挿入し、方向は接地電源では節点へ流入する方向を正とし、非接地電源(外部電源、内部電源)では節点から流出する方向を正とする。なお、電流源の一方の端子は固定電圧源であればよい。
レイアウトデータ101に基づいてLPEを実行し、ネットリストを抽出する。図12(A)に抽出されたネットリストから作成した回路図を示す。ここで、MA、MB、MC、MDはMOSトランジスタのインスタンス名、CAはキャパシタのインスタンス名、R1〜R6は電源ネットリストにおける(寄生)抵抗のインスタンス名、N1〜N4は電源ネットリストにおける節点名である。(10,20)等は電源ネットリストにおける各節点の座標値である。
抽出ネットリストから回路ネットリストと電源ネットリストを分離し、電源ネットリスト104を作成する。
回路ネットリストを入力し回路シミュレーションにより電流計算を実行する。各MOSトランジスタのソース電流を計算し、この電流波形を時間変化する電流源として電流波形データ106を作成する。図12(B)に回路シミュレーション用の回路図として示す。図12(B)の電圧源VMA、VMB、VMC、VMDは電流測定のためのダミー電源であり、電圧0ボルトである。回路シミュレーションにおいては電流測定のための素子が必要であることからダミーとして挿入するものである。電流測定のために微小抵抗を挿入する方法もある。ここではダミー電圧源VMA、VMB、VMC、VMDを挿入し、電流を計算させるものとする。
抽出ネットリストから分離した電源ネットリスト104の節点に電流波形データ106の電流源を付加し、電流源付加データ108を作成する。ネットリスト抽出102において、電源ネットリストの各節点に接続するMOSトランジスタは判明している。さらに電流計算105で各MOSトランジスタに流れる電流値が計算され、電流波形データ106が得られている。この両者は1対1に対応しているので、節点に電流波形データ106を付加すれば電流源付加データ108が作成できる。図12(C)に電源ネットリストに電流源を付加した回路図として示す。この他にも電源ネットリストを書き換えて電流源を素子(インスタンス)として追加記述する方法もある。
図11(A)のフローで作成した電源ネットリスト104、電流波形データ106、電流源付加データ108を入力してリニアソルバにより電源各節点の電圧変動波形を得る。
得られた電源ネットリスト各節点の電圧変動状態をモニタに画像表示する。
前記中央処理装置を用いて、前記ネットリスト抽出手段が、前記半導体チップのネットリストを周辺回路ネットリストとメモリアレイネットリストに分け、前記メモリアレイネットリストは、1バンク分作成され、バンク内の選択されたマット、行デコーダ、列デコーダを構成するトランジスタを含む簡略化モデルから作成され、前記電流波形データ計算手段が、前記周辺回路ネットリスト及びメモリアレイネットリストを回路シミュレーションすることで電流波形を算出することを特徴とする。
レイアウトデータ11に基づいて、LPEによりネットリスト抽出12を実行する。ここでは、周辺回路では全ネットリストを抽出する。メモリアレイ部では、最低限、電源ネットリストを抽出する必要がある。なお、縮小したネットリスト(つまり、ネットリストC)作成方法としては、これらの部分回路は小さくネットリスト行数としては多くないことから直接作成することも可能である。しかし本発明においては、レイアウトデータから抽出する方法により作成するものとする。この場合、メモリアレイ部ではネットリストC作成用の選択されたセルインスタンスでは全層、非選択の部分では電源配線を形成する層が必要となる。例えば、メモリアレイ部ではネットリストCを作成する該当部分に矩形パターンを配置し、図形処理を実行し、非該当部分以外のMOSトランジスタを形成する層を除外することで得られる。
抽出したネットリストを分離し、回路ネットリスト、電源ネットリスト14、節点座標データ15を取り出す。ここで、回路ネットリストとしては周辺回路のネットリストB、メモリアレイは選択された部分回路のみの簡略、縮小したネットリストCとなる。図4に示すようにチップ全体の回路ネットリストAは、周辺回路のネットリストB、メモリアレイ部を簡略化したネットリストCから構成される。電源ネットリスト14、節点座標データ15は周辺回路用とメモリアレイ用とが一体化されて出力される。以下の説明においては周辺回路用には(P)、メモリアレイ用には(M)のサフィックスにより区別する。
周辺回路のネットリストBを入力し、周辺回路の回路シミュレーションを実行する。電源に接続されたMOSトランジスタのソース電流波形を算出し、電流波形データ(P)17として出力する。ここでは複数のMOSトランジスタのソース電流波形を加算して周辺回路の部分回路単位としてもよい。
周辺回路の電源ネットリストに電流源を付加する。具体的には、抽出ネットリストから得られた節点座標データ15に、電流波形データ(P)17を付加し、電流源付加データ(P)19を作成する。
メモリアレイを簡略化したネットリストCを入力して回路シミュレーションを実行する。電源に接続されたMOSトランジスタのソース電流を計算する。この電流はバンク構成要素である部分回路ごとにまとめて、電流波形データ(M)23として出力する。バンクを構成するマット、行デコーダ、列デコーダごとの電流波形データとする。そのためマットにおいては、セルマトリックス、センス増幅回路、下位行デコーダ、下位列デコーダの電流波形を加算して1つの電流波形データとする。
レイアウトデータ11に基づいて、バンク内に電流波形データ(M)23に対応したテキストを図2に示すように配置する。この場合、テキストをバンク構成要素であるセル上(インスタンス上配置)、又はバンク構成要素であるセル内(定義内配置)に配置する。バンクはマット、行デコーダ、列デコーダから構成されている。マットは、行デコーダによりその一行が選択され、動作するマットと、選択されないで動作しないマットがある。そのためマットに配置されるテキストはセル上配置とする。セル上配置とすることで動作するマットは自由に選択指定することができる。図2(A)には、電源変動が最も厳しいと考えられる端部のマットが選択動作するとした配置例を示している。
レイアウトデータを階層展開しフラット構造とする。
フラット構造に階層展開されたレイアウトデータのテキスト文字列と座標より電流源座標データ27を作成する。この状態でバンク内のテキストは最上位セル直下に、バンクセル分だけ反復して配置されるので、各テキスト座標と文字列を得て(先頭文字を変更するなど)書式変換すれば電流源座標データが得られる。電流源座標データ27は、電流源名とその座標を記したデータである。図6(B)に例を示す。以上の処理により、セルに電流源名を示すテキストを配置し、この文字列と座標から電流源座標データを作成したことになる。つまりテキスト文字列は電流源名、テキスト座標が電流源配置位置を示す。
前処理及び周辺回路用フローで出力した節点座標データ15と、電流源座標データ27を入力し、電流源付加データ(M)29として出力する。図3(A)に節点と電流源の対応データ、図3(B)に回路図を示す。節点座標データと、電流源座標データを図6(A)、(B)に示す。電流源座標データ中の座標と節点座標データの座標を照合し電流源近傍の節点を検出する。電流源を近傍の電源ネットリストの節点へ付加し、電流源付加データを作成する。
いままでのフローで作成した電源ネットリスト14、電流波形データ(P)17、電流源付加データ(P)19、電流波形データ(M)23、電流源付加データ(M)29を入力してリニアソルバを実行し、電源ネットリストの各節点の電圧変動を算出する。
電圧変動波形を表示する。ここではモニタに画像表示してもよく、プリントとして印刷出力することもできる。電源電圧の変動量により、色別に表示させ変動量が大きい箇所や、エレクトロマイグレーションに問題箇所を区別することができる。
12、102 ネットリスト抽出(LPE)
13、103 ネットリスト分離
14、104 電源ネットリスト
15 節点座標データ
16 周辺回路電流計算
17、23、106 電流波形データ
18 周辺回路電流源付加
19、29、108 電流源付加データ
21 ネットリストC
22 メモリアレイ電流計算
24 メモリアレイテキスト付加
25 レイアウトデータ階層展開
26 テキスト抽出
27 電流源座標データ
28 メモリアレイ電流源付加
30、109 電圧変動算出
31、110 電圧変動表示
105 電流計算
107 電流源付加
IMT 電流源
N101、N102、N103 節点
IX2、IX3、IX5、IMA、IMB、IMC、IVMA、IVMB、IVMC、IVMD 電流源
XA0、XA1 部分回路インスタンス名
MP0、MN0 MOSトランジスタ
N1、N2、N3、N4 節点
MA、MB、MC、MD MOSトランジスタ
CA キャパシタ
R1、R2、R3、R4、R5、R6 抵抗
VMA、VMB、VMC、VMD 電流測定用のダミー電圧源
S センス増幅回路
R 行デコーダ
X 下位行デコーダ
Y スイッチング回路と下位列デコーダ
B+、B− ビット線
UW 上位ワード線
W ワード線
Claims (8)
- 中央処理装置を使った複数のバンクを有する半導体メモリのレイアウト検証方法であって、前記中央処理装置を用いて、
ネットリスト抽出手段が、半導体チップのネットリストを周辺回路ネットリストとメモリアレイネットリストに分け、前記メモリアレイネットリストはメモリアレイをバンク単位とし、前記バンク内で選択活性化された回路のみを対象とした簡略化モデルから作成され、
電流波形データ計算手段が、前記周辺回路ネットリスト及びメモリアレイネットリストを回路シミュレーションすることで電流波形を算出することを特徴とするレイアウト検証方法。 - 中央処理装置を使った複数のバンクを有する半導体メモリのレイアウト検証方法であって、前記中央処理装置を用いて、
ネットリスト抽出手段が、半導体チップのネットリストを周辺回路ネットリストとメモリアレイネットリストに分け、前記メモリアレイネットリストは、1バンク分作成され、バンク内の選択されたマット、行デコーダ、列デコーダを構成するトランジスタを含む簡略化モデルから作成され、
電流波形データ計算手段が、前記周辺回路ネットリスト及びメモリアレイネットリストを回路シミュレーションすることで電流波形を算出することを特徴とするレイアウト検証方法。 - 選択されたマットのネットリストは、メモリセル行を選択する下位行デコーダと、選択されたメモリセル行に接続されたセンス増幅回路と、前記センス増幅回路を選択する下位列デコーダから構成されることを特徴とする請求項2に記載のレイアウト検証方法。
- 前記選択されたマットのネットリストにより算出されたそれぞれの電流波形は加算され、1マットに対して1つの電流波形として纏められることを特徴とする請求項3に記載のレイアウト検証方法。
- 行デコーダのネットリストは、選択された行デコーダのトランジスタを含み、非選択の行デコーダのトランジスタは省略されることを特徴とする請求項2に記載のレイアウト検証方法。
- 列デコーダのネットリストは、選択された列デコーダのトランジスタを含み、非選択の列デコーダのトランジスタは省略されることを特徴とする請求項2に記載のレイアウト検証方法。
- 電流源付加手段が、前記電流波形を電源ネットリストの節点に配置し、電圧変動計算手段が、前記電流波形が配置された電源ネットリストを用いて、電源電圧変動を算出することを特徴とする請求項2に記載のレイアウト検証方法。
- 中央処理装置と、レイアウトデータを図形処理し、半導体チップのネットリストを作成するネットリスト抽出手段と、前記ネットリストから電流波形を計算する電流波形データ計算手段と、電源ネットリストの節点に前記電流波形を電流源として付加する電流源付加手段と、前記電流源が付加された電源ネットリストを用いて、電源変動を計算する電圧変動計算手段と、計算された電源変動値の出力画像を設定するための電圧変動画像表示手段と、を備え、
前記中央処理装置を用いて、前記ネットリスト抽出手段が、前記半導体チップのネットリストを周辺回路ネットリストとメモリアレイネットリストに分け、
前記メモリアレイネットリストは、1バンク分作成され、バンク内の選択されたマット、行デコーダ、列デコーダを構成するトランジスタを含む簡略化モデルから作成され、前記電流波形データ計算手段が、前記周辺回路ネットリスト及びメモリアレイネットリストを回路シミュレーションすることで電流波形を算出することを特徴とするレイアウト検証装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006203052A JP4470181B2 (ja) | 2006-07-26 | 2006-07-26 | レイアウト検証方法及びレイアウト検証装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006203052A JP4470181B2 (ja) | 2006-07-26 | 2006-07-26 | レイアウト検証方法及びレイアウト検証装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008033404A JP2008033404A (ja) | 2008-02-14 |
JP4470181B2 true JP4470181B2 (ja) | 2010-06-02 |
Family
ID=39122799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006203052A Expired - Fee Related JP4470181B2 (ja) | 2006-07-26 | 2006-07-26 | レイアウト検証方法及びレイアウト検証装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4470181B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9489477B2 (en) | 2008-09-24 | 2016-11-08 | Synopsys, Inc. | Method and apparatus for word-level netlist reduction and verification using same |
US8104000B2 (en) * | 2008-10-27 | 2012-01-24 | Synopsys, Inc. | Method and apparatus for memory abstraction and for word level net list reduction and verification using same |
US8001498B2 (en) * | 2008-10-27 | 2011-08-16 | Synopsys, Inc. | Method and apparatus for memory abstraction and verification using same |
CN114186528B (zh) * | 2021-12-06 | 2024-06-07 | 成都华大九天科技有限公司 | 一种大规模阵列电路的IRDrop模拟方法 |
CN117972910B (zh) * | 2024-03-29 | 2024-06-21 | 湖南大学 | 一种多轴智能底盘的转向系统协同设计方法 |
-
2006
- 2006-07-26 JP JP2006203052A patent/JP4470181B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008033404A (ja) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10169515B2 (en) | Layout modification method and system | |
JP4470181B2 (ja) | レイアウト検証方法及びレイアウト検証装置 | |
US9245073B2 (en) | Pattern density-dependent mismatch modeling flow | |
US11366951B2 (en) | Method for evaluating failure-in-time | |
US20190243940A1 (en) | Method and system for pin layout | |
CN109145349A (zh) | 设计集成电路的计算机实现的方法和计算系统 | |
EP3051448A1 (en) | Methods for distributing power in layout of ic | |
US9508414B2 (en) | Memory cell supply voltage reduction prior to write cycle | |
US9298875B2 (en) | Semiconductor circuit design method, memory compiler and computer program product | |
CN111950217B (zh) | Sram型fpga故障检测中关键帧地址范围定位方法 | |
Jidin et al. | Generation of new low-complexity march algorithms for optimum faults detection in SRAM | |
JP3862882B2 (ja) | 回路データ縮約方法及び回路シミュレーション方法 | |
US11334698B2 (en) | Cell-aware defect characterization by considering inter-cell timing | |
JP2008287666A (ja) | 回路動作検証装置、半導体集積回路の製造方法、回路動作検証方法、制御プログラムおよび可読記録媒体 | |
JP4390728B2 (ja) | ネットリスト生成装置 | |
CN100367285C (zh) | 一种基于静态随机存储器的快速仿真器及方法 | |
US6965853B2 (en) | Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements | |
Al-Ars et al. | Defect oriented testing of the strap problem under process variations in DRAMs | |
US7689953B1 (en) | Method and apparatus for determining cell-based timing elements from a transistor-level design | |
Wang et al. | SPICE circuit reduction for speeding up simulation and verification | |
Son et al. | Modeling and verification of 3-dimensional resistive storage class memory with high speed circuits for core operation | |
US11080450B1 (en) | Calculating inductance based on a netlist | |
US20230274074A1 (en) | Generation of layout including power delivery network | |
JP2008165310A (ja) | 多変数モデル解析システム、方法、プログラム、およびプログラム媒体 | |
US20150178430A1 (en) | Timing delay characterization method, memory compiler and computer program product |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |