JP4466089B2 - Power factor correction circuit - Google Patents

Power factor correction circuit Download PDF

Info

Publication number
JP4466089B2
JP4466089B2 JP2004021937A JP2004021937A JP4466089B2 JP 4466089 B2 JP4466089 B2 JP 4466089B2 JP 2004021937 A JP2004021937 A JP 2004021937A JP 2004021937 A JP2004021937 A JP 2004021937A JP 4466089 B2 JP4466089 B2 JP 4466089B2
Authority
JP
Japan
Prior art keywords
voltage
means
power factor
current
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004021937A
Other languages
Japanese (ja)
Other versions
JP2005218224A (en
Inventor
浩一 森田
Original Assignee
サンケン電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンケン電気株式会社 filed Critical サンケン電気株式会社
Priority to JP2004021937A priority Critical patent/JP4466089B2/en
Publication of JP2005218224A publication Critical patent/JP2005218224A/en
Application granted granted Critical
Publication of JP4466089B2 publication Critical patent/JP4466089B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/10Efficient use of energy
    • Y02P80/11Efficient use of energy of electric energy
    • Y02P80/112Power supplies with power electronics for efficient use of energy, e.g. power factor correction [PFC] or resonant converters

Description

本発明は、簡単で安価な力率改善回路に関し、特にその制御回路を構成する技術に関する。 The present invention relates to a simple and inexpensive power factor correction circuit, particularly to a technique of constituting the control circuit.

図8に従来の力率改善回路の構成図を示す(特許文献1)。 It shows a block diagram of a conventional power factor correction circuit in FIG. 8 (Patent Document 1). 図8に示す力率改善回路において、交流電源Vacの交流電圧を整流する全波整流回路Bの出力両端P1及びP2には、昇圧リアクトルL1とMOSFET等からなるスイッチQ1と電流検出抵抗Rshからなる直列回路が接続されている。 In power factor correction circuit shown in FIG. 8, the output ends P1 and P2 of the full-wave rectifier circuit B for rectifying an AC voltage of the AC power source Vac, a switch Q1 and the current detecting resistor Rsh consisting boost reactor L1 and MOSFET etc. series circuits are connected. スイッチQ1の両端(ドレイン−ソース間)には、ダイオードDoと平滑コンデンサCoとからなる直列回路が接続され、平滑コンデンサCoの両端には、負荷Roが接続されている。 Across switch Q1 - The (drain-source), the series circuit is connected comprising a diode Do and a smoothing capacitor Co, to both ends of the smoothing capacitor Co, the load Ro is connected. ダイオードDoと平滑コンデンサCoとで整流平滑回路を構成している。 Constitute a rectifier smoothing circuit with a diode Do and a smoothing capacitor Co. スイッチQ1は、制御回路10のPWM制御によりオン/オフするようになっている。 Switch Q1 is turned on / off by the PWM control of the control circuit 10.

電流検出抵抗Rshは、全波整流回路Bの負極側出力端P2とスイッチQ1の一端及び平滑コンデンサCoの一端との間に接続され、全波整流回路Bに流れる入力電流を検出する。 Current detecting resistor Rsh is connected between one end of the one end and the smoothing capacitor Co of the negative-side output terminal P2 and the switch Q1 of the full-wave rectifier circuit B, and detects an input current flowing through the full-wave rectifier circuit B.

制御回路10は、出力電圧検出オペアンプ11、乗算器120、電流検出オペアンプ130、パルス幅変調器140を有して構成される。 The control circuit 10 is configured to have an output voltage detection operational amplifier 11, a multiplier 120, a current detecting operational amplifier 130, a pulse width modulator 140.

出力電圧検出オペアンプ11は、平滑コンデンサCoの電圧と所定の基準電圧Vrefとの誤差を増幅し、誤差電圧を生成して乗算器120に出力する。 Output voltage detection operational amplifier 11 amplifies the error between the voltage and a predetermined reference voltage Vref of the smoothing capacitor Co, and outputs to the multiplier 120 to generate an error voltage. 乗算器120は、出力電圧検出オペアンプ11からの誤差電圧と全波整流回路Bの正極側出力端P1からの全波整流電圧とを乗算して乗算出力電圧を電流検出オペアンプ130に出力する。 The multiplier 120 outputs the error voltage and the full-wave rectifier circuit full-wave rectified voltage and multiplying the output voltage by multiplying the positive electrode side output terminal P1 of B from the output voltage detection operational amplifier 11 to the current sensing operational amplifier 130.

電流検出オペアンプ130は、電流検出抵抗Rshで検出された入力電流に比例した電圧と乗算器120からの乗算出力電圧との誤差を増幅し、誤差電圧を生成してこの誤差電圧を入力信号としてパルス幅変調器140に出力する。 Current sensing operational amplifier 130 amplifies the error between the multiplication output voltage from the voltage multiplier 120 which is proportional to the input current detected by the current detecting resistor Rsh, and generates an error voltage pulse the error voltage as the input signal and it outputs the width modulator 140.

パルス幅変調器140は、その内部で生成される三角波信号と電流検出オペアンプ130からの入力信号とを比較する。 Pulse width modulator 140 compares the input signal from the triangular wave signal and the current detection operational amplifiers 130 generated therein. そして、入力信号の値が三角波信号の値以上のときに例えばオンで、入力信号の値が三角波信号の値未満のときに例えばオフとなるパルス信号を生成し、該パルス信号をスイッチQ1のゲートに印加する。 Then, for example, turned on when the value is more than the value of the triangular wave signal of the input signal, and generates a pulse signal value of the input signal becomes, for example, off when less than the value of the triangular wave signal, a gate of the pulse signal switch Q1 applied to.

交流電源Vacからの入力電圧(交流電圧)を全波整流回路Bで整流した全波整流電圧は、半サイクル毎に正弦波の形をしている。 Full wave rectified voltage the input voltage from the AC power source Vac and (AC voltage) rectified by the full-wave rectifier circuit B is in the form of a sine wave every half cycle. 乗算器120は、全波整流回路Bからの半サイクル正弦波電圧を入力し、また、出力電圧検出オペアンプ11からの誤差電圧を入力し、この2つの電圧を乗算することにより正弦波の大きさを変えて出力する。 The multiplier 120 receives the half-cycle sinusoidal voltage from the full-wave rectifier circuit B, also enter the error voltage from the output voltage detection operational amplifier 11, the magnitude of the sine wave by multiplying the two voltages by changing the output. 電流検出オペアンプ130は、乗算器120からの半サイクル正弦波電圧と入力電流によって発生した電流検出抵抗Rshに比例した電圧とを比較して、入力電流が半サイクルの正弦波になるように制御している。 Current sensing operational amplifier 130 compares the voltage proportional to the current detecting resistor Rsh generated by a half-cycle sinusoidal voltage and the input current from the multiplier 120, and controls such that the input current becomes a sine wave half-cycle ing. これにより、電流検出抵抗Rshに流れる入力電流を半サイクル毎に交流電源Vacの入力電圧と相似形の正弦波にすることができるので、力率を改善できる。 Thus, it is possible to input current flowing through the current detection resistor Rsh sinusoidal input voltage and similar shape of the AC power source Vac every half cycle, can improve the power factor.

次に、このように構成された力率改善回路の動作を説明する。 Next, the operation of the configured power factor improving circuit in this way. まず、スイッチQ1がオンすると、B→L1→Q1→Rsh→Bに電流が流れる。 First, when the switch Q1 is turned on, current flows through the B → L1 → Q1 → Rsh → B. この電流は、時間の経過とともに直線的に増大していく。 This current will linearly increase with time.

次に、スイッチQ1は、オン状態からオフ状態に変わるとき、昇圧リアクトルL1に誘起された電圧によりスイッチQ1の電圧が上昇する。 Next, the switch Q1, when the on-state changes to the OFF state, the voltage of the switch Q1 is increased by the voltage induced by the step-up reactor L1. また、スイッチQ1がオフとなるため、スイッチQ1に流れる電流は零になる。 Further, since the switch Q1 is turned off, the current flowing through the switch Q1 becomes zero. また、L1→Do→Coで電流が流れて、負荷Roに電力が供給される。 Further, a current flows in the L1 → Do → Co, electric power is supplied to the load Ro.

なお、従来の力率改善回路の関連技術として例えば、特許文献2がある。 Incidentally, for example, as a related art of a conventional power factor correction circuit, there is Patent Document 2.
特開2000−37072号(図5) JP 2000-37072 (FIG. 5) 特開平3−284168号(第1図) JP 3-284168 (FIG. 1)

しかしながら、図8に示す昇圧型の力率改善回路は、(1)電流検出抵抗Rshで電流を検出して、電流検出オペアンプ130、パルス幅変調器140を通り、スイッチQ1をPWM制御して、電流をコントロールするループ、(2)平滑コンデンサCoの出力電圧を検出して出力電圧検出オペアンプ11、乗算器120、電流検出オペアンプ130、パルス幅変調器140を通ってスイッチQ1を制御し出力電圧をコントロールするループ、(3)全波整流回路Bからの電圧を検出して乗算器120、パルス幅変調器140を通ってスイッチQ1を制御し出力電圧をコントロールするループの3つの負帰還ループを有している。 However, boost power factor correction circuit shown in FIG. 8, (1) by detecting the current by the current detecting resistor Rsh, current sensing operational amplifier 130, through the pulse width modulator 140, and PWM controls the switch Q1, loop to control current, (2) a smoothing capacitor Co of the output voltage detection to the output voltage detection operational amplifier 11, a multiplier 120, a current detecting operational amplifier 130, through the pulse width modulator 140 controls the switch Q1 output voltage Yes control loop, a (3) full-wave rectifier circuit multiplier 120 voltage detect and from B, 3 one negative feedback loop of the loop through the pulse width modulator 140 controls the output voltage by controlling the switch Q1 doing. このため、力率改善回路の部品点数も多く、力率改善回路を安定に制御することが困難である。 Thus, many parts of the power factor improving circuit, it is difficult to stably control the power factor correction circuit. また、力率改善回路の部品点数が多いため、回路の調整が複雑化している。 Also, since many parts of the power factor correction circuit, the adjusting circuit is complicated.

本発明は、力率を改善でき、しかも、負帰還ループを減らすことにより回路を安定に制御できる力率改善回路を提供することにある。 The present invention can improve the power factor, moreover, it is to provide a power factor correction circuit can be stably controlled circuit by reducing the negative feedback loop.

本発明は上述した課題を解決するために以下の構成とした。 The present invention has the following configuration to solve the problems described above. 請求項1の発明は、交流電源の交流電圧を整流回路で整流した整流電圧を昇圧リアクトルとスイッチとの直列回路に入力して前記スイッチによりオン/オフして前記交流電源の力率を改善するとともに、整流平滑回路により直流の出力電圧を得る力率改善回路であって、前記整流回路又は前記スイッチに流れる電流を検出する電流検出手段と、前記出力電圧と所定の基準電圧との誤差を増幅して誤差電圧を生成する誤差電圧生成手段と、前記誤差電圧生成手段で生成された誤差電圧と三角波信号とを比較し、該誤差電圧に応じてパルス幅が変化する第1パルス信号を生成する第1パルス幅変調手段と、前記第1パルス幅変調手段からの第1パルス信号に応じて、前記電流検出手段で検出された電流に比例した電圧を変調させる変調手段と、前 The invention of claim 1 inputs a rectified voltage obtained by rectifying an AC voltage of the AC power supply by the rectifier circuit in series circuit between the boost reactor and the switch is turned on / off by the switch to improve the power factor of the AC power source together, amplify a power factor correction circuit for obtaining a DC output voltage by rectifying and smoothing circuit, a current detection means for detecting a current flowing through the rectifier circuit or the switch, the error between the output voltage and a predetermined reference voltage an error voltage generating means for generating an error voltage to said comparing the error voltage with the triangular wave signal generated by the error voltage generating means for generating a first pulse signal whose pulse width varies in response to said error voltage a first pulse width modulation unit, in response to the first pulse signal from the first pulse width modulating means, a modulation means for modulating a voltage proportional to a current detected by the current detecting means, before 変調手段によって変調された電圧の高周波成分を除去して平滑化するフィルタ手段と、前記フィルタ手段の出力と三角波信号とを比較し、該出力と(1−D(デューティーサイクル))とが比例するようにパルス幅が変化する第2パルス信号を生成し、該第2パルス信号を前記スイッチに印加して前記出力電圧を所定電圧に制御する第2パルス幅変調手段とを有することを特徴とする。 Filter means for smoothing and removing high frequency components of the modulated voltage by modulating means compares the output with a triangular wave signal of the filter means, the output and (1-D (the duty cycle)) and is proportional to pulse width to generate a second pulse signal which changes as characterized by having a second pulse width modulating means for controlling the output voltage by applying a second pulse signal to said switch to a predetermined voltage .

請求項1の発明によれば、変調手段は、誤差電圧生成手段からの誤差電圧(直流電圧) と三角波信号とを比較し、該誤差電圧に応じてパルス幅が変化する第1パルス信号に応じて、電流検出手段により検出された電流に比例した電圧(半サイクルの正弦波電圧)をパルス変調させ、さらにフィルタ手段で平滑化することにより、入力と相似形の半サイクルの正弦波の出力電圧を第2パルス幅変調手段に出力する。 According to the present invention, the modulation means, in response to the first pulse signal is compared with the error voltage (DC voltage) and the triangular wave signal from the error voltage generating means, the pulse width of which changes in accordance with said error voltage Te, the current detecting means is pulse-modulating the voltage proportional to the detected current (sine wave voltage half-cycle) by, by further smoothed by the filter means, the input and half cycle of the sine wave output voltage of similar shape It is output to the second pulse width modulation unit. 第2パルス幅変調手段は、フィルタ手段の出力と三角波信号とを比較し、該出力と(1−D(デューティーサイクル))とが比例するようにパルス幅が変化する第2パルス信号を生成し、該第2パルス信号をスイッチに印加して出力電圧を所定電圧に制御する。 Second pulse width modulating means compares the output with a triangular wave signal of the filter means to generate a second pulse signal whose pulse width changes to the output and the (1-D (duty cycle)) is proportional to the second pulse signal is applied to the switch to control the output voltage to a predetermined voltage. 即ち、入力電流波形と第2パルス幅変調手段の入力電圧波形とが相似形となるので、力率を改善することができる。 That is, since the input current waveform and the input voltage waveform of the second pulse width modulation unit is similar shapes, it is possible to improve the power factor. また、負帰還ループを減らすことができるため、回路を安定に制御できる。 Further, it is possible to reduce the negative feedback loop, can be stably controlled circuit.

請求項2の発明は、請求項1記載の力率改善回路において、前記変調手段は、前記第1パルス幅変調手段からの第1パルス信号がゲートに印加されることによりオン/オフして前記電流検出手段で検出された電流に比例した電圧をパルス変調させるMOSFETを有することを特徴とする。 According to a second aspect of the invention, the power factor correction circuit of claim 1, wherein said modulating means is turned on / off by the first pulse signal from the first pulse width modulation means is applied to the gate the characterized in that it has a MOSFET to a voltage proportional to the current detected by the current detecting means is pulse-modulated.

請求項3の発明は、請求項1記載の力率改善回路において、前記変調手段は、前記第1パルス幅変調手段からの第1パルス信号がアノードに印加されることによりオン/オフして前記電流検出手段で検出された電流に比例した電圧をパルス変調させるダイオードを有することを特徴とする。 The invention according to claim 3, in the power factor improving circuit of claim 1, wherein said modulating means is turned on / off by the first pulse signal from the first pulse width modulation means is applied to the anode the characterized in that it has a diode to a voltage proportional to the current detected by the current detecting means is pulse-modulated.

請求項4の発明は、交流電源の交流電圧を整流回路で整流した整流電圧を昇圧リアクトルとスイッチとの直列回路に入力して前記スイッチによりオン/オフして前記交流電源の力率を改善するとともに、整流平滑回路により直流の出力電圧を得る力率改善回路であって、前記整流回路又は前記スイッチに流れる電流を検出する電流検出手段と、前記出力電圧と所定の基準電圧との誤差を増幅して誤差電圧を生成する誤差電圧生成手段と、前記電流検出手段で検出された電流に比例した電圧と三角波信号とを比較し、該電圧に応じてパルス幅が変化する第1パルス信号を生成する第1パルス幅変調手段と、前記第1パルス幅変調手段からの第1パルス信号に応じて、前記誤差電圧生成手段で生成された電圧を変調させる変調手段と、前記変調手 The invention of claim 4, enter the rectified voltage obtained by rectifying an AC voltage of the AC power supply by the rectifier circuit in series circuit between the boost reactor and the switch is turned on / off by the switch to improve the power factor of the AC power source together, amplify a power factor correction circuit for obtaining a DC output voltage by rectifying and smoothing circuit, a current detection means for detecting a current flowing through the rectifier circuit or the switch, the error between the output voltage and a predetermined reference voltage generating an error voltage generating means, the first pulse signal by comparing the voltage with the triangular wave signal proportional to the detected current, the pulse width of which changes in accordance with the voltage by the current detecting means for generating an error voltage by a first pulse width modulating means for, first in response to the first pulse signal from the pulse width modulating means, a modulation means for modulating the voltage generated by the error voltage generation means, said modulated hands で変調された電圧の高周波成分を除去して平滑化するフィルタ手段と、前記フィルタ手段の出力と三角波信号とを比較し、該出力と(1−D(デューティーサイクル))とが比例するようにパルス幅が変化する第2パルス信号を生成し、該第2パルス信号を前記スイッチに印加して前記出力電圧を所定電圧に制御する第2パルス幅変調手段と、を有することを特徴とする。 Filter means for smoothing and removing high frequency components of the modulated voltage in a comparison between the output and the triangular wave signal of the filter means, and output as (1-D (the duty cycle)) and is proportional to generating a second pulse signal whose pulse width changes, and having a second pulse width modulating means for controlling the output voltage by applying a second pulse signal to said switch to a predetermined voltage.

請求項4の発明によれば、変調手段は、電流検出手段により検出された電流に比例した電圧(半サイクルの正弦波電圧) と三角波信号とを比較し、該電圧に応じてパルス幅が変化する第1パルス信号に応じて、誤差電圧生成手段からの誤差電圧(直流電圧)をパルス変調させ、さらにフィルタ手段で平滑化することにより、入力と相似形の半サイクルの正弦波の出力電圧を第2パルス幅変調手段に出力する。 According to the invention of claim 4, modulating means compares a voltage proportional to the current detected by the current detection means and (sinusoidal voltage half-cycle) of the triangular wave signal, the pulse width is varied in response to the voltage in response to the first pulse signal, the error voltage from the error voltage generating means (DC voltage) is pulse modulation, by further smoothed by the filter means, the sine wave output voltage of the half cycle of the similar shape as the input and it outputs the second pulse width modulation unit. 第2パルス幅変調手段は、フィルタ手段の出力と三角波信号とを比較し、該出力と(1−D(デューティーサイクル))とが比例するようにパルス幅が変化する第2パルス信号を生成し、該第2パルス信号をスイッチに印加して出力電圧を所定電圧に制御する。 Second pulse width modulating means compares the output with a triangular wave signal of the filter means to generate a second pulse signal whose pulse width changes to the output and the (1-D (duty cycle)) is proportional to the second pulse signal is applied to the switch to control the output voltage to a predetermined voltage. 従って、請求項1記載の発明と同様の効果が得られる。 Therefore, the same effect as the invention described in claim 1 is obtained.

本発明によれば、力率を改善でき、しかも負帰還ループを減らすことにより回路を安定に制御できる力率改善回路を提供できる。 According to the present invention, it can improve the power factor, can provide power factor correction circuit can be stably controlled circuit addition by reducing the negative feedback loop.

以下、本発明に係る力率改善回路の実施の形態を図面を参照して詳細に説明する。 Hereinafter, the embodiments of the power factor correction circuit according to the present invention with reference to the accompanying drawings.

図1に示す実施例1の力率改善回路は、図8に示す従来の力率改善回路に対して、制御回路10aの構成のみが異なる。 The power factor correction circuit according to Embodiment 1 shown in FIG. 1, the conventional power factor correction circuit shown in FIG. 8, only the configuration of the control circuit 10a is different. なお、図1に示すその他の構成は、図8に示す構成と同一であるので、同一部分には同一符号を付し、その詳細な説明は省略する。 Other configurations shown in FIG. 1 is the same as that shown in FIG. 8, the same reference numerals are given to the same portions, and a detailed description thereof will be omitted.

制御回路10aは、出力電圧検出オペアンプ11、第1パルス幅変調器12、ローパスフィルタ13、第2パルス幅変調器14、補助スイッチQ2及び抵抗R1から構成されている。 Control circuit 10a, the output voltage detection operational amplifier 11, the first pulse width modulator 12, a low pass filter 13, and a second pulse width modulator 14, the auxiliary switch Q2 and the resistor R1.

出力電圧検出オペアンプ11は、本発明の誤差電圧生成手段に対応し、平滑コンデンサCoの電圧と所定の基準電圧Vrefとの誤差を増幅して誤差電圧を生成し、第1パルス幅変調器12に出力する。 Output voltage detection operational amplifier 11 corresponds to the error voltage generation unit of the present invention, it generates an error voltage by amplifying the error between the voltage and a predetermined reference voltage Vref of the smoothing capacitor Co, the first pulse width modulator 12 Output.

第1パルス幅変調器12は、本発明の第1パルス幅変調手段に対応し、その内部で生成される三角波信号と出力電圧検出オペアンプ11からの入力信号(誤差電圧)とを比較し、入力信号の値が三角波信号の値以上のときに例えばオンで、入力信号の値が三角波信号の値未満のときに例えばオフとなる第1パルス信号を生成する。 The first pulse width modulator 12 corresponds to the first pulse width modulating means of the present invention, compares the input signal from the triangular wave signal and the output voltage detection operational amplifier 11 generated therein (error voltage), the input in signal, for example on when the value is more than the value of the triangular wave signal and generates a first pulse signal value of the input signal becomes, for example, off when less than the value of the triangular wave signal. 第1パルス幅変調器12で生成された第1パルス信号は、補助スイッチQ2のゲートに印加される。 First pulse signal generated by the first pulse width modulator 12 is applied to the gate of the auxiliary switch Q2.

図2は第1パルス幅変調器12の詳細な構成を示す図である。 Figure 2 is a diagram showing a detailed configuration of a first pulse width modulator 12. 第1パルス幅変調器12は、三角波信号を発生する三角波発振器121と、この三角波発振器121からの三角波信号を非反転入力端子(+)に入力し、出力電圧検出オペアンプ11からの入力信号(誤差電圧)を反転入力端子(−)に入力するコンパレータ122とから構成されている。 The first pulse width modulator 12 includes a triangular wave oscillator 121 which generates a triangular wave signal, and inputs the triangular wave signal from the triangular wave oscillator 121 to the non-inverting input terminal (+), the input signal (error from the output voltage detection operational amplifier 11 and a comparator 122 for inputting a) - voltage) the inverting input terminal (. コンパレータ122は、図3の「出力1」に示すように、三角波信号の値が入力信号の値以上のときに例えばオン(Hレベル)で、三角波信号の値が入力信号の値未満のときに例えばオフ(Lレベル、例えばゼロ)となる第1パルス信号を生成して出力する。 The comparator 122, as shown in "Output 1" in FIG. 3, for example turned on when the value is more than the value of the input signal of the triangular wave signal (H level), when the value of the triangular wave signal is less than the value of the input signal for example off (L level, for example zero) outputs to become the first pulse signal generated by the.

補助スイッチQ2と抵抗R1は本発明の変調手段に対応する。 Auxiliary switch Q2 and the resistor R1 corresponds to the modulating means of the present invention. 補助スイッチQ2は、MOSFET等から構成されている。 Auxiliary switch Q2, and a MOSFET or the like. 補助スイッチQ2のドレインは、抵抗R1を介して、全波整流回路Bの負極側出力端P2と電流検出抵抗Rshとの接続点に接続されており、補助スイッチQ2のソースは接地されている。 The drain of the auxiliary switch Q2 via a resistor R1, a full-wave rectifier circuit is connected to a connection point between the negative side output terminal P2 and the current detection resistor Rsh of B, the source of the auxiliary switch Q2 is grounded. 補助スイッチQ2は、第1パルス幅変調器12からの第1パルス信号に応じてオン/オフすることにより、電流検出抵抗Rshで検出した入力電流に比例した電圧をスイッチング(パルス変調)してローパスフィルタ13に出力する。 Auxiliary switch Q2, by turning on / off in response to the first pulse signal from the first pulse width modulator 12, a voltage proportional to the input current detected by the current detecting resistor Rsh and switching (pulse modulation) lowpass and outputs it to the filter 13.

ローパスフィルタ13は、本発明のフィルタ手段に対応し、補助スイッチQ2から供給されるスイッチングされた電圧から高周波成分を除去する。 Low-pass filter 13 corresponds to the filter means of the present invention, removing high frequency components from the switching voltage is supplied from the auxiliary switch Q2. これにより、スイッチングによって離散的になった電圧波形が平滑化され、スイッチングの間隔に応じた振幅レベルを有する電圧波形が得られる。 Thus, a voltage is a waveform smoothing becomes discrete by the switching, the voltage waveform obtained having an amplitude level corresponding to the spacing of the switching.

第2パルス幅変調器14は、本発明の第2パルス幅変調手段に対応し、図2に示す第1パルス幅変調器12と同様の構成を有する。 Second pulse width modulator 14 corresponds to the second pulse width modulating means of the present invention has the same configuration as the first pulse width modulator 12 shown in FIG. 第2パルス幅変調器14内のコンパレータ122は、三角波発振器121からの三角波信号を非反転入力端子(+)に入力し、ローパスフィルタ13の出力を入力信号として反転入力端子(−)に入力し、三角波信号の値が入力信号の値以上のときに例えばオン(Hレベル)で、三角波信号の値が入力信号の値未満のときに例えばオフ(Lレベル、例えばゼロ)となる第2パルス信号を生成し、該第2パルス信号をスイッチQ1のゲートに印加して平滑コンデンサCoの出力電圧を所定電圧に制御する。 Comparator 122 in the second pulse width modulator 14, a triangular wave signal from the triangular wave oscillator 121 is input to the non-inverting input terminal (+), an inverting input terminal the output of the low-pass filter 13 as an input signal - input to () , for example, on (H level) when the value of the triangular wave signal is equal to or more than the value of the input signal, for example off (L level, for example zero) when less than the value of the value of the triangular wave signal is the input signal to become second pulse signal It generates the second pulse signal is applied to the gate of the switch Q1 to control the output voltage of the smoothing capacitor Co to the specified voltage.

図4は第2パルス幅変調器14の入出力特性の例を示す図である。 Figure 4 is a diagram showing an example of input-output characteristic of the second pulse width modulator 14. 図4(a)は第2パルス幅変調器14の入力電圧EsとデューティーサイクルDが比例関係になっている第2パルス幅変調器14の入出力特性であり、Es=Dの関係になる。 4 (a) is an input-output characteristic of the second pulse width modulator 14 the input voltage Es and the duty cycle D of the second pulse width modulator 14 is in a proportional relationship, a relationship of Es = D. 図4(b)は入力電圧EsとデューティーサイクルDとがEs=1−Dの関係になっている第2パルス幅変調器14の入出力特性を示す。 FIG. 4 (b) shows the input-output characteristic of the second pulse width modulator 14 to the input voltage Es and the duty cycle D is in the relationship Es = 1-D.

第2パルス幅変調器14では、入出力波形は、図3の「出力1」のような波形になり、第2パルス幅変調器14の入出力特性は図4(a)のような特性になる。 In the second pulse width modulator 14, output waveform becomes a waveform such as "output 1" in FIG. 3, the input-output characteristic of the second pulse width modulator 14 is the characteristic as shown in FIG. 4 (a) Become.

また、コンパレータ122は、入力信号の値が三角波信号の値以上のときに例えばオンで、入力信号の値が三角波信号の値未満のときに例えばオフとなる第2パルス信号を生成し、該第2パルス信号をスイッチQ1のゲートに印加して平滑コンデンサCoの出力電圧を所定電圧に制御しても良い。 The comparator 122, for example turned on when the value is more than the value of the triangular wave signal of the input signal to generate a second pulse signal value of the input signal becomes, for example, off when less than the value of the triangular wave signal, said a second pulse signal may control the output voltage of the smoothing capacitor Co is applied to the gate of the switch Q1 to a predetermined voltage. 即ち、図2に示すコンパレータ122の入力端子の「+」と「−」を逆に接続すると、出力電圧は反転し、入出力波形は、図3の「出力2」のような波形になり、入出力特性は図4(b)のような特性になる。 In other words, the "+" input terminal of the comparator 122 shown in FIG. 2 "-" when the connection to the contrary, the output voltage is inverted, input and output waveforms becomes a waveform such as "output 2" in FIG. 3, input-output characteristic becomes the characteristic as in Figure 4 (b).

次に、実施例1の力率改善回路の動作原理について説明する。 Next, the operation principle of the power factor correction circuit according to Embodiment 1. ここでは、制御回路10aの動作を主に説明する。 Here, mainly explaining the operation of the control circuit 10a.

まず、昇圧リアクトルL1の電流が連続して流れているものとし、スイッチQ1がオンしているデューティーサイクル(スイッチQ1のスイッチング周期をT1とし、スイッチQ1のオン時間をT2とすると、オン時比率T2/T1に相当する。)をD1とすると、全波整流回路Bの両端電圧である入力電圧Eiと、負荷Roの両端電圧である出力電圧Eoとの関係は、Eo/Ei=1/(1−D1)となる。 First, it is assumed that the current of the step-up reactor L1 is flowing continuously, the switching period of the duty cycle (switch Q1 to switch Q1 is turned on and T1, when the on time of switch Q1 and T2, on-time ratio T2 corresponding to / T1.) a When D1, the input voltage Ei is a voltage across the full-wave rectifier circuit B, the relationship between the output voltage Eo is the voltage across the load Ro, Eo / Ei = 1 / (1 -D1) to become.

また、第2パルス幅変調器14の特性が図3に示すような特性であるとし、第2パルス幅変調器14の入力電圧をEsとすると、Es=1−D1であるので、Es=1−D1=Ei/Eoとなる。 Moreover, the characteristic of the second pulse width modulator 14 and a characteristic as shown in FIG. 3, when the input voltage of the second pulse width modulator 14, Es, since it is Es = 1-D1, Es = 1 -D1 = the Ei / Eo.

出力電圧Eoは、直流でほぼ一定値であり、入力電圧Eiが半サイクルの正弦波であるので、入力電圧Esは半サイクルの正弦波となる。 The output voltage Eo is approximately constant value at DC, the input voltage Ei is a sine wave half-cycle, the input voltage Es is the sine wave half-cycle. 即ち、入力電圧Esは、ローパスフィルタ13の出力であり、ローパスフィルタ13には、電流検出抵抗Rshに流れる入力電流に応じた電圧が入力されている。 That is, the input voltage Es is the output of the low-pass filter 13, the low-pass filter 13, a voltage corresponding to the input current flowing through the current detection resistor Rsh is inputted. このため、電流検出抵抗Rshに流れる入力電流に応じた電圧も半サイクルの正弦波となる。 Therefore, the voltage becomes a sine wave half cycle in response to an input current flowing through the current detection resistor Rsh. 従って、電流検出抵抗Rshに流れる入力電流は、入力電圧Eiと比例して半サイクルの正弦波となるため、力率を改善することができる。 Thus, the input current flowing through the current detection resistor Rsh, since in proportion to the input voltage Ei becomes a sine wave half cycle, it is possible to improve the power factor.

更に詳細に説明すると、全波整流回路Bの両端電圧である入力電圧Eiと、負荷Roの両端電圧である出力電圧Eoとの関係は、下記式(1)で表される。 In more detail, the relationship between the input voltage Ei across a voltage of the full-wave rectification circuit B, and the output voltage Eo across a voltage of the load Ro is expressed by the following equation (1).

Eo=Ei/(1-D1)・・・(1) Eo = Ei / (1-D1) ··· (1)
よって、 Thus,
1-D1=Ei/Eo・・・(2) 1-D1 = Ei / Eo ··· (2)
となる。 To become.

また、電流検出抵抗Rshに流れる入力電流をIin、電流検出抵抗をRsh、補助スイッチQ2のデューティーサイクルをD2、ローパスフィルタ13のゲインをGfとすると、下記式(3)が成り立つ。 Further, Iin input current flowing through the current detection resistor Rsh, Rsh a current detecting resistor, the duty cycle of the auxiliary switch Q2 D2, when the gain of the low-pass filter 13, Gf, formula (3) holds.

Iin×Rsh×(1-D2)×Gf=1-D1・・・(3) Iin × Rsh × (1-D2) × Gf = 1-D1 ··· (3)
上記式(1)及び(3)より、 From the formula (1) and (3),
Iin×Rsh×(1-D2)×Gf=Ei/Eo・・・(4) Iin × Rsh × (1-D2) × Gf = Ei / Eo ··· (4)
となる。 To become. よって、 Thus,
Rsh×(1-D2)×Gf×Eo=Ei/Iin・・・(5) Rsh × (1-D2) × Gf × Eo = Ei / Iin ··· (5)
となる。 To become.

ここで、式(5)の右辺「Ei/Iin」は、入力側からの見かけ上の負荷抵抗Rinと見なすことができるから、 Here, the right side of the equation (5) "Ei / Iin", since it can be regarded as a load resistance Rin apparent from the input side,
Rin=(1-D2)×Gf×Eo×Rsh・・・(6) Rin = (1-D2) × Gf × Eo × Rsh ··· (6)
となり、出力電圧に応じてデューティーサイクルD2を変えることによって出力電圧を安定化して入力側から見た見かけ上のインピーダンスを純抵抗と同等にできるため、力率を「1」にすることができる。 Next, it is possible to the impedance of the apparent output voltage as seen from the stabilized input by changing the duty cycle D2 equivalent to pure resistance in accordance with the output voltage can be the power factor "1".

次に、力率改善回路の全体の動作を図5に示す各部の波形を参照しながら説明する。 It will be described below with reference to the waveform of each part of an overall operation of the power factor correction circuit in FIG. 図5において、交流電源Vacの入力電圧Vi、交流電源Vacの入力電流Ii、電流検出抵抗Rshに流れる電流IRsh、補助スイッチQ2のドレイン−ソース間の電圧Q2v、ローパスフィルタ13のフィルタ出力Fivを示している。 5, the input voltage Vi of the AC power source Vac, the input current Ii of the AC power source Vac, current flowing through the current detection resistor Rsh IRsh, the drain of the auxiliary switch Q2 - indicates the voltage between the source Q2v, the filter output Fiv of the low-pass filter 13 ing.

まず、交流電源Vacの正弦波の入力電圧Viが入力されると、正弦波の入力電流Iiが流れる。 First, when the input voltage Vi of the sine wave of the AC source Vac is inputted, through an input current Ii of the sine wave. そして、交流電源Vacの入力電圧Viが全波整流回路Bで整流されて全波整流電圧Eiが出力される。 Then, the input voltage Vi of the AC source Vac is rectified by the full-wave rectifier circuit B is full-wave rectified voltage Ei is output.

次に、スイッチQ1をオンすると、B→L1→Q1→Rsh→Bと電流が流れる。 Next, when turning on the switch Q1, B → L1 → Q1 → Rsh → B and current flows. 次に、スイッチQ1は、オン状態からオフ状態に変わるとき、昇圧リアクトルL1に誘起された電圧によりスイッチQ1の電圧が上昇する。 Next, the switch Q1, when the on-state changes to the OFF state, the voltage of the switch Q1 is increased by the voltage induced by the step-up reactor L1. また、スイッチQ1がオフとなるため、スイッチQ1に流れる電流は零になる。 Further, since the switch Q1 is turned off, the current flowing through the switch Q1 becomes zero. また、L1→Do→Coで電流が流れて、負荷Roに電力が供給される。 Further, a current flows in the L1 → Do → Co, electric power is supplied to the load Ro.

このようにスイッチQ1を所定のスイッチング周波数でオン/オフすることにより、電流検出抵抗Rshの両端には、図5に示すように、半サイクルの正弦波電流IRshが流れる。 By thus turning on / off the switch Q1 at a predetermined switching frequency, the both ends of the current detecting resistor Rsh, as shown in FIG. 5, the half cycle sinusoidal current IRsh flows. これにより、補助スイッチQ2のドレインには、電流検出抵抗Rshで検出した入力電流に比例した電圧が入力される。 Thus, the drain of the auxiliary switch Q2, a voltage proportional to the input current detected by the current detecting resistor Rsh is inputted.

一方、出力電圧検出オペアンプ11は、平滑コンデンサCoの電圧と所定の基準電圧Vrefとの誤差を増幅して誤差電圧を生成し、第1パルス幅変調器12に出力する。 On the other hand, the output voltage detection operational amplifier 11 generates an error voltage by amplifying the error between the voltage and a predetermined reference voltage Vref of the smoothing capacitor Co, and outputs to the first pulse width modulator 12. 第1パルス幅変調器12は、出力電圧検出オペアンプ11からの誤差電圧の値に応じてパルス幅が制御された第1パルス信号を補助スイッチQ2のゲートに出力する。 The first pulse width modulator 12 outputs the first pulse signal whose pulse width is controlled according to the value of the error voltage from the output voltage detection operational amplifier 11 to the gate of the auxiliary switch Q2.

補助スイッチQ2は、第1パルス幅変調器12からの第1パルス信号でオン/オフして、電流検出抵抗Rshで検出した入力電流に比例した電圧をスイッチングする。 Auxiliary switch Q2, the first pulse signal from the first pulse width modulator 12 to turn on / off, switching the voltage proportional to the input current detected by the current detecting resistor Rsh. このため、補助スイッチQ2の電圧Q2vは、図5に示すように、電流検出抵抗Rshで検出した入力電流に比例した電圧をスイッチングした電圧波形となり、ローパスフィルタ13に供給される。 Therefore, the voltage Q2v the auxiliary switch Q2, as shown in FIG. 5, becomes a voltage waveform obtained by switching a voltage proportional to the input current detected by the current detecting resistor Rsh, is supplied to the low-pass filter 13.

ローパスフィルタ13は、スイッチングされた電圧の高周波成分を除去して平滑化し、図5に示すように、入力と相似形の半サイクルの正弦波であって、スイッチングの間隔に応じて振幅レベルが制御されたフィルタ出力Fivを出力する。 Low pass filter 13 removes the high frequency components of the switched voltage by smoothing, as shown in FIG. 5, a sine wave half cycle of the similar shape as the input, the amplitude level is controlled according to the spacing of the switching and outputs the filter output Fiv, which is. 次に、ローパスフィルタ13のフィルタ出力Fivは、第2パルス幅変調器14に入力されて第2パルス信号のパルス幅が制御される。 Next, the filter output Fiv of the low-pass filter 13, the pulse width of the second pulse signal is controlled is input to the second pulse width modulator 14.

このように実施例1の力率改善回路によれば、力率を改善できるとともに、負帰還ループは、(1)電流検出抵抗Rshで電流を検出して、補助スイッチQ2、ローパスフィルタ13、第2パルス幅変調器14を通り、スイッチQ1をPWM制御して、電流をコントロールするループ、(2)平滑コンデンサCoの出力電圧を検出して出力電圧検出オペアンプ11、第1パルス幅変調器12、補助スイッチQ3、ローパスフィルタ13及び第2パルス幅変調器14を通ってスイッチQ1を制御し出力電圧をコントロールするループの2つとなり、負帰還ループを1つ減らすことができるため、このループに起因する制御回路10aの不安定さもなくなり、2ループで回路を安定に制御できる。 According to the power factor correction circuit according to Embodiment 1, it is possible improve the power factor, the negative feedback loop detects the current (1) the current detecting resistor Rsh, auxiliary switch Q2, the low-pass filter 13, a through the 2 pulse width modulator 14, the switch Q1 and a PWM control loop, (2) a smoothing capacitor Co of the output voltage detection to the output voltage detection operational amplifier 11, the first pulse width modulator 12 to control the current, auxiliary switch Q3, since the 2 Tsutonari of through a low pass filter 13 and a second pulse width modulator 14 controls the switch Q1 loop for controlling the output voltage, the negative feedback loop can be reduced by one, due to the loop control also eliminates instability of the circuit 10a, it can be stably controlled circuit 2 loop.

図6は実施例2の力率改善回路を示す構成図である。 6 is a block diagram showing a power factor correction circuit according to Embodiment 2. 図6において、制御回路10bは、出力電圧検出オペアンプ11、第1パルス幅変調器12、ローパスフィルタ13、第2パルス幅変調器14、補助スイッチQ2及び抵抗R2から構成されている。 6, the control circuit 10b, the output voltage detection operational amplifier 11, the first pulse width modulator 12, a low pass filter 13, the second pulse width modulator 14, and an auxiliary switch Q2 and the resistor R2.

出力電圧検出オペアンプ11は、平滑コンデンサCoの電圧と所定の基準電圧Vrefとの誤差を増幅して誤差電圧を生成し、生成した誤差電圧を抵抗R2を介してローパスフィルタ13に出力する。 Output voltage detection operational amplifier 11 generates an error voltage by amplifying the error between the voltage and a predetermined reference voltage Vref of the smoothing capacitor Co, and outputs the generated error voltage to the low-pass filter 13 through a resistor R2.

第1パルス幅変調器12は、その内部で生成される三角波信号と入力信号(電流検出抵抗Rshに流れる電流に比例した電圧)とを比較し、入力信号の値が三角波信号の値以上のときに例えばオンで、入力信号の値が三角波信号の値未満のときに例えばオフとなる第1パルス信号を生成する。 The first pulse width modulator 12 compares the triangular wave signal and the input signal generated therein (voltage proportional to the current flowing through the current detection resistor Rsh), when the value of the input signal is greater than or equal to the value of the triangular wave signal in the example on, to generate a first pulse signal value of the input signal becomes, for example, off when less than the value of the triangular wave signal. 第1パルス幅変調器12で生成された第1パルス信号は、補助スイッチQ2のゲートに印加される。 First pulse signal generated by the first pulse width modulator 12 is applied to the gate of the auxiliary switch Q2. 第1パルス幅変調器12の詳細な構成は、図2を参照して説明した実施例1のそれと同じである。 Detailed construction of the first pulse width modulator 12 is the same as that of the first embodiment described with reference to FIG.

補助スイッチQ2と抵抗R2は本発明の変調手段に対応する。 Auxiliary switch Q2 and the resistor R2 corresponds to the modulating means of the present invention. 補助スイッチQ2のドレインは、ローパスフィルタ13の入力端と抵抗R2との接続点に接続されており、ソースは接地されている。 The drain of the auxiliary switch Q2 is connected to a connection point between the input end of the low-pass filter 13 and the resistor R2, the source is grounded. 補助スイッチQ2は、第1パルス幅変調器12からの第1パルス信号に応じてオン/オフすることにより、出力電圧検出オペアンプ11で検出された誤差電圧をスイッチング(パルス変調)してローパスフィルタ13に出力する。 Auxiliary switch Q2, by turning on / off in response to the first pulse signal from the first pulse width modulator 12, the output voltage detection operational amplifier 11 switches the detected error voltage (pulse modulation) and the low-pass filter 13 and outputs it to. 第2パルス幅変調器14の詳細な構成は、図2を参照して説明した実施例1のそれと同じである。 Detailed construction of the second pulse width modulator 14 is the same as that of the first embodiment described with reference to FIG.

次に、実施例2の力率改善回路の動作原理について説明する。 Next, the operation principle of the power factor correction circuit according to Embodiment 2. ここでは、制御回路10bの動作を主に説明する。 Here, mainly explaining the operation of the control circuit 10b.

まず、昇圧リアクトルL1の電流が連続して流れているものとし、スイッチQ1がオンしているデューティーサイクルをD1とすると、全波整流回路Bの両端電圧である入力電圧Eiと、負荷Roの両端電圧である出力電圧Eoとの関係は、Eo/Ei=1/(1−D1)となる。 First, it is assumed that the current of the step-up reactor L1 is flowing continuously, when the duty cycle switch Q1 is on and D1, the input voltage Ei is a voltage across the full-wave rectifier circuit B, both ends of the load Ro relationship between the output voltage Eo is the voltage becomes Eo / Ei = 1 / (1-D1).

また、第2パルス幅変調器14の特性が図3に示すような特性であるとし、第2パルス幅変調器14の入力電圧をEsとすると、Es=1−D1であるので、Es=1−D1=Ei/Eoとなる。 Moreover, the characteristic of the second pulse width modulator 14 and a characteristic as shown in FIG. 3, when the input voltage of the second pulse width modulator 14, Es, since it is Es = 1-D1, Es = 1 -D1 = the Ei / Eo.

出力電圧Eoは、直流でほぼ一定値であり、入力電圧Eiが半サイクルの正弦波であるので、入力電圧Esが半サイクルの正弦波となる。 The output voltage Eo is approximately constant value at DC, the input voltage Ei is a sine wave half-cycle, the input voltage Es is a sine wave half-cycle. 即ち、入力電圧Esは、ローパスフィルタ13の出力であり、ローパスフィルタ13には、出力電圧検出オペアンプ11で検出された誤差電圧が入力されている。 That is, the input voltage Es is the output of the low-pass filter 13, the low-pass filter 13, the error voltage detected by the output voltage detection operational amplifier 11 is input. このため、電流検出抵抗Rshに流れる入力電流に応じた電圧も半サイクルの正弦波となる。 Therefore, the voltage becomes a sine wave half cycle in response to an input current flowing through the current detection resistor Rsh. 従って、電流検出抵抗Rshに流れる入力電流は、入力電圧Eiと比例して半サイクルの正弦波となるため、力率を改善することができる。 Thus, the input current flowing through the current detection resistor Rsh, since in proportion to the input voltage Ei becomes a sine wave half cycle, it is possible to improve the power factor.

更に詳細に説明すると、全波整流回路Bの両端電圧である入力電圧Eiと、負荷Roの両端電圧である出力電圧Eoとの関係は、下記式(7)で表される。 In more detail, the relationship between the input voltage Ei across a voltage of the full-wave rectification circuit B, and the output voltage Eo across a voltage of the load Ro is expressed by the following equation (7).

Eo=Ei/(1-D1)・・・(7) Eo = Ei / (1-D1) ··· (7)
よって、 Thus,
1-D1=Ei/Eo・・・(8) 1-D1 = Ei / Eo ··· (8)
となる。 To become.

また、電流検出抵抗Rshに流れる入力電流をIin、電流検出抵抗をRsh、補助スイッチQ2のデューティーサイクルをD2、第1パルス幅変調器12のゲインをG2、ローパスフィルタ13のゲインをGf、出力電圧検出オペアンプ11からの誤差電圧をEdetとすると、下記式(9)及び(10)が成り立つ。 Further, Iin input current flowing through the current detection resistor Rsh, a current detecting resistor Rsh, the duty cycle of the auxiliary switch Q2 D2, the gain of the first pulse width modulator 12 G2, Gf gain of the low-pass filter 13, the output voltage When the error voltage from the detection operational amplifier 11 and Edet, holds the following equation (9) and (10).

Iin×Rsh×G2=1-D2・・・(9) Iin × Rsh × G2 = 1-D2 ··· (9)
Edet×(1-D2)×Gf=1-D1・・・(10) Edet × (1-D2) × Gf = 1-D1 ··· (10)
上記式(9)及び(10)より、 From the formula (9) and (10),
Edet×(1-D2)×Gf=Ei/Eo・・・(11) Edet × (1-D2) × Gf = Ei / Eo ··· (11)
となる。 To become. 上記式(10)及び(11)より、 From the formula (10) and (11),
Edet×Eo×Rsh×G2×Gf=Ei/Iin・・・(12) Edet × Eo × Rsh × G2 × Gf = Ei / Iin ··· (12)
ここで、式(12)の右辺「Ei/Iin」は、入力側からの見かけ上の負荷抵抗Rinと見なすことができるから、 Here, the right side of the equation (12) "Ei / Iin", since it can be regarded as a load resistance Rin apparent from the input side,
Rin=Edet×Eo×Rsh×G2×Gf・・・(13) Rin = Edet × Eo × Rsh × G2 × Gf ··· (13)
となり、出力電圧検出オペアンプ11からの誤差電圧Edetを変えることによって出力電圧を安定化して入力側から見た見かけ上のインピーダンスを純抵抗と同等にできるため、力率を「1」にすることができる。 Next, since the impedance of the apparent viewed output voltage from the stabilized input by changing the error voltage Edet from the output voltage detection operational amplifier 11 can be equivalent to pure resistance, it can be a power factor "1" it can.

なお、力率改善回路の全体の動作は、実施例1のそれと略同じであるので説明を省略する。 Note that the overall operation of the power factor correction circuit, a description thereof will be omitted because it is substantially the same as that of Example 1.

以上説明したように、実施例2の力率改善回路によれば、実施例1の力率改善回路と同様に、力率を改善できるとともに、負帰還ループを1つ減らすことができるため、このループに起因する制御回路10bの不安定さもなくなり、2ループで回路を安定に制御できる。 As described above, according to the power factor correction circuit according to Embodiment 2, similarly to the power factor correction circuit according to Embodiment 1, it is possible improve the power factor, since the negative feedback loop can be reduced by one, the It eliminates the instability of the control circuit 10b due to the loop, the circuit can be stably controlled by two loops.

図7は実施例3の力率改善回路を示す構成図である。 Figure 7 is a block diagram showing a power factor correction circuit according to Embodiment 3. 図7に示す力率改善回路は、図1に示した実施例1の力率改善回路における補助スイッチQ2をダイオードDsで置き換えたものである。 Power factor correction circuit shown in FIG. 7 is an auxiliary switch Q2 in the power factor correction circuit of the first embodiment shown in FIG. 1 are replaced by diode Ds. 以下では、実施例1と異なる部分についてのみ説明する。 The following description only portions different from Example 1.

制御回路10cは、出力電圧検出オペアンプ11、第1パルス幅変調器12、ローパスフィルタ13、第2パルス幅変調器14、ダイオードDs及び抵抗R1から構成されている。 Control circuit 10c, the output voltage detection operational amplifier 11, the first pulse width modulator 12, a low pass filter 13, the second pulse width modulator 14, and a diode Ds and a resistor R1.

ダイオードDsと抵抗R1は本発明の変調手段に対応する。 Diode Ds and the resistor R1 corresponds to the modulating means of the present invention. ダイオードDsは、順方向電圧降下が電流検出抵抗Rshで検出した入力電流に比例した電圧に対して無視できる程度に小さいものが使用される。 Diode Ds is small enough to be ignored with respect to a voltage proportional to the input current forward voltage drop is detected by the current detecting resistor Rsh is used. ダイオードDsのアノードは、抵抗R1を介して全波整流回路Bの負極側出力端P2と電流検出抵抗Rshとの接続点及びローパスフィルタ13の入力端に接続されており、カソードは、第1パルス幅変調器12の出力端に接続されている。 The anode of the diode Ds is connected to the connection point and the input terminal of the low-pass filter 13 and a negative electrode side output terminal P2 and the current detection resistor Rsh of a full-wave rectifier circuit B through the resistor R1, the cathode, the first pulse It is connected to an output terminal of width modulator 12. ダイオードDsは、第1パルス幅変調器12からの第1パルス信号に応じてオン/オフする。 Diode Ds is turned on / off in response to the first pulse signal from the first pulse width modulator 12. これにより、実施例1と同様に、電流検出抵抗Rshで検出した入力電流に比例した電圧をスイッチング(パルス変調)してローパスフィルタ13に出力される。 Thus, in the same manner as in Example 1, and output a voltage proportional to the input current detected by the current detecting resistor Rsh low-pass filter 13 by switching (pulse modulation).

以上説明したように、実施例3の力率改善回路によれば、実施例1の力率改善回路と同様の効果に加え、補助スイッチQ2の代わりにダイオードDsを用いたので、力率改善回路を簡単且つ安価に構成できる。 As described above, according to the power factor correction circuit according to Embodiment 3, in addition to the same effects as the power factor correction circuit according to Embodiment 1, since a diode Ds instead of the auxiliary switch Q2, the power factor correction circuit the can be easily and inexpensively constructed.

なお、本発明は、実施例1乃至実施例3に限定されるものではない。 The present invention is not limited to Embodiments 1 to 3. 電流検出は、入力電流(交流電源電流)だけでなく、FET等のスイッチの電流や整流ダイオードの電流でも可能であり、その電流の平均値やピーク値や実効値などで検出しても良い。 Current detection is not only the input current (AC power supply current), are also possible in current of the switch current and the rectifier diode, such as FET, it may be detected by an average value and peak value or effective value of the current. この場合、入力電流が正確な正弦波にならない場合もあるが、高調波規制の規格値はクリアできる値にすることができる。 In this case, there is a case where the input current is not a precise sine wave, the standard value of the harmonic regulations can be cleared of values.

電流検出手段として抵抗を用いたが、電流をホール素子で検出し、検出された電流に比例した電圧を出力する電流検出器を用いてもよい。 While using a resistance as the current detecting means detects a current in the Hall element may be used a current detector which outputs a voltage proportional to the detected current.

また、第1パルス幅変調器12及び第2パルス幅変調器14は、周波数固定のパルス幅変調だけでなく、例えばオン幅一定のオフ幅制御でも、オフ幅が一定でオン幅が変化するオン幅制御でも、オン幅とオフ幅と周波数とも変化するようなものでも、オンとオフの比率が変化するものであれば良い。 The on the first pulse width modulator 12 and the second pulse width modulator 14, not only the pulse width modulation of a fixed frequency, for example, be a on-constant width OFF width control, the OFF width of ON width is changed at a constant in width control, also be such as to vary with oN width and the oFF width and frequency, it is sufficient that the ratio of on and off to change.

本発明は、AC−DC変換型の電源回路に適用可能である。 The present invention is applicable to AC-DC conversion type power supply circuit.

本発明の実施例1の力率改善回路を示す構成図である。 The power factor correction circuit according to Embodiment 1 of the present invention is a configuration diagram showing. 実施例1の力率改善回路内の制御回路に設けられたパルス幅変調器を示す構成図である。 It is a block diagram showing a pulse width modulator provided in the control circuit in the power factor correction circuit according to Embodiment 1. パルス幅変調器の入出力波形を示す図である。 Is a diagram illustrating input and output waveforms of the pulse width modulator. パルス幅変調器の入出力特性の1例を示す図である。 Is a diagram showing an example of input-output characteristics of a pulse width modulator. 実施例1の力率改善回路の各部の波形を示す図である。 It is a diagram showing a waveform of each part of the power factor correction circuit according to Example 1. 本発明の実施例2の力率改善回路を示す構成図である。 The power factor correction circuit according to Embodiment 2 of the present invention is a configuration diagram showing. 本発明の実施例3の力率改善回路を示す構成図である。 The power factor correction circuit according to Embodiment 3 of the present invention is a configuration diagram showing. 従来の力率改善回路の構成図である。 It is a block diagram of a conventional power factor correction circuit.

符号の説明 DESCRIPTION OF SYMBOLS

Vac 交流電源B 全波整流回路10,10a〜10c 制御回路11 出力電圧検出オペアンプ(誤差電圧生成手段) Vac AC power source B full-wave rectifying circuit 10,10a~10c control circuit 11 outputs a voltage detection operational amplifiers (error voltage generating means)
12 第1パルス幅変調器(第1パルス幅変調手段) 12 first pulse width modulator (first pulse width modulation means)
13 ローパスフィルタ(フィルタ手段) 13 low-pass filters (filter means)
14 第2パルス幅変調器(第2パルス幅変調手段) 14 second pulse width modulator (second pulse width modulating means)
120 乗算器130 電流検出オペアンプ140 パルス幅変調器121 三角波発振器122 コンパレータQ1 スイッチQ2 補助スイッチDo ダイオードDs ダイオードL1 昇圧リアクトルCo 平滑コンデンサR1,R2 抵抗Ro 負荷Rsh 電流検出抵抗(電流検出手段) 120 multiplier 130 current sensing operational amplifier 140 pulse width modulator 121 the triangular wave oscillator 122 comparator Q1 switch Q2 auxiliary switch Do diode Ds diode L1 boost reactor Co smoothing capacitor R1, R2 resistor Ro load Rsh current detecting resistor (current detection means)

Claims (4)

  1. 交流電源の交流電圧を整流回路で整流した整流電圧を昇圧リアクトルとスイッチとの直列回路に入力して前記スイッチによりオン/オフして前記交流電源の力率を改善するとともに、整流平滑回路により直流の出力電圧を得る力率改善回路であって、 Together with the on / off to improve the power factor of the AC power supply by the rectified voltage obtained by rectifying an AC voltage of the AC power source by the rectifying circuit is inputted to the series circuit of the step-up reactor and the switch switches, DC by the rectification smoothing circuit a power factor correction circuit for obtaining an output voltage,
    前記整流回路又は前記スイッチに流れる電流を検出する電流検出手段と、 Current detection means for detecting a current flowing through the rectifier circuit or the switch,
    前記出力電圧と所定の基準電圧との誤差を増幅して誤差電圧を生成する誤差電圧生成手段と、 An error voltage generating means for generating an error voltage by amplifying the error between the output voltage and a predetermined reference voltage,
    前記誤差電圧生成手段で生成された誤差電圧と三角波信号とを比較し、該誤差電圧に応じてパルス幅が変化する第1パルス信号を生成する第1パルス幅変調手段と、 Comparing the error voltage with the triangular wave signal generated by the error voltage generation unit, a first pulse width modulating means for generating a first pulse signal whose pulse width varies in response to said error voltage,
    前記第1パルス幅変調手段からの第1パルス信号に応じて、前記電流検出手段で検出された電流に比例した電圧を変調させる変調手段と、 In response to the first pulse signal from the first pulse width modulating means, a modulation means for modulating a voltage proportional to a current detected by the current detecting means,
    前記変調手段によって変調された電圧の高周波成分を除去して平滑化するフィルタ手段と、 Filter means for smoothing and removing high frequency components of the modulated voltage by said modulating means,
    前記フィルタ手段の出力と三角波信号とを比較し、該出力と(1−D(デューティーサイクル))とが比例するようにパルス幅が変化する第2パルス信号を生成し、該第2パルス信号を前記スイッチに印加して前記出力電圧を所定電圧に制御する第2パルス幅変調手段と、 Comparing the output with a triangular wave signal of the filter means to generate a second pulse signal whose pulse width changes to the output and the (1-D (duty cycle)) is proportional to the second pulse signal a second pulse width modulating means for controlling the output voltage to a predetermined voltage is applied to the switch,
    を有することを特徴とする力率改善回路。 Power factor correction circuit and having a.
  2. 前記変調手段は、前記第1パルス幅変調手段からの第1パルス信号がゲートに印加されることによりオン/オフして前記電流検出手段で検出された電流に比例した電圧をパルス変調させるMOSFETを有することを特徴とする請求項1記載の力率改善回路。 It said modulating means, a MOSFET for pulse modulating the voltage proportional to a current detected by the current detecting means is turned on / off by the first pulse signal from the first pulse width modulation means is applied to the gate power factor correction circuit according to claim 1, characterized in that it comprises.
  3. 前記変調手段は、前記第1パルス幅変調手段からの第1パルス信号がアノードに印加されることによりオン/オフして前記電流検出手段で検出された電流に比例した電圧をパルス変調させるダイオードを有することを特徴とする請求項1記載の力率改善回路。 Said modulating means, said first pulse width first pulse signal diode to pulse modulate the voltage proportional to a current detected by the current detecting means is turned on / off by being applied to the anode from the modulation means power factor correction circuit according to claim 1, characterized in that it comprises.
  4. 交流電源の交流電圧を整流回路で整流した整流電圧を昇圧リアクトルとスイッチとの直列回路に入力して前記スイッチによりオン/オフして前記交流電源の力率を改善するとともに、整流平滑回路により直流の出力電圧を得る力率改善回路であって、 Together with the on / off to improve the power factor of the AC power supply by the rectified voltage obtained by rectifying an AC voltage of the AC power source by the rectifying circuit is inputted to the series circuit of the step-up reactor and the switch switches, DC by the rectification smoothing circuit a power factor correction circuit for obtaining an output voltage,
    前記整流回路又は前記スイッチに流れる電流を検出する電流検出手段と、 Current detection means for detecting a current flowing through the rectifier circuit or the switch,
    前記出力電圧と所定の基準電圧との誤差を増幅して誤差電圧を生成する誤差電圧生成手段と、 An error voltage generating means for generating an error voltage by amplifying the error between the output voltage and a predetermined reference voltage,
    前記電流検出手段で検出された電流に比例した電圧と三角波信号とを比較し、該電圧に応じてパルス幅が変化する第1パルス信号を生成する第1パルス幅変調手段と、 Compares the voltage and the triangular wave signal which is proportional to a current detected by the current detecting means, a first pulse width modulating means for generating a first pulse signal whose pulse width varies in response to the voltage,
    前記第1パルス幅変調手段からの第1パルス信号に応じて、前記誤差電圧生成手段で生成された電圧を変調させる変調手段と、 In response to the first pulse signal from the first pulse width modulating means, a modulation means for modulating the voltage generated by the error voltage generation means,
    前記変調手段で変調された電圧の高周波成分を除去して平滑化するフィルタ手段と、 Filter means for smoothing and removing high frequency components of the modulated voltage by said modulating means,
    前記フィルタ手段の出力と三角波信号とを比較し、該出力と(1−D(デューティーサイクル))とが比例するようにパルス幅が変化する第2パルス信号を生成し、該第2パルス信号を前記スイッチに印加して前記出力電圧を所定電圧に制御する第2パルス幅変調手段と、 Comparing the output with a triangular wave signal of the filter means to generate a second pulse signal whose pulse width changes to the output and the (1-D (duty cycle)) is proportional to the second pulse signal a second pulse width modulating means for controlling the output voltage to a predetermined voltage is applied to the switch,
    を有することを特徴とする力率改善回路。 Power factor correction circuit and having a.
JP2004021937A 2004-01-29 2004-01-29 Power factor correction circuit Expired - Fee Related JP4466089B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004021937A JP4466089B2 (en) 2004-01-29 2004-01-29 Power factor correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004021937A JP4466089B2 (en) 2004-01-29 2004-01-29 Power factor correction circuit

Publications (2)

Publication Number Publication Date
JP2005218224A JP2005218224A (en) 2005-08-11
JP4466089B2 true JP4466089B2 (en) 2010-05-26

Family

ID=34905421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004021937A Expired - Fee Related JP4466089B2 (en) 2004-01-29 2004-01-29 Power factor correction circuit

Country Status (1)

Country Link
JP (1) JP4466089B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7848117B2 (en) 2007-01-22 2010-12-07 Power Integrations, Inc. Control arrangement for a resonant mode power converter
US7911812B2 (en) * 2007-01-22 2011-03-22 Power Integrations, Inc. Control arrangement for a PFC power converter
US8102164B2 (en) 2008-06-19 2012-01-24 Power Integrations, Inc. Power factor correction converter control offset
JP5830966B2 (en) * 2011-06-28 2015-12-09 日本電気株式会社 Power detection circuit of the electronic device, power consumption detection method
KR20190016480A (en) 2016-06-10 2019-02-18 엔티엔 가부시키가이샤 The power factor correction device

Also Published As

Publication number Publication date
JP2005218224A (en) 2005-08-11

Similar Documents

Publication Publication Date Title
CN101682255B (en) Ac-dc converter
US7012413B1 (en) Controller for a power factor corrector and method of regulating the power factor corrector
US5631550A (en) Digital control for active power factor correction
JP3774788B2 (en) Power factor compensation power supply
US7269038B2 (en) Vrms and rectified current sense full-bridge synchronous-rectification integrated with PFC
US5349284A (en) Power factor boost converter power supply
CN101217255B (en) A PFC circuit with current sharing control module and the corresponding current sharing control method
US6946819B2 (en) Device for the correction of the power factor in power supply units with forced switching operating in transition mode
US20070145956A1 (en) Switching power supply device
US8004262B2 (en) Method and apparatus to control a power factor correction circuit
US5001620A (en) Power factor improvement
US6275397B1 (en) Power factor correction control circuit for regulating the current waveshape in a switching power supply
US6344986B1 (en) Topology and control method for power factor correction
JP4474562B2 (en) LED driving device
US20120194143A1 (en) Switch-Mode Converter Operating in a Hybrid Discontinuous Conduction Mode (DCM)/Continuous Conduction Mode (CCM) That Uses Double or More Pulses in a Switching Period
US7630221B2 (en) Bridgeless PFC circuit for CRM and controlling method thereof
US8040117B2 (en) Closed loop negative feedback system with low frequency modulated gain
US5764039A (en) Power factor correction circuit having indirect input voltage sensing
EP0805548B1 (en) Power factor correction circuit
EP1261119A2 (en) Power factor corrector with efficient ripple attenuator
US6388429B1 (en) Controller for power factor corrector and method of operation thereof
US20030026115A1 (en) Switching-type DC-DC converter
KR101176179B1 (en) Apparatus and method for controlling a voltage converting mode
US6034513A (en) System and method for controlling power factor and power converter employing the same
US6646848B2 (en) Switching power supply apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees