JP4462020B2 - Self-scanning light emitting element array and optical writing head inspection method - Google Patents

Self-scanning light emitting element array and optical writing head inspection method Download PDF

Info

Publication number
JP4462020B2
JP4462020B2 JP2004340053A JP2004340053A JP4462020B2 JP 4462020 B2 JP4462020 B2 JP 4462020B2 JP 2004340053 A JP2004340053 A JP 2004340053A JP 2004340053 A JP2004340053 A JP 2004340053A JP 4462020 B2 JP4462020 B2 JP 4462020B2
Authority
JP
Japan
Prior art keywords
thyristor
light emitting
gate
transfer
thyristors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004340053A
Other languages
Japanese (ja)
Other versions
JP2006150598A (en
Inventor
誠治 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2004340053A priority Critical patent/JP4462020B2/en
Publication of JP2006150598A publication Critical patent/JP2006150598A/en
Application granted granted Critical
Publication of JP4462020B2 publication Critical patent/JP4462020B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Description

本発明は、自己走査型発光素子アレイチップおよび光書込みヘッドの検査方法、特に発光部サイリスタの発光異常を検査する方法に関する。   The present invention relates to a method for inspecting a self-scanning light emitting element array chip and an optical writing head, and more particularly to a method for inspecting light emission abnormality of a light emitting unit thyristor.

PNPN構造の3端子発光サイリスタを用い、転送部と発光部(複数の発光点を含む)とからなる自己走査型発光素子アレイは、転送信号と画像信号を元に発光パターンを作る。このような自己走査型発光素子アレイのチップは、その駆動回路と組み合わせて、光プリンタの書込み用光源、すなわち光書込みヘッドとして利用されている。   A self-scanning light-emitting element array including a transfer unit and a light-emitting unit (including a plurality of light-emitting points) using a PNPN three-terminal light-emitting thyristor creates a light-emitting pattern based on a transfer signal and an image signal. Such a self-scanning light emitting element array chip is used in combination with a drive circuit thereof as a light source for writing an optical printer, that is, an optical writing head.

このような自己走査型発光素子アレイのチップにおける発光異常の検出は、特許文献1に開示されているように、各チップにエンド端子用ボンディングパッドを設け、電圧を測定することでチップの発光異常を検査していた。
特開平9−99581号公報
As described in Patent Document 1, detection of abnormal light emission in a chip of such a self-scanning light emitting element array is provided with an end terminal bonding pad on each chip, and the voltage is measured to measure the abnormal light emission of the chip. Was inspecting.
Japanese Patent Laid-Open No. 9-99581

自己走査型発光素子アレイに転送信号(転送クロック)および画像信号(書込み信号)を供給する駆動回路は、転送クロックを送り放しであるため、なんらかの転送異常によって、発光異常が発生し、画像位置がずれたり、画像が抜け落ちることがある。   Since the drive circuit that supplies the transfer signal (transfer clock) and the image signal (write signal) to the self-scanning light emitting element array does not transmit the transfer clock, a light emission error occurs due to some transfer error, and the image position is It may shift or the image may fall out.

発光異常は、おおよそ次のモードに分類できる。
(1)第x発光点のみ点灯
(2)第x発光点以降点灯せず
(2−1)第1〜x発光点の間の発光点が1回だけ点灯
(2−2)第1〜x発光点の間の発光点が繰り返し点灯
(2−3)第1〜(x−1)発光点の間の発光点が1回点灯、第x発光点が複数回点灯
(3)第x発光点と第y発光点の間が点灯せず(x<y)
(3−1)第1〜x、第y〜最終発光点の発光点が1回だけ点灯
(3−2)第1〜x、第y〜最終発光点の発光点が1回点灯したのち、第1発光点から点灯を繰り返す
前述の、自己走査型発光素子アレイチップにエンド端子を設けて、正常な転送が行われているか確認する方法では、エンド端子用ボンディングパッドが増えるためチップ面積が増え、コストが上がる。また、チップデザインによってはエンド端子を取り出せないという問題点があった。例えば、1チップに2回路の自己走査型発光素子アレイを搭載し、それぞれの発光点をチップの両端から中央に転送する構成の場合、エンド端子はチップ中央から取り出さなければならないが、チップ中央部にボンディングパッドを置くことはデザイン上困難である。
Luminous abnormalities can be roughly classified into the following modes.
(1) Only the xth light emission point is lit (2) No light is emitted after the xth light emission point (2-1) The light emission point between the first to x light emission points is lit only once (2-2) First to xth The light emitting points between the light emitting points are repeatedly turned on (2-3) The light emitting points between the first to (x-1) light emitting points are turned on once, and the xth light emitting point is turned on multiple times (3) the xth light emitting point And the yth light emitting point do not light (x <y)
(3-1) The light emission points of the first to xth and yth to final light emission points are turned on only once. (3-2) After the light emission points of the first to xth and yth to final light emission points are turned on once, Repeated lighting from the first light emitting point In the above-described method of providing an end terminal on the self-scanning light emitting element array chip and confirming whether normal transfer is being performed, the bonding area for the end terminal increases and the chip area increases. , The cost goes up. Further, there is a problem that the end terminal cannot be taken out depending on the chip design. For example, when a self-scanning light emitting element array of two circuits is mounted on one chip and each light emitting point is transferred from both ends of the chip to the center, the end terminals must be taken out from the center of the chip. It is difficult to place a bonding pad on the design.

本発明の目的は、エンド端子用ボンディングパッドを設けることなく、自己走査型発光素子アレイチップ転送異常の検査を行うことのできる方法を提供することにある。
本発明の他の目的は、自己走査型発光素子アレイチップを複数個配列して構成した光書込みヘッドにおける発光異常を検出する方法を提供することにある。
An object of the present invention is to provide a method capable of inspecting a self-scanning light emitting element array chip transfer abnormality without providing an end terminal bonding pad.
Another object of the present invention is to provide a method for detecting a light emission abnormality in an optical writing head constructed by arranging a plurality of self-scanning light emitting element array chips.

本発明に係る自己走査型発光素子アレイは、以下の3種のものを用いている。   The following three types of self-scanning light emitting element arrays according to the present invention are used.

第1のタイプは、
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、ダイオードにて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から2相のクロックパルスラインを、それぞれ1サイリスタおきに接続し;一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ;他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップである。
The first type is
A plurality of three-terminal light emitting thyristors for transfer are arranged one-dimensionally; gates of adjacent thyristors are connected to each other by a diode; a power supply line is connected to each gate electrode of the thyristor via each gate resistor Connect; externally connect two-phase clock pulse lines to the cathode or anode of each thyristor every other thyristor; when a thyristor is turned on by one phase of the clock pulse, in the vicinity of that thyristor A transfer unit that turns on a thyristor adjacent to the certain thyristor by changing a gate voltage of the thyristor by a circuit network including the diode and a gate resistor;
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element A self-scanning light-emitting element array chip including a light-emitting unit provided with a line for applying an image signal for.

第2のタイプは、
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、結合用抵抗にて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から3相のクロックパルスラインを、順繰りに接続し;一つの相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記結合用抵抗とゲート抵抗とにより構成される回路網によって変化させ;他の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップである。
The second type is
A plurality of three-terminal light-emitting thyristors for transfer are arranged one-dimensionally; the gates of adjacent thyristors are connected to each other by a coupling resistor; a power supply line is connected to each gate electrode of the thyristor, and each gate resistor is connected A three-phase clock pulse line from the outside is connected in sequence to the cathode or anode of each thyristor; when a thyristor is turned on by a single-phase clock pulse, Changing the gate voltage of the thyristor by a circuit network composed of the coupling resistor and the gate resistor; a transfer unit for turning on a thyristor adjacent to the certain thyristor by a clock pulse of another phase;
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element A self-scanning light-emitting element array chip including a light-emitting unit provided with a line for applying an image signal for.

第3のタイプは、
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、ダイオードにて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から2相のクロックパルスラインを、それぞれ1サイリスタおきに接続し;一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ;他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせ;前記2相のクロックパルスの一方を、ダイオードを介して、最初にオンすべき転送用サイリスタのゲートに接続した転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップである。
The third type is
A plurality of three-terminal light emitting thyristors for transfer are arranged one-dimensionally; gates of adjacent thyristors are connected to each other by a diode; a power supply line is connected to each gate electrode of the thyristor via each gate resistor Connect; externally connect two-phase clock pulse lines to the cathode or anode of each thyristor every other thyristor; when a thyristor is turned on by one phase of the clock pulse, in the vicinity of that thyristor The gate voltage of the thyristor is changed by a circuit network composed of the diode and the gate resistor; the thyristor adjacent to the certain thyristor is turned on by the clock pulse of the other phase; one of the clock pulses of the two phases Is connected to the gate of the first transfer thyristor to be turned on via a diode. A transfer unit,
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element A self-scanning light-emitting element array chip including a light-emitting unit provided with a line for applying an image signal for.

本発明は、このような自己走査型発光素子アレイチップの発光異常の検査方法であって、前記電源ラインに電流測定回路を挿入し、前記配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、前記電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記自己走査型発光素子アレイチップの発光異常を検出することを特徴とする。   The present invention is a method for inspecting light emission abnormality of such a self-scanning light emitting element array chip, wherein a current measuring circuit is inserted into the power supply line, and the last of the plurality of arranged transfer thyristors is arranged. The current flowing through the power supply line is measured by the current measurement circuit at the timing when only the thyristor is turned on, and the light emission abnormality of the self-scanning light emitting element array chip is detected from the measured value.

自己走査型発光素子アレイチップを複数個一次元に配列することにより、光書込みヘッドを構成できる。   An optical writing head can be constructed by arranging a plurality of self-scanning light emitting element array chips in one dimension.

本発明は、また、このような光書込みヘッドの発光異常の検査方法であって、各チップ毎に、前記電源ラインに電流測定回路を挿入し、各チップ毎に、前記配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、前記電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出することを特徴とする。   The present invention is also a method for inspecting a light emission abnormality of such an optical writing head, wherein a current measuring circuit is inserted into the power supply line for each chip, and a plurality of the arrayed elements are arranged for each chip. The current flowing through the power supply line is measured by the current measuring circuit at the timing when only the last thyristor of the transfer thyristors is turned on, and a light emission abnormality of the optical writing head is detected from the measured value. To do.

1個の電流測定回路を用いて検査する場合には、各チップの前記電源ラインを、1本の共通電源ラインに接続し、前記共通電源ラインに電流測定回路を挿入し、全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記共通電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出するのが好適である。   When testing using one current measurement circuit, the power line of each chip is connected to one common power line, a current measurement circuit is inserted into the common power line, It is preferable that the current flowing through the common power supply line is measured by the current measuring circuit at the timing when only the transfer thyristor is turned on, and the light emission abnormality of the optical writing head is detected from the measured value.

また、本発明の光書込みヘッドの検査方法では、前記自己走査型発光素子アレイチップを所定個数毎にブロック化し、各ブロック内のチップの電源ラインを、各ブロック毎の共通電源ラインに接続し、前記各共通電源ラインにそれぞれ電流測定回路を挿入し、各ブロック内の全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記各共通電源ラインに流れる電流を前記各電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出することを特徴とする。   Further, in the optical writing head inspection method of the present invention, the self-scanning light emitting element array chips are blocked every predetermined number, and the power lines of the chips in each block are connected to a common power line for each block, Current measurement circuits are inserted into the respective common power supply lines, and currents flowing through the respective common power supply lines at the timing when only the last transfer thyristor is turned on through all chips in each block are referred to as the respective current measurement circuits. And detecting a light emission abnormality of the optical writing head based on the measured value.

また、本発明の光書込みヘッドの検査方法では、各ブロック内のチップの電源ラインを、各ブロック毎の共通電源ラインに接続し、前記各共通電源ラインを、光書込みヘッドの1本の共通電源ラインに接続し、この共通電源ラインに1個の電流測定回路を挿入し、各ブロック毎に時分割で動作させて、各ブロック内の全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記1本の共通電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出することを特徴とする。   In the optical writing head inspection method of the present invention, the power supply line of the chip in each block is connected to the common power supply line for each block, and each common power supply line is connected to one common power supply for the optical writing head. Connected to the line, one current measurement circuit is inserted into this common power supply line, and each block is operated in a time-sharing manner, and only the last transfer thyristor is turned on through all the chips in each block. The current flowing through the one common power supply line is measured by the current measuring circuit at the timing, and a light emission abnormality of the optical writing head is detected from the measured value.

また、本発明の自己走査型発光素子アレイの検査方法では、転送部最終サイリスタがオンしたときに、発光部最終サイリスタを点灯状態にした後、全転送部サイリスタをオフにし、前記発光部最終サイリスタが点灯しているか否かを、前記電源ラインに流れる電流を測定して判断することにより、前記光書込みヘッドの発光異常を検出することを特徴とする。   In the self-scanning light emitting element array inspection method of the present invention, when the transfer unit final thyristor is turned on, the light emitting unit final thyristor is turned on, and then all the transfer unit thyristors are turned off. Whether or not is lit is determined by measuring a current flowing through the power supply line to detect a light emission abnormality of the optical writing head.

また、本発明の自己走査型発光素子アレイの検査方法では、転送部最終サイリスタがオンしたときに、発光部最終サイリスタを点灯状態にした後、全転送部サイリスタをオフにし、再び転送部サイリスタをオンさせようとしたときに、前記点灯している発光部サイリスタに対応する転送部サイリスタがオンしているか否かを、前記電源ラインに流れる電流を測定して判断することにより、前記光書込みヘッドの発光異常を検出することを特徴とする。   In the inspection method of the self-scanning light emitting element array of the present invention, when the transfer unit final thyristor is turned on, the light emitting unit final thyristor is turned on, then all transfer unit thyristors are turned off, and the transfer unit thyristor is turned on again. The optical writing head is configured to determine whether a transfer unit thyristor corresponding to the light emitting unit thyristor that is lit is on by measuring a current flowing through the power supply line when it is turned on. It is characterized by detecting an abnormal light emission.

本発明によれば、PNPN構造の3端子発光サイリスタを用いた自己走査型発光素子アレイチップにおいて、VGA端子の電流をモニタすることで、発光点が最終ビットに達しているかどうかを判断して、発光異常を検出することができるので、従来技術によるエンド端子を設けることに付随する種々の問題は生じない。 According to the present invention, in a self-scanning light-emitting element array chip using a three-terminal light-emitting thyristor with a PNPN structure, it is determined whether or not the light-emitting point has reached the final bit by monitoring the current at the VGA terminal. Since a light emission abnormality can be detected, various problems associated with providing an end terminal according to the prior art do not occur.

本発明の検査方法は、フルタイムモニタの他、起動時のセルフチェック、一定時間毎の動作チェックにも応用できる。また、チップ単位での判定も可能であるし、ブロック単位で判定することもでき、柔軟性のある検査方法を提供できる。   The inspection method of the present invention can be applied to a self-check at start-up and an operation check at regular intervals in addition to a full-time monitor. In addition, determination can be performed in units of chips, and determination can be performed in units of blocks, so that a flexible inspection method can be provided.

以下、本発明の実施例を、図面に基づいて説明する。   Embodiments of the present invention will be described below with reference to the drawings.

自己走査型発光素子アレイチップのVGA端子から流れ出る電流をモニタし、最終発光素子が点灯するタイミングでの電流値が適正値にあるかどうかを調べる。 The current flowing from the V GA terminal of the self-scanning light-emitting array chip monitors the current value at the timing of the last light emitting element is turned Tests for proper value.

例として、転送部サイリスタのゲート間をダイオードで結合した8ビット分のダイオード結合自己走査型発光素子アレイチップの等価回路、および、その駆動波形を図1,図2にそれぞれ示す。図1において、S〜Sは転送部サイリスタ、L〜Lは発光部サイリスタ、RG1〜RG8はゲート抵抗、D〜Dは結合用ダイオード、VGAは電源端子、Φはスタートパルス端子、Φ1,Φ2はクロックパルス端子、Φは画像信号端子、R,R1,R2,Rは電流制限用抵抗である。 As an example, an equivalent circuit of an 8-bit diode-coupled self-scanning light-emitting element array chip in which the gates of the transfer unit thyristors are coupled by diodes, and driving waveforms thereof are shown in FIGS. 1, S 1 to S 8 are transfer unit thyristors, L 1 to L 8 are light emitting unit thyristors, R G1 to R G8 are gate resistors, D 1 to D 7 are coupling diodes, V GA is a power supply terminal, Φ S is a start pulse terminal, Φ 1 and Φ 2 are clock pulse terminals, Φ I is an image signal terminal, and R S , R 1 , R 2, and R I are current limiting resistors.

なお、VGAは電源電圧を、R,R1,R2,Rは抵抗値をも示すものとしても用いるものとする。また、ゲート抵抗RG1〜RG8の抵抗値は、同一であり、Rで表すものとする。 Note that VGA is used as a power supply voltage, and R S , R 1 , R 2, and R I are also used as resistance values. The resistance values of the gate resistors R G1 to R G8 are the same and are represented by RG .

図1から明らかなように、回路は、転送部サイリスタおよび発光部サイリスタのアノードが接地されたアノードコモン型である。   As is apparent from FIG. 1, the circuit is an anode common type in which the anodes of the transfer unit thyristor and the light emitting unit thyristor are grounded.

以上の回路において、いま、クロックパルスΦ1がLレベルのときスタートパルスΦをHレベルにして、転送部サイリスタSのみがオンしているときのVGA端子に流れ込む電流を計算する。サイリスタSがオン状態のため、サイリスタSのゲート電圧VGONはほぼ基板電位となる。ゲート抵抗RG1に流れる電流IG1は、
G1=(VGON−VGA)/R (1)
となる。また、ゲート抵抗RG2に流れる電流は、ダイオードDの電圧降下Vだけゲート抵抗RG2にかかる電位差が小さくなるので、
G2=(VGON−VGA−V)/R (2)
となる。
In the circuit described above, now, the clock pulse Φ1 is in the H level start pulse [Phi S at the L level, to calculate the current flowing into the V GA terminal when only the transfer unit thyristors S 1 is turned on. Because thyristors S 1 is in the ON state, the gate voltage V GON thyristor S 1 is substantially the substrate potential. The current I G1 flowing through the gate resistor R G1 is
I G1 = (V GON −V GA ) / R G (1)
It becomes. Further, the current flowing through the gate resistor R G2, since potential difference across by the voltage drop V D of the diode D 1 to the gate resistor R G2 decreases,
I G2 = (V GON −V GA −V D ) / R G (2)
It becomes.

以下、
G3=(VGON−VGA−2V)/R (3)
G4=(VGON−VGA−3V)/R (4)


となるが、上記式の分子の値が負となると、ダイオードはオフとなり電流を流さない。例えばVGON=−0.3V,VGA=−5V,V=1.2Vについて考えると、ダイオードD以下はオフとなり、IG5以下は電流は零である。R=30kΩとすると、サイリスタSがオンしているときのVGA端子を流れる電流IGA(S)は、
GA(S)=IG1+IG2+IG3+IG4=(4VGON−4VGA−6V)/R
≒390μAとなる。
Less than,
I G3 = (V GON −V GA −2V D ) / R G (3)
I G4 = (V GON −V GA −3V D ) / R G (4)


However, when the numerator value of the above equation becomes negative, the diode is turned off and no current flows. For example V GON = -0.3V, V GA = -5V, Considering V D = 1.2V, diode D 5 or less is turned off, I G5 following current is zero. When R G = 30 kΩ, the current I GA (S 1 ) flowing through the V GA terminal when the thyristor S 1 is on is
I GA (S 1 ) = IG 1 + IG 2 + IG 3 + IG 4 = (4V GON −4V GA −6V D ) / RG
≈390 μA.

ここまでは、第1の転送部サイリスタSがオンした場合であったが、終端側(図1では第8ビット)では、結合ダイオードD〜Dおよびゲート抵抗RG1〜RG8で構成される回路網が切れているため、電流IGAは変化する。例えば、サイリスタSがオンしている場合は、ゲート抵抗RG7とRG8しか電流が流れる経路がないため、IGA(S)=IG7+IG8となる。またサイリスタSがオンしている場合は、ゲート抵抗RG8しか電流経路がないため、IGA(S)=IG8となる。 So far, the first transfer unit thyristor S 1 is was when turned on, the terminal end side (8 bits in FIG. 1), constituted by a coupling diode D 1 to D 7 and the gate resistor R G1 to R G8 The current I GA changes because the network to be cut is cut off. For example, if the thyristor S 7 is turned on, since there is no gate resistor R G7 and R G8 only current flows paths, the I GA (S 7) = I G7 + I G8. In the case where the thyristor S 8 is on, since there is no gate resistor R G8 only current path, the I GA (S 8) = I G8.

駆動波形と電流IGAの電流値例を図3に示す。クロックパルス端子Φ2につながっているサイリスタで比較すると、IGA(S)=IGA(S)=390μA、IGA(S)=350μA、IGA(S)=160μAであり、転送部最終サイリスタがオンしているときは、それ以外の場合の半分以下のIGA値となる。 An example of the drive waveform and the current value of the current I GA is shown in FIG. When compared with a thyristor connected to the clock pulse terminal Φ2, I GA (S 2 ) = I GA (S 4 ) = 390 μA, I GA (S 6 ) = 350 μA, I GA (S 8 ) = 160 μA, and transfer When the final thyristor is turned on, the IGA value is less than half that in other cases.

そこで、転送部最終サイリスタがオンするタイミングで、電流IGAを電流計(図示せず)で計測し、その電流がある範囲に収まっているかどうかで、転送動作の成否を判定する。転送動作に異常があれば、発光異常が存在することがわかる。 Therefore, at the timing when the transfer unit final thyristor is turned on, the current IGA is measured by an ammeter (not shown), and the success or failure of the transfer operation is determined based on whether or not the current is within a certain range. If there is an abnormality in the transfer operation, it can be seen that there is a light emission abnormality.

図4Aに、複数個の自己走査型発光素子アレイを配列して構成した光書込みヘッドにおける発光異常の検査方法を示す。複数個のチップを直線状に配列し、光書込みヘッドの光源が構成される。図4Aでは、図面を簡単にするために、5個のチップCHIP1〜5が配列された光源を示す。チップは、図1で示した8ビットのものとする。   FIG. 4A shows a light emission abnormality inspection method in an optical writing head configured by arranging a plurality of self-scanning light emitting element arrays. A plurality of chips are linearly arranged to constitute a light source for an optical writing head. FIG. 4A shows a light source in which five chips CHIP 1 to 5 are arranged to simplify the drawing. The chip is assumed to be of 8 bits shown in FIG.

自己走査型発光素子アレイチップは、通常、5個のボンディングパッドを備えている。すなわち、VGA端子用ボンディングパッド,スタートパルス端子Φ用ボンディングパッド,クロックパルス端子Φ1用ボンディングパッド,クロックパルス端子Φ2用ボンディングパッド,画像信号端子Φ用ボンディングパッドであり、図では、各チップにおいて“V”,“S”,“1”,“2”,“I”と表示する。 A self-scanning light-emitting element array chip usually includes five bonding pads. That is, the bonding pads for V GA terminals, bonding pads for the start pulse terminal [Phi S, bonding pads for clock pulses terminal .phi.1, a bonding pad, the bonding pad for the image signal terminals [Phi I clock pulse terminal .phi.2, in the figure, each chip "V", "S", "1", "2", "I" are displayed.

各チップCHIP1〜CHIP5へは、スタートパルスΦ,クロックパルスΦ1,クロックパルスΦ2を共通に供給する。各チップには、画像信号Φ1,Φ2,Φ3,Φ4,Φ5を個別に供給する。 A start pulse Φ S , a clock pulse Φ1, and a clock pulse Φ2 are commonly supplied to the chips CHIP1 to CHIP5. Image signals Φ I 1, Φ I 2, Φ I 3, Φ I 4, and Φ I 5 are individually supplied to each chip.

本発明の検査方法を実施するためには、図4Aに示すように、チップCHIP1〜CHIP5の各VGA端子と−5V電源10の間に、電流計J1〜J5をそれぞれ挿入する。 To carry out the test method of the present invention, as shown in FIG. 4A, during each V GA terminal and -5V supply 10 of the chip CHIP1~CHIP5, inserting the ammeter J1~J5 respectively.

各電流計で、電流IGAをモニタすることにより転送異常すなわち発光異常を検出する。各チップにおいて、サイリスタSのみがオンしているタイミングで測定した電流IGA(S)が100μAと250μAの間にあるときに、転送動作が成功したものと判定する。ここで、電流IGA(S)が100μA以下となるのは、そのチップでは1個もサイリスタがオンしていないということであるので、問題点で挙げたケースでは(2−1),(3−1)に相当する。 Each ammeter detects a transfer abnormality, that is, a light emission abnormality by monitoring the current IGA . In each chip, when the current I GA (S 8 ) measured when only the thyristor S 8 is on is between 100 μA and 250 μA, it is determined that the transfer operation is successful. Here, the current I GA (S 8 ) is 100 μA or less because no thyristor is turned on in the chip. In the case mentioned in the problem, (2-1), ( It corresponds to 3-1).

ここでは、電流計を挿入したが、抵抗器を挿入して、電圧降下を測定してもよい。 電圧降下の測定回路例を図4Bに示す。図4Aでは、電流計J1〜J5を示しているが、具体的な電流測定の手段として、各チップのVGA端子から流れ出す電流が、既定値の範囲(ここでは、100〜250μA)にあるかどうかを、比較器を用いて判定する回路を用いた。 Although an ammeter is inserted here, a voltage drop may be measured by inserting a resistor. An example of a voltage drop measurement circuit is shown in FIG. 4B. Or In Figure 4A, there is shown an ammeter J1 to J5, as a means of specific current measurement, a current flows from the V GA terminal of each chip, the range of (here, 100~250Myuei) defaults in A circuit for determining whether or not using a comparator was used.

図中、CP〜CP10は比較器であり、+−2つの入力端子を持ち、+端子の電圧が−端子よりも高いときはHレベルを出力し、逆のときはLレベルを出力する働きを持つ。図4Bにおいて、Block1は、図4Aの電流計J1に相当する。Block1は、2つの比較器CP,CP、抵抗R、アンドゲートAから構成されている。比較器CPは、抵抗R(1kΩとする)によって起こる電圧降下を抵抗R,Rによって決まる電圧(ここでは、R=1kΩ、R=49kΩ、VGA=−5Vと想定して、−0.1V)と比較しており、電流の下限値(ここでは100μA)よりも抵抗Rを流れる電流が大きいとHレベルを出力する。一方、比較器CPは、抵抗Rによって起こる電圧降下を抵抗R,Rによって決まる電圧(ここでは、R=1kΩ、R=19kΩ、VGA=−5Vと想定して、−0.25V)と比較しており、電流の上限値(ここでは250μA)よりも抵抗Rを流れる電流が小さいとHレベルを出力する。この2つ比較器出力の論理積をとった結果Dlが、転送部サイリスタSが点灯しているタイミングで、Hレベルであれば、CHIP1の転送は成功していることが分かる。論理積結果Dl〜D5のデータ線は、このままヘッドの外側に取り出しても良く、また、シフトレジスタなどを用いてシリアル−パラレル変換してから取り出しても良い。また、転送不良の起こつたチップの位置を知る必要がないならば、それぞれの出力の論理積をとっても良い。 In the figure, CP 1 to CP 10 are comparators, which have + −2 input terminals, and output an H level when the voltage at the + terminal is higher than the − terminal, and output an L level when the voltage is reversed. Have a job. In FIG. 4B, Block1 corresponds to the ammeter J1 in FIG. 4A. Block 1 is composed of two comparators CP 1 and CP 2 , a resistor R 1 , and an AND gate A 1 . The comparator CP 1 assumes that the voltage drop caused by the resistor R 1 (1 kΩ) is determined by the resistors R 6 and R 7 (here, R 6 = 1 kΩ, R 7 = 49 kΩ, and V GA = −5V). Te, -0.1 V) is compared to, and outputs the lower limit value (H level and the current is greater than 100 .mu.A) flows through the resistor R 1 in this case the current. On the other hand, the comparator CP 2 assumes that the voltage drop caused by the resistor R 1 is a voltage determined by the resistors R 8 and R 9 (here, R 8 = 1 kΩ, R 9 = 19 kΩ, V GA = −5 V, − 0.25 V) is compared with the upper limit value of the current (in this case outputs the H level and current is small flowing through the resistor R l than 250 .mu.A). The two comparator output results by taking the logical product of Dl is, at a timing when the transfer unit thyristor S 8 is lit, if H level, it is apparent that a transfer CHIP1 successful. The data lines of the logical product results D1 to D5 may be taken out of the head as they are, or may be taken out after serial-parallel conversion using a shift register or the like. Further, if it is not necessary to know the position of the chip where the transfer failure has occurred, the logical product of the respective outputs may be taken.

ここでは、比較器を用いて基準内か否かの判定をさせたが、抵抗R〜Rによる電圧降下を、アナログスイッチで切替えながら、ADコンバータで測定しても良い。 Here, the comparator is used to determine whether or not it is within the reference, but the voltage drop due to the resistors R 1 to R 5 may be measured by an AD converter while being switched by an analog switch.

また、電流測定手段はヘッド内に設けたが、電源側に設けても良い。   The current measuring means is provided in the head, but may be provided on the power source side.

また、ここでは、8ビットの自己走査型発光素子アレイについて説明したが、何ビットでもよく、最終ビットの点灯タイミングで電流IGAを測定すればよい。また、アノードコモン型の自己走査型発光素子アレイを使った回路を例としているが、極性を適当に入れ替えることで、カソードコモン型のものを使ってもよい。 Here, the 8-bit self-scanning light emitting element array has been described. However, any number of bits may be used, and the current IGA may be measured at the lighting timing of the last bit. Further, although a circuit using an anode common type self-scanning light emitting element array is taken as an example, a cathode common type may be used by appropriately switching the polarity.

実施例1では、転送部サイリスタのゲート間をダイオードで結合したダイオード結合型の自己走査型発光素子アレイを例としているが、抵抗結合型であっても、最終ビットのサイリスタがオンするタイミングでの電流IGAは、それ以外に比べて小さくなるため、同様の方法を用いることができる。 In the first embodiment, the diode-coupled self-scanning light-emitting element array in which the gates of the transfer unit thyristors are coupled by diodes is taken as an example. However, even in the resistance-coupled type, the timing at which the thyristor of the last bit is turned on Since the current I GA is smaller than the other currents, a similar method can be used.

図5に、抵抗結合型の自己走査型発光素子アレイの等価回路を示す。Ri(i+1)(i=1〜7)は、結合用抵抗を示している。これら結合用抵抗の抵抗値は同じとし、その値をRi(i+1)で表すものとする。 FIG. 5 shows an equivalent circuit of a resistance-coupled self-scanning light-emitting element array. R i (i + 1) (i = 1 to 7) represents a coupling resistance. The resistance values of these coupling resistors are the same, and the value is represented by R i (i + 1) .

この場合、転送用クロックパルスには、3相クロックパルスΦ1,Φ2,Φ3が用いられる。R1,R2,R3は、各クロックパルスラインに挿入された電流制限用抵抗である。   In this case, three-phase clock pulses Φ1, Φ2, and Φ3 are used as transfer clock pulses. R1, R2 and R3 are current limiting resistors inserted in each clock pulse line.

この等価回路で、ゲート抵抗と結合用抵抗の抵抗値の比を、R:Ri(i+1)=1:2としたとき、ゲート抵抗と結合用抵抗とで構成されるネットワークが無限に続くとすると、ゲート抵抗RGiを流れる電流とゲート抵抗RG(i+1)を流れる電流の比は2:1となり、電流IGAと駆動パルスの波形との関係は図6のようになる。結合ダイオード方式に比べて、電流IGA(S)と電流IGA(S)の差が小さめになるが、実際にサイリスタSがオンするタイミングでは、サイリスタSのカソードが接続されているクロックパルスΦ1はHレベルとなっており、サイリスタSがオンできず、電流IGA(S)と電流IGA(S)を比較すればよい。このため、サイリスタSがオンしているときと、サイリスタSがオンしていないときとでは、(IGA(S)−IGA(S))/IGA(S)≒0.5となる。したがって、サイリスタSがオンのタイミングで電流IGAを測定し、その値が所定値以下であれば、発光異常を検査できる。 In this equivalent circuit, when the ratio of the resistance values of the gate resistance and the coupling resistance is R G : R i (i + 1) = 1: 2, a network composed of the gate resistance and the coupling resistance continues indefinitely. Then, the ratio of the current flowing through the gate resistor R Gi to the current flowing through the gate resistor R G (i + 1) is 2: 1, and the relationship between the current I GA and the waveform of the drive pulse is as shown in FIG. Although the difference between the current I GA (S 7 ) and the current I GA (S 8 ) is smaller than that of the coupled diode method, at the timing when the thyristor S 8 is actually turned on, the cathode of the thyristor S 7 is connected. clock pulse Φ1 you are has become the H level, the thyristor S 7 can not be turned on, it may be compared current I GA (S 5) and a current I GA (S 8). Therefore, as when the thyristor S 8 is turned on, in the case the thyristors S 8 is not turned on, (I GA (S 5) -I GA (S 8)) / I GA (S 8) ≒ 0 .5. Accordingly, the thyristor S 8 measures the current I GA at the timing of the on, if the value is less than a predetermined value, can be inspected abnormal emission.

また、図5の自己走査型発光素子アレイチップを直線状に配列した光書込みヘッドにおいても、図4Aで説明したように、各チップのVGAラインにそれぞれ電流計を設けることにより、光書込みヘッドの発光異常を検出することができる。 Further, in the optical writing head in which the self-scanning light emitting element array chips of FIG. 5 are linearly arranged, as described with reference to FIG. 4A, by providing an ammeter on each VGA line of each chip, Luminescence abnormality can be detected.

実施例1では、スタートパルス端子を独立で持った自己走査型発光素子アレイを例に挙げたが、本発明は、スタートパルス端子を他の論理から合成する方式の自己走査型発光素子アレイにも適用できる。なお、このような方式の自己走査型発光素子アレイは、本出願人の出願に係る特開2001−68736号公報に開示されている。   In the first embodiment, a self-scanning light emitting element array having an independent start pulse terminal is taken as an example. However, the present invention is also applicable to a self-scanning light emitting element array of a method of synthesizing a start pulse terminal from another logic. Applicable. Such a self-scanning light emitting element array is disclosed in Japanese Patent Application Laid-Open No. 2001-68736 related to the application of the present applicant.

図7に、その一例を示す。ダイオード20を、クロックパルスΦ2端子に接続された電流制限用抵抗R2の一端と、転送部サイリスタSのゲートとの間に挿入する。これにより、スタートパルス端子を省略することができる。 An example is shown in FIG. A diode 20 and one end of the clock pulse Φ2 for connected current limiting terminal resistor R2, is inserted between the gate of the transfer unit thyristors S 1. Thereby, the start pulse terminal can be omitted.

図8に、クロックパルスΦ1,Φ2の波形と電流IGAの電流値を示す。最終ビットのオンタイミングでの電流はそれ以外に比べて小さくなるため、前述したと同様の方法が使える。 Figure 8 shows a current value of the clock pulse .phi.1, .phi.2 waveform and the current I GA. Since the current at the ON timing of the last bit is smaller than the other bits, the same method as described above can be used.

また、図7の自己走査型発光素子アレイチップを直線状に配列した光書込みヘッドにおいても、図4Aで説明したように、各チップのVGAラインにそれぞれ電流計を設けることにより、光書込みヘッドの発光異常を検出することができる。 Further, in the optical writing head in which the self-scanning light emitting element array chips of FIG. 7 are linearly arranged, as described with reference to FIG. 4A, by providing an ammeter on each VGA line of each chip, Luminescence abnormality can be detected.

図4Aの実施例では、1チップ毎に電流IGAを測定できる構成とした。しかし、この方法では電流計がチップの数だけ必要となり、コストがかかる。そこで、図9に示すように、各チップのVGAラインを1本の共通のVGAライン30に接続し、この共通VGAライン30に1個の電流計Jを挿入し、この電流計Jで電流IGAを測定することにした。ここでは、1ヘッド分60チップのVGAラインをまとめた。このまま、全チップに関する電流IGAを測定する場合は、60チップのうちの高々1チップが転送異常で最終ビット以外のサイリスタがオンして390μAの電流IGAを流しても、電流変化は2%程に過ぎないため、測定精度が高くなければならない。このため、予め、正常な転送が確認された状態で測定された初期の電流IGAをもとに、1%以上の変化がないかを調べて、異常を検出した。1%程度の測定精度を確保するため、電流計Jとしては、10ビットのADコンバータを用いて、ヘッド内に内蔵した。 In the embodiment shown in FIG. 4A, the current IGA can be measured for each chip. However, this method requires as many ammeters as the number of chips, which is expensive. Therefore, as shown in FIG. 9, the V GA line of each chip is connected to a common V GA line 30 of one, and inserting one ammeter J to the common V GA line 30, the ammeter J It was decided to measure the current IGA . Here, VGA lines of 60 chips for one head are collected. Anyway, when measuring the current I GA for all chips, even by applying a current I GA of 390μA at most one chip with thyristor is on other than the final bit abnormal transfer of 60 chips, the current change is 2% Because it is only about this, the measurement accuracy must be high. For this reason, an abnormality was detected by examining in advance whether there was a change of 1% or more based on the initial current IGA measured in a state where normal transfer was confirmed. In order to ensure measurement accuracy of about 1%, the ammeter J was built in the head using a 10-bit AD converter.

なお、この検査方法は、図9におけるチップが、図5および図7に示したチップであっても適用できることは、明らかである。   It is obvious that this inspection method can be applied even if the chip in FIG. 9 is the chip shown in FIGS.

実施例4では、電流の1%の変化をとらえる必要がある。しかし、高い精度の電流計は高価であり、また、半導体抵抗は温度係数が大きいため、場合によっては温度係数補正も必要となる。このため、かえってコストが高くなってしまう場合がある。そこで、60チップを複数のブロックに分け、ブロック毎の電流IGAを測定する。例えば、全体を10ブロックに分けると、1ブロックに含まれるチップ数は6チップとなり、実施例4の10倍の感度で異常検出が可能となる。図10に、この光書込みヘッドの等価回路の一部を示す。図面を簡単にするためブロックは5個しか示していない。各ブロック毎に電流計J1,J2,J3…を設けていることがわかる。 In Example 4, it is necessary to capture a 1% change in current. However, a highly accurate ammeter is expensive, and the semiconductor resistor has a large temperature coefficient, so that it may be necessary to correct the temperature coefficient. For this reason, cost may become high on the contrary. Therefore, 60 chips are divided into a plurality of blocks, and the current I GA for each block is measured. For example, if the whole is divided into 10 blocks, the number of chips included in one block is 6 chips, and an abnormality can be detected with 10 times the sensitivity of the fourth embodiment. FIG. 10 shows a part of an equivalent circuit of this optical writing head. Only five blocks are shown to simplify the drawing. It can be seen that ammeters J1, J2, J3... Are provided for each block.

1個のブロック内にある6個の各チップのVGAラインは、図9に示したように1本の共通VGAラインに接続されており、各ブロックの共通VGAラインに図10に示すように、電流計J1,J2,J3…が挿入されている。各電流計は各ブロックの最終ビットのオンタイミングでの電流を検出する。 6 V GA line of each chip within one block are connected to one common V GA line as shown in FIG. 9, shown in Figure 10 to a common V GA line of each block As shown, ammeters J1, J2, J3... Are inserted. Each ammeter detects a current at the ON timing of the last bit of each block.

なお、この検査方法は、チップが、図5および図7に示したチップであっても適用できることは、明らかである。   It is obvious that this inspection method can be applied even if the chip is the chip shown in FIGS.

実施例5では、ブロック毎に電流計が必要となるため、コストがかかる。そこで、ブロック毎に別々に時分割で動作させ、それぞれのブロック毎に1個の電流計で電流IGAを測定する。ブロック毎に時分割で駆動するには、図11に示すように、クロックパルスΦ1,Φ2それぞれをブロック毎に用意する。この場合、チップは図7に示したチップのようにスタートパルス端子Φを設けないチップを用いる。 In the fifth embodiment, since an ammeter is required for each block, the cost is increased. Therefore, each block is operated separately in a time division manner, and the current IGA is measured by one ammeter for each block. In order to drive each block in a time-sharing manner, clock pulses Φ1 and Φ2 are prepared for each block as shown in FIG. In this case, the chip uses a chip without the start pulse terminal [Phi S as chip shown in FIG.

1個のブロック内にある6個の各チップのVGAラインは、図9に示したように1本の共通VGAラインに接続されており、各ブロックの共通VGAラインを、図11に示すように、光書込みヘッドのVGAライン32に接続し、このVGAライン32に1個の電流計Jを挿入する。 V GA line six of each chip within one block are connected to one common V GA line as shown in FIG. 9, the common V GA line of each block, in FIG. 11 As shown in the figure, the VGA line 32 of the optical writing head is connected, and one ammeter J is inserted into the VGA line 32.

クロックパルスΦ1−1,Φ2−1はBLOCK1用、クロックパルスΦ1−2,Φ2−2はBLOCK2用、Φ1−3,Φ2−3はBLOCK3用、Φ1−4,Φ2−4はBLOCK4用、Φ1−5,Φ2−5はBLOCK5用である。各クロックパルスは、クロックパルスラインを経てそれぞれのブロックに供給される。   Clock pulses Φ1-1 and Φ2-1 are for BLOCK1, clock pulses Φ1-2 and Φ2-2 are for BLOCK2, Φ1-3 and Φ2-3 are for BLOCK3, Φ1-4 and Φ2-4 are for BLOCK4, Φ1- 5 and Φ2-5 are for BLOCK5. Each clock pulse is supplied to the respective block via a clock pulse line.

以上のような回路において、各ブロックにクロックパルスΦ1,Φ2を別々に供給すれば、ブロック毎に電流IGAを1個の電流計で測定できる。 In the circuit as described above, if the clock pulses Φ1 and Φ2 are separately supplied to each block, the current IGA can be measured by one ammeter for each block.

他方、スタートパルス端子Φを備えるチップを用いる場合には、図12に示すように、スタートパルスΦ1,Φ2,Φ3,Φ4,Φ5を、BLOCK1,2,3,4,5毎にそれぞれ用意する。各スタートパルスΦは、スタートパルスラインを経てそれぞれのブロックに供給される。クロックパルスΦ1,Φ2は、共通に各ブロックに供給される。 On the other hand, when a chip having a start pulse terminal Φ S is used, the start pulses Φ S 1, Φ S 2, Φ S 3, Φ S 4, and Φ S 5 are changed to BLOCK 1, 2, as shown in FIG. Prepare for each of 3, 4 and 5. Each start pulse Φ S is supplied to each block via a start pulse line. The clock pulses Φ1 and Φ2 are supplied to each block in common.

以上のような回路において、各ブロックにスタートパルスΦsを別々に供給すれば、ブロック毎に電流IGAを1個の電流計Jで測定できる In the circuit as described above, if the start pulse Φs is separately supplied to each block, the current I GA can be measured by one ammeter J for each block.

実施例6では、クロックパルスΦ1,Φ2ラインまたはスタートパルスΦラインをブロック数の組だけ準備しておく必要があり、配線本数が増え、光書込みヘッドの構造が複雑となる。クロックパルスΦ1,Φ2、スタートパルスΦを共通にした構成でチップ毎またはブロック毎の点灯状態を検査する方法を以下に示す。ヘッドまたはブロックの構成は、図9と同じである。 In Example 6, a clock pulse .phi.1, must prepare the Φ2 line or the start pulse [Phi S line only pair of blocks, the number of wires increases, the structure of the optical writing head is complicated. Clock pulses .phi.1, .phi.2, illustrating a method of inspecting the lighting state of each chip or each block or less configuration in which a common start pulse [Phi S. The configuration of the head or block is the same as in FIG.

すなわち、図1または図5のスタートパルス端子を持った自己走査型発光素子アレイにおいて、転送部最終サイリスタのオン後、測定を行いたいチップのみ画像信号ΦをLレベルとして、発光部最終サイリスタを点灯状態とする。その後、全チップのクロックパルスΦ2をHレベルとして、全チップの転送部サイリスタをオフさせる。このとき、正常なチップでは、最終発光部サイリスタ1個のみが点灯している状態となる。一方、異常がある場合、最終発光部サイリスタ以外の発光サイリスタが点灯するか、または全消灯となる。このため、このときのVGA電流を測定して、正常な電流範囲にあることを測定することで、このチップが正常に点灯しているか否か評価可能となる。この動作を順次繰り返すことで、すべてのチップの動作を確認できる。 That is, in the self-scanning light emitting element array having the start pulse terminal of FIG. 1 or FIG. 5, after the transfer unit final thyristor is turned on, only the chip to be measured sets the image signal Φ 1 to the L level, Turn on the light. Thereafter, the clock pulse Φ2 of all the chips is set to the H level, and the transfer unit thyristors of all the chips are turned off. At this time, in a normal chip, only one final light emitting unit thyristor is lit. On the other hand, when there is an abnormality, the light emitting thyristors other than the final light emitting unit thyristor are turned on or completely turned off. Therefore, by measuring the VGA current at this time and measuring that it is in the normal current range, it is possible to evaluate whether or not this chip is normally lit. By repeating this operation sequentially, the operation of all the chips can be confirmed.

図9の回路における駆動パルスの例を、図13A,図13B(図13Aの続き)に示す。まず、シフト部のオン状態を順次送っていき、最終ビットのシフト部をオンにする(時刻t)。次に動作チェックを行いたいチップ(ここでは、CHIP1)のφ端子(ここでは、φ1)をLレベルとして、これ以外のφ端子はHレベルのまま保持する(時刻t)。続いて、クロックパルスφをHレベルとして、CHIP1〜CHIP5のすべての転送部サイリスタをオフさせる(時刻t)。この時点でオンしている発光部サイリスタは、CHIP1が正常に転送している場合、CHIP1の最終ビットとなる。一方、CHIP1が正常に転送していない場合は、最終ビット以外のサイリスタが点灯する。この時刻tの状態でVGAの電流を測定する。次に、φ1をHレベルとして発光サイリスタを消灯する。続いて、再び、転送部のオン状態を順次送っていき、最終ビットの転送部サイリスタをオンにする(時刻t)。次に動作チェックを行いたいチップ(ここでは、CHIP2)のφ端子(ここでは、φ2)をLレベルとして、これ以外のφ端子はHレベルのまま保持する(時刻t)。続いてクロックパルスφ2をHレベルとして、CHIP1〜CHIP5のすべての転送部サイリスタをオフさせる(時刻t)。この時点でオンしているサイリスタは、CHIP2が正常に転送している場合、CHIP2の最終ビットとなる。一方、CHIP2が正常に転送していない場合は、最終ビット以外のサイリスタが点灯する。この時刻tの状態でVGAの電流を測定することで、CHIP2の動作の可否を判定する。以下、同様にして各チップの最終サイリスタを点灯させることで判定を行う。 Examples of drive pulses in the circuit of FIG. 9 are shown in FIGS. 13A and 13B (continuation of FIG. 13A). First, the on state of the shift unit is sequentially sent, and the shift unit of the last bit is turned on (time t 1 ). (Here, CHIP1) then wish to operation check chips phi I terminal (here, phi I 1) to the L level, Other phi I terminal is kept at the H level (time t 2). Subsequently, the clock pulse phi 2 H level, thereby turning off all transfer unit thyristor CHIP1~CHIP5 (time t 3). The light emitting unit thyristor that is turned on at this point becomes the last bit of CHIP1 when CHIP1 is normally transferred. On the other hand, when CHIP1 is not normally transferred, thyristors other than the last bit are turned on. Measuring the current of the V GA in this state of the time t 3. Next, φ I 1 is set to H level to turn off the light emitting thyristor. Subsequently, the ON state of the transfer unit is sequentially sent again, and the transfer unit thyristor for the last bit is turned ON (time t 4 ). (Here, CHIP2) then wish to operation check chips phi I terminal (here, phi I 2) as a L-level, Other phi I terminal is kept at the H level (time t 5). Subsequently, the clock pulse φ2 is set to the H level, and all the transfer unit thyristors CHIP1 to CHIP5 are turned off (time t 6 ). The thyristor that is turned on at this time becomes the last bit of CHIP2 when CHIP2 is normally transferred. On the other hand, when CHIP2 is not normally transferred, thyristors other than the last bit are turned on. By measuring the current of the V GA in the state of the time t 5, determines whether the operation of CHIP2. Thereafter, the determination is performed by lighting the last thyristor of each chip in the same manner.

実施例7では、スタート端子を備える自己走査型発光素子アレイを例に挙げたが、図7のスタート端子を他の端子の論理から合成する方式の自己走査型発光素子アレイを使った場合は、クロックパルスΦ2をHレベルとしておくと、クロックパルスΦ2端子からVGA端子に向かって電流が流れ出る経路が存在するため、転送部サイリスタが1個もオンしていないチップであっても、図14に示すように、電流I1,I2が流れてしまう。そこで、転送部最終サイリスタのオン後、測定を行いたいチップのみ画像信号ΦをLレベルとして、発光部最終サイリスタを点灯状態とする。その後、クロックパルスΦ2をいったんHレベルとして転送部の全サイリスタをオフさせた後、再びクロックパルスΦ2をLレベルとしても、点灯している発光部サイリスタに対応する転送部サイリスタ以外はオンできないため、実施例7と同様の評価が可能である。 In Example 7, a self-scanning light-emitting element array having a start terminal is taken as an example, but when a self-scanning light-emitting element array of a method of synthesizing the start terminal of FIG. 7 from the logic of other terminals is used, When the clock pulse Φ2 keep the H level, since the path through which a current flows from the clock pulse Φ2 pin V GA terminal flows out is present, even chip transfer unit thyristor is not also turned on one, in FIG. 14 As shown, currents I1 and I2 flow. Therefore, after the transfer unit final thyristor is turned on, the image signal Φ 1 is set to L level only for the chip to be measured, and the light emitting unit final thyristor is turned on. After that, once the clock pulse Φ2 is set to H level and all the thyristors of the transfer unit are turned off, and the clock pulse Φ2 is set to L level again, only the transfer unit thyristor corresponding to the lit light emitting unit thyristor can be turned on. Evaluation similar to Example 7 is possible.

以上の動作を、図15および図16A〜図16Dを参照して、説明する。
図15は駆動パルスを示す図、図16A〜図16DはVGA端子に向かって流れる電流をそれぞれ示す図である。
図16Aは、図15の時刻tでのCHIP1の状態であり最終サイリスタLが点灯している。このとき電流I1,I2が流れている。この状態で、図16Bに示すように、CHIP2〜5ではI1に相当する電流が流れている。次に時刻tで、CHIP1では、図16Cに示すように、サイリスタSがオンするが、I2はほとんど同じ値の電流が流れる。一方、CHIP2〜5では、図16Dに示すように、転送部サイリスタは1個も点灯しないために、クロックパルスφ2はLレベルとなりスタートダイオードDはオフすることになり、VGA電流は流れない。
本実施例の方法は、図1および図5の自己走査型発光素子アレイチップにも適用可能である。
図1のチップに適用する場合、図13Bに示す駆動パルスを図15に示す駆動パルスとすることができる。サイリスタLとSはゲートが繋がっているため、本実施例と同じ効果を得ることができる。なお、この場合、サイリスタSは点灯しない。
また、図5のチップに適用する場合は、転送部が全消灯した後、クロックパルスφ2を再びLレベルとする。
The above operation will be described with reference to FIGS. 15 and 16A to 16D.
Figure 15 is a diagram showing a driving pulse, FIG 16A~ to 16D are views showing respectively the current flowing to the V GA terminal.
16A is final thyristors L 8 is a state of CHIP1 at time t 3 in FIG. 15 is on. At this time, currents I1 and I2 flow. In this state, as shown in FIG. 16B, a current corresponding to I1 flows in CHIP2-5. Next, at time t 4 , in CHIP 1, as shown in FIG. 16C, thyristor S 8 is turned on, but currents of almost the same value flow through I 2. On the other hand, in CHIP2~5, as shown in FIG. 16D, in order to transfer unit thyristor also not lit one, start diode D S becomes the clock pulse φ2 is at the L level will be turned off, V GA no current flows .
The method of this embodiment is also applicable to the self-scanning light emitting element array chip of FIGS.
When applied to the chip of FIG. 1, the drive pulse shown in FIG. 13B can be the drive pulse shown in FIG. Because thyristors L 8 and S 8 are connected the gate, it is possible to obtain the same effect as the present embodiment. It should be noted that, in this case, the thyristor S 8 is not turned on.
In the case of application to the chip of FIG. 5, the clock pulse φ2 is set to the L level again after the transfer unit is completely turned off.

実施例1〜5は、発光異常をリアルタイムで評価できるが、実施例6〜8は時分割で評価対象を選ぶため、リアルタイムで発光異常を評価することは困難である。そこで、実施例6〜8を行うタイミングとして、例えば起動時のセルフチェック実行時としてもよい。さらに、必要があれば、印刷時の紙送りの合間などにもチェックを行ってもよい。   Although Examples 1-5 can evaluate light emission abnormality in real time, since Examples 6-8 select the evaluation object by a time division, it is difficult to evaluate light emission abnormality in real time. Thus, the timing at which the sixth to eighth embodiments are performed may be, for example, at the time of executing a self-check at startup. Furthermore, if necessary, a check may also be performed between paper feeds during printing.

図17は、自己走査型発光素子アレイチップ複数個を配列して光プリンタ用の光ヘッドを構成し、このような光プリンタヘッドを用いた光プリンタの構成を示す。円筒形の感光ドラム42の表面に、アモルファスSi等の光導電性を持つ材料(感光体)が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電気44で一様に帯電させる。そして、光プリンタヘッド40で、印字するドッドイメージの光を感光体上に照射し、光の当たったところの帯電を中和する。続いて、現像器48で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写機50でカセット52中から送られてきた用紙54上に、トナーを転写する。用紙は、定着器46にて熱等を加えられ定着され、スタッカ58に送られる。一方、転写の終了したドラムは、消去ランプ60で帯電が全面にわたって中和され、清掃器62でのこったトナーが除去される。   FIG. 17 shows a configuration of an optical printer using such an optical printer head by arranging a plurality of self-scanning light emitting element array chips to form an optical head for an optical printer. A photoconductive material (photosensitive member) such as amorphous Si is formed on the surface of the cylindrical photosensitive drum 42. This drum rotates at the speed of printing. The surface of the photosensitive drum of the rotating drum is uniformly charged with the electric charge 44. Then, the optical printer head 40 irradiates the photoconductor with the light of the dot image to be printed, and neutralizes the charging where the light hits. Subsequently, the developing unit 48 applies toner to the photoconductor according to the charged state on the photoconductor. Then, the toner is transferred onto the paper 54 sent from the cassette 52 by the transfer device 50. The sheet is heated and fixed by the fixing device 46 and sent to the stacker 58. On the other hand, the drum after the transfer is neutralized by the erasing lamp 60 over the entire surface, and the toner remaining on the cleaner 62 is removed.

ダイオード結合自己走査型発光素子アレイチップの等価回路である。3 is an equivalent circuit of a diode-coupled self-scanning light emitting element array chip. 図1の回路の駆動波形を示す図である。It is a figure which shows the drive waveform of the circuit of FIG. 図1の回路の駆動波形と電流IGAの電流値例を示す図である。FIG. 2 is a diagram illustrating an example of a drive waveform of the circuit of FIG. 1 and a current value of a current IGA . 複数個の自己走査型発光素子アレイを配列して構成した光書込みヘッドを示す図である。It is a figure which shows the optical writing head comprised by arranging the some self-scanning light emitting element array. 電圧降下の測定回路例を示す図である。It is a figure which shows the example of a measurement circuit of a voltage drop. 抵抗結合自己走査型発光素子アレイチップの等価回路である。3 is an equivalent circuit of a resistively coupled self-scanning light emitting element array chip. 図5の回路の駆動波形と電流IGAの電流値例を示す図である。FIG. 6 is a diagram showing an example of a drive waveform of the circuit of FIG. 5 and a current value of a current IGA . スタートパルス端子を他の論理から合成する方式の自己走査型発光素子アレイの等価回路図である。FIG. 6 is an equivalent circuit diagram of a self-scanning light emitting element array in which a start pulse terminal is synthesized from other logic. 図7の回路の駆動波形と電流IGAの電流値例を示す図である。It is a figure which shows the drive waveform of the circuit of FIG. 7, and the electric current value example of electric current IGA . 1個の電流計を用いた光書込みヘッドの等価回路図である。It is an equivalent circuit diagram of an optical writing head using one ammeter. 複数のチップをブロック化した光書込みヘッドの等価回路図である。FIG. 3 is an equivalent circuit diagram of an optical writing head in which a plurality of chips are blocked. 複数のチップをブロック化した他の光書込みヘッドの等価回路図である。FIG. 5 is an equivalent circuit diagram of another optical writing head in which a plurality of chips are blocked. 複数のチップをブロック化したさらに他の光書込みヘッドの等価回路図である。FIG. 10 is an equivalent circuit diagram of still another optical writing head in which a plurality of chips are blocked. 図9の回路における駆動パルスを示す図である。FIG. 10 is a diagram showing drive pulses in the circuit of FIG. 9. 図13Aの続きである駆動パルスを示す図である。It is a figure which shows the drive pulse which is a continuation of FIG. 13A. GA端子に向かって電流が流れ出る経路を示す図である。It is a figure which shows the path | route from which an electric current flows out toward a VGA terminal. 駆動パルスを示す図である。It is a figure which shows a drive pulse. GA端子に向かって流れる電流を示す図である。It is a figure which shows the electric current which flows toward a VGA terminal. GA端子に向かって流れる電流を示す図である。It is a figure which shows the electric current which flows toward a VGA terminal. GA端子に向かって流れる電流を示す図である。It is a figure which shows the electric current which flows toward a VGA terminal. GA端子に向かって流れる電流を示す図である。It is a figure which shows the electric current which flows toward a VGA terminal. 光プリンタの構成を示す図である。It is a figure which shows the structure of an optical printer.

符号の説明Explanation of symbols

10 VGA電源
30,32 共通VGAライン
40 光書込みヘッド
42 感光ドラム
44 帯電気
46 定着器
48 現像器
50 転写機
52 カセット
54 用紙
58 スタッカ
60 消去ランプ
62 清掃器
10 VGA power supply 30, 32 Common VGA line 40 Optical writing head 42 Photosensitive drum 44 Band electricity 46 Fixing device 48 Developing device 50 Transfer device 52 Cassette 54 Paper 58 Stacker 60 Erase lamp 62 Cleaning device

Claims (18)

転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、ダイオードにて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から2相のクロックパルスラインを、それぞれ1サイリスタおきに接続し;一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ;他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップにおいて、
前記電源ラインに電流測定回路を挿入し、
前記配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、前記電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記自己走査型発光素子アレイチップの発光異常を検出する検査方法。
A plurality of three-terminal light emitting thyristors for transfer are arranged one-dimensionally; gates of adjacent thyristors are connected to each other by a diode; a power supply line is connected to each gate electrode of the thyristor via each gate resistor Connect; externally connect two-phase clock pulse lines to the cathode or anode of each thyristor every other thyristor; when a thyristor is turned on by one phase of the clock pulse, in the vicinity of that thyristor A transfer unit that turns on a thyristor adjacent to the certain thyristor by changing a gate voltage of the thyristor by a circuit network including the diode and a gate resistor;
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In a self-scanning light-emitting element array chip comprising a light-emitting unit provided with a line for applying an image signal for
Insert a current measurement circuit into the power line,
At the timing when only the last thyristor of the plurality of arranged transfer thyristors is turned on, the current flowing through the power supply line is measured by the current measuring circuit, and the self-scanning light emitting element array is measured based on the measured value. Inspection method for detecting light emission abnormality of chip.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、結合用抵抗にて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から3相のクロックパルスラインを、順繰りに接続し;一つの相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記結合用抵抗とゲート抵抗とにより構成される回路網によって変化させ;他の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップにおいて、
前記電源ラインに電流測定回路を挿入し、
前記配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、前記電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記自己走査型発光素子アレイチップの発光異常を検出する検査方法。
A plurality of three-terminal light-emitting thyristors for transfer are arranged one-dimensionally; the gates of adjacent thyristors are connected to each other by a coupling resistor; a power supply line is connected to each gate electrode of the thyristor, and each gate resistor is connected A three-phase clock pulse line from the outside is connected in sequence to the cathode or anode of each thyristor; when a thyristor is turned on by a single-phase clock pulse, Changing the gate voltage of the thyristor by a circuit network composed of the coupling resistor and the gate resistor; a transfer unit for turning on a thyristor adjacent to the certain thyristor by a clock pulse of another phase;
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In a self-scanning light-emitting element array chip comprising a light-emitting unit provided with a line for applying an image signal for
Insert a current measurement circuit into the power line,
At the timing when only the last thyristor of the plurality of arranged transfer thyristors is turned on, the current flowing through the power supply line is measured by the current measuring circuit, and the self-scanning light emitting element array is measured based on the measured value. Inspection method for detecting light emission abnormality of chip.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、ダイオードにて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から2相のクロックパルスラインを、それぞれ1サイリスタおきに接続し;一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ;他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせ;前記2相のクロックパルスの一方を、ダイオードを介して、最初にオンすべき転送用サイリスタのゲートに接続した転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップにおいて、
前記電源ラインに電流測定回路を挿入し、
前記配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、前記電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記自己走査型発光素子アレイチップの発光異常を検出する検査方法。
A plurality of three-terminal light emitting thyristors for transfer are arranged one-dimensionally; gates of adjacent thyristors are connected to each other by a diode; a power supply line is connected to each gate electrode of the thyristor via each gate resistor Connect; externally connect two-phase clock pulse lines to the cathode or anode of each thyristor every other thyristor; when a thyristor is turned on by one phase of the clock pulse, in the vicinity of that thyristor The gate voltage of the thyristor is changed by a circuit network composed of the diode and the gate resistor; the thyristor adjacent to the certain thyristor is turned on by the clock pulse of the other phase; one of the clock pulses of the two phases Is connected to the gate of the first transfer thyristor to be turned on via a diode. A transfer unit,
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In a self-scanning light-emitting element array chip comprising a light-emitting unit provided with a line for applying an image signal for
Insert a current measurement circuit into the power line,
At the timing when only the last thyristor of the plurality of arranged transfer thyristors is turned on, the current flowing through the power supply line is measured by the current measuring circuit, and the self-scanning light emitting element array is measured based on the measured value. Inspection method for detecting light emission abnormality of chip.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、ダイオードにて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から2相のクロックパルスラインを、それぞれ1サイリスタおきに接続し;一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ;他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
各チップ毎に、前記電源ラインに電流測定回路を挿入し、
各チップ毎に、前記配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、前記電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
A plurality of three-terminal light emitting thyristors for transfer are arranged one-dimensionally; gates of adjacent thyristors are connected to each other by a diode; a power supply line is connected to each gate electrode of the thyristor via each gate resistor Connect; externally connect two-phase clock pulse lines to the cathode or anode of each thyristor every other thyristor; when a thyristor is turned on by one phase of the clock pulse, in the vicinity of that thyristor A transfer unit that turns on a thyristor adjacent to the certain thyristor by changing a gate voltage of the thyristor by a circuit network including the diode and a gate resistor;
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In an optical writing head in which a plurality of self-scanning light emitting element array chips, each having a light emitting portion provided with a line for applying an image signal for, are arranged in a one-dimensional manner,
For each chip, insert a current measurement circuit into the power line,
For each chip, at the timing when only the last thyristor of the plurality of arranged transfer thyristors is turned on, the current flowing through the power supply line is measured by the current measuring circuit, and the light is measured based on the measured value. An inspection method for detecting a light emission abnormality of a writing head.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、結合用抵抗にて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から3相のクロックパルスラインを、順繰りに接続し;一つの相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記結合用抵抗とゲート抵抗とにより構成される回路網によって変化させ;他の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
各チップ毎に、前記電源ラインに電流測定回路を挿入し、
各チップ毎に、前記配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、前記電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
A plurality of three-terminal light-emitting thyristors for transfer are arranged one-dimensionally; the gates of adjacent thyristors are connected to each other by a coupling resistor; a power supply line is connected to each gate electrode of the thyristor, and each gate resistor is connected A three-phase clock pulse line from the outside is connected in sequence to the cathode or anode of each thyristor; when a thyristor is turned on by a single-phase clock pulse, Changing the gate voltage of the thyristor by a circuit network composed of the coupling resistor and the gate resistor; a transfer unit for turning on a thyristor adjacent to the certain thyristor by a clock pulse of another phase;
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In an optical writing head in which a plurality of self-scanning light emitting element array chips, each having a light emitting portion provided with a line for applying an image signal for, are arranged in a one-dimensional manner,
For each chip, insert a current measurement circuit into the power line,
For each chip, at the timing when only the last thyristor of the plurality of arranged transfer thyristors is turned on, the current flowing through the power supply line is measured by the current measuring circuit, and the light is measured based on the measured value. An inspection method for detecting a light emission abnormality of a writing head.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、ダイオードにて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から2相のクロックパルスラインを、それぞれ1サイリスタおきに接続し;一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ;他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせ;前記2相のクロックパルスの一方を、ダイオードを介して、最初にオンすべき転送用サイリスタのゲートに接続した転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
各チップ毎に、前記電源ラインに電流測定回路を挿入し、
各チップ毎に、前記配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、前記電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
A plurality of three-terminal light emitting thyristors for transfer are arranged one-dimensionally; gates of adjacent thyristors are connected to each other by a diode; a power supply line is connected to each gate electrode of the thyristor via each gate resistor Connect; externally connect two-phase clock pulse lines to the cathode or anode of each thyristor every other thyristor; when a thyristor is turned on by one phase of the clock pulse, in the vicinity of that thyristor The gate voltage of the thyristor is changed by a circuit network composed of the diode and the gate resistor; the thyristor adjacent to the certain thyristor is turned on by the clock pulse of the other phase; one of the clock pulses of the two phases Is connected to the gate of the first transfer thyristor to be turned on via a diode. A transfer unit,
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In an optical writing head in which a plurality of self-scanning light emitting element array chips, each having a light emitting portion provided with a line for applying an image signal for, are arranged in a one-dimensional manner,
For each chip, insert a current measurement circuit into the power line,
For each chip, at the timing when only the last thyristor of the plurality of arranged transfer thyristors is turned on, the current flowing through the power supply line is measured by the current measuring circuit, and the light is measured based on the measured value. An inspection method for detecting a light emission abnormality of a writing head.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、ダイオードにて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から2相のクロックパルスラインを、それぞれ1サイリスタおきに接続し;一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ;他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子を複数個一次元に配列した光書込みヘッドにおいて、
各チップの前記電源ラインを、1本の共通電源ラインに接続し、
前記共通電源ラインに電流測定回路を挿入し、全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記共通電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
A plurality of three-terminal light emitting thyristors for transfer are arranged one-dimensionally; gates of adjacent thyristors are connected to each other by a diode; a power supply line is connected to each gate electrode of the thyristor via each gate resistor Connect; externally connect two-phase clock pulse lines to the cathode or anode of each thyristor every other thyristor; when a thyristor is turned on by one phase of the clock pulse, in the vicinity of that thyristor A transfer unit that turns on a thyristor adjacent to the certain thyristor by changing a gate voltage of the thyristor by a circuit network including the diode and a gate resistor;
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In an optical writing head in which a plurality of self-scanning light-emitting elements including a light-emitting unit provided with a line for applying an image signal for one-dimensionally arranged,
Connect the power line of each chip to one common power line,
A current measurement circuit is inserted into the common power supply line, and the current flowing through the common power supply line is measured by the current measurement circuit at the timing when only the last transfer thyristor is turned on through all the chips. An inspection method for detecting a light emission abnormality of an optical writing head.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、結合用抵抗にて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から3相のクロックパルスラインを、順繰りに接続し;一つの相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記結合用抵抗とゲート抵抗とにより構成される回路網によって変化させ;他の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
各チップの前記電源ラインを、1本の共通電源ラインに接続し、
前記共通電源ラインに電流測定回路を挿入し、全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記共通電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
A plurality of three-terminal light-emitting thyristors for transfer are arranged one-dimensionally; the gates of adjacent thyristors are connected to each other by a coupling resistor; a power supply line is connected to each gate electrode of the thyristor, and each gate resistor is connected A three-phase clock pulse line from the outside is connected in sequence to the cathode or anode of each thyristor; when a thyristor is turned on by a single-phase clock pulse, Changing the gate voltage of the thyristor by a circuit network composed of the coupling resistor and the gate resistor; a transfer unit for turning on a thyristor adjacent to the certain thyristor by a clock pulse of another phase;
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In an optical writing head in which a plurality of self-scanning light emitting element array chips, each having a light emitting portion provided with a line for applying an image signal for, are arranged in a one-dimensional manner,
Connect the power line of each chip to one common power line,
A current measurement circuit is inserted into the common power supply line, and the current flowing through the common power supply line is measured by the current measurement circuit at the timing when only the last transfer thyristor is turned on through all the chips. An inspection method for detecting a light emission abnormality of an optical writing head.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、ダイオードにて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から2相のクロックパルスラインを、それぞれ1サイリスタおきに接続し;一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ;他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせ;前記2相のクロックパルスの一方を、ダイオードを介して、最初にオンすべき転送用サイリスタのゲートに接続した転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
各チップの前記電源ラインを、1本の共通電源ラインに接続し、
前記共通電源ラインに電流測定回路を挿入し、全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記共通電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
A plurality of three-terminal light emitting thyristors for transfer are arranged one-dimensionally; gates of adjacent thyristors are connected to each other by a diode; a power supply line is connected to each gate electrode of the thyristor via each gate resistor Connect; externally connect two-phase clock pulse lines to the cathode or anode of each thyristor every other thyristor; when a thyristor is turned on by one phase of the clock pulse, in the vicinity of that thyristor The gate voltage of the thyristor is changed by a circuit network composed of the diode and the gate resistor; the thyristor adjacent to the certain thyristor is turned on by the clock pulse of the other phase; one of the clock pulses of the two phases Is connected to the gate of the first transfer thyristor to be turned on via a diode. A transfer unit,
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In an optical writing head in which a plurality of self-scanning light emitting element array chips, each having a light emitting portion provided with a line for applying an image signal for, are arranged in a one-dimensional manner,
Connect the power line of each chip to one common power line,
A current measurement circuit is inserted into the common power supply line, and the current flowing through the common power supply line is measured by the current measurement circuit at the timing when only the last transfer thyristor is turned on through all the chips. An inspection method for detecting a light emission abnormality of an optical writing head.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、ダイオードにて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から2相のクロックパルスラインを、それぞれ1サイリスタおきに接続し;一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ;他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップを所定個数毎にブロック化し、
各ブロック内のチップの電源ラインを、各ブロック毎の共通電源ラインに接続し、
前記各共通電源ラインにそれぞれ電流測定回路を挿入し、各ブロック内の全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記各共通電源ラインに流れる電流を前記各電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
A plurality of three-terminal light emitting thyristors for transfer are arranged one-dimensionally; gates of adjacent thyristors are connected to each other by a diode; a power supply line is connected to each gate electrode of the thyristor via each gate resistor Connect; externally connect two-phase clock pulse lines to the cathode or anode of each thyristor every other thyristor; when a thyristor is turned on by one phase of the clock pulse, in the vicinity of that thyristor A transfer unit that turns on a thyristor adjacent to the certain thyristor by changing a gate voltage of the thyristor by a circuit network including the diode and a gate resistor;
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In an optical writing head in which a plurality of self-scanning light emitting element array chips, each having a light emitting portion provided with a line for applying an image signal for, are arranged in a one-dimensional manner,
Blocking the self-scanning light emitting element array chip every predetermined number,
Connect the power line of the chip in each block to the common power line for each block,
Current measurement circuits are inserted into the respective common power supply lines, and currents flowing through the respective common power supply lines at the timing when only the last transfer thyristor is turned on through all chips in each block are referred to as the respective current measurement circuits. And an inspection method for detecting a light emission abnormality of the optical writing head based on the measured value.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、結合用抵抗にて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から3相のクロックパルスラインを、順繰りに接続し;一つの相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記結合用抵抗とゲート抵抗とにより構成される回路網によって変化させ;他の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップを所定個数毎にブロック化し、
各ブロック内のチップの電源ラインを、各ブロック毎の共通電源ラインに接続し、
前記各共通電源ラインにそれぞれ電流測定回路を挿入し、各ブロック内の全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記各共通電源ラインに流れる電流を前記各電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
A plurality of three-terminal light-emitting thyristors for transfer are arranged one-dimensionally; the gates of adjacent thyristors are connected to each other by a coupling resistor; a power supply line is connected to each gate electrode of the thyristor, and each gate resistor is connected A three-phase clock pulse line from the outside is connected in sequence to the cathode or anode of each thyristor; when a thyristor is turned on by a single-phase clock pulse, Changing the gate voltage of the thyristor by a circuit network composed of the coupling resistor and the gate resistor; a transfer unit for turning on a thyristor adjacent to the certain thyristor by a clock pulse of another phase;
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In an optical writing head in which a plurality of self-scanning light emitting element array chips, each having a light emitting portion provided with a line for applying an image signal for, are arranged in a one-dimensional manner,
Blocking the self-scanning light emitting element array chip every predetermined number,
Connect the power line of the chip in each block to the common power line for each block,
Current measurement circuits are inserted into the respective common power supply lines, and currents flowing through the respective common power supply lines at the timing when only the last transfer thyristor is turned on through all chips in each block are referred to as the respective current measurement circuits. And an inspection method for detecting a light emission abnormality of the optical writing head based on the measured value.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、ダイオードにて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から2相のクロックパルスラインを、それぞれ1サイリスタおきに接続し;一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ;他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせ;前記2相のクロックパルスの一方を、ダイオードを介して、最初にオンすべき転送用サイリスタのゲートに接続した転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップを所定個数毎にブロック化し、
各ブロック内のチップの電源ラインを、各ブロック毎の共通電源ラインに接続し、
前記各共通電源ラインにそれぞれ電流測定回路を挿入し、各ブロック内の全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記各共通電源ラインに流れる電流を前記各電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
A plurality of three-terminal light emitting thyristors for transfer are arranged one-dimensionally; gates of adjacent thyristors are connected to each other by a diode; a power supply line is connected to each gate electrode of the thyristor via each gate resistor Connect; externally connect two-phase clock pulse lines to the cathode or anode of each thyristor every other thyristor; when a thyristor is turned on by one phase of the clock pulse, in the vicinity of that thyristor The gate voltage of the thyristor is changed by a circuit network composed of the diode and the gate resistor; the thyristor adjacent to the certain thyristor is turned on by the clock pulse of the other phase; one of the clock pulses of the two phases Is connected to the gate of the first transfer thyristor to be turned on via a diode. A transfer unit,
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In an optical writing head in which a plurality of self-scanning light emitting element array chips, each having a light emitting portion provided with a line for applying an image signal for, are arranged in one dimension,
Blocking the self-scanning light emitting element array chip every predetermined number,
Connect the power line of the chip in each block to the common power line for each block,
Current measurement circuits are inserted into the respective common power supply lines, and currents flowing through the respective common power supply lines at the timing when only the last transfer thyristor is turned on through all chips in each block are referred to as the respective current measurement circuits. And an inspection method for detecting a light emission abnormality of the optical writing head from the measured value.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、ダイオードにて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から2相のクロックパルスラインを、それぞれ1サイリスタおきに接続し;一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ;他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップを所定個数毎にブロック化し、
各ブロック内のチップの電源ラインを、各ブロック毎の共通電源ラインに接続し、
前記各共通電源ラインを、光書込みヘッドの1本の共通電源ラインに接続し、この共通電源ラインに1個の電流測定回路を挿入し、
各ブロック毎に時分割で動作させて、各ブロック内の全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記1本の共通電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
A plurality of three-terminal light emitting thyristors for transfer are arranged one-dimensionally; gates of adjacent thyristors are connected to each other by a diode; a power supply line is connected to each gate electrode of the thyristor via each gate resistor Connect; externally connect two-phase clock pulse lines to the cathode or anode of each thyristor every other thyristor; when a thyristor is turned on by one phase of the clock pulse, in the vicinity of that thyristor A transfer unit that turns on a thyristor adjacent to the certain thyristor by changing a gate voltage of the thyristor by a circuit network including the diode and a gate resistor;
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In an optical writing head in which a plurality of self-scanning light emitting element array chips, each having a light emitting portion provided with a line for applying an image signal for, are arranged in a one-dimensional manner,
Blocking the self-scanning light emitting element array chip every predetermined number,
Connect the power line of the chip in each block to the common power line for each block,
Each of the common power lines is connected to one common power line of the optical writing head, and one current measuring circuit is inserted into the common power line.
Each block is operated in a time-sharing manner, and the current measurement circuit measures the current flowing through the one common power supply line at the timing when only the last transfer thyristor is turned on through all the chips in each block. And an inspection method for detecting a light emission abnormality of the optical writing head based on a measured value.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、結合用抵抗にて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から3相のクロックパルスラインを、順繰りに接続し;一つの相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記結合用抵抗とゲート抵抗とにより構成される回路網によって変化させ;他の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップを所定個数毎にブロック化し、
各ブロック内のチップの電源ラインを、各ブロック毎の共通電源ラインに接続し、
前記各共通電源ラインを、光書込みヘッドの1本の共通電源ラインに接続し、この共通電源ラインに1個の電流測定回路を挿入し、
各ブロック毎に時分割で動作させて、各ブロック内の全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記1本の共通電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
A plurality of three-terminal light-emitting thyristors for transfer are arranged one-dimensionally; the gates of adjacent thyristors are connected to each other by a coupling resistor; a power supply line is connected to each gate electrode of the thyristor, and each gate resistor is connected A three-phase clock pulse line from the outside is connected in sequence to the cathode or anode of each thyristor; when a thyristor is turned on by a single-phase clock pulse, Changing the gate voltage of the thyristor by a circuit network composed of the coupling resistor and the gate resistor; a transfer unit for turning on a thyristor adjacent to the certain thyristor by a clock pulse of another phase;
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In an optical writing head in which a plurality of self-scanning light emitting element array chips, each having a light emitting portion provided with a line for applying an image signal for, are arranged in a one-dimensional manner,
Blocking the self-scanning light emitting element array chip every predetermined number,
Connect the power line of the chip in each block to the common power line for each block,
Each of the common power lines is connected to one common power line of the optical writing head, and one current measuring circuit is inserted into the common power line.
Each block is operated in a time-sharing manner, and the current measurement circuit measures the current flowing through the one common power supply line at the timing when only the last transfer thyristor is turned on through all the chips in each block. And an inspection method for detecting a light emission abnormality of the optical writing head based on a measured value.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、ダイオードにて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から2相のクロックパルスラインを、それぞれ1サイリスタおきに接続し;一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ;他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせ;前記2相のクロックパルスの一方を、ダイオードを介して、最初にオンすべき転送用サイリスタのゲートに接続した転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップを所定個数毎にブロック化し、
前記各共通電源ラインを、光書込みヘッドの1本の共通電源ラインに接続し、この共通電源ラインに1個の電流測定回路を挿入し、
各ブロック毎に時分割で動作させて、各ブロック内の全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記1本の共通電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
A plurality of three-terminal light emitting thyristors for transfer are arranged one-dimensionally; gates of adjacent thyristors are connected to each other by a diode; a power supply line is connected to each gate electrode of the thyristor via each gate resistor Connect; externally connect two-phase clock pulse lines to the cathode or anode of each thyristor every other thyristor; when a thyristor is turned on by one phase of the clock pulse, in the vicinity of that thyristor The gate voltage of the thyristor is changed by a circuit network composed of the diode and the gate resistor; the thyristor adjacent to the certain thyristor is turned on by the clock pulse of the other phase; one of the clock pulses of the two phases Is connected to the gate of the first transfer thyristor to be turned on via a diode. A transfer unit,
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In an optical writing head in which a plurality of self-scanning light emitting element array chips, each having a light emitting portion provided with a line for applying an image signal for, are arranged in a one-dimensional manner,
Blocking the self-scanning light emitting element array chip every predetermined number,
Each of the common power lines is connected to one common power line of the optical writing head, and one current measurement circuit is inserted into the common power line.
Each block is operated in a time-sharing manner, and the current measurement circuit measures the current flowing through the one common power supply line at the timing when only the last transfer thyristor is turned on through all the chips in each block. And an inspection method for detecting a light emission abnormality of the optical writing head based on a measured value.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、ダイオードにて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から2相のクロックパルスラインを、それぞれ1サイリスタおきに接続し;一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ;他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップにおいて、
転送部最終サイリスタがオンしたときに、発光部最終サイリスタを点灯状態にした後、全転送部サイリスタをオフにし、
前記発光部最終サイリスタが点灯しているか否かを、前記電源ラインに流れる電流を測定して判断することにより、前記光書込みヘッドの発光異常を検出する検査方法。
A plurality of three-terminal light emitting thyristors for transfer are arranged one-dimensionally; gates of adjacent thyristors are connected to each other by a diode; a power supply line is connected to each gate electrode of the thyristor via each gate resistor Connect; externally connect two-phase clock pulse lines to the cathode or anode of each thyristor every other thyristor; when a thyristor is turned on by one phase of the clock pulse, in the vicinity of that thyristor A transfer unit that turns on a thyristor adjacent to the certain thyristor by changing a gate voltage of the thyristor by a circuit network including the diode and a gate resistor;
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In a self-scanning light-emitting element array chip comprising a light-emitting unit provided with a line for applying an image signal for
When the transfer unit final thyristor is turned on, after turning on the light emitting unit final thyristor, turn off all transfer unit thyristors,
An inspection method for detecting a light emission abnormality of the optical writing head by determining whether or not the light emitting unit final thyristor is lit by measuring a current flowing through the power supply line.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、結合用抵抗にて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から3相のクロックパルスラインを、順繰りに接続し;一つの相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記結合用抵抗とゲート抵抗とにより構成される回路網によって変化させ;他の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップにおいて、
転送部最終サイリスタがオンしたときに、発光部最終サイリスタを点灯状態にした後、全転送部サイリスタをオフにし、
前記発光部最終サイリスタが点灯しているか否かを、前記電源ラインに流れる電流を測定して判断することにより、前記光書込みヘッドの発光異常を検出する検査方法。
A plurality of three-terminal light-emitting thyristors for transfer are arranged one-dimensionally; the gates of adjacent thyristors are connected to each other by a coupling resistor; a power supply line is connected to each gate electrode of the thyristor, and each gate resistor is connected A three-phase clock pulse line from the outside is connected in sequence to the cathode or anode of each thyristor; when a thyristor is turned on by a single-phase clock pulse, Changing the gate voltage of the thyristor by a circuit network composed of the coupling resistor and the gate resistor; a transfer unit for turning on a thyristor adjacent to the certain thyristor by a clock pulse of another phase;
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In a self-scanning light-emitting element array chip comprising a light-emitting unit provided with a line for applying an image signal for
When the transfer unit final thyristor is turned on, after turning on the light emitting unit final thyristor, turn off all transfer unit thyristors,
An inspection method for detecting a light emission abnormality of the optical writing head by determining whether or not the light emitting unit final thyristor is lit by measuring a current flowing through the power supply line.
転送用の3端子発光サイリスタ複数個を、一次元的に配列し;隣接するサイリスタのゲートを、ダイオードにて互いに接続し;電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し;各サイリスタのカソードまたはアノードに、外部から2相のクロックパルスラインを、それぞれ1サイリスタおきに接続し;一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ;他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせ;前記2相のクロックパルスの一方を、ダイオードを介して、最初にオンすべき転送用サイリスタのゲートに接続した転送部と、
発光用の3端子サイリスタ複数個を、一次元的に配列し;前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し;前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップにおいて、
転送部最終サイリスタがオンしたときに、発光部最終サイリスタを点灯状態にした後、全転送部サイリスタをオフにし、
再び転送部サイリスタをオンさせたときに、前記点灯している発光部サイリスタに対応する転送部サイリスタがオンしているか否かを、前記電源ラインに流れる電流を測定して判断することにより、前記光書込みヘッドの発光異常を検出する検査方法。
A plurality of three-terminal light emitting thyristors for transfer are arranged one-dimensionally; gates of adjacent thyristors are connected to each other by a diode; a power supply line is connected to each gate electrode of the thyristor via each gate resistor Connect; externally connect two-phase clock pulse lines to the cathode or anode of each thyristor every other thyristor; when a thyristor is turned on by one phase of the clock pulse, in the vicinity of that thyristor The gate voltage of the thyristor is changed by a circuit network composed of the diode and the gate resistor; the thyristor adjacent to the certain thyristor is turned on by the clock pulse of the other phase; one of the clock pulses of the two phases Is connected to the gate of the first transfer thyristor to be turned on via a diode. A transfer unit,
A plurality of light emitting three-terminal thyristors are arranged one-dimensionally; each gate of the transfer thyristor is connected to a corresponding gate of the light emitting thyristor; light is emitted to the cathode or anode of each light emitting element In a self-scanning light-emitting element array chip comprising a light-emitting unit provided with a line for applying an image signal for
When the transfer unit final thyristor is turned on, after turning on the light emitting unit final thyristor, turn off all transfer unit thyristors,
When the transfer unit thyristor is turned on again, the transfer unit thyristor corresponding to the light emitting unit thyristor that is lit is determined by measuring the current flowing through the power supply line to determine whether the transfer unit thyristor is on. An inspection method for detecting a light emission abnormality of an optical writing head.
JP2004340053A 2004-11-25 2004-11-25 Self-scanning light emitting element array and optical writing head inspection method Expired - Fee Related JP4462020B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004340053A JP4462020B2 (en) 2004-11-25 2004-11-25 Self-scanning light emitting element array and optical writing head inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004340053A JP4462020B2 (en) 2004-11-25 2004-11-25 Self-scanning light emitting element array and optical writing head inspection method

Publications (2)

Publication Number Publication Date
JP2006150598A JP2006150598A (en) 2006-06-15
JP4462020B2 true JP4462020B2 (en) 2010-05-12

Family

ID=36629469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004340053A Expired - Fee Related JP4462020B2 (en) 2004-11-25 2004-11-25 Self-scanning light emitting element array and optical writing head inspection method

Country Status (1)

Country Link
JP (1) JP4462020B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5343311B2 (en) * 2006-10-24 2013-11-13 富士ゼロックス株式会社 Exposure apparatus and image forming apparatus
JP5239777B2 (en) * 2008-11-19 2013-07-17 富士ゼロックス株式会社 Exposure apparatus and image forming apparatus
JP5103502B2 (en) * 2010-05-21 2012-12-19 株式会社沖データ Driving device, print head, and image forming apparatus

Also Published As

Publication number Publication date
JP2006150598A (en) 2006-06-15

Similar Documents

Publication Publication Date Title
KR100939188B1 (en) Inspection method and inspection device for active matrix substrate, computer readable medium recorded inspection program used therefor
US7023232B2 (en) Image display device, drive circuit device and defect detection method of light-emitting diode
JP7026814B2 (en) Openness detection method and LED display device
US8098271B2 (en) Exposure device, light-emitting device, image forming apparatus and failure diagnosing method
JPH09207383A (en) Led printing head having boundary scanning test architecture and driving chip therefor
US5160837A (en) Light emitter array diagnostic apparatus
CN107544223A (en) Printhead and image forming apparatus
JP2007090814A (en) Method and equipment for inspecting light emitting element array
JP4462020B2 (en) Self-scanning light emitting element array and optical writing head inspection method
JP4929794B2 (en) Optical writing head
US9575432B2 (en) Image forming apparatus
US5237339A (en) Electrophotography apparatus
JP5776385B2 (en) Printing device
JP3259370B2 (en) Capacitor insulation resistance measuring device
JP5032892B2 (en) Circuit board inspection method and apparatus
JP4681344B2 (en) Driving circuit, print head, and image forming apparatus using the same
JP2007015328A (en) Photometry device for illuminant
JP2012125958A (en) Printer and printing material cartridge
JP3332731B2 (en) Light emitting element array inspection equipment
JP4539259B2 (en) Light emitting device array drive device, print head
JP4091537B2 (en) Inspection method and inspection apparatus for active matrix substrate, inspection program and information recording medium used therefor
JP2020193843A (en) Light-emitting device array chip, optical print head, image forming apparatus, and method for examining light-emitting device array chip
JP7192642B2 (en) Semiconductor composite device, print head and image forming device
JP4556118B2 (en) Image forming apparatus, light amount correction test chart output method, and light writing head light amount correction device
KR101369230B1 (en) Image forming structure and detect method for defect

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060607

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070409

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4462020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees