JP4460678B2 - Frequency analyzer - Google Patents
Frequency analyzer Download PDFInfo
- Publication number
- JP4460678B2 JP4460678B2 JP19633499A JP19633499A JP4460678B2 JP 4460678 B2 JP4460678 B2 JP 4460678B2 JP 19633499 A JP19633499 A JP 19633499A JP 19633499 A JP19633499 A JP 19633499A JP 4460678 B2 JP4460678 B2 JP 4460678B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- frequency
- sampling frequency
- signal
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、周波数分析装置に関し、特に、自動利得制御とサンプリング周波数制御とに係わる適応制御を行なう周波数分析装置に関する。
【0002】
【従来の技術】
近年、電子機器においてはディジタル化が進み、ラジオ放送や携帯無線機等の受信機をとってみても、その内部構成の多くはディジタル信号処理がなされている。
そして、一定の周波数帯域内にいくつかのチャネルが分布しているようなものの場合にあっては、アンテナに誘起した原信号をそのままサンプリングしてディジタル信号処理を行うことで、チューニング回路等を設けることなしに、ソフトウェアによって任意のチャネルを復調する方式が提案されている。
このようなディジタル信号処理手段を用いて高速フーリエ変換(FFT)演算し、入力信号に含まれる所望の周波数帯域内におけるスペクトル成分を解析する周波数分析装置がある。
そして、近年の移動体無線通信に見られるような小型無線装置においても周波数分析装置が内蔵されることが多くなり、周波数分析装置を構成する回路部分の更なる高機能化、省電力化等が要求されている。
【0003】
従来、このように取り込んだアナログ信号をディジタル変換し、これをディジタル信号処理によって周波数成分の分析を行なう装置としては、例えば図2に示す構成のものがある。
図9は従来の周波数分析装置の構成例を示す図である。
この例に示す周波数分析装置は、利得可変型の増幅器1と、前記増幅器1からのレベル制御されたアナログ入力信号の不要周波数帯域を抑圧するローパスフィルタ(LPF)2と、前記LPFからのアナログ信号をディジタル信号に変換するA/D変換器3と、ディジタル信号を高速フーリエ変換(FFT)演算処理によりスペクトル変換するFFT演算部4と、前記A/D変換器3からのディジタル信号に基づいて前記増幅器1の利得を自動的に制御するAGC(automatic gain control)5を備えている。
なお、前記FFT演算部4は、一般的にDSP(digital signal processor)やCPU(central processing unit)といった演算回路が用いられる。
また、図示は省略したが一般的には前記FFT演算部4の周辺回路としてメモリ回路を有することが多く、ディジタル化された信号の一時記憶や、演算処理時の演算データの一時記憶などに用いられており、リアルタイム処理だけでなくストレージ処理も可能となっている。
【0004】
この図に示す周波数分析装置は以下のように機能する。即ち、前記増幅器1に入力される様々な周波数、様々なレベルの信号成分を含むアナログ信号は、増幅器1によりレベル調整される。このレベル調整は後述するAGC5により制御される。
次に、LPF2により不要な周波数帯域である高周波成分をカットし、所定の周波数以下の帯域信号のみを通過させることにより帯域制限を行なった後、A/D変換器3によりディジタル信号に変換される。
こうしてディジタル化された信号は、FFT演算部4により高速フーリエ変換演算され各周波数成分に分離して出力される。
前記AGC5は、前記増幅器1の利得(増幅率)を制御するものであり、前記A/D変換器3からのディジタル信号に基づいて増幅器1へ利得制御信号を出力し、このAGC5を含む帰還ループにより入力信号は所定のレベルに自動調整されるのである。
また、AGC5による制御手段としては、例えば所定の単位時間におけるディジタル信号を自乗平均した全電力を求め、その値を基にA/D変換器3に入力されるアナログ信号のレベル(全電力)が前記A/D変換器3のフルスケールレンジ(FSR)と一致するように利得を制御する。
【0005】
【発明が解決しようとする課題】
しかしながら、上述した従来の周波数分析装置においては、以下に示すような問題点があった。つまり、A/D変換後のディジタル信号の全電力がA/D変換器のフルスケールレンジと一致するように調整した場合にあっては、増幅器の非線型性や雑音特性、或いは、A/D変換時に生じる量子化雑音等の影響により必ずしも最適なS/N比が得られているとは限らない。即ち、最適なS/N比が得られていない場合には、周波数分析装置が持つ分析能力のダイナミックレンジを最大限に使用していないことになり、分析効率が低下する。
例えば、増幅器として、非線型性や雑音特性の優れたものを用いればよいが、それだけ高価な装置となりコストの増大につながる。
また、A/D変換器については、サンプリング周波数の高速化と量子化ステップ数の高精度化に対応した高分解能なものを用いればよいが、それだけ高価なA/D変換器となるだけでなく、ディジタル化される信号データ量の増大に伴って、FFT演算を行なう演算回路についてもこれに対応する高い処理能力が要求されることになり、極めて高コストな装置になってしまう。
また、A/D変換器のサンプリング周波数が、A/D変換器に帯域制限されて入力される信号帯域の最高周波数に基づいて、標本化定理を満足するに充分なサンプリング周波数に設定されているために、例えば、その時々によって変化する実際の入力信号において、目的とする所望のスペクトルを解析するのに必要以上のサンプリングを行なっている場合があり、この処理に伴って必要以上の電力が消費されることになり、この周波数分析装置が電池駆動時の携帯電子機器に搭載されている場合にあっては動作時間の短縮につながってしまう。
【0006】
本発明はこのような問題点を解決するためになされたものであり、個々の機能回路を高価なものに置き換えることなく、周波数分析装置における最適なAGC制御と最適なサンプリング周波数制御を行なうことにより、効率よく周波数分析装置の持つ能力の最大限のダイナミックレンジまで拡大するとともに、低消費電力化を行なうことができる周波数分析装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記課題を解決するために本発明に係わる周波数分析装置請求項1の発明は、
レベルを増幅或いは減衰されて入力された信号の周波数帯域を制限する帯域制限手段と、
レベルと帯域が適当に調整されたアナログ入力信号をディジタル信号に変換するサンプリング周波数変更可能なA/D変換手段と、
前記ディジタル化された信号を高速フーリエ変換(FFT)によりスペクトルを求める高速フーリエ変換手段と、
前記求めたスペクトル出力信号の雑音電力を求める雑音検出手段と、
前記雑音検出手段で求められた雑音電力に基づいて前記A/D変換器のサンプリング周波数制御を行なうサンプリング周波数制御手段と、を備え、
前記サンプリング周波数制御手段は、
予め、所定最高周波数の2倍付近の周波数に初期設定されているサンプリング周波数から、一定のステップでサンプリング周波数を高くし、
サンプリング周波数を高くする毎に、前記雑音検出手段で求められた直前の雑音電力とサンプリング周波数を高くした後の雑音電力と、の差を求め、
前記雑音電力の差が予め定められた値より小さくなったときのサンプリング周波数を前記A/D変換器のサンプリング周波数とする、
ことを特徴とする。
また、本発明に係わる周波数分析装置請求項2の発明は、
請求項1に記載の周波数分析装置において、更に、
入力された信号のレベルを増幅或いは減衰するレベル可変手段と、
前記高速フーリエ変換手段により求めたスペクトル出力信号のスペクトル信号対雑音比(S/N比)を求めるS/N検出手段と、
前記S/N検出手段で求められたS/N比に基づいて前記レベル可変手段のレベル制御を行なうレベル制御手段と、を備え、
前記レベル制御手段は、
前記スペクトル出力信号の最大スペクトル信号を求めた後、一定の割合でスペクトル出力信号のレベルを下げるように前記レベル可変手段のレベル制御を行ない、
前記S/N検出手段によって求められた、スペクトル出力信号レベルを下げた後のS/N比とその直前のS/N比とを比較し、
スペクトル出力信号レベルを下げた後のS/N比がその直前のS/N比より小さいと判断されたときに直前のS/N比が求められた利得制御信号で前記レベル可変手段のレベル制御をする、
ことを特徴とする。
【0008】
【発明の実施の形態】
以下、図示した実施の形態例に基づいて本発明を詳細に説明する。
図1は本発明に係わる周波数分析装置の実施の形態例を示す機能ブロック図である。
【0009】
この例に示す周波数分析装置は、利得可変型の増幅器1と、前記増幅器1からのレベル制御されたアナログ入力信号の不要周波数帯域を抑圧するローパスフィルタ(LPF)2と、前記LPF2からのアナログ信号をディジタル信号に変換するA/D変換器3と、前記ディジタル化された信号を高速フーリエ変換(FFT)演算処理してスペクトル変換するFFT演算部4と、前記FFT演算部4により求めたスペクトル出力信号から最大スペクトル信号(Smax)と雑音(N)との信号対雑音比(S/N)を検出するS/N検出器6と、前記S/N検出器6により検出されたS/N比に基づいて前記増幅器1の利得を自動的に制御する利得制御部7を備えている。
【0010】
この図に示す周波数分析装置は以下のように機能する。即ち、前記増幅器1に入力される様々な周波数、様々なレベルの信号成分を含むアナログ信号は、増幅器1によりレベル調整される。このレベル調整は上述したS/N検出器6と利得制御部7とを含む帰還ループ回路により制御される。
次に、LPF2により不要な周波数帯域である高周波成分をカットし、所定の周波数以下の帯域信号のみを通過させることにより帯域制限を行なった後、A/D変換器3によりディジタル信号に変換される。
こうしてディジタル化された信号は、FFT演算部4により高速フーリエ変換演算され各周波数成分に分離してスペクトル信号として出力される。
ここまでの基本動作は上述した従来例と同様である。
【0011】
本発明の特徴的な構成である、S/N検出器6と利得制御部7とからなる帰還ループ回路は次に示すように動作する。
前記S/N検出器6は、求められたスペクトル出力信号のうち、最大レベルのスペクトル信号と雑音レベルとからSmax/N比を算出し、その結果を利得制御部7に出力する。
【0012】
例えば、求められたスペクトル出力信号に、明確な3つのスペクトル信号、(S1),(S2),(S3)が存在する場合について図を用いて説明する。
図2はスペクトル出力信号の一例を示す図であり、横軸を周波数、縦軸を信号強度としている。なお、縦軸に示されるFSRとは、A/D変換器3の入力信号のフルスケールレンジを示す。
この図に示すように、本発明においては周波数が一様に分布した低強度の雑音(N)と最大信号強度を示すS1のスペクトル信号を検出し、このS/N比を算出して、これに基づき増幅器1を制御するのである。
【0013】
これ以下の動作手順について、更に図を用いて説明する。
図3は、S/N検出器6と利得制御部7を介する帰還ループ回路による利得制御アルゴリズムの例を示すフローチャートである。
前記利得制御部7は、S/N検出器6からの出力に基づいて増幅器1の利得を制御する訳であるが、まず最初は、S/N検出器6が検出した最大信号強度を示すS1の信号強度レベル(Smax)を検出し、これがA/D変換器3の入力信号のフルスケールレンジ(FSR)と一致するように〈STEP1〉→〈STEP2〉→〈STEP3〉の制御を行なう。
【0014】
次に、S/N検出器6により最大信号強度を示すS1がFSRとほぼ一致している状態でノイズを検出〈STEP4〉し、この時のSmax/N比が算出されると、利得制御部7は、この算出結果を記憶する。〈STEP5〉
例えば、この時のS/N比をAとする。
【0015】
そして、利得制御部7は、増幅器1の利得を少し下げるよう制御する。〈STEP6〉
この場合の下げ幅は任意であるが、ここでは一定の割合でS1レベル(Smax強度)の1/50程度の下げ幅で制御を行なうものとする。
【0016】
その後、S/N検出器6により最大信号強度を示すS1が前回より少し下げられた状態での最大信号強度Smaxと雑音Nを検出〈STEP7〉し、この時のSmax/N比が算出されると、利得制御部7は、この時のS/N比をBとして記憶する。〈STEP8〉
【0017】
そして、前記利得制御部7は、前回のS/N比(A)と、今回のS/N比(B)とを比較〈STEP9〉する。
その結果A>Bでなければ、つまり、前回のS/N比(A)に対し、増幅器1の利得を下げて計測した今回のS/N比(B)が改善されていれば、前記利得制御部7は、今回のS/N比(B)を次回の計測結果との比較対象とするためにAのデータに変わってBのデータを置き換えて記憶する。〈STEP10〉
その後、上述した〈STEP6〉→〈STEP7〉→〈STEP8〉→〈STEP9〉の手順により制御が行なわれる。これにより、この帰還ループ制御が繰り返し行なわれる毎に、最大信号強度を示すS1のレベルは低下していくことになる。
一方、比較結果がA>Bであれば、つまり、前回のS/N比(A)に対し、増幅器1の利得を下げて計測した今回のS/N比(B)が悪化していれば、利得制御部7は、前回のS/N比(A)を算出したときの利得制御信号の値を選択〈STEP11〉して、この値により増幅器1の利得(増幅率又は減衰率)を維持する。すなわち、この利得で動作した時に、増幅器1が有する雑音特性が最適であると判断する。実際にはA/D変換器3による量子化雑音による雑音レベルが増幅器1による雑音レベルに台頭して現れてくるポイントとなる。
【0018】
上述した手順により増幅器1の利得を制御すると、S/N比が最大となる状態にレベル調節されることになり、周波数分析装置の持つ性能(ダイナミックレンジ)を最大限に広げて利用することができ、高い精度で周波数の分析が可能となる。
【0019】
図4は本発明に係わる周波数分析装置の他の実施の形態例を示す機能ブロック図である。
なお、上述した図1の説明と同様の機能ブロックについては、同じ符号を付してその説明を省略する。
また、ここでは説明の明瞭化のために入力信号のレベル制御に係わる自動利得制御(AGC)回路部分について図示を省略する。
【0020】
この例に示す周波数分析装置は、サンプリング周波数を変更可能なA/D変換器8と、スペクトル出力信号から雑音Nの雑音電力(α)を検出する雑音電力検出器9と、前記雑音電力検出器9により検出された雑音電力に基づいて自動的に制御したサンプリング周波数を生成してこれを前記A/D変換器8に出力するサンプリング周波数制御部10とを備えている。
【0021】
この図に示す周波数分析装置は以下のように機能する。即ち、増幅器1とLPF2によってレベルと帯域が調整加工されたアナログ入力信号が前記A/D変換器8によりディジタル信号に変換される。このA/D変換器8は、サンプリング周波数制御装置10からのクロック信号に基づいてサンプリングを行なう。
このクロック信号、即ち、サンプリング周波数は、サンプリング周波数制御装置10が雑音検出器9により検出されるFFT演算器5からのスペクトル信号に含まれる雑音電力に基づいて周波数制御された信号である。
【0022】
ここで、サンプリング周波数と量子化雑音との関係を図5に示す。但し、量子化雑音以外の雑音は充分に小さいとした場合のものである。
この図は横軸を周波数、縦軸を量子化雑音としたものであり、サンプリング周波数fsのときに量子化雑音のスペクトラム密度がγ0、サンプリング周波数fs’のときに量子化雑音のスペクトラム密度がγ0’となっている。このように量子化雑音は、サンプリング周波数の1/2以下の領域で一様に分布する。更に、量子化雑音のスペクトラム密度とサンプリング周波数の1/2とを乗じた値は、量子化雑音電力q2/12(q=FSR/2n,n:ビット数)と等しくなる。
このことから、サンプリング周波数fsを高くすることにより、量子化雑音のスペクトラム密度を広帯域に分散することができ、量子化雑音レベルが低減されることがわかる。
【0023】
以下に図を用いて動作手順を説明する。
図6は、FFT演算部4の出力を、雑音電力検出器9とサンプリング周波数制御部10とを介してA/D変換機8へ帰還するための帰還ループ回路によるサンプリング周波数制御アルゴリズムの例を示すフローチャートである。
まず始めは、A/D変換器8に入力される信号帯域内最高周波数の2倍付近のサンプリング周波数(fsmin)をA/D変換器8に与えるようにサンプリング周波数制御装置10が設定されている。また、このサンプリング周波数でディジタル化された信号によるFFT演算部4の結果に基づき、図示を省略したが、増幅器1の自動利得制御(AGC)を行ない、最大信号強度のスペクトル信号(Smax)がA/D変換器8の入力信号のフルスケールレンジ(FSR)となるように増幅器1の利得を制御する。〈STEP1〉
【0024】
次に、雑音電力検出部9はFFT演算部4からのスペクトル出力信号に含まれる雑音Nの電力(α)を求め〈STEP2〉、この結果をサンプリング周波数制御部10に出力する。ここで求めたαを、αAとする。
サンプリング周波数制御部10は、αAの値を不図示のメモリAに記憶〈STEP3〉すると共に、A/D変換器8に供給するサンプリング周波数を少し上げる。〈STEP4〉
この場合の上げ幅(ステップ周波数)は、サンプリング周波数の可変可能範囲(fsmin〜fsmax) の間において任意(対数あるいは直線)に設定可能であるが、例えば、fsmax/1000毎に一定のステップで可変することとする。
なお、ここでいうfsmaxとはA/D変換器8が動作可能な上限値のことを指す。
【0025】
その後、上述と同様の手順により雑音電力検出部9がFFT演算部4からのスペクトル出力信号に含まれる雑音Nの電力(α)を求め〈STEP5〉、サンプリング周波数制御部10は、求められた雑音電力αBの値を不図示のメモリBに記憶〈STEP6〉する。
ここで、サンプリング周波数制御部10は、二つの雑音電力値、即ち、メモリAに記憶したαAとメモリBに記憶したαBとの差(Δα)を求め、これを不図示のメモリCに記憶する。〈STEP7〉
そして、メモリCに記憶したΔαを、予め定められた基準値αrefと比較する。〈STEP8〉
ここで、基準値αrefと差分雑音電力Δαとの関係について図を用いて説明する。
図7は、横軸を周波数、縦軸を雑音として、ある二つの差分雑音電力Δαを示した図である。サンプリング周波数を徐々に高くしていくと、メモリAの雑音とメモリBの雑音との差の変化が少なくなってくる。そして、任意に定められた基準値αrefと、メモリCに記憶される差分雑音電力Δαを比較するのである。
この比較結果が、C(Δα)<αrefでなければ、つまり、差分雑音電力Δαが基準値αrefよりも大きければSTEP9に移行し、C(Δα)<αrefであれば、つまり、差分雑音電力Δαが基準値αrefよりも小さければSTEP10に移行する。
【0026】
前記STEP9では、メモリBに記憶していた値をメモリAに移して、STEP4に移行し、再び〈STEP4〉→〈STEP5〉→〈STEP6〉→〈STEP7〉→〈STEP8〉の手順が行なわれる。こうして差分雑音電力Δαが基準値αrefよりも小さくなるまで繰り返す。
【0027】
また、前記STEP10では、サンプリング周波数制御部10はメモリBに記憶した雑音電力を求めたときのサンプリング周波数を選択して、A/D変換器8へのサンプリング周波数を維持する。すなわち、その時々に応じて外来雑音のレベルの大小が異なっていることを考慮し、外来雑音が大きいときにいくら量子化雑音を下げるようサンプリング周波数を高くしても無駄になってしまうので、サンプリング周波数を上げることにより低下する雑音の変化量を監視して、妥当なサンプリング周波数を見つけるというものである。
【0028】
以上説明した本発明の実施の形態例においては、利得制御と周波数制御とを区別して例を示したが、本発明の実施にあってはこの例に限らず、例えば図8に示すように、これらを組み合わせた構成にしても良い。これによれば、S/N検出器6と雑音電力検出器9とを合わせた検出器11として、FFT演算部4のスペクトル出力信号から最大スペクトル信号、S/N比、雑音電力等の各種データを検出し、増幅器1の利得を自動的に最適化できると共に、A/D変換器8のサンプリング周波数を適宜に対応処理することができる。この場合にあっては、まず最大スペクトル信号のレベルをA/D変換機のFSRと一致するようにした後、利得制御処理を行って利得を決定し、その後、サンプリング周波数制御処理を行ってサンプリング周波数を決定すればよい。なお、利得制御とサンプリング周波数制御とを行なう手順を並行して同時に進行することも考えられる。
【0029】
また、更なる応用例として、例えば、FFT演算部4により求められたスペクトル出力信号に対し、ある閾値を与え、この閾値を超えたスペクトル信号のうち最も高い周波数のスペクトルに基づいてサンプリング周波数の最低速値(fsmin)を定めた後、上述のサンプリング周波数制御処理を行なうようにしてもよい。
つまり、最低速値(fsmin)は、初め入力信号帯域における最高周波数の2倍付近とし、これにより求めたスペクトル出力信号から実際に目的とする信号を、一定の閾値を超えたか否かにより選別し、選別した信号群における最高周波数の2倍付近にサンプリング周波数の最低速値(fsmin)を切替えることにより、更に低域のサンプリング周波数においても適応可能か否かを調べることが可能となる。これにより選択されるサンプリング周波数が低くなれば、それだけ低消費電力とすることができ、電池駆動の場合にあっては長時間の動作が可能になる。
【0030】
また、本発明の実施の形態例においては、アナログ信号入力のレベル調節の手段として増幅器1を示して説明したが、本発明の実施にあってはこの例に限らず、例えば、レベル調節手段としては、他に減衰器等の手段があり、これらに対して本発明を適用可能なことは言うまでもない。
【0031】
以上のように、本発明に係わる周波数分析装置は、個々の機能回路を高価なものに置き換えることなく、周波数分析装置における最適なAGC制御と最適なサンプリング周波数制御を行なうことにより、効率よく周波数分析装置の持つ能力の最大限のダイナミックレンジまで拡大するとともに、低消費電力化を行なうことができる。
【0032】
【発明の効果】
以上のように本発明に係わる周波数分析装置は、FFT演算部4からのスペクトル出力信号に基づいて2つの帰還制御回路を備える。つまり、その一方は、S/N検出器6と利得制御部7とからなり、増幅器1の利得を制御する自動利得制御回路と、もう一方は、雑音電力検出器9とサンプリング周波数制御部10とからなり、A/D変換器8のサンプリング周波数を制御する自動サンプリング周波数制御回路とを備えて構成し、前記自動利得制御回路は最大スペクトル信号について最もS/N比が大きくなる利得を選択するように機能し、前記自動サンプリング周波数制御回路は量子化雑音と外来雑音の兼ね合いについて必要最小限のサンプリング周波数を選択するように機能するので、周波数分析装置の持つ能力の最大限のダイナミックレンジ(S/N比)まで効率よく拡大するとともに、必要十分なサンプリング周波数に設定することにより消費電力の低減を図ることが可能な周波数分析装置が実現できる。
【図面の簡単な説明】
【図1】本発明に係る周波数分析装置の構成例の機能ブロック図である。
【図2】スペクトル出力信号の一例を示すグラフ図である。
【図3】本発明に係る利得制御アルゴリズムの例を示すのフローチャート図である。
【図4】本発明に係る周波数分析装置の他の構成例の機能ブロック図である。
【図5】サンプリング周波数と量子化雑音との関係例を示すグラフ図である。
【図6】本発明に係るサンプリング周波数制御アルゴリズムの例を示すフローチャート図である。
【図7】差分雑音電力(Δα)の変化の様子を説明するための図である。
【図8】本発明に係る周波数分析装置の応用例を示すための機能ブロック図である。
【図9】従来における周波数分析装置の構成例を示す機能ブロック図である。
【符号の説明】
1・・・増幅器
2・・・LPF(ローパスフィルタ)
3・・・A/D変換器
4・・・FFT演算部
5・・・AGC
6・・・S/N検出器
7・・・利得制御部
8・・・A/D変換器(サンプリング周波数変更可能)
9・・・雑音電力検出器
10・・・サンプリング周波数制御部
11・・・検出器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a frequency analyzer, and more particularly to a frequency analyzer that performs adaptive control related to automatic gain control and sampling frequency control.
[0002]
[Prior art]
In recent years, digitalization has progressed in electronic devices, and even when a receiver such as a radio broadcast or a portable wireless device is taken, many of its internal configurations are subjected to digital signal processing.
In the case where several channels are distributed within a certain frequency band, a tuning circuit is provided by sampling the original signal induced in the antenna as it is and performing digital signal processing. A system for demodulating an arbitrary channel by software has been proposed.
There is a frequency analyzer that performs a fast Fourier transform (FFT) operation using such digital signal processing means and analyzes a spectral component in a desired frequency band included in an input signal.
And in small wireless devices such as those found in mobile radio communications in recent years, frequency analyzers are often built in, and further enhancement of functions and power savings of circuit parts constituting the frequency analyzers are achieved. It is requested.
[0003]
2. Description of the Related Art Conventionally, as an apparatus for converting an analog signal taken in this way into a digital signal and analyzing the frequency component by digital signal processing, there is one having a configuration shown in FIG.
FIG. 9 is a diagram illustrating a configuration example of a conventional frequency analyzer.
The frequency analysis apparatus shown in this example includes a
The
Although not shown, in general, a memory circuit is often provided as a peripheral circuit of the
[0004]
The frequency analyzer shown in this figure functions as follows. That is, the analog signal including various frequency and various level signal components input to the
Next, the high-frequency component that is an unnecessary frequency band is cut by the
The signal thus digitized is subjected to a fast Fourier transform operation by the
The AGC 5 controls the gain (amplification factor) of the
Further, as the control means by the
[0005]
[Problems to be solved by the invention]
However, the conventional frequency analyzer described above has the following problems. That is, if the total power of the digital signal after A / D conversion is adjusted so as to coincide with the full scale range of the A / D converter, the nonlinearity and noise characteristics of the amplifier, or A / D The optimum S / N ratio is not always obtained due to the influence of quantization noise or the like generated at the time of conversion. That is, when the optimum S / N ratio is not obtained, the dynamic range of the analysis capability of the frequency analyzer is not used to the maximum, and the analysis efficiency is lowered.
For example, an amplifier having excellent non-linearity and noise characteristics may be used. However, the amplifier becomes so expensive that the cost increases.
As the A / D converter, a high-resolution one corresponding to a higher sampling frequency and a higher precision of the number of quantization steps may be used. However, the A / D converter is not only an expensive A / D converter. As the amount of signal data to be digitized increases, an arithmetic circuit that performs an FFT operation is also required to have a high processing capacity corresponding to this, resulting in an extremely expensive device.
The sampling frequency of the A / D converter is set to a sampling frequency sufficient to satisfy the sampling theorem based on the highest frequency of the signal band that is band-limited to the A / D converter and input. Therefore, for example, in the actual input signal that changes from time to time, there are cases where more than necessary sampling is performed to analyze the desired desired spectrum, and this process consumes more power than necessary. Therefore, when this frequency analyzer is mounted on a portable electronic device driven by a battery, the operation time is shortened.
[0006]
The present invention has been made to solve such problems, and by performing optimum AGC control and optimum sampling frequency control in a frequency analyzer without replacing individual functional circuits with expensive ones. An object of the present invention is to provide a frequency analyzer that can efficiently expand to the maximum dynamic range of the capability of the frequency analyzer and reduce power consumption.
[0007]
[Means for Solving the Problems]
In order to solve the above problems, the frequency analyzer according to the present invention comprises:
And band limiting means for limiting the frequency band of amplified or attenuated by the input signal level,
A / D conversion means capable of changing a sampling frequency to convert an analog input signal whose level and band are appropriately adjusted to a digital signal;
Fast Fourier transform means for obtaining a spectrum of the digitized signal by fast Fourier transform (FFT);
Noise detecting means for determining the noise power of the obtained spectrum output signal;
Sampling frequency control means for performing sampling frequency control of the A / D converter based on the noise power obtained by the noise detection means ,
The sampling frequency control means includes
Increase the sampling frequency in a certain step from the sampling frequency initially set to a frequency near twice the predetermined maximum frequency in advance.
Every time the sampling frequency is increased, the difference between the noise power immediately before obtained by the noise detecting means and the noise power after increasing the sampling frequency is obtained,
Sampling frequency when the difference in noise power becomes smaller than a predetermined value is the sampling frequency of the A / D converter,
It is characterized by that.
The invention of the frequency analyzer according to
The frequency analyzer according to
Level variable means for amplifying or attenuating the level of the input signal;
And S / N detecting means for obtaining a spectral signal-to-noise ratio of the spectrum output signal obtained by said fast Fourier transform means (S / N ratio),
And a row of cormorants level control means the level control of the level varying means on the basis of the S / N ratio obtained by the S / N detection means,
The level control means includes
After obtaining the maximum spectrum signal of the spectrum output signal, level control of the level varying means is performed so as to lower the level of the spectrum output signal at a constant rate,
The S / N ratio obtained by lowering the spectrum output signal level obtained by the S / N detection means is compared with the S / N ratio immediately before it.
When the S / N ratio after the spectrum output signal level is lowered is determined to be smaller than the immediately preceding S / N ratio, the level control of the level varying means is performed with the gain control signal for which the immediately preceding S / N ratio is obtained. do,
It is characterized by that.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail based on the illustrated embodiment.
FIG. 1 is a functional block diagram showing an embodiment of a frequency analyzer according to the present invention.
[0009]
The frequency analyzer shown in this example includes a
[0010]
The frequency analyzer shown in this figure functions as follows. That is, the analog signal including various frequency and various level signal components input to the
Next, the high-frequency component that is an unnecessary frequency band is cut by the
The signal thus digitized is subjected to a fast Fourier transform operation by the
The basic operation so far is the same as the conventional example described above.
[0011]
The feedback loop circuit composed of the S /
The S /
[0012]
For example, the case where there are three clear spectrum signals (S 1 ), (S 2 ), and (S 3 ) in the obtained spectrum output signal will be described with reference to the drawings.
FIG. 2 is a diagram illustrating an example of a spectrum output signal, where the horizontal axis represents frequency and the vertical axis represents signal intensity. The FSR indicated on the vertical axis indicates the full scale range of the input signal of the A /
As shown in this figure, in the present invention, low-intensity noise (N) having a uniformly distributed frequency and a spectrum signal of S 1 indicating the maximum signal intensity are detected, and the S / N ratio is calculated, Based on this, the
[0013]
The following operation procedure will be further described with reference to the drawings.
FIG. 3 is a flowchart showing an example of a gain control algorithm by a feedback loop circuit via the S /
The
[0014]
Next, noise is detected <
For example, assume that the S / N ratio at this time is A.
[0015]
The
In this case, the amount of reduction is arbitrary, but here, control is performed at a constant rate with a reduction amount of about 1/50 of the S 1 level (S max intensity).
[0016]
Thereafter, the S /
[0017]
The
As a result, if A> B is not satisfied, that is, if the current S / N ratio (B) measured by lowering the gain of the
Thereafter, control is performed according to the above-described procedure of <
On the other hand, if the comparison result is A> B, that is, if the current S / N ratio (B) measured by lowering the gain of the
[0018]
When the gain of the
[0019]
FIG. 4 is a functional block diagram showing another embodiment of the frequency analyzer according to the present invention.
In addition, about the functional block similar to description of FIG. 1 mentioned above, the same code | symbol is attached | subjected and the description is abbreviate | omitted.
For the sake of clarity, the illustration of the automatic gain control (AGC) circuit portion related to the level control of the input signal is omitted here.
[0020]
The frequency analyzer shown in this example includes an A /
[0021]
The frequency analyzer shown in this figure functions as follows. That is, an analog input signal whose level and band are adjusted by the
This clock signal, that is, the sampling frequency, is a signal whose frequency is controlled by the sampling
[0022]
Here, the relationship between the sampling frequency and the quantization noise is shown in FIG. However, noise other than quantization noise is assumed to be sufficiently small.
The figure frequency on the horizontal axis, the vertical axis is obtained by the quantization noise spectrum of the quantization noise when the spectral density of the quantization noise when the sampling frequency f s is gamma 0, the sampling frequency f s' The density is γ 0 '. As described above, the quantization noise is uniformly distributed in a region of 1/2 or less of the sampling frequency. Further, a value obtained by multiplying the half of the spectrum density and the sampling frequency of the quantization noise, the quantization noise power q 2/12 (q = FSR / 2 n, n: number of bits) become equal.
From this, it can be seen that by increasing the sampling frequency f s , the spectral density of the quantization noise can be distributed over a wide band, and the quantization noise level is reduced.
[0023]
The operation procedure will be described below with reference to the drawings.
FIG. 6 shows an example of a sampling frequency control algorithm by a feedback loop circuit for feeding back the output of the
First, the sampling
[0024]
Next, the noise power detection unit 9 obtains the power (α) of the noise N included in the spectrum output signal from the
The sampling
In this case, the amount of increase (step frequency) can be set arbitrarily (logarithmic or linear) within the variable range (f smin to f smax ) of the sampling frequency. For example, a constant step every f smax / 1000 Variable.
Here, f smax refers to an upper limit value at which the A /
[0025]
Thereafter, the noise power detection unit 9 obtains the power (α) of the noise N included in the spectrum output signal from the
Here, the sampling
Then, Δα stored in the memory C is compared with a predetermined reference value α ref . <STEP8>
Here, the relationship between the reference value α ref and the differential noise power Δα will be described with reference to the drawings.
FIG. 7 is a diagram showing two differential noise powers Δα with the horizontal axis representing frequency and the vertical axis representing noise. As the sampling frequency is gradually increased, the change in the difference between the noise of the memory A and the noise of the memory B becomes smaller. Then, the arbitrarily determined reference value α ref is compared with the differential noise power Δα stored in the memory C.
If this comparison result is not C (Δα) <α ref , that is, if the differential noise power Δα is larger than the reference value α ref , the process proceeds to STEP 9, and if C (Δα) <α ref , that is, the difference If the noise power Δα is smaller than the reference value α ref , the process proceeds to STEP10.
[0026]
In STEP9, the value stored in the memory B is transferred to the memory A, and then the process proceeds to STEP4. Then, the steps <STEP4> → <STEP5> → <STEP6> → <STEP7> → <STEP8> are performed again. This is repeated until the differential noise power Δα becomes smaller than the reference value α ref .
[0027]
In
[0028]
In the embodiment of the present invention described above, an example is shown by distinguishing between gain control and frequency control. However, the present invention is not limited to this example. For example, as shown in FIG. You may make it the structure which combined these. According to this, as the detector 11 that combines the S /
[0029]
Further, as a further application example, for example, a certain threshold value is given to the spectrum output signal obtained by the
In other words, the lowest speed value (f smin ) is initially set to be close to twice the highest frequency in the input signal band, and the target signal is actually selected from the spectrum output signal thus obtained based on whether or not a certain threshold value is exceeded. Then, by switching the lowest sampling frequency (f smin ) around twice the highest frequency in the selected signal group, it is possible to check whether or not the sampling frequency can be adapted to a lower sampling frequency. If the sampling frequency selected in this way is lowered, the power consumption can be reduced accordingly, and long-time operation is possible in the case of battery driving.
[0030]
Further, in the embodiment of the present invention, the
[0031]
As described above, the frequency analyzer according to the present invention efficiently performs frequency analysis by performing optimum AGC control and optimum sampling frequency control in the frequency analyzer without replacing individual functional circuits with expensive ones. The device can be expanded to the maximum dynamic range of the capability of the device, and the power consumption can be reduced.
[0032]
【The invention's effect】
As described above, the frequency analysis apparatus according to the present invention includes two feedback control circuits based on the spectrum output signal from the
[Brief description of the drawings]
FIG. 1 is a functional block diagram of a configuration example of a frequency analyzer according to the present invention.
FIG. 2 is a graph showing an example of a spectrum output signal.
FIG. 3 is a flowchart showing an example of a gain control algorithm according to the present invention.
FIG. 4 is a functional block diagram of another configuration example of the frequency analyzer according to the present invention.
FIG. 5 is a graph showing a relationship example between a sampling frequency and quantization noise.
FIG. 6 is a flowchart showing an example of a sampling frequency control algorithm according to the present invention.
FIG. 7 is a diagram for explaining a change in differential noise power (Δα).
FIG. 8 is a functional block diagram for illustrating an application example of a frequency analyzer according to the present invention.
FIG. 9 is a functional block diagram showing a configuration example of a conventional frequency analyzer.
[Explanation of symbols]
1 ...
3 ... A /
6 ... S /
9 ...
Claims (2)
レベルと帯域が適当に調整されたアナログ入力信号をディジタル信号に変換するサンプリング周波数変更可能なA/D変換手段と、
前記ディジタル化された信号を高速フーリエ変換(FFT)によりスペクトルを求める高速フーリエ変換手段と、
前記求めたスペクトル出力信号の雑音電力を求める雑音検出手段と、
前記雑音検出手段で求められた雑音電力に基づいて前記A/D変換器のサンプリング周波数制御を行なうサンプリング周波数制御手段と、を備え、
前記サンプリング周波数制御手段は、
予め、所定最高周波数の2倍付近の周波数に設定されている初期サンプリング周波数から、一定のステップでサンプリング周波数を高くし、
サンプリング周波数を高くする毎に、前記雑音検出手段で求められた直前の雑音電力とサンプリング周波数を高くした後の雑音電力と、の差を求め、
前記雑音電力の差が予め定められた値より小さくなったときのサンプリング周波数を前記A/D変換器のサンプリング周波数とする、
ことを特徴とする周波数分析装置。And band limiting means for limiting the frequency band of amplified or attenuated by the input signal level,
A / D conversion means capable of changing a sampling frequency to convert an analog input signal whose level and band are appropriately adjusted to a digital signal;
Fast Fourier transform means for obtaining a spectrum of the digitized signal by fast Fourier transform (FFT);
Noise detecting means for determining the noise power of the obtained spectrum output signal;
Sampling frequency control means for performing sampling frequency control of the A / D converter based on the noise power obtained by the noise detection means ,
The sampling frequency control means includes
Increase the sampling frequency in a certain step from the initial sampling frequency set to a frequency near twice the predetermined maximum frequency in advance.
Every time the sampling frequency is increased, the difference between the noise power immediately before obtained by the noise detecting means and the noise power after increasing the sampling frequency is obtained,
Sampling frequency when the difference in noise power becomes smaller than a predetermined value is the sampling frequency of the A / D converter,
A frequency analyzer characterized by that.
入力された信号のレベルを増幅或いは減衰するレベル可変手段と、
前記高速フーリエ変換手段により求めたスペクトル出力信号のスペクトル信号対雑音比(S/N比)を求めるS/N検出手段と、
前記S/N検出手段で求められたS/N比に基づいて前記レベル可変手段のレベル制御を行なうレベル制御手段と、を備え、
前記レベル制御手段は、
前記スペクトル出力信号の最大スペクトル信号を求めた後、一定の割合でスペクトル出力信号のレベルを下げるように前記レベル可変手段のレベル制御を行ない、
前記S/N検出手段によって求められた、スペクトル出力信号レベルを下げた後のS/N比とその直前のS/N比とを比較し、
スペクトル出力信号レベルを下げた後のS/N比がその直前のS/N比より小さいと判断されたときに直前のS/N比が求められた利得制御信号で前記レベル可変手段のレベル制御をする、
ことを特徴とする周波数分析装置。 The frequency analyzer according to claim 1, further comprising:
Level variable means for amplifying or attenuating the level of the input signal;
And S / N detecting means for obtaining a spectral signal-to-noise ratio of the spectrum output signal obtained by said fast Fourier transform means (S / N ratio),
And a row of cormorants level control means the level control of the level varying means on the basis of the S / N ratio obtained by the S / N detection means,
The level control means includes
After obtaining the maximum spectrum signal of the spectrum output signal, level control of the level varying means is performed so as to lower the level of the spectrum output signal at a constant rate,
The S / N ratio obtained by lowering the spectrum output signal level obtained by the S / N detection means is compared with the S / N ratio immediately before it.
When the S / N ratio after the spectrum output signal level is lowered is determined to be smaller than the immediately preceding S / N ratio, the level control of the level varying means is performed with the gain control signal for which the immediately preceding S / N ratio is obtained. do,
A frequency analyzer characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19633499A JP4460678B2 (en) | 1999-07-09 | 1999-07-09 | Frequency analyzer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19633499A JP4460678B2 (en) | 1999-07-09 | 1999-07-09 | Frequency analyzer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001021597A JP2001021597A (en) | 2001-01-26 |
JP4460678B2 true JP4460678B2 (en) | 2010-05-12 |
Family
ID=16356112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19633499A Expired - Lifetime JP4460678B2 (en) | 1999-07-09 | 1999-07-09 | Frequency analyzer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4460678B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104615111A (en) * | 2015-01-09 | 2015-05-13 | 深圳市西凡谨顿科技有限公司 | Adjustable amplification factor type analogue multi-channel acquiring amplifying device and system |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5780380B2 (en) * | 2009-10-22 | 2015-09-16 | セイコーエプソン株式会社 | Frequency measuring device, frequency measuring method, and electronic apparatus provided with frequency measuring device |
JP6404644B2 (en) * | 2014-08-28 | 2018-10-10 | 株式会社コルグ | Method for determining sampling frequency of A / D conversion circuit, effector and A / D converter |
US10502763B2 (en) * | 2016-05-12 | 2019-12-10 | Tektronix, Inc. | Noise reduction in digitizing systems |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01157128A (en) * | 1987-12-14 | 1989-06-20 | Nippon Telegr & Teleph Corp <Ntt> | Oversampling a/d converter |
JPH01197667A (en) * | 1988-02-03 | 1989-08-09 | Hitachi Ltd | Frequency measuring system |
US5225787A (en) * | 1991-05-10 | 1993-07-06 | U.S. Philips Corporation | Sampling frequency converter including a sigma-delta modulator |
JPH0772190A (en) * | 1993-09-01 | 1995-03-17 | Yokogawa Electric Corp | Fast fourier transformation analyzer |
JP3211861B2 (en) * | 1995-06-21 | 2001-09-25 | 横河電機株式会社 | Fourier spectrometer |
JP3454403B2 (en) * | 1997-03-14 | 2003-10-06 | 日本電信電話株式会社 | Band division type noise reduction method and apparatus |
JPH10339749A (en) * | 1997-06-09 | 1998-12-22 | Toyo Commun Equip Co Ltd | Frequency analysis method and device |
-
1999
- 1999-07-09 JP JP19633499A patent/JP4460678B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104615111A (en) * | 2015-01-09 | 2015-05-13 | 深圳市西凡谨顿科技有限公司 | Adjustable amplification factor type analogue multi-channel acquiring amplifying device and system |
Also Published As
Publication number | Publication date |
---|---|
JP2001021597A (en) | 2001-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1164027C (en) | Power amplifying circuit with power supply regulator for controlling adjacent and alternate channel power | |
US9001941B2 (en) | Method and apparatus to independently control front end gain and baseband gain | |
US5129098A (en) | Radio telephone using received signal strength in controlling transmission power | |
EP1303053B1 (en) | Method and apparatus for continuously controlling the dynamic range from an analog to digital converter | |
US8818313B2 (en) | Method and apparatus for auto gain control in radio receiver | |
US20100073080A1 (en) | Automatic gain control circuit and method for automatic gain control | |
CN107086859A (en) | Digital resources obtainment circuit for wireless communication receiver | |
JP2011515975A (en) | Automatic filter control | |
CN116346148A (en) | Multi-mode automatic gain control method and system based on SoC | |
JP2004147000A (en) | Agc system | |
CN102195582B (en) | AGC (automatic gain control) method and device | |
JP4460678B2 (en) | Frequency analyzer | |
US20120252389A1 (en) | Efficient scheme for automatic gain control in communication systems | |
US20030006839A1 (en) | Extended range power detector and amplifier and method | |
US8787435B2 (en) | Narrow band interference determined by second and fourth order norms | |
JP3304886B2 (en) | Automatic gain control method, device thereof, and communication receiving device | |
WO2007098235A2 (en) | Optimally adaptive receiver | |
EP2104226B1 (en) | Wireless communication device | |
JP2001320288A (en) | Device and method for controlling power supply voltage | |
US6611679B1 (en) | Device and method for controlling a receiving amplifier in a radio terminal | |
JP4148813B2 (en) | Reception circuit and mobile radio receiver using the same | |
KR101509498B1 (en) | Two - step alalog digital mixed automatic gain controller and method thereof | |
CN109462809B (en) | Detection method and system of power amplifier | |
JPH07177045A (en) | Power consumption reducing system for high frequency amplifier circuit | |
JP4197485B2 (en) | Radio receiving apparatus and signal strength measuring method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050929 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4460678 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |