JP4148813B2 - Reception circuit and mobile radio receiver using the same - Google Patents

Reception circuit and mobile radio receiver using the same Download PDF

Info

Publication number
JP4148813B2
JP4148813B2 JP2003095859A JP2003095859A JP4148813B2 JP 4148813 B2 JP4148813 B2 JP 4148813B2 JP 2003095859 A JP2003095859 A JP 2003095859A JP 2003095859 A JP2003095859 A JP 2003095859A JP 4148813 B2 JP4148813 B2 JP 4148813B2
Authority
JP
Japan
Prior art keywords
signal
circuit
output
variable gain
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003095859A
Other languages
Japanese (ja)
Other versions
JP2004304568A (en
Inventor
修一 河間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003095859A priority Critical patent/JP4148813B2/en
Publication of JP2004304568A publication Critical patent/JP2004304568A/en
Application granted granted Critical
Publication of JP4148813B2 publication Critical patent/JP4148813B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、妨害波による回路の飽和を抑制して、受信レベルを制御する受信回路、およびそれを用いた移動無線受信機に関する。
【0002】
【従来の技術】
一般に、自動利得制御(AGC)回路は、受信機などで信号を再生する際、信号振幅を所望の値に保つため、入力信号振幅が小さいときには可変電圧増幅器の利得をあげ、逆に入力信号振幅が大きいときには可変電圧増幅器の利得を下げるという動作を自動的に行う。しかし、希望波より妨害波のほうが大きい場合に、受信機内部が飽和してしまう。このような場合に、受信機内に飽和検知器を設けて、希望波信号の受信を良好に行うことが、試みられている。
【0003】
このように飽和検出器をAGC回路に連結して、自動利得制御を行うAGC回路には、アナログ回路を用いて利得の制御を行うアナログ制御系のものと、ディジタル回路を用いて利得の制御を行うディジタル制御系のものとが知られている。
【0004】
図2は、アナログ回路を用いて利得の制御を行う受信回路を有する受信機の構成を示すブロック図である。この受信回路の第1の主要部は、第1の可変利得増幅手段1、周波数変換回路2、フィルタ3、第2の可変利得増幅手段4、復調回路6から構成されている。また、この受信回路の第2の主要部は、飽和検出回路7及びAGC回路8から構成されている(例えば、特許文献1参照)。
【0005】
第1の可変利得増幅手段1は、アンテナ(図示せず)により受信した信号を増幅あるいは減衰する機能を有し、その出力は、周波数変換回路2に入力される。この周波数変換回路2は希望波信号の周波数を取り出し、所定の周波数に変換させる。周波数変換後の信号はフィルタ3に与えられる。信号は、フィルタ3にて帯域制限される。フィルタ3で、帯域制限された信号は、第2の可変利得制限手段により増幅され、復調回路5で、復調される。
【0006】
復調回路5から出力された信号は、図示されていない後段回路に出力されると共に、AGC回路8に出力される。また、周波数変換回路2からの出力を飽和検出回路9に入力し、受信機内部が飽和したかどうかを検出し、その結果を、AGC回路8に出力する。飽和検出回路9が、受信機内部が飽和したことを検知すると、AGC回路7は、前段の可変利得増幅手段(第1の可変利得増幅手段1)から順に利得を減衰するようにする。一方、飽和検出回路9が、受信機内部が飽和していない状態にあることを検知すると、AGC回路8は、前段の可変利得増幅手段(第1の可変利得増幅手段1)から順に利得を増加するようにする。
【0007】
しかし、アナログAGC回路では、制御の時定数が大きいと、時定数を決定するコンデンサや抵抗器を大きくしなければならない。受信機でAGC回路を含むアナログフロントエンド部をIC化するに際して、これらの時定数を決定する素子をIC内部に入れられない。このため、外付け部品が増えるなどの問題を生ずる。特に、移動無線受信機に用いる場合に、部品数が増加することで、受信機が大きくなり、実用性に沿わない。また、飽和検出器も、検波回路出力を低周波化するために時定数を決定するコンデンサや抵抗器を大きくしなければならない。
【0008】
さらに、ディジタルAGC回路を用いる場合には、検波回路をディジタル化する必要があり、飽和検出回路の入力をディジタル化しなければならない。すなわち、高速で、広いダイナミックレンジのA/D変換器が必要であり、これは高価である。
【0009】
一方、AGC回路を、ディジタル放送受信機あるいはディジタル無線通信受信機に適用する場合は、AGC回路がディジタル回路であるほうが好ましい。ディジタルAGC回路においては、時定数は、ディジタル値として保存できるので、コンデンサや抵抗器が不要となり、部品数を少なくすることができる。また、A/D変換後の処理がDSP(Digital Signal Processor)で行われるのであれば、そのプログラミング機能を用いて、信号としてのディジタルデータを利用して、受信場所、移動速度などの使用環境に柔軟に対応させて利得を制御できるので、受信機の機能を高めることができる。
【0010】
このようなディジタル回路を用いて利得の制御を行うものとしては、レベル計算機によりA/D変換器の出力レベルを検出し、これと予め演算器内に設定されている基準レベルとから求めた利得制御量と、A/D変換前の増幅器の出力から回路の飽和の有無を判断した結果とを用いて、増幅器の利得を制御したものが知られている(例えば、特許文献2)。この文献に記載の自動利得増幅回路では、コンパレータを飽和検出器として用い、回路が飽和していることを検知すると、積分器中で、所定のゲインを選択し、増幅器の利得を減じるように構成されている。
【0011】
しかし、この従来技術においては、たとえば瞬時的に強力な妨害波を受信し、回路が飽和した場合にも、上記したように所定のゲインが選択される。このため、この妨害波が受信されなくなった後にも、選択されたゲインの影響を受けるため、利得の制御が柔軟に行えないという問題がある。
【0012】
【特許文献1】
実開平3−46881号公報(要約、第1図)
【特許文献2】
特開2002−314356号公報(請求項2、段落0016〜0024、第1図)
【0013】
【発明が解決しようとする課題】
本発明は、かかる課題を解決するためになされたものであり、その目的は、IC内部に時定数を決定する素子を容易に入れることができる、受信回路を提供することにある。
また、本発明の別の目的は、ディジタルAGC回路を用いる場合に、比較的簡易な構成で、受信回路内が飽和したか、否かの情報をAGC回路に提供できる、受信回路を提供することにある。
さらに、本発明のさらに別の目的は、妨害波による回路の飽和の影響を少なくして、希望波の受信の利得を上昇できるAGC回路を有する受信回路および移動無線受信機を提供することにある。
【0014】
【課題を解決するための手段】
上記目的を達成するため、本発明の受信回路では、ディジタルAGC回路による利得の制御の際に、回路が飽和したかどうかを判断するコンパレータからの情報を制御信号に反映させる構成とした。すなわち、本発明は、以下のとおりである。
【0015】
本発明の受信回路は、受信信号のレベルを調整する第1の可変利得増幅手段と、上記第1の可変利得増幅手段からの出力信号の周波数を変換する周波数変換回路と、上記変換された信号を帯域制限するフィルタと、上記フィルタの通過信号を増幅または減衰する第2の可変利得増幅手段と、上記第2の可変利得増幅手段で増幅または減衰された信号をディジタル信号に変換するA/D変換器と、上記A/D変換器から出力された信号を復調する復調回路とを有する受信回路において、上記周波数変換回路からの出力信号の電圧値と、上記フィルタが飽和しない最大レベルを上記周波数変換回路の出力電圧に換算した値とを比較し、その比較結果を所定の信号にして出力するコンパレータと、上記コンパレータの比較結果に基づく出力信号と上記復調回路からの出力信号とから、上記第1の可変利得増幅手段の利得を制御する第1の制御信号と上記第2の可変利得増幅手段の利得を制御する第2の制御信号とを出力する自動利得増幅回路と、を備える。上記自動利得増幅回路は、コントロール回路と、上記復調回路から出力された出力信号と上記コントロール回路から出力された基準信号との差分をとる第1の差分手段と、上記第1の差分手段に連結され、該第1の差分手段11から出力された差分信号の包絡線を上記コントロール回路から出力されたフィルタ係数に基いて得るための、第1のループフィルタと、上記第1のループフィルタに接続され、該第1のループフィルタから出力された差分信号を積分する第1の積分回路と、上記コンパレータに接続され、該コンパレータから出力された信号の包絡線を上記コントロール回路から出力されたフィルタ係数に基いて得るための、第2のループフィルタと、上記第2のループフィルタに接続され、該第2のループフィルタからの出力を積分する第2の積分回路と、上記第1の積分回路と上記第2の積分回路から出力された2つの信号を比較し、小さい方の値を選択する比較手段と、上記比較手段に接続され、選択された小さい方の信号をアナログ信号に変換し、第1の制御信号として出力する第1のD/A変換器と、を備え、さらに、上記復調回路から出力された出力信号と上記コントロール回路から出力された基準信号との差分をとる第2の差分手段と、上記第2の差分手段に連結され、該第2の差分手段から出力された差分信号の包絡線を上記コントロール回路から出力されたフィルタ係数に基いて得るための、第3のループフィルタと、上記第3のループフィルタに接続され、該第3のループフィルタから出力された差分信号を積分する第3の積分回路と、上記第3の積分回路に接続され、該第3の積分回路から出力された信号をアナログ信号に変換し、上記第2の制御信号として出力する第2のD/A変換器と、を備え、上記第1のD/A変換器から出力される上記第1の制御信号に基いて、上記第1の可変利得増幅手段の利得を制御し、上記第2のD/A変換器から出力される上記第2の制御信号に基いて、上記第2の可変利得増幅手段VGAの利得を制御する。
【0016】
上記コンパレータは、第1の可変利得増幅手段からの出力信号の電圧と、所定の電圧とを比較するものであってもよい。
【0017】
この構成によれば、ディジタルAGC回路を用いるので、時定数は、ディジタル値として保存でき、コンデンサや抵抗器が不要となり、部品数を少なくすることができる。
【0018】
また、コンパレータにより、受信回路が飽和したか否かを判断するので、比較的簡易な構成で、受信回路内が飽和したか、否かの情報をAGC回路に提供できる。
【0020】
本発明の受信回路を、移動無線受信機に用いることができる。
【0021】
【発明の実施の形態】
(実施の形態1)
以下、図面を参照しながら、本発明の実施の形態に関わる受信回路について詳細に説明する。図1は、本発明の一実施の形態の受信回路を有する移動無線受信機を示すブロック図である。
【0022】
図1において、1は第1の可変利得増幅手段、2は周波数変換回路、3はフィルタ、4は第2の可変利得増幅手段、5はA/D変換器、6は復調回路、7はコンパレータ、8は自動利得増幅(AGC)回路をそれぞれ表す。
【0023】
図1において、図示しないアンテナから出力された信号は、第1の可変利得増幅手段1で、増幅または減衰される。増幅または減衰された信号には、数チャンネルの周波数の信号が含まれている。周波数変換回路2では、数チャンネルある周波数の信号の中から、希望波信号の周波数を取り出し、中間周波数またはベースバンド周波数に変換する。周波数変換回路2から出力される信号には、希望波信号、妨害波信号、および周波数変換時に生じるイメージ信号が含まれている。このため、周波数変換回路2から出力される信号をフィルタ3に通し、希望波信号のみを取り出す。フィルタ3から出力された希望波信号は、第2の可変利得増幅手段4で増幅される。増幅された希望波信号は、A/D変換器5によりディジタル信号に変換され、復調回路6でディジタル復調処理して、データ系列にし、出力端子から出力される。なお、上記周波数変換回路2で、中間周波数に変換された場合には、復調回路6で、ベースバンド周波数に変換される。復調回路6は、復調信号のエラー訂正を行うとともに、データのエラー率を算出する。また、復調回路6では、第2の可変利得増幅手段4の出力強度を計算し、これを希望波信号の強度とする。なお、本明細書中では、強度は0以上の非負の値を取るものとする。また、強度が0なら、希望波信号は受信されていないことを意味する。
【0024】
周波数変換器2からの出力信号の一部は、コンパレータ7に入力される。コンパレータ7は、この出力信号の電圧と、所定の電圧とを比較する。ここで、所定の電圧とは、周波数変換器2の出力電圧で、第1の可変利得増幅手段1、周波数変換器2、およびフィルタ3のいずれか一つでも飽和するおそれのある電圧をいう。この電圧は、例えば、第1の可変利得増幅手段1、周波数変換器2、およびフィルタ3のそれぞれが、どの程度の出力電圧でし始めるか(出力換算飽和電圧)を、回路シミュレータで調べる、あるいは実際に各部を単体で試作して実測するなどにより求められる。これと同時に、それぞれの利得あるいは減衰量も、シミュレータや実測により求める。それぞれの利得あるいは減衰量から、各部の出力電圧に対する周波数変換器2の出力の関係を求める。この関係を用いて、上記各部それぞれの出力換算飽和電圧について、周波数変換器2の出力電圧に換算し、各部の電圧のうち、最も低い電圧を、所定の電圧とする。コンパレータ7では、周波数変換器2の出力電圧が、所定の電圧を超えていれば、0を、超えていなければ、1を、AGC回路8に出力する。
【0025】
AGC回路8では、希望波信号の強度と、データのエラー率と、コンパレータからの出力信号とから、第1の可変利得増幅手段1および第2の可変利得増幅手段4の利得を決定する。
【0026】
次に、本発明にかかる自動利得方法の一例を説明する。図3は、自動利得回路の一例を示すブロック図である。この図の例では、制御信号が大きいほど、可変利得増幅手段の利得を上げて、制御信号が小さいほど、可変利得増幅手段の利得を下げて、減衰させるものとする。
【0027】
第1の制御信号は、以下のようにして得られる。復調回路6から出力された希望波信号は、差分手段11で、コントロール回路10から出力された基準信号との差分をとり、差分信号を、ループフィルタ21に出力する。ループフィルタ21は、コントロール回路10から出力されたフィルタ係数に基づいて差分信号を平滑化(差分信号の包絡線を得るたもの操作)し、積分回路31に出力する。平滑化された差分信号は、積分回路31で、積分される。一方、コンパレータ7から出力された信号は、ループフィルタ20に入力され、コントロール回路10から出力されたフィルタ係数に基づいて差分信号を平滑化し、積分回路30で積分される。積分回路30、31から出力されたこれらの2つの信号は、比較回路40に出力され、小さいほうの値が第1の制御信号として選択される。第1の制御信号は、D/A変換器51に出力され、アナログ信号に変換される。この信号強度に基づいて、第1の可変利得増幅手段1の利得が制御される。
【0028】
第2の制御信号は、以下のように得られる。復調回路6から出力された希望波信号は、差分回路12で、コントロール回路10から出力された基準信号との差分をとり、差分信号を、ループフィルタ12に出力する。ループフィルタ12は、コントロール回路10から出力されたフィルタ係数に基づいて差分信号を平滑化し、積分回路32に出力する。平滑化された差分信号は、積分回路32で、積分される。第2の制御信号は、D/A変換器52に出力され、アナログ信号に変換される。この信号に基づいて、第2の可変利得増幅手段4の利得が制御される。
【0029】
上記各積分回路30、31、32には、積分値が一定の範囲を超えないように、上限、下限を定めるリミッタ機能が設けられている。また、積分値が上限リミッタ、または下限リミッタにかかった場合は、その情報がコントロール回路10に送られ、第1の基準値および第2の基準値の決定に利用される。
【0030】
コントロール回路10は、データのエラー率から求められる最適と思われる希望波信号強度の最適値、第1および第2の基準値、ループフィルタ20、21、22のフィルタ係数などを決定する。
【0031】
次に、本発明の受信回路にかかる第1の可変利得増幅手段1および第2の可変利得増幅手段4の利得制御方法を説明する。まず、受信機内部が飽和していない場合の利得制御方法を説明する。この場合には、コンパレータ7は1を出力するので、第1の制御信号としては、基準値と希望波信号強度の差分から求められる信号が選択される。この信号に基づいて、第1の可変利得増幅手段1の利得が制御される。
【0032】
第1の可変利得増幅手段1の基準値として希望波信号強度の最適値が、第2の可変利得増幅手段4の基準値として0が、各積分回路出力として第1および第2の制御信号の取りうる最小値が、それぞれの初期値として設定されている。このような初期値にすることで、希望波信号強度が受信開始時から大きい場合であっても、受信機内部が飽和することを回避できる。
【0033】
すなわち、実際の希望波信号強度が第1の可変利得増幅手段1の基準値より大きい場合には、ループフィルタ21は第1の可変利得増幅手段1の利得を下げるような、信号が出力される。そして、ループフィルタ22入力は必ず負の値であるから、ループフィルタ22も、第2の可変利得増幅手段4の利得を下げるような信号を出力する。しかし、各積分回路出力は、すでに第1および第2の制御信号の取りうる最小値に設定され、第1の可変利得増幅手段1および第2の可変利得増幅手段の利得はそれぞれ最低となっている。このため、受信機内部は、この状態で、安定する。
【0034】
実際の希望波信号強度が、第1の可変利得増幅手段1の基準値より小さい場合には、第1の可変利得増幅手段1の基準値と希望波信号強度との差分から得られる制御信号により、第1の可変利得増幅手段1の利得を上昇させるように、第1の制御信号が大きくなる。一方で、ループフィルタ22への入力は必ず負の値となり、ループフィルタ22は、第2の可変利得増幅手段4の利得を下げるような信号を出力する。しかし、積分回路32はすでに第2の制御信号の取りうる最小値に設定されているので、第2の可変利得増幅手段4の利得は最低となったままである。
【0035】
第1の制御信号が、積分器31の上限リミッタにかかる前に、希望波信号強度が第1の可変利得増幅手段1の基準値と一致すると、その差分が小さくなる。この結果、第1の可変利得増幅手段1の利得を変動させる必要がなくなるので、第1の制御信号は、この状態で安定する。
【0036】
回路が飽和していない状態で、第1の制御信号が上昇し、積分器の上限リミッタ31に到達する場合には、第1の可変利得増幅手段1の利得を最大にしても、希望波信号強度の最適値に達していないことを意味する。この場合には、第1の可変利得増幅手段1の基準値を希望波信号強度が取りうる最大値とし、第2の可変利得増幅手段4の基準値を希望波信号強度の最適値とする。すなわち、第1の可変利得増幅手段1の利得を最大にしたままで、第2の可変利得増幅手段4の利得を上昇させるように、第2の制御信号を大きくする。
【0037】
第2の制御信号が、積分器32の上限リミッタにかかる前に、希望波信号強度が第2の可変利得増幅手段4の基準値と一致すると、その差分が小さくなる。この結果、利得を変動させる必要がなくなるので、第2の制御信号が安定する。
【0038】
第2の制御信号が上昇し、積分器32の上限リミッタに到達する場合には、第2の可変利得増幅手段4の利得を最大にしても、希望波信号強度の最適値に達していないことを意味する。この場合には、第1の可変利得増幅手段1および第2の可変利得増幅手段4は、いずれも設定しうる最大利得になっている。すなわち、受信信号強度が非常に小さいことを意味する。
【0039】
受信信号強度が非常に小さい状態から、受信信号強度が大きくなっていくと、第2の可変利得増幅手段4の基準値と希望波信号強度との差分が小さくなる。すなわち、第2の制御信号が小さくなり、第2の可変利得増幅手段4の利得を下げて、希望波信号強度の最適値に近づけようとする。
【0040】
さらに、希望波信号強度が、第2の可変利得増幅手段4の基準値より高い状態が続き、積分器32の下限リミッタに到達する場合には、第2の可変利得増幅手段4の利得を最小にしても、希望波信号強度が大きいことを意味する。この場合には、第1の可変利得増幅手段1の基準値を希望波信号強度の最適値とし、第2の可変利得増幅手段4の基準値を0として、第1の可変利得増幅手段1の利得を下げる。
【0041】
この第1および第2の可変利得増幅手段の基準値は、初期状態の基準値と同じである。すなわち、回路内部が飽和していない場合には、本発明にかかるAGC回路は、受信信号の強度の変動に対して上記動作を行うことで、希望波信号強度を最適値にするように、働く。
【0042】
次に、受信信号中に含まれる妨害波が大きく、受信機内部が飽和する可能性がある場合の動作を説明する。
【0043】
この場合には、コンパレータ7からの出力が、第1の可変利得増幅手段1の利得を制御する場合に反映される点が、受信機内部が飽和しない場合と異なる。すなわち、周波数変換器2からの出力電圧の瞬時値が、受信機内部が飽和した値を超えた場合には、コンパレータ7が0を出力する。具体的には、上記したように、周波数変換器2からの出力電圧の瞬時値が、第1の可変利得増幅手段1、周波数変換器2、およびフィルタ3のいずれか一つでも飽和するおそれのある電圧を超えた場合である。
【0044】
この値をループフィルタ20で、平滑化し、積分回路30で積分した値は、線形に低下していく。そして、コンパレータ7からの出力信号から得られる値が、基準値と希望波信号強度との差分から得られる値より小さくなると、コンパレータ7からの出力信号が、第1の制御信号として選択され、第1の可変利得増幅手段1の利得を低下させる。この結果、希望波信号強度は低下する。
【0045】
この状態にあるとき、希望波信号強度は、第1の基準値および第2の基準値より小さい値となる。したがって、自動利得増幅回路8は、希望波信号強度を増加させるために、基準値と希望波信号強度との差分から得られる第1の制御信号および第2の制御信号を大きくする。ただし、第1の可変利得制御手段1は、コンパレータ7に基づく制御信号に支配されているので、利得は低下したままである。この結果、フィルタ3に入力する妨害波の信号強度が低下したままであるので、妨害波の影響を小さくすることができる。
【0046】
第1の可変利得制御手段1の利得を低下させ、妨害波の信号強度を低下させることにより、コンパレータ7が回路内部の飽和を検知する頻度が減少する。この結果、コンパレータが0を出力する頻度が低下するので、第1の可変利得制御手段1の利得は安定する。
【0047】
一方、第2の可変利得増幅手段4は、その利得を増加させるために、基準値を希望波信号強度の最適値とする。この結果、第2の制御信号が大きくなり、希望波信号強度は大きくなる。ただし、第1の可変利得増幅手段1が、コンパレータからの出力に基づく信号に支配されているため、希望波信号強度が最適値に至らない場合がある。
【0048】
妨害波がなくなるなどにより、受信回路内が飽和しなくなった場合には、コンパレータ7は1を出力する。この値をループフィルタ20で、平滑化し、積分回路30で積分した値は、線形に増加していく。そして、コンパレータ7からの出力信号から得られる値が、基準値と希望波信号強度との差分から得られる値より大きくなると、基準値と希望波信号強度との差分から得られる信号が、第1の制御信号として選択される。
【0049】
本発明の構成によると、パルス的な非常に短時間の強力な妨害波を受信した場合に、極めて有効である。すなわち、コンパレータが、回路内部の飽和を検知し、0を出力するのは、極めて短時間である。したがって、コンパレータからの出力信号から得られる値が、基準値と希望波信号強度との差分から得られる値より小さくなる前に、コンパレータは0を出力しなくなる。この結果、第1の可変利得増幅手段は、基準値と希望波信号強度との差分から得られる値に基づく制御信号に支配されたままであるので、妨害波による第1の可変利得増幅手段の利得制御に対する影響を少なくすることができる。すなわち、一瞬に入力した妨害波により、第1の可変利得増幅手段の利得がしばらく低下したままであると、希望波信号対雑音比が低下する期間が長くなる。このため、復調信号のエラー率が多い状態が続くことから、エラー訂正機能が十分働かなくなり、受信品質が低下する。一方、本発明の構成によれば、一瞬に入力した妨害波により復調信号データが壊れるおそれはある。しかし、この場合には、エラー訂正で修復できる可能性が高いので、受信品質の劣化を防止できる。
【0050】
信号強度が大きい希望波を受信する際に、非常に大きい妨害波が連続的に入信された場合には、復調回路で、希望波信号とみなされた信号が、飽和による歪成分である場合がある。この場合には、データのエラー率やコンパレータからの出力信号から得られる値から、すばやく第1の可変利得増幅手段の利得を低下させるために、コントロール回路はループフィルタのフィルタ係数を変更できる。
【0051】
(実施の形態2)
上記実施の形態1は、周波数変換回路からコンパレータに出力した出力信号を所定の電圧と比較する。一方、本実施の形態は、第1の可変利得増幅手段からコンパレータに出力した出力信号を所定の電圧と比較する点で、実施の形態1と異なる。つまり、第1の可変利得増幅手段が扱う周波数がそれほど高くなく、コンパレータが十分動作可能な周波数であれば、コンパレータ入力は第1の可変利得増幅手段の出力を用いても問題ない。なお、コンパレータに用いる所定の電圧は、各部が飽和するおそれのある電圧を第1の可変利得増幅手段の出力に換算した値である。これら以外の点においては、実施の形態1と同様である。
【0052】
本特許を実施した受信回路を移動無線受信機に用いれば、ディジタルAGC回路を用いるので、時定数は、ディジタル値として保存でき、コンデンサや抵抗器が不要となり、部品数を少なくすることができるので、この受信機は小型化、携帯化が可能になる。しかも、移動受信中に妨害波の強度が希望波の強度より大きくなった場合でも、快適に受信することができる。
【0053】
【発明の効果】
以上述べたように、本発明は、ディジタルAGC回路を用いるとともに、アナログ飽和検波回路を用いずに、コンパレータにより回路の飽和を判断するので、IC内部に時定数を決定する素子を容易に入れることができる受信回路が得られる。
また、本発明は、ディジタルAGC回路を用いる場合に、コンパレータという比較的簡易な構成で、受信回路内が飽和したか、否かの情報をAGC回路に出力できる受信回路が得られる。
さらに、本発明は、回路が飽和した場合に、コンパレータからの飽和信号により、可変利得増幅手段の利得を制御できるので、妨害波による回路の飽和の影響を少なくして、希望波の受信の利得を上昇できるAGC回路を有する受信回路および移動無線受信機がえられる。
【図面の簡単な説明】
【図1】図1は、本発明の一実施の形態の受信回路を有する移動無線受信機を示すブロック図である。
【図2】図2は、アナログ回路を用いて利得の制御を行う受信回路を有する受信機の構成を示すブロック図である。
【図3】図3は、自動利得回路の一例を示すブロック図である。
【符号の説明】
1 第1の可変利得増幅手段
2 周波数変換回路
3 フィルタ
4 第2の可変利得増幅手段
5 A/D変換器
6 復調回路
7 コンパレータ
8 自動利得増幅回路
9 飽和検出回路
10 コントロール回路
11、12 差分手段
20、21、22 ループフィルタ
30、31、32 積分回路
40 比較回路
51、52 D/A変換器
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a receiving circuit for controlling a reception level by suppressing circuit saturation caused by an interference wave, and a mobile radio receiver using the receiving circuit.
[0002]
[Prior art]
In general, an automatic gain control (AGC) circuit keeps the signal amplitude at a desired value when the signal is reproduced by a receiver or the like. Therefore, when the input signal amplitude is small, the gain of the variable voltage amplifier is increased. When is large, the operation of lowering the gain of the variable voltage amplifier is automatically performed. However, when the interference wave is larger than the desired wave, the interior of the receiver is saturated. In such a case, an attempt has been made to satisfactorily receive a desired wave signal by providing a saturation detector in the receiver.
[0003]
As described above, the AGC circuit that performs the automatic gain control by connecting the saturation detector to the AGC circuit includes an analog control system that performs gain control using an analog circuit and a gain control that uses a digital circuit. It is known to perform digital control systems.
[0004]
FIG. 2 is a block diagram illustrating a configuration of a receiver having a receiving circuit that controls gain using an analog circuit. The first main part of the receiving circuit is composed of a first variable gain amplifying means 1, a frequency converting circuit 2, a filter 3, a second variable gain amplifying means 4, and a demodulating circuit 6. The second main part of the receiving circuit is composed of a saturation detection circuit 7 and an AGC circuit 8 (see, for example, Patent Document 1).
[0005]
The first variable gain amplifying means 1 has a function of amplifying or attenuating a signal received by an antenna (not shown), and its output is input to the frequency conversion circuit 2. This frequency conversion circuit 2 extracts the frequency of the desired wave signal and converts it to a predetermined frequency. The signal after the frequency conversion is given to the filter 3. The signal is band-limited by the filter 3. The signal band-limited by the filter 3 is amplified by the second variable gain limiting means and demodulated by the demodulation circuit 5.
[0006]
The signal output from the demodulation circuit 5 is output to a subsequent circuit (not shown) and also output to the AGC circuit 8. Further, the output from the frequency conversion circuit 2 is input to the saturation detection circuit 9 to detect whether or not the inside of the receiver is saturated, and the result is output to the AGC circuit 8. When the saturation detection circuit 9 detects that the interior of the receiver is saturated, the AGC circuit 7 attenuates the gain in order from the previous variable gain amplification means (first variable gain amplification means 1). On the other hand, when the saturation detection circuit 9 detects that the interior of the receiver is not saturated, the AGC circuit 8 increases the gain in order from the preceding variable gain amplification means (first variable gain amplification means 1). To do.
[0007]
However, in an analog AGC circuit, if the time constant of control is large, the capacitor and resistor that determine the time constant must be increased. When an analog front end unit including an AGC circuit is integrated into an IC in a receiver, elements for determining these time constants cannot be placed inside the IC. This causes problems such as an increase in external parts. In particular, when used in a mobile radio receiver, the number of parts increases, so that the receiver becomes larger and not practical. The saturation detector also requires a larger capacitor and resistor for determining the time constant in order to lower the frequency of the detection circuit output.
[0008]
Further, when a digital AGC circuit is used, the detection circuit must be digitized, and the input of the saturation detection circuit must be digitized. That is, a high-speed and wide dynamic range A / D converter is required, which is expensive.
[0009]
On the other hand, when the AGC circuit is applied to a digital broadcast receiver or a digital wireless communication receiver, the AGC circuit is preferably a digital circuit. In the digital AGC circuit, the time constant can be stored as a digital value, so that no capacitor or resistor is required, and the number of components can be reduced. In addition, if the processing after A / D conversion is performed by a DSP (Digital Signal Processor), it is possible to use the digital function as a signal by using the programming function to change the receiving environment, the moving speed, etc. Since the gain can be controlled flexibly, the function of the receiver can be enhanced.
[0010]
In order to control the gain using such a digital circuit, the level calculator detects the output level of the A / D converter, and the gain obtained from this and the reference level set in the arithmetic unit in advance. There is known a technique in which the gain of an amplifier is controlled using a control amount and a result of determining whether or not a circuit is saturated from an output of the amplifier before A / D conversion (for example, Patent Document 2). The automatic gain amplifying circuit described in this document uses a comparator as a saturation detector, and when it detects that the circuit is saturated, it selects a predetermined gain in the integrator and reduces the gain of the amplifier. Has been.
[0011]
However, in this prior art, for example, even when a strong interference wave is instantaneously received and the circuit is saturated, the predetermined gain is selected as described above. For this reason, even after the interference wave is no longer received, there is a problem that the gain cannot be flexibly controlled because it is affected by the selected gain.
[0012]
[Patent Document 1]
Japanese Utility Model Publication No. 3-46881 (summary, Fig. 1)
[Patent Document 2]
JP 2002-314356 A (Claim 2, paragraphs 0016 to 0024, FIG. 1)
[0013]
[Problems to be solved by the invention]
The present invention has been made to solve such a problem, and an object of the present invention is to provide a receiving circuit in which an element for determining a time constant can be easily placed inside an IC.
Another object of the present invention is to provide a receiving circuit that can provide information to the AGC circuit whether or not the inside of the receiving circuit is saturated with a relatively simple configuration when a digital AGC circuit is used. It is in.
Still another object of the present invention is to provide a receiving circuit and a mobile radio receiver having an AGC circuit that can increase the gain of receiving a desired wave by reducing the influence of circuit saturation caused by an interference wave. .
[0014]
[Means for Solving the Problems]
In order to achieve the above object, the receiving circuit of the present invention is configured to reflect the information from the comparator for determining whether or not the circuit is saturated in the control signal when the gain is controlled by the digital AGC circuit. That is, the present invention is as follows.
[0015]
  The receiving circuit of the present invention includes a first variable gain amplifying means for adjusting a level of a received signal, a frequency converting circuit for converting the frequency of an output signal from the first variable gain amplifying means, and the converted signal. , A second variable gain amplifying means for amplifying or attenuating the passing signal of the filter, and an A / D for converting the signal amplified or attenuated by the second variable gain amplifying means into a digital signal In a receiving circuit having a converter and a demodulating circuit for demodulating a signal output from the A / D converter, the voltage value of the output signal from the frequency converting circuit and the maximum level at which the filter is not saturated are set to the frequency. Comparing the value converted into the output voltage of the conversion circuit and outputting the comparison result as a predetermined signal, and the output signal based on the comparison result of the comparator From the output signal from the demodulation circuit, a first control signal for controlling the gain of the first variable gain amplifying means and a second control signal for controlling the gain of the second variable gain amplifying means are output. Automatic gain amplifierAnd comprising. The automatic gain amplifying circuit is connected to a control circuit, a first difference means for obtaining a difference between an output signal output from the demodulation circuit and a reference signal output from the control circuit, and the first difference means Connected to the first loop filter and the first loop filter for obtaining an envelope of the difference signal output from the first difference means 11 based on the filter coefficient output from the control circuit. A first integration circuit that integrates the differential signal output from the first loop filter, and a filter coefficient connected to the comparator and an envelope of the signal output from the comparator output from the control circuit And a second loop filter connected to the second loop filter to obtain the output from the second loop filter. A second integrating circuit that compares the two signals output from the first integrating circuit and the second integrating circuit, and selects a smaller value, and is connected to the comparing means, A first D / A converter that converts the selected smaller signal into an analog signal and outputs the signal as a first control signal; and further, the output signal output from the demodulation circuit and the control circuit A second difference means for obtaining a difference from the reference signal output from the second difference means, and an envelope of the difference signal output from the second difference means is output from the control circuit. A third loop filter that is obtained on the basis of the filter coefficient, a third integration circuit that is connected to the third loop filter and integrates a differential signal output from the third loop filter, and Third product A second D / A converter connected to a circuit for converting the signal output from the third integration circuit into an analog signal and outputting the analog signal as the second control signal, and the first D Based on the first control signal output from the A / A converter, the gain of the first variable gain amplifying means is controlled, and the second control output from the second D / A converter is performed. Based on the signal, the gain of the second variable gain amplifying means VGA is controlled.
[0016]
The comparator may compare a voltage of an output signal from the first variable gain amplifying unit with a predetermined voltage.
[0017]
According to this configuration, since the digital AGC circuit is used, the time constant can be stored as a digital value, a capacitor and a resistor are not required, and the number of parts can be reduced.
[0018]
In addition, since the comparator determines whether or not the receiving circuit is saturated, it is possible to provide the AGC circuit with information on whether or not the receiving circuit is saturated with a relatively simple configuration.
[0020]
The receiving circuit of the present invention can be used for a mobile radio receiver.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
Hereinafter, a receiving circuit according to an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing a mobile radio receiver having a receiving circuit according to an embodiment of the present invention.
[0022]
In FIG. 1, 1 is a first variable gain amplification means, 2 is a frequency conversion circuit, 3 is a filter, 4 is a second variable gain amplification means, 5 is an A / D converter, 6 is a demodulation circuit, and 7 is a comparator. , 8 represent automatic gain amplification (AGC) circuits, respectively.
[0023]
In FIG. 1, a signal output from an antenna (not shown) is amplified or attenuated by the first variable gain amplifying means 1. The amplified or attenuated signal includes a signal having a frequency of several channels. The frequency conversion circuit 2 takes out the frequency of the desired wave signal from the signals of several channels and converts it to an intermediate frequency or a baseband frequency. The signal output from the frequency conversion circuit 2 includes a desired wave signal, an interference wave signal, and an image signal generated during frequency conversion. Therefore, the signal output from the frequency conversion circuit 2 is passed through the filter 3 and only the desired wave signal is extracted. The desired wave signal output from the filter 3 is amplified by the second variable gain amplifying means 4. The amplified desired wave signal is converted to a digital signal by the A / D converter 5, subjected to digital demodulation processing by the demodulation circuit 6, converted into a data series, and output from the output terminal. When the frequency conversion circuit 2 converts the frequency to an intermediate frequency, the demodulation circuit 6 converts the frequency to a baseband frequency. The demodulating circuit 6 performs error correction on the demodulated signal and calculates an error rate of the data. Further, the demodulating circuit 6 calculates the output intensity of the second variable gain amplifying means 4 and sets this as the intensity of the desired wave signal. In the present specification, the intensity takes a non-negative value of 0 or more. On the other hand, if the intensity is 0, it means that the desired wave signal has not been received.
[0024]
Part of the output signal from the frequency converter 2 is input to the comparator 7. The comparator 7 compares the voltage of this output signal with a predetermined voltage. Here, the predetermined voltage is an output voltage of the frequency converter 2 and is a voltage that may be saturated in any one of the first variable gain amplifying means 1, the frequency converter 2, and the filter 3. This voltage is determined by, for example, a circuit simulator to determine how much output voltage (output equivalent saturation voltage) each of the first variable gain amplifying means 1, the frequency converter 2 and the filter 3 starts, or It can be obtained by actually making each part as a prototype and actually measuring it. At the same time, each gain or attenuation is also obtained by a simulator or actual measurement. From the respective gains or attenuation amounts, the relationship of the output of the frequency converter 2 with respect to the output voltage of each part is obtained. Using this relationship, the output equivalent saturation voltage of each part is converted to the output voltage of the frequency converter 2, and the lowest voltage among the voltages of each part is set as a predetermined voltage. The comparator 7 outputs 0 to the AGC circuit 8 if the output voltage of the frequency converter 2 exceeds a predetermined voltage, and 1 otherwise to the AGC circuit 8.
[0025]
The AGC circuit 8 determines the gains of the first variable gain amplifying means 1 and the second variable gain amplifying means 4 from the intensity of the desired wave signal, the data error rate, and the output signal from the comparator.
[0026]
Next, an example of the automatic gain method according to the present invention will be described. FIG. 3 is a block diagram illustrating an example of an automatic gain circuit. In the example of this figure, the gain of the variable gain amplifying means is increased as the control signal is larger, and the gain of the variable gain amplifying means is lowered and attenuated as the control signal is smaller.
[0027]
  The first control signal is obtained as follows. The desired wave signal output from the demodulating circuit 6 takes the difference from the reference signal output from the control circuit 10 by the difference means 11 and outputs the difference signal to the loop filter 21. The loop filter 21 smoothes the difference signal based on the filter coefficient output from the control circuit 10.(Operation to obtain the envelope of the differential signal)And output to the integrating circuit 31. The smoothed difference signal is integrated by the integration circuit 31. On the other hand, the signal output from the comparator 7 is input to the loop filter 20, and the difference signal is smoothed based on the filter coefficient output from the control circuit 10 and integrated by the integration circuit 30. These two signals output from the integration circuits 30 and 31 are output to the comparison circuit 40, and the smaller value is selected as the first control signal. The first control signal is output to the D / A converter 51 and converted into an analog signal. Based on this signal strength, the gain of the first variable gain amplifying means 1 is controlled.
[0028]
The second control signal is obtained as follows. The desired wave signal output from the demodulating circuit 6 takes the difference from the reference signal output from the control circuit 10 by the difference circuit 12 and outputs the difference signal to the loop filter 12. The loop filter 12 smoothes the difference signal based on the filter coefficient output from the control circuit 10 and outputs the difference signal to the integration circuit 32. The smoothed difference signal is integrated by the integration circuit 32. The second control signal is output to the D / A converter 52 and converted into an analog signal. Based on this signal, the gain of the second variable gain amplifying means 4 is controlled.
[0029]
Each of the integration circuits 30, 31, and 32 is provided with a limiter function for determining an upper limit and a lower limit so that the integral value does not exceed a certain range. Further, when the integral value reaches the upper limiter or the lower limiter, the information is sent to the control circuit 10 and used to determine the first reference value and the second reference value.
[0030]
The control circuit 10 determines the optimum value of the desired wave signal intensity, which is considered to be optimum, obtained from the data error rate, the first and second reference values, the filter coefficients of the loop filters 20, 21, and 22.
[0031]
Next, the gain control method of the first variable gain amplifying means 1 and the second variable gain amplifying means 4 according to the receiving circuit of the present invention will be described. First, a gain control method when the inside of the receiver is not saturated will be described. In this case, since the comparator 7 outputs 1, a signal obtained from the difference between the reference value and the desired wave signal intensity is selected as the first control signal. Based on this signal, the gain of the first variable gain amplifying means 1 is controlled.
[0032]
The optimum value of the desired wave signal intensity is set as the reference value of the first variable gain amplifying means 1, 0 is set as the reference value of the second variable gain amplifying means 4, and the first and second control signals are output as the integration circuit outputs. The minimum value that can be taken is set as each initial value. By setting such an initial value, it is possible to avoid saturation of the inside of the receiver even when the desired wave signal intensity is high from the start of reception.
[0033]
That is, when the actual desired wave signal strength is larger than the reference value of the first variable gain amplifying means 1, the loop filter 21 outputs a signal that lowers the gain of the first variable gain amplifying means 1. . Since the input of the loop filter 22 is always a negative value, the loop filter 22 also outputs a signal that lowers the gain of the second variable gain amplifying means 4. However, the outputs of the integrating circuits are already set to the minimum values that can be taken by the first and second control signals, and the gains of the first variable gain amplifying means 1 and the second variable gain amplifying means are the lowest. Yes. For this reason, the inside of the receiver is stabilized in this state.
[0034]
When the actual desired wave signal intensity is smaller than the reference value of the first variable gain amplifying means 1, the control signal obtained from the difference between the reference value of the first variable gain amplifying means 1 and the desired wave signal intensity is used. The first control signal is increased so as to increase the gain of the first variable gain amplifying means 1. On the other hand, the input to the loop filter 22 is always a negative value, and the loop filter 22 outputs a signal that lowers the gain of the second variable gain amplifying means 4. However, since the integration circuit 32 is already set to the minimum value that can be taken by the second control signal, the gain of the second variable gain amplifying means 4 remains at the minimum.
[0035]
If the desired wave signal intensity matches the reference value of the first variable gain amplifying means 1 before the first control signal is applied to the upper limiter of the integrator 31, the difference is reduced. As a result, there is no need to change the gain of the first variable gain amplifying means 1, so that the first control signal is stabilized in this state.
[0036]
When the first control signal rises and reaches the upper limit limiter 31 of the integrator in a state where the circuit is not saturated, the desired wave signal is obtained even if the gain of the first variable gain amplifying means 1 is maximized. It means that the optimum value of strength has not been reached. In this case, the reference value of the first variable gain amplifying means 1 is set to the maximum value that the desired wave signal intensity can take, and the reference value of the second variable gain amplifying means 4 is set to the optimum value of the desired wave signal intensity. That is, the second control signal is increased so as to increase the gain of the second variable gain amplifying means 4 while keeping the gain of the first variable gain amplifying means 1 at the maximum.
[0037]
If the desired wave signal intensity matches the reference value of the second variable gain amplifying means 4 before the second control signal is applied to the upper limiter of the integrator 32, the difference becomes small. As a result, it is not necessary to change the gain, so that the second control signal is stabilized.
[0038]
When the second control signal rises and reaches the upper limiter of the integrator 32, the optimum value of the desired wave signal strength is not reached even if the gain of the second variable gain amplifying means 4 is maximized. Means. In this case, each of the first variable gain amplifying means 1 and the second variable gain amplifying means 4 has a maximum gain that can be set. That is, the received signal strength is very small.
[0039]
As the received signal strength increases from a state where the received signal strength is very small, the difference between the reference value of the second variable gain amplifying means 4 and the desired wave signal strength decreases. That is, the second control signal is reduced, and the gain of the second variable gain amplifying means 4 is lowered to approach the optimum value of the desired wave signal intensity.
[0040]
Further, when the desired wave signal intensity continues to be higher than the reference value of the second variable gain amplifying means 4 and reaches the lower limiter of the integrator 32, the gain of the second variable gain amplifying means 4 is minimized. Anyway, this means that the desired wave signal intensity is high. In this case, the reference value of the first variable gain amplifying means 1 is set to the optimum value of the desired wave signal intensity, the reference value of the second variable gain amplifying means 4 is set to 0, and the first variable gain amplifying means 1 Reduce gain.
[0041]
The reference values of the first and second variable gain amplifying means are the same as the reference values in the initial state. That is, when the inside of the circuit is not saturated, the AGC circuit according to the present invention operates so as to set the desired wave signal strength to an optimum value by performing the above-described operation with respect to fluctuations in the strength of the received signal. .
[0042]
Next, the operation when there is a possibility that the interference wave included in the received signal is large and the inside of the receiver may be saturated will be described.
[0043]
In this case, the point that the output from the comparator 7 is reflected when the gain of the first variable gain amplifying means 1 is controlled is different from the case where the interior of the receiver is not saturated. That is, when the instantaneous value of the output voltage from the frequency converter 2 exceeds the value saturated in the receiver, the comparator 7 outputs 0. Specifically, as described above, the instantaneous value of the output voltage from the frequency converter 2 may be saturated by any one of the first variable gain amplifying means 1, the frequency converter 2, and the filter 3. This is the case when a certain voltage is exceeded.
[0044]
The value obtained by smoothing this value by the loop filter 20 and integrating by the integration circuit 30 decreases linearly. When the value obtained from the output signal from the comparator 7 becomes smaller than the value obtained from the difference between the reference value and the desired wave signal intensity, the output signal from the comparator 7 is selected as the first control signal, The gain of one variable gain amplifying means 1 is reduced. As a result, the desired wave signal intensity decreases.
[0045]
In this state, the desired wave signal intensity is smaller than the first reference value and the second reference value. Therefore, the automatic gain amplifying circuit 8 increases the first control signal and the second control signal obtained from the difference between the reference value and the desired wave signal strength in order to increase the desired wave signal strength. However, since the first variable gain control means 1 is dominated by the control signal based on the comparator 7, the gain remains lowered. As a result, since the signal intensity of the interference wave input to the filter 3 remains lowered, the influence of the interference wave can be reduced.
[0046]
By reducing the gain of the first variable gain control means 1 and reducing the signal strength of the interference wave, the frequency with which the comparator 7 detects saturation inside the circuit is reduced. As a result, the frequency at which the comparator outputs 0 decreases, so that the gain of the first variable gain control means 1 is stabilized.
[0047]
On the other hand, the second variable gain amplifying means 4 sets the reference value as the optimum value of the desired wave signal strength in order to increase the gain. As a result, the second control signal is increased, and the desired wave signal intensity is increased. However, since the first variable gain amplifying means 1 is dominated by the signal based on the output from the comparator, the desired wave signal strength may not reach the optimum value.
[0048]
The comparator 7 outputs 1 when the receiving circuit does not saturate due to the elimination of the interference wave. The value smoothed by the loop filter 20 and integrated by the integration circuit 30 increases linearly. When the value obtained from the output signal from the comparator 7 becomes larger than the value obtained from the difference between the reference value and the desired wave signal intensity, the signal obtained from the difference between the reference value and the desired wave signal intensity is the first value. Is selected as the control signal.
[0049]
According to the configuration of the present invention, it is extremely effective when a strong interference wave in a very short time like a pulse is received. That is, it is a very short time for the comparator to detect the saturation inside the circuit and output 0. Accordingly, the comparator does not output 0 before the value obtained from the output signal from the comparator becomes smaller than the value obtained from the difference between the reference value and the desired wave signal intensity. As a result, the first variable gain amplifying means remains dominated by the control signal based on the value obtained from the difference between the reference value and the desired wave signal intensity. The influence on the control can be reduced. That is, if the gain of the first variable gain amplifying means remains reduced for a while due to the instantaneously input interference wave, the period during which the desired wave signal-to-noise ratio decreases becomes longer. For this reason, since the state where the error rate of the demodulated signal is high continues, the error correction function does not work sufficiently, and the reception quality deteriorates. On the other hand, according to the configuration of the present invention, there is a possibility that the demodulated signal data may be corrupted by the disturbing wave input instantaneously. However, in this case, since there is a high possibility that the error can be corrected by error correction, it is possible to prevent deterioration in reception quality.
[0050]
When receiving a desired wave with a high signal strength, if a very large interference wave is received continuously, the signal considered as the desired wave signal by the demodulation circuit may be a distortion component due to saturation. is there. In this case, the control circuit can change the filter coefficient of the loop filter in order to quickly reduce the gain of the first variable gain amplifying means from the data error rate and the value obtained from the output signal from the comparator.
[0051]
(Embodiment 2)
In the first embodiment, the output signal output from the frequency conversion circuit to the comparator is compared with a predetermined voltage. On the other hand, the present embodiment is different from the first embodiment in that the output signal output from the first variable gain amplifying means to the comparator is compared with a predetermined voltage. That is, if the frequency handled by the first variable gain amplifying means is not so high and the comparator can operate sufficiently, there is no problem even if the comparator input uses the output of the first variable gain amplifying means. The predetermined voltage used for the comparator is a value obtained by converting a voltage at which each part may be saturated into the output of the first variable gain amplifying means. The points other than these are the same as in the first embodiment.
[0052]
If the receiver circuit embodying this patent is used in a mobile radio receiver, a digital AGC circuit is used, so that the time constant can be stored as a digital value, no capacitors or resistors are required, and the number of parts can be reduced. This receiver can be miniaturized and portable. Moreover, even when the intensity of the disturbing wave becomes larger than the intensity of the desired wave during mobile reception, it can be received comfortably.
[0053]
【The invention's effect】
As described above, the present invention uses a digital AGC circuit and determines the circuit saturation by a comparator without using an analog saturation detection circuit. Therefore, an element for determining a time constant can be easily inserted in the IC. A receiving circuit capable of performing the above is obtained.
Further, according to the present invention, when a digital AGC circuit is used, it is possible to obtain a receiving circuit that can output information on whether the inside of the receiving circuit is saturated or not to the AGC circuit with a relatively simple configuration called a comparator.
Further, according to the present invention, when the circuit is saturated, the gain of the variable gain amplifying means can be controlled by the saturation signal from the comparator. A receiver circuit and a mobile radio receiver having an AGC circuit capable of increasing the frequency are obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a mobile radio receiver having a receiving circuit according to an embodiment of the present invention.
FIG. 2 is a block diagram illustrating a configuration of a receiver including a receiving circuit that performs gain control using an analog circuit;
FIG. 3 is a block diagram illustrating an example of an automatic gain circuit.
[Explanation of symbols]
1 First variable gain amplification means
2 Frequency conversion circuit
3 filters
4 Second variable gain amplifying means
5 A / D converter
6 Demodulator circuit
7 Comparator
8 Automatic gain amplification circuit
9 Saturation detection circuit
10 Control circuit
11, 12 Difference means
20, 21, 22 Loop filter
30, 31, 32 Integration circuit
40 Comparison circuit
51, 52 D / A converter

Claims (3)

受信信号のレベルを調整する第1の可変利得増幅手段と、
前記第1の可変利得増幅手段からの出力信号の周波数を変換する周波数変換回路と、
前記変換された信号を帯域制限するフィルタと、
前記フィルタの通過信号を増幅または減衰する第2の可変利得増幅手段と、
前記第2の可変利得増幅手段で増幅または減衰された信号をディジタル信号に変換するA/D変換器と、
前記A/D変換器から出力された信号を復調する復調回路とを有する受信回路において、
前記周波数変換回路からの出力信号の電圧値と、前記フィルタが飽和しない最大レベルを前記周波数変換回路の出力電圧に換算した値とを比較し、その比較結果を所定の信号にして出力するコンパレータと、
前記コンパレータの比較結果に基づく出力信号と復調回路からの出力信号とから、前記第1の可変利得増幅手段の利得を制御する第1の制御信号と前記第2の可変利得増幅手段の利得を制御する第2の制御信号とを出力する自動利得増幅回路とを、さらに備え、
前記自動利得増幅回路は、
コントロール回路と、
前記復調回路から出力された出力信号と前記コントロール回路から出力された基準信号との差分をとる第1の差分手段と、
前記第1の差分手段に連結され、該第1の差分手段11から出力された差分信号の包絡線を前記コントロール回路から出力されたフィルタ係数に基いて得るための、第1のループフィルタと、
前記第1のループフィルタに接続され、該第1のループフィルタから出力された差分信号を積分する第1の積分回路と、
前記コンパレータに接続され、該コンパレータから出力された信号の包絡線を前記コントロール回路から出力されたフィルタ係数に基いて得るための、第2のループフィルタと、
前記第2のループフィルタに接続され、該第2のループフィルタからの出力を積分する第2の積分回路と、
前記第1の積分回路と前記第2の積分回路から出力された2つの信号を比較し、小さい方の値を選択する比較手段と、
前記比較手段に接続され、選択された小さい方の信号をアナログ信号に変換し、第1の制御信号として出力する第1のD/A変換器と、を備え、さらに、
前記復調回路から出力された出力信号と前記コントロール回路から出力された基準信号との差分をとる第2の差分手段と、
前記第2の差分手段に連結され、該第2の差分手段から出力された差分信号の包絡線を前記コントロール回路から出力されたフィルタ係数に基いて得るための、第3のループフィルタと、
前記第3のループフィルタに接続され、該第3のループフィルタから出力された差分信号を積分する第3の積分回路と、
前記第3の積分回路に接続され、該第3の積分回路から出力された信号をアナログ信号に変換し、前記第2の制御信号として出力する第2のD/A変換器と、を備え、
前記第1のD/A変換器から出力される前記第1の制御信号に基いて、前記第1の可変利得増幅手段の利得を制御し、
前記第2のD/A変換器から出力される前記第2の制御信号に基いて、前記第2の可変利得増幅手段VGAの利得を制御する受信回路。
First variable gain amplification means for adjusting the level of the received signal;
A frequency conversion circuit for converting the frequency of the output signal from the first variable gain amplification means;
A filter for band-limiting the converted signal;
Second variable gain amplifying means for amplifying or attenuating the passing signal of the filter;
An A / D converter for converting the signal amplified or attenuated by the second variable gain amplification means into a digital signal;
A receiving circuit having a demodulation circuit for demodulating a signal output from the A / D converter;
A comparator that compares the voltage value of the output signal from the frequency conversion circuit with a value obtained by converting the maximum level at which the filter is not saturated into the output voltage of the frequency conversion circuit, and outputs the comparison result as a predetermined signal; ,
The first control signal for controlling the gain of the first variable gain amplifying means and the gain of the second variable gain amplifying means are controlled from the output signal based on the comparison result of the comparator and the output signal from the demodulation circuit. An automatic gain amplification circuit that outputs a second control signal to be
The automatic gain amplification circuit includes:
A control circuit;
First difference means for taking a difference between an output signal output from the demodulation circuit and a reference signal output from the control circuit;
A first loop filter coupled to the first difference means for obtaining an envelope of the difference signal output from the first difference means 11 based on a filter coefficient output from the control circuit;
A first integration circuit connected to the first loop filter and integrating the differential signal output from the first loop filter;
A second loop filter connected to the comparator for obtaining an envelope of a signal output from the comparator based on a filter coefficient output from the control circuit;
A second integrating circuit connected to the second loop filter and integrating an output from the second loop filter;
Comparing means for comparing two signals output from the first integrating circuit and the second integrating circuit and selecting a smaller value;
A first D / A converter connected to the comparison means for converting the selected smaller signal into an analog signal and outputting it as a first control signal;
Second difference means for taking a difference between an output signal output from the demodulation circuit and a reference signal output from the control circuit;
A third loop filter coupled to the second difference means for obtaining an envelope of the difference signal output from the second difference means based on the filter coefficient output from the control circuit;
A third integrating circuit connected to the third loop filter and integrating the differential signal output from the third loop filter;
A second D / A converter connected to the third integration circuit, converting a signal output from the third integration circuit into an analog signal and outputting the analog signal as the second control signal;
Based on the first control signal output from the first D / A converter, the gain of the first variable gain amplifying means is controlled,
A receiving circuit for controlling the gain of the second variable gain amplifying means VGA based on the second control signal output from the second D / A converter.
受信信号のレベルを調整する第1の可変利得増幅手段と、
前記第1の可変利得増幅手段からの出力信号の周波数を変換する周波数変換回路と、
前記変換された信号を帯域制限するフィルタと、
前記フィルタの通過信号を増幅または減衰する第2の可変利得増幅手段と、
前記第2の可変利得増幅手段で増幅または減衰された信号をディジタル信号に変換するA/D変換器と、前記A/D変換器から出力された信号を復調する復調回路とを有する受信回路において、
前記第1の可変利得増幅手段からの出力信号の電圧値と、前記フィルタが飽和しない最大レベルを前記周波数変換回路の出力電圧に換算した値とを比較し、その比較結果を所定の信号にして出力するコンパレータと、
前記コンパレータの比較結果に基づく出力信号と前記復調回路からの出力信号とから、前記第1の可変利得増幅手段の利得を制御する第1の制御信号と前記第2の可変利得増幅手段の利得を制御する第2の制御信号とを出力する自動利得増幅回路とを、さらに備え、 前記自動利得増幅回路は、
コントロール回路と、
前記復調回路から出力された出力信号と前記コントロール回路から出力された基準信号との差分をとる第1の差分手段と、
前記第1の差分手段に連結され、該第1の差分手段11から出力された差分信号の包絡線を前記コントロール回路から出力されたフィルタ係数に基いて得るための、第1のループフィルタと、
前記第1のループフィルタに接続され、該第1のループフィルタから出力された差分信号を積分する第1の積分回路と、
前記コンパレータに接続され、該コンパレータから出力された信号の包絡線を前記コントロール回路から出力されたフィルタ係数に基いて得るための、第2のループフィルタと、
前記第2のループフィルタに接続され、該第2のループフィルタからの出力を積分する第2の積分回路と、
前記第1の積分回路と前記第2の積分回路から出力された2つの信号を比較し、小さい方の値を選択する比較手段と、
前記比較手段に接続され、選択された小さい方の信号をアナログ信号に変換し、第1の制御信号として出力する第1のD/A変換器と、を備え、さらに、
前記復調回路から出力された出力信号と前記コントロール回路から出力された基準信号との差分をとる第2の差分手段と、
前記第2の差分手段に連結され、該第2の差分手段から出力された差分信号の包絡線を前記コントロール回路から出力されたフィルタ係数に基いて得るための、第3のループフィルタと、
前記第3のループフィルタに接続され、該第3のループフィルタから出力された差分信号を積分する第3の積分回路と、
前記第3の積分回路に接続され、該第3の積分回路から出力された信号をアナログ信号に変換し、前記第2の制御信号として出力する第2のD/A変換器と、を備え、
前記第1のD/A変換器から出力される前記第1の制御信号に基いて、前記第1の可変利得増幅手段の利得を制御し、
前記第2のD/A変換器から出力される前記第2の制御信号に基いて、前記第2の可変利得増幅手段VGAの利得を制御する受信回路。
First variable gain amplification means for adjusting the level of the received signal;
A frequency conversion circuit for converting the frequency of the output signal from the first variable gain amplification means;
A filter for band-limiting the converted signal;
Second variable gain amplifying means for amplifying or attenuating the passing signal of the filter;
In a receiving circuit comprising: an A / D converter that converts a signal amplified or attenuated by the second variable gain amplifying means into a digital signal; and a demodulation circuit that demodulates the signal output from the A / D converter ,
The voltage value of the output signal from the first variable gain amplifying means is compared with the value obtained by converting the maximum level at which the filter does not saturate into the output voltage of the frequency conversion circuit, and the comparison result is used as a predetermined signal. A comparator to output,
Based on the output signal based on the comparison result of the comparator and the output signal from the demodulation circuit, the first control signal for controlling the gain of the first variable gain amplifying means and the gain of the second variable gain amplifying means are obtained. An automatic gain amplifying circuit that outputs a second control signal to be controlled, the automatic gain amplifying circuit comprising:
A control circuit;
First difference means for taking a difference between an output signal output from the demodulation circuit and a reference signal output from the control circuit;
A first loop filter coupled to the first difference means for obtaining an envelope of the difference signal output from the first difference means 11 based on a filter coefficient output from the control circuit;
A first integration circuit connected to the first loop filter and integrating the differential signal output from the first loop filter;
A second loop filter connected to the comparator for obtaining an envelope of a signal output from the comparator based on a filter coefficient output from the control circuit;
A second integrating circuit connected to the second loop filter and integrating an output from the second loop filter;
Comparing means for comparing two signals output from the first integrating circuit and the second integrating circuit and selecting a smaller value;
A first D / A converter connected to the comparison means for converting the selected smaller signal into an analog signal and outputting it as a first control signal;
Second difference means for taking a difference between an output signal output from the demodulation circuit and a reference signal output from the control circuit;
A third loop filter coupled to the second difference means for obtaining an envelope of the difference signal output from the second difference means based on the filter coefficient output from the control circuit;
A third integrating circuit connected to the third loop filter and integrating the differential signal output from the third loop filter;
A second D / A converter connected to the third integration circuit, converting a signal output from the third integration circuit into an analog signal and outputting the analog signal as the second control signal;
Based on the first control signal output from the first D / A converter, the gain of the first variable gain amplifying means is controlled,
A receiving circuit for controlling the gain of the second variable gain amplifying means VGA based on the second control signal output from the second D / A converter.
請求項1又は2に記載の受信回路を備えることを特徴とする移動無線受信機。A mobile radio receiver comprising the receiving circuit according to claim 1 .
JP2003095859A 2003-03-31 2003-03-31 Reception circuit and mobile radio receiver using the same Expired - Fee Related JP4148813B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003095859A JP4148813B2 (en) 2003-03-31 2003-03-31 Reception circuit and mobile radio receiver using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003095859A JP4148813B2 (en) 2003-03-31 2003-03-31 Reception circuit and mobile radio receiver using the same

Publications (2)

Publication Number Publication Date
JP2004304568A JP2004304568A (en) 2004-10-28
JP4148813B2 true JP4148813B2 (en) 2008-09-10

Family

ID=33408084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003095859A Expired - Fee Related JP4148813B2 (en) 2003-03-31 2003-03-31 Reception circuit and mobile radio receiver using the same

Country Status (1)

Country Link
JP (1) JP4148813B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019900A (en) * 2005-07-08 2007-01-25 Casio Comput Co Ltd Broadcast receiving apparatus and broadcast receiving method
JP2007281633A (en) * 2006-04-04 2007-10-25 Niigata Seimitsu Kk Receiver
JP2007295147A (en) 2006-04-24 2007-11-08 Niigata Seimitsu Kk Automatic gain control circuit
JP2011061581A (en) * 2009-09-11 2011-03-24 Mitsumi Electric Co Ltd Attenuation control device, signal attenuating device, automatic gain control device, attenuation control method, and automatic gain control method

Also Published As

Publication number Publication date
JP2004304568A (en) 2004-10-28

Similar Documents

Publication Publication Date Title
KR100598696B1 (en) Automatic Gain Control Circuit Including Power Detector Circuit
US20070086547A1 (en) AGC for narrowband receivers
US7565125B2 (en) Telecommunications receiver with automatic gain control
US20100009646A1 (en) Automatic gain control of radio devices
KR100292907B1 (en) Variable-gain controller and receiver including the same, and variable-gain control method
US20170149399A1 (en) Gain Partitioning in a Receiver
US20100073080A1 (en) Automatic gain control circuit and method for automatic gain control
JPH11136154A (en) Receiver
US20040087287A1 (en) Automatic gain control system
US8055232B2 (en) Radio frequency receiving apparatus, radio frequency receiving method, LSI for radio frequency signal and LSI for base band signal
US7054605B1 (en) Variable-gain low noise amplifier to reduce linearity requirements on a radio receiver
US8676140B2 (en) Efficient scheme for automatic gain control in communication systems
JP4148813B2 (en) Reception circuit and mobile radio receiver using the same
JP3770231B2 (en) High frequency signal receiver
US7734266B2 (en) Adaptive radio frequency receiver
JP2002094346A (en) Receiver provided with variable gain amplifier, and its control method
KR100414371B1 (en) Apparatus and method for controlling operation range of receiver by using automatic gain control voltage
US6459397B1 (en) Saturation compensating analog to digital converter
US6628932B1 (en) Radio receiver automatic gain control techniques
US9548777B2 (en) Reception device and reception method
JP3005472B2 (en) Receiving machine
JP4460678B2 (en) Frequency analyzer
JP4316420B2 (en) Automatic gain control device, receiver and automatic gain control method
CN115102612B (en) Gain control method, device, gain controller and signal receiving end
KR100724947B1 (en) Automatic Gain Controller in Receiver for Communication System with Discontinuous Transmission and Method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees