JP4457578B2

JP4457578B2 - Method for manufacturing semiconductor optical device, and semiconductor optical device

Info

Publication number: JP4457578B2
Application number: JP2003143906A
Authority: JP
Inventors: 健岸
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2003-05-21
Filing date: 2003-05-21
Publication date: 2010-04-28
Anticipated expiration: 2023-05-21
Also published as: JP2004349422A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体光素子を製造する方法及び半導体光素子に関する。
【０００２】
【従来の技術】
複数の半導体光素子部が基板上に集積された半導体光集積素子では、２つの半導体光素子部を突き当てて光学的な結合を達成している。この突き当てを実現するために、基板の第１のエリア上において第１の半導体光素子部のための複数の半導体膜を形成した後に、基板の第２のエリア上において第２の半導体光素子部のための複数の半導体膜を形成している。２つの半導体光素子部のバットジョイント部分では、活性層が所望の形状に形成されない。
【０００３】
複数の半導体光素子部を基板上に集積する半導体光集積素子をバットジョイント法で製造する方法では、基板の第１及び第２のエリア上に半導体層構造を形成した後に、基板の第２のエリア上の半導体層構造をエッチングして、基板の第１のエリア上に第１の層構造を形成している。第１の層構造は、その側壁面が傾斜するようにエッチングされる。この後に、基板の第２のエリア上に第２の層構造を形成している。この方法において、側壁面の傾斜角度を９０度より大きく１１０度以下とするとともに、ＩｎＰ半導体からなる形状制御層を第２の層構造の最下層に形成している。第１の層構造の側壁面上における形状制御層の表面は、基板表面に対してほぼ垂直となっている。基板上における形状制御層の厚さは２０ナノメートル以上１５０ナノメートル以下である(例えば、特許文献１)。
【０００４】
【特許文献１】
特開２００２−３１４１９２号公報
【０００５】
【発明が解決しようとする課題】
これを解決するために、上記文献には、傾斜した側壁面及び形状制御層が重要できることが記載されている。
【０００６】
一方、第２の半導体光素子部の半導体層を形成するに際の結晶成長おいては、該半導体層の成長のための昇温するときに、第１の半導体光素子部の側壁面にＩｎＰ半導体領域が成長されている。昇温工程に引き続いて成長される該半導体層は、バットジョイント部分において、下地のＩｎＰ半導体領域の形状が反映された形状になる。つまり、該半導体層は突き当て部分において曲がる。したがって、第２の半導体光素子部の半導体層の成長に先立ってＩｎＰ半導体領域がバットジョイント部分に形成されることを避ければ、２つの半導体光素子部のバットジョイント部分において、活性層の形状を所望の形状に近づけることができる。
【０００７】
そこで、本発明の目的は、２つの半導体光素子部のバットジョイント部分においてマストランスポートによるＩｎＰ半導体領域が形成されない構造の半導体光素子、及び該半導体光素子を製造する方法に関する。
【０００８】
【課題を解決するための手段】
本発明の一側面は、半導体光素子を製造する方法に係る。この方法は、(ａ)主面に第１及び第２のエリアを有しており基板上に設けられたＩｎＰ半導体領域と、ＩｎＰ半導体領域の第１のエリア上に順に設けられた第１の活性層用半導体領域及び第１の化合物半導体膜とを備えるワークピースのＩｎＰ半導体領域の第２のエリアに、インジウム、砒素及び燐を含む半導体領域を形成する工程と、(ｂ)半導体領域を形成する工程の後に、ＩｎＰ半導体領域の第２のエリア上に第２の活性層用半導体膜を形成する工程と、を備える。
【０００９】
この方法では、第２の半導体膜を形成する工程に先立って、ＩｎＰ半導体領域の第２のエリアに、インジウム、砒素及び燐を含む半導体領域が形成されるので、ＩｎＰ半導体のマストランスポートが生じない。
【００１０】
本発明の別の側面は、半導体光素子を製造する方法に係る。この方法は、(ａ)主面に第１及び第２のエリアを有しており基板上に設けられたＩｎＰ半導体領域と、ＩｎＰ半導体領域の第１のエリア上に順に設けられ第１の活性層用半導体領域及び第１の化合物半導体膜とを備えるワークピースを燐及び砒素を含む雰囲気に曝して、ＩｎＰ半導体膜の第２のエリアの表層部を、インジウム、砒素及び燐を含む半導体に改質する工程と、(ｂ)改質する工程の後に、ＩｎＰ半導体領域の第２のエリアに第２の活性層用半導体膜を形成する工程と、を備える。
【００１１】
この方法では、第２の半導体膜を形成する工程に先立って、ＩｎＰ半導体膜の第２のエリアの表層部が、インジウム、砒素及び燐を含む半導体に改質されるので、ＩｎＰ半導体のマストランスポートが生じない。
【００１２】
本発明の方法は、主面に第１及び第２のエリアを有しており基板上に設けられたＩｎＰ半導体領域と、ＩｎＰ半導体領域の第１のエリア上に順に設けられた第１の活性層用半導体領域及び第１の化合物半導体膜とを備えるワークピースを準備する工程を更に備えることができる。
【００１３】
本発明の方法は、ＩｎＰ半導体膜の第２のエリア上に設けられた第１の活性層用半導体領域及び第１の化合物半導体膜をエッチングして、ワークピースを形成する工程を更に備えることができる。
【００１４】
本発明の方法では、燐及び砒素を含む雰囲気は、ＰＨ₃及びＡｓＨ₃を含むようにしてもよい。好適な実施の形態では、ＰＨ₃及びＡｓＨ₃は、第２の活性層膜を形成するに先立って行われる昇温中に供給される。
【００１５】
本発明の方法では、インジウム、砒素及び燐を含む半導体領域は、ＩｎＡｓＰ半導体から構成される。ＩｎＡｓＰ半導体の領域により、第２の活性層用半導体膜の形成に先立ってＩｎＰ半導体のマストランスポートが生じない。
【００１６】
本発明の方法は、(ｃ)第２の活性層用半導体膜上に第２の化合物半導体領域を形成する工程と、(ｄ)第１の化合物半導体領域及び前記第２の化合物半導体領域上にマスクを形成する工程と、(ｅ)該マスクを用いて、ＩｎＰ半導体領域、第１の活性層用半導体領域、第１の化合物半導体領域、第２の活性層用半導体膜、第２の化合物半導体領域、並びに砒素及び燐を含む半導体領域をエッチングして、半導体光導波路構造を形成する工程と、を更に備えることができる。
【００１７】
この方法では、第２の活性層用半導体領域及び第２の化合物半導体領域の平坦性が優れているので、２つの光導波路を互いに結合する接続部分における光導波路の形状が改善される。
【００１８】
本発明の方法は、(ｃ)基板の第１のエリア上に設けられたマスク膜を用いて、基板の第１及び第２のエリア上に設けられたＩｎＰ半導体膜、第１の活性層用半導体領域、第１の化合物半導体膜及び別の化合物半導体膜をエッチングして、上記ワークピースを形成する工程と、(ｄ)第２の活性層用半導体膜を形成する工程に先立って、別の化合物半導体膜の一部分を選択的にエッチングして、別の化合物半導体膜をマスクの端部から後退させる工程と、を更に備えることができる。
【００１９】
第１のエリア上において別の化合物半導体膜がマスクの端部から後退しているので、第２のエリアに半導体膜を形成するときに、第１のエリアと第２のエリアとの境界部分において結晶の異常成長が生じにくい。
【００２０】
本発明の別の側面の半導体光素子は、(ａ)主面上に第１及び第２の領域を備える基板と、(ｂ)基板の第１の領域上に設けられたＩｎＰ半導体層、第１の活性層及び第１の化合物半導体層を含む第１の半導体光素子部と、(ｃ)基板の第２の領域上に設けられたＩｎＰ半導体層、ＩｎＡｓＰ半導体層、第２の活性層及び第２の化合物半導体層を含む第２の半導体光素子部と、を備えており、第１の半導体光素子部は、第２の半導体光素子部と光学的に結合されている。
【００２１】
本発明の半導体光素子では、第１の半導体光素子部は第１の活性層に光学的に結合された回折格子を更に含むようにしてもよい。この第１の半導体光素子部は分布帰還型半導体発光素子のために好適な構造である。
【００２２】
本発明の半導体光素子では、第２の活性層のフォトルミネッセンス波長は、第１の活性層のフォトルミネッセンス波長より小さいようにしてもよい。この第２の半導体光素子部は、電界吸収型半導体変調素子のために好適な構造である。
【００２３】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【００２４】
【発明の実施の形態】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体光素子を製造する方法及び半導体光素子に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２５】
(第１の実施の形態)
図１(Ａ)〜図４(Ｂ)は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【００２６】
図１(Ａ)に示されるプロセスステップでは、その上に半導体膜が堆積される基板を準備する。ＩｎＰ半導体領域１、第１の活性層用半導体領域３、及び第１の化合物半導体領域５が基板７上に順に形成される。これらの半導体領域は、基板７上にエピタキシャルに成長される半導体膜であることができる。この成長は、有機金属気相成長(ＯＭＶＰＥ)法、分子線ビームエピタキシ(ＭＢＥ)法といった方法で行われる。基板７としては、III−Ｖ半導体基板が例示される。このプロセスステップの後に、ワークピースW１が得られる。ワークピースＷ１は、ＩｎＰ半導体領域１、第１の活性層のための第１の半導体領域３、及び第１の化合物半導体領域５を備える。第１のIII−V族半導体領域３の半導体のバンドギャップは、III−V族化合物半導体膜９の半導体及びＩｎＰ半導体のバンドギャップより小さい。また、第１のIII−V族半導体領域３の半導体の屈折率は、III−V族化合物半導体膜９の半導体及びＩｎＰ半導体の屈折率より大きい。
【００２７】
ワークピースＷ１は、マスク１３を更に備えることができる。ＩｎＰ半導体領域１、第１の活性層のための第１の半導体膜３、第１の化合物半導体領域５、及び基板７の各々は、第１の領域及び第２の領域を有している。マスク１３は、これらの半導体膜の成長の後に、第１の領域上に形成されている。
【００２８】
一実施例では、第１の化合物半導体領域５は、化合物半導体膜９及び化合物半導体膜１１を備える。化合物半導体膜９と化合物半導体膜１１との間には、周期的な構造１５が形成されており、この周期的な構造１５は回折格子として働く。周期的な構造１５は、化合物半導体膜１１の堆積に先立って、周期的なパターンを有するマスクを用いて化合物半導体膜９の表面をエッチングすることにより形成される。
【００２９】
半導体材料の一実施例としては、
ＩｎＰ半導体領域１：２００ナノメートル、ＳｉドープＩｎＰ半導体
第１のIII−V族半導体領域３：２５０ナノメートル、アンドープＧａＩｎＡｓＰ半導体膜
基板７：ｎ型ＩｎＰ基板
III−V族化合物半導体膜９：２００ナノメートル、ｐ型ＩｎＰ半導体膜
III−V族化合物半導体膜１１：２００ナノメートル、ｐ型ＩｎＰ半導体膜
が例示される。第１の半導体領域３のアンドープＧａＩｎＡｓＰ半導体膜からは、半導体光素子の活性層が形成される。第１の半導体領域３は、上記の例示に限定されることなく、半導体光素子に求められる機能に応じて、ＳＱＷ構造、ＭＱＷ構造といった量子井戸構造を含む様々な構造を有することができる。
【００３０】
図１(Ｂ)に示されるプロセスステップでは、ワークピースＷ１が準備される。ＩｎＰ半導体領域１ａは、基板７上に設けられており、ＩｎＰ半導体領域１ａの主面に第１のエリア１７ａ及び第２のエリア１７ｂを有している。第１の半導体領域３ａ及び第１の化合物半導体領域５ａは、ＩｎＰ半導体領域１ａの第１のエリア１７ａ上に順に設けられている。
【００３１】
一実施例では、第１の半導体領域３ａ及び第１の化合物半導体領域５ａは、第１の半導体領域３及び第１の化合物半導体領域５をマスク１３を用いてエッチングして形成される。
【００３２】
ＩｎＰ半導体領域１ａの第２のエリア１７ｂ上の第１の半導体領域３が、エッチングにより除去される。この除去により、ＩｎＰ半導体領域１ａの第２のエリア１７ｂが露出される。第２のエリア１７ｂ上の第１の半導体領域３及び第１の化合物半導体領域５の除去により、第１の半導体領域３ａ及び第１の化合物半導体領域５ａの端面が形成される。
【００３３】
このプロセスステップの後に、ワークピースＷ２が得られる。このワークピースＷ２は、ＩｎＰ半導体領域１ａ、第１の半導体領域３ａ及び第１の化合物半導体領域５ａとを備える。
【００３４】
図２(Ａ)に示されるプロセスステップでは、ワークピースＷ２が準備される。インジウム、砒素及び燐を含む半導体領域１９が、ＩｎＰ半導体領域３ａの第２のエリア１７ｂに形成される。
【００３５】
一実施例では、燐及び砒素を含む雰囲気にワークピースＷ２を曝すと、ＩｎＰ半導体領域１ａの第２のエリア１７ｂの表層部が、インジウム、砒素及び燐を含む半導体に改質されて、半導体領域１９が形成される。燐及び砒素を含む雰囲気では、摂氏３００度以上の温度では、ＩｎＰ半導体領域１ａの第２のエリア１７ｂの表層部の燐原子が砒素原子に置換される。この置換が進むと、ＩｎＰ半導体領域１ａの表層には、砒素及び燐を含む半導体層が形成される。第１の領域上にはマスク１３が残されているので、化合物半導体膜１１の上面は、燐及び砒素を含む雰囲気に曝されることがない。
【００３６】
好適な実施例では、燐及び砒素を含む雰囲気は、ＰＨ₃及びＡｓＨ₃から形成される。これらのガスと共に、水素ガスを供給することができる。燐元素を提供するガスとして、ターシャリブチルフォスフィン(ＴＢＰ)を用いることもできる。砒素元素を提供するガスとして、ターシャリブチルアルシン(ＴＢＡｓ)を用いることもできる。
【００３７】
このプロセスステップにおいて、ワークピースW３が形成される。
【００３８】
図２(Ａ)を参照すると、ワークピースＷ３は、半導体成膜装置２１内に配置されている。半導体成膜装置２１は、例えば、ＯＭＶＰＥ成長装置であり、ＩｎＰ半導体領域１ａの第２の領域１７ｂ上に半導体膜を形成するために利用される。好適な実施の形態では、燐及び砒素を含む雰囲気を提供するためのガスは、第２の活性層膜を形成するためのレシピにおいて、該膜の成長に先立つ昇温中に供給される。
【００３９】
インジウム、砒素及び燐を含む半導体領域は、ＩｎＡｓＰ半導体から構成される。ＩｎＡｓＰ半導体の領域のおかげで、活性層のための半導体膜の形成に先立って、ＩｎＰ半導体領域３ａの第２の領域１７ｂ上においてＩｎＰ半導体のマストランスポートが生じない。
【００４０】
一実施例では、ＩｎＡｓＰ半導体の膜厚は、０．５ナノメートル程度以上であることが好ましい。マストランスポートを抑制できるという利点があるからである。また、ＩｎＡｓＰ半導体の膜は、３５ナノメートル程度以下であることが好ましい。歪みより結晶性が劣化することを抑制できるという利点があるからである。
【００４１】
図２(Ｂ)に示されるプロセスステップでは、ワークピースＷ３が準備される。プロセスステップでは、第２の活性層のためのIII−V族化合物半導体領域２３が、ＩｎＰ半導体領域１ａの第２のエリア１７ｂ上に形成される。本実施例では、半導体成膜装置２１がIII−V族化合物半導体領域２３を堆積するために用いられる。半導体成膜装置２１のプロセスチャンバの温度が成膜温度に到達した後に成膜のための原料ガスを供給する。原料ガスの提供により、半導体膜の堆積が始まる。第１の領域上にはマスク１３が残されているので、III−V族化合物半導体領域２３はＩｎＰ半導体領域１ａの第２のエリア１７ｂ上に選択的に形成される。
【００４２】
III−V族化合物半導体領域２３の形状は、下地の半導体部の形状が反映される。しかしながら、第１の領域１７ａと第２の領域１７ｂとの境界に露出されている第１の半導体領域３の端面上には、マストランスポートによりＩｎＰ半導体が形成されないので、III−V族化合物半導体領域２３が第１の半導体領域３の端面上へせりあがり難い。
【００４３】
引き続いて、III−V族化合物半導体領域２３上には、別のIII−V族化合物半導体領域２５が形成される。所望の膜厚を有するIII−V族化合物半導体領域２３が形成された後に、別のIII−V族化合物半導体領域２５のための別の原料ガスを供給する。別の原料ガスの供給により、半導体膜の堆積が始まる。第１の領域上にはマスク１３が残されているので、III−V族化合物半導体領域２５は、III−V族化合物半導体領域２３上に選択的に形成される。III−V族半導体領域２３の半導体のバンドギャップは、III−V族化合物半導体膜２５の半導体及びＩｎＰ半導体のバンドギャップより小さい。また、III−V族半導体領域２３の半導体の屈折率は、III−V族化合物半導体膜２５の半導体及びＩｎＰ半導体の屈折率より大きい。
【００４４】
III−V族化合物半導体領域２５の形状も、下地のIII−V族化合物半導体領域２３の形状が反映される。しかしながら、III−V族化合物半導体領域２３がほぼ平坦に形成されているので、III−V族化合物半導体領域２５も、III−V族化合物半導体膜９ａ及びIII−V族化合物半導体膜１１ａの端面上へのせりあがり難い。
【００４５】
半導体材料の一実施例としては、
III−V族化合物半導体領域２３：２５０ナノメートル、アンドープＧａＩｎＡｓＰ半導体膜
化合物半導体膜２５：４００ｎｍ、ｐ型ＩｎＰ半導体膜
が例示される。III−V族化合物半導体領域２３のアンドープＧａＩｎＡｓＰ半導体膜からは、半導体光素子の活性層が形成される。III−V族化合物半導体領域２３は、上記の例示に限定されることなく、半導体光素子に求められる機能に応じて、ＳＱＷ構造、ＭＱＷ構造といった量子井戸構造を含む様々な構造を有することができる。
【００４６】
このプロセスステップの後に、ワークピースＷ４が得られる。ワークピースＷ４では、第１の光導波路構造のための半導体部２９ａと第２の光導波路構造のための半導体部２９ｂとが境界３１において接合を形成している。
【００４７】
以上説明したように、III−V族化合物半導体膜を形成する工程に先立って、ＩｎＰ半導体領域の第２のエリア１７ｂに、インジウム、砒素及び燐を含む半導体領域１９が形成されるので、ＩｎＰ半導体のマストランスポートが生じない。
【００４８】
図３(Ａ)に示されるプロセスステップでは、ワークピースＷ４が準備される。プロセスステップでは、半導体ストライプが形成される。本実施例では、ワークピースＷ４において、半導体ストライプのためのマスク３３が形成される。マスク３３は、境界３１を交差して伸びている。このプロセスステップの後に、W５と命名されるワークピースが得られる。
【００４９】
次いで、マスク３３を用いてワークピースＷ５をエッチングして半導体ストライプ部３５を形成する。エッチングは、マスク３３を用いて基板７上に形成された半導体膜に対して行われる。マスクで覆われていない半導体領域は、基板７が露出するまでエッチングされる。マスクで覆われていない半導体領域を確実に除去するために、基板７の表層部がエッチングにより除去される(オバーエッチング)。エッチングとしては、ウエットエッチング或いはドライエッチングが使用できる。本実施例では、ウエットエッチングが使用されている。エッチャントを例示すれば、臭化メチルアルコールが使用される。半導体ストライプ３５は、第１の光導波路構造のための第１の半導体ストライプ部３５ａと第２の光導波路構造のための第２の半導体ストライプ部３５ｂを備える。このプロセスステップの後に、ワークピースＷ６が得られる。ワークピースＷ６では、半導体ストライプ３５は、基板７ａの第１のエリア７ｂ上に設けられており、基板７ａの第２のエリア７ｃ上の堆積半導体領域が除去されている。第１のエリア７ｂは、第２のエリア７ｃに挟まれている。
【００５０】
詳述すれば、ＩｎＰ半導体領域１ａ、第１の半導体領域３ａ、第１の化合物半導体領域５ａ、第２の半導体領域２３、第２の化合物半導体領域２５、並びに砒素及び燐を含む半導体領域２９をエッチングして、半導体光導波路構造のための半導体ストライプを形成する。
【００５１】
この方法では、マスク３３の下地である第２の半導体領域及び第２の化合物半導体領域の平坦性が優れているので、２つの光導波路を互いに結合する接続部分３１における光導波路の形状が改善される。
【００５２】
図３(Ｂ)に示されるプロセスステップでは、ワークピースＷ６が準備される。プロセスステップでは、基板７ａの第２のエリア７ｃ上にIII−V族半導体領域３７が形成される。一実施例では、III−V族半導体領域３７は、半導体ストライプ３５上にマスク３３を設けたまま、半導体成膜装置により基板７ａ上に半導体を成膜すると、基板７ａの第２のエリア７ｃ上に選択的に成長される。
【００５３】
III−V族半導体領域３７は、外部から印加される電力を半導体ストライプ３５に導くために設けられる。或いは、半導体領域３７は、当該半導体光素子を通過する光を活性層に閉じこめるために設けられる。半導体光素子の半導体ストライプ３５に電流を流す場合には、この電流は半導体領域３７によってブロックされて半導体ストライプ３５に導かれる。半導体光素子の半導体ストライプ３５に電界を印加する場合には、半導体領域３７は、半導体光素子のアノードからカソードに流れる電流を半導体ストライプに流すように設けられる。
【００５４】
一実施例では、半導体領域３７は、複数の半導体層から構成される。複数の半導体層のうちの一半導体層の導電型は、隣接する半導体層の導電型とは異なっている。半導体光素子がＧａＩｎＡｓＰ半導体の活性層を備える場合には、半導体領域３７はＩｎＰ半導体から形成される。具体例に記述すれば、半導体領域３７は、ｐ型ＩｎＰ半導体層３９ａとｎ型ＩｎＰ半導体層３９ｂとを含み、ｎ型ＩｎＰ半導体層３９ｂ及びｐ型ＩｎＰ半導体層３９ａはｎ型ＩｎＰ基板上に順に形成される。また、別の実施例では、半導体領域３７は、半絶縁性の半導体層から構成される。具体例に記述すれば、半導体領域３７は、ＦｅドープＩｎＰ半導体層を含み、ＦｅドープＩｎＰ半導体領域はｎ型ＩｎＰ基板上に形成される。
【００５５】
半導体領域３７は、半導体ストライプ３５の峰を埋め込むために設けられる。この後にマスク３３が除去される。この結果、ワークピースＷ６が形成される。
【００５６】
図４(Ａ)に示されるプロセスステップでは、ワークピースＷ６が準備される。プロセスステップでは、半導体ストライプ３５及び半導体領域３７上に半導体層４３が堆積される。半導体膜４３の形成により、平坦化された半導体表面４１が提供される。本実施例では、半導体膜４３は、例えばクラッド層として機能するものであり、一実施例ではｐ型ＩｎＰ半導体層である。
【００５７】
引き続いて、半導体膜４３上に半導体膜４５を堆積する。本実施例では、半導体膜４５は、相対的に高ドープの半導体領域を含み、半導体膜４３の半導体よりバンドギャップが小さいものである。半導体膜４５は、例えばコンタクト層として機能するものである。一実施例では、半導体膜４５は、ｐ型ＧａＩｎＡｓ半導体層である。コンタクト層の形成により、金属電極とのオーミック接触が得やすくなる。この結果、ワークピースＷ７が形成される。
【００５８】
図４(Ｂ)に示されるプロセスステップでは、ワークピースＷ７が準備される。プロセスステップでは、コンタクト膜４５を部分的に除去して、それぞれの半導体光素子部毎のコンタクト層４５ａ、４５ｂを形成する。本実施例では、個々のコンタクト層４５ａ、４５ｂの形成は、半導体光素子部４７ａ、４７ｂ間に設けられた素子分離部４７ｃのコンタクト膜４５をエッチングにより除去することにより行われる。この後に、ワークピースＷ８が形成される。
【００５９】
図５に示されるプロセスステップでは、ワークピースＷ８が準備される。このプロセスステップでは、半導体光素子部４７ａ、４７ｂのためのコンタクト層４５ａ、４５ｂ上及び素子分離部４７ｃの半導体膜４３上に、絶縁膜を形成する。絶縁膜にはコンタクト孔が形成されて、絶縁層４９になる。絶縁層４９上には、半導体光素子部４７ａ、４７ｂのための電極５１ａ、５１ｂを形成する。一実施例は、電極５１ａ、５１ｂは、それぞれ、ｐ型コンタクト層にオーミック接触するアノード電極として働く。また、基板７ａの裏面には、半導体光素子部４７ａ、４７ｂのための電極５３を形成する。一実施例は、電極５３は、ｎ型ＩｎＰ半導体にオーミック接触するカソード電極として働く。
【００６０】
以上説明したプロセスステップの後に、半導体光素子５５が得られる。
【００６１】
(第２の実施の形態)
図６は、本実施の形態の半導体光素子を示しており図５に示されたI−I線に沿った断面図である。
【００６２】
半導体光素子５５は、基板７ａと、ＩｎＰ半導体層１ｂ、第１の半導体光素子部４７ａと、第２の半導体光素子部４７ｂとを備える。基板７ａは、主面上に第１の領域６１ａ及び第２の領域６１ｂを備える。第１の半導体光素子部４７ａは、第１の領域６１ａ上に設けられたＩｎＰ半導体層１ｂ、第１の活性層３ｂ及び第１の化合物半導体層５ｂを含む。第２の半導体光素子部４７ｂは、第２の領域６１ｂ上に設けられたＩｎＰ半導体層１ｂ、ＩｎＡｓＰ半導体層１９ｂ、第２の活性層２３ｂ及び第２の化合物半導体層２５ｂを含む。第１の半導体光素子部４７ａは、第２の半導体光素子部４７ｂと光学的に結合されている。詳述すれば、第１の半導体光素子部４７ａは、素子分離部４７ｃを介して第２の半導体光素子部４７ｂと光学的に結合されている。
【００６３】
本実施の形態の半導体光素子５５では、第１の半導体光素子部４７ａの光導波路と第２の半導体光素子部４７ｂの光導波路とは、境界５９において互いに突き当てられている。これらの光導波路は、それぞれの半導体ストライプ部から構成される。しかしながら、半導体光素子５５では、光導波路の幅の変動が境界５９の近傍において小さいので、第１の半導体光素子部４７ａと第２の半導体光素子部４７ｂとの光学的結合効率の低下を小さくできる。
【００６４】
半導体光素子５５では、第１の半導体光素子部４７ａは第１の活性層３ｂに光学的に結合された回折格子５７を更に含むようにしてもよい。この第１の半導体光素子部４７ａは分布帰還型半導体発光素子のために好適な構造である。また、半導体光素子５５では、第２の活性層２３ｂの半導体のフォトルミネッセンス波長(ＰＬ波長)は、第１の活性層３ｂの半導体のＰＬ波長より小さいようにしてもよい。この第２の半導体光素子部４７ｂは、電界吸収型半導体変調素子のために好適な構造である。発光波長並びに第２の活性層２３ｂおよび第１の活性層３ｂのＰＬ波長を例示すれば、第１の半導体光素子部４７ａの発光波長は１．５５マイクロメートルであり、発光素子部のための第１の活性層３ｂのＰＬ波長は１．５６マイクロメートルであり、電界吸収素子部のための第２の活性層２３ｂの半導体のＰＬ波長は１．４９マイクロメートルである。
【００６５】
(第３の実施の形態)
図７(Ａ)〜図７(Ｃ)は、第２の半導体光素子部のための半導体膜を堆積するプロセスステップを示す断面図である。図７(Ａ)を参照すると、本実施の形態では、第１の半導体光素子部のための半導体膜７１、７３、７５、７７が基板７の第１のエリア６１ａ上に既に堆積されている。半導体膜７１、７３、７５、７７上には、マスク７９が形成されており、マスク７９はこれらの半導体膜７１、７３、７５、７７をエッチングするために用いられる。また、半導体膜７７は、マスク７９のエッジ７９ａから後退されており、半導体膜７７のエッジ７７ａを有する。この後退のため、マスク７９は、半導体膜７７のエッジ７７ａから伸び出した庇部分７９ｂを有する。この後退部分は、化合物半導体膜７９の一部分を選択的にエッチングすることによって形成される。一実施例では、半導体膜７１はＩｎＰ半導体層であり、半導体膜７３はＧａＩｎＡｓＰ半導体層であり、半導体膜７５はＩｎＰ半導体層である。また、半導体膜７７はＺｎドープＧａＩｎＡｓ膜(例えば、厚さ１００ナノメートル)である。エッチング溶液としては、Ｈ₃ＰＯ₄＋Ｈ₂Ｏ₂＋Ｈ₂Ｏを含む溶液がある。半導体膜７７のサイドエッチング量の好ましい範囲は、１００ナノメートル以上５００ナノメートル以下である。基板７の第２のエリア６１ａにおいては、半導体膜７３、７５が除去されている。第２のエリア６１ｂ上には、第２の半導体光素子部のためのＩｎＰ半導体膜８１が残されている。
【００６６】
次いで、キャリアガス、燐を含むガス及び砒素を含むガスをチャンバ内に供給すると共に、第２の半導体光素子のための活性層のための半導体膜を形成するための成膜温度へ昇温する。この昇温の過程で、約摂氏３００度以上といった第１の温度では、燐及び砒素を含む雰囲気中においてＩｎＰ半導体領域８１の表層部の燐原子が砒素原子に置換される。この置換が進むと、図７(Ｂ)に示されるように、ＩｎＰ半導体領域８１の表層は、砒素及び燐を含む半導体層に改質される。インジウム、砒素及び燐を含む半導体領域は、ＩｎＡｓＰ半導体から構成される。マスク７９が残されているＩｎＰ半導体膜の表面は、燐及び砒素を含む雰囲気に曝されることがない。
【００６７】
図７(Ｃ)に示されるように、第１の温度より高い第２の温度において、成膜ガスを供給して半導体膜８５を成長する。成膜の実施例を示せば、有機金属気相成長装置において水素ガスといったキャリアガスを供給しながら、基板を加熱する。基板温度が摂氏３００度程度に達したら、ＰＨ₃ガス及びＡｓＨ₃ガスを更に供給する。実験例では、水素ガス中におけるＰＨ₃ガスの体積比率は０．３パーセントであり、水素ガス中におけるＡｓＨ₃ガスの体積比率は０．０１パーセントである。基板温度を更に上昇して、摂氏６５０度程度に達したら、トリエチルガリウム(ＴＥＧ)及びトリメチルインジウム(ＴＭＩ)を供給する。ＩｎＡｓＰ半導体層上にＧａＩｎＡｓＰ半導体膜が堆積される。ＩｎＡｓＰ半導体の領域のおかげで、活性層のためのＧａＩｎＡｓＰ半導体膜の堆積に先立って、ＩｎＰ半導体膜８１上においてＩｎＰ半導体のマストランスポートが生じない。
【００６８】
引き続いて、半導体成膜装置において、半導体膜８７を成長する。本実施の形態では、マスク７９の庇部７９ｂが形成されているので、半導体膜８７の堆積に際してマスク７９の庇部７９ｂの下にも堆積が進み、第１の半導体光素子部６１ａと第２の半導体光素子部６１ｂとの境界部分に異常成長が生じにくい。
【００６９】
図８(Ａ)〜図８(Ｃ)は、別のプロセスステップを示す断面図である。図８(Ａ)を参照すると、第１の半導体光素子部のための半導体膜７２、７４、７６がＩｎＰ基板８の第１のエリア６２ａ上に既に堆積されている。半導体膜７２、７４、７６上には、マスク７８が形成されており、マスク７８はエッチングによりこれらの半導体膜７２、７４、７６を形成するために用いられる。
【００７０】
次いで、キャリアガス、をチャンバ内に供給すると共に、第２の半導体光素子のための活性層のための半導体膜を形成するための成膜温度へ昇温する。この昇温の過程で、ＩｎＰ基板８の表面においてＩｎＰ半導体のマストランスポートが生じる。このマストランスポートにより、図８(Ｂ)に示されるように、第１の半導体光素子部６２ａと第２の半導体光素子部６２ｂとの境界部分にＩｎＰ半導体領域８０が形成される。
【００７１】
図８(Ｃ)を参照すると、第２の半導体光素子部のための半導体膜８２、８４、８６がＩｎＰ基板８の第２のエリア６２ｂ上に既に堆積されている。半導体膜８２、８４、８６の形状は、下地のＩｎＰ半導体領域８０の形状が反映されている。半導体膜８２、８４、８６の各々は、第１の半導体光素子部のための半導体膜７２、７４、７６の端面に沿って迫り上がっている。
【００７２】
以上説明したように、マストランスポートによりＩｎＰ半導体の移動を低減するために、活性層の下地としてＩｎＰ半導体領域上にマストランスポート抑制層を形成している。故に、活性層のための半導体膜が、第２の領域においてほぼまっすぐに形成できるので、この半導体膜の湾曲が生じない。したがって、２つの光導波路部の光結合ロスが低減される。
【００７３】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。例えば、本実施の形態では、半導体発光素子及び半導体変調素子を含む半導体光集積素子が例示されているが、本発明は、この組み合わせに限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【００７４】
【発明の効果】
以上説明したように、本発明によれば、２つの半導体光素子部のバットジョイント部分においてマストランスポートによるＩｎＰ半導体領域が形成されない構造の半導体光素子が提供される。また、該半導体光素子を製造する方法が提供される。
【図面の簡単な説明】
【図１】図１(Ａ)及び図１(Ｂ)は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図２】図２(Ａ)及び図２(Ｂ)は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図３】図３(Ａ)及び図３(Ｂ)は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図４】図４(Ａ)及び図４(Ｂ)は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図５】図５は、本実施の形態の半導体光素子を製造する方法におけるプロセスステップを示す図面である。
【図６】図６は、本実施の形態の半導体光素子を示しており図５に示されたI−I線に沿った断面図である。
【図７】図７(Ａ)〜図７(Ｃ)は、第２の半導体光素子部のための半導体膜を堆積するプロセスステップを示す断面図である。
【図８】図８(Ａ)〜図８(Ｃ)は、別のプロセスステップを示す断面図である。
【符号の説明】
１…ＩｎＰ半導体領域、３…第１の半導体領域、５…第１の化合物半導体領域、７…基板、９…化合物半導体膜、１１…化合物半導体膜、１３…マスク、１５…周期的な構造、１ａ…ＩｎＰ半導体領域、３ａ…第１の半導体領域、５ａ…第１の化合物半導体領域、１７ａ…第１のエリア、１７ｂ…第２のエリア、１９…砒素及び燐を含む半導体層、２０ａ…ＰＨ₃、２０ｂ…ＡｓＨ₃、２１…半導体成膜装置、２３…III−V族化合物半導体領域、２５…III−V族化合物半導体領域、３１…境界、３３…マスク、３５…半導体ストライプ、４５…コンタクト膜、４７ａ、４７ｂ…半導体光素子部、５１ａ、５１ｂ…電極、５５…半導体光素子、５７…回折格子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor optical device and a semiconductor optical device.
[0002]
[Prior art]
In a semiconductor optical integrated device in which a plurality of semiconductor optical element portions are integrated on a substrate, optical coupling is achieved by abutting the two semiconductor optical element portions. In order to realize this butting, after forming a plurality of semiconductor films for the first semiconductor optical element portion on the first area of the substrate, the second semiconductor optical element on the second area of the substrate A plurality of semiconductor films for the portion are formed. In the butt joint portions of the two semiconductor optical element portions, the active layer is not formed in a desired shape.
[0003]
In a method of manufacturing a semiconductor optical integrated device in which a plurality of semiconductor optical device portions are integrated on a substrate by a butt joint method, a semiconductor layer structure is formed on the first and second areas of the substrate, and then the second of the substrate is formed. The semiconductor layer structure on the area is etched to form a first layer structure on the first area of the substrate. The first layer structure is etched so that the side wall surface is inclined. Thereafter, a second layer structure is formed on the second area of the substrate. In this method, the inclination angle of the side wall surface is set to be greater than 90 degrees and 110 degrees or less, and the shape control layer made of InP semiconductor is formed in the lowermost layer of the second layer structure. The surface of the shape control layer on the side wall surface of the first layer structure is substantially perpendicular to the substrate surface. The thickness of the shape control layer on the substrate is 20 nanometers or more and 150 nanometers or less (for example, Patent Document 1).
[0004]
[Patent Document 1]
JP 2002-314192 A
[0005]
[Problems to be solved by the invention]
In order to solve this, the above document describes that an inclined side wall surface and a shape control layer can be important.
[0006]
On the other hand, in the crystal growth when forming the semiconductor layer of the second semiconductor optical element portion, the InP is formed on the side wall surface of the first semiconductor optical element portion when the temperature is increased for the growth of the semiconductor layer. The semiconductor region is growing. The semiconductor layer grown subsequent to the temperature raising step has a shape reflecting the shape of the underlying InP semiconductor region at the butt joint portion. That is, the semiconductor layer bends at the abutting portion. Therefore, if it is avoided that the InP semiconductor region is formed in the butt joint part prior to the growth of the semiconductor layer of the second semiconductor optical element part, the shape of the active layer is changed in the butt joint part of the two semiconductor optical element parts. It can be brought close to a desired shape.
[0007]
Accordingly, an object of the present invention relates to a semiconductor optical device having a structure in which an InP semiconductor region due to mass transport is not formed at a butt joint portion of two semiconductor optical device portions, and a method of manufacturing the semiconductor optical device.
[0008]
[Means for Solving the Problems]
One aspect of the invention relates to a method of manufacturing a semiconductor optical device. In this method, (a) an InP semiconductor region having a first area and a second area on the main surface and provided on a substrate, and a first area sequentially provided on the first area of the InP semiconductor region are provided. Forming a semiconductor region containing indium, arsenic, and phosphorous in a second area of the InP semiconductor region of the workpiece including the active layer semiconductor region and the first compound semiconductor film; and (b) forming the semiconductor region. And a step of forming a second active layer semiconductor film on the second area of the InP semiconductor region.
[0009]
In this method, since a semiconductor region containing indium, arsenic, and phosphorus is formed in the second area of the InP semiconductor region prior to the step of forming the second semiconductor film, mass transport of the InP semiconductor occurs. Absent.
[0010]
Another aspect of the present invention relates to a method of manufacturing a semiconductor optical device. In this method, (a) the main surface has first and second areas, an InP semiconductor region provided on the substrate, and a first active layer provided sequentially on the first area of the InP semiconductor region. The workpiece including the layer semiconductor region and the first compound semiconductor film is exposed to an atmosphere containing phosphorus and arsenic, and the surface layer portion of the second area of the InP semiconductor film is changed to a semiconductor containing indium, arsenic, and phosphorus. And (b) after the modifying step, forming a second active layer semiconductor film in the second area of the InP semiconductor region.
[0011]
In this method, prior to the step of forming the second semiconductor film, the surface layer portion of the second area of the InP semiconductor film is modified to a semiconductor containing indium, arsenic, and phosphorus. There is no port.
[0012]
The method of the present invention has first and second areas on the main surface, an InP semiconductor region provided on the substrate, and a first activity sequentially provided on the first area of the InP semiconductor region. A step of preparing a workpiece including the layer semiconductor region and the first compound semiconductor film can be further provided.
[0013]
The method of the present invention further includes a step of etching the first active layer semiconductor region and the first compound semiconductor film provided on the second area of the InP semiconductor film to form a workpiece. it can.
[0014]
In the method of the present invention, the atmosphere containing phosphorus and arsenic is PH. _Three And AsH _Three May be included. In a preferred embodiment, PH _Three And AsH _Three Is supplied during the temperature rise performed prior to the formation of the second active layer film.
[0015]
In the method of the present invention, the semiconductor region containing indium, arsenic and phosphorus is composed of an InAsP semiconductor. Due to the InAsP semiconductor region, mass transport of the InP semiconductor does not occur prior to the formation of the second active layer semiconductor film.
[0016]
The method of the present invention includes (c) a second compound semiconductor on the second active layer semiconductor film. region Forming (d) the first Compound semiconductor region and the second compound semiconductor region Forming a mask thereon; and (e) using the mask, an InP semiconductor region, a first active layer semiconductor region, a first compound semiconductor region, and a second active layer semiconductor. film Etching the second compound semiconductor region and the semiconductor region containing arsenic and phosphorus to form a semiconductor optical waveguide structure.
[0017]
In this method, since the flatness of the second active layer semiconductor region and the second compound semiconductor region is excellent, the shape of the optical waveguide at the connection portion that couples the two optical waveguides to each other is improved.
[0018]
In the method of the present invention, (c) using a mask film provided on the first area of the substrate, the InP semiconductor film provided on the first and second areas of the substrate, for the first active layer Prior to the step of etching the semiconductor region, the first compound semiconductor film and another compound semiconductor film to form the workpiece, and (d) the step of forming the second active layer semiconductor film, A step of selectively etching a part of the compound semiconductor film to make another compound semiconductor film recede from the edge of the mask.
[0019]
Since another compound semiconductor film recedes from the edge of the mask on the first area, when the semiconductor film is formed on the second area, at the boundary between the first area and the second area Abnormal crystal growth is unlikely to occur.
[0020]
A semiconductor optical device according to another aspect of the present invention includes: (a) a substrate having first and second regions on the main surface; (b) an InP semiconductor layer provided on the first region of the substrate; A first semiconductor optical device portion including one active layer and a first compound semiconductor layer; and (c) an InP semiconductor layer, an InAsP semiconductor layer, a second active layer provided on a second region of the substrate; And a second semiconductor optical element portion including a second compound semiconductor layer, and the first semiconductor optical element portion is optically coupled to the second semiconductor optical element portion.
[0021]
In the semiconductor optical device of the present invention, the first semiconductor optical device portion may further include a diffraction grating optically coupled to the first active layer. The first semiconductor optical device portion has a structure suitable for a distributed feedback semiconductor light emitting device.
[0022]
In the semiconductor optical device of the present invention, the photoluminescence wavelength of the second active layer may be smaller than the photoluminescence wavelength of the first active layer. The second semiconductor optical element portion has a structure suitable for an electroabsorption semiconductor modulation element.
[0023]
The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Next, a method for manufacturing a semiconductor optical device and an embodiment of the semiconductor optical device according to the present invention will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.
[0025]
(First embodiment)
1A to 4B are diagrams showing process steps in a method for manufacturing a semiconductor optical device of the present embodiment.
[0026]
In the process step shown in FIG. 1A, a substrate on which a semiconductor film is deposited is prepared. An InP semiconductor region 1, a first active layer semiconductor region 3, and a first compound semiconductor region 5 are sequentially formed on the substrate 7. These semiconductor regions can be semiconductor films that are epitaxially grown on the substrate 7. This growth is performed by a method such as a metal organic chemical vapor deposition (OMVPE) method or a molecular beam epitaxy (MBE) method. An example of the substrate 7 is a III-V semiconductor substrate. After this process step, a workpiece W1 is obtained. The workpiece W1 includes an InP semiconductor region 1, a first semiconductor region 3 for a first active layer, and a first compound semiconductor region 5. The band gap of the semiconductor in the first III-V group semiconductor region 3 is smaller than the band gap of the semiconductor of the III-V group compound semiconductor film 9 and the InP semiconductor. In addition, the refractive index of the semiconductor of the first III-V group semiconductor region 3 is larger than the refractive indexes of the semiconductor of the III-V group compound semiconductor film 9 and the InP semiconductor.
[0027]
The workpiece W1 can further include a mask 13. Each of the InP semiconductor region 1, the first semiconductor film 3 for the first active layer, the first compound semiconductor region 5, and the substrate 7 has a first region and a second region. The mask 13 is formed on the first region after the growth of these semiconductor films.
[0028]
In one example, the first compound semiconductor region 5 includes a compound semiconductor film 9 and a compound semiconductor film 11. A periodic structure 15 is formed between the compound semiconductor film 9 and the compound semiconductor film 11, and this periodic structure 15 functions as a diffraction grating. The periodic structure 15 is formed by etching the surface of the compound semiconductor film 9 using a mask having a periodic pattern prior to the deposition of the compound semiconductor film 11.
[0029]
As an example of the semiconductor material,
InP semiconductor region 1: 200 nanometers, Si-doped InP semiconductor
First III-V semiconductor region 3: 250 nanometer, undoped GaInAsP semiconductor film
Substrate 7: n-type InP substrate
III-V compound semiconductor film 9: 200 nanometer, p-type InP semiconductor film
III-V compound semiconductor film 11: 200 nm, p-type InP semiconductor film
Is exemplified. An active layer of a semiconductor optical device is formed from the undoped GaInAsP semiconductor film in the first semiconductor region 3. The first semiconductor region 3 is not limited to the above example, and can have various structures including quantum well structures such as an SQW structure and an MQW structure depending on the function required for the semiconductor optical device.
[0030]
In the process step shown in FIG. 1B, a workpiece W1 is prepared. The InP semiconductor region 1a is provided on the substrate 7, and has a first area 17a and a second area 17b on the main surface of the InP semiconductor region 1a. The first semiconductor region 3a and the first compound semiconductor region 5a are sequentially provided on the first area 17a of the InP semiconductor region 1a.
[0031]
In one embodiment, the first semiconductor region 3 a and the first compound semiconductor region 5 a are formed by etching the first semiconductor region 3 and the first compound semiconductor region 5 using the mask 13.
[0032]
The first semiconductor region 3 on the second area 17b of the InP semiconductor region 1a is removed by etching. By this removal, the second area 17b of the InP semiconductor region 1a is exposed. By removing the first semiconductor region 3 and the first compound semiconductor region 5 on the second area 17b, end faces of the first semiconductor region 3a and the first compound semiconductor region 5a are formed.
[0033]
After this process step, a workpiece W2 is obtained. The workpiece W2 includes an InP semiconductor region 1a, a first semiconductor region 3a, and a first compound semiconductor region 5a.
[0034]
In the process step shown in FIG. 2A, a workpiece W2 is prepared. A semiconductor region 19 containing indium, arsenic, and phosphorus is formed in the second area 17b of the InP semiconductor region 3a.
[0035]
In one embodiment, when the workpiece W2 is exposed to an atmosphere containing phosphorus and arsenic, the surface layer portion of the second area 17b of the InP semiconductor region 1a is modified to a semiconductor containing indium, arsenic, and phosphorus, so that the semiconductor region 19 is formed. In an atmosphere containing phosphorus and arsenic, phosphorus atoms in the surface layer portion of the second area 17b of the InP semiconductor region 1a are replaced with arsenic atoms at a temperature of 300 degrees Celsius or higher. As this replacement proceeds, a semiconductor layer containing arsenic and phosphorus is formed on the surface layer of the InP semiconductor region 1a. Since the mask 13 is left on the first region, the upper surface of the compound semiconductor film 11 is not exposed to an atmosphere containing phosphorus and arsenic.
[0036]
In a preferred embodiment, the atmosphere containing phosphorus and arsenic is PH. _Three And AsH _Three Formed from. Hydrogen gas can be supplied together with these gases. Tertiary butylphosphine (TBP) can also be used as the gas for providing phosphorus element. Tertiary butylarsine (TBAs) can also be used as the gas that provides the arsenic element.
[0037]
In this process step, the workpiece W3 is formed.
[0038]
Referring to FIG. 2A, the workpiece W3 is arranged in the semiconductor film forming apparatus 21. The semiconductor film forming apparatus 21 is, for example, an OMVPE growth apparatus, and is used to form a semiconductor film on the second region 17b of the InP semiconductor region 1a. In a preferred embodiment, a gas for providing an atmosphere containing phosphorus and arsenic is supplied during a temperature rise prior to the growth of the film in a recipe for forming the second active layer film.
[0039]
The semiconductor region containing indium, arsenic and phosphorus is composed of an InAsP semiconductor. Thanks to the InAsP semiconductor region, no InP semiconductor mass transport occurs on the second region 17b of the InP semiconductor region 3a prior to the formation of the semiconductor film for the active layer.
[0040]
In one embodiment, the thickness of the InAsP semiconductor is preferably about 0.5 nanometer or more. This is because mass transport can be suppressed. The InAsP semiconductor film is preferably about 35 nanometers or less. This is because there is an advantage that it is possible to suppress the deterioration of crystallinity due to strain.
[0041]
In the process step shown in FIG. 2B, a workpiece W3 is prepared. In the process step, a III-V compound semiconductor region 23 for the second active layer is formed on the second area 17b of the InP semiconductor region 1a. In this embodiment, the semiconductor film forming apparatus 21 is used for depositing the III-V compound semiconductor region 23. A source gas for film formation is supplied after the temperature of the process chamber of the semiconductor film formation apparatus 21 reaches the film formation temperature. The deposition of the semiconductor film starts by providing the source gas. Since the mask 13 is left on the first region, the III-V compound semiconductor region 23 is selectively formed on the second area 17b of the InP semiconductor region 1a.
[0042]
The shape of the III-V compound semiconductor region 23 reflects the shape of the underlying semiconductor portion. However, since an InP semiconductor is not formed by mass transport on the end face of the first semiconductor region 3 exposed at the boundary between the first region 17a and the second region 17b, the III-V compound semiconductor The region 23 is unlikely to rise onto the end surface of the first semiconductor region 3.
[0043]
Subsequently, another group III-V compound semiconductor region 25 is formed on the group III-V compound semiconductor region 23. After the III-V compound semiconductor region 23 having a desired film thickness is formed, another source gas for another III-V compound semiconductor region 25 is supplied. The semiconductor film is deposited by supplying another source gas. Since the mask 13 remains on the first region, the III-V compound semiconductor region 25 is selectively formed on the III-V compound semiconductor region 23. The band gap of the semiconductor of the III-V group semiconductor region 23 is smaller than the band gap of the semiconductor of the III-V group compound semiconductor film 25 and the InP semiconductor. Further, the refractive index of the semiconductor of the III-V group semiconductor region 23 is larger than the refractive indexes of the semiconductor of the III-V group compound semiconductor film 25 and the InP semiconductor.
[0044]
The shape of the III-V compound semiconductor region 25 also reflects the shape of the underlying III-V compound semiconductor region 23. However, since the group III-V compound semiconductor region 23 is formed almost flat, the group III-V compound semiconductor region 25 is also formed on the end faces of the group III-V compound semiconductor film 9a and the group III-V compound semiconductor film 11a. It is difficult to lift up.
[0045]
As an example of the semiconductor material,
III-V compound semiconductor region 23: 250 nanometers, undoped GaInAsP semiconductor film
Compound semiconductor film 25: 400 nm, p-type InP semiconductor film
Is exemplified. An active layer of a semiconductor optical device is formed from the undoped GaInAsP semiconductor film in the III-V compound semiconductor region 23. The III-V compound semiconductor region 23 is not limited to the above examples, and can have various structures including quantum well structures such as an SQW structure and an MQW structure, depending on the function required for the semiconductor optical device. .
[0046]
After this process step, a workpiece W4 is obtained. In the workpiece W4, the semiconductor portion 29a for the first optical waveguide structure and the semiconductor portion 29b for the second optical waveguide structure form a bond at the boundary 31.
[0047]
As described above, since the semiconductor region 19 containing indium, arsenic, and phosphorus is formed in the second area 17b of the InP semiconductor region prior to the step of forming the III-V compound semiconductor film, the InP semiconductor No mass transport.
[0048]
In the process step shown in FIG. 3A, a workpiece W4 is prepared. In the process step, a semiconductor stripe is formed. In the present embodiment, a mask 33 for a semiconductor stripe is formed on the workpiece W4. The mask 33 extends across the boundary 31. After this process step, a workpiece named W5 is obtained.
[0049]
Next, the workpiece W5 is etched using the mask 33 to form the semiconductor stripe portion 35. Etching is performed on the semiconductor film formed on the substrate 7 using the mask 33. The semiconductor region not covered with the mask is etched until the substrate 7 is exposed. In order to reliably remove the semiconductor region not covered with the mask, the surface layer portion of the substrate 7 is removed by etching (over etching). As etching, wet etching or dry etching can be used. In this embodiment, wet etching is used. As an example of an etchant, methyl alcohol bromide is used. The semiconductor stripe 35 includes a first semiconductor stripe portion 35a for the first optical waveguide structure and a second semiconductor stripe portion 35b for the second optical waveguide structure. After this process step, a workpiece W6 is obtained. In the workpiece W6, the semiconductor stripe 35 is provided on the first area 7b of the substrate 7a, and the deposited semiconductor region on the second area 7c of the substrate 7a is removed. The first area 7b is sandwiched between the second areas 7c.
[0050]
More specifically, an InP semiconductor region 1a, a first semiconductor region 3a, a first compound semiconductor region 5a, a second semiconductor region 23, a second compound semiconductor region 25, and a semiconductor region 29 containing arsenic and phosphorus are formed. Etch to form semiconductor stripes for the semiconductor optical waveguide structure.
[0051]
In this method, since the flatness of the second semiconductor region and the second compound semiconductor region which are the bases of the mask 33 is excellent, the shape of the optical waveguide in the connection portion 31 that couples the two optical waveguides to each other is improved. The
[0052]
In the process step shown in FIG. 3B, a workpiece W6 is prepared. In the process step, a III-V semiconductor region 37 is formed on the second area 7c of the substrate 7a. In one embodiment, the group III-V semiconductor region 37 is formed on the second area 7c of the substrate 7a when a semiconductor film is formed on the substrate 7a by the semiconductor film forming apparatus while the mask 33 is provided on the semiconductor stripe 35. To be selectively grown.
[0053]
The group III-V semiconductor region 37 is provided to guide externally applied power to the semiconductor stripe 35. Alternatively, the semiconductor region 37 is provided in order to confine light passing through the semiconductor optical element in the active layer. When a current is passed through the semiconductor stripe 35 of the semiconductor optical device, this current is blocked by the semiconductor region 37 and guided to the semiconductor stripe 35. When an electric field is applied to the semiconductor stripe 35 of the semiconductor optical device, the semiconductor region 37 is provided so that a current flowing from the anode to the cathode of the semiconductor optical device flows through the semiconductor stripe.
[0054]
In one embodiment, the semiconductor region 37 is composed of a plurality of semiconductor layers. The conductivity type of one semiconductor layer of the plurality of semiconductor layers is different from the conductivity type of adjacent semiconductor layers. When the semiconductor optical device includes an active layer of GaInAsP semiconductor, the semiconductor region 37 is formed of InP semiconductor. More specifically, the semiconductor region 37 includes a p-type InP semiconductor layer 39a and an n-type InP semiconductor layer 39b. The n-type InP semiconductor layer 39b and the p-type InP semiconductor layer 39a are sequentially formed on the n-type InP substrate. It is formed. In another embodiment, the semiconductor region 37 is composed of a semi-insulating semiconductor layer. Specifically, the semiconductor region 37 includes an Fe-doped InP semiconductor layer, and the Fe-doped InP semiconductor region is formed on an n-type InP substrate.
[0055]
The semiconductor region 37 is provided for embedding the peak of the semiconductor stripe 35. Thereafter, the mask 33 is removed. As a result, the workpiece W6 is formed.
[0056]
In the process step shown in FIG. 4A, a workpiece W6 is prepared. In the process step, a semiconductor layer 43 is deposited on the semiconductor stripe 35 and the semiconductor region 37. Formation of the semiconductor film 43 provides a planarized semiconductor surface 41. In this embodiment, the semiconductor film 43 functions as, for example, a cladding layer, and in one embodiment is a p-type InP semiconductor layer.
[0057]
Subsequently, a semiconductor film 45 is deposited on the semiconductor film 43. In the present embodiment, the semiconductor film 45 includes a relatively highly doped semiconductor region and has a smaller band gap than the semiconductor of the semiconductor film 43. The semiconductor film 45 functions as a contact layer, for example. In one embodiment, the semiconductor film 45 is a p-type GaInAs semiconductor layer. Formation of the contact layer makes it easier to obtain ohmic contact with the metal electrode. As a result, a workpiece W7 is formed.
[0058]
In the process step shown in FIG. 4B, a workpiece W7 is prepared. In the process step, the contact film 45 is partially removed to form contact layers 45a and 45b for each semiconductor optical device portion. In this embodiment, the individual contact layers 45a and 45b are formed by etching away the contact film 45 of the element isolation part 47c provided between the semiconductor optical element parts 47a and 47b. Thereafter, a workpiece W8 is formed.
[0059]
In the process steps shown in FIG. 5, a workpiece W8 is prepared. In this process step, an insulating film is formed on the contact layers 45a and 45b for the semiconductor optical element portions 47a and 47b and on the semiconductor film 43 of the element isolation portion 47c. A contact hole is formed in the insulating film to become the insulating layer 49. On the insulating layer 49, electrodes 51a and 51b for the semiconductor optical element portions 47a and 47b are formed. In one embodiment, the electrodes 51a and 51b each serve as an anode electrode in ohmic contact with the p-type contact layer. Further, electrodes 53 for the semiconductor optical element portions 47a and 47b are formed on the back surface of the substrate 7a. In one embodiment, electrode 53 serves as a cathode electrode in ohmic contact with an n-type InP semiconductor.
[0060]
After the process steps described above, the semiconductor optical device 55 is obtained.
[0061]
(Second embodiment)
FIG. 6 shows the semiconductor optical device of the present embodiment, and is a cross-sectional view taken along the line I-I shown in FIG.
[0062]
The semiconductor optical device 55 includes a substrate 7a, an InP semiconductor layer 1b, a first semiconductor optical device portion 47a, and a second semiconductor optical device portion 47b. The substrate 7a includes a first region 61a and a second region 61b on the main surface. The first semiconductor optical device portion 47a includes an InP semiconductor layer 1b, a first active layer 3b, and a first compound semiconductor layer 5b provided on the first region 61a. The second semiconductor optical device portion 47b includes an InP semiconductor layer 1b, an InAsP semiconductor layer 19b, a second active layer 23b, and a second compound semiconductor layer 25b provided on the second region 61b. The first semiconductor optical element portion 47a is optically coupled to the second semiconductor optical element portion 47b. More specifically, the first semiconductor optical element portion 47a is optically coupled to the second semiconductor optical element portion 47b via an element isolation portion 47c.
[0063]
In the semiconductor optical device 55 of the present embodiment, the optical waveguide of the first semiconductor optical device portion 47a and the optical waveguide of the second semiconductor optical device portion 47b are abutted against each other at the boundary 59. These optical waveguides are composed of respective semiconductor stripe portions. However, in the semiconductor optical device 55, since the variation in the width of the optical waveguide is small in the vicinity of the boundary 59, the decrease in the optical coupling efficiency between the first semiconductor optical device portion 47a and the second semiconductor optical device portion 47b is reduced. it can.
[0064]
In the semiconductor optical device 55, the first semiconductor optical device portion 47a may further include a diffraction grating 57 optically coupled to the first active layer 3b. The first semiconductor optical device portion 47a has a structure suitable for a distributed feedback semiconductor light emitting device. In the semiconductor optical device 55, the semiconductor photoluminescence wavelength (PL wavelength) of the second active layer 23b may be smaller than the PL wavelength of the semiconductor of the first active layer 3b. The second semiconductor optical element portion 47b has a structure suitable for an electroabsorption semiconductor modulation element. Exemplifying the emission wavelength and the PL wavelength of the second active layer 23b and the first active layer 3b, the emission wavelength of the first semiconductor optical element portion 47a is 1.55 micrometers. The PL wavelength of the first active layer 3b is 1.56 micrometers, and the PL wavelength of the semiconductor of the second active layer 23b for the electro-absorption element portion is 1.49 micrometers.
[0065]
(Third embodiment)
FIG. 7A to FIG. 7C are cross-sectional views showing process steps for depositing a semiconductor film for the second semiconductor optical device portion. Referring to FIG. 7A, in the present embodiment, semiconductor films 71, 73, 75, 77 for the first semiconductor optical device portion are already deposited on the first area 61a of the substrate 7. . A mask 79 is formed on the semiconductor films 71, 73, 75 and 77, and the mask 79 is used for etching these semiconductor films 71, 73, 75 and 77. The semiconductor film 77 is recessed from the edge 79 a of the mask 79, and has an edge 77 a of the semiconductor film 77. Because of this retreat, the mask 79 has a ridge portion 79 b extending from the edge 77 a of the semiconductor film 77. This recess portion is formed by selectively etching a part of the compound semiconductor film 79. In one embodiment, the semiconductor film 71 is an InP semiconductor layer, the semiconductor film 73 is a GaInAsP semiconductor layer, and the semiconductor film 75 is an InP semiconductor layer. The semiconductor film 77 is a Zn-doped GaInAs film (for example, a thickness of 100 nanometers). As an etching solution, H _Three PO _Four + H ₂ O ₂ + H ₂ There is a solution containing O. A preferable range of the side etching amount of the semiconductor film 77 is not less than 100 nanometers and not more than 500 nanometers. In the second area 61a of the substrate 7, the semiconductor films 73 and 75 are removed. On the second area 61b, the InP semiconductor film 81 for the second semiconductor optical device portion is left.
[0066]
Next, a carrier gas, a gas containing phosphorus, and a gas containing arsenic are supplied into the chamber, and the temperature is raised to a film formation temperature for forming a semiconductor film for an active layer for the second semiconductor optical device. . During the temperature rising process, at a first temperature of about 300 degrees Celsius or higher, phosphorus atoms in the surface layer portion of the InP semiconductor region 81 are replaced with arsenic atoms in an atmosphere containing phosphorus and arsenic. As this replacement proceeds, as shown in FIG. 7B, the surface layer of the InP semiconductor region 81 is modified to a semiconductor layer containing arsenic and phosphorus. The semiconductor region containing indium, arsenic and phosphorus is composed of an InAsP semiconductor. The surface of the InP semiconductor film where the mask 79 is left is not exposed to an atmosphere containing phosphorus and arsenic.
[0067]
As shown in FIG. 7C, the semiconductor film 85 is grown by supplying a deposition gas at a second temperature higher than the first temperature. In an example of film formation, a substrate is heated while supplying a carrier gas such as hydrogen gas in an organic metal vapor phase growth apparatus. When the substrate temperature reaches about 300 degrees Celsius, PH _Three Gas and AsH _Three Supply more gas. In the experimental example, PH in hydrogen gas _Three The volume ratio of gas is 0.3%, and AsH in hydrogen gas _Three The gas volume ratio is 0.01 percent. When the substrate temperature is further increased to reach about 650 degrees Celsius, triethylgallium (TEG) and trimethylindium (TMI) are supplied. A GaInAsP semiconductor film is deposited on the InAsP semiconductor layer. Thanks to the InAsP semiconductor region, no mass transport of InP semiconductor occurs on the InP semiconductor film 81 prior to the deposition of the GaInAsP semiconductor film for the active layer.
[0068]
Subsequently, a semiconductor film 87 is grown in the semiconductor film forming apparatus. In the present embodiment, since the flange 79b of the mask 79 is formed, the deposition proceeds under the flange 79b of the mask 79 when the semiconductor film 87 is deposited, and the first semiconductor optical device portion 61a and the second semiconductor optical element portion 61a. Abnormal growth is unlikely to occur at the boundary with the semiconductor optical device portion 61b.
[0069]
FIGS. 8A to 8C are cross-sectional views showing other process steps. Referring to FIG. 8A, semiconductor films 72, 74, and 76 for the first semiconductor optical element portion are already deposited on the first area 62a of the InP substrate 8. A mask 78 is formed on the semiconductor films 72, 74, and 76, and the mask 78 is used to form these semiconductor films 72, 74, and 76 by etching.
[0070]
Next, a carrier gas is supplied into the chamber, and the temperature is raised to a film formation temperature for forming a semiconductor film for an active layer for the second semiconductor optical device. In the process of increasing the temperature, an InP semiconductor mass transport is generated on the surface of the InP substrate 8. By this mass transport, as shown in FIG. 8B, an InP semiconductor region 80 is formed at the boundary between the first semiconductor optical element portion 62a and the second semiconductor optical element portion 62b.
[0071]
Referring to FIG. 8C, semiconductor films 82, 84 and 86 for the second semiconductor optical element portion have already been deposited on the second area 62b of the InP substrate 8. The shape of the semiconductor films 82, 84 and 86 reflects the shape of the underlying InP semiconductor region 80. Each of the semiconductor films 82, 84, 86 protrudes along the end surfaces of the semiconductor films 72, 74, 76 for the first semiconductor optical element portion.
[0072]
As described above, in order to reduce the movement of the InP semiconductor by mass transport, the mass transport suppression layer is formed on the InP semiconductor region as the base of the active layer. Therefore, since the semiconductor film for the active layer can be formed almost straight in the second region, the curvature of the semiconductor film does not occur. Therefore, the optical coupling loss between the two optical waveguide portions is reduced.
[0073]
While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. For example, in the present embodiment, a semiconductor optical integrated device including a semiconductor light emitting device and a semiconductor modulation device is illustrated, but the present invention is not limited to this combination. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.
[0074]
【The invention's effect】
As described above, according to the present invention, a semiconductor optical device having a structure in which an InP semiconductor region by mass transport is not formed in a butt joint portion of two semiconductor optical device portions is provided. A method of manufacturing the semiconductor optical device is also provided.
[Brief description of the drawings]
FIGS. 1A and 1B are diagrams showing process steps in a method of manufacturing a semiconductor optical device of the present embodiment.
FIGS. 2A and 2B are diagrams showing process steps in a method of manufacturing a semiconductor optical device according to the present embodiment. FIGS.
FIGS. 3A and 3B are diagrams showing process steps in a method for manufacturing a semiconductor optical device of the present embodiment. FIGS.
FIGS. 4A and 4B are diagrams showing process steps in a method of manufacturing a semiconductor optical device according to the present embodiment.
FIG. 5 is a drawing showing process steps in a method of manufacturing a semiconductor optical device of the present embodiment.
6 is a cross-sectional view taken along the line II shown in FIG. 5, showing the semiconductor optical device of the present embodiment.
FIGS. 7A to 7C are cross-sectional views showing process steps for depositing a semiconductor film for a second semiconductor optical device portion. FIGS.
FIG. 8A to FIG. 8C are cross-sectional views showing other process steps.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... InP semiconductor region, 3 ... 1st semiconductor region, 5 ... 1st compound semiconductor region, 7 ... Substrate, 9 ... Compound semiconductor film, 11 ... Compound semiconductor film, 13 ... Mask, 15 ... Periodic structure, DESCRIPTION OF SYMBOLS 1a ... InP semiconductor region, 3a ... 1st semiconductor region, 5a ... 1st compound semiconductor region, 17a ... 1st area, 17b ... 2nd area, 19 ... Semiconductor layer containing arsenic and phosphorus, 20a ... PH _Three 20b ... AsH _Three , 21 ... Semiconductor film forming apparatus, 23 ... III-V compound semiconductor region, 25 ... III-V compound semiconductor region, 31 ... Boundary, 33 ... Mask, 35 ... Semiconductor stripe, 45 ... Contact film, 47a, 47b ... Semiconductor optical element part, 51a, 51b ... Electrode, 55 ... Semiconductor optical element, 57 ... Diffraction grating

Claims

A method of manufacturing a semiconductor optical device, comprising:
An InP semiconductor region having first and second areas on a main surface and provided on a substrate ; and a first active layer semiconductor region provided in order on the first area of the InP semiconductor region; Forming a semiconductor region containing indium, arsenic, and phosphorus in the second area of the InP semiconductor region of a workpiece comprising a first compound semiconductor region;
Forming a second active layer semiconductor film on the second area of the InP semiconductor region after the step of forming a semiconductor region.

A method of manufacturing a semiconductor optical device, comprising:
An InP semiconductor region having first and second areas on a main surface and provided on a substrate ; and a first active layer semiconductor region provided in order on the first area of the InP semiconductor region; Exposing a workpiece including a first compound semiconductor region to an atmosphere containing phosphorus and arsenic to reform a surface layer portion of the second area of the InP semiconductor film into a semiconductor containing indium, arsenic, and phosphorus; When,
Forming a second active layer semiconductor film in the second area of the InP semiconductor region after the step of modifying.

The method of claim 2, wherein the atmosphere comprising phosphorus and arsenic comprises PH ₃ and AsH ₃ .

The method according to claim 1, wherein the semiconductor region containing indium, arsenic, and phosphorus is composed of an InAsP semiconductor.

Forming a second compound semiconductor region on the second active layer semiconductor film;
Forming a mask on the first compound semiconductor region and the second compound semiconductor region ;
The InP semiconductor region, the first active layer semiconductor region, the first compound semiconductor region, the second active layer semiconductor film , and the second compound semiconductor region are etched using the mask. The method according to any one of claims 1 to 4, further comprising: forming a semiconductor optical waveguide structure.

A substrate comprising first and second regions on a major surface;
A first semiconductor optical device portion including an InP semiconductor layer, a first active layer, and a first compound semiconductor layer provided on the first region of the substrate;
A second semiconductor optical element unit including an InP semiconductor layer, an InAsP semiconductor layer, a second active layer, and a second compound semiconductor layer provided on the second region of the substrate;
The semiconductor optical device, wherein the first semiconductor optical device portion and the second semiconductor optical device portion are optically coupled to each other.

The semiconductor optical device according to claim 6, wherein the first semiconductor optical device unit further includes a diffraction grating optically coupled to the first active layer.

The semiconductor optical device according to claim 6 or 7, wherein a photoluminescence wavelength of the second active layer is smaller than a photoluminescence wavelength of the first active layer.