JP4455699B2 - Variable gain amplifier circuit and communication device - Google Patents

Variable gain amplifier circuit and communication device Download PDF

Info

Publication number
JP4455699B2
JP4455699B2 JP29326099A JP29326099A JP4455699B2 JP 4455699 B2 JP4455699 B2 JP 4455699B2 JP 29326099 A JP29326099 A JP 29326099A JP 29326099 A JP29326099 A JP 29326099A JP 4455699 B2 JP4455699 B2 JP 4455699B2
Authority
JP
Japan
Prior art keywords
transistor
signal
input
circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29326099A
Other languages
Japanese (ja)
Other versions
JP2001119254A (en
Inventor
貞男 五十嵐
Original Assignee
アールエフ・チップス・テクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アールエフ・チップス・テクノロジー株式会社 filed Critical アールエフ・チップス・テクノロジー株式会社
Priority to JP29326099A priority Critical patent/JP4455699B2/en
Publication of JP2001119254A publication Critical patent/JP2001119254A/en
Application granted granted Critical
Publication of JP4455699B2 publication Critical patent/JP4455699B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、携帯電話機等において受信された受信信号を可変利得で増幅可能な利得可変増幅回路およびこの利得可変増幅回路を備えた携帯電話機等の通信機器に関する。
【０００２】
【従来の技術】
携帯電話機等の通信機器において、希望とする受信信号と共に、受信信号とは異なる周波数成分の妨害信号が入力されると、各信号間で相互変調問題が発生し、受信感度が低下する。そこで、例えば、ＣＤＭＡ（Code Division Multiple Access ：符号分割多元接続）方式の携帯電話機においては、受信感度が低下するのを防止するために、「ＩＳ（Interim Standard）−９５」という性能基準が規定されている。このＩＳ−９５では、例えば、（１）受信信号レベルが−１０１ｄＢｍで１つの妨害信号−３０ｄＢｍ、（２）受信信号レベルが−１０１ｄＢｍで２つの妨害信号−４３ｄＢｍ、（３）受信信号レベルが−９０ｄＢｍで２つの妨害信号−３２ｄＢｍ、（４）受信信号レベルが−７９ｄＢｍで２つの妨害信号−２１ｄＢｍ、の各条件下で感度が通信に充分な値であること、という性能基準が規定されている。
【０００３】
このようなＩＳ−９５の性能基準を実現するためには、特に、受信系回路の高周波段に、３次ひずみ特性（デバイスの性能としては入力インタセプトポイント( ＩＩＰ３) といわれる性能）が優れているローノイズアンプ（ＬＮＡ: 低雑音高周波増幅器）が必要とされる。まず、−１０１ｄＢｍの受信信号レベルにおける性能は、従来からある通常の技術を用いて、増幅用のトランジスタに１０ｍＡ程度の電流を流すような回路によってローノイズアンプを構成すれば満足することができる。しかしながら、３次ひずみ特性を改善する手段として、電流を多く流すという手法を用いるだけでは、−９０ｄＢｍと−７９ｄＢｍの受信信号レベルにおける性能を満足することはできない。また、最近開発されたシリコンゲルマニューム（ＳｉＧｅ）やガリウム砒素（ＧａＡｓ）のヘテロバイポーラ・トランジスタ（ＨＢＴ）を適用しても、従来からある通常の利得一定の増幅動作だけでは、−９０ｄＢｍと−７９ｄＢｍの受信信号レベルにおける性能は満足しない。
【０００４】
現在、−７９ｄＢｍにおける性能を実現する方法として、例えば、図５に示すような回路を用いる場合がある。同図に示した回路は、高周波の受信信号ＩＮを増幅する高周波増幅回路１０１と、この高周波増幅回路１０１に並列接続され、受信信号ＩＮを高周波増幅回路１０１に対して選択的にバイパスさせるバイパススイッチ回路１０２とを備えている。高周波増幅回路１０１とバイパススイッチ回路１０２は、受信信号ＩＮが入力される入力端子１０３と、出力信号ＯＵＴを出力する出力端子１０４とに接続されている。高周波増幅回路１０１は、増幅用トランジスタを含んで構成され、利得一定で動作するものである。バイパススイッチ回路１０２は、スイッチング素子を含んで構成されるものである。バイパススイッチ回路１０２は、高周波増幅回路１０１に対してディスクリート部品（個別部品）で構成される。
【０００５】
この回路では、例えば、受信信号ＩＮの信号レベルが−７９ｄＢｍ以上のときに、バイパススイッチ回路１０２がオンし、信号レベルが−７９ｄＢｍより小さいときには、バイパススイッチ回路１０２がオフ状態となるように動作する。このとき、高周波増幅回路１０１は、受信信号ＩＮの信号レベルが−７９ｄＢｍ以上で増幅動作がオフ状態となり、信号レベルが−７９ｄＢｍより小さいときには増幅動作がオン状態となるように動作し、利得一定で受信信号ＩＮを増幅する。この回路では、バイパススイッチ回路１０２がオンの状態では、利得がないため、＋１０ｄＢｍ以上のＩＩＰ３特性を示し、−７９ｄＢｍの性能を満足する。
【０００６】
【発明が解決しようとする課題】
しかしながら、図５に示した回路では、バイパススイッチ回路１０２が高周波増幅回路１０１に並列に接続されていると共に、特に、バイパススイッチ回路１０２が、高周波増幅回路１０１に対してディスクリート部品で構成されているので、高周波増幅回路１０１の増幅動作時における利得やＮＦ（Noise Figure: 雑音指数）の性能のばらつきが大きくなるという問題がある。
【０００７】
また、図５に示した回路では、−９０ｄＢｍにおける性能を充分に満足できないという問題がある。すなわち、高周波増幅回路１０１における利得一定の動作では、動作電流をかなり大きく設定しても、現状の入手可能なデバイスでは、−９０ｄＢｍにおける性能を充分に満足できない。また、信号レベルが−９０ｄＢｍのときに、バイパススイッチ回路１０２をオン状態にした場合には、受信信号ＩＮの信号レベルが小さい状態であるため、充分な感度が達成されない。
【０００８】
上述のように従来のＬＮＡ回路は、利得一定のアンプとバイパススイッチ回路で構成しているため、−９０ｄＢｍにおけるひずみ特性を満足していない。また、バイパススイッチ回路１０２がディスクリート部品で構成されていたため、感度にバラツキが起こりやすく、バイパススイッチ回路１０２が正帰還素子のふるまいをして、異常発振が起こるという問題がある。
【０００９】
そこで、−９０ｄＢｍにおける性能を満足するために、例えば、特開平11-196015 号公報では、高周波増幅回路１０１として、ＡＧＣ（Automatic Gain Control: 自動利得制御）機能付きの利得可変増幅回路を適用した回路が提案されている。この公報記載の発明では、受信レベルに応じて利得を可変的に制御することにより、−９０ｄＢｍにおける性能を満足することができる。しかしながら、この公報では、利得可変増幅回路とバイパススイッチ回路とを具体的にどのような回路で構成するかについての言及がなく、実現性に乏しいという問題がある。
【００１０】
本発明はかかる問題点に鑑みてなされたもので、その目的は、受信信号の信号レベル全域において、ひずみ特性の優れた性能を実現することができるようにした利得可変増幅回路および通信機器を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１記載の利得可変増幅回路は、受信信号が入力される入力端子と、エミッタ端子が入力端子に接続され、入力端子を介して入力された高周波の受信信号を増幅する増幅用トランジスタと、ベース端子が増幅用トランジスタのベース端子に接続されることにより増幅用トランジスタと共にカレントミラー回路を形成し、増幅用トランジスタの動作電流を制御するための第１の制御用トランジスタと、増幅用トランジスタに並列接続されると共に、エミッタ端子が入力端子に接続され、入力端子を介して入力された受信信号の信号レベルに応じて、増幅用トランジスタに入力される受信信号の割合を変化させる分流用トランジスタと、ベース端子が分流用トランジスタのベース端子に接続されることにより分流用トランジスタと共にカレントミラー回路を形成し、分流用トランジスタの動作電流を制御するための第２の制御用トランジスタと、増幅用トランジスタに並列接続されると共に、エミッタ端子が増幅用トランジスタおよび分流用トランジスタのエミッタ端子と共に入力端子に接続され、入力端子を介して入力された受信信号の信号レベルに応じてオン・オフ制御され、増幅用トランジスタに対する受信信号の信号経路を切り換えるためのスイッチング素子として機能するバイパス用トランジスタとを備えたものである。
【００１２】
この利得可変増幅回路では、増幅用トランジスタによって、入力された高周波の受信信号が増幅される。このとき、増幅用トランジスタに入力される受信信号の割合は、受信信号の信号レベルに応じて、増幅用トランジスタに並列接続された分流用トランジスタによって変化させられる。また、増幅用トランジスタに並列接続されたスイッチング素子によって、受信信号の信号レベルに応じて、増幅用トランジスタに対する受信信号の信号経路が切り換えられる。
【００１３】
請求項２記載の利得可変増幅回路は、請求項１記載の利得可変増幅回路において、更に、外部から入力された制御用信号に基づいて、受信信号の信号レベルに応じて各トランジスタおよびスイッチング素子の動作制御を行う制御回路を備え、制御回路が、スイッチング素子がオン状態のときに、増幅用トランジスタおよび分流用トランジスタに対して受信信号が非入力状態となり、スイッチング素子がオフ状態のときに、増幅用トランジスタおよび分流用トランジスタに対して受信信号が入力状態となるように、各トランジスタおよびスイッチング素子の動作制御を行うようにしたものである。
【００１４】
この利得可変増幅回路では、制御回路によって、外部から入力された制御用信号に基づいて、受信信号の信号レベルに応じて、スイッチング素子がオン状態のときに、増幅用トランジスタおよび分流用トランジスタに対して受信信号が非入力状態となり、スイッチング素子がオフ状態のときに、増幅用トランジスタおよび分流用トランジスタに対して受信信号が入力状態となるように、各トランジスタおよびスイッチング素子の動作制御が行われる。
【００１５】
請求項３記載の利得可変増幅回路は、請求項２記載の利得可変増幅回路において、制御回路が、受信信号の信号レベルが所定値より小さいときに、スイッチング素子がオフ状態となり、受信信号の信号レベルが所定値以上のときに、スイッチング素子がオン状態になるように、スイッチング素子の動作制御を行うようにしたものである。
【００１６】
この利得可変増幅回路では、制御回路によって、受信信号の信号レベルが所定値より小さいときに、スイッチング素子がオフ状態となり、受信信号の信号レベルが所定値以上のときに、スイッチング素子がオン状態になるように、スイッチング素子の動作制御が行われる。
【００１７】
請求項４記載の利得可変増幅回路は、請求項２記載の利得可変増幅回路において、制御回路が、外部から入力された第１の制御用信号に基づいて、第１の制御用トランジスタおよび第２の制御用トランジスタに流れる電流を制御することにより、増幅用トランジスタの利得制御を行う第１の制御回路と、スイッチング素子としてのバイパス用トランジスタのベース端子に接続され、外部から入力された第２の制御用信号に基づいて、バイパス用トランジスタのベース端子に入力する電流を制御することによりスイッチング素子をオン・オフ制御する第２の制御回路とを有したものである。
【００１８】
この利得可変増幅回路では、第１の制御回路によって、外部から入力された第１の制御用信号に基づいて、増幅用トランジスタの利得制御が行われる。また、第２の制御回路によって、外部から入力された第２の制御用信号に基づいて、スイッチング素子がオン・オフ制御される。
【００１９】
請求項５記載の利得可変増幅回路は、請求項１記載の利得可変増幅回路において、増幅用トランジスタのベース端子を、高周波的に接地するようにしたものである。
【００２０】
請求項６記載の利得可変増幅回路は、請求項１記載の利得可変増幅回路において、増幅用トランジスタおよび分流用トランジスタに流れる動作電流の和を、一定の通信環境下にある限りにおいて、受信信号の信号レベルの変化に関わらず一定に保つようにしたものである。
【００２１】
この利得可変増幅回路では、増幅用トランジスタおよび分流用トランジスタに流れる動作電流の和が、一定の通信環境下にある限りにおいて、受信信号の信号レベルの変化に関わらず一定に保たれる。
【００２２】
請求項７記載の利得可変増幅回路は、請求項６記載の利得可変増幅回路において、増幅用トランジスタおよび分流用トランジスタに流れる動作電流の和を、妨害信号の有無を含む通信環境の違いに応じて変化させるようにしたものである。
【００２３】
この利得可変増幅回路では、動作電流の和が、妨害信号の有無を含む通信環境の違いに応じて変化させられる。
【００２４】
請求項８記載の通信機器は、受信信号に対する信号処理を行う受信装置と、受信装置に入力された高周波の受信信号を可変的に増幅する利得可変増幅回路とを備えた通信機器であって、利得可変増幅回路が、受信信号が入力される入力端子と、エミッタ端子が入力端子に接続され、入力端子を介して入力された高周波の受信信号を増幅する増幅用トランジスタと、ベース端子が増幅用トランジスタのベース端子に接続されることにより増幅用トランジスタと共にカレントミラー回路を形成し、増幅用トランジスタの動作電流を制御するための第１の制御用トランジスタと、増幅用トランジスタに並列接続されると共に、エミッタ端子が入力端子に接続され、入力端子を介して入力された受信信号の信号レベルに応じて、増幅用トランジスタに入力される受信信号の割合を変化させる分流用トランジスタと、ベース端子が分流用トランジスタのベース端子に接続されることにより分流用トランジスタと共にカレントミラー回路を形成し、分流用トランジスタの動作電流を制御するための第２の制御用トランジスタと、増幅用トランジスタに並列接続されると共に、エミッタ端子が増幅用トランジスタおよび分流用トランジスタのエミッタ端子と共に入力端子に接続され、入力端子を介して入力された受信信号の信号レベルに応じてオン・オフ制御され、増幅用トランジスタに対する受信信号の信号経路を切り換えるためのスイッチング素子として機能するバイパス用トランジスタとを備えたものである。
【００２５】
この通信機器では、利得可変増幅回路における増幅用トランジスタによって、入力された高周波の受信信号が増幅される。このとき、増幅用トランジスタに入力される受信信号の割合は、受信信号の信号レベルに応じて、増幅用トランジスタに並列接続された分流用トランジスタによって変化させられる。また、増幅用トランジスタに並列接続されたスイッチング素子によって、受信信号の信号レベルに応じて、増幅用トランジスタに対する受信信号の信号経路が切り換えられる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２７】
図１は、本発明の一実施の形態に係る通信機器としての携帯電話機の構成を示すブロック図である。なお、図では、携帯電話機の一構成例として、ＣＤＭＡ方式とＦＭ方式のデュアルモードを有するものについて、高周波信号を扱う部分を中心に示している。この図に示した携帯電話機は、送信信号に対する信号処理を行う送信（ＴＸ）系回路１と、受信信号に対する信号処理を行う受信（ＲＸ）系回路２と、送信系回路１に対して処理すべき送信信号を変調して出力すると共に、受信系回路２において処理された受信信号が入力されるモデム３と、送信信号および受信信号の分離を行うデュプレクサ４と、送信すべき信号電波の放射を行うと共に、図示しない基地局からの信号電波を受信する共用アンテナ５とを備えている。
【００２８】
ここで、受信系回路２が、本発明における「受信装置」の一具体例に対応する。
【００２９】
送信系回路１は、モデム３から出力されたベースバンド送信信号をＱＰＳＫ（Quadrature Phase Shift Keying ：４相位相シフト）変調してＩＦ（Intermediate Frequency：中間周波数）信号を出力するＱＰＳＫ変調回路１１と、ＡＧＣ機能を有し、ＩＦ信号を送信側ＩＦ用ＡＧＣ電圧（利得制御電圧）ＶTX-AGCに応じて可変的に増幅する送信側ＩＦ増幅回路１２と、増幅されたＩＦ信号を、局部発振器１６からの局部発振信号と混合してＲＦ（Radio Frequency ：高周波）信号に変換して出力するミキサ１３と、ＲＦ信号に含まれる不要信号成分を除去するためのバンドパスフィルタ１４と、バンドパスフィルタ１４から出力されたＲＦ信号を増幅してデュプレクサ４に出力するパワーアンプ（ＰＡ）１５とを備えている。
【００３０】
受信系回路２は、ＡＧＣ機能を有し、デュプレクサ４を介して入力されたＲＦ信号をＲＦ用ＡＧＣ電圧ＶL-AGC に応じて可変的に増幅するローノイズアンプ（ＬＮＡ）２１と、ＲＦ信号に含まれる不要信号成分を除去するためのバンドパスフィルタ２２と、ＲＦ信号を局部発振器１６からの局部発振信号と混合してＩＦ信号に変換するためのミキサ２３と、入力されたＩＦ信号をＣＤＭＡ用の信号成分に変換するためのＣＤＭＡ用バンドパスフィルタ２４と、入力されたＩＦ信号をＦＭ用の信号成分に変換するためのＦＭ用バンドパスフィルタ２５と、選択的に入力されたＣＤＭＡ用の受信信号およびＦＭ用のＩＦ信号を受信側ＩＦ用ＡＧＣ電圧（利得制御電圧）ＶRX-AGCに応じて可変的に増幅する受信側ＩＦ増幅回路２６と、ＣＤＭＡ用バンドパスフィルタ２４およびＣＤＭＡ用バンドパスフィルタ２４を選択的に受信側ＩＦ増幅回路２６に接続する切り換えスイッチ２８と、受信側ＩＦ増幅回路２６で増幅された受信信号をＱＰＳＫ復調するためのＱＰＳＫ復調回路２７とを備えている。
【００３１】
受信系回路２は、更に、ＡＧＣ電圧ＶL-AGC ，ＶRX-AGCおよび切り換え制御信号ＶSWを発生し、ローノイズアンプ２１と受信側ＩＦ増幅回路２６とにおける利得を制御する受信用制御電圧発生回路４０を備えている。
【００３２】
ここで、ローノイズアンプ２１が、本発明における「利得可変増幅回路」の一具体例に対応する。また、ＲＦ用ＡＧＣ電圧ＶL-AGC および切り換え制御信号ＶSWが、本発明における「制御用信号」の一具体例に対応する。
【００３３】
モデム３は、入力された受信信号の強度（受信強度）を検出するための受信信号強度検出回路（ＲＳＳＩ）３３と、受信強度と強度基準データＤ１１とを比較し、その差分を示す信号を出力する比較回路３４と、ＩＦ用ＡＧＣ電圧ＶTX-AGCを発生し、送信側ＩＦ増幅回路１２の利得を制御する送信用制御電圧発生回路３５とを備えている。
【００３４】
比較回路３４からの差分を示す信号は、受信用制御電圧発生回路４０に出力されるようになっている。また、比較回路３４からの差分を示す信号は、送信出力補正回路３５にも出力される。送信出力補正回路３５は、比較回路３４から入力された差分を示す信号と、別途入力された送信出力補正データＤ１２とに基づいて、ＩＦ用ＡＧＣ電圧ＶTX-AGCを出力して送信側ＩＦ増幅回路２６の利得を制御するようになっている。受信用制御電圧発生回路４０は、比較回路３４からの信号によって示される差分が「０」になるように、ＩＦ用ＡＧＣ電圧ＶRX-AGCを出力して受信側ＩＦ増幅回路２６の利得を制御するようになっている。また、受信用制御電圧発生回路４０は、比較回路３４からの信号に応じて、ＲＦ用ＡＧＣ電圧ＶL-AGC および切り換え制御信号ＶSWを発生し、ローノイズアンプ２１の利得を制御するようになっている。
【００３５】
ここで、本実施の形態における携帯電話機は、実質的な通信の有無に関わらず、受信信号の信号レベルの検出を行うために常時動作状態にある。なお、ここでいう「実質的な通信」とは、通話を伴う通信のことをいう。また、本実施の形態において、「受信信号」には、着信を伴わない単なる信号レベルのチェック用の信号も含まれるものとする。
【００３６】
図２は、本発明の特徴部分であるローノイズアンプ２１の構成例を示す回路図である。この図に示したローノイズアンプ２１は、入力信号ＩＮ（ＲＦ信号）を可変的に増幅可能な可変増幅回路４１と、受信信号の信号レベル等に応じて可変増幅回路４１における利得の制御を行うコントロール回路部４２とを備えている。コントロール回路部４２は、可変増幅回路４１における利得の制御を行うためのＡＧＣコントロール回路４３と、可変増幅回路４１における入力信号ＩＮの信号経路の制御を行うバイパスコントロール回路４４とを有している。この図に示したローノイズアンプ２１には、入力端子５４を介して入力信号ＩＮが入力されるようになっている。また、ローノイズアンプ２１には、コントロール回路部４２の入力端子５２を介して受信用制御電圧発生回路４０（図１）からのＲＦ用ＡＧＣ電圧ＶL-AGC （第１の制御用信号）が入力され、入力端子５１を介して受信用制御電圧発生回路４０からの切り換え制御信号ＶSW（第２の制御用信号）が入力されるようになっている。更に、ローノイズアンプ２１においては、出力端子５６を介して可変増幅回路４１によって増幅された出力信号ＯＵＴが出力されるようになっている。なお、同図に示した回路には、複数のトランジスタが含まれるが、ここでは各トランジスタをバイポーラ型のトランジスタで構成した例について説明する。
【００３７】
なお、ここで、コントロール回路部４２が、本発明における「制御回路」の一具体例に対応する。また、ＡＧＣコントロール回路４３が、本発明における「第１の制御回路」の一具体例に対応し、バイパスコントロール回路４４が、本発明における「第２の制御回路」の一具体例に対応する。
【００３８】
まず、可変増幅回路４１の構成について説明する。可変増幅回路４１は、入力信号ＩＮを増幅する増幅用トランジスタＴ１と、増幅用トランジスタＴ１と共にカレントミラー回路６３を形成し、増幅用トランジスタＴ１の動作電流Ｉ１を制御するための制御用トランジスタＴ２と、増幅用トランジスタＴ１に並列接続されると共に、受信信号の信号レベルに応じて増幅用トランジスタＴ１に入力される入力信号ＩＮの割合を変化させる分流用トランジスタＴ３と、分流用トランジスタＴ３と共にカレントミラー回路６２を形成し、分流用トランジスタＴ３の動作電流Ｉ３を制御するための制御用トランジスタＴ４と、増幅用トランジスタＴ１に並列接続されると共に、コントロール回路部４２からの制御電流ＩSWによって受信信号の信号レベルに応じてオン／オフ制御され、入力信号ＩＮの信号経路を切り換えるスイッチング素子としてのバイパス用トランジスタＴ５とを有している。可変増幅回路４１は、更に、抵抗Ｒ１〜Ｒ３と、コンデンサＣ２，Ｃ３，Ｃ４とを有している。トランジスタＴ１，Ｔ２，Ｔ３，Ｔ４は、カレントミラー回路を応用しているので、ＩＣ（integrated circuit: 集積回路）技術により、同一のシリコン基板上に形成可能である。
【００３９】
この可変増幅回路４１において、カレントミラー回路６３を形成する一対のトランジスタＴ１，Ｔ２のベース端子は、互いのベース端子に共通接続されている。また、トランジスタＴ１，Ｔ２のベース端子は、コントロール回路部４２のＡＧＣコントロール回路４３に接続されている。更に、トランジスタＴ１，Ｔ２のベース端子は、コンデンサＣ２の一端側に接続されている。コンデンサＣ２の他端側は接地されており、トランジスタＴ１，Ｔ２を高周波的に接地している。コンデンサＣ２の容量値は、例えば２Ｇｈｚの高周波動作では、３〜５ｐＦ程度に設定される。
【００４０】
制御用トランジスタＴ２のコレクタ端子は、自身のベース端子にダイオード接続されている。また、制御用トランジスタＴ２のエミッタ端子は、接地されている。一方、増幅用トランジスタＴ１のエミッタ端子は、分流用トランジスタＴ３のエミッタ端子と、バイパス用トランジスタＴ５のエミッタ端子とに接続されている。増幅用トランジスタＴ１のエミッタ端子は、また、入力信号ＩＮが入力される入力端子５４と、ＤＣバイアス用に設けられたインダクタンスＬ２の一端側に接続されている。インダクタンスＬ２の他端側は接地されている。また、増幅用トランジスタＴ１のコレクタ端子は、コンデンサＣ４，Ｃ１の一端と、インダクタンスＬ１の一端とに接続されている。増幅用トランジスタＴ１には、カレントミラー回路６３を形成する制御用トランジスタＴ２に流れる電流Ｉ２に比例した値の電流Ｉ１が流れるようになっている。
【００４１】
なお、コンデンサＣ１とインダクタンスＬ１は、増幅用トランジスタＴ１のインピーダンス・マッチング用に設けられたものである。インダクタンスＬ１の他端は、電源電圧Ｖｃｃが印加される入力端子５５に接続されている。コンデンサＣ１の他端は、ＳＡＷ（Surface Acoustic Waves：表面弾性波）フィルタ４４の入力側に接続されている。可変増幅回路４１において、端子５４から入力された入力信号ＩＮは、増幅用トランジスタＴ１で増幅され、インダクタンスＬ１およびコンデンサＣ１を介して、ＳＡＷフィルタ４４の入力側へ伝達されるようになっている。ＳＡＷフィルタ４４の出力側は、出力端子５６に接続されている。
【００４２】
また、可変増幅回路４１において、カレントミラー回路６２を形成する一対のトランジスタＴ３，Ｔ４のベース端子は、互いのベース端子に共通接続されている。また、トランジスタＴ３，Ｔ４のベース端子は、コントロール回路部４２のＡＧＣコントロール回路４３に接続されている。更に、トランジスタＴ３，Ｔ４のベース端子は、コンデンサＣ３の一端側に接続されている。コンデンサＣ３の他端側は接地されており、トランジスタＴ３，Ｔ４を高周波的に接地している。コンデンサＣ３の容量値は、コンデンサＣ２と同様に、例えば２Ｇｈｚの高周波動作では、３〜５ｐＦ程度に設定される。
【００４３】
制御用トランジスタＴ４のコレクタ端子は、自身のベース端子にダイオード接続されている。また、制御用トランジスタＴ４のエミッタ端子は、接地されている。分流用トランジスタＴ３のエミッタ端子は、増幅用トランジスタＴ１のエミッタ端子と、バイパス用トランジスタＴ５のエミッタ端子とに接続されている。分流用トランジスタＴ３のエミッタ端子は、また、増幅用トランジスタＴ１のエミッタ端子と共に、入力信号ＩＮが入力される入力端子５４と、ＤＣバイアス用に設けられたインダクタンスＬ２の一端側とに接続されている。また、分流用トランジスタＴ３のコレクタ端子は、電源電圧Ｖｃｃが印加される入力端子５５とインダクタンスＬ１の他端との間に接続されている。入力端子５５とインダクタンスＬ１の他端との間には、また、コンデンサＣ５の一端側が接続されている。コンデンサＣ５の他端側は接地されている。
【００４４】
分流用トランジスタＴ３には、カレントミラー回路６２を形成する制御用トランジスタＴ４に流れるコレクタ電流Ｉ４に比例した値のコレクタ電流Ｉ３が流れるようになっている。ここで、分流用トランジスタＴ３に電流Ｉ３が流れていると、入力端子５４に入力された入力信号ＩＮは、増幅用トランジスタＴ１のみならず分流用トランジスタＴ３にも分流して流れ、増幅用トランジスタＴ１の利得を低下させるようになっている。従って、可変増幅回路４１においては、増幅用トランジスタＴ１と分流用トランジスタＴ３に流れる電流の電流比によって、増幅用トランジスタＴ１の利得が変わることになる。本実施の形態におけるローノイズアンプ２１のＡＧＣ機能は、この増幅用トランジスタＴ１と分流用トランジスタＴ３に流れる電流の電流比を利用している。
【００４５】
なお、可変増幅回路４１において、増幅用トランジスタＴ１と分流用トランジスタＴ３は、例えば同一セルサイズで構成されている。また、トランジスタＴ２とトランジスタＴ４も、同一セルサイズで構成されている。制御用トランジスタＴ２，Ｔ４は、それぞれトランジスタＴ１，Ｔ３に対して、例えば１／１０から１／１００のセルサイズで構成されていることが望ましい。制御用トランジスタＴ２，Ｔ４のセルサイズをトランジスタＴ１，Ｔ３に対して小さく設定することにより、制御用トランジスタＴ２，Ｔ４に流す電流が少なくて済むので、少ない消費電流でトランジスタＴ１，Ｔ３の動作を制御することができる。
【００４６】
可変増幅回路４１において、バイパス用トランジスタＴ５のベース端子は、抵抗Ｒ１を介してコントロール回路部４２のバイパスコントロール回路４４に接続されており、バイパスコントロール回路４４からの制御電流ＩSWが入力されるようになっている。バイパス用トランジスタＴ５のベース端子は、また、抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は接地されている。バイパス用トランジスタＴ５のコレクタ端子は、コンデンサＣ４の他端に接続されている。バイパス用トランジスタＴ５のコレクタ端子とコンデンサＣ４の他端との間には、抵抗Ｒ３の一端が接続されている。抵抗Ｒ３の他端は接地されている。なお、抵抗Ｒ１，Ｒ２，Ｒ３は、バイパス用トランジスタＴ５のバイアス用に設けられたものである。また、バイパス用トランジスタＴ５のエミッタ端子は、増幅用トランジスタＴ１のエミッタ端子および分流用トランジスタＴ３のエミッタ端子と共に、入力端子５２と、インダクタンスＬ２の一端側とに接続されている。
【００４７】
ここで、バイパス用トランジスタＴ５のベース端子にバイパスコントロール回路４４からの制御電流ＩSWが入力されると、バイパス用トランジスタＴ５がオン状態となりコレクタ−エミッタ間のインピーダンスが低くなって、入力端子５４に入力された入力信号ＩＮは、バイパス用トランジスタＴ５を介して、出力端子５６側に伝達されるようになる。本実施の形態においては、このバイパス用トランジスタＴ５がオン状態のときに、トランジスタＴ１，Ｔ２，Ｔ３，Ｔ４に流れる電流がゼロとなるように電流制御し、入力信号ＩＮが増幅用トランジスタＴ１によって増幅されることなくバイパス用トランジスタＴ５を介して出力されるように設定されている。
【００４８】
このように、可変増幅回路４１は、増幅用トランジスタＴ１と分流用トランジスタＴ３に流れる電流の電流比を利用したＡＧＣ機能により、入力信号ＩＮを可変的に増幅して出力することが可能であると共に、バイパス用トランジスタＴ５のスイッチング機能により、増幅用の回路部分をバイパスするように入力信号ＩＮの信号経路を切り換え、入力信号ＩＮを増幅することなく、そのままの状態で出力することが可能となっている。
【００４９】
なお、図２では、可変増幅回路４１におけるトランジスタＴ１〜Ｔ５を、全てバイポーラトランジスタで構成した例を示しているが、トランジスタＴ１〜Ｔ５をＢｉＣＭＯＳ（Bipolar CMOS（Complementary Metal-Oxide Semiconductor ）) 回路を利用して構成することも可能である。ＢｉＣＭＯＳ回路を利用する場合には、バイパス用トランジスタＴ５をＭＯＳトランジスタで構成しても、バイポーラトランジスタと同様な動作となる。
【００５０】
次に、ＡＧＣコントロール回路４３の構成について説明する。ＡＧＣコントロール回路４３は、可変増幅回路４１に対するＡＧＣ機能を実現するための回路である。このコントロール回路４３において、ＲＦ用ＡＧＣ電圧ＶL-AGC が入力される入力端子５２は、抵抗Ｒ８０の一端に接続されている。抵抗Ｒ８０の他端は、抵抗Ｒ８１，Ｒ８２の一端に接続され、抵抗Ｒ８１，Ｒ８２と共に、トランジスタＴ１１のベース端子に接続されている。従って、トランジスタＴ１１のベース端子には、抵抗Ｒ８０を介してＲＦ用ＡＧＣ電圧ＶL-AGC が入力される。抵抗Ｒ８１の他端は接地されている。抵抗Ｒ８２の他端は、電源電圧Ｖｃｃが印加される入力端子５３に接続されている。抵抗Ｒ８０，Ｒ８１，Ｒ８２は、トランジスタＴ１１に入力されるＲＦ用ＡＧＣ電圧ＶL-AGC の範囲を調整するためのものである。
【００５１】
トランジスタＴ１１は、トランジスタＴ１２と共に差動増幅回路を形成している。トランジスタＴ１１．Ｔ１２のエミッタ端子は、電流源となるトランジスタ５３のコレクタ端子に共通接続されている。トランジスタＴ１１のコレクタ端子は、トランジスタＴ２１のコレクタ端子に接続されている。一方、トランジスタＴ１２のベース端子は、抵抗Ｒ１１の一端と抵抗Ｒ１２の一端との間に接続されている。トランジスタＴ１２のベース端子は、また、抵抗Ｒ１１を介して自身のコレクタ端子にダイオード接続されている。抵抗Ｒ１１の他端は、電源電圧Ｖｃｃが印加される入力端子５３に接続されている。抵抗Ｒ１２の他端は接地されている。
【００５２】
トランジスタＴ２１のベース端子は、トランジスタＴ２３，Ｔ２４のベース端子に共通接続されている。トランジスタＴ２１は、トランジスタＴ２３，Ｔ２４のそれぞれと、カレントミラー回路６４を形成している。トランジスタＴ２１，Ｔ２３，Ｔ２４のそれぞれのエミッタ端子は、電源電圧Ｖｃｃが印加される入力端子５３に接続されている。トランジスタＴ２３のコレクタ端子は、可変増幅回路４１の制御用トランジスタＴ２に接続されている。従って、トランジスタＴ２３に流れる電流が、可変増幅回路４１の制御用トランジスタＴ２に流れる電流Ｉ２となる。
【００５３】
トランジスタＴ２４のコレクタ端子は、トランジスタＴ６４に接続されている。トランジスタＴ６４は、トランジスタＴ６３のベース端子に接続され、トランジスタＴ６３と共にカレントミラー回路６１を形成している。トランジスタＴ６３，Ｔ６４のエミッタ端子は接地されている。トランジスタＴ６３のベース端子は、トランジスタＴ６４のベース端子に接続されると共に、自身のコレクタ端子にダイオード接続されている。
【００５４】
トランジスタＴ６３のコレクタ端子は、トランジスタＴ６２のコレクタ端子に接続されている。トランジスタＴ６２，Ｔ６３のコレクタ端子間には、可変増幅回路４１における制御用トランジスタＴ４が接続される。トランジスタＴ６２は、ベース端子がトランジスタＴ６１のベース端子に接続され、トランジスタＴ６１と共にカレントミラー回路を形成している。トランジスタＴ６２のエミッタ端子は、電源電圧Ｖｃｃが印加される入力端子５３に接続されていると共に、バイパスコントロール回路４４に接続されている。トランジスタＴ６１のエミッタ端子は、電源電圧Ｖｃｃが印加される入力端子５３に接続されている。トランジスタＴ６１のベース端子は、トランジスタＴ６２のベース端子に接続されると共に、自身のコレクタ端子にダイオード接続されている。トランジスタＴ６１のコレクタ端子は、トランジスタＴ６０のコレクタ端子に接続されている。
【００５５】
ＡＧＣコントロール回路４３は、また、抵抗Ｒ５７〜Ｒ６０と、スイッチ部ＳＷ１とを有している。抵抗Ｒ５７〜Ｒ６０の一端は、スイッチ部ＳＷ１に接続されている。抵抗Ｒ５７〜Ｒ６０の他端は、トランジスタＴ５２のコレクタ端子に共通接続されている。トランジスタＴ５２のベース端子は、自身のコレクタ端子にダイオード接続されている。トランジスタＴ５２のエミッタ端子は、トランジスタＴ５１のコレクタ端子に接続されている。トランジスタＴ５１のエミッタ端子は、接地されている。トランジスタＴ５１のベース端子は、自身のコレクタ端子にダイオード接続されている。
【００５６】
トランジスタＴ５１のベース端子は、更に、トランジスタＴ５３，Ｔ６０のベース端子に共通接続されている。トランジスタＴ５３，Ｔ６０のそれぞれのエミッタ端子は接地されている。ＡＧＣコントロール回路４３において、トランジスタＴ５３，Ｔ６０のそれぞれと、トランジスタＴ５１とで、カレントミラー回路が形成されている。
【００５７】
スイッチ部ＳＷ１は、複数のスイッチＳ１〜Ｓ４を有している。スイッチＳ１〜Ｓ４は、例えば、ＣＭＯＳ（Complementary MOS ）トランジスタ等のスイッチング素子によって構成される。スイッチＳ１〜Ｓ４は、それぞれ並列的に配置されている。スイッチＳ１〜Ｓ４の一端は、電源電圧Ｖｃｃが印加される入力端子５３に共通接続されている。抵抗Ｒ５７〜Ｒ６０は、それぞれ並列的に配置されると共に、それぞれの一端が各スイッチＳ１〜Ｓ４に接続されている。抵抗Ｒ５７〜Ｒ６０の他端は、トランジスタＴ５２のコレクタ端子に接続されている。
【００５８】
ＡＧＣコントロール回路４３において、スイッチＳ１〜Ｓ４を選択的にオン／オフ制御することにより、トランジスタＴ５１，Ｔ５２に流れる電流Ｉ５１を変更可能になっている。例えば、スイッチＳ１〜Ｓ４を全てオン状態にすると、電流Ｉ５１の値を最も大きくすることができる。また、スイッチＳ１〜Ｓ４のいずれか一つでもオフ状態になると、電流Ｉ５１の値は、スイッチＳ１〜Ｓ４が全てオン状態のときと比べて小さくなる。このように、スイッチＳ１〜Ｓ４を選択的にオン／オフ制御することにより、種々の電流値を設定可能である。なお、スイッチＳ１〜Ｓ４は、図示しない回路設定テーブルから出力された回路設定データにより、妨害信号の有無等の通信環境に基づいて、オン／オフ制御されるようになっている。
【００５９】
ここで、電流Ｉ５１を変更可能にすることにより、トランジスタＴ５１とカレントミラー回路を形成するトランジスタＴ５３のコレクタ電流Ｉ５３が変更されるので、トランジスタＴ１１に流れる電流ＩｔもスイッチＳ１〜Ｓ４を選択的にオン／オフ制御することにより変更可能である。
【００６０】
また、ＡＧＣコントロール回路４３において、トランジスタＴ６３に流れる電流Ｉ６は、後の動作説明において詳述するが、トランジスタＴ２１，Ｔ２４，Ｔ６３，Ｔ６４によって決定されるようになっており、電流Ｉｔに比例した値となる。また、トランジスタＴ６２に流れる電流Ｉ５は、トランジスタＴ６０，Ｔ６１，Ｔ６２によって決定されるようになっている。可変増幅回路４１における制御用トランジスタＴ４に流れる電流Ｉ４は、トランジスタＴ６０，Ｔ６１，Ｔ６２で決る電流Ｉ５から、トランジスタＴ２１，Ｔ２４，Ｔ６３，Ｔ６４で決る電流Ｉ６を減じた値（Ｉ５−Ｉ６）によって決定される。
【００６１】
なお、可変増幅回路４１の増幅用トランジスタＴ１および分流用トランジスタＴ３には、それぞれカレントミラー回路６３，６２を形成する制御用トランジスタＴ２，Ｔ４に流れる電流Ｉ２，Ｉ４に比例した電流Ｉ１，Ｉ３が流れるので、電流Ｉ２，Ｉ４の値を制御することで、増幅用トランジスタＴ１に流れる電流Ｉ１および分流用トランジスタＴ３に流れる電流Ｉ３を制御することができる。ここで、ＡＧＣコントロール回路４３は、制御用トランジスタＴ２，Ｔ４に流れる電流Ｉ２，Ｉ４を制御することが可能となっており、増幅用トランジスタＴ１に流れる電流Ｉ１および分流用トランジスタＴ３に流れる電流Ｉ３を制御することが可能である。また、可変増幅回路４１において、電流Ｉ１，Ｉ３の電流比によって増幅用トランジスタＴ１の利得が決定されるので、結果的にＡＧＣコントロール回路４３は、増幅用トランジスタＴ１の利得の制御を行うことが可能となる。これにより、ＡＧＣコントロール回路４３は、可変増幅回路４１に対するＡＧＣ機能を実現することが可能となっている。
【００６２】
なお、電流Ｉ１，Ｉ３と増幅用トランジスタＴ１の利得との関係については、後に図面を参照して詳述する。
【００６３】
次に、バイパスコントロール回路４４の構成について説明する。バイパスコントロール回路４４は、可変増幅回路４１におけるバイパス用トランジスタＴ５の動作を制御することが可能となっている。このバイパスコントロール回路４４は、トランジスタＴ６５，Ｔ６６，Ｔ６７と、抵抗Ｒ６１，Ｒ６３，Ｒ６４，Ｒ６５とを有している。
【００６４】
バイパスコントロール回路４４において、抵抗Ｒ６１の一端は、受信用制御電圧発生回路４０（図１）からの切り換え制御信号ＶSWが入力される入力端子５１に接続されている。抵抗Ｒ６１の他端は、トランジスタＴ６５，Ｔ６６のベース端子に共通接続されている。抵抗Ｒ６１の他端と、トランジスタＴ６５との間には、抵抗Ｒ６５の一端が接続されいる。抵抗Ｒ６５の他端とトランジスタＴ６５，Ｔ６６のエミッタ端子は接地されている。トランジスタＴ６５のコレクタ端子には、抵抗Ｒ６３の一端が接続されている。トランジスタＴ６６のコレクタ端子は、ＡＧＣコントロール回路４３のトランジスタＴ５１，Ｔ５３，Ｔ６０のベース端子に接続されている。
【００６５】
抵抗Ｒ６３の他端は、抵抗Ｒ６４の一端に接続されている。抵抗Ｒ６３の他端と抵抗Ｒ６４の一端との間には、トランジスタＴ６７のベースが接続されている。トランジスタＴ６７のエミッタ端子は、抵抗Ｒ６４の他端と、ＡＧＣコントロール回路４３におけるトランジスタＴ６２のエミッタ端子に接続されている。トランジスタＴ６７のコレクタ端子は、可変増幅回路４１における抵抗Ｒ１を介してバイパス用トランジスタＴ５のベース端子に接続されている。
【００６６】
バイパスコントロール回路４４においては、入力端子５１に入力された切り換え制御信号ＶSWによって、受信信号の信号レベルに応じてトランジスタＴ６７がオン／オフ制御され、トランジスタＴ６７に流れる電流ＩSWが制御されるようになっている。ここで、電流ＩSWは、可変増幅回路４１のバイパス用トランジスタＴ５のベース端子に入力されるので、結果的に、制御信号ＶSWによってバイパス用トランジスタＴ５をオン／オフ制御することが可能となる。なお、バイパスコントロール回路４４によるバイパス用トランジスタＴ５の制御については、後の動作説明において、より詳細に説明する。また、バイパスコントロール回路４４においては、トランジスタＴ６６をオンすることにより、ＡＧＣコントロール回路４３におけるトランジスタＴ１１に流れる電流Ｉｔをゼロにし、結果的に可変増幅回路４１の増幅用トランジスタＴ１をオフ状態にするような制御を行うようになっている。
【００６７】
次に、上記のような構成の携帯電話機の動作について説明する。
【００６８】
まず、送信時の動作について説明する。モデム３により変調されたベースバンド送信信号は、まず、送信系回路１のＱＰＳＫ変調回路１１に入力される。ＱＰＳＫ変調回路１１は、ベースバンド送信信号をＱＰＳＫ変調して、例えば、１３０ＭＨｚのＩＦ信号に変換し、送信側ＩＦ増幅回路１２に出力する。次に、送信側ＩＦ増幅回路１２は、ＩＦ信号を増幅し、ミキサ１３に出力する。ミキサ１３は、増幅されたＩＦ信号を局部発振器１６からの局部発振信号と混合し、例えば、８００ＭＨｚのＲＦ信号に変換して、バンドパスフィルタ１４に出力する。バンドパスフィルタ１４は、ＲＦ信号に含まれる不要信号成分を除去した後、パワーアンプ１５に出力する。パワーアンプ１５は、不要信号成分が除去されたＲＦ信号を増幅して、デュプレクサ４に出力する。デュプレクサ４に出力されたＲＦ信号は、共用アンテナ５から空間中に放射される。
【００６９】
次に、受信時の動作について説明する。共用アンテナ５によって捕捉された信号電波は、デュプレクサ４を介して、電気的なＲＦ信号に変換され、受信系回路２のローノイズアンプ２１に出力される。ローノイズアンプ２１は、入力されたＲＦ信号を可変的な利得で増幅し、バンドパスフィルタ２２に出力する。バンドパスフィルタ２２は、ＲＦ信号に含まれる不要信号成分を除去した後、ミキサ２３ａに出力する。ミキサ２３は、ＲＦ信号を局部発振器１６からの局部発振信号と混合し、例えば、８５ＭＨｚのＩＦ信号に変換して、ＣＤＭＡ用バンドパスフィルタ２４とＦＭ用バンドパスフィルタ２５とに出力する。ＣＤＭＡ用バンドパスフィルタ２４およびＦＭ用バンドパスフィルタ２５は、それぞれ入力されたＩＦ信号を、ＣＤＭＡ用の信号成分、ＦＭ用の信号成分に変換する。ＣＤＭＡ用バンドパスフィルタ２４およびＦＭ用バンドパスフィルタ２５によって変換されたＣＤＭＡ用の受信信号およびＦＭ用の受信信号は、切り換えスイッチ２８の作用により、設定モードに応じて、いずれか一方の信号成分のみが、次段の受信側ＩＦ増幅回路２６に選択的に出力される。受信側ＩＦ増幅回路２６は、選択的に入力されたＣＤＭＡ用の受信信号またはＦＭ用の受信信号を増幅し、ＱＰＳＫ復調回路２７に出力する。ＱＰＳＫ復調回路２７は、増幅された受信信号をＱＰＳＫ復調してモデム３に出力する。
【００７０】
モデム３内に入力された受信信号は、受信信号強度検出回路３３によってその受信強度（信号レベル）が検出される。受信信号強度検出回路３３によって検出された受信強度を示す信号は、比較回路３４に出力される。比較回路３４は、受信強度と、別途入力された強度基準データＤ１１とを比較し、その差分を示す信号を受信用制御電圧発生回路４０および送信出力補正回路３５に出力する。受信用制御電圧発生回路４０は、比較回路３４からの信号によって示された差分が「０」になるように、すなわち受信信号強度検出回路３３の出力が強度基準データＤ１１と一致するようにＩＦ用ＡＧＣ電圧ＶRX-AGCを出力して受信側ＩＦ増幅回路２６の利得を制御する。また、受信用制御電圧発生回路４０は、比較回路３４からの信号に基づいて、ローノイズアンプ２１の利得を制御するためのＲＦ用ＡＧＣ電圧ＶL-AGC およびローノイズアンプ２１内におけるＲＦ信号の経路を切り換えるための切り換え制御信号ＶSWを発生する。
【００７１】
送信出力補正回路３５は、比較回路３４から入力された差分を示す信号と、別途入力された送信出力補正データＤ１２とに基づいて、送信側ＩＦ増幅回路１２の利得を制御する。なお、送信出力補正データＤ１２は、携帯電話機と図示しない基地局との間の回線状況に応じたデータである。また、送信出力補正回路３５による利得の制御は、被変調信号が受信信号のレベルに逆比例するように、且つ、送信出力補正データＤ１２に応じた制御がなされるように送信側ＩＦ増幅回路１２にＩＦ用ＡＧＣ電圧ＶTX-AGCを出力することにより行われる。
【００７２】
次に、本発明の特徴部分であるローノイズアンプ２１の動作について説明する。
【００７３】
図２に示したローノイズアンプ２１において、入力端子５４から入力された入力信号ＩＮ（ＲＦ信号）は、可変増幅回路４１の増幅用トランジスタＴ１で増幅される。増幅用トランジスタＴ１で増幅された信号は、インピーダンス・マッチング用に設けられたインダクタンスＬ１およびコンデンサＣ１を介して、ＳＡＷ４４へ伝達され、出力端子５６から出力される。
【００７４】
可変増幅回路４１において、増幅用トランジスタＴ１には、カレントミラー回路６３を形成する制御用トランジスタＴ２に流れる電流Ｉ２に比例した値の電流Ｉ１が流れる。また、可変増幅回路４１において、分流用トランジスタＴ３には、カレントミラー回路６２を形成する制御用トランジスタＴ４に流れる電流Ｉ４に比例した値の電流Ｉ３が流れる。ここで、分流用トランジスタＴ３に電流Ｉ３が流れていると、入力端子５４に入力された入力信号ＩＮは、増幅用トランジスタＴ１のみならず分流用トランジスタＴ３にも分流して流れ、増幅用トランジスタＴ１の利得を低下させる。従って、可変増幅回路４１においては、増幅用トランジスタＴ１と分流用トランジスタＴ３に流れる電流Ｉ１，Ｉ３の電流比によって、増幅用トランジスタＴ１の利得が変化する。なお、制御用トランジスタＴ２，Ｔ４に流れる電流Ｉ２，Ｉ４の値は、後述のように、コントロール回路部４２によって決定される。
【００７５】
また、可変増幅回路４１において、スイッチング素子としてのバイパス用トランジスタＴ５は、バイパスコントロール回路４４からの制御電流ＩSWによって、オン／オフ制御される。バイパス用トランジスタＴ５のベース端子に、制御電流ＩSWが入力されると、バイパス用トランジスタＴ５がオン状態となりコレクタ−エミッタ間のインピーダンスが低くなって、入力端子５４に入力された入力信号ＩＮが、バイパス用トランジスタＴ５を介して出力端子５６側に伝達される。ここで、バイパス用トランジスタＴ５がオン状態のときには、バイパスコントロール回路４４による電流制御により、制御用トランジスタＴ２，Ｔ４に流れる電流Ｉ２，Ｉ４がゼロとなり、トランジスタＴ１，Ｔ３に流れる電流がゼロとなる。これにより、バイパス用トランジスタＴ５がオン状態のときには、入力信号ＩＮが増幅用トランジスタＴ１によって増幅されることなくバイパス用トランジスタＴ５をバイパスして出力される。
【００７６】
このように、可変増幅回路４１では、増幅用トランジスタＴ１と分流用トランジスタＴ３に流れる電流の電流比を利用したＡＧＣ機能により、入力信号ＩＮを可変的に増幅して出力することが可能とされると共に、バイパス用トランジスタＴ５のスイッチング機能により、増幅用の回路部分をバイパスするように入力信号ＩＮの経路を切り換え、入力信号ＩＮを増幅することなく、そのままの状態で出力することが可能とされる。
【００７７】
ローノイズアンプ２１において、受信用制御電圧発生回路４０（図１）からのＲＦ用ＡＧＣ電圧ＶL-AGC は、ＡＧＣコントロール回路４３における入力端子５２および抵抗Ｒ８０を介して、トランジスタＴ１１に入力される。トランジスタＴ１１は、トランジスタＴ１２と共に差動増幅回路を形成しており、ＲＦ用ＡＧＣ電圧ＶL-AGC が入力されると、差動増幅回路の電圧／電流変換作用により、トランジスタＴ１１に、ＲＦ用ＡＧＣ電圧ＶL-AGC の大きさに応じた電流Ｉｔが流れる。ＡＧＣコントロール回路４３では、トランジスタＴ１１に流れる電流Ｉｔが、ＲＦ用ＡＧＣ電圧ＶL-AGC に対して指数関数的に制御される。
【００７８】
ＡＧＣコントロール回路４３において、トランジスタＴ２１とトランジスタＴ２３は、カレントミラー回路を形成しているので、トランジスタＴ２３から可変増幅回路４１の制御用トランジスタＴ２に流れる電流Ｉ２は、トランジスタＴ２１に流れる電流Ｉｔに流れる電流に比例した値となる。ここで、前述のように、増幅用トランジスタＴ１には、制御用トランジスタＴ２に流れる電流Ｉ２に比例した値の電流Ｉ１が流れるので、電流Ｉｔを制御することで、結果的に、増幅用トランジスタＴ１に流れる電流Ｉ１が制御される。ここで、ローノイズアンプ２１では、トランジスタＴ１１に流れる電流Ｉｔが、ＲＦ用ＡＧＣ電圧ＶL-AGC に対して指数関数的に制御されているので、可変増幅回路４１における利得は、ＲＦ用ＡＧＣ電圧ＶL-AGC の直線的な変化に応じて直線的に変化する。
【００７９】
また、ＡＧＣコントロール回路４３において、トランジスタＴ２１, Ｔ２４およびトランジスタＴ６３, Ｔ６４は、それぞれカレントミラー回路を形成しているので、トランジスタＴ２４，Ｔ６４に流れる電流Ｉ２４が、トランジスタＴ２１に流れる電流Ｉｔに比例した値となり、トランジスタＴ６３に流れる電流Ｉ６が、電流Ｉ２４に比例した値となる。このように、トランジスタＴ６３に流れる電流Ｉ６は、トランジスタＴ２１，Ｔ２４，Ｔ６３，Ｔ６４によって決定され、結果的に、電流Ｉｔに比例した値となる。また、トランジスタＴ６２に流れる電流Ｉ５は、トランジスタＴ６０，Ｔ６１，Ｔ６２によって決定される。可変増幅回路４１における制御用トランジスタＴ４に流れる電流Ｉ４は、以上のように決定される電流Ｉ５から、電流Ｉ６を減じた値（Ｉ５−Ｉ６）によって決定される。
【００８０】
また、ＡＧＣコントロール回路４３において、スイッチ部ＳＷ１のスイッチＳ１〜Ｓ４を選択的にオン／オフ制御することにより、トランジスタＴ５１，Ｔ５２に流れる電流Ｉ５１が変更される。例えば、スイッチＳ１〜Ｓ４を全てオン状態にすると、電流Ｉ５１の値が最も大きくなる。また、例えばスイッチＳ１〜Ｓ４のいずれか一つでもオフ状態になると、電流Ｉ５１の値は、スイッチＳ１〜Ｓ４が全てオン状態のときと比べて小さくなる。このように、スイッチＳ１〜Ｓ４を選択的にオン／オフ制御することにより、電流Ｉ５１の値は種々の値に変更される。
【００８１】
ここで、電流Ｉ５１が変更されると、トランジスタＴ５１と共にカレントミラー回路を形成しているトランジスタＴ５３のコレクタ電流Ｉ５３が変更されるので、トランジスタＴ１１に流れる電流Ｉｔが変更される。このように、トランジスタＴ１１に流れる電流Ｉｔの値は、スイッチ部ＳＷ１のスイッチＳ１〜Ｓ４を選択的にオン／オフ制御することにより、受信信号のレベル等に応じて適宜変更される。なお、スイッチＳ１〜Ｓ４は、受信信号のレベルに応じてオン／オフ制御されると共に、図示しない回路設定テーブルから出力された回路設定データにより、周囲の温度、送信動作の有無または妨害電波の有無等の通信環境に基づいて、オン／オフ制御される。図示しない回路設定テーブルから出力される回路設定データは、スイッチＳ１〜Ｓ４のオン／オフ状態を指示するシリアルデータである。
【００８２】
また、トランジスタＴ１１に流れる電流Ｉｔが変更されると、最終的に、可変増幅回路４１のトランジスタＴ１，Ｔ３に流れる電流Ｉ１，Ｉ３が変更されるので、スイッチＳ１〜Ｓ４を選択的にオン／オフ制御することにより、トランジスタＴ１の利得を制御することが可能となる。
【００８３】
バイパスコントロール回路４４では、入力端子５１に入力された受信用制御電圧発生回路４０（図１）からの切り換え制御信号ＶSWによって、受信信号の信号レベルに応じてトランジスタＴ６５，Ｔ６６，Ｔ６７がオン／オフ制御され、トランジスタＴ６７に流れる電流ＩSWが制御される。ここで、電流ＩSWは、可変増幅回路４１における抵抗Ｒ１を介してバイパス用トランジスタＴ５のベース端子に入力されるので、結果的に、制御信号ＶSWによってバイパス用トランジスタＴ５がオン／オフ制御される。より具体的には、トランジスタＴ６５，Ｔ６６，Ｔ６７は、制御信号ＶSWが“Ｈ（ハイ）”レベルのときにオンとなり、“Ｌ（ロー）”レベルのときにオフとなる。従って、制御信号ＶSWが“Ｈ”レベルのときに、電流ＩSWが流れ、バイパス用トランジスタＴ５がオンされる。また、制御信号ＶSWが“Ｌ”レベルのときには、バイパス用トランジスタＴ５がオフされる。
【００８４】
また、バイパスコントロール回路４４において、トランジスタＴ６６のエミッタ端子が接地されていると共に、トランジスタＴ６６のコレクタ端子がトランジスタＴ５１，Ｔ５３，Ｔ６０のベース端子に接続されているので、トランジスタＴ６６がオンすると、トランジスタＴ５３に流れる電流Ｉ５３がゼロになり、トランジスタＴ１１に流れる電流Ｉｔがゼロになる。可変増幅回路４１の制御用トランジスタＴ２，Ｔ４に流れる電流Ｉ２，Ｉ４は、電流Ｉｔに応じて流れる電流なので、電流Ｉｔがゼロになると、電流Ｉ２，Ｉ４もゼロとなる。電流Ｉ２，Ｉ４がゼロになると、トランジスタＴ１，Ｔ３に流れる電流Ｉ１，Ｉ３がゼロになり、トランジスタＴ１，Ｔ３がオフ状態、すなわち、トランジスタＴ１，Ｔ３に対して受信信号が非入力状態となる。
【００８５】
従って、バイパスコントロール回路４４に“Ｈ”レベルの制御信号ＶSWが入力され、トランジスタＴ６６がオンすると、トランジスタＴ１１に流れる電流Ｉｔがゼロになり、これに連動してトランジスタＴ１がオフされるので、可変増幅回路４１における増幅動作は停止する。逆に、バイパスコントロール回路４４に“Ｌ”レベルの制御信号ＶSWが入力され、トランジスタＴ６６がオフすると、トランジスタＴ１１に電流Ｉｔが流れ、これに連動してトランジスタＴ１，Ｔ３にも電流が流れるので、トランジスタＴ１，Ｔ３がオン状態、すなわち、トランジスタＴ１，Ｔ３に対して受信信号が入力状態となり、可変増幅回路４１における増幅動作が行われる。
【００８６】
このように、バイパス用トランジスタＴ５がオン状態のときには、トランジスタＴ１がオフ状態となり、入力信号ＩＮが増幅用トランジスタＴ１によって増幅されることなくバイパス用トランジスタＴ５をバイパスして出力される。
【００８７】
次に、可変増幅回路４１のトランジスタＴ１，Ｔ３に流れる電流Ｉ１，Ｉ３の具体的な設定例について説明する。
【００８８】
図３は、ローノイズアンプ２１に入力されるＲＦ用ＡＧＣ電圧ＶL-AGC と、ローノイズアンプ２１の増幅用トランジスタＴ１および分流用トランジスタＴ３に流れる電流Ｉ１，Ｉ３との関係について示している。同図において、横軸はＲＦ用ＡＧＣ電圧ＶL-AGC の値を示し、縦軸は電流値を示している。なお、同図では、電流の最大値を１に規格化して、電流Ｉ１，Ｉ３の値とＡＧＣ電圧ＶL-AGC の値との関係を相対的な値で示している。本実施の形態においては、ＲＦ用ＡＧＣ電圧ＶL-AGC に対して、電流Ｉ１と電流Ｉ３との関係が、図示したような値となるように設定されている。すなわち、本実施の形態では、後述するように妨害信号等のレベルが同じであるような一定の通信環境下にある限りにおいては、電流Ｉ１と電流Ｉ３との和「Ｉ１＋Ｉ３」を、受信信号の信号レベルの変化に関わらず一定となるようにして、電流Ｉ１，Ｉ３の値を制御している。
【００８９】
このとき、ローノイズアンプ２１における利得可変量ΔＰＧは、以下の式（１）によって表される。ローノイズアンプ２１では、一定の通信環境下で、受信信号の信号レベル全域においてひずみ特性が満足できるような性能となるように、ＡＧＣコントロール回路４３におけるトランジスタＴ５１，Ｔ５２，抵抗５７〜６０の値の設定と、スイッチＳ１〜４のオン／オフ制御とを行い、電流Ｉ１と電流Ｉ３との和「Ｉ１＋Ｉ３」の最大電流が決定される。
【００９０】
ΔＰＧ＝２０１ｏｇ（Ｉ１／（Ｉ１＋Ｉ３））ｄＢ ……（１）
【００９１】
以上のような設定条件を満足するならば、ローノイズアンプ２１の可変増幅回路４１において、「Ｉ３＝０，Ｉ１＋Ｉ３＝Ｉ１」のとき、すなわち、受信信号が増幅用トランジスタＴ１に全て流れるような状態となるときには、増幅用トランジスタＴ１の利得が最大となる。また例えば、電流Ｉ１の値が、電流Ｉ１と電流Ｉ３との和「Ｉ１＋Ｉ３」に対して１／１０のときには、増幅用トランジスタＴ１の利得は「Ｉ３＝０」の場合と比較して、約１０ｄＢ低い値となる。また例えば、電流Ｉ１の値が、電流Ｉ１と電流Ｉ３との和「Ｉ１＋Ｉ３」に対して１／１００のときには、増幅用トランジスタＴ１の利得は「Ｉ３＝０」の場合と比較して、約２０ｄＢ低い値となる。
【００９２】
次に、妨害信号の有無を含む通信環境の違いを考慮した電流Ｉ１，Ｉ３の具体的な設定例について説明する。
【００９３】
図４は、ローノイズアンプ２１に入力される受信信号の信号レベルに対する利得ＰＧと３次ひずみ特性（デバイスの性能としては入力インタセプトポイント( ＩＩＰ３) ）との関係を示した図である。同図において、横軸は受信信号の信号レベル（ｄＢｍ）を示し、縦軸はローノイズアンプ２１における利得ＰＧ( ｄＢ) と３次ひずみ特性( ｄＢｍ) とを示している。また、同図において、符号ＰＧ１で示した実線部分は、電流Ｉ１と電流Ｉ３との和「Ｉ１＋Ｉ３」を約１０ｍＡとしたときの利得の特性を示し、符号ＰＧ２で示した波線部分は、電流Ｉ１と電流Ｉ３との和「Ｉ１＋Ｉ３」を約２ｍＡとしたときの利得の特性を示している。また、同図において、符号１１０で示した実線部分は、電流Ｉ１と電流Ｉ３との和 「Ｉ１＋Ｉ３」を約１０ｍＡとしたときの３次ひずみ特性を示し、符号１２０で示した波線部分は、電流Ｉ１と電流Ｉ３との和「Ｉ１＋Ｉ３」を約２ｍＡとしたときの３次ひずみ特性を示している。
【００９４】
ローノイズアンプ２１は、受信信号の信号レベルが、所定値（例えば−８５ｄＢｍ〜−８０ｄＢｍ）より小さいときには、バイパス用トランジスタＴ５をオフにすると共に、増幅用トランジスタＴ１をオンにしてＡＧＣ機能による信号の増幅動作を行う。また、ローノイズアンプ２１は、受信信号の信号レベルが、所定値以上であるときには、バイパス用トランジスタＴ５をオンにすると共に、増幅用トランジスタＴ１をオフにして信号の増幅動作を行わない。
【００９５】
ここで、本実施の形態におけるローノイズアンプ２１では、周囲の温度、送信動作の有無または妨害信号の有無等の通信環境に基づいて、ＡＧＣコントロール回路４３におけるスイッチＳ１〜Ｓ４をオン／オフ制御することにより、電流Ｉ１と電流Ｉ３との和「Ｉ１＋Ｉ３」の大きさを制御する。例えば、大きな妨害信号があり、且つ送信動作を行っているときには、最も３次ひずみ妨害を受けやすいため、電流Ｉ１と電流Ｉ３との和「Ｉ１＋Ｉ３」の値が大きな値になるようにスイッチＳ１〜Ｓ４を設定する（例えばスイッチＳ１〜Ｓ４を全てオンにする）。また例えば、妨害信号がなく、送信を行っていないときには、ほとんど３次ひずみ妨害を受けないため、電流Ｉ１と電流Ｉ３との和「Ｉ１＋Ｉ３」の値を非常に小さく、例えば１ｍＡ程度になるようにスイッチＳ１〜Ｓ４を設定する。スイッチＳ１〜Ｓ４の制御は、図示しない回路設定テーブルから出力された所定の回路設定データにより行う。このようにローノイズアンプ２１では、ＡＧＣコントロール回路４３における基準電流を通信環境に応じて制御し、回路の消費電流が小さくなるように最適化する。
【００９６】
なお、以上で説明したローノイズアンプ２１におけるバイパス用トランジスタＴ５のオン／オフ制御と、増幅用トランジスタＴ１を用いたＡＧＣ機能による信号の増幅動作の制御は、図４に示したように、例えば、ＩＳ−９５によって規定されている性能を満足するように行う。すなわち、ローノイズアンプ２１は、図４に示したように、信号レベルが大きくなるに従って利得が減少し、所定値以上のときには、利得がゼロとなるように利得の制御を行う。このとき、電流Ｉ１と電流Ｉ３との和「Ｉ１＋Ｉ３」が小さい方が利得は小さくなる。また、ローノイズアンプ２１は、図４に示したように、信号レベルが大きくなるに従って、３次ひずみ特性の値を増加させ、所定値以上のときには、３次ひずみ特性の値が一定となるように動作電流の制御を行う。このとき、電流Ｉ１と電流Ｉ３との和「Ｉ１＋Ｉ３」が小さい方が３次ひずみ特性の値は小さくなる。
【００９７】
以上説明したように、本実施の形態によれば、増幅用トランジスタＴ１に入力される受信信号の割合を、受信信号の信号レベルに応じて、分流用トランジスタＴ３によって変化させて、増幅用トランジスタＴ１に入力して増幅することによりＡＧＣ機能を持たせると共に、増幅用トランジスタＴ１に対する受信信号の信号経路を、バイパス用トランジスタＴ５によって、受信信号の信号レベルに応じて切り換えることによりバイパス機能を持たせるようにしたので、ＡＧＣ機能と信号のバイパス機能を有する増幅回路が実現でき、ＩＳ−９５によって規定されている−１０１ｄＢｍ，−９０ｄＢｍ，−７９ｄＢｍの各信号レベルを含む受信信号の信号レベル全域において、ひずみ特性の優れた性能を実現することができる。
【００９８】
また、本実施の形態によれば、増幅用トランジスタＴ１および分流用トランジスタＴ３に流れる動作電流Ｉ１，Ｉ３の和「Ｉ１＋Ｉ３」を、一定の通信環境下にある限りにおいて、受信信号の信号レベルの変化に関わらず一定に保つと共に、その動作電流の和「Ｉ１＋Ｉ３」を、ＡＧＣコントロール回路４３におけるスイッチＳ１〜Ｓ４を適宜オン／オフ制御して、妨害信号の有無を含む通信環境の違いに応じて変化させるようにしたので、優れたひずみ特性を実現しつつ、例えば、通信環境の違いに応じて、回路の消費電流を小さくなるように最適化することが可能となる。これにより、従来の携帯電話機に比べて、電力供給源である電池の消耗を少なくすることができるので、いわゆる待ち受け時間や通話時間を従来よりも長くすることが可能になると共に、電池の交換頻度を少なくすることが可能となる。
【００９９】
また、本実施の形態によれば、ローノイズアンプ２１が、ＡＧＣ機能とバイパス機能を満足するための回路素子を１つのシリコン基板上に形成することが可能な回路構成となっているため、従来のようにバイパス回路部分をディスクリート部品で構成したときに生じるＮＦ等の性能のバラツキを小さくすることができ、生産性の向上を図ることが可能となる。
【０１００】
なお、本発明は、上記実施の形態に限定されず種々の変形実施が可能である。例えば、上記実施の形態では、ＣＤＭＡ方式およびＦＭ方式のデュアルモードで動作する場合について説明したが、本発明は、ＣＤＭＡ方式およびＦＭ方式のうちのいずれか一方の方式のみで動作する場合にも適用することが可能である。また、ＣＤＭＡ方式やＦＭ方式に限らず、例えば、ＴＤＭＡ（Time Division Multiple Access ：時間分割多元接続）方式やＦＤＭＡ(Frequency Division Multiple Access ：周波数分割多重）方式等の他の方式の通信機器にも適用することが可能である。更に、本発明の利得可変増幅回路は、通信機器に限らず、内部に利得を制御するための回路を必要とするその他の機器全般に適用可能である。
【０１０１】
また、上記実施の形態では、受信側のＩＦ増幅回路２６を、ＡＧＣ機能を有した利得可変型の増幅回路であるものとして説明したが、ＩＦ増幅回路２６を利得一定型の増幅回路で構成してもよい。
【０１０２】
【発明の効果】
以上説明したように、請求項１ないし７のいずれか１項に記載の利得可変増幅回路または請求項８記載の通信機器によれば、受信信号の割合を、受信信号の信号レベルに応じて、増幅用トランジスタに並列接続された分流用トランジスタによって変化させて、増幅用トランジスタに入力して増幅すると共に、増幅用トランジスタに対する受信信号の信号経路を、スイッチング素子によって、受信信号の信号レベルに応じて切り換えるようにしたので、受信信号の信号レベル全域において、ひずみ特性の優れた性能を実現することができるという効果を奏する。
【０１０３】
特に、請求項７記載の利得可変増幅回路によれば、請求項６記載の利得可変増幅回路において、増幅用トランジスタおよび分流用トランジスタに流れる動作電流の和を、一定の通信環境下にある限りにおいて、受信信号の信号レベルの変化に関わらず一定に保つと共に、その動作電流の和を、妨害信号の有無を含む通信環境の違いに応じて変化させるようにしたので、優れたひずみ特性を実現しつつ、例えば、通信環境の違いに応じて、回路の消費電流を小さくなるように最適化することが可能となるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る通信機器としての携帯電話機の概略構成を示すブロック図である。
【図２】図１に示した携帯電話機におけるローノイズアンプの詳細な構成例を示す回路図である。
【図３】図２に示したローノイズアンプに入力されるＲＦ用ＡＧＣ電圧と、ローノイズアンプの増幅用トランジスタおよび分流用トランジスタに流れる電流との関係について示す説明図である。
【図４】図２に示したローノイズアンプにおける受信信号の信号レベルに対する利得と３次ひずみ特性との関係を示す説明図である。
【図５】従来の増幅回路の一例を示すブロック図である。
【符号の説明】
Ｔ１ 増幅用トランジスタ
Ｔ３ 分流用トランジスタ
Ｔ５ バイパス用トランジスタ
１ 送信系回路
２ 受信系回路
３ モデム
４ デュプレクサ
５ 共用アンテナ
１１ ＱＰＳＫ変調回路
１２ 送信側ＩＦ増幅回路
１５ パワーアンプ（ＰＡ）
１６ 局部発振器
２１ ローノイズアンプ（ＬＮＡ）
２４ ＣＤＭＡ用バンドパスフィルタ
２５ ＦＭ用バンドパスフィルタ
２６ 受信側ＩＦ増幅回路
２７ ＱＰＳＫ復調回路
３３ 受信信号強度検出回路（ＲＳＳＩ）
３４ 比較回路
４０ 受信用制御電圧発生回路
４１ 可変増幅回路
４２ コントロール回路部
４３ ＡＧＣコントロール回路
４４ バイパスコントロール回路
６１〜６４ カレントミラー回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a variable gain amplifier circuit capable of amplifying a reception signal received by a mobile phone or the like with a variable gain, and a communication device such as a mobile phone including the variable gain amplifier circuit.
[0002]
[Prior art]
In a communication device such as a cellular phone, when an interference signal having a frequency component different from the received signal is input together with a desired received signal, an intermodulation problem occurs between the signals, and the receiving sensitivity is lowered. Therefore, for example, in a CDMA (Code Division Multiple Access) type mobile phone, a performance standard of “IS (Interim Standard) -95” is defined in order to prevent a decrease in reception sensitivity. ing. In this IS-95, for example, (1) the received signal level is −101 dBm and one disturbing signal −30 dBm, (2) the received signal level is −101 dBm and two disturbed signals are −43 dBm, and (3) the received signal level is − A performance standard is specified that the sensitivity is sufficient for communication under the conditions of two jamming signals of -32 dBm at 90 dBm and (4) two jamming signals of -21 dBm at a reception signal level of -79 dBm. .
[0003]
In order to realize such IS-95 performance standards, the third-order distortion characteristics (performance called the input intercept point (IIP3) as device performance) are particularly excellent in the high-frequency stage of the receiving system circuit. A low noise amplifier (LNA: low noise high frequency amplifier) is required. First, the performance at a received signal level of −101 dBm can be satisfied if a low noise amplifier is constituted by a circuit that allows a current of about 10 mA to flow through an amplifying transistor using a conventional ordinary technique. However, the performance at the received signal levels of −90 dBm and −79 dBm cannot be satisfied only by using a method of flowing a large amount of current as means for improving the third-order distortion characteristics. Further, even if a recently developed hetero bipolar transistor (HBT) made of silicon germanium (SiGe) or gallium arsenide (GaAs) is applied, the conventional amplification operation with a constant gain is only −90 dBm and −79 dBm. The performance at the received signal level is not satisfactory.
[0004]
Currently, as a method for realizing the performance at −79 dBm, for example, a circuit as shown in FIG. 5 may be used. The circuit shown in the figure includes a high-frequency amplifier circuit 101 that amplifies a high-frequency received signal IN, and a bypass switch that is connected in parallel to the high-frequency amplifier circuit 101 and selectively bypasses the received signal IN with respect to the high-frequency amplifier circuit 101. Circuit 102. The high-frequency amplifier circuit 101 and the bypass switch circuit 102 are connected to an input terminal 103 to which a reception signal IN is input and an output terminal 104 that outputs an output signal OUT. The high frequency amplifier circuit 101 includes an amplifying transistor and operates with a constant gain. The bypass switch circuit 102 includes a switching element. The bypass switch circuit 102 is composed of discrete components (individual components) with respect to the high-frequency amplifier circuit 101.
[0005]
In this circuit, for example, when the signal level of the reception signal IN is −79 dBm or higher, the bypass switch circuit 102 is turned on, and when the signal level is lower than −79 dBm, the bypass switch circuit 102 is turned off. . At this time, the high frequency amplifier circuit 101 operates so that the amplification operation is turned off when the signal level of the reception signal IN is −79 dBm or more, and the amplification operation is turned on when the signal level is less than −79 dBm, and the gain is constant. Receive signal IN is amplified. In this circuit, since there is no gain when the bypass switch circuit 102 is on, it exhibits an IIP3 characteristic of +10 dBm or more and satisfies a performance of -79 dBm.
[0006]
[Problems to be solved by the invention]
However, in the circuit shown in FIG. 5, the bypass switch circuit 102 is connected in parallel to the high-frequency amplifier circuit 101, and in particular, the bypass switch circuit 102 is configured with discrete components with respect to the high-frequency amplifier circuit 101. Therefore, there is a problem that variation in gain and performance of NF (Noise Figure) during the amplification operation of the high-frequency amplifier circuit 101 becomes large.
[0007]
Further, the circuit shown in FIG. 5 has a problem that the performance at −90 dBm cannot be sufficiently satisfied. That is, in the constant gain operation in the high-frequency amplifier circuit 101, even if the operating current is set to be considerably large, the currently available device cannot sufficiently satisfy the performance at −90 dBm. Further, when the bypass switch circuit 102 is turned on when the signal level is −90 dBm, the signal level of the reception signal IN is low, so that sufficient sensitivity cannot be achieved.
[0008]
As described above, the conventional LNA circuit is composed of an amplifier having a constant gain and a bypass switch circuit, and therefore does not satisfy the distortion characteristic at −90 dBm. Further, since the bypass switch circuit 102 is composed of discrete components, there is a problem that sensitivity is likely to vary, and the bypass switch circuit 102 behaves as a positive feedback element, causing abnormal oscillation.
[0009]
Therefore, in order to satisfy the performance at −90 dBm, for example, in Japanese Patent Laid-Open No. 11-196015, a circuit to which a variable gain amplifier circuit with an AGC (Automatic Gain Control) function is applied as the high frequency amplifier circuit 101 is disclosed. Has been proposed. In the invention described in this publication, the performance at −90 dBm can be satisfied by variably controlling the gain according to the reception level. However, in this publication, there is no mention of what kind of circuits the variable gain amplifier circuit and the bypass switch circuit are specifically configured, and there is a problem that the feasibility is poor.
[0010]
The present invention has been made in view of such problems, and an object of the present invention is to provide a variable gain amplifier circuit and a communication device that can realize excellent performance of distortion characteristics over the entire signal level of a received signal. There is to do.
[0011]
[Means for Solving the Problems]
The variable gain amplifier circuit according to claim 1 comprises: The input terminal to which the received signal is input and the emitter terminal are connected to the input terminal, via the input terminal An amplifying transistor that amplifies an input high frequency received signal; By connecting the base terminal to the base terminal of the amplifying transistor A current mirror circuit is formed together with the amplifying transistor, and is connected in parallel to the first controlling transistor for controlling the operating current of the amplifying transistor, and the amplifying transistor, The emitter terminal is connected to the input terminal and input via the input terminal A shunting transistor that changes the ratio of the reception signal input to the amplification transistor according to the signal level of the reception signal; By connecting the base terminal to the base terminal of the shunt transistor A current mirror circuit is formed together with the shunting transistor, and the second control transistor for controlling the operating current of the shunting transistor is connected in parallel to the amplifying transistor, and The emitter terminal is connected to the input terminal together with the emitter terminals of the amplifying transistor and the shunting transistor, and is input via the input terminal. A switching element that is on / off controlled according to the signal level of the received signal and switches the signal path of the received signal to the amplifying transistor Bypass transistor that functions as It is equipped with.
[0012]
In this variable gain amplifier circuit, the input high frequency received signal is amplified by the amplifying transistor. At this time, the ratio of the received signal input to the amplifying transistor is changed by the shunting transistor connected in parallel to the amplifying transistor in accordance with the signal level of the received signal. Further, the signal path of the reception signal to the amplification transistor is switched by the switching element connected in parallel to the amplification transistor according to the signal level of the reception signal.
[0013]
According to a second aspect of the present invention, in the variable gain amplifier circuit according to the first aspect, the transistors and the switching elements of the variable gain amplifying circuit according to the first aspect of the invention are further configured in accordance with the signal level of the received signal based on a control signal input from the outside. A control circuit that controls operation is provided. When the switching element is in an ON state, the received signal is not input to the amplifying transistor and the shunting transistor. When the switching element is in an OFF state, the control circuit amplifies. The operation of each transistor and switching element is controlled so that the received signal is in an input state with respect to the operating transistor and the shunting transistor.
[0014]
In this variable gain amplifier circuit, when the switching element is in the ON state according to the signal level of the received signal based on the control signal input from the outside by the control circuit, the amplifier transistor and the shunt transistor are Thus, when the received signal is in the non-input state and the switching element is in the off state, the operation control of each transistor and the switching element is performed so that the received signal is in the input state with respect to the amplifying transistor and the shunting transistor.
[0015]
The variable gain amplifying circuit according to claim 3 is the variable gain amplifying circuit according to claim 2, wherein when the control circuit has a signal level of the received signal lower than a predetermined value, the switching element is turned off, and the signal of the received signal The operation of the switching element is controlled so that the switching element is turned on when the level is equal to or higher than a predetermined value.
[0016]
In this variable gain amplifier circuit, the control circuit turns off the switching element when the signal level of the received signal is lower than the predetermined value, and turns on the switching element when the signal level of the received signal is equal to or higher than the predetermined value. Thus, the operation control of the switching element is performed.
[0017]
The variable gain amplifier circuit according to claim 4 is the variable gain amplifier circuit according to claim 2, wherein the control circuit is based on the first control signal input from the outside. By controlling the current flowing through the first control transistor and the second control transistor, A first control circuit for controlling the gain of the amplifying transistor; Connected to the base terminal of the bypass transistor as a switching element, Based on the second control signal input from the outside, By controlling the current input to the base terminal of the bypass transistor And a second control circuit that controls on / off of the switching element.
[0018]
In this variable gain amplifier circuit, the first control circuit performs gain control of the amplifying transistor based on the first control signal input from the outside. In addition, the switching element is on / off controlled by the second control circuit based on the second control signal input from the outside.
[0019]
The variable gain amplifier circuit according to claim 5 is the variable gain amplifier circuit according to claim 1, wherein the base terminal of the amplifying transistor is grounded in a high frequency manner.
[0020]
The variable gain amplifier circuit according to claim 6 is the variable gain amplifier circuit according to claim 1, wherein the sum of the operating currents flowing through the amplifying transistor and the shunting transistor is the same as that of the received signal in a constant communication environment. The signal level is kept constant regardless of changes in signal level.
[0021]
In this variable gain amplifier circuit, the sum of the operating currents flowing through the amplifying transistor and the shunting transistor is kept constant regardless of the change in the signal level of the received signal as long as it is in a constant communication environment.
[0022]
The variable gain amplifying circuit according to claim 7 is the variable gain amplifying circuit according to claim 6, wherein the sum of the operating currents flowing through the amplifying transistor and the shunting transistor is determined according to a difference in communication environment including presence / absence of an interfering signal. It is intended to change.
[0023]
In this variable gain amplifier circuit, the sum of the operating currents is changed according to the difference in the communication environment including the presence or absence of the interference signal.
[0024]
The communication device according to claim 8 is a communication device including a receiving device that performs signal processing on a received signal, and a variable gain amplifier circuit that variably amplifies a high-frequency received signal input to the receiving device, Variable gain amplifier circuit The input terminal to which the received signal is input and the emitter terminal are connected to the input terminal, via the input terminal An amplifying transistor that amplifies an input high frequency received signal; By connecting the base terminal to the base terminal of the amplifying transistor A current mirror circuit is formed together with the amplifying transistor, and is connected in parallel to the first controlling transistor for controlling the operating current of the amplifying transistor, and the amplifying transistor, The emitter terminal is connected to the input terminal and input via the input terminal A shunting transistor that changes the ratio of the reception signal input to the amplification transistor according to the signal level of the reception signal; By connecting the base terminal to the base terminal of the shunt transistor A current mirror circuit is formed together with the shunting transistor, and the second control transistor for controlling the operating current of the shunting transistor is connected in parallel to the amplifying transistor, and The emitter terminal is connected to the input terminal together with the emitter terminals of the amplifying transistor and the shunting transistor, and is input via the input terminal. A switching element that is on / off controlled according to the signal level of the received signal and switches the signal path of the received signal to the amplifying transistor Bypass transistor that functions as It is equipped with.
[0025]
In this communication device, the input high frequency received signal is amplified by the amplifying transistor in the variable gain amplifier circuit. At this time, the ratio of the received signal input to the amplifying transistor is changed by the shunting transistor connected in parallel to the amplifying transistor in accordance with the signal level of the received signal. Further, the signal path of the reception signal to the amplification transistor is switched by the switching element connected in parallel to the amplification transistor according to the signal level of the reception signal.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0027]
FIG. 1 is a block diagram showing a configuration of a mobile phone as a communication device according to an embodiment of the present invention. In the figure, as a configuration example of a mobile phone, a part having a dual mode of a CDMA system and an FM system mainly shows a part that handles a high frequency signal. The cellular phone shown in this figure processes a transmission (TX) circuit 1 that performs signal processing on a transmission signal, a reception (RX) circuit 2 that performs signal processing on a reception signal, and a transmission system circuit 1. The transmission signal to be modulated and output, the modem 3 to which the reception signal processed in the reception system circuit 2 is input, the duplexer 4 for separating the transmission signal and the reception signal, and the radiation of the signal radio wave to be transmitted And a shared antenna 5 that receives signal radio waves from a base station (not shown).
[0028]
Here, the reception system circuit 2 corresponds to a specific example of “reception device” in the present invention.
[0029]
The transmission system circuit 1 includes a QPSK modulation circuit 11 that modulates a baseband transmission signal output from the modem 3 and outputs an IF (Intermediate Frequency) signal by QPSK (Quadrature Phase Shift Keying). It has AGC function, and IF signal AGC voltage (gain control voltage) V for transmitting side IF TX-AGC A transmission-side IF amplifier circuit 12 that variably amplifies in accordance with the signal, and a mixer that mixes the amplified IF signal with a local oscillation signal from the local oscillator 16 and converts it into an RF (Radio Frequency) signal and outputs it. 13, a bandpass filter 14 for removing unnecessary signal components contained in the RF signal, and a power amplifier (PA) 15 that amplifies the RF signal output from the bandpass filter 14 and outputs the amplified signal to the duplexer 4. ing.
[0030]
The reception system circuit 2 has an AGC function, and converts an RF signal input via the duplexer 4 into an RF AGC voltage V L-AGC And a low noise amplifier (LNA) 21 that variably amplifies the signal, a band-pass filter 22 for removing unnecessary signal components contained in the RF signal, and the RF signal mixed with the local oscillation signal from the local oscillator 16 A mixer 23 for converting into an IF signal, a CDMA band-pass filter 24 for converting the input IF signal into a CDMA signal component, and an input IF signal into an FM signal component FM band-pass filter 25, and selectively input CDMA reception signal and FM IF signal are converted to reception side IF AGC voltage (gain control voltage) V RX-AGC A receiving side IF amplifying circuit 26 that variably amplifies the signal according to the CDMA band pass filter 24, a changeover switch 28 that selectively connects the CDMA band pass filter 24 to the receiving side IF amplifying circuit 26, and a receiving side IF A QPSK demodulating circuit 27 for QPSK demodulating the received signal amplified by the amplifying circuit 26;
[0031]
The reception system circuit 2 further includes an AGC voltage V L-AGC , V RX-AGC And switching control signal V SW And a reception control voltage generation circuit 40 for controlling the gain in the low noise amplifier 21 and the reception side IF amplification circuit 26.
[0032]
Here, the low noise amplifier 21 corresponds to a specific example of “a variable gain amplifier circuit” in the present invention. Also, RF AGC voltage V L-AGC And switching control signal V SW This corresponds to a specific example of “control signal” in the present invention.
[0033]
The modem 3 compares the received signal strength detection circuit (RSSI) 33 for detecting the strength (received strength) of the input received signal with the received strength and the strength reference data D11, and outputs a signal indicating the difference. Comparing circuit 34 and IF AGC voltage V TX-AGC And a transmission control voltage generation circuit 35 that controls the gain of the transmission-side IF amplifier circuit 12.
[0034]
A signal indicating the difference from the comparison circuit 34 is output to the reception control voltage generation circuit 40. A signal indicating the difference from the comparison circuit 34 is also output to the transmission output correction circuit 35. The transmission output correction circuit 35, based on the signal indicating the difference input from the comparison circuit 34 and the transmission output correction data D12 input separately, the IF AGC voltage V TX-AGC Is output to control the gain of the transmission side IF amplifier circuit 26. The reception control voltage generation circuit 40 sets the IF AGC voltage V so that the difference indicated by the signal from the comparison circuit 34 becomes “0”. RX-AGC Is output to control the gain of the reception side IF amplifier circuit 26. In addition, the reception control voltage generation circuit 40 generates the RF AGC voltage V V according to the signal from the comparison circuit 34. L-AGC And switching control signal V SW And the gain of the low noise amplifier 21 is controlled.
[0035]
Here, the cellular phone according to the present embodiment is always in an operating state in order to detect the signal level of the received signal regardless of the presence or absence of substantial communication. Here, “substantial communication” refers to communication involving a telephone call. Further, in the present embodiment, it is assumed that the “reception signal” includes a signal for simply checking the signal level that is not accompanied by an incoming call.
[0036]
FIG. 2 is a circuit diagram showing a configuration example of the low noise amplifier 21 which is a characteristic part of the present invention. The low noise amplifier 21 shown in this figure has a variable amplifier circuit 41 that can variably amplify an input signal IN (RF signal), and a control that controls the gain in the variable amplifier circuit 41 in accordance with the signal level of the received signal. Circuit portion 42. The control circuit unit 42 includes an AGC control circuit 43 for controlling the gain in the variable amplifier circuit 41 and a bypass control circuit 44 for controlling the signal path of the input signal IN in the variable amplifier circuit 41. The low noise amplifier 21 shown in this figure receives an input signal IN via an input terminal 54. The low noise amplifier 21 has an RF AGC voltage V from the reception control voltage generation circuit 40 (FIG. 1) via the input terminal 52 of the control circuit unit 42. L-AGC (First control signal) is input, and the switching control signal V from the reception control voltage generation circuit 40 is input via the input terminal 51. SW (Second control signal) is input. Further, in the low noise amplifier 21, the output signal OUT amplified by the variable amplifier circuit 41 is output via the output terminal 56. Note that the circuit shown in the figure includes a plurality of transistors. Here, an example in which each transistor is formed of a bipolar transistor will be described.
[0037]
Here, the control circuit section 42 corresponds to a specific example of “control circuit” in the present invention. Further, the AGC control circuit 43 corresponds to a specific example of “first control circuit” in the present invention, and the bypass control circuit 44 corresponds to a specific example of “second control circuit” in the present invention.
[0038]
First, the configuration of the variable amplifier circuit 41 will be described. The variable amplification circuit 41 forms an amplification transistor T1 for amplifying the input signal IN, a current mirror circuit 63 together with the amplification transistor T1, and a control transistor T2 for controlling the operating current I1 of the amplification transistor T1, A shunting transistor T3 that is connected in parallel to the amplifying transistor T1 and changes the ratio of the input signal IN input to the amplifying transistor T1 according to the signal level of the received signal, and a current mirror circuit 62 together with the shunting transistor T3. And the control transistor T4 for controlling the operating current I3 of the shunting transistor T3 and the amplifying transistor T1 are connected in parallel and the control current I from the control circuit unit 42 SW And a bypass transistor T5 as a switching element that is on / off controlled according to the signal level of the received signal and switches the signal path of the input signal IN. The variable amplifier circuit 41 further includes resistors R1 to R3 and capacitors C2, C3, and C4. Since the transistors T1, T2, T3, and T4 apply a current mirror circuit, they can be formed on the same silicon substrate by IC (integrated circuit) technology.
[0039]
In the variable amplifier circuit 41, the base terminals of the pair of transistors T1 and T2 forming the current mirror circuit 63 are commonly connected to the base terminals of each other. The base terminals of the transistors T1 and T2 are connected to the AGC control circuit 43 of the control circuit unit 42. Further, the base terminals of the transistors T1 and T2 are connected to one end side of the capacitor C2. The other end side of the capacitor C2 is grounded, and the transistors T1 and T2 are grounded in terms of high frequency. The capacitance value of the capacitor C2 is set to about 3 to 5 pF in a high frequency operation of 2 Ghz, for example.
[0040]
The collector terminal of the control transistor T2 is diode-connected to its base terminal. The emitter terminal of the control transistor T2 is grounded. On the other hand, the emitter terminal of the amplifying transistor T1 is connected to the emitter terminal of the shunting transistor T3 and the emitter terminal of the bypass transistor T5. The emitter terminal of the amplifying transistor T1 is also connected to an input terminal 54 to which the input signal IN is input and one end side of an inductance L2 provided for DC bias. The other end side of the inductance L2 is grounded. The collector terminal of the amplifying transistor T1 is connected to one end of the capacitors C4 and C1 and one end of the inductance L1. A current I1 having a value proportional to the current I2 flowing through the control transistor T2 forming the current mirror circuit 63 flows through the amplifying transistor T1.
[0041]
The capacitor C1 and the inductance L1 are provided for impedance matching of the amplification transistor T1. The other end of the inductance L1 is connected to the input terminal 55 to which the power supply voltage Vcc is applied. The other end of the capacitor C <b> 1 is connected to the input side of a SAW (Surface Acoustic Waves) filter 44. In the variable amplifier circuit 41, the input signal IN input from the terminal 54 is amplified by the amplifying transistor T1, and transmitted to the input side of the SAW filter 44 via the inductance L1 and the capacitor C1. The output side of the SAW filter 44 is connected to the output terminal 56.
[0042]
In the variable amplifier circuit 41, the base terminals of the pair of transistors T3 and T4 forming the current mirror circuit 62 are commonly connected to the base terminals of each other. The base terminals of the transistors T3 and T4 are connected to the AGC control circuit 43 of the control circuit unit 42. Further, the base terminals of the transistors T3 and T4 are connected to one end side of the capacitor C3. The other end side of the capacitor C3 is grounded, and the transistors T3 and T4 are grounded in terms of high frequency. The capacitance value of the capacitor C3 is set to about 3 to 5 pF in the high frequency operation of 2 Ghz, for example, similarly to the capacitor C2.
[0043]
The collector terminal of the control transistor T4 is diode-connected to its base terminal. The emitter terminal of the control transistor T4 is grounded. The emitter terminal of the shunting transistor T3 is connected to the emitter terminal of the amplifying transistor T1 and the emitter terminal of the bypass transistor T5. The emitter terminal of the shunting transistor T3 is connected together with the emitter terminal of the amplifying transistor T1 to the input terminal 54 to which the input signal IN is input and one end side of the inductance L2 provided for DC bias. . The collector terminal of the shunting transistor T3 is connected between the input terminal 55 to which the power supply voltage Vcc is applied and the other end of the inductance L1. Between the input terminal 55 and the other end of the inductance L1, one end side of the capacitor C5 is connected. The other end side of the capacitor C5 is grounded.
[0044]
A collector current I3 having a value proportional to the collector current I4 flowing through the control transistor T4 forming the current mirror circuit 62 flows through the shunt transistor T3. Here, when the current I3 flows through the shunting transistor T3, the input signal IN input to the input terminal 54 shunts and flows not only to the amplifying transistor T1 but also to the shunting transistor T3, and the amplifying transistor T1. The gain is reduced. Accordingly, in the variable amplifier circuit 41, the gain of the amplifying transistor T1 varies depending on the current ratio of the currents flowing through the amplifying transistor T1 and the shunting transistor T3. The AGC function of the low-noise amplifier 21 in the present embodiment uses the current ratio of the currents flowing through the amplifying transistor T1 and the shunting transistor T3.
[0045]
In the variable amplifier circuit 41, the amplifying transistor T1 and the shunting transistor T3 are configured with the same cell size, for example. The transistors T2 and T4 are also configured with the same cell size. The control transistors T2 and T4 are preferably configured with a cell size of, for example, 1/10 to 1/100 of the transistors T1 and T3, respectively. By setting the cell size of the control transistors T2 and T4 to be smaller than that of the transistors T1 and T3, less current flows through the control transistors T2 and T4, so that the operation of the transistors T1 and T3 can be controlled with less current consumption. can do.
[0046]
In the variable amplifier circuit 41, the base terminal of the bypass transistor T5 is connected to the bypass control circuit 44 of the control circuit unit 42 via the resistor R1, and the control current I from the bypass control circuit 44 is connected. SW Is entered. The base terminal of the bypass transistor T5 is also connected to one end of the resistor R2. The other end of the resistor R2 is grounded. The collector terminal of the bypass transistor T5 is connected to the other end of the capacitor C4. One end of the resistor R3 is connected between the collector terminal of the bypass transistor T5 and the other end of the capacitor C4. The other end of the resistor R3 is grounded. The resistors R1, R2, and R3 are provided for biasing the bypass transistor T5. The emitter terminal of the bypass transistor T5 is connected to the input terminal 52 and one end side of the inductance L2, together with the emitter terminal of the amplifying transistor T1 and the emitter terminal of the shunting transistor T3.
[0047]
Here, the control current I from the bypass control circuit 44 is connected to the base terminal of the bypass transistor T5. SW Is input, the bypass transistor T5 is turned on and the impedance between the collector and the emitter is lowered, and the input signal IN input to the input terminal 54 is sent to the output terminal 56 side via the bypass transistor T5. Be transmitted. In the present embodiment, when the bypass transistor T5 is in the ON state, current control is performed so that the current flowing through the transistors T1, T2, T3, and T4 becomes zero, and the input signal IN is amplified by the amplifying transistor T1. The output is set via the bypass transistor T5 without being performed.
[0048]
As described above, the variable amplifier circuit 41 can variably amplify and output the input signal IN by the AGC function using the current ratio of the currents flowing through the amplification transistor T1 and the shunting transistor T3. The switching function of the bypass transistor T5 allows the signal path of the input signal IN to be switched so as to bypass the amplification circuit portion, and the input signal IN can be output as it is without being amplified. Yes.
[0049]
FIG. 2 shows an example in which the transistors T1 to T5 in the variable amplifier circuit 41 are all composed of bipolar transistors. However, the transistors T1 to T5 use a BiCMOS (Complementary Metal-Oxide Semiconductor) circuit. It is also possible to configure. When the BiCMOS circuit is used, even if the bypass transistor T5 is formed of a MOS transistor, the operation is the same as that of the bipolar transistor.
[0050]
Next, the configuration of the AGC control circuit 43 will be described. The AGC control circuit 43 is a circuit for realizing an AGC function for the variable amplifier circuit 41. In this control circuit 43, the RF AGC voltage V L-AGC Is connected to one end of the resistor R80. The other end of the resistor R80 is connected to one ends of the resistors R81 and R82, and is connected to the base terminal of the transistor T11 together with the resistors R81 and R82. Therefore, the RF AGC voltage V is applied to the base terminal of the transistor T11 via the resistor R80. L-AGC Is entered. The other end of the resistor R81 is grounded. The other end of the resistor R82 is connected to the input terminal 53 to which the power supply voltage Vcc is applied. The resistors R80, R81, and R82 are RF AGC voltages V input to the transistor T11. L-AGC This is for adjusting the range.
[0051]
The transistor T11 forms a differential amplifier circuit together with the transistor T12. Transistor T11. The emitter terminal of T12 is commonly connected to the collector terminal of the transistor 53 serving as a current source. The collector terminal of the transistor T11 is connected to the collector terminal of the transistor T21. On the other hand, the base terminal of the transistor T12 is connected between one end of the resistor R11 and one end of the resistor R12. The base terminal of the transistor T12 is also diode-connected to its collector terminal via the resistor R11. The other end of the resistor R11 is connected to the input terminal 53 to which the power supply voltage Vcc is applied. The other end of the resistor R12 is grounded.
[0052]
The base terminal of the transistor T21 is commonly connected to the base terminals of the transistors T23 and T24. The transistor T21 forms a current mirror circuit 64 with each of the transistors T23 and T24. The emitter terminals of the transistors T21, T23, T24 are connected to the input terminal 53 to which the power supply voltage Vcc is applied. The collector terminal of the transistor T23 is connected to the control transistor T2 of the variable amplifier circuit 41. Accordingly, the current flowing through the transistor T23 becomes the current I2 flowing through the control transistor T2 of the variable amplifier circuit 41.
[0053]
The collector terminal of the transistor T24 is connected to the transistor T64. The transistor T64 is connected to the base terminal of the transistor T63, and forms a current mirror circuit 61 together with the transistor T63. The emitter terminals of the transistors T63 and T64 are grounded. The base terminal of the transistor T63 is connected to the base terminal of the transistor T64 and is diode-connected to its collector terminal.
[0054]
The collector terminal of the transistor T63 is connected to the collector terminal of the transistor T62. The control transistor T4 in the variable amplifier circuit 41 is connected between the collector terminals of the transistors T62 and T63. The transistor T62 has a base terminal connected to the base terminal of the transistor T61, and forms a current mirror circuit together with the transistor T61. The emitter terminal of the transistor T62 is connected to the input terminal 53 to which the power supply voltage Vcc is applied and to the bypass control circuit 44. The emitter terminal of the transistor T61 is connected to the input terminal 53 to which the power supply voltage Vcc is applied. The base terminal of the transistor T61 is connected to the base terminal of the transistor T62 and is diode-connected to its collector terminal. The collector terminal of the transistor T61 is connected to the collector terminal of the transistor T60.
[0055]
The AGC control circuit 43 also includes resistors R57 to R60 and a switch unit SW1. One ends of the resistors R57 to R60 are connected to the switch unit SW1. The other ends of the resistors R57 to R60 are commonly connected to the collector terminal of the transistor T52. The base terminal of the transistor T52 is diode-connected to its collector terminal. The emitter terminal of the transistor T52 is connected to the collector terminal of the transistor T51. The emitter terminal of the transistor T51 is grounded. The base terminal of the transistor T51 is diode-connected to its collector terminal.
[0056]
The base terminal of the transistor T51 is further commonly connected to the base terminals of the transistors T53 and T60. The emitter terminals of the transistors T53 and T60 are grounded. In the AGC control circuit 43, each of the transistors T53 and T60 and the transistor T51 form a current mirror circuit.
[0057]
The switch unit SW1 has a plurality of switches S1 to S4. The switches S1 to S4 are configured by switching elements such as CMOS (Complementary MOS) transistors, for example. The switches S1 to S4 are arranged in parallel. One ends of the switches S1 to S4 are commonly connected to an input terminal 53 to which a power supply voltage Vcc is applied. The resistors R57 to R60 are arranged in parallel, and one ends of the resistors R57 to R60 are connected to the switches S1 to S4. The other ends of the resistors R57 to R60 are connected to the collector terminal of the transistor T52.
[0058]
In the AGC control circuit 43, the currents I51 flowing through the transistors T51 and T52 can be changed by selectively turning on / off the switches S1 to S4. For example, when all the switches S1 to S4 are turned on, the value of the current I51 can be maximized. Further, when any one of the switches S1 to S4 is turned off, the value of the current I51 becomes smaller than that when all the switches S1 to S4 are turned on. In this way, various current values can be set by selectively turning on / off the switches S1 to S4. The switches S1 to S4 are controlled to be turned on / off based on a communication environment such as presence / absence of an interference signal by circuit setting data output from a circuit setting table (not shown).
[0059]
Here, by making the current I51 changeable, the collector current I53 of the transistor T53 that forms the current mirror circuit with the transistor T51 is changed, so that the current It flowing through the transistor T11 also selectively turns on the switches S1 to S4. It can be changed by controlling off / on.
[0060]
In the AGC control circuit 43, the current I6 flowing through the transistor T63 is determined by the transistors T21, T24, T63, and T64, as will be described in detail later, and is a value proportional to the current It. It becomes. The current I5 flowing through the transistor T62 is determined by the transistors T60, T61, T62. The current I4 flowing through the control transistor T4 in the variable amplifier circuit 41 is determined by a value (I5-I6) obtained by subtracting the current I6 determined by the transistors T21, T24, T63, and T64 from the current I5 determined by the transistors T60, T61, and T62. Is done.
[0061]
Note that currents I1 and I3 proportional to the currents I2 and I4 flowing in the control transistors T2 and T4 forming the current mirror circuits 63 and 62 respectively flow in the amplification transistor T1 and the shunting transistor T3 of the variable amplifier circuit 41. Therefore, by controlling the values of the currents I2 and I4, the current I1 flowing through the amplifying transistor T1 and the current I3 flowing through the shunting transistor T3 can be controlled. Here, the AGC control circuit 43 can control the currents I2 and I4 flowing through the control transistors T2 and T4, and the current I1 flowing through the amplifying transistor T1 and the current I3 flowing through the shunting transistor T3. It is possible to control. In the variable amplifier circuit 41, the gain of the amplification transistor T1 is determined by the current ratio of the currents I1 and I3. As a result, the AGC control circuit 43 can control the gain of the amplification transistor T1. It becomes. As a result, the AGC control circuit 43 can realize the AGC function for the variable amplifier circuit 41.
[0062]
The relationship between the currents I1 and I3 and the gain of the amplifying transistor T1 will be described in detail later with reference to the drawings.
[0063]
Next, the configuration of the bypass control circuit 44 will be described. The bypass control circuit 44 can control the operation of the bypass transistor T5 in the variable amplifier circuit 41. The bypass control circuit 44 includes transistors T65, T66, T67 and resistors R61, R63, R64, R65.
[0064]
In the bypass control circuit 44, one end of the resistor R61 is connected to the switching control signal V from the reception control voltage generation circuit 40 (FIG. 1). SW Is connected to an input terminal 51 to which is input. The other end of the resistor R61 is commonly connected to the base terminals of the transistors T65 and T66. One end of the resistor R65 is connected between the other end of the resistor R61 and the transistor T65. The other end of the resistor R65 and the emitter terminals of the transistors T65 and T66 are grounded. One end of a resistor R63 is connected to the collector terminal of the transistor T65. The collector terminal of the transistor T66 is connected to the base terminals of the transistors T51, T53, and T60 of the AGC control circuit 43.
[0065]
The other end of the resistor R63 is connected to one end of the resistor R64. The base of the transistor T67 is connected between the other end of the resistor R63 and one end of the resistor R64. The emitter terminal of the transistor T67 is connected to the other end of the resistor R64 and the emitter terminal of the transistor T62 in the AGC control circuit 43. The collector terminal of the transistor T67 is connected to the base terminal of the bypass transistor T5 via the resistor R1 in the variable amplifier circuit 41.
[0066]
In the bypass control circuit 44, the switching control signal V input to the input terminal 51. SW Thus, the transistor T67 is turned on / off according to the signal level of the received signal, and the current I flowing through the transistor T67 is controlled. SW Is to be controlled. Where the current I SW Is input to the base terminal of the bypass transistor T5 of the variable amplifier circuit 41. As a result, the control signal V SW Thus, the bypass transistor T5 can be turned on / off. The control of the bypass transistor T5 by the bypass control circuit 44 will be described in more detail in the description of the operation later. In the bypass control circuit 44, by turning on the transistor T66, the current It flowing through the transistor T11 in the AGC control circuit 43 is made zero, and as a result, the amplification transistor T1 of the variable amplification circuit 41 is turned off. Control is to be performed.
[0067]
Next, the operation of the mobile phone configured as described above will be described.
[0068]
First, the operation during transmission will be described. The baseband transmission signal modulated by the modem 3 is first input to the QPSK modulation circuit 11 of the transmission system circuit 1. The QPSK modulation circuit 11 performs QPSK modulation on the baseband transmission signal, converts it to, for example, a 130 MHz IF signal, and outputs the IF signal to the transmission-side IF amplification circuit 12. Next, the transmission-side IF amplifier circuit 12 amplifies the IF signal and outputs it to the mixer 13. The mixer 13 mixes the amplified IF signal with the local oscillation signal from the local oscillator 16, converts it to, for example, an 800 MHz RF signal, and outputs it to the bandpass filter 14. The band pass filter 14 removes unnecessary signal components included in the RF signal, and then outputs the signal to the power amplifier 15. The power amplifier 15 amplifies the RF signal from which unnecessary signal components are removed and outputs the amplified RF signal to the duplexer 4. The RF signal output to the duplexer 4 is radiated from the shared antenna 5 into the space.
[0069]
Next, the operation at the time of reception will be described. The signal radio wave captured by the shared antenna 5 is converted into an electrical RF signal via the duplexer 4 and output to the low noise amplifier 21 of the reception system circuit 2. The low noise amplifier 21 amplifies the input RF signal with a variable gain and outputs the amplified RF signal to the bandpass filter 22. The band pass filter 22 removes unnecessary signal components included in the RF signal, and then outputs the signal to the mixer 23a. The mixer 23 mixes the RF signal with the local oscillation signal from the local oscillator 16, converts the RF signal into, for example, an 85 MHz IF signal, and outputs the IF signal to the CDMA bandpass filter 24 and the FM bandpass filter 25. The CDMA band-pass filter 24 and the FM band-pass filter 25 convert the input IF signals into CDMA signal components and FM signal components, respectively. The CDMA reception signal and the FM reception signal converted by the CDMA bandpass filter 24 and the FM bandpass filter 25 have only one signal component in accordance with the setting mode by the operation of the changeover switch 28. Is selectively output to the receiving IF amplifier circuit 26 at the next stage. The reception-side IF amplifier circuit 26 amplifies the selectively input CDMA reception signal or FM reception signal and outputs the amplified signal to the QPSK demodulation circuit 27. The QPSK demodulation circuit 27 performs QPSK demodulation on the amplified received signal and outputs the demodulated signal to the modem 3.
[0070]
The received signal (signal level) of the received signal input into the modem 3 is detected by the received signal strength detection circuit 33. A signal indicating the reception intensity detected by the reception signal intensity detection circuit 33 is output to the comparison circuit 34. The comparison circuit 34 compares the received intensity with the separately input intensity reference data D11, and outputs a signal indicating the difference to the reception control voltage generation circuit 40 and the transmission output correction circuit 35. The reception control voltage generation circuit 40 uses the IF signal so that the difference indicated by the signal from the comparison circuit 34 becomes “0”, that is, the output of the reception signal strength detection circuit 33 matches the strength reference data D11. AGC voltage V RX-AGC Is output to control the gain of the reception IF amplifier circuit 26. Further, the reception control voltage generation circuit 40 controls the RF AGC voltage V for controlling the gain of the low noise amplifier 21 based on the signal from the comparison circuit 34. L-AGC And a switching control signal V for switching the path of the RF signal in the low noise amplifier 21. SW Is generated.
[0071]
The transmission output correction circuit 35 controls the gain of the transmission side IF amplifier circuit 12 based on the signal indicating the difference input from the comparison circuit 34 and the transmission output correction data D12 input separately. The transmission output correction data D12 is data corresponding to the line condition between the mobile phone and a base station (not shown). The gain control by the transmission output correction circuit 35 is performed so that the modulated signal is inversely proportional to the level of the reception signal and is controlled according to the transmission output correction data D12. AGC voltage V for IF TX-AGC This is done by outputting
[0072]
Next, the operation of the low noise amplifier 21 which is a characteristic part of the present invention will be described.
[0073]
In the low noise amplifier 21 shown in FIG. 2, the input signal IN (RF signal) input from the input terminal 54 is amplified by the amplifying transistor T <b> 1 of the variable amplifier circuit 41. The signal amplified by the amplifying transistor T1 is transmitted to the SAW 44 via the inductance L1 and the capacitor C1 provided for impedance matching, and is output from the output terminal 56.
[0074]
In the variable amplifier circuit 41, a current I1 having a value proportional to the current I2 flowing through the control transistor T2 forming the current mirror circuit 63 flows through the amplification transistor T1. In the variable amplifier circuit 41, a current I3 having a value proportional to the current I4 flowing through the control transistor T4 forming the current mirror circuit 62 flows through the shunting transistor T3. Here, when the current I3 flows through the shunting transistor T3, the input signal IN input to the input terminal 54 shunts and flows not only to the amplifying transistor T1 but also to the shunting transistor T3, and the amplifying transistor T1. Reduce the gain. Accordingly, in the variable amplifier circuit 41, the gain of the amplifying transistor T1 varies depending on the current ratio between the currents I1 and I3 flowing through the amplifying transistor T1 and the shunting transistor T3. The values of the currents I2 and I4 flowing through the control transistors T2 and T4 are determined by the control circuit unit 42 as will be described later.
[0075]
Further, in the variable amplifier circuit 41, the bypass transistor T5 as a switching element has a control current I from the bypass control circuit 44. SW Is turned on / off. The control current I is applied to the base terminal of the bypass transistor T5. SW Is input, the bypass transistor T5 is turned on, the impedance between the collector and the emitter is lowered, and the input signal IN input to the input terminal 54 is transmitted to the output terminal 56 side via the bypass transistor T5. Is done. Here, when the bypass transistor T5 is in the ON state, currents I2 and I4 flowing through the control transistors T2 and T4 become zero and currents flowing through the transistors T1 and T3 become zero by current control by the bypass control circuit 44. Thus, when the bypass transistor T5 is in the ON state, the input signal IN is output by bypassing the bypass transistor T5 without being amplified by the amplification transistor T1.
[0076]
As described above, the variable amplifier circuit 41 can variably amplify and output the input signal IN by the AGC function using the current ratio of the current flowing through the amplifying transistor T1 and the shunting transistor T3. At the same time, the switching function of the bypass transistor T5 switches the path of the input signal IN so as to bypass the amplification circuit portion, and the input signal IN can be output as it is without being amplified. .
[0077]
In the low noise amplifier 21, the RF AGC voltage V from the reception control voltage generation circuit 40 (FIG. 1) is obtained. L-AGC Is input to the transistor T11 via the input terminal 52 and the resistor R80 in the AGC control circuit 43. The transistor T11 forms a differential amplifier circuit together with the transistor T12, and the RF AGC voltage V L-AGC Is input to the transistor T11 due to the voltage / current conversion action of the differential amplifier circuit. L-AGC The current It flows according to the magnitude of. In the AGC control circuit 43, the current It flowing through the transistor T11 is changed to the RF AGC voltage V L-AGC Is controlled exponentially.
[0078]
In the AGC control circuit 43, the transistor T21 and the transistor T23 form a current mirror circuit. Therefore, the current I2 that flows from the transistor T23 to the control transistor T2 of the variable amplifier circuit 41 is the current that flows to the current It that flows to the transistor T21. The value is proportional to. Here, as described above, since the current I1 having a value proportional to the current I2 flowing through the control transistor T2 flows through the amplification transistor T1, controlling the current It results in the amplification transistor T1. Is controlled. Here, in the low-noise amplifier 21, the current It flowing through the transistor T11 is changed to the RF AGC voltage V. L-AGC Therefore, the gain in the variable amplifier circuit 41 is the RF AGC voltage V L-AGC It changes linearly according to the linear change.
[0079]
Further, in the AGC control circuit 43, the transistors T21 and T24 and the transistors T63 and T64 form a current mirror circuit, respectively. Therefore, the current I24 flowing through the transistors T24 and T64 is a value proportional to the current It flowing through the transistor T21. Thus, the current I6 flowing through the transistor T63 has a value proportional to the current I24. Thus, the current I6 flowing through the transistor T63 is determined by the transistors T21, T24, T63, and T64, and as a result, becomes a value proportional to the current It. The current I5 flowing through the transistor T62 is determined by the transistors T60, T61, and T62. The current I4 flowing through the control transistor T4 in the variable amplifier circuit 41 is determined by a value (I5-I6) obtained by subtracting the current I6 from the current I5 determined as described above.
[0080]
In the AGC control circuit 43, the switches I1 to S4 of the switch unit SW1 are selectively turned on / off to change the current I51 flowing through the transistors T51 and T52. For example, when all the switches S1 to S4 are turned on, the value of the current I51 becomes the largest. Further, for example, when any one of the switches S1 to S4 is turned off, the value of the current I51 becomes smaller than when all the switches S1 to S4 are turned on. Thus, the value of the current I51 is changed to various values by selectively turning on / off the switches S1 to S4.
[0081]
Here, when the current I51 is changed, the collector current I53 of the transistor T53 that forms a current mirror circuit together with the transistor T51 is changed, so that the current It flowing through the transistor T11 is changed. As described above, the value of the current It flowing in the transistor T11 is appropriately changed according to the level of the received signal and the like by selectively turning on / off the switches S1 to S4 of the switch unit SW1. The switches S1 to S4 are ON / OFF controlled according to the level of the received signal, and the ambient temperature, the presence / absence of transmission operation, or the presence / absence of jamming waves are determined by circuit setting data output from a circuit setting table (not shown). On / off control is performed based on the communication environment. The circuit setting data output from a circuit setting table (not shown) is serial data that instructs the on / off states of the switches S1 to S4.
[0082]
When the current It flowing through the transistor T11 is changed, the currents I1 and I3 flowing through the transistors T1 and T3 of the variable amplifier circuit 41 are finally changed, so that the switches S1 to S4 are selectively turned on / off. By controlling, the gain of the transistor T1 can be controlled.
[0083]
In the bypass control circuit 44, the switching control signal V from the reception control voltage generation circuit 40 (FIG. 1) input to the input terminal 51. SW Thus, the transistors T65, T66, and T67 are turned on / off according to the signal level of the received signal, and the current I flowing through the transistor T67 is controlled. SW Is controlled. Where the current I SW Is input to the base terminal of the bypass transistor T5 via the resistor R1 in the variable amplifier circuit 41. As a result, the control signal V SW As a result, the bypass transistor T5 is on / off controlled. More specifically, the transistors T65, T66, T67 are controlled by the control signal V SW Is turned on when "H (high)" level, and turned off when "L (low)" level. Therefore, the control signal V SW When I is “H” level, current I SW Flows, and the bypass transistor T5 is turned on. Further, the control signal V SW Is at the “L” level, the bypass transistor T5 is turned off.
[0084]
In the bypass control circuit 44, the emitter terminal of the transistor T66 is grounded, and the collector terminal of the transistor T66 is connected to the base terminals of the transistors T51, T53, T60. Therefore, when the transistor T66 is turned on, the transistor T53 is turned on. The current I53 flowing through the transistor T1 becomes zero, and the current It flowing through the transistor T11 becomes zero. Since the currents I2 and I4 flowing through the control transistors T2 and T4 of the variable amplifier circuit 41 are currents flowing according to the current It, when the current It becomes zero, the currents I2 and I4 also become zero. When the currents I2 and I4 become zero, the currents I1 and I3 flowing through the transistors T1 and T3 become zero, and the transistors T1 and T3 are in an off state, that is, a reception signal is not input to the transistors T1 and T3.
[0085]
Therefore, the control signal V of “H” level is sent to the bypass control circuit 44. SW When the transistor T66 is turned on, the current It flowing through the transistor T11 becomes zero, and the transistor T1 is turned off in conjunction with this, so that the amplification operation in the variable amplifier circuit 41 is stopped. On the contrary, the control signal V of “L” level is sent to the bypass control circuit 44. SW When the transistor T66 is turned off and the transistor T66 is turned off, the current It flows through the transistor T11, and the current flows through the transistors T1 and T3. Accordingly, the transistors T1 and T3 are turned on, that is, with respect to the transistors T1 and T3. Thus, the received signal enters the input state, and the amplification operation in the variable amplifier circuit 41 is performed.
[0086]
Thus, when the bypass transistor T5 is in the on state, the transistor T1 is in the off state, and the input signal IN is bypassed by the bypass transistor T5 and output without being amplified by the amplification transistor T1.
[0087]
Next, a specific setting example of the currents I1 and I3 flowing through the transistors T1 and T3 of the variable amplifier circuit 41 will be described.
[0088]
FIG. 3 shows the RF AGC voltage V input to the low noise amplifier 21. L-AGC And the relationship between the currents I1 and I3 flowing through the amplifying transistor T1 and the shunting transistor T3 of the low noise amplifier 21. In the figure, the horizontal axis represents RF AGC voltage V L-AGC The vertical axis represents the current value. In the figure, the maximum value of the current is normalized to 1, and the values of the currents I1 and I3 and the AGC voltage V L-AGC The relationship with the value of is shown as a relative value. In the present embodiment, RF AGC voltage V L-AGC On the other hand, the relationship between the current I1 and the current I3 is set to a value as shown in the figure. In other words, in this embodiment, as long as it is in a certain communication environment where the level of the interference signal or the like is the same as will be described later, the sum “I1 + I3” of the current I1 and the current I3 is The values of the currents I1 and I3 are controlled so as to be constant regardless of the change in the signal level.
[0089]
At this time, the variable gain ΔPG in the low noise amplifier 21 is expressed by the following equation (1). In the low noise amplifier 21, the values of the transistors T51 and T52 and the resistors 57 to 60 in the AGC control circuit 43 are set so that the distortion characteristics can be satisfied over the entire signal level of the received signal under a constant communication environment. Then, on / off control of the switches S1 to S4 is performed, and the maximum current of the sum “I1 + I3” of the current I1 and the current I3 is determined.
[0090]
ΔPG = 201 og (I1 / (I1 + I3)) dB (1)
[0091]
If the above setting conditions are satisfied, the variable amplifier circuit 41 of the low noise amplifier 21 has a state where “I3 = 0, I1 + I3 = I1”, that is, a state in which all received signals flow through the amplifying transistor T1. In this case, the gain of the amplifying transistor T1 is maximized. Further, for example, when the value of the current I1 is 1/10 of the sum of the currents I1 and I3 “I1 + I3”, the gain of the amplifying transistor T1 is about 10 dB as compared with the case where “I3 = 0”. Low value. Further, for example, when the value of the current I1 is 1/100 with respect to the sum of the currents I1 and I3 “I1 + I3”, the gain of the amplifying transistor T1 is about 20 dB as compared with the case where “I3 = 0”. Low value.
[0092]
Next, a specific setting example of the currents I1 and I3 in consideration of a difference in communication environment including presence / absence of an interference signal will be described.
[0093]
FIG. 4 is a diagram showing the relationship between the gain PG and the third-order distortion characteristic (input intercept point (IIP3) as device performance) with respect to the signal level of the received signal input to the low noise amplifier 21. In the figure, the horizontal axis indicates the signal level (dBm) of the received signal, and the vertical axis indicates the gain PG (dB) and third-order distortion characteristics (dBm) in the low noise amplifier 21. Further, in the figure, a solid line portion indicated by reference numeral PG1 indicates a gain characteristic when the sum “I1 + I3” of the currents I1 and I3 is about 10 mA, and a broken line portion indicated by reference numeral PG2 indicates the current I1. The characteristics of the gain are shown when the sum “I1 + I3” of the current I3 is about 2 mA. Further, in the figure, the solid line portion denoted by reference numeral 110 indicates the third-order distortion characteristic when the sum “I1 + I3” of the currents I1 and I3 is about 10 mA, and the wavy line portion denoted by reference numeral 120 is the current line portion. The third order distortion characteristic is shown when the sum “I1 + I3” of I1 and current I3 is about 2 mA.
[0094]
When the signal level of the received signal is lower than a predetermined value (for example, −85 dBm to −80 dBm), the low noise amplifier 21 turns off the bypass transistor T5 and turns on the amplification transistor T1 to amplify the signal by the AGC function. Perform the action. Further, when the signal level of the received signal is equal to or higher than the predetermined value, the low noise amplifier 21 turns on the bypass transistor T5 and turns off the amplification transistor T1, and does not perform the signal amplification operation.
[0095]
Here, in the low noise amplifier 21 according to the present embodiment, the switches S1 to S4 in the AGC control circuit 43 are controlled to be turned on / off based on the communication environment such as the ambient temperature, the presence / absence of a transmission operation, or the presence / absence of an interference signal. Thus, the magnitude of the sum “I1 + I3” of the currents I1 and I3 is controlled. For example, when there is a large disturbing signal and a transmission operation is being performed, the switches S1 to S1 are set so that the value of the sum “I1 + I3” of the current I1 and the current I3 becomes a large value because it is most susceptible to third-order distortion. S4 is set (for example, all the switches S1 to S4 are turned on). Further, for example, when there is no interference signal and no transmission is performed, third-order distortion interference is hardly received. Therefore, the value of the sum “I1 + I3” of the currents I1 and I3 is very small, for example, about 1 mA. Switches S1 to S4 are set. The switches S1 to S4 are controlled by predetermined circuit setting data output from a circuit setting table (not shown). Thus, in the low noise amplifier 21, the reference current in the AGC control circuit 43 is controlled according to the communication environment, and is optimized so that the current consumption of the circuit is reduced.
[0096]
Note that the on / off control of the bypass transistor T5 and the control of the signal amplification operation by the AGC function using the amplifying transistor T1 in the low noise amplifier 21 described above are performed, for example, as shown in FIG. The performance specified by -95 is satisfied. That is, as shown in FIG. 4, the low noise amplifier 21 decreases the gain as the signal level increases, and controls the gain so that the gain becomes zero when the signal level exceeds a predetermined value. At this time, the smaller the sum “I1 + I3” of the currents I1 and I3, the smaller the gain. Further, as shown in FIG. 4, the low noise amplifier 21 increases the value of the third-order distortion characteristic as the signal level increases, and when the signal level exceeds a predetermined value, the value of the third-order distortion characteristic becomes constant. Controls the operating current. At this time, the value of the third-order distortion characteristic is smaller when the sum “I1 + I3” of the currents I1 and I3 is smaller.
[0097]
As described above, according to the present embodiment, the ratio of the reception signal input to the amplification transistor T1 is changed by the shunting transistor T3 in accordance with the signal level of the reception signal, so that the amplification transistor T1. The AGC function is provided by amplifying the signal, and the bypass signal is given to the amplification transistor T1 by switching the signal path of the reception signal according to the signal level of the reception signal by the bypass transistor T5. Therefore, an amplifier circuit having an AGC function and a signal bypass function can be realized, and distortion is achieved over the entire signal level of the received signal including the signal levels of −101 dBm, −90 dBm, and −79 dBm defined by IS-95. Performance with excellent characteristics can be realized.
[0098]
Further, according to the present embodiment, the signal level of the received signal changes as long as the sum “I1 + I3” of the operating currents I1 and I3 flowing through the amplifying transistor T1 and the shunting transistor T3 is in a certain communication environment. Regardless of whether it is kept constant, the sum of its operating currents “I1 + I3” changes according to differences in the communication environment including the presence or absence of interference signals by appropriately controlling the switches S1 to S4 in the AGC control circuit 43. Thus, for example, it is possible to optimize the current consumption of the circuit to be small in accordance with the difference in the communication environment while realizing excellent distortion characteristics. This makes it possible to reduce the consumption of the battery, which is a power supply source, as compared with a conventional mobile phone, so that the so-called standby time and call time can be made longer than before and the battery replacement frequency can be increased. Can be reduced.
[0099]
In addition, according to the present embodiment, the low noise amplifier 21 has a circuit configuration capable of forming circuit elements for satisfying the AGC function and the bypass function on one silicon substrate. As described above, it is possible to reduce the variation in performance of NF or the like that occurs when the bypass circuit portion is configured by discrete parts, and it is possible to improve productivity.
[0100]
In addition, this invention is not limited to the said embodiment, A various deformation | transformation implementation is possible. For example, in the above embodiment, the case of operating in the dual mode of the CDMA system and the FM system has been described, but the present invention is also applied to the case of operating in only one of the CDMA system and the FM system. Is possible. Further, the present invention is not limited to the CDMA system and the FM system, and is applied to communication apparatuses of other systems such as a TDMA (Time Division Multiple Access) system and an FDMA (Frequency Division Multiple Access) system. Is possible. Furthermore, the variable gain amplifier circuit of the present invention is applicable not only to communication devices but also to other devices that require a circuit for controlling gain inside.
[0101]
In the above embodiment, the IF amplifier circuit 26 on the receiving side is described as a variable gain amplifier circuit having an AGC function. However, the IF amplifier circuit 26 is configured by a constant gain amplifier circuit. May be.
[0102]
【The invention's effect】
As described above, according to the variable gain amplifier circuit according to any one of claims 1 to 7 or the communication device according to claim 8, the ratio of the reception signal is set according to the signal level of the reception signal. The signal is changed by a shunting transistor connected in parallel to the amplifying transistor, input to the amplifying transistor and amplified, and the signal path of the received signal to the amplifying transistor is changed according to the signal level of the received signal by the switching element. Since switching is performed, there is an effect that performance with excellent distortion characteristics can be realized in the entire signal level of the received signal.
[0103]
In particular, according to the variable gain amplifier circuit according to claim 7, in the variable gain amplifier circuit according to claim 6, as long as the sum of the operating currents flowing through the amplifying transistor and the shunting transistor is in a constant communication environment. In addition to keeping the signal level constant regardless of changes in the signal level of the received signal, the sum of its operating currents is changed according to the communication environment, including the presence or absence of interfering signals. On the other hand, for example, there is an effect that it is possible to optimize the circuit so as to reduce the current consumption according to the difference in the communication environment.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a schematic configuration of a mobile phone as a communication device according to an embodiment of the present invention.
2 is a circuit diagram showing a detailed configuration example of a low noise amplifier in the mobile phone shown in FIG. 1;
3 is an explanatory diagram showing a relationship between an AGC voltage for RF input to the low noise amplifier shown in FIG. 2 and a current flowing through an amplifying transistor and a shunting transistor of the low noise amplifier. FIG.
4 is an explanatory diagram illustrating a relationship between a gain and a third-order distortion characteristic with respect to a signal level of a reception signal in the low noise amplifier illustrated in FIG.
FIG. 5 is a block diagram showing an example of a conventional amplifier circuit.
[Explanation of symbols]
T1 amplification transistor
T3 Shunt transistor
T5 Bypass transistor
1 Transmission circuit
2 Receiver circuit
3 Modem
4 Duplexers
5 Common antenna
11 QPSK modulation circuit
12 Transmitter IF amplifier circuit
15 Power amplifier (PA)
16 Local oscillator
21 Low noise amplifier (LNA)
24 Bandpass filter for CDMA
25 Bandpass filter for FM
26 Reception side IF amplifier circuit
27 QPSK demodulation circuit
33 Received signal strength detection circuit (RSSI)
34 Comparison circuit
40 Reception control voltage generation circuit
41 Variable amplifier circuit
42 Control circuit section
43 AGC control circuit
44 Bypass control circuit
61-64 Current mirror circuit

Claims (8)

受信信号が入力される入力端子と、
エミッタ端子が前記入力端子に接続され、前記入力端子を介して入力された高周波の受信信号を増幅する増幅用トランジスタと、
ベース端子が前記増幅用トランジスタのベース端子に接続されることにより前記増幅用トランジスタと共にカレントミラー回路を形成し、前記増幅用トランジスタの動作電流を制御するための第１の制御用トランジスタと、
前記増幅用トランジスタに並列接続されると共に、エミッタ端子が前記入力端子に接続され、前記入力端子を介して入力された前記受信信号の信号レベルに応じて、前記増幅用トランジスタに入力される受信信号の割合を変化させる分流用トランジスタと、
ベース端子が前記分流用トランジスタのベース端子に接続されることにより前記分流用トランジスタと共にカレントミラー回路を形成し、前記分流用トランジスタの動作電流を制御するための第２の制御用トランジスタと、
前記増幅用トランジスタに並列接続されると共に、エミッタ端子が前記増幅用トランジスタおよび前記分流用トランジスタのエミッタ端子と共に前記入力端子に接続され、前記入力端子を介して入力された前記受信信号の信号レベルに応じてオン・オフ制御され、前記増幅用トランジスタに対する前記受信信号の信号経路を切り換えるためのスイッチング素子として機能するバイパス用トランジスタと
を備えたことを特徴とする利得可変増幅回路。 An input terminal for receiving a received signal;
An amplifying transistor having an emitter terminal connected to the input terminal and amplifying a high-frequency received signal input via the input terminal ;
A base terminal connected to the base terminal of the amplifying transistor to form a current mirror circuit together with the amplifying transistor, and a first control transistor for controlling an operating current of the amplifying transistor;
A reception signal that is connected in parallel to the amplification transistor, has an emitter terminal connected to the input terminal, and is input to the amplification transistor according to the signal level of the reception signal input through the input terminal. A shunt transistor that changes the ratio of
A base terminal connected to the base terminal of the shunting transistor to form a current mirror circuit together with the shunting transistor, and a second control transistor for controlling the operating current of the shunting transistor;
The emitter terminal is connected in parallel to the amplification transistor, and the emitter terminal is connected to the input terminal together with the emitter terminals of the amplification transistor and the shunting transistor, and the signal level of the received signal input through the input terminal is And a bypass transistor functioning as a switching element for switching the signal path of the reception signal with respect to the amplification transistor. 更に、外部から入力された制御用信号に基づいて、前記受信信号の信号レベルに応じて前記各トランジスタおよび前記スイッチング素子の動作制御を行う制御回路を備え、
前記制御回路は、前記スイッチング素子がオン状態のときに、前記増幅用トランジスタおよび前記分流用トランジスタに対して前記受信信号が非入力状態となり、前記スイッチング素子がオフ状態のときに、前記増幅用トランジスタおよび前記分流用トランジスタに対して前記受信信号が入力状態となるように、前記各トランジスタおよび前記スイッチング素子の動作制御を行う
ことを特徴とする請求項１記載の利得可変増幅回路。And a control circuit for controlling the operation of each of the transistors and the switching element according to the signal level of the received signal based on a control signal input from the outside.
The control circuit is configured such that when the switching element is in an ON state, the reception signal is not input to the amplification transistor and the shunting transistor, and when the switching element is in an OFF state, the amplification transistor 2. The variable gain amplifier circuit according to claim 1, wherein operation control of each of the transistors and the switching element is performed so that the received signal is input to the shunting transistor. 前記制御回路は、前記受信信号の信号レベルが所定値より小さいときに、前記スイッチング素子がオフ状態となり、前記受信信号の信号レベルが所定値以上のときに、前記スイッチング素子がオン状態になるように、前記スイッチング素子の動作制御を行うことを特徴とする請求項２記載の利得可変増幅回路。  The control circuit is configured such that when the signal level of the received signal is smaller than a predetermined value, the switching element is turned off, and when the signal level of the received signal is greater than or equal to a predetermined value, the switching element is turned on. 3. The variable gain amplifier circuit according to claim 2, wherein operation control of the switching element is performed. 前記制御回路は、
外部から入力された第１の制御用信号に基づいて、前記第１の制御用トランジスタおよび前記第２の制御用トランジスタに流れる電流を制御することにより、前記増幅用トランジスタの利得制御を行う第１の制御回路と、
前記スイッチング素子としてのバイパス用トランジスタのベース端子に接続され、外部から入力された第２の制御用信号に基づいて、前記バイパス用トランジスタのベース端子に入力する電流を制御することにより前記スイッチング素子をオン・オフ制御する第２の制御回路と
を有することを特徴とする請求項２記載の利得可変増幅回路。The control circuit includes:
First controlling the gain of the amplifying transistor by controlling the current flowing through the first control transistor and the second control transistor based on a first control signal input from the outside. A control circuit of
The switching element is connected to the base terminal of the bypass transistor as the switching element, and the switching element is controlled by controlling a current input to the base terminal of the bypass transistor based on a second control signal input from the outside. The variable gain amplifier circuit according to claim 2, further comprising: a second control circuit that performs on / off control. 前記増幅用トランジスタのベース端子は、高周波的に接地されていることを特徴とする請求項１記載の利得可変増幅回路。  2. The variable gain amplifier circuit according to claim 1, wherein the base terminal of the amplifying transistor is grounded at a high frequency. 前記増幅用トランジスタおよび前記分流用トランジスタに流れる動作電流の和が、一定の通信環境下にある限りにおいて、前記受信信号の信号レベルの変化に関わらず一定に保たれていることを特徴とする請求項１記載の利得可変増幅回路。  The sum of the operating currents flowing through the amplifying transistor and the shunting transistor is kept constant regardless of a change in the signal level of the received signal as long as it is in a constant communication environment. Item 2. The variable gain amplifier circuit according to Item 1. 前記動作電流の和を、妨害信号の有無を含む通信環境の違いに応じて変化させることを特徴とする請求項６記載の利得可変増幅回路。  7. The variable gain amplifier circuit according to claim 6, wherein the sum of the operating currents is changed according to a difference in communication environment including presence / absence of an interference signal. 受信信号に対する信号処理を行う受信装置と、前記受信装置に入力された高周波の受信信号を可変的に増幅する利得可変増幅回路とを備えた通信機器であって、
前記利得可変増幅回路は、
受信信号が入力される入力端子と、
エミッタ端子が前記入力端子に接続され、前記入力端子を介して入力された高周波の受信信号を増幅する増幅用トランジスタと、
ベース端子が前記増幅用トランジスタのベース端子に接続されることにより前記増幅用トランジスタと共にカレントミラー回路を形成し、前記増幅用トランジスタの動作電流を制御するための第１の制御用トランジスタと、
前記増幅用トランジスタに並列接続されると共に、エミッタ端子が前記入力端子に接続され、前記入力端子を介して入力された前記受信信号の信号レベルに応じて、前記増幅用トランジスタに入力される受信信号の割合を変化させる分流用トランジスタと、
ベース端子が前記分流用トランジスタのベース端子に接続されることにより前記分流用トランジスタと共にカレントミラー回路を形成し、前記分流用トランジスタの動作電流を制御するための第２の制御用トランジスタと、
前記増幅用トランジスタに並列接続されると共に、エミッタ端子が前記増幅用トランジスタおよび前記分流用トランジスタのエミッタ端子と共に前記入力端子に接続され、前記入力端子を介して入力された前記受信信号の信号レベルに応じてオン・オフ制御され、前記増幅用トランジスタに対する前記受信信号の信号経路を切り換えるためのスイッチング素子として機能するバイパス用トランジスタと
を備えていることを特徴とする通信機器。A communication device comprising: a receiving device that performs signal processing on a received signal; and a variable gain amplifier circuit that variably amplifies a high-frequency received signal input to the receiving device,
The variable gain amplifier circuit includes:
An input terminal for receiving a received signal;
An amplifying transistor having an emitter terminal connected to the input terminal and amplifying a high-frequency received signal input via the input terminal ;
A base terminal connected to the base terminal of the amplifying transistor to form a current mirror circuit together with the amplifying transistor, and a first control transistor for controlling an operating current of the amplifying transistor;
A reception signal that is connected in parallel to the amplification transistor, has an emitter terminal connected to the input terminal, and is input to the amplification transistor according to the signal level of the reception signal input through the input terminal. A shunt transistor that changes the ratio of
A base terminal connected to the base terminal of the shunting transistor to form a current mirror circuit together with the shunting transistor, and a second control transistor for controlling the operating current of the shunting transistor;
The emitter terminal is connected in parallel to the amplification transistor, and the emitter terminal is connected to the input terminal together with the emitter terminals of the amplification transistor and the shunting transistor, and the signal level of the received signal input through the input terminal is And a bypass transistor functioning as a switching element for switching the signal path of the reception signal with respect to the amplification transistor.
JP29326099A 1999-10-15 1999-10-15 Variable gain amplifier circuit and communication device Expired - Fee Related JP4455699B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29326099A JP4455699B2 (en) 1999-10-15 1999-10-15 Variable gain amplifier circuit and communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29326099A JP4455699B2 (en) 1999-10-15 1999-10-15 Variable gain amplifier circuit and communication device

Publications (2)

Publication Number Publication Date
JP2001119254A JP2001119254A (en) 2001-04-27
JP4455699B2 true JP4455699B2 (en) 2010-04-21

Family

ID=17792535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29326099A Expired - Fee Related JP4455699B2 (en) 1999-10-15 1999-10-15 Variable gain amplifier circuit and communication device

Country Status (1)

Country Link
JP (1) JP4455699B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687491B2 (en) * 2002-01-18 2004-02-03 Sony Corporation Direct conversion of low power high linearity receiver
EP1432119A1 (en) * 2002-12-17 2004-06-23 Dialog Semiconductor GmbH High quality serial resonance oscillator
JP5500108B2 (en) * 2011-03-16 2014-05-21 富士通セミコンダクター株式会社 Current mirror circuit and amplifier circuit having the same

Also Published As

Publication number Publication date
JP2001119254A (en) 2001-04-27

Similar Documents

Publication Publication Date Title
US6078794A (en) Impedance matching for a dual band power amplifier
US9954500B2 (en) Complementary low noise transductor with active single ended to differential signal conversion
EP3195482B1 (en) Dual stage low noise amplifier for multiband receiver
EP1604509B1 (en) Load variation tolerant radio frequency (rf) amplifier
JP5461742B2 (en) Noise canceling for differential amplifiers that do not require external matching
US7039377B2 (en) Switchable gain amplifier
US6583661B1 (en) Compensation mechanism for compensating bias levels of an operation circuit in response to supply voltage changes
US9166632B1 (en) Mixer circuits with programmable characteristics
US20080137566A1 (en) Method and System for Shared High-Power Transmit Path for a Multi-Protocol Transceiver
US8331895B2 (en) Receiving circuit
US8610495B2 (en) Adaptive filtering of blocker signals in demodulators
US20060079194A1 (en) Communications receiver method and apparatus
EP2294699A1 (en) Method and apparatus for processing a communication signal in a receiver
US6798294B2 (en) Amplifier with multiple inputs
US6472936B1 (en) Low-noise gain switching circuit using tapped inductor
JP3816356B2 (en) Wireless transmitter
US6943618B1 (en) Compensation mechanism for compensating bias levels of an operation circuit in response to supply voltage changes
JP4455699B2 (en) Variable gain amplifier circuit and communication device
US20020050856A1 (en) Scheme for reducing transmit-band noise floor and adjacent channel power with power backoff
US20050136847A1 (en) Communication semiconductor integrated circuit device and electrical apparatus
CN107276543A (en) Radio communication system receiver and amplifier
JP4310003B2 (en) Variable gain amplifier circuit, gain control circuit, and communication device
JP3665581B2 (en) Receiving machine
Watanabe et al. A triple-band WCDMA direct conversion receiver IC with reduced number of off-chip components and digital baseband control signals
WO2008029999A1 (en) Signal processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees