JP4449152B2 - センサ用信号処理回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、被検出物理量に応じた絶対値レベルの電圧信号を発生するセンサ素子に付随して設けられるセンサ用信号処理回路に関する。
【０００２】
【発明が解決しようとする課題】
例えば車両用エアバッグに用いられる加速度センサのための信号処理回路においては、当該加速度センサから出力されるアナログ値の信号電圧に対して増幅・フィルタリング・温度補正などの処理を行う電子回路が設けられており、その電子回路から出力される信号電圧を、車載システム側のエアバッグ用ＥＣＵに対しＡ／Ｄ変換回路を通じて与える構成となっている。この場合、上記加速度センサ、電子回路及びＡ／Ｄ変換回路を同一の電源に接続することが一般的に行われているが、加速度センサからの信号電圧は、上記電源電圧の変動に依存しない絶対値レベルの信号であるため、その電源電圧が変動したときには、Ａ／Ｄ変換回路によるＡ／Ｄ変換値に誤差が発生し、エアバッグ制御の信頼性が低下することになる。このような事態に対処するためには、例えば車載システム側に前記電子回路及びＡ／Ｄ変換回路のための高精度電源を設ける構成として電源電圧の変動を抑制すれば良いが、この構成では必要となる電源容量の増大によりコストが高騰するという新たな問題点が発生する。
【０００３】
この問題点を解決するために、従来より、例えば実開平６−２２４２号公報に記載された手段が考えられている。この手段では、加速度センサを構成する圧電素子側に、当該圧電素子からの信号電圧を処理するための電子回路と、それら圧電素子及び電子回路に給電する電源とを設けると共に、その電源の端子間に、抵抗及びツェナーダイオードの直列回路より成る基準電圧発生回路を接続し、この基準電圧発生回路からの定電圧出力を、圧電素子及び電子回路に対し基準電圧として印加すると共に、システム側のＡ／Ｄ変換回路に対しても基準電圧として印加する構成となっている。
【０００４】
このような手段によれば、電源を高精度にする必要がなくなってコストの高騰を抑制できるという利点があるが、基準電圧をシステム側のＡ／Ｄ変換回路へ供給するための経路が必要になって、センサ側（電子回路側）とシステム側との間のインタフェースが増えることになるため、汎用性が低下するという問題点が出てくる。
【０００５】
本発明は上記事情に鑑みてなされたものであり、その目的は、電源電圧の変動に起因して発生する出力誤差を、コストの高騰を伴うことなく小さくできると共に、汎用性が低下する事態を未然に防止できるセンサ用信号処理回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために請求項１に記載した手段を採用できる。この手段によれば、センサ素子から出力される絶対値レベルの信号電圧が、レシオメトリック回路において、信号処理用の電子回路のための電源電圧に比例したレベルの信号電圧に変化されて出力される。このため、電源電圧が変動したときには、レシオメトリック回路からの出力電圧も同様に変動し、以て電源電圧の変動の影響がキャンセルされることになる。従って、上記レシオメトリック回路から出力される信号電圧を受ける外部回路として、上記電子回路と同じ電源から給電されるＡ／Ｄ変換回路が設けられるような場合に、その変化誤差が拡大する恐れがなくなるものである。この結果、センサ素子による検出出力に基づいて行われる制御動作の信頼性が向上する。この場合、従来構成のように電子回路や外部回路（例えばＡ／Ｄ変換回路）のための高精度電源を設ける必要がなくなるから、コストの高騰を抑制できることになる。また、従来構成のように、基準電圧を外部回路へ供給するための経路を設ける必要がなくなるから、電子回路側と外部回路側との間のインタフェースが増えることがなくなり、汎用性の低下を未然に防止できるようになる。
また、レシオメトリック回路に入力される比較用電圧が、電源電圧をそれぞれ異なる分圧比で分圧する分圧回路及び補助分圧回路からの各分圧電圧の差電圧として得られる構成となっているから、その分圧比を調整することにより、最終的に出力される信号電圧のゲイン調整を容易に行い得るようになる。
さらに、レシオメトリック回路をアナログ乗算器及び差動増幅回路のみにより構成できるから、その回路構成の複雑化を招く恐れがなくなる。
【０００７】
請求項２記載の手段によれば、レシオメトリック回路においては、センサ素子からの信号電圧と絶対基準電圧との差電圧を比較用電圧のレベルに比例したレベルの信号電圧に変換して出力するようになるから、センサ素子からの信号電圧が示す絶対値レベルの信頼性を高め得るようになる。
【００１０】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明を加速度センサ用の信号処理回路に適用した第１実施例について図１及び図２を参照しながら説明する。
全体構成を示す図１において、電源端子ＶCC及びグランド端子ＧＮＤ間には、図示しない直流電源から所定レベルの電源電圧（正極性）が印加されるものであり、これら電源端子ＶCC及びグランド端子ＧＮＤ間からセンサユニット１内の一対の電源ラインＬ１、Ｌ２間に給電される構成となっている。このセンサユニット１は、分圧回路２、ボルテージフォロワ３、絶対基準電圧回路４、圧電素子５（本発明でいうセンサ素子に相当）、この圧電素子５からの出力を処理するための電子回路６を含んで構成されたものであり、以下これについて説明する。
【００１１】
尚、センサユニット１は、圧電素子５以外の回路要素をモノリシックＩＣチップ化して構成できるものであるが、圧電素子５に代わるセンサ素子として、例えばピエゾ抵抗型の半導体加速度センサ（シリコン基板上に重錘部及びこれを支持する梁構造体を形成すると共に、その梁構造体上にピエゾ抵抗素子を形成した周知構成のセンサ）を用いる場合には、全体をモノリシックＩＣチップ化できるものである。
【００１２】
分圧回路２は、電源ラインＬ１、Ｌ２間に抵抗２ａ及び２ｂを直列に接続することにより、電源電圧を予め設定された第１の分圧比Ｃ１で分圧する構成となっており、それら抵抗２ａ及び２ｂの共通接続点で得られる分圧電圧Ｖd1がボルテージフォロワ３を介して出力されるようになっている。
絶対基準電圧回路４は、電源ラインＬ１、Ｌ２間から給電されるものであるが、電源電圧に依存しない所定レベルの絶対基準電圧ＶREF を出力する構成となっている。
圧電素子５は、一端側が絶対基準電圧回路４の出力端子に接続され、且つ他端側が電子回路６内の増幅回路７の入力端子に接続されており、検出加速度の大きさに応じた絶対値レベルの信号電圧Ｖａを発生して電子回路６内の増幅回路７に与える構成となっている。
【００１３】
電子回路６は、入力段に位置された上記増幅回路７の他に、その増幅出力をフィルタリングするフィルタ回路８、そのフィルタリング出力に所定の補正処理（例えば温度補正処理）を施すための信号補正回路９、その補正出力に対し後述の電圧変換処理を施すための絶対電圧−レシオ変換回路１０（レシオメトリック回路に相当）を備えた構成となっており、その絶対電圧−レシオ変換回路１０から出力される信号電圧は、センサユニット１の出力端子Ｑからシステム側の入力段に設けられたＡ／Ｄ変換回路１１に対し変換対象電圧として与えられる。
【００１４】
この場合、電子回路６内の増幅回路７、フィルタ回路８、信号補正回路９、絶対電圧−レシオ変換回路１０には、電源端子ＶCC及びグランド端子ＧＮＤ間から電源ラインＬ１、Ｌ２を通じて給電されるようになっている。また、増幅回路７、フィルタ回路８、信号補正回路９、絶対電圧−レシオ変換回路１０には、前記絶対基準電圧ＶREF が与えられるようになっており、特に、増幅回路７の増幅動作、フィルタ回路８のフィルタリング動作、信号補正回路９の補正動作は、その絶対基準電圧ＶREF を基準に行われる。尚、Ａ／Ｄ変換回路１１の電源も電源端子ＶCC及びグランド端子ＧＮＤ間から与えられる構成となっており、当該Ａ／Ｄ変換回路１１は、その電源電圧を基準にＡ／Ｄ変換動作を行うようになっている。
【００１５】
図２には、絶対電圧−レシオ変換回路１０の具体的な構成例が示されている。この図２において、絶対電圧−レシオ変換回路１０は、補助分圧回路１２、アナログ乗算器１３、差動増幅回路１４によって構成されている。
補助分圧回路１２は、電源ラインＬ１、Ｌ２間に抵抗１２ａ及び１２ｂを直列に接続することにより、電源電圧を予め設定された第２の分圧比Ｃ２で分圧する構成となっており、それら抵抗１２ａ及び１２ｂの共通接続点から分圧電圧Ｖd2を出力する。この補助分圧回路１２は、前記分圧回路２と共に本発明でいう電圧発生回路１５を構成するものであり、アナログ乗算器１３のゲインを決めるレシオメトリックな電圧を発生するようになっている。つまり、電圧発生回路１５において、分圧回路２による第１の分圧比Ｃ１と補助分圧回路１２による第２の分圧比Ｃ２とは異なる値に設定されており、従って、分圧電圧Ｖd1及びＶd2の差電圧が電源電圧に比例したレベルの比較用電圧Ｖ２としてアナログ乗算器１３に与えられる構成となっている。
【００１６】
アナログ乗算器１３は、周知のギルバート・セル型乗算回路により構成されたもので、上記電圧発生回路１５からの比較用電圧Ｖ２と、前記フィルタ回路８からの入力信号電圧（以下、これをＶINとする）及び前記絶対基準電圧回路４からの絶対基準電圧ＶREF の差電圧（＝ＶIN−ＶREF ）に対応した信号電圧Ｖ１とが乗算対象信号として入力されるようになっている。この場合、アナログ乗算器１３の演算出力ＶMOは、電位差として出力されるものであるため、その演算出力ＶMOを、周知構成の差動増幅回路１４において、前記分圧回路２からの分圧電圧Ｖd1を基準として増幅することにより、電源電圧に対してレシオメトリックな出力電圧ＶOUT を得るようになっている。
【００１７】
上記実施例において、電子回路６中に設けられた絶対電圧−レシオ変換回路１０は以下のように動作する。
即ち、アナログ乗算器１３の乗算対象信号である信号電圧Ｖ１及び比較用電圧Ｖ２のうち、信号電圧Ｖ１は、フィルタ回路８からの入力信号電圧ＶIN（圧電素子５から出力される絶対値レベルの信号電圧Ｖａに対応した電圧）と絶対基準電圧回路４からの絶対基準電圧ＶREF との差電圧（＝ＶIN−ＶREF ）に相当するもので、電源電圧Ｅに依存しない絶対的な電圧である。また、比較用電圧Ｖ２は、電源電圧Ｅを分圧する分圧回路２及び補助分圧回路１２による各分圧電圧Ｖd1及びＶd2の差電圧（＝Ｖd2−Ｖd1）に相当するもので、電源電圧Ｅに対してレシオメトリックな信号である。このようなアナログ乗算器１３の出力電圧ＶMO（Ｅ）は、そのスケールファクタをＧM とした場合、次式（１）で得られる。尚、Ｃ１は分圧回路２の分圧比、Ｃ２は補助分圧回路１２の分圧比である。
ＶMO（Ｅ）＝ＧM ・（ＶIN−ＶREF ）・（Ｖd2−Ｖd1）
＝ＧM ・（ＶIN−ＶREF ）・（Ｃ２−Ｃ１）・Ｅ ………（１）
【００１８】
この出力電圧ＶMO（Ｅ）は電位差として出力されるものであるため、差動増幅回路１４において分圧電圧Ｖd1を基準として増幅することにより、電源電圧Ｅに対しレシオメトリックな出力電圧ＶOUT （Ｅ）を得るようにしている。つまり、差動増幅回路１４のゲインをＧD とした場合、次式（２）、（３）が成立する。
ＶOUT （Ｅ）＝ＧD ・ＧM ・（ＶIN−ＶREF ）
・（Ｃ２−Ｃ１）・Ｅ＋Ｃ１・Ｅ ………（２）
ＶOUT （Ｅ）／Ｅ＝ＧD ・ＧM ・（ＶIN−ＶREF ）・（Ｃ２−Ｃ１）＋Ｃ１………（３）
【００１９】
ここで、アナログ乗算器１３のスケールファクタＧM 、差動増幅回路１４のゲインＧD 、絶対基準電圧ＶREF が電源電圧Ｅの変動に関係なく一定であれば、式（３）の右辺は、入力信号電圧ＶINに依存した一定の値を示すことになる。このとき、電源電圧Ｅのａ（％）の変動に対して、次式（４）が成立する。
ＶOUT {(１＋ａ／１００) ・Ｅ} ／{(１＋ａ／１００）・Ｅ} ＝ＶOUT （Ｅ）／Ｅ
………（４）
【００２０】
この式（４）を変形することにより、次式（５）が得られる。
ＶOUT {(１＋ａ／１００) ・Ｅ} ＝（１＋ａ／１００）・ＶOUT （Ｅ）………（５）
この（５）式からは、電源電圧Ｅがａ（％）だけ変動した場合、絶対電圧−レシオ変換回路１０からのの出力電圧ＶOUT もａ（％）だけ変動すること、つまり、絶対電圧−レシオ変換回路１０が、電源電圧Ｅに対してレシオメトリックな電圧ＶOUT を出力する構成になっていることが分かるものである。
【００２１】
ここで、Ａ／Ｄ変換回路１１の変換対象電圧をＩＮA/D 、電子回路６の出力電圧をＶOUT 、電源電圧をＥ（Ａ／Ｄ変換回路１１の基準電圧に相当）、Ａ／Ｄ変換回路１１の分解能をＮとした場合、次式（６）の関係が成立する。
ＩＮA/D ＝（ＶOUT ／Ｅ）・Ｎ ………（６）
【００２２】
仮に、電子回路６中に本実施例のような絶対電圧−レシオ変換回路１０が含まれていない場合には、電子回路６の出力電圧ＶOUT が、電源電圧Ｅの変動に依存しない絶対値レベルの信号（圧電素子５から出力される絶対値レベルの信号電圧Ｖａに比例した信号）になるため、電源電圧Ｅの変動がＡ／Ｄ変換回路１１による変換誤差となって現れることになる。つまり、電源電圧Ｅが例えば−５％変動したときには、（６）式から、
ＩＮA/D ＝｛ＶOUT ／（０．９５・Ｅ）｝・Ｎ
＝１．０５３・（ＶOUT ／Ｅ）・Ｎ
となり（小数点第４位以下は四捨五入）、Ａ／Ｄ変換回路１１の変換対象電圧ＩＮA/D に約＋５．３％の誤差が生じ、これがＡ／Ｄ変換値の誤差となって現れることになる。
【００２３】
これに対して、本実施例の構成のように、圧電素子５から出力される絶対値レベルの信号電圧Ｖａを電源電圧Ｅに対してレシオメトリックな信号電圧ＶOUT に変換する構成となっている場合には、電源電圧Ｅの例えば−５％の変動に対して電子回路６の出力電圧ＶOUT も−５％変動するので、次式のように、電源電圧Ｅの変動の影響がキャンセルされることになる。
ＩＮA/D ＝｛（０．９５・ＶOUT ）／（０．９５・Ｅ）｝・Ｎ
＝（Ｖ0UT ／Ｅ）・Ｎ
【００２４】
要するに、電子回路６中に絶対電圧−レシオ変換回路１０を設けた本実施例の構成によれば、電源電圧Ｅの変動に起因してＡ／Ｄ変換回路１１でのＡ／Ｄ変換誤差が拡大するという問題点を解決できることになり、圧電素子５による検出加速度に基づいて行われる制御動作の信頼性が向上するものである。この場合、従来構成のように電子回路６及びＡ／Ｄ変換回路１１のための高精度電源を設ける必要がなくなるから、コストの高騰を抑制できることになる。また、実開平６−２２４２号公報に記載された従来構成のように、基準電圧をシステム側のＡ／Ｄ変換回路１１へ供給するための経路を設ける必要がなくなるから、電子回路６側とシステム側との間のインタフェースが増えることがなくなり、以て汎用性の低下を未然に防止できるようになる。
【００２５】
また、絶対電圧−レシオ変換回路１０においては、入力された信号電圧ＶINと絶対基準電圧ＶREF との差電圧に対応した信号電圧Ｖ１を、比較用電圧Ｖ２のレベルに比例したレベルの信号電圧ＶOUT に変換して出力するようになるから、信号電圧ＶINのレベルひいては圧電素子５からの信号電圧Ｖａが示す絶対値レベルの信頼性を高め得るようになる。さらに、比較的構造が簡単なアナログ乗算器１３及び差動増幅回路１４を利用して絶対電圧−レシオ変換回路１０を構成できるから、その回路構成の複雑化を招く恐れがなくなり、しかも、比較用電圧Ｖ２が、電源電圧Ｅをそれぞれ異なる分圧比で分圧する分圧回路２及び補助分圧回路１２からの各分圧電圧Ｖd1及びＶd2の差電圧として得られる構成となっているから、その分圧比を調整することにより、最終的に出力される信号電圧ＶOUT のゲイン調整を容易に行い得るようになる。
【００２６】
（その他の実施の形態）
上記第１実施例では、絶対電圧−レシオ変換回路１０を電子回路６の出力段に位置させた構成を示したが、本発明の第２実施例を示す図３のように、絶対電圧−レシオ変換回路１０を電子回路６の入力段に位置させる構成とした場合でも、第１実施例と同等の効果を奏するものである。尚、このような構成を採用した場合には、絶対電圧−レシオ変換回路１０の後段に位置された各回路要素の動作、つまり、増幅回路７の増幅動作、フィルタ回路８のフィルタリング動作、信号補正回路９の補正動作は、分圧回路２からの分圧電圧Ｖd1を基準に行われる。
【００２７】
また、本発明の第３及び第４の各実施例を示す図４及び図５のように、絶対電圧−レシオ変換回路１０を電子回路６の中間段に位置させる構成とした場合でも、第１実施例と同等の効果を奏するものである。尚、第３実施例の構成（図４のように、増幅回路７の後段に絶対電圧−レシオ変換回路１０を配置する構成）を採用した場合には、絶対電圧−レシオ変換回路１０の後段に位置された各回路要素の動作、つまり、フィルタ回路８のフィルタリング動作、信号補正回路９の補正動作は、分圧回路２からの分圧電圧Ｖd1を基準に行われる。さらに、第４実施例の構成（図５のように、増幅回路７の後段に絶対電圧−レシオ変換回路１０を配置する構成）を採用した場合には、絶対電圧−レシオ変換回路１０の後段に位置された信号補正回路９の補正動作は、分圧回路２からの分圧電圧Ｖd1を基準に行われる。
【００２８】
その他、本発明は上記した各実施例に限定されるものではなく、次のような変形または拡張が可能である。
センサ素子の例として、圧電素子５を挙げたが、前にも述べたようなピエゾ抵抗型の半導体加速度センサ、或いは絶対値レベルの信号電圧を発生する他の物理量センサを用いることができる。つまり、このようなセンサ素子用の信号処理回路全般に広く適用できるものである。アナログ乗算器を１３をギルバート・セル型乗算回路により構成したが、これに限らないことは勿論である。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す全体の電気的構成図
【図２】要部の電気的構成図
【図３】本発明の第２実施例を示す図１相当図
【図４】本発明の第３実施例を示す図１相当図
【図５】本発明の第４実施例を示す図１相当図
【符号の説明】
１はセンサユニット、２は分圧回路、４は絶対基準電圧回路、５は圧電素子（センサ素子）、６は電子回路、１０は絶対電圧−レシオ変換回路（レシオメトリック回路）、１１はＡ／Ｄ変換回路、１２は補助分圧回路、１３はアナログ乗算器、１４は差動増幅回路、１５は電圧発生回路を示す。

Claims (2)

1. センサ素子から出力される絶対値レベルの信号電圧を処理するための電子回路を備えたセンサ用信号処理回路において、
   前記電子回路のための電源電圧に比例したレベルの比較用電圧を出力する電圧発生回路と、
   前記センサ素子からの信号電圧を前記比較用電圧のレベルに比例したレベルの信号電圧に変換して出力するレシオメトリック回路と備え、
   前記電圧発生回路は、前記電源電圧を第１の分圧比で分圧する分圧回路と、前記電源電圧を前記第１の分圧比と異なる値に設定された第２の分圧比で分圧する補助分圧回路とを備え、それら分圧回路及び補助分圧回路による各分圧電圧の差電圧を前記比較用電圧として出力し、
   前記レシオメトリック回路は、前記センサ素子からの信号電圧と前記比較用電圧とを乗算するアナログ乗算器と、このアナログ乗算器から出力される信号電圧を前記分圧回路の分圧電圧若しくは前記補助分圧回路の分圧電圧を基準として増幅する差動増幅回路とを備えた構成とされたことを特徴とするセンサ用信号処理回路。
2. 所定レベルの絶対基準電圧を発生する絶対基準電圧回路を備え、
   前記レシオメトリック回路は、前記センサ素子からの信号電圧と前記絶対基準電圧との差電圧を前記比較用電圧のレベルに比例したレベルの信号電圧に変換して出力する構成とされていることを特徴とする請求項１記載のセンサ用信号処理回路。

Images