JP4445320B2 - 多光軸光電センサ - Google Patents

多光軸光電センサ Download PDF

Info

Publication number
JP4445320B2
JP4445320B2 JP2004134233A JP2004134233A JP4445320B2 JP 4445320 B2 JP4445320 B2 JP 4445320B2 JP 2004134233 A JP2004134233 A JP 2004134233A JP 2004134233 A JP2004134233 A JP 2004134233A JP 4445320 B2 JP4445320 B2 JP 4445320B2
Authority
JP
Japan
Prior art keywords
light projecting
light
current
projecting element
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004134233A
Other languages
English (en)
Other versions
JP2005318294A (ja
Inventor
悟 市村
Original Assignee
サンクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンクス株式会社 filed Critical サンクス株式会社
Priority to JP2004134233A priority Critical patent/JP4445320B2/ja
Publication of JP2005318294A publication Critical patent/JP2005318294A/ja
Application granted granted Critical
Publication of JP4445320B2 publication Critical patent/JP4445320B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Geophysics And Detection Of Objects (AREA)
  • Electronic Switches (AREA)

Description

本発明は、多重投光検出機能を有する多光軸光電センサに関する。
この種の多光軸光電センサは、例えば一列に配列された複数の投光素子を備えた投光器と、それら複数の投光素子と対をなす複数の受光素子を備えた受光器とを検出エリアを挟んで対向して配置した構成をなす。このうち投光器内において、複数の投光素子は選択回路を介して電源回路に選択的に接続されるよう構成され、各投光素子を順番に電源回路に接続することで1個ずつ順次点灯させるよう動作する。一方、受光器は、各投光素子の点灯タイミングに同期してそれらと対をなす各受光素子からの受光信号を順次有効化させて、その受光信号レベルに基づいて検出エリア内の物体による遮光状態を検出する動作を行う。
ここで、投光器の投光素子を1個ずつ点灯させる構成としたのは、対をなす投光素子及び受光素子で形成される各光軸間の相互干渉防止のためである。より詳しくは、投光素子から出射される光は、それと対をなす受光素子のみに入射するとは限らず、隣接した他の受光素子にも入射する場合がある。従って、複数の投光素子を同時に点灯させる構成とすると、各受光素子は対をなす投光素子との間に物体があるにもかかわらず対をなさない他の投光素子からの光を受けてしまい誤検出を招くことになる。そこで、このような相互干渉を防止すべく投光素子を1個ずつ点灯させる構成が採られているのである。
ところが、上述の構成において、例えば各投光素子及び選択回路間を接続する電源供給用の各接続線間の短絡などにより投光素子が1個ずつ点灯せず、同時に複数の投光素子が点灯(以下、「多重投光」という。)するといった不具合が生じ、これにより上記と同様に相互干渉を招くことがある。
そこで、この問題を解決すべく本出願人は、特許文献1に開示された登録実用新案を考案した。これは、各投光素子に共通接続されて、各投光タイミングに電源回路から投光素子に供給される負荷電流を測定する電流測定手段と、その測定電流値が1個の投光素子の点灯に要する負荷電流値(以下、「基準電流値」という。)を上回ったときに投光素子の動作異常であることを外部に報知する状態検知手段とを備えたものである。このような構成であれば、上述の多重投光時には電流測定手段による測定電流値が前記基準電流値を上回ることになり、もって状態検知手段の報知動作により多重投光を知ることができる。
実用新案登録第2515125号
ところで、多光軸光電センサにおいて、最近ではより広い検出エリアで使用できるよう非常に光軸数が多いものが存在する。例えば120光軸のものでは、一端側に設けられた電流測定手段から他端側に設けられた投光素子までの距離は約240センチにも及ぶ。また、装置の小型化の要求に応えるべく電子部品等を搭載する基板の搭載面積も狭小化の傾向にある一方で、センサの多機能化によってその基板に搭載すべき部品点数が増加する傾向にある。こうしたことから、電子部品を過密状態で搭載した基板上に形成される接続線は極細なものにならざるを得ない。
このように極細の接続線で電流測定手段と、240センチも離れた投光素子とを接続する場合、その接続線における線抵抗が大きくなることは避けられない。従って、電流測定手段から遠く離れた投光素子への負荷電流値は、電流測定手段に近接した投光素子への負荷電流値に比べて大きく下回ることが考えられる。
ところが、上述した従来の多光軸光電センサにおいて、状態検知手段における前記基準電流値は、点灯される各投光素子と電流測定手段との距離にかかわらず一定の値に設定されていた。従って、例えば電流測定手段に近接した投光素子の点灯時の負荷電流に対応して基準電流値が設定されている場合、電流測定手段から遠く離れた複数の投光素子が多重投光状態になっても電流測定手段にて測定される電流値は、基準電流値以下のレベルに留まり、状態検知手段が報知動作を行わないという問題があり得た。
本発明は、上記事情に鑑みてなされたもので、その目的は、投光素子の多重投光等の動作異常を確実に検知することが可能な多光軸光電センサを提供するところにある。
上記の目的を達成するための手段として、請求項1の発明は、一列状に配置される複数の投光素子と、前記複数の投光素子と対をなして配置される複数の受光素子と、前記複数の投光素子へ駆動電流を供給する定電流回路と、前記複数の投光素子に対して定電流回路からの駆動電流の供給を順次許容することによりこれら投光素子を順次投光動作させる駆動手段と、投光動作を行なう投光素子と対をなす受光素子からの受光信号出力を有効化する有効化手段と、前記有効化手段により出力された受光信号のレベルに基づいて、当該受光信号を出力した受光素子における入光状態を判断する判断手段と、前記複数の投光素子においてそれぞれに流れる電流の電流値を検出する電流検出手段と、前記各電流検出手段において検出された電流値のうち1つでも、その電流値が0より大きく、且つ、所定レベル以下であるときに前記投光素子の動作異常を検出する異常検出手段とを備えたところに特徴を有する。
請求項2の発明は、請求項1に記載のものにおいて、前記電流検出手段は、一方の接続端子が前記投光素子に接続されるとともに、他方の接続端子がグランドライン側に接続される電流検出抵抗と、アノードがそれぞれ共通接続されるとともに、カソードが前記投光素子と前記電流検出抵抗との間に接続される逆流阻止ダイオードと、前記電源ラインと前記逆流阻止ダイオードのアノードとの間に接続される負荷抵抗と、前記電流検出抵抗の分担電圧を検出する電圧検出手段とから構成されているところに特徴を有する。
本発明では、各投光素子に流れる電流をそれぞれに設けられた電流検出手段にて検出する。そして、異常検出手段はこれら各電流検出手段によって検出された電流値のうち1つでも、その電流値が0より大きく、且つ、所定レベル以下であるときに投光素子の動作異常を検出する構成とした。ここで「所定レベル」は、例えば正常に投光動作が行なわれる正常投光時に投光素子に流れる電流の値と2重投光時に投光素子に流れる電流の値との間のレベルに設定する。
正常投光時(単一投光時)には、その投光素子に供給される電流の値は定電流回路の出力電流の値「Itp」に等しい。一方、複数の投光素子が同時に投光動作を行なう多重投光時には、各投光素子へ供給される電流は減少する。
多重投光時の各投光素子に供給される電流の値ITは下記の(式1)により決定される。
IT=Itp/m (式1)
(Itp:定電流回路から出力される電流の値 m:投光動作を行なっている投光素子の数)
即ち、多重投光が行なわれているときには、投光素子に供給される電流の値が「Ic/m」となり、「電流検出手段で検出された電流値が0より大きく、且つ、所定レベル以下」という条件を満たすから動作異常が検出される。
このようにすれば、投光素子における回路上の位置に関係なく各投光素子への駆動電流を均一化することができるから、異常検出手段にて設定する所定レベルを一定のレベルに設定したとしても、正確に動作異常を検出することができる。
また、投光素子の劣化等により、投光素子に流れる電流が所定の電流よりも少なくなることがあり得る。このような場合には、上記所定レベルを下回ることとなるから、投光素子の動作異常をも検出することができる。
<実施形態1>
本発明の実施形態1を図1又は図2によって説明する。
本発明に係る多光軸光電センサは、N個の投光素子T(例えばLED)が一列に配列された投光器10と、それらのN個の投光素子Tのそれぞれと対をなすN個の受光素子J(例えばフォトダイオード)が配列された受光器30とを所定の検出エリアを挟んで対向配置された構成をなす。電気的構成は従来のものと同様であり、図1にその全体概略図が示してある。なお、同図では、N個の投光素子T及び受光素子Jのうち図面最下端の投光素子T1 及び受光素子J1 、その上の投光素子T2 及び受光素子J2 、N−1番目の投光素子TN-1 及び受光素子JN-1 と、N番目の投光素子TN 及び受光素子JN のみ示してあり、3〜N−2番目の投光素子T及び受光素子Jとそれらに対応する構成(スイッチング素子11、逆流阻止ダイオード25)は省略してある。また、以下の説明で使用される文字Kは、上記の投光素子及び受光素子の任意の順位(1〜N)を示したものである。
まず、投光器10において、各投光素子Tに投光電流(駆動電流)を供給するための定電流回路21は電源ラインVcc1に接続されている。各投光素子Tにはこれに流れる投光電流を検出する電流検出抵抗22及び当該投光素子への投光電流の供給制御を行なうスイッチング素子11が設けられており、3者が直列接続されている。詳しくは、各投光素子Tのカソードに電流検出抵抗22の一方の接続端子が接続されており、他方の接続端子にスイッチング素子11を構成するNチャネル型のMOSFET(以下、FET11という)のドレイン端子が接続されている。
また、各投光素子Tのアノードは共通線12を介して定電流回路21に接続されており、FET11のソース端子がそれぞれ共通線13を介してグランドラインGNDに接続されているとともに、ゲート端子がシフトレジスタ14の出力端子にそれぞれ接続されている。
シフトレジスタ14は、入力端子が投光側CPU15に接続されているとともに、複数の出力端子がN個のFET11のゲート端子にそれぞれ接続されている。当該シフトレジスタ14は投光側CPU15からのスタートパルスSを受けると投光素子Tの配列方向(例えば1番目の投光素子T1 からN番目の投光素子TN に向う方向)に沿って1つずつ順番にオン信号を与えて順次に投光素子Tを駆動させる。
電源ラインVcc2(Vcc1>Vcc2)と共通線23との間には負荷抵抗24が接続されており、この共通線23と各投光素子T及び電流検出抵抗22の接続点との間には逆流阻止ダイオード25がそれぞれ接続されている。これら逆流阻止ダイオードの接続状態は、詳しくはアノードがそれぞれ共通接続されるとともに、カソードが投光素子Tと前記電流検出抵抗22との間に接続された状態とされている。これら逆流阻止ダイオード25は多重投光時に投光電流同士がまじりあうことを防止する機能を有している。換言すれば、電源ラインVcc1からの電流が電源ラインVcc2に逆流することを防止する機能を有している。そして、これら逆流阻止ダイオード25及び共通線23とでダイオードOR回路が形成されている。
電圧検出手段26は、その入力端子が負荷抵抗24と共通線23との接続点に接続されており、投光素子Tの投光タイミングに同期して電流検出抵抗22の分担電圧をA/D変換し、これを投光側CPU15に送信するようになっている。
また、負荷抵抗24の抵抗値RLと電流検出抵抗22の抵抗値RSとは、それらの比がRL>>RSとなるようにそれぞれ設定されている。これは、電流検出抵抗22の分担電圧を検出する際に、共通線23の抵抗成分の影響を抑止するためである。
投光側CPU15はシフトレジスタ14にスタートパルスSを与えると共に、受光器30側に同期信号Dを与える。また、投光側CPU15は、ディジタル値化された電流検出抵抗22の分担電圧を受けるようになっており、この分担電圧 に基づいて後述する動作異常検出を行ない、この検出結果に基づいて異常出力回路27への信号送信を制御する。
次に、受光器30において、各受光素子Jは受光アンプ31及びスイッチ素子32を介してコンパレータ33に共通接続されている。各スイッチ素子32の制御端子は、受光側CPU34からのスタートパルスSに基づいて動作するシフトレジスタ35の出力側に接続されている。受光側CPU34は、上記の投光側CPU18から同期信号Dを受けると、シフトレジスタ35にスタートパルスSを与え、シフトレジスタ35の起動により投光器10側と同様の所定時間Ta間隔毎で、かつ同様の配列方向に沿って順にスイッチ素子32に駆動信号を与えて順次に各受光素子Jからの受光信号を有効化させる。このような構成により同一光軸同士の投光素子T及び受光素子Jが順に投受光動作を行うことになり、もって各光軸間の相互干渉を防止することができる。
そして、各受光素子Jからの受光信号が順次コンパレータ33に与えられ、コンパレータ33において例えば予め設定された閾値と比較され、例えば受光信号が閾値より大きいときに出力信号を受光側CPU34に与える。ここで、検出エリア内に物体が存在し、投光素子Tからの光が遮光されると受光素子Jからの受光信号レベルが閾値レベル以下に低下し出力信号を受光側CPU34に与えなくなる。受光側CPU34ではこの出力信号のレベル変化を前記所定時間Ta毎に読み込み、前記出力信号を受けていないときには遮光状態として出力回路36に所定の検出信号を出力する。
本実施形態の構成は以上であり、続いてその動作について説明する。
「正常投光時(単一投光時)」
投光側CPU15からシフトレジスタ14へスタートパルスSが出力されると、このシフトレジスタ14は最下端のFET11から上側のFET11へ順次オン信号を送信する。すると、最下端の投光素子T1から最上端の投光素子TNにかけて順次投光動作が行なわれる。
このとき、投光動作を行なう投光素子Tの数は1つであるから、この投光素子Tに流れる電流ITの値は定電流回路21からの出力電流Itpに等しい。従って、電流検出抵抗22に流れる電流はItpとなり、この電流検出抵抗22に生ずる電圧、即ち、分担電圧がダイオードOR回路から出力される。
出力される分担電圧Vは下記(式2)のようになる。
V=(Itp×RS)+Vf(DA) (式2)
Vf(DA):ダイオード25の動作電圧
投光側CPU15はこの分担電圧Vをディジタル値として受け取り、当該投光側CPU15側で予め記憶されている基準レベルと比較する。この基準レベルVoは下記(式3)によって表すことができる。
Vo=(Itp×RS)+Vf(DA)−α (式3)
α:補正係数
この補正係数は、所定の値であって、例えば、基準レベルVoが単一投光の場合の分担電圧と2重投光の場合の分担電圧の中間の値となるように設定すればよい。
本実施形態では、補正係数αを「Itp×RS/2+β」とする。この補正係数αのうち「Itp×RS/2」は単一投光時の分担電圧と2重投光時の分担電圧との差であり、「+β」(「Itp×RS/2」>>「β」)は単一投光と2重投光とを確実に区別するためのマージンである。
基準レベルVoは単一投光時の分担電圧から補正係数αを減じた値とする。従って、本実施形態における基準レベルVoは下記(式4)のようになる。
Vo=(Itp×RS/2)+Vf(DA)+β (式4)
そうすると、上記のように単一投光時の場合には、分担電圧Vは基準レベルVoよりも「Itp×RS/2+β」だけ高くなっているから、正常と判断される(図2参照)。
尚、上記投光動作に伴って、対となる受光素子Jからの信号がコンパレータ33に出力され、コンパレータからの出力を受けた受光側CPU34は各光軸の入光状態ないし遮光状態を検出する。
「多重投光時」
何らかの原因により、例えば、2つ以上の投光素子Tが同時に投光動作を行なった場合には、それらの投光素子Tに接続されている電流検出抵抗22に電流が流れる。このときに各投光素子T(電流検出抵抗22)に流れる電流ITは、
IT=Itp/m (式1)
となり、ダイオードOR回路により、電流検出抵抗22に生ずる電圧が出力される。この場合の電流検出抵抗22の分担電圧Vmは下記(式5)のように表される。
Vm=(IT×RS)+Vf(DA)
=(Itp×RS/m)+Vf(DA) (式5)
m:投光動作を行なっている投光素子Tの数
例えば、2つの投光素子が同時に投光動作を行なった場合には、
Vm=(Itp×RS/2)+Vf(DA)
となり、分担電圧Vmは基準レベルVoよりも「β」だけ下回る(図2参照)。即ち、「電流検出手段で検出された電流値が0より大きく、且つ、所定レベル以下」という条件を満たすこととなる。
これにより、投光側CPU15は多重投光であると判断して、異常出力回路27を作動させるために駆動信号を送信する。
本実施形態では、定電流回路21から投光素子Tに駆動電流を供給し、投光動作を行なう投光素子Tに流れる電流を電流検出抵抗22にて検出する。そして、電流検出抵抗22の分担電圧と基準レベルとを比較し、分担電圧が基準レベルを下回ったときには動作異常を検出する構成とした。
正常投光時(単一投光時)には、その投光素子に供給される電流の値は定電流回路の出力電流の値「Itp」に等しい。一方、複数の投光素子が同時に投光動作を行なう多重投光時には、各投光素子へ供給される電流は減少する。この多重投光時に投光素子に供給される電流の電流値ITは下記の(式1)により決定される。
IT=Itp/m (式1)
(Itp:定電流回路から出力される電流の値 m:投光動作を行なっている投光素子の数)
即ち、多重投光が行なわれているときには、本来投光動作すべき投光素子に供給される電流の値が「Itp/m」となり、これによって、各電流検出抵抗22の分担電圧が設定された基準レベルを下回ることにより動作異常を検出することができる。
このようにすれば、投光素子Tにおける回路上の位置に関係なく各投光素子Tへの駆動電流を均一化することができるから、基準レベルを一のレベルに設定したとしても、正確に動作異常を検出することができる。
また、本実施形態では、負荷抵抗24の抵抗値RLと電流検出抵抗22の抵抗値RSとは、それらの比がRL>>RSとなるようにそれぞれ設定している。これによって、電流検出抵抗22の分担電圧を検出する際に、共通線22の抵抗成分の影響を効果的に抑止することができる。
また、投光素子Tの劣化等により、投光素子Tに流れる電流ITが所定の電流よりも少なくなることがあり得る。このような場合には、上記基準レベルVoを適宜変更することにより、投光素子Tの動作異常をも検出することができる。
<実施形態2>
実施形態2について図3を参照して説明する。尚、上記実施形態1と同一の部分に関しては同一の符号を付して重複する説明を省略する。
本実施形態の多光軸光電センサは各投光素子Tの投光動作を個別に検出することができるようになっている。
その構成は図3に示すように、投光素子T毎にそれぞれコンパレータ41が設けられており、その非反転入力端子が投光素子Tと電流検出抵抗22との接続点に接続され、反転入力端子が基準電圧源42に接続されている。この基準電圧源42の電圧値は上記実施形態1にて記載した基準レベルVmと同一の電圧値とされている。
また、コンパレータ41の出力端子はそれぞれインターフェイス(図示せず)を介して投光側CPU15に接続されている。
これらコンパレータ41からは、ハイレベル又はロウレベルの電圧信号が出力されるようになっており、投光素子Tに定電流回路21からの出力電流Itpが流れて投光動作を行なっているとき又は非投光動作時にはハイレベル信号が出力される一方、多重投光により投光素子Tに流れる電流の値が「Itp/2」以下とされているとき又は投光素子Tの異常により投光電流が減少してその電流値が「Itp/2」以下とされたとき(「電流検出手段で検出された電流値が0より大きく、且つ、所定レベル以下」とされたとき)には、ロウレベル信号が出力される。
また、投光側CPU15は各コンパレータからの信号出力を受け、それらの信号をディジタル値に変換し、そのディジタル値に基づいて多重投光あるいは投光素子の動作異常を検出する。
以下、検出動作について説明する。
正常投光時(単一投光時)には、各投光素子Tに順次定電流回路21からの電流が供給される。即ち、投光素子Tに定電流回路21からの出力電流Itpが流れて投光動作を行なうこととなり、その他の投光素子Tは投光動作を行なっていないから、すべてのコンパレータ41について上述した「投光素子Tに定電流回路21からの出力電流Itpが流れて投光動作を行なっているとき又は非投光動作時」の条件が満たされる。これによって、すべてのコンパレータ41からはハイレベル信号が出力されることとなり、投光側CPU15では投光動作は正常であると判断する。
一方、多重投光時においては、同時に2つ以上の投光素子Tが投光動作を行なうため、投光動作を行なっているこれらの投光素子Tに流れる電流は「Itp/m」(「電流検出手段で検出された電流値が0より大きく、且つ、所定レベル以下」)となる。このため、投光動作を行なっている投光素子Tに設けられたコンパレータ41からはロウレベル信号が出力される。また、投光動作を行なっていない投光素子Tに設けられたコンパレータ41からはハイレベル信号が出力される。
投光側CPU15では、2つ以上のコンパレータ41からロウレベル信号を受けることになり、これをもって多重投光であると判断し、異常出力回路27に駆動信号を送信する。
また、投光素子Tの異常により投光動作時の電流が極端に少ない場合には、コンパレータ41からロウレベル信号が出力されるから、投光側CPU15では投光素子Tの異常と判断して異常出力回路27に駆動信号を出力する。
本実施形態では、多重投光及び投光素子Tの異常を区別して判断することができるから、一層正確な動作異常検出を行なうことができる。しかも、両者の異常において、その異常を来す投光素子Tを特定することができるから、その後のメンテナンス等の整備作業の作業性向上を図ることができる。
<実施形態3>
実施形態3について図4を参照して説明する。本実施形態では、コンパレータ41が1つ設けられており、その非反転入力端子に共通線23が接続されているとともに、反転入力端子に基準電圧源42(電圧値「Vm」)が接続され、出力端子が投光側CPU15に接続されているところが、実施形態1の構成と相違している。
これによれば、正常動作時(単一投光時)においては、コンパレータ41からハイレベル信号が出力されて、投光側CPU15にて正常であると判断され、他方、多重投光の場合にはロウレベル信号が出力されて投光側CPU15にて動作異常であると判断される。
また、単一投光時であっても、投光動作を行なっている投光素子Tに異常があって投光電流が極端に少ない場合には、コンパレータ41からロウレベル信号が出力されるから投光側CPU15にて動作異常であると判断される。
上記構成としても、実施形態1と同様に多重投光、投光素子の異常を検出することができる。
<他の実施形態>
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
(1)上記実施形態では、スイッチング素子11としてNチャネル型のMOSFETを用いた構成を示したが、これに限らずバイポーラトランジスタを用いた構成としても良く、NPN型・PNP型のどちらでも用いることができる。また、ユニポーラトランジスタを用いる場合には、MOSFETのほかに接合型FETを用いることができ、Nチャネル型・Pチャネル型のどちらを用いても良い。
(2)また、上記実施形態では、電源ラインVcc1側に定電流回路21を配した構成を示したが、グランドラインGND側に配した構成としても良い。
実施形態1に係る多光軸光電センサの電気的構成を示した概略図 正常投光時の電圧レベル、多重投光時の電圧レベル及び基準レベルとの関係を示した模式図 実施形態2に係る多光軸光電センサの電気的構成を示した概略図 実施形態3に係る多光軸光電センサの電気的構成を示した概略図
符号の説明
11…スイッチング素子
12,13,23…共通線
14…シフトレジスタ
15…投光側CPU
21…定電流回路
22…電流検出抵抗
24…負荷抵抗
25…逆流阻止ダイオード
26…電圧検出手段
J(1,2...N-1,N)…受光素子
T(1,2...N-1,N)…投光素子

Claims (2)

  1. 一列状に配置される複数の投光素子と、
    前記複数の投光素子と対をなして配置される複数の受光素子と、
    前記複数の投光素子へ駆動電流を供給する定電流回路と、
    前記複数の投光素子に対して定電流回路からの駆動電流の供給を順次許容することによりこれら投光素子を順次投光動作させる駆動手段と、
    投光動作を行なう投光素子と対をなす受光素子からの受光信号出力を有効化する有効化手段と、
    前記有効化手段により出力された受光信号のレベルに基づいて、当該受光信号を出力した受光素子における入光状態を判断する判断手段と、
    前記複数の投光素子においてそれぞれに流れる電流の電流値を検出する電流検出手段と、
    前記各電流検出手段において検出された電流値のうち1つでも、その電流値が0より大きく、且つ、所定レベル以下であるときに前記投光素子の動作異常を検出する異常検出手段とを備えたことを特徴とする多光軸光電センサ。
  2. 前記電流検出手段は、
    一方の接続端子が前記投光素子に接続されるとともに、他方の接続端子がグランドライン側に接続される電流検出抵抗と、
    アノードがそれぞれ共通接続されるとともに、カソードが前記投光素子と前記電流検出抵抗との間に接続される逆流阻止ダイオードと、
    前記電源ラインと前記逆流阻止ダイオードのアノードとの間に接続される負荷抵抗と、
    前記電流検出抵抗の分担電圧を検出する電圧検出手段とから構成されていることを特徴とする請求項1記載の多光軸光電センサ。
JP2004134233A 2004-04-28 2004-04-28 多光軸光電センサ Expired - Fee Related JP4445320B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004134233A JP4445320B2 (ja) 2004-04-28 2004-04-28 多光軸光電センサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004134233A JP4445320B2 (ja) 2004-04-28 2004-04-28 多光軸光電センサ

Publications (2)

Publication Number Publication Date
JP2005318294A JP2005318294A (ja) 2005-11-10
JP4445320B2 true JP4445320B2 (ja) 2010-04-07

Family

ID=35445265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004134233A Expired - Fee Related JP4445320B2 (ja) 2004-04-28 2004-04-28 多光軸光電センサ

Country Status (1)

Country Link
JP (1) JP4445320B2 (ja)

Also Published As

Publication number Publication date
JP2005318294A (ja) 2005-11-10

Similar Documents

Publication Publication Date Title
US8044667B2 (en) Failure detection for series of electrical loads
US8315027B2 (en) Switch circuit having overcurrent detection function
US10374593B2 (en) Semiconductor device
US8860427B2 (en) Failure detection for series of electrical loads
KR102239898B1 (ko) 과전류 보호 회로를 포함하는 유기발광 표시장치
JP3986162B2 (ja) 多重投光検出可能な多光軸光電スイッチ
US10219348B1 (en) LED fault detection circuit and LED control circuit using the same
ES2325691T3 (es) Aparato y metodo para la verificacion de interconexion.
KR20140140964A (ko) 표시 장치 및 표시 장치의 보호 방법
KR101811402B1 (ko) 디지털 아날로그 변환부로 제어되는 전압제어 전류원을 이용한 주소형 화재감지장치 및 이를 포함하는 화재탐지 시스템
US8896319B2 (en) Light emitting device control circuit and short detection circuit thereof
US8189313B1 (en) Fault detection and handling for current sources
KR102050440B1 (ko) 백라이트 유닛 및 이의 구동방법
US20120274224A1 (en) Voltage detecting device for led driver
JP4445320B2 (ja) 多光軸光電センサ
JP2010278039A (ja) Led照明用保護回路
US11076473B2 (en) Method for detecting a defect in an LED string and electronic circuit with at least one LED string
US20100219759A1 (en) Short-circuit detection method and related circuit
US9903905B2 (en) Semiconductor switch and method for determining a current through a semiconductor switch
JP2019121445A (ja) ショート判定装置、及び、光照射装置
JP3837063B2 (ja) 多光軸光電センサ
JP3704560B2 (ja) 多光軸投光器
KR20190030125A (ko) 기록장치를 내장한 화면 표시형 화재 수신부를 포함하는 화재탐지 시스템
JP3961884B2 (ja) 多光軸光電センサ
JP7278171B2 (ja) Led玉切れ検知機構及びこれを用いたled光照射システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070709

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070710

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090924

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees