JP4438379B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP4438379B2
JP4438379B2 JP2003368965A JP2003368965A JP4438379B2 JP 4438379 B2 JP4438379 B2 JP 4438379B2 JP 2003368965 A JP2003368965 A JP 2003368965A JP 2003368965 A JP2003368965 A JP 2003368965A JP 4438379 B2 JP4438379 B2 JP 4438379B2
Authority
JP
Japan
Prior art keywords
thin film
optical device
electro
tft
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003368965A
Other languages
Japanese (ja)
Other versions
JP2004264824A (en
Inventor
幸哉 平林
淳一 増井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003368965A priority Critical patent/JP4438379B2/en
Publication of JP2004264824A publication Critical patent/JP2004264824A/en
Application granted granted Critical
Publication of JP4438379B2 publication Critical patent/JP4438379B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、電気光学装置およびその製造方法、電子機器に関するものである。   The present invention relates to an electro-optical device, a manufacturing method thereof, and an electronic apparatus.

電気光学装置の一つである液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段(ライトバルブ)としても多用されている。年々、液晶装置の解像度の向上が求められており、特に投射型表示装置のライトバルブとして用いる場合、ライトバルブ上の画像を拡大表示することから、ますます高解像度化への要求が厳しくなっている。そこで、明るい画像を確保すべく開口率を維持しながら、解像度を高めようとすると、必然的に配線の幅や画素スイッチング用薄膜トランジスタ(Thin Film Transistor, 以下、TFTと略記する)の占有面積を小さくしなければならない。その結果、例えばアクティブマトリクス基板において、データ線や走査線をTFTに接続するためのコンタクトホールの径も小さくする必要が生じる。一方、画素スイッチング用TFTを駆動するための駆動回路を基板上に内蔵した液晶装置が従来から提供されている。この種の液晶装置においては、表示領域外の限られた周辺領域に高性能の駆動回路を形成しなければならないという要求があり、周辺回路領域の駆動回路を構成するTFTや配線、コンタクトホールも微細化する必要が高まっている。   A liquid crystal device, which is one of electro-optical devices, is frequently used not only as a direct-view display but also as a light modulation means (light valve) of, for example, a projection display device. The resolution of liquid crystal devices has been increasing year by year. Especially when used as a light valve in a projection display device, the image on the light valve is enlarged and the demand for higher resolution is becoming stricter. Yes. Therefore, if the resolution is increased while maintaining the aperture ratio in order to ensure a bright image, the wiring width and the area occupied by the thin film transistor (hereinafter abbreviated as TFT) are inevitably reduced. Must. As a result, for example, in an active matrix substrate, it is necessary to reduce the diameter of contact holes for connecting data lines and scanning lines to TFTs. On the other hand, a liquid crystal device in which a driving circuit for driving a pixel switching TFT is built on a substrate has been conventionally provided. In this type of liquid crystal device, there is a requirement that a high-performance drive circuit must be formed in a limited peripheral region outside the display region, and there are TFTs, wiring, and contact holes that constitute the drive circuit in the peripheral circuit region. There is a growing need for miniaturization.

ところが、コンタクトホールを小径化した場合、アルミニウム(Al)等で配線を形成しようとすると、コンタクトホールの底面や側面にAl膜がカバレッジ良く成膜されないため、コンタクト抵抗が増大したり、ひどい場合には断線不良が生じたりする。この問題を解決するため、例えばLSI等の半導体製造プロセスにおいては、コンタクトホール内部をタングステンで埋め込み、その上に上層配線層を形成する技術、いわゆるタングステンプラグ技術が用いられている(例えば、特許文献1参照)。スパッタ法で成膜するアルミニウムはステップカバレッジに劣る一方、タングステンはCVD法で成膜することができ、ステップカバレッジに優れた膜を形成することができる。
特開平6−342792号公報
However, when the contact hole is reduced in size, if an attempt is made to form wiring with aluminum (Al) or the like, the Al film is not formed with good coverage on the bottom and side surfaces of the contact hole, so that the contact resistance increases or is severe. May cause a disconnection failure. In order to solve this problem, for example, in a semiconductor manufacturing process such as LSI, a technique of filling the inside of a contact hole with tungsten and forming an upper wiring layer thereon, a so-called tungsten plug technique is used (for example, patent document). 1). While aluminum formed by sputtering is inferior in step coverage, tungsten can be formed by CVD, and a film having excellent step coverage can be formed.
JP-A-6-342792

しかしながら、タングステンプラグを用いる場合、タングステン層の下に密着層を形成する必要がある。その理由は、タングステン層はステップカバレッジに優れるものの、異種材料層の界面における内部応力の差に起因して、絶縁層に対する密着性が乏しいからである。また、タングステン層形成時の原料ガスであるWF等の金属フッ化ガスから下地導体層を保護するため、バリア性を高める必要もある。以上のことから、タングステン層の下に、チタン(Ti)/窒化チタン(TiN)の積層膜、もしくはチタン(Ti)/酸化窒化チタン(TiON)の積層膜などを形成する必要がある。したがって、タングステンプラグを形成するだけで多くの工程を要してしまい、製造プロセスが複雑になってしまう。そこで、上記のような密着性等の問題を持たない多結晶シリコンからなるプラグ(以下、本明細書ではポリシリプラグと称する)を用いることが提案されている。 However, when a tungsten plug is used, it is necessary to form an adhesion layer under the tungsten layer. The reason is that although the tungsten layer is excellent in step coverage, the adhesion to the insulating layer is poor due to the difference in internal stress at the interface between the different material layers. Further, in order to protect the underlying conductor layer from a metal fluoride gas such as WF 6 which is a raw material gas when forming the tungsten layer, it is also necessary to improve the barrier property. From the above, it is necessary to form a laminated film of titanium (Ti) / titanium nitride (TiN) or a laminated film of titanium (Ti) / titanium oxynitride (TiON) under the tungsten layer. Therefore, many steps are required only by forming the tungsten plug, and the manufacturing process becomes complicated. Therefore, it has been proposed to use a plug made of polycrystalline silicon (hereinafter referred to as a polysilicon plug in this specification) that does not have the above-mentioned problems such as adhesion.

図7および図8は、ポリシリプラグによるコンタクト部を有するTFTの製造方法の一例を示す工程断面図である。
まず、図7(a)に示すように、従来一般の方法により、基板60上にNチャネルTFT61とPチャネルTFT62を形成する。液晶装置等の電気光学装置に用いるアクティブマトリクス基板の場合、一般に、表示領域内の画素スイッチング用TFTはNチャネルTFT、周辺回路領域内の回路形成用TFTはNチャネルTFTとPチャネルTFTとを混載した相補型TFTで構成されるのが普通である。したがって、図7および図8では双方のTFTを表すため、図中左側にNチャネルTFT61を、右側にPチャネルTFT62を図示することにする。
7 and 8 are process cross-sectional views illustrating an example of a method for manufacturing a TFT having a contact portion using a polysilicon plug.
First, as shown in FIG. 7A, an N-channel TFT 61 and a P-channel TFT 62 are formed on a substrate 60 by a conventional general method. In the case of an active matrix substrate used for an electro-optical device such as a liquid crystal device, generally, a pixel switching TFT in a display region is an N-channel TFT, and a circuit forming TFT in a peripheral circuit region is an N-channel TFT and a P-channel TFT. The complementary TFT is generally used. Therefore, in FIG. 7 and FIG. 8, both TFTs are shown, and an N-channel TFT 61 is shown on the left side and a P-channel TFT 62 is shown on the right side.

次に、図7(b)に示すように、各TFT61,62を覆う層間絶縁膜63を成膜した後、層間絶縁膜63を貫通して各TFT61,62のソース領域61s,62sおよびドレイン領域61d,62dに達するコンタクトホール64を形成する。
次に、図7(c)に示すように、コンタクトホール64の内部を含む基板60全面に、例えばボロン等のP型不純物が導入されたポリシリコン膜65を成膜する。
次に、図8(d)に示すように、平坦化技術、フォトリソグラフィー技術を用いてPチャネルTFT62側のコンタクトホール64の内部にのみポリシリコンを残存させてポリシリプラグ66を形成し、残りのポリシリコン膜65を全て除去する。
Next, as shown in FIG. 7B, after an interlayer insulating film 63 covering the TFTs 61 and 62 is formed, the source regions 61s and 62s and drain regions of the TFTs 61 and 62 are penetrated through the interlayer insulating film 63. Contact holes 64 reaching 61d and 62d are formed.
Next, as shown in FIG. 7C, a polysilicon film 65 into which a P-type impurity such as boron is introduced is formed on the entire surface of the substrate 60 including the inside of the contact hole 64.
Next, as shown in FIG. 8D, the polysilicon plug 66 is formed by leaving the polysilicon only in the contact hole 64 on the P-channel TFT 62 side by using the planarization technique and the photolithography technique, and the remaining polysilicon is formed. All of the silicon film 65 is removed.

次に、図8(e)に示すように、NチャネルTFT61側のコンタクトホール64の内部を含む基板60全面に、例えばリン等のN型不純物が導入されたポリシリコン膜67を成膜する。
次に、図8(f)に示すように、エッチバック技術等を用いて層間絶縁膜63の上部にあったポリシリコン膜67を除去し、NチャネルTFT61側のコンタクトホール64の内部にポリシリコンを残存させてポリシリプラグ68を形成する。
最後に、図8(g)に示すように、アルミニウム等の金属膜を成膜し、フォトリソグラフィー技術を用いてこれをパターニングすることによって、各TFT61,62のポリシリプラグ66,68上に金属配線69を形成する。
Next, as shown in FIG. 8E, a polysilicon film 67 doped with an N-type impurity such as phosphorus is formed on the entire surface of the substrate 60 including the inside of the contact hole 64 on the N-channel TFT 61 side.
Next, as shown in FIG. 8F, the polysilicon film 67 on the upper part of the interlayer insulating film 63 is removed by using an etch back technique or the like, and polysilicon is formed inside the contact hole 64 on the N channel TFT 61 side. Then, the polysilicon plug 68 is formed.
Finally, as shown in FIG. 8G, a metal film such as aluminum is formed and patterned by using a photolithographic technique, whereby the metal wiring 69 is formed on the polysilicon plugs 66 and 68 of the TFTs 61 and 62, respectively. Form.

ところが、上記の製造方法ではポリシリプラグを形成するために非常に多くの工程を要するという問題があった。TFT上にポリシリプラグを用いる場合、タングステンプラグの場合のような密着層を形成することなく、TFTの半導体層上にプラグを直接形成することができるという利点を持ちながら、これではコンタクト形成工程の簡略化を実現することができなかった。
なお、ここではポリシリプラグを用いてTFTのソース・ドレイン領域と金属配線とを接続する場合の問題点として説明したが、コンタクトホール内に埋め込んだポリシリコン膜で一体に上部配線を形成する場合もあり、その場合にも同種の問題点を抱えていた。
However, the above manufacturing method has a problem that a large number of steps are required to form the polysilicon plug. When a polysilicon plug is used on a TFT, it has the advantage that the plug can be formed directly on the semiconductor layer of the TFT without forming an adhesion layer as in the case of a tungsten plug, but this simplifies the contact formation process. Could not be realized.
Here, the problem has been described in the case where the source / drain regions of the TFT and the metal wiring are connected using the polysilicon plug. However, the upper wiring may be integrally formed with the polysilicon film embedded in the contact hole. In that case, we had similar problems.

本発明は、上記の課題を解決するためになされたものであって、製造プロセスの簡略化が図れるとともに、コンタクトホールの微細化が可能な構造を有するTFTを備えた電気光学装置、およびその製造方法を提供することを目的とする。また、上記の電気光学装置を備えた高解像度の表示を実現可能な電子機器を提供することを目的とする。   The present invention has been made to solve the above-described problems, and can simplify the manufacturing process and provide an electro-optical device including a TFT having a structure capable of miniaturizing a contact hole, and the manufacturing thereof. It aims to provide a method. It is another object of the present invention to provide an electronic apparatus that can realize a high-resolution display including the electro-optical device.

上記課題を解決するために、本発明の電気光学装置は、基板上に、複数の画素スイッチング用TFTを有する表示領域と、複数の回路形成用TFTを有する周辺回路領域とが設けられた電気光学装置であって、前記表示領域内の画素スイッチング用TFTと前記周辺回路領域内の回路形成用TFTとが全て同一導電型のTFTであり、前記各TFTのソース領域またはドレイン領域の電気的接続をとるためのコンタクトホールを有し、前記コンタクトホールの内部に前記TFTのソース領域およびドレイン領域と同一導電型の多結晶シリコンが埋め込まれていることを特徴とする。   In order to solve the above-described problems, an electro-optical device according to the present invention includes an electro-optical device in which a display region having a plurality of pixel switching TFTs and a peripheral circuit region having a plurality of circuit forming TFTs are provided on a substrate. In the device, the pixel switching TFT in the display region and the circuit forming TFT in the peripheral circuit region are all the same conductivity type TFT, and the electrical connection of the source region or the drain region of each TFT is performed. A contact hole is provided, and polycrystalline silicon having the same conductivity type as that of the source region and the drain region of the TFT is embedded in the contact hole.

周辺駆動回路を備えた従来の電気光学装置では、基板上に相補型TFTが形成されるのが通常であったため、コンタクトホール内にP型ポリシリコンを埋め込んだコンタクト部とN型ポリシリコンを埋め込んだコンタクト部とを作り分けなければならなかった。すなわち、PチャネルTFTのコンタクト部にはP型ポリシリコン、NチャネルTFTのコンタクト部にはN型ポリシリコンを用いるようにしないと、コンタクト部にP−N接合(ダイオード接合)ができてしまい、正常なコンタクト特性が得られないからである。よって、双方のコンタクト部を形成するために多くの工程を要していた。これに対して、本発明の電気光学装置においては、表示領域内の画素スイッチング用TFTと周辺回路領域内の回路形成用TFTとが全て同一導電型のTFTである。すなわち、表示領域内のTFTと周辺回路領域内のTFTが全てPチャネルTFT、NチャネルTFTのいずれかに統一されている。そのため、コンタクト部もそれに対応してP型、N型のいずれか一方の導電型のポリシリコンを形成すれば済み、コンタクト部の形成工程を簡略化することができる。   In a conventional electro-optical device having a peripheral drive circuit, a complementary TFT is usually formed on a substrate. Therefore, a contact portion in which P-type polysilicon is embedded and N-type polysilicon are embedded in a contact hole. I had to make a separate contact part. That is, unless P-type polysilicon is used for the contact portion of the P-channel TFT and N-type polysilicon is used for the contact portion of the N-channel TFT, a PN junction (diode junction) can be formed in the contact portion. This is because normal contact characteristics cannot be obtained. Therefore, many steps are required to form both contact portions. On the other hand, in the electro-optical device of the present invention, the pixel switching TFT in the display area and the circuit forming TFT in the peripheral circuit area are all the same conductivity type TFT. That is, the TFT in the display area and the TFT in the peripheral circuit area are all unified as either a P-channel TFT or an N-channel TFT. For this reason, it is only necessary to form either P-type or N-type polysilicon corresponding to the contact portion, and the contact portion forming process can be simplified.

さらに、前記各TFTの上層側に上層導電層が設けられ、前記ソース領域またはドレイン領域と前記上層導電層とが、前記コンタクトホールの内部に埋め込まれた多結晶シリコンからなるコンタクトプラグを介して電気的に接続された構成であってもよい。
この場合、上層導電層としてコンタクトプラグを構成する多結晶シリコン以外の材料を用いることができるので、上層導電層の用途等により要求される特性に応じて上層導電層の材料を選択することができる。
Furthermore, an upper conductive layer is provided on the upper layer side of each TFT, and the source region or drain region and the upper conductive layer are electrically connected via a contact plug made of polycrystalline silicon embedded in the contact hole. It is also possible to have a configuration in which they are connected.
In this case, since the material other than the polycrystalline silicon constituting the contact plug can be used as the upper conductive layer, the material of the upper conductive layer can be selected according to the characteristics required depending on the use of the upper conductive layer and the like. .

あるいは、前記上層導電層が、前記コンタクトホールの内部に埋め込まれた多結晶シリコンと一体で構成されたものであってもよい。
このようなアクティブマトリクス基板では、上記スイッチング素子の他、抵抗や容量素子、各種の配線等が基板上に形成されるが、これらの構成要素として多結晶シリコンが用いられることが多い。その場合、上記の方法によれば、多結晶シリコンがそのまま上記の構成要素である上層導電層となるので、新たな工程を付加する必要がなく、簡単な製造プロセスで本発明の構成を実現することができる。
Alternatively, the upper conductive layer may be integrally formed with polycrystalline silicon embedded in the contact hole.
In such an active matrix substrate, in addition to the above switching elements, resistors, capacitive elements, various wirings and the like are formed on the substrate, and polycrystalline silicon is often used as these constituent elements. In that case, according to the above-described method, since the polycrystalline silicon becomes the upper conductive layer as the above-described component as it is, it is not necessary to add a new process, and the configuration of the present invention is realized by a simple manufacturing process. be able to.

本発明の電気光学装置は、前記各TFTを構成する能動層の層厚が100nm以下である場合に特に効果的である。
TFTの能動層厚が100nm以下と薄い場合、アルミニウムを用いた一般的なコンタクト形成では、シリコンとアルミニウム、あるいは下地メタル層との反応によって、もともと薄いソース・ドレインコンタクト部のシリコン層が消費されるなどの現象により、コンタクト抵抗が著しく上昇する場合がある。この問題を対策するためにコンタクト部のシリコン層を保護するバリアメタル層を形成することが一般的に行われている。あるいは、コンタクト部のシリコン層をエピタキシャル成長させてこの部分の膜厚を大きくすることでコンタクト抵抗を下げるというアイディアもある。しかし、これらの方法は現行の製造プロセスに比べて工程数の増加を招いてしまう。そこで、このコンタクト抵抗増大の問題を回避するという観点でも、本発明のように能動層と同一材料であるシリコンを用いてコンタクトさせるのがよい。なお、上記の問題は、能動層厚が50nm以下でより顕著である。
The electro-optical device of the present invention is particularly effective when the thickness of the active layer constituting each TFT is 100 nm or less.
When the active layer thickness of a TFT is as thin as 100 nm or less, in a general contact formation using aluminum, the silicon layer of the originally thin source / drain contact portion is consumed by the reaction between silicon and aluminum or the underlying metal layer. The contact resistance may increase remarkably due to such a phenomenon. In order to counter this problem, it is common practice to form a barrier metal layer that protects the silicon layer in the contact portion. Another idea is to lower the contact resistance by epitaxially growing the silicon layer in the contact portion and increasing the thickness of this portion. However, these methods lead to an increase in the number of steps compared to the current manufacturing process. Therefore, from the viewpoint of avoiding the problem of increase in contact resistance, it is preferable to make contact using silicon which is the same material as the active layer as in the present invention. The above problem is more remarkable when the active layer thickness is 50 nm or less.

前記各TFTを構成する能動層としては、多結晶シリコン、非晶質シリコンを問わず用いることができるが、単結晶シリコンで構成すれば、より高性能のTFTを得ることができる。   As the active layer constituting each TFT, any of polycrystalline silicon and amorphous silicon can be used. However, if it is composed of single crystal silicon, a higher performance TFT can be obtained.

また、前記基板が互いに交差して設けられた複数のデータ線および複数の走査線を有するアクティブマトリクス基板であり、前記周辺回路領域が、前記データ線を駆動するデータ線駆動回路と前記走査線を駆動する走査線駆動回路とを含む場合、前記データ線駆動回路に外付けの相補型駆動用素子が電気的に接続されていることが望ましい。
本発明の電気光学装置は片チャネルTFTのみを用いるものであるが、周辺駆動回路、特にデータ線駆動回路に関しては、駆動能力の向上等、回路の高性能化が求められる事情から相補型TFTを用いたいという要求がある。その場合、上記のように、データ線駆動回路に外付けの相補型駆動用素子を電気的に接続する構成とすればよい。この構成とすれば、適切な相補型駆動用素子を選択することにより、充分な性能を有するデータ線駆動回路を実現することができる。
The substrate is an active matrix substrate having a plurality of data lines and a plurality of scanning lines provided so as to cross each other, and the peripheral circuit region includes a data line driving circuit for driving the data lines and the scanning lines. In the case of including a scanning line driving circuit to be driven, it is preferable that an external complementary driving element is electrically connected to the data line driving circuit.
The electro-optical device of the present invention uses only a single-channel TFT. However, a peripheral TFT, particularly a data line driver, is a complementary TFT due to circumstances in which high performance of the circuit is required such as improvement of driving capability. There is a demand to use it. In that case, as described above, an external complementary driving element may be electrically connected to the data line driving circuit. With this configuration, a data line driving circuit having sufficient performance can be realized by selecting an appropriate complementary driving element.

また、相補型駆動用素子を用いることにより消費電力の低減を図るという効果もある。しかしながら、本発明の装置構成において、仮に外付けの相補型駆動用素子を用いなかったとしても、例えば投射型表示装置用の液晶パネル等の用途では、投射用光源に比べて液晶パネルの電力は非常に小さいので、それが多少増加することは殆ど問題とならない。   Further, there is an effect of reducing power consumption by using a complementary driving element. However, even if an external complementary drive element is not used in the device configuration of the present invention, the power of the liquid crystal panel is higher than that of the projection light source in applications such as a liquid crystal panel for a projection display device. Since it is very small, increasing it slightly is not a problem.

本発明の電気光学装置の製造方法は、基板上に、複数の画素スイッチング用TFTを有する表示領域と、複数の回路形成用TFTを有する周辺回路領域とが設けられた電気光学装置の製造方法であって、前記表示領域内と前記周辺回路領域内に全てが同一導電型の複数のTFTを形成する工程と、前記TFTを覆う層間絶縁膜を形成した後、前記層間絶縁膜に前記各TFTのソース領域またはドレイン領域にそれぞれ通じるコンタクトホールを形成する工程と、前記コンタクトホールの内部を含む基板全面に前記TFTのソース領域およびドレイン領域と同一導電型の多結晶シリコン膜を形成する工程とを有することを特徴とする。
本発明の電気光学装置の製造方法によれば、上述した通り、TFTのソース領域またはドレイン領域に接続されるコンタクト部としてP型、N型のいずれか一方の多結晶シリコンを形成すれば済むため、従来の製造方法に比べてコンタクト部の形成工程を簡略化することができる。
The electro-optical device manufacturing method of the present invention is a method for manufacturing an electro-optical device in which a display region having a plurality of pixel switching TFTs and a peripheral circuit region having a plurality of circuit forming TFTs are provided on a substrate. A step of forming a plurality of TFTs all having the same conductivity type in the display region and the peripheral circuit region; and an interlayer insulating film covering the TFT is formed, and then the TFTs are formed on the interlayer insulating film. Forming a contact hole communicating with each of the source region and the drain region, and forming a polycrystalline silicon film having the same conductivity type as the source region and the drain region of the TFT on the entire surface of the substrate including the inside of the contact hole. It is characterized by that.
According to the method for manufacturing an electro-optical device of the present invention, as described above, either P-type or N-type polycrystalline silicon may be formed as a contact portion connected to the source region or drain region of the TFT. Compared with the conventional manufacturing method, the formation process of the contact portion can be simplified.

また、上記の2通りの構造に対応して、前記多結晶シリコン膜のうち、前記層間絶縁膜の上部に位置する部分を除去して前記コンタクトホールの内部に前記多結晶シリコン膜を残存させることによって、前記TFTと同一導電型の多結晶シリコンからなるコンタクトプラグを形成する工程と、前記コンタクトプラグの上部に上層配線層を形成する工程とをさらに有してもよい。あるいは、前記基板全面に形成した多結晶シリコン膜をパターニングすることにより上層導電層を形成する工程をさらに有してもよい。   Further, corresponding to the above two structures, a portion of the polycrystalline silicon film located above the interlayer insulating film is removed to leave the polycrystalline silicon film inside the contact hole. The method may further include a step of forming a contact plug made of polycrystalline silicon having the same conductivity type as the TFT, and a step of forming an upper wiring layer on the contact plug. Alternatively, the method may further include a step of forming an upper conductive layer by patterning a polycrystalline silicon film formed on the entire surface of the substrate.

本発明の電子機器は、上記本発明の電気光学装置を備えたことを特徴とする。
上記本発明の電気光学装置を備えたことによって、高解像度、低コストの表示部を有する電子機器を実現することができる。
An electronic apparatus according to the present invention includes the electro-optical device according to the present invention.
By providing the electro-optical device of the present invention, an electronic apparatus having a display unit with high resolution and low cost can be realized.

[第1の実施の形態]
以下、本発明の第1の実施形態について図1〜図4に基づいて説明する。
本実施の形態では、投射型表示装置のライトバルブに用いるアクティブマトリクス方式の透過型液晶装置(液晶ライトバルブ)の例を挙げて説明する。
図1は本実施形態の液晶装置(電気光学装置)を各構成要素とともに対向基板の側から見た平面図であり、図2は図1のH−H’線に沿う断面図である。図3はTFTの部分だけを取り出して拡大視した断面図、図4は上記TFTの製造方法、特にコンタクト部の形成方法を説明するための工程断面図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
[First Embodiment]
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
In this embodiment, an example of an active matrix type transmissive liquid crystal device (liquid crystal light valve) used for a light valve of a projection display device will be described.
FIG. 1 is a plan view of the liquid crystal device (electro-optical device) according to the present embodiment as viewed from the counter substrate side together with each component, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG. FIG. 3 is a sectional view in which only the TFT portion is taken out and enlarged, and FIG. 4 is a sectional view for explaining a manufacturing method of the TFT, particularly a method for forming a contact portion. In each drawing used in the following description, the scale is different for each layer and each member so that each layer and each member can be recognized on the drawing.

図1および図2に示すように、本実施の形態の液晶装置100は、TFTアレイ基板10(アクティブマトリクス基板)と対向基板20とがシール材52によって貼り合わされ、このシール材52によって区画された領域内に液晶層50が封入されている。シール材52の形成領域の内側の領域には、遮光性材料からなる遮光膜(周辺見切り)53が形成されている。シール材52の外側の周辺回路領域には、データ線駆動回路201および外部回路実装端子202がTFTアレイ基板10の一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路104が形成されている。TFTアレイ基板10の残る一辺には、表示領域の両側に設けられた走査線駆動回路104の間を接続するための複数の配線105が設けられている。また、対向基板20の角部においては、TFTアレイ基板10と対向基板20との間で電気的導通をとるための基板間導通材106が配設されている。   As shown in FIG. 1 and FIG. 2, in the liquid crystal device 100 of the present embodiment, the TFT array substrate 10 (active matrix substrate) and the counter substrate 20 are bonded together by a sealing material 52 and partitioned by the sealing material 52. A liquid crystal layer 50 is sealed in the region. A light shielding film (peripheral parting) 53 made of a light shielding material is formed in a region inside the region where the sealing material 52 is formed. In the peripheral circuit area outside the sealing material 52, a data line driving circuit 201 and an external circuit mounting terminal 202 are formed along one side of the TFT array substrate 10, and scanning lines are formed along two sides adjacent to the one side. A drive circuit 104 is formed. On the remaining side of the TFT array substrate 10, a plurality of wirings 105 are provided for connecting between the scanning line driving circuits 104 provided on both sides of the display area. In addition, an inter-substrate conductive material 106 for providing electrical continuity between the TFT array substrate 10 and the counter substrate 20 is disposed at a corner portion of the counter substrate 20.

なお、本実施形態においては、データ線駆動回路201をTFTアレイ基板10の上に形成する代わりに、例えば、相補型駆動用LSIが実装されたCOF(Chip On Flexible cable)基板とTFTアレイ基板10の周辺部に形成された端子群とを異方性導電膜を介して電気的および機械的に接続するようにしてもよい。すなわち、データ線駆動回路201を外付けの相補型駆動用LSIに分担させる構成としてもよい。   In this embodiment, instead of forming the data line driving circuit 201 on the TFT array substrate 10, for example, a COF (Chip On Flexible cable) substrate on which a complementary driving LSI is mounted and the TFT array substrate 10 are mounted. A terminal group formed in the peripheral portion of the electrode may be electrically and mechanically connected via an anisotropic conductive film. That is, the data line driving circuit 201 may be shared by an external complementary driving LSI.

このような構造を有する液晶装置100の表示領域においては、複数のデータ線と複数の走査線とが互いに交差して形成され、複数の画素がマトリクス状に配置されている。そして、これら画素の各々には、画素電極と画素スイッチング用TFTが形成されており、画像信号を供給するデータ線が画素スイッチング用TFTのソース領域に電気的に接続され、画素電極が画素スイッチング用TFTのドレイン領域に電気的に接続されている。一方、走査信号を供給する走査線が画素スイッチング用TFTのゲート電極に電気的に接続されている。本実施形態においては、表示領域内の画素スイッチング用TFTと、データ線駆動回路201や走査線駆動回路104を含む周辺回路領域内の回路形成用TFTとが全て同一導電型のTFTで構成されている。具体的には、TFTアレイ基板上のTFTが全てNチャネルTFTに統一されている。   In the display region of the liquid crystal device 100 having such a structure, a plurality of data lines and a plurality of scanning lines are formed so as to intersect each other, and a plurality of pixels are arranged in a matrix. In each of these pixels, a pixel electrode and a pixel switching TFT are formed, a data line for supplying an image signal is electrically connected to a source region of the pixel switching TFT, and the pixel electrode is used for pixel switching. It is electrically connected to the drain region of the TFT. On the other hand, a scanning line for supplying a scanning signal is electrically connected to the gate electrode of the pixel switching TFT. In this embodiment, the pixel switching TFTs in the display area and the circuit forming TFTs in the peripheral circuit area including the data line driving circuit 201 and the scanning line driving circuit 104 are all composed of the same conductivity type TFT. Yes. Specifically, all TFTs on the TFT array substrate are unified to N-channel TFTs.

図3は、例えばTFTアレイ基板10上の画素スイッチング用TFT30を代表して示すである。TFTアレイ基板10には下地絶縁膜12が形成され、その上に各画素電極をスイッチング制御する画素スイッチング用TFT30(以下、単にTFTという)が設けられている。TFT30は、LDD(Lightly Doped Drain)構造を有しており、走査線(ゲート電極)3a、当該走査線3aからの電界によりチャネルが形成される半導体層(能動層)1aのチャネル領域1a’、走査線3aと半導体層1aとを絶縁するゲート絶縁膜2、データ線303、半導体層1aの低濃度ソース領域1b及び低濃度ドレイン領域1c、高濃度ソース領域1d並びに高濃度ドレイン領域1eを備えている。半導体層は、単結晶シリコン、多結晶シリコン、非晶質シリコンのいずれを用いても良いが、駆動能力の高いTFTを得るためには単結晶シリコンが望ましい。。   FIG. 3 shows a pixel switching TFT 30 on the TFT array substrate 10 as a representative. A base insulating film 12 is formed on the TFT array substrate 10, and a pixel switching TFT 30 (hereinafter simply referred to as “TFT”) that controls switching of each pixel electrode is provided thereon. The TFT 30 has an LDD (Lightly Doped Drain) structure, and includes a scanning line (gate electrode) 3a, a channel region 1a ′ of a semiconductor layer (active layer) 1a in which a channel is formed by an electric field from the scanning line 3a, A gate insulating film 2 that insulates the scanning line 3a from the semiconductor layer 1a, a data line 303, a low concentration source region 1b and a low concentration drain region 1c of the semiconductor layer 1a, a high concentration source region 1d, and a high concentration drain region 1e. Yes. The semiconductor layer may be any of single crystal silicon, polycrystalline silicon, and amorphous silicon, but single crystal silicon is desirable in order to obtain a TFT with high driving capability. .

TFT30は第1層間絶縁膜311に覆われており、第1層間絶縁膜にはコンタクトホール82,83が形成されている。高濃度ドレイン領域1eには、コンタクトホール83を介して蓄積容量を構成する容量電極302(上層導電層)が電気的に接続されている。また、高濃度ソース領域1dには、コンタクトホール82を介してデータ線303(上層導電層)が電気的に接続されている。本実施形態では、容量電極302およびデータ線303は、リン等のn型不純物がドープされたポリシリコンでコンタクトホール82,83に埋め込まれた部分と一体に形成されている。さらに、容量電極302の上方には、容量絶縁膜301を介して容量線300が形成されている。   The TFT 30 is covered with a first interlayer insulating film 311, and contact holes 82 and 83 are formed in the first interlayer insulating film. A capacitor electrode 302 (upper conductive layer) constituting a storage capacitor is electrically connected to the high concentration drain region 1e through a contact hole 83. Further, the data line 303 (upper conductive layer) is electrically connected to the high concentration source region 1d through the contact hole 82. In the present embodiment, the capacitor electrode 302 and the data line 303 are formed integrally with portions embedded in the contact holes 82 and 83 with polysilicon doped with an n-type impurity such as phosphorus. Further, a capacitor line 300 is formed above the capacitor electrode 302 with a capacitor insulating film 301 interposed therebetween.

以下、本実施の形態のTFTアレイ基板の製造方法、特にTFT30のコンタクト部の製造方法を図4を用いて説明する。
まず、図4(a)に示すように、基板10上に下地絶縁膜12を形成した後、下地絶縁膜12上に、周知の方法によりNチャネルのTFT30を形成する。次に、走査線3a上およびゲート絶縁膜2上を含む基板全面に、CVD法等によりシリコン酸化膜からなる第1層間絶縁膜311を10〜200nm程度の膜厚に堆積する。
次に、図4(b)に示すように、後で形成するデータ線303と高濃度ソース領域1dおよび後で形成する蓄積容量302と高濃度ドレイン領域1eとを電気的接続するためのコンタクトホール82,83をドライエッチング法等により形成する。
次に、図4(c)に示すように、第1層間絶縁膜311上の全面に、低圧CVD法等によりN型ドープトポリシリコン膜を堆積し、フォトリソグラフィー法によりパターニングしてデータ線303および容量電極302を形成する。
そして、容量絶縁膜301、容量線300を形成することにより、図3に示した構成のTFTが完成する。
Hereinafter, a manufacturing method of the TFT array substrate of the present embodiment, particularly a manufacturing method of the contact portion of the TFT 30 will be described with reference to FIG.
First, as shown in FIG. 4A, after a base insulating film 12 is formed on a substrate 10, an N-channel TFT 30 is formed on the base insulating film 12 by a known method. Next, a first interlayer insulating film 311 made of a silicon oxide film is deposited to a thickness of about 10 to 200 nm on the entire surface of the substrate including the scanning lines 3a and the gate insulating film 2 by a CVD method or the like.
Next, as shown in FIG. 4B, contact holes for electrically connecting the data line 303 to be formed later and the high concentration source region 1d and the storage capacitor 302 to be formed later and the high concentration drain region 1e. 82 and 83 are formed by a dry etching method or the like.
Next, as shown in FIG. 4C, an N-type doped polysilicon film is deposited on the entire surface of the first interlayer insulating film 311 by a low-pressure CVD method or the like, and patterned by a photolithography method to form the data line 303. Then, the capacitor electrode 302 is formed.
Then, by forming the capacitor insulating film 301 and the capacitor line 300, the TFT having the configuration shown in FIG. 3 is completed.

本実施の形態によれば、表示領域内の画素スイッチング用TFTと周辺回路領域内の回路形成用TFTとが全てNチャネルTFTであり、TFT30のソース・ドレイン領域と電気的に接続を取るためのコンタクトホール82,83にN型不純物がドープされたポリシリコンを埋め込んだ構造を採っているため、コンタクト部の形成工程を簡略化することができる。さらに、データ線303や容量電極302が、コンタクトホール82,83内に埋め込まれたドープトポリシリコンと一体で形成されているので、新たな工程を付加する必要がなく、簡単な製造プロセスで本発明の構成を実現することができる。   According to the present embodiment, the pixel switching TFTs in the display area and the circuit forming TFTs in the peripheral circuit area are all N-channel TFTs, and are electrically connected to the source / drain regions of the TFT 30. Since the contact holes 82 and 83 are embedded with polysilicon doped with N-type impurities, the contact portion forming process can be simplified. Further, since the data line 303 and the capacitor electrode 302 are integrally formed with the doped polysilicon embedded in the contact holes 82 and 83, no additional process is required, and the present process can be performed with a simple manufacturing process. The configuration of the invention can be realized.

[第2の実施の形態]
以下、第2の実施形態の液晶装置(電気光学装置)の製造方法について説明する。
図5はTFTの製造方法、特にコンタクト部の形成方法を説明するための工程断面図である。第1の実施の形態では、コンタクトホール内に埋め込んだポリシリコンで上層導電層を形成したが、本実施の形態ではポリシリプラグを用いた例を挙げる。
[Second Embodiment]
A method for manufacturing the liquid crystal device (electro-optical device) according to the second embodiment will be described below.
FIG. 5 is a process cross-sectional view for explaining a TFT manufacturing method, particularly a contact portion forming method. In the first embodiment, the upper conductive layer is formed of polysilicon embedded in the contact hole, but in this embodiment, an example using a polysilicon plug is given.

まず、図5(a)に示すように、従来一般の方法により、透明基板30上の表示領域31、周辺回路領域32の各々にNチャネルTFT33を形成する。最終的に、表示領域31内のNチャネルTFT33は画素スイッチング用TFTとなり、周辺回路領域32内のNチャネルTFT33は回路形成用TFTとなる。
次に、図5(b)に示すように、各NチャネルTFT33を覆うシリコン酸化膜等からなる第1層間絶縁膜34を成膜した後、第1層間絶縁膜34を貫通して各TFT33のソース領域33sおよびドレイン領域33dに達するコンタクトホール35を形成する。例えば第1層間絶縁膜34の膜厚は800nm程度とする。
次に、図5(c)に示すように、コンタクトホール35の内部を含む基板全面に、例えばリン等のN型不純物が導入されたポリシリコン膜36を成膜する。このとき、ポリシリコン膜36がコンタクトホール35の内部を完全に埋め込み、第1層間絶縁膜34の上面にも成膜される程度の膜厚、例えば350nm程度とする。
First, as shown in FIG. 5A, an N-channel TFT 33 is formed in each of the display region 31 and the peripheral circuit region 32 on the transparent substrate 30 by a conventional general method. Finally, the N-channel TFT 33 in the display area 31 becomes a pixel switching TFT, and the N-channel TFT 33 in the peripheral circuit area 32 becomes a circuit forming TFT.
Next, as shown in FIG. 5B, after forming a first interlayer insulating film 34 made of a silicon oxide film or the like covering each N-channel TFT 33, the first interlayer insulating film 34 is penetrated to form each TFT 33. A contact hole 35 reaching the source region 33s and the drain region 33d is formed. For example, the film thickness of the first interlayer insulating film 34 is about 800 nm.
Next, as shown in FIG. 5C, a polysilicon film 36 into which an N-type impurity such as phosphorus is introduced is formed on the entire surface of the substrate including the inside of the contact hole 35. At this time, the film thickness is set to such a degree that the polysilicon film 36 completely fills the inside of the contact hole 35 and is also formed on the upper surface of the first interlayer insulating film 34, for example, about 350 nm.

次に、図5(d)に示すように、全面エッチング、もしくはCMP(Chemical Mechanical Polishing)等を用いて、ポリシリコン膜36のうち、第1層間絶縁膜34の上部に位置する部分を除去し、コンタクトホール35の内部にのみポリシリコンを残存させてポリシリプラグ37を形成する。
次に、図5(e)に示すように、アルミニウム等の金属膜を成膜し、フォトリソグラフィー技術を用いてこれをパターニングすることによって、各TFT33のポリシリプラグ37上に金属配線層38(上層配線層)を形成する。なお、表示領域31側のTFT33においては、ソース領域33sに接続された金属配線層38はそのままデータ線となり、ドレイン領域33dに接続された金属配線層38は画素電極との接続に用いられる中継導電層となる。
Next, as shown in FIG. 5D, the portion of the polysilicon film 36 located above the first interlayer insulating film 34 is removed using full-surface etching, CMP (Chemical Mechanical Polishing), or the like. The polysilicon plug 37 is formed by leaving the polysilicon only in the contact hole 35.
Next, as shown in FIG. 5E, a metal film such as aluminum is formed and patterned by using a photolithography technique, whereby a metal wiring layer 38 (upper layer wiring) is formed on the polysilicon plug 37 of each TFT 33. Layer). In the TFT 33 on the display region 31 side, the metal wiring layer 38 connected to the source region 33s becomes a data line as it is, and the metal wiring layer 38 connected to the drain region 33d is used as a relay conductor used for connection to the pixel electrode. Become a layer.

その後、従来一般の方法により、第2層間絶縁膜、画素電極、配向膜等を形成することによってTFTアレイ基板10が完成する。一方、透明基板上にベタ状の共通電極、配向膜等を形成することによって対向基板20が完成する。そして、これら基板10,20をシール材52を介して貼り合わせ、基板10,20間に液晶50を注入、封止することによって本実施形態の液晶装置100が完成する。   Thereafter, the TFT array substrate 10 is completed by forming a second interlayer insulating film, a pixel electrode, an alignment film and the like by a conventional general method. On the other hand, the counter substrate 20 is completed by forming a solid common electrode, an alignment film, and the like on the transparent substrate. Then, the substrates 10 and 20 are bonded to each other through the sealing material 52, and the liquid crystal 50 is injected and sealed between the substrates 10 and 20, thereby completing the liquid crystal device 100 of the present embodiment.

本実施形態の液晶装置100においては、表示領域31内の画素スイッチング用TFTと周辺回路領域32内の回路形成用TFTとが全てNチャネルTFTで構成されており、ポリシリプラグ37はN型ポリシリコンからなるもののみを形成すれば済むため、コンタクト部の形成工程を簡略化することができ、コンタクト部、ひいてはTFTおよび配線の微細化が可能になる。その結果、液晶装置の高精細化を図ることができる。また、データ線駆動回路に外付けの相補型駆動用LSIを電気的に接続する構成とすれば、充分な駆動性能を有するデータ線駆動回路を実現することができる。   In the liquid crystal device 100 of the present embodiment, the pixel switching TFTs in the display region 31 and the circuit forming TFTs in the peripheral circuit region 32 are all composed of N-channel TFTs, and the polysilicon plug 37 is made of N-type polysilicon. Therefore, the contact portion forming process can be simplified, and the contact portion, and hence the TFT and wiring can be miniaturized. As a result, high definition of the liquid crystal device can be achieved. Further, if the external complementary driving LSI is electrically connected to the data line driving circuit, a data line driving circuit having sufficient driving performance can be realized.

[電子機器]
以下、上述の液晶装置を用いた電子機器の一例として、投射型液晶表示装置(液晶プロジェクタ)について説明する。
図6は、液晶プロジェクタの概略構成を示す図である。この図に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、内部に配置された3枚のミラー1106および2枚のダイクロイックミラー1108によって赤(R)、緑(G)、青(B)の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。
[Electronics]
Hereinafter, a projection-type liquid crystal display device (liquid crystal projector) will be described as an example of an electronic apparatus using the above-described liquid crystal device.
FIG. 6 is a diagram showing a schematic configuration of the liquid crystal projector. As shown in this figure, a lamp unit 1102 made of a white light source such as a halogen lamp is provided inside the projector 1100. The projection light emitted from the lamp unit 1102 is separated into three primary colors of red (R), green (G), and blue (B) by three mirrors 1106 and two dichroic mirrors 1108 arranged inside. Are guided to the light valves 100R, 100G and 100B corresponding to the respective primary colors.

ここで、ライトバルブ100R、100Gおよび100Bの構成は、上述した実施の形態に係る液晶装置と同様であり、画像信号を入力する処理回路(図示省略)から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。また、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ1122、リレーレンズ1123および出射レンズ1124からなるリレーレンズ系1121を介して導かれる。   Here, the configuration of the light valves 100R, 100G, and 100B is the same as that of the liquid crystal device according to the above-described embodiment, and R, G, and B primary colors supplied from a processing circuit (not shown) that inputs an image signal. Each is driven by a signal. In addition, B light has a long optical path compared to other R colors and G colors, and therefore, in order to prevent loss thereof, the B light passes through a relay lens system 1121 including an incident lens 1122, a relay lens 1123, and an exit lens 1124. Led.

ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム1112に3方向から入射する。そして、このダイクロイックプリズム1112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。このようにして、各色の画像が合成された後、スクリーン1120には、投射レンズ1114によってカラー画像が投射されることとなる。
本実施形態の投射型表示装置は、上記実施形態の液晶装置を備えたことによって、高解像度、低コストを実現することができる。
The lights modulated by the light valves 100R, 100G, and 100B are incident on the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted by 90 degrees, while G light travels straight. In this manner, after the images of the respective colors are combined, a color image is projected onto the screen 1120 by the projection lens 1114.
The projection display device of this embodiment can achieve high resolution and low cost by including the liquid crystal device of the above embodiment.

なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態では、TFTが全てNチャネル型であるとして説明したが、Pチャネル型であってもよく、その場合にはボロン等のP型不純物が導入されたポリシリコンからなるポリシリプラグを用いれば良い。また、断面構造、各膜の構成材料等に関する記載はほんの一例に過ぎず、適宜変更が可能である。また、本発明は、液晶装置に限らず、例えばエレクトロルミネッセンス(EL)、デジタルマイクロミラーデバイス(DMD、テキサス・インスツルメンツ社の登録商標)、あるいはプラズマ発光や電子放出による蛍光等を用いた様々な電気光学素子を用いた電気光学装置、およびこの電気光学装置を備えた電子機器に対しても適用可能であることは言うまでもない。   The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, in the above embodiment, the TFTs are all assumed to be N-channel type, but may be P-channel type. In that case, a polysilicon plug made of polysilicon into which a P-type impurity such as boron is introduced is used. It ’s fine. In addition, the description regarding the cross-sectional structure, the constituent material of each film, and the like is merely an example, and can be appropriately changed. Further, the present invention is not limited to a liquid crystal device, and various electric devices using, for example, electroluminescence (EL), a digital micromirror device (DMD, a registered trademark of Texas Instruments), or fluorescence by plasma emission or electron emission. Needless to say, the present invention can also be applied to an electro-optical device using an optical element and an electronic apparatus including the electro-optical device.

本発明の第1の実施形態の液晶装置を示す平面図である。It is a top view which shows the liquid crystal device of the 1st Embodiment of this invention. 図1のH−H’線に沿う断面図である。It is sectional drawing which follows the H-H 'line | wire of FIG. 同、液晶装置のTFT部分を示す断面図である。It is sectional drawing which shows the TFT part of a liquid crystal device equally. 同、TFTの製造工程図である。It is a manufacturing process figure of TFT similarly. 第2の実施形態の液晶装置のTFT部分の製造工程図である。It is a manufacturing-process figure of the TFT part of the liquid crystal device of 2nd Embodiment. 同、液晶装置を備えた電子機器の一例を示す模式図である。It is a schematic diagram which shows an example of the electronic device provided with the liquid crystal device. 従来の液晶装置の製造工程図である。It is a manufacturing process figure of the conventional liquid crystal device. 図7の続きを示す図である。It is a figure which shows the continuation of FIG.

符号の説明Explanation of symbols

10…TFTアレイ基板(アクティブマトリクス基板)、31…表示領域、32…周辺回路領域、33…TFT(薄膜トランジスタ)、34…第1層間絶縁膜、35…コンタクトホール、37…ポリシリプラグ(コンタクトプラグ)、38…上層配線層、100…液晶装置、104…走査線駆動回路(周辺回路)、201…データ線駆動回路(周辺回路)
DESCRIPTION OF SYMBOLS 10 ... TFT array substrate (active matrix substrate), 31 ... Display region, 32 ... Peripheral circuit region, 33 ... TFT (Thin film transistor), 34 ... First interlayer insulating film, 35 ... Contact hole, 37 ... Polysilicon plug (contact plug), 38 ... upper wiring layer, 100 ... liquid crystal device, 104 ... scanning line driving circuit (peripheral circuit), 201 ... data line driving circuit (peripheral circuit)

Claims (6)

基板上に、複数の画素スイッチング用薄膜トランジスタを有する表示領域と、複数の回路形成用薄膜トランジスタを有する周辺回路領域とが設けられた電気光学装置であって、
前記表示領域内の画素スイッチング用薄膜トランジスタと前記周辺回路領域内の回路形成用薄膜トランジスタとが全て同一導電型の薄膜トランジスタであり、前記各薄膜トランジスタのソース領域またはドレイン領域の電気的接続をとるためのコンタクトホールを有し、前記コンタクトホールの内部に前記薄膜トランジスタのソース領域およびドレイン領域と同一導電型の多結晶シリコンが埋め込まれており、
前記基板が互いに交差して設けられた複数のデータ線および複数の走査線を有するアクティブマトリクス基板であり、
前記周辺回路領域が、前記データ線を駆動するデータ線駆動回路と前記走査線を駆動する走査線駆動回路とを含み、前記データ線駆動回路には外付けの相補型駆動用素子が電気的に接続されていることを特徴とする電気光学装置。
An electro-optical device provided on a substrate with a display region having a plurality of pixel switching thin film transistors and a peripheral circuit region having a plurality of circuit forming thin film transistors,
The pixel switching thin film transistor in the display region and the circuit forming thin film transistor in the peripheral circuit region are all the same conductivity type thin film transistors, and contact holes for electrically connecting the source region or the drain region of each thin film transistor And polycrystalline silicon having the same conductivity type as the source region and drain region of the thin film transistor is embedded in the contact hole ,
An active matrix substrate having a plurality of data lines and a plurality of scanning lines provided so that the substrates cross each other;
The peripheral circuit region includes a data line driving circuit for driving the data line and a scanning line driving circuit for driving the scanning line, and an external complementary driving element is electrically connected to the data line driving circuit. An electro-optical device that is connected .
前記各薄膜トランジスタの上層側に上層導電層が設けられ、前記ソース領域またはドレイン領域と前記上層導電層とが、前記コンタクトホールの内部に埋め込まれた多結晶シリコンからなるコンタクトプラグを介して電気的に接続されたことを特徴とする請求項1に記載の電気光学装置。   An upper conductive layer is provided on the upper layer side of each thin film transistor, and the source region or drain region and the upper conductive layer are electrically connected via a contact plug made of polycrystalline silicon embedded in the contact hole. The electro-optical device according to claim 1, wherein the electro-optical device is connected. 前記各薄膜トランジスタの上層側に上層導電層が設けられ、前記上層導電層が、前記コンタクトホールの内部に埋め込まれた多結晶シリコンと一体で構成されたことを特徴とする請求項1に記載の電気光学装置。   2. The electricity according to claim 1, wherein an upper conductive layer is provided on an upper layer side of each thin film transistor, and the upper conductive layer is integrally formed with polycrystalline silicon embedded in the contact hole. Optical device. 前記各薄膜トランジスタを構成する能動層の層厚が100nm以下であることを特徴とする請求項1ないし3のいずれか一項に記載の電気光学装置。   4. The electro-optical device according to claim 1, wherein a thickness of an active layer constituting each thin film transistor is 100 nm or less. 前記各薄膜トランジスタを構成する能動層が単結晶シリコンで構成されたことを特徴とする請求項1ないし4のいずれか一項に記載の電気光学装置。   5. The electro-optical device according to claim 1, wherein an active layer constituting each thin film transistor is made of single crystal silicon. 請求項1ないし5のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。 An electronic apparatus comprising the electro-optical device according to claim 1 .
JP2003368965A 2003-02-12 2003-10-29 Electro-optical device and electronic apparatus Expired - Fee Related JP4438379B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003368965A JP4438379B2 (en) 2003-02-12 2003-10-29 Electro-optical device and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003033397 2003-02-12
JP2003368965A JP4438379B2 (en) 2003-02-12 2003-10-29 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2004264824A JP2004264824A (en) 2004-09-24
JP4438379B2 true JP4438379B2 (en) 2010-03-24

Family

ID=33133872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003368965A Expired - Fee Related JP4438379B2 (en) 2003-02-12 2003-10-29 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4438379B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4604675B2 (en) * 2004-11-18 2011-01-05 ソニー株式会社 Display device

Also Published As

Publication number Publication date
JP2004264824A (en) 2004-09-24

Similar Documents

Publication Publication Date Title
TW514757B (en) Electro-optical device and production method thereof and electronic equipment
US7161193B2 (en) Electro-optical device and electronic apparatus
US10120250B2 (en) Electro-optical device, electrical apparatus
JP3767590B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
KR19980033030A (en) Liquid crystal panel substrate, liquid crystal panel, electronics and projection display device using the same
US11367772B2 (en) Display device and electronic device with peripheral wiring connection to cathode electrode
JP2004125887A (en) Electrooptical device, method for manufacturing the same, and electronic equipment
JP2007183409A (en) Electro-optical device, its manufacturing method and electronic apparatus
WO2000033285A1 (en) Electro-optical device and its manufacturing method
JP2018146870A (en) Electro-optic device and electronic apparatus
JP2001066631A (en) Liquid crystal display device and manufacture thereof
JP3687399B2 (en) Electro-optical device and manufacturing method thereof
JP2014096568A (en) Organic el device
US6133693A (en) Interconnects and electrodes for high luminance emissive displays
JP4274108B2 (en) Electro-optical device and electronic apparatus
JP6939857B2 (en) Electro-optics and electronic equipment
JP4438379B2 (en) Electro-optical device and electronic apparatus
JP2004140329A (en) Substrate device, its manufacturing method, electrooptical device, and electronic apparatus
US20230247864A1 (en) Display device and electronic device
JP4151194B2 (en) Transistor array substrate and electro-optical device
JP2006048086A (en) Electrooptical device and electronic apparatus
JP2006253173A (en) Electrooptical device and manufacturing method thereof, and electronic equipment
JP3904371B2 (en) Electro-optical device and electronic apparatus
JPH10253989A (en) Display device
JP2004085898A (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091228

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees