JP4436808B2 - マイクロプロセッサーの送電仕様の更新回路及びその方法 - Google Patents

マイクロプロセッサーの送電仕様の更新回路及びその方法 Download PDF

Info

Publication number
JP4436808B2
JP4436808B2 JP2006016287A JP2006016287A JP4436808B2 JP 4436808 B2 JP4436808 B2 JP 4436808B2 JP 2006016287 A JP2006016287 A JP 2006016287A JP 2006016287 A JP2006016287 A JP 2006016287A JP 4436808 B2 JP4436808 B2 JP 4436808B2
Authority
JP
Japan
Prior art keywords
microprocessor
power transmission
circuit
program data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006016287A
Other languages
English (en)
Other versions
JP2007199917A (ja
Inventor
文▲き▼ 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giga Byte Technology Co Ltd
Original Assignee
Giga Byte Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giga Byte Technology Co Ltd filed Critical Giga Byte Technology Co Ltd
Priority to JP2006016287A priority Critical patent/JP4436808B2/ja
Publication of JP2007199917A publication Critical patent/JP2007199917A/ja
Application granted granted Critical
Publication of JP4436808B2 publication Critical patent/JP4436808B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Description

マイクロプロセッサーの送電仕様の更新をする回路及びその方法は、特にコンピューターのマザー・ボードの上に使用され、プログラマブル・メモリー集積回路を利用することにより記憶して保存し、且つマイクロプロセッサーの送電仕様のプログラム・データを実行することにより、マイクロプロセッサーの需要する電力を提供する回路及びその方法を指す。
科学技術が日進月歩で新しくなるため、コンピューターは既に非常に普及して人々の生活中の一部となり、コンピューター・ソフトウェアの世界にマルチメディアの発展及び需要へ向ける下では、次にコンピューターもソフトウェアの需要に対応して絶えず更新し且つ改良し、この更新及び改良の下では、その生産できたコンピューターの価格ラインが一般な消費者により負担できず、従ってユーザーがコンピューター内部のマザー・ボード及びマイクロプロセッサーを交換することにより、コンピューターのグレード・アップ及び機能の増強を達成する。
図1は、それが従来のマイクロプロセッサーの送電回路のブロック模式図である。図1に示すように、従来のコンピューター・マザー・ボード1の中では、マイクロプロセッサー12は、PWM制御ユニット14に接続し、且つ仕事の需要する電圧対応信号をPWM制御ユニット14へ伝送する。PWM制御ユニット14は、マイクロプロセッサー12から伝送された電圧対応信号を受信した後に、マイクロプロセッサー12との仕事の需要する電圧対応のパルス幅変調信号の一つを生成することにより、駆動ユニット16を制御するように用いられ、マザー・ボード1の提供する電力に基づいて少なくとも一つのパワー・スイッチング18を駆動し、切替動作を行い、ひいてはマイクロプロセッサー12の仕事の需要する電圧を出力する。
ユーザーは通常交換速度のより速いマイクロプロセッサー12により、コンピューターのグレード・アップの目的を達成するが、然しながら交換された新たなマイクロプロセッサー12は、その仕事電圧仕様がよく古いマイクロプロセッサー12の仕事電圧仕様とは違い、従って新たなマイクロプロセッサー12が仕事の需要する電圧対応信号をPWM制御ユニット14へ伝送する時に、PWM制御ユニット14が新たなマイクロプロセッサー12との仕事の需要する電圧対応のパルス幅変調信号を生成出来ないことを招く。従って、PWM制御ユニット14は駆動ユニット16を正確に制御することにより当該パワー・スイッチング18を駆動し、切替動作を行うことが出来ず、そして新たなマイクロプロセッサー12の仕事の需要する電圧を出力できないことを招く。
このように新たなマイクロプロセッサー12と元のマザー・ボード1のPWM制御ユニット14は、交換性がなく、即ち元のマザー・ボード1のPWM制御ユニット14が正常な仕事電圧を新たなマイクロプロセッサー12に供給できない。従ってユーザーが新たなマイクロプロセッサー12を交換する時に、よく新たなコンピューターのマザー・ボード1を同時に交換する必要があることにより、新たなマイクロプロセッサー12の仕事の需要する電圧仕様を提供するように用いられる。このようにユーザーはコンピューターのグレード・アップ及び機能の増強をしようとすれば、通常は巨大の費用を使う必要があることにより達成できる。
これに鑑み、本発明のマイクロプロセッサーの送電仕様の更新を具する回路及びその方法は、その主要な目的がコンピューターのマザー・ボードにより電力を仕様の異なる仕事電圧のマイクロプロセッサーに有効に提供できないように用いられることを解決し、そしてユーザーはマイクロプロセッサーをグレード・アップし且つ更新する必要がある時に、コンピューターのマザー・ボードと伴い、共に更新する必要がある欠点を引き起こすものである。
本発明のマイクロプロセッサーの送電仕様の更新をする回路は、一つのプログラマブル・メモリー集積回路を利用し、一つのマイクロプロセッサーに接続し、当該マイクロプロセッサーの伝送した一つの電力需要信号と一つのプログラム・データ信号を受信し、且つ当該プログラム・データ信号を実行することにより、一つの仕事電圧制御信号を出力するように用いられる。
当該仕事電圧制御信号を、当該プログラマブル・メモリー集積回路に接続されたPWM制御ユニットの一つへ伝送することにより、当該PWM制御ユニットが一つのパルス幅変調信号を出力するように用いられる。一つのフィードバック安定ユニットは、当該プログラマブル・メモリー集積回路とPWM制御ユニットとの間に接続し、当該PWM制御ユニット中の過電圧,過電流及び過温度の状態を取得し、且つこれらの状態を当該プログラマブル・メモリー集積回路へ伝送する。一つの駆動ユニットは、当該PWM制御ユニットと少なくとも一つのパワー・スイッチングに接続し、当該パルス幅変調信号を受信することにより、これらのパワー・スイッチングを駆動して切替動作を行うように用いられる。これらのパワー・スイッチングは、当該コンピューターのマザー・ボード上の供給する直流電源の一つに基づき、且つ切替動作を介して当該マイクロプロセッサーの需要する電力を提供する。
本発明のマイクロプロセッサーの送電仕様の更新を具する回路は、同じ数のピンを具するマイクロプロセッサーを提供するように用いられることにより、マイクロプロセッサーの更新を行なう。即ちマイクロプロセッサーを更新しようとする時に、一つのピン数と古いマイクロプロセッサーのピン数が同じであるマイクロプロセッサーを使用する必要がある。
図2は、本発明のマイクロプロセッサーの送電回路のブロック模式図である。本発明のマイクロプロセッサーの送電仕様の更新をする回路は、コンピューターのマザー・ボード(未表示)の上に設置され、コンピューターのマザー・ボードが電力を仕様の異なる仕事電圧のマイクロプロセッサーに有効に提供できないように用いられ、そしてユーザーがマイクロプロセッサーをグレード・アップし且つ更新する必要がある時に、コンピューターのマザー・ボードと伴い、共に更新する必要がある欠点を解決するが、一つのマイクロプロセッサー22,一つのプログラマブルPWM制御ユニット23,一つの駆動ユニット28と少なくとも一つのパワー・スイッチング29を含んでなる。前記の説明中において、当該PWM制御ユニット23は、一つのPWM制御ユニット26が一つのフィードバック安定ユニット27を介して一つのプログラマブル・メモリー集積回路24に接続することにより構成される。
図3は、本発明のマイクロプロセッサーの送電回路の模式図である。図2に対応し、中でも当該マイクロプロセッサー22,当該プログラマブル・メモリー集積回路24,当該PWM制御ユニット26,当該フィードバック安定ユニット27,当該駆動ユニット28とこれらのパワー・スイッチング29が含まれる。さらに、当該プログラマブル・メモリー集積回路24はフィードバック安定ユニット27を介して当該PWM制御ユニット26に接続し、当該プログラマブルPWM制御ユニット23を構成する。
図3に対応し、再び図2を参照するに、中でも本発明のマイクロプロセッサーの送電仕様の更新を具する回路2は、マイクロプロセッサー22をプログラマブル・メモリー集積回路24に接続し、一つの電力需要信号をプログラマブル・メモリー集積回路24へ伝送し、且つ一つのデータ・バス30を介してプログラム・データ信号をプログラマブル・メモリー集積回路24へ伝送する。プログラマブル・メモリー集積回路24がPWM制御ユニット26に接続され、マイクロプロセッサー22から伝送されたプログラム・データ信号を実行し、且つ当該電力需要信号に基づいて一つの仕事電圧制御信号をPWM制御ユニット26へ出力する。フィードバック安定ユニット27が当該プログラマブル・メモリー集積回路24とPWM制御ユニット26との間に接続され、当該PWM制御ユニット26中の過電圧,過電流及び過温度の状態を取得し、且つこれらの状態を当該プログラマブル・メモリー集積回路24へ伝送することにより、PWM制御ユニット26中の保護回路を保護する。
PWM制御ユニット26が駆動ユニット28に接続され、仕事電圧制御信号に基づき、対応する一つのパルス幅変調信号を駆動ユニット28へ出力するように用いられ、且つパルス幅変調信号が駆動ユニット28を制御することにより、駆動ユニット28に接続されたこれらのパワー・スイッチング29を駆動して切替動作を行なうように用いられる。これらのパワー・スイッチング29は、当該コンピューターのマザー・ボード(未表示)の上の供給する直流電源の一つに基づき、且つ切替動作を介して当該マイクロプロセッサー22の需要する電力を提供する。
前記の説明中では、マイクロプロセッサー22がデータ・バス30を介してプログラマブル・メモリー集積回路24へ伝送されたプログラム・データ信号は、送電仕様のプログラム・データ信号の一つである。当該送電仕様のプログラム・データ信号は、コンピューター・システムにより、インターネットを介して遠端のサーバー(未表示)に接続し、ダウンロード及び取得を行なうことが出来、或いは外部のメモリー装置(未表示)の一つを介してダウンロード及び取得を行なうことが出来る。フィードバック安定ユニット27がレジスタンスR6,R8…及びコンデンサーC4,C6などから構成される。
マイクロプロセッサー22の送電仕様は、対応する送電仕様のプログラム・データ信号を組合わせる必要があり、且つ当該送電仕様のプログラム・データ信号がマイクロプロセッサー22から、データ・バス30を介してプログラマブル・メモリー集積回路24へ伝送し、同時にプログラマブル・メモリー集積回路24が送電仕様のプログラム・データ信号の保存及び実行を行なうように用いられる。
前記の説明中では、これらのパワー・スイッチング29がトランジスターである。
本発明のマイクロプロセッサーの送電仕様の更新をする回路は、同じ数のピンを具するマイクロプロセッサー22を提供するように用いられることにより、マイクロプロセッサー22の更新を行なう。即ちマイクロプロセッサー22を更新しようとする時に、一つのピン数と古いマイクロプロセッサー22のピン数が同じであるマイクロプロセッサー22を使用する必要がある。
次に本発明のマイクロプロセッサーの送電仕様の更新をする方法を説明するが、図2に対応し、図4を参照するに、それが本発明のマイクロプロセッサーの送電仕様を更新するステップの流れの模式図で、図4に示すように、そのステップの流れは下記の通りで、まずマイクロプロセッサーの一つを検出し、且つ当該マイクロプロセッサーの送電仕様が新たな仕様であるかどうかを判断し(S100)、次にマイクロプロセッサーの新たな送電仕様のプログラム・データ信号の一つをダウンロードし(S102)、その後に当該プログラム・データ信号を一つのプログラマブル・メモリー集積回路中へ書き込み、マイクロプロセッサーから一つのデータ・バスを介し(S104)、そして回路保護検出を実行することにより回路の損害を避け(S105)、この後に送電システムをリセットし(S106)、再び当該プログラム・データ信号を実行し、当該プログラマブル・メモリー集積回路(S108)により、さらに新たなマイクロプロセッサーの需要する送電仕様の電力を当該マイクロプロセッサーへ提供し(S110)、最後に起動動作を行なう(S112)。
前記の説明中では、当該マイクロプロセッサーの一つを検出し且つ当該マイクロプロセッサーの送電仕様が新たな仕様であるかどうかを判断する(S100)ステップの中において、当該マイクロプロセッサー22の送電仕様が新たな仕様でなければ、起動動作を直接に行なう(S112)。当該マイクロプロセッサーの新たな送電仕様のプログラム・データ信号の一つをダウンロードする(S102)ステップの中において、当該プログラム・データ信号は、コンピューターのシステムにより、インターネットを介して遠端のサーバー(未表示)に接続し、ダウンロード及び取得を行なうことが出来、或いは当該プログラム・データ信号は、コンピューターのシステムにより、外部の一つのメモリー装置(未表示)を介してダウンロード及び取得を行なうことが出来る。
ユーザーが新たなマイクロプロセッサー22を交換する時に、コンピューターのマザー・ボード(未表示)上の送電システムが新たなマイクロプロセッサー22の需要する送電仕様を検出すべく、且つ当該送電仕様に基づき、対応する一つの送電仕様のプログラム・データ信号のダウンロードを行い、同時にマイクロプロセッサー22がデータ・バス30を介して送電仕様のプログラム・データ信号をプログラマブル・メモリー集積回路24へ伝送し、且つコンピューターのマザー・ボード(未表示)上の送電システムをリセットする。送電システムをリセットした後に、プログラマブル・メモリー集積回路24は、保存された送電仕様のプログラム・データ信号に対し実行の運算を行い、PWM制御ユニット26,駆動ユニット28とパワー・スイッチング29を介し、ひいては新たなマイクロプロセッサー22の需要する送電仕様の電力を新たなマイクロプロセッサー22へ提供するように用いられ、起動動作を行なうように用いられる。
前記の叙述を総合し、本発明のマイクロプロセッサーの送電仕様の更新を具する回路及びその方法は、従来のコンピューターのマザー・ボードが電力を仕様の異なる仕事電圧のマイクロプロセッサーに有効に提供できないように用いられ、ひいてはユーザーが新たなマイクロプロセッサーを更新する時に、コンピューターのマザー・ボードを同時に更新する必要があってコンピューターのグレード・アップを達成できるように引き起こす欠点を解決できる。或いは他の周辺に回路設計や部品の交換により、コンピューターのグレード・アップを達成するが、これらの回路の設計やコンピューターのマザー・ボードの交換が何れも巨大の費用を使う必要があることにより達成できる。従って本発明のマイクロプロセッサーの送電仕様の更新を具する回路は、一つのプログラマブル・メモリー集積回路を使用することによりこの問題を解決し、たったユーザーがマイクロプロセッサーの送電仕様の対応する送電仕様のプログラム・データ信号だけをダウンロードし更新し、且つプログラマブル・メモリー集積回路を利用して当該送電仕様プログラム・データを実行すれば、それぞれのマイクロプロセッサーの需要する送電仕様を自動に更新し且つ補正できる。
ただ前記に掲示された図面,説明は、本発明の実施例のみであり、いかなる当該技術をよく分かる者でも、前記の説明に基づいて他の様々な改良が出来るが、そしてこれらの変更が既に本発明の発明精神及び以下の限定された特許請求の範囲中に属する。
従来のマイクロプロセッサーの送電回路のブロック模式図である。 本発明のマイクロプロセッサーの送電回路のブロック模式図である。 本発明のマイクロプロセッサーの送電回路の模式図である。 本発明のマイクロプロセッサーの送電仕様を更新するステップの流れの模式図である。
符号の説明
1 コンピューターのマザー・ボード
2 マイクロプロセッサーの送電仕様を更新する回路
12 マイクロプロセッサー
14 PWM制御ユニット
15 本発明
16 駆動ユニット
18 パワー・スイッチング
22 マイクロプロセッサー
23 プログラマブルPWM制御ユニット
24 プログラマブル・メモリー集積回路
26 PWM制御ユニット
27 フィードバック安定ユニット
28 駆動ユニット
29 パワー・スイッチング
30 データ・バス

Claims (9)

  1. コンピューターのマザー・ボード上に設置され、該マザー・ボードに新たにインストールされたマイクロプロセッサーの送電仕様を更新する回路であって、
    電力需要信号とプログラム・データ信号を出力する前記マイクロプロセッサーと、
    前記マイクロプロセッサーに接続し、前記電力需要信号と前記プログラム・データ信号を受信し、前記電力需要信号に基づいて前記プログラム・データ信号を実行することにより仕事電圧制御信号を出力するプログラマブル・メモリー集積回路と、
    前記プログラマブル・メモリー集積回路に接続し、前記仕事電圧制御信号を受信し、前記仕事電圧制御信号に基づいてパルス幅変調信号を出力するPWM制御ユニットと、
    前記プログラマブル・メモリー集積回路と前記PWM制御ユニットとの間に接続し、前記PWM制御ユニット中の過電圧、過電流及び過温度の状態を取得して前記プログラマブル・メモリー集積回路へ伝送するフィードバック安定ユニットと、
    前記PWM制御ユニットと少なくとも一つのパワー・スイッチングに接続し、前記パルス幅変調信号を受信し、前記パルス幅変調信号に基づいて前記パワー・スイッチングを駆動して切り替え動作を行い、前記パワー・スイッチングを介して前記マイクロプロセッサーの需要する電力を提供する駆動ユニットと、
    を含む、
    ことを特徴とするマイクロプロセッサーの送電仕様を更新する回路。
  2. 前記プログラム・データ信号は、前記コンピューターのマザー・ボード上に設置されるコンピューター・システムにより、インターネットを介して遠端のサーバーからダウンロードされる、
    ことを特徴とする請求項1記載のマイクロプロセッサーの送電仕様を更新する回路。
  3. 前記プログラム・データ信号は、前記コンピューターのマザー・ボード上に設置されるコンピューター・システムにより、外部の記憶装置から取得される、
    ことを特徴とする請求項1記載のマイクロプロセッサーの送電仕様を更新する回路。
  4. 前記パワー・スイッチングは、トランジスターである、
    ことを特徴とする請求項1記載のマイクロプロセッサーの送電仕様を更新する回路。
  5. コンピューターのマザー・ボード上に設置され、該マザー・ボードに新たにインストールされたマイクロプロセッサーの送電仕様を更新する回路であって、
    電力需要信号とプログラム・データ信号を出力する前記マイクロプロセッサーと、
    前記マイクロプロセッサーに接続し、前記電力需要信号と前記プログラム・データ信号を受信し、前記電力需要信号に基づいて前記プログラム・データ信号を実行することにより仕事電圧制御信号を生成し、該仕事電圧制御信号によりパルス幅変調信号を出力するプログラマブルPWM制御ユニットであって、フィードバック安定ユニットをさらに含み、該フィードバック安定ユニットは、前記プログラマブルPWM制御ユニット過電圧、過電流及び過温度から保護するものであるプログラマブルPWM制御ユニットと、
    前記プログラマブルPWM制御ユニットと少なくとも一つのパワー・スイッチングに接続し、前記パルス幅変調信号を受信し、前記パルス幅変調信号に基づいて前記パワー・スイッチングを駆動して切り替え動作を行い、前記パワー・スイッチングを介して前記マイクロプロセッサーの需要する電力を提供する駆動ユニットと、
    を含む、
    ことを特徴とするマイクロプロセッサーの送電仕様を更新する回路。
  6. コンピューターのマザー・ボード上に設置され、該マザー・ボードに新たにインストールされたマイクロプロセッサーの送電仕様を更新する回路における方法であって、
    前記回路により、前記マイクロプロセッサーを検出し、前記マイクロプロセッサーの送電仕様が新たな仕様であるかどうかを判断するステップと、
    前記マイクロプロセッサーの送電仕様が新たな仕様であれば、前記コンピューターのマザー・ボード上に設置されるコンピューター・システムにより、前記マイクロプロセッサーの新たなプログラム・データ信号をダウンロードするステップと、
    前記回路により、前記プログラム・データ信号を、前記回路に含まれるプログラマブル・メモリー集積回路中へ書き込んで送電システムをリセットするステップと、
    前記プログラマブル・メモリー集積回路により、前記プログラム・データ信号を実行し、回路保護の検出を実行し、回路の損害を避けるステップと、
    前記プログラマブル・メモリー集積回路により、前記回路に含まれるPWM制御ユニット、駆動ユニット及びパワー・スイッチングを介して、前記マイクロプロセッサーの新たな送電仕様を前記マイクロプロセッサーへ提供するステップと、
    前記マイクロプロセッサーにより、起動動作を行なうステップと、
    を含む、
    ことを特徴とする方法
  7. 前記マイクロプロセッサーを検出し前記マイクロプロセッサーの送電仕様が新たな仕様であるかどうかを判断するステップにおいて、
    前記マイクロプロセッサーの送電仕様が新たな仕様でなければ、前記マイクロプロセッサーにより起動動作を行なう、
    ことを特徴とする請求項6記載の方法
  8. 前記マイクロプロセッサーの新たなプログラム・データ信号をダウンロードするステップにおいて、
    前記プログラム・データ信号は、前記コンピューター・システムにより、インターネットを介して遠端のサーバーからダウンロードされる、
    ことを特徴とする請求項6記載の方法
  9. 前記マイクロプロセッサーの新たなプログラム・データ信号をダウンロードするステップにおいて、
    前記プログラム・データ信号は、前記コンピューター・システムにより、外部の記憶装置から取得される、
    ことを特徴とする請求項6記載の方法
JP2006016287A 2006-01-25 2006-01-25 マイクロプロセッサーの送電仕様の更新回路及びその方法 Expired - Fee Related JP4436808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006016287A JP4436808B2 (ja) 2006-01-25 2006-01-25 マイクロプロセッサーの送電仕様の更新回路及びその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006016287A JP4436808B2 (ja) 2006-01-25 2006-01-25 マイクロプロセッサーの送電仕様の更新回路及びその方法

Publications (2)

Publication Number Publication Date
JP2007199917A JP2007199917A (ja) 2007-08-09
JP4436808B2 true JP4436808B2 (ja) 2010-03-24

Family

ID=38454494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006016287A Expired - Fee Related JP4436808B2 (ja) 2006-01-25 2006-01-25 マイクロプロセッサーの送電仕様の更新回路及びその方法

Country Status (1)

Country Link
JP (1) JP4436808B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105978133A (zh) * 2016-07-26 2016-09-28 合肥联信电源有限公司 一种应急电源的通讯转换电路

Also Published As

Publication number Publication date
JP2007199917A (ja) 2007-08-09

Similar Documents

Publication Publication Date Title
TWI322346B (en) Power supply system
TWI467375B (zh) 具有修復毀損bios資料功能之電腦系統及其修復方法
US7433991B2 (en) Selector, selection method, and program product
US9569226B2 (en) Baseboard management controller and method of loading firmware
TWI477970B (zh) 電子裝置的模式切換方法與相關的電子裝置
US8909910B2 (en) Computer system for selectively accessing bios by a baseboard management controller
TW201351286A (zh) 固件更新系統及方法
US8263911B2 (en) Electronic device with heating protection circuit and heating protection method thereof
TWI505078B (zh) 系統管理控制器、電腦系統、以及系統管理方法
WO2006129138A1 (en) Method of connecting hard disk
US20140089710A1 (en) Integrated circuit, electronic device and operation method thereof
US11175715B2 (en) Method of supplying electric power to a computer system
US7302596B2 (en) Circuit capable of updating power supply specification of microprocessor and method thereof
CN112860298A (zh) 一种远程bios升级实现方法及系统
US20090256917A1 (en) Power control method for use with embedded web camera of notebook computer
JP4436808B2 (ja) マイクロプロセッサーの送電仕様の更新回路及びその方法
KR20200051598A (ko) 농기계의 사용자 단말기의 작동 방법 및 농기계
US20070234023A1 (en) Computer platform system control unit data programming control method and system
TWI444817B (zh) 計算機裝置
US20180157495A1 (en) Computer system
TW201214110A (en) Computer system having chip with computer system environment information monitoring module
TWI468921B (zh) 伺服器及其開機方法
US20190354677A1 (en) Information processing apparatus, control method for information processing apparatus, and storage medium
TW201506795A (zh) 虛擬bios開機系統及方法
CN111966618B (zh) 一种PCIe板卡的供电系统及方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091228

R150 Certificate of patent or registration of utility model

Ref document number: 4436808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees