JP4433903B2 - Circuit board and electronic equipment - Google Patents
Circuit board and electronic equipment Download PDFInfo
- Publication number
- JP4433903B2 JP4433903B2 JP2004195073A JP2004195073A JP4433903B2 JP 4433903 B2 JP4433903 B2 JP 4433903B2 JP 2004195073 A JP2004195073 A JP 2004195073A JP 2004195073 A JP2004195073 A JP 2004195073A JP 4433903 B2 JP4433903 B2 JP 4433903B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- circuit board
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrophotography Configuration And Component (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、電子機器に用いられる回路基板及びその電子機器に係り、詳しくは、電源回路が搭載される回路基板及び電子機器に関する。 The present invention relates to a circuit board used for an electronic device and the electronic device, and more particularly to a circuit board and an electronic device on which a power supply circuit is mounted.
近年、複写機やプリンタ等の事務機器をはじめとする種々の電子機器では、その開発費用や部品コストを低減するために部品の共通化が図られている。また、環境保護の観点から、市場から回収された回路基板を再利用することがすすめられている。 In recent years, in various electronic devices such as office machines such as copiers and printers, in order to reduce development costs and component costs, parts are commonly used. Also, from the viewpoint of environmental protection, it is recommended to reuse circuit boards collected from the market.
このような状況において、従来、複写機、プリンタ等の画像形成装置に適用される回路基板が提案されている(例えば、特許文献1参照)。この回路基板は、例えば、単色画像をプリントするためのプリントエンジンに対する第1の駆動回路と、カラー画像をプリントするためのプリントエンジンに対する第2の駆動回路を接続する接続部とを搭載した構成となっている。 In such a situation, conventionally, a circuit board applied to an image forming apparatus such as a copying machine or a printer has been proposed (see, for example, Patent Document 1). The circuit board includes, for example, a configuration in which a first drive circuit for a print engine for printing a monochrome image and a connection unit for connecting a second drive circuit for a print engine for printing a color image are mounted. It has become.
このような構成により、前記接続部に第2の駆動回路を接続しなければ、前記回路基板は、単色画像プリント用の画像形成装置に適用することができ、前記接続部に第2の駆動回路を接続すれば、前記回路基板は、カラー画像プリント用の画像形成装置に適用することができる。このように、当初単色画像プリントに用いられる回路基板をカラー画像プリントに用いられる回路基板として再利用することが可能となる。
ところで、有効になる電子回路(例えば、駆動回路)の機能や性能が変わると、それに適した電源の仕様も変更になる場合が多い。しかしながら、このような場合に対して前述した回路基板をそのまま適用しようとすると、回路基板に搭載される電子回路自体、及び後に接続されるべき電子回路自体にその電子回路で実現する機能や性能に適した電源回路をも含めておく必要がある。 By the way, when the function and performance of an effective electronic circuit (for example, a drive circuit) change, the specifications of a power supply suitable for the function and performance often change. However, if the circuit board described above is applied as it is to such a case, the electronic circuit mounted on the circuit board itself and the electronic circuit itself to be connected later have functions and performance realized by the electronic circuit. It is necessary to include a suitable power supply circuit.
このため、このような回路基板を搭載した電子機器では、電源回路の無駄が生じ得る。また、前記回路基板に搭載される電子回路と後に接続される電子回路とを合わせて新たな機能を実現するような場合、それぞれの電子回路に含まれる電源回路の調整が困難になってしまう。 For this reason, in an electronic device equipped with such a circuit board, the power supply circuit may be wasted. In addition, when a new function is realized by combining an electronic circuit mounted on the circuit board and an electronic circuit connected later, it is difficult to adjust the power supply circuit included in each electronic circuit.
本発明は、前述したような従来の回路基板の問題を解決するためになされたものであって、搭載される電子回路の機能や性能が変わっても電源の再構成を無駄なくかつ容易にすることのできる回路基板を提供するものである。 The present invention has been made in order to solve the problems of the conventional circuit board as described above, and makes it easy to reconfigure the power source without waste even if the function and performance of the mounted electronic circuit changes. The present invention provides a circuit board that can be used.
本発明は、入力電圧より低い電圧を生成する第1の電圧生成素子と、入力電圧より低い電圧を出力し、前記第1の電圧生成素子が出力する電圧より低い電圧を生成する第2の電圧生成素子と、前記第1の電圧生成素子の入出力端子を短絡素子の実装または未実装により、短絡または開放可能な第1の配線と、前記第2の電圧生成素子の入出力端子を短絡素子の実装または未実装により、短絡または開放可能な第2の配線と、前記第1の電圧生成素子の出力電圧、または前記第2の電圧生成素子の出力電圧を電源電圧として動作する電子回路を備え、前記第1の電圧生成素子の出力端子と前記第2の電圧生成素子の入力端子とが接続されるように配線し、前記電子回路の電源電圧に応じて前記第1の配線及び前記第2の配線をそれぞれ短絡または開放、並びに前記第1の電圧生成素子または前記第2の電圧生成素子を実装または未実装として前記電子回路の電源供給することを特徴とする回路基板である。この構成により、電子回路の性能や機能に適した電源回路を1つの回路基板上で容易に実現することができる。 The present invention provides a first voltage generating element that generates a voltage lower than an input voltage, and a second voltage that outputs a voltage lower than the input voltage and generates a voltage lower than the voltage output by the first voltage generating element. A first wiring that can be short-circuited or opened by mounting or not mounting a short-circuiting element on an input / output terminal of the first voltage generating element and a short-circuiting element on the input / output terminal of the second voltage generating element A second wiring that can be short-circuited or opened by mounting or not mounting, and an electronic circuit that operates using the output voltage of the first voltage generating element or the output voltage of the second voltage generating element as a power supply voltage. And wiring the output terminal of the first voltage generating element and the input terminal of the second voltage generating element so that the first wiring and the second wiring are connected according to the power supply voltage of the electronic circuit. Short-circuit each wiring Opening, and a circuit board, wherein the power supply of the electronic circuit the first voltage generating device or the second voltage generating device as mounted or unmounted. With this configuration, a power supply circuit suitable for the performance and function of the electronic circuit can be easily realized on one circuit board.
前記電子回路の電源電圧が前記第1の電圧生成素子の出力電圧に適応する場合、前記第1の配線を開放し、前記第2の配線を短絡するとともに、前記第1の電圧生成素子を実装し、前記第2の電圧生成素子を未実装とする構成とすることが可能である。また、前記電子回路の電源電圧が前記第2の電圧生成素子の出力電圧に適応する場合、前記第1の配線を短絡し、前記第2の配線を開放するとともに、前記第1の電圧生成素子を未実装とし、前記第2の電圧生成素子を実装する構成であってもよい。更には、前記電子回路の電源電圧が前記第2の電圧生成素子の出力電圧に適応する場合、前記第1の配線および前記第2の配線を開放するとともに、前記第1の電圧生成素子および前記第2の電圧生成素子を実装する構成とすることができる。 When the power supply voltage of the electronic circuit is adapted to the output voltage of the first voltage generating element, the first wiring is opened, the second wiring is short-circuited, and the first voltage generating element is mounted. However , the second voltage generating element can be unmounted. When the power supply voltage of the electronic circuit is adapted to the output voltage of the second voltage generating element, the first wiring is short-circuited, the second wiring is opened, and the first voltage generating element is May be configured so that the second voltage generating element is mounted . Further, when the power supply voltage of the electronic circuit is adapted to the output voltage of the second voltage generating element, the first wiring and the second wiring are opened, and the first voltage generating element and the The second voltage generating element can be mounted .
更に、本発明は上記回路基板を備えた電子機器を含む。 Furthermore, the present invention includes an electronic device including the circuit board.
本発明に係る回路基板によれば、電子回路の性能や機能が変更される場合、その性能や機能に適した仕様となる電源回路ユニットを電源接続部に接続することができるので、当該回路基板に搭載される電子回路の機能や性能が変わっても電源の再構成を無駄なくかつ容易にすることができる。 According to the circuit board according to the present invention, when the performance or function of the electronic circuit is changed, the power circuit unit having specifications suitable for the performance or function can be connected to the power supply connection portion. Even if the function and performance of the electronic circuit mounted on the device changes, the power supply can be reconfigured without waste.
以下、本発明の実施の形態について、図面を用いて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
本発明の第一の実施の形態に係る回路基板は、図1に示すように構成される。この回路基板は、例えば、電子機器の一例である複写装置に適用される。 The circuit board according to the first embodiment of the present invention is configured as shown in FIG. This circuit board is applied to, for example, a copying apparatus that is an example of an electronic apparatus.
図1において、回路基板100には、電子回路を構成する回路素子群10が搭載されている。回路素子群10にて構成される電子回路(第1の電子回路と定義する)は、当該複写装置の画像読み取り回路にて生成されたアナログ画像信号をプリント出力制御に供すべきアナログ画像データに変換する基本機能を実現する。また、回路基板100には、前記第1の電子回路(回路素子群10)への電源供給経路としての電源ライン(電源配線)13が形成されると共に、電源コネクタ11(第2のコネクタ)及び追加基板コネクタ14が搭載されている。
In FIG. 1, a
電源コネクタ11は、DCDC変換回路が構成されたDCDC変換基板(電源回路ユニット)20が接続されるものであって、外部電源からの電源供給ライン12及び電源ライン(電源供給経路)13が接続されている。これにより、電源コネクタ11に接続されたDCDC変換基板(電源回路ユニット)20上に構成されるDCDC変換回路は、電源コネクタ11を介して電源供給ライン12から供給される直流電圧(例えば、10V)を所定の直流定電圧(例えば、3.3V)に変換し、その直流定電圧を電源コネクタ11を介して電源ライン(電源供給経路)13に供給する。
The
追加基板コネクタ(第1のコネクタ)14は、当該複写装置の追加機能を実現するためのオプション基板が接続されるものであって、電源ライン(電源供給経路)13から延びる接続ライン15と回路素子群10にて構成される電子回路との接続を行なうラインとが接続されている。また、回路基板100には、当該複写装置における画像読み取り回路が搭載されたCCD基板120との接続を行なう入力コネクタ16と、回路素子群10にて構成される電子回路からの出力データを例えば、プリントエンジンに対して出力する出力ポート17とが搭載されている。なお、オプション基板で実現される電子回路を第2の電子回路と定義する。
The additional board connector (first connector) 14 is connected to an option board for realizing an additional function of the copying apparatus, and includes a
このような構成の回路基板100では、図2に示すように、追加基板コネクタ14にオプション基板が接続されない場合、即ち、回路素子群10にて構成された電子回路にだけ電源供給を行なう場合には、低電流容量のDCDC変換基板(電源回路ユニット)20が電源コネクタ11に接続される。一方、追加基板コネクタ14にオプション基板が接続される場合、即ち、回路素子群10にて構成される電子回路とオプション基板上に構成される電子回路とが接続されて構成される新たな電子回路に電源供給を行なう場合には、高電流容量のDCDC変換基板(電源回路ユニット)20´が電源コネクタ11に接続される。
In the
このように、追加回路基板コネクタ14にオプション基板が接続されることにより回路基板100全体に構成される電子回路に必要となる電源容量が増大しても、それに見合った高電流容量のDCDC変換基板(電源回路ユニット)20´を接続することで適切に対応することができる。即ち、回路素子群10にて構成される電子回路にて実現される基本機能しか発揮しない回路基板100が回収された場合、追加基板コネクタ14にオプション基板を接続し、低電流容量のDCDC変換基板(電源回路ユニット)20を高電流容量のDCDC変換基板(電源回路ユニット)20´に交換することで、その回路基板100を追加機能により高機能化された回路基板として再利用することができるようになる。
As described above, even if the power supply capacity required for the electronic circuit configured on the
なお、回路基板100に構成される電子回路の具体例を以下に示す。
A specific example of an electronic circuit configured on the
オプション基板が接続されていない場合、図3(a)に示すように、回路素子群10にて構成される電子回路は、A/D変換回路101、ゲイン/オフセット調整回路102、シェーディング補正回路103及び出力処理回路104にて構成される。このような電子回路が構成された回路基板100の入力コネクタ16に画像読込み回路121が構成されたCCD基板120が接続されると、CCDによる原稿の読み取りの際に画像読込み回路121から出力されるアナログ画像信号が入力コネクタ16を介してA/D変換回路101に入力される。そして、前記各回路101〜104での処理により、前記アナログ画像信号がデジタル画像データに変換される。出力処理回路104から出力される前記デジタル画像データは出力ポート17からプリントエンジンに供給される。
When the option board is not connected, as shown in FIG. 3A, the electronic circuit composed of the
前記回路基板100を収容する複写装置は、読み取り原稿画像をそのままプリントアウトする基本機能を発揮することとなる。
The copying apparatus that accommodates the
一方、図3(b)に示すように、追加基板コネクタ14にオプション基板110が接続される場合、回路基板100には前述した電子回路(回路101〜104)に対してオプション基板110上に構成される画像加工処理回路111が接続された新たな電子回路が構成される。この場合、A/D変換回路101、ゲイン/オフセット調整回路102及びシェーディング補正回路103での処理により得られた画像データに対して画像加工処理回路111にて各種の加工処理(例えば、2値から多値への変換処理、文字/画像の切り分け処理等)を行なうことが可能となる。そして、その加工済み画像データが、出力処理回路104に供給され、更に、出力処理回路104での処理を経た後に出力ポート17を介してプリントエンジンに供給される。
On the other hand, as shown in FIG. 3B, when the
このような回路基板100を収容する複写装置は、読み取り原稿画像をそのままプリントアウトする基本機能のほかに、読み取り原稿画像を加工して得られる加工画像をプリントアウトする追加機能を発揮し得るようになる。
Such a copying apparatus that accommodates the
なお、前述した第一の実施の形態に係る回路基板100では、DCCD回路基板20と電源ライン(電源供給経路)13及び電源供給ライン12との接続は、電源コネクタ11に限らず、回路パターンによる接続であってもよい。この場合、半田付けによりDCDC回路基板(電源回路ユニット)20がその回路パターンに接続される。そして、その半田を溶かすことによってDCDC回路基板(電源回路ユニット)20を取り外すことができる。
In the
また、オプション基板110と回路基板100との接続も、追加基板コネクタ14に限られず、回路パターンによる接続であってもよい。また、前述した例では、図1に示すように、オプション基板110が配置される領域(矩形点線参照)が回路基板100上に設けられているが、このような領域を省くこともできる。
Further, the connection between the
本発明の第二の実施の形態に係る回路基板について説明する。この回路基板は、シュリンクにより定格電源電圧が変更され得る特定用途向けIC(ASIC:Application Specific IC)が搭載され、そのASICにて実現される機能を発揮すべき電子機器(例えば、プリンタ、複写機、ファクシミリ等の画像形成装置)に収容される。 A circuit board according to a second embodiment of the present invention will be described. This circuit board is mounted with an application specific IC (ASIC: Application Specific IC) whose rated power supply voltage can be changed by shrinking, and an electronic device (for example, a printer, a copier, etc.) that should perform the function realized by the ASIC And an image forming apparatus such as a facsimile).
回路基板に構成可能な回路は、図4に示すようになる。 A circuit that can be configured on the circuit board is as shown in FIG.
図4において、例えば、3.3Vの定格出力電圧となる1の定電圧素子(REG1)(電源素子)51と2.5Vの定格出力電圧となる第2の定電圧素子(電源素子)(REG2)52とが+5Vの電源ラインとASIC50の電源端子との間に直列接続可能となり、第1の定電圧素子(電源素子)(REG1)51の入出力端子間に0Ωの抵抗R1を含む第1のバイパス回路が、第2の定電圧素子(電源素子)(REG2)52の入出力端子間に0Ωの抵抗R2を含む第2のバイパス回路がそれぞれ接続可能となっている。
In FIG. 4, for example, one constant voltage element (REG1) (power supply element) 51 having a rated output voltage of 3.3V and a second constant voltage element (power supply element) (REG2) having a rated output voltage of 2.5V. ) 52 can be connected in series between the + 5V power supply line and the power supply terminal of the
このような回路が構成され得る回路基板200は、図5に示すように形成されている。
A
図5において、回路基板200には、ASIC50が搭載されると共に、電源ライン30(+5V)と、アースライン40と、電源接続部となる経路パターンと、バイパスパターンとが形成されている。
In FIG. 5, an
前記経路パターンは、電源ライン30から第1の定電圧素子(電源素子)51の入力端子が接続される端子41に延びる経路、アースライン40から第1の定電圧素子(電源素子)51のアース端子が接続される端子42に延びる経路、第1の定電圧素子(電源素子)51の出力端子が接続される端子43と第2の定電圧素子(電源素子)52の入力端子に接続される端子44との間を結ぶ経路、アースライン40から第2の定電圧素子(電源素子)52のアース端子が接続される端子45に延びる経路、及び第2の定電圧素子(電源素子)52の出力端子が接続される端子46からASIC50の電源端子に接続されたライン35(電源供給経路)に延びる経路から構成されている。このような経路パターンにより、端子41、42、43に第1の定電圧素子(電源素子)51を接続し、端子44、45、46に第2の定電圧素子(電源素子)52を接続することにより、電源ライン31とライン35との間に第1の低電圧素子51と第2の定電圧素子(電源素子)52とが直列接続されるようになる。
The path pattern is a path extending from the
また、前記バイパスパターンは、電源ライン30から抵抗R1(0Ω)の一端が接続される端子31に延びる経路、抵抗R1の他端が接続される端子32と抵抗R2の一端が接続される端子33と前述した各端子43、44とを結ぶ経路、及び抵抗R2の他端が接続される端子34とライン35とを結ぶ経路にて構成されている。このようなバイパスパターンにより、抵抗R1(0Ω)を端子31、32に接続することにより、端子41と端子42との間をバイパスする第1のバイパスパターンが形成され、抵抗R2(0Ω)を端子33、34に接続することにより、端子44と端子46との間をバイパスする第1のバイパスパターンが形成される。
The bypass pattern includes a path extending from the
前述した構成となる回路基板200に例えば定格入力電圧3.3VのASIC50が搭載される場合、図6(a)に示すように、第1の定電圧素子(電源素子)(REG1)51が端子41、42、43に、抵抗器54(抵抗R2:0Ω)が端子33、34にそれぞれ接続される。この場合、電源ライン30から+5Vの電圧が端子41を介して第1の定電圧素子(電源素子)51に供給され、その供給電圧(+5V)により第1の定電圧素子(電源素子)51にて生成される3.3Vの電圧が端子43、抵抗器54を含む第2のバイパスパターン、及びパターン35を介してASIC50の電源端子に供給される。これにより、ASIC50は、第1の定電圧素子(電源素子)51から電源電圧(3.3V)が供給され、正常に動作することとなる。
For example, when the
シュリンクにより電源電圧が2.5Vに低減されたASIC50´が回路基板200に搭載される場合、図6(b)に示すように、第2の定電圧素子(電源素子)(REG2)52が端子44、45、46に、抵抗器53(抵抗R1:0Ω)が端子31、32にそれぞれ接続される。この場合、電源ライン30から+5Vの電圧が、抵抗器51を含む第1のバイパスパターンを介して第2の定電圧素子(電源素子)52に供給され、その供給電圧(+5V)により第2の定電圧素子(電源素子)52にて生成される2.5Vの電圧がライン35を介してAISC50´の電源端子に供給される。これにより、ASIC50´は、第2の定電圧素子(電源素子)52から電源電圧(2.5V)が供給され、正常に動作することとなる。
When the
この場合、第2の定電圧素子(電源素子)52には+5Vの入力電圧に対して2.5Vの出力電圧を生成するので、その入出力電圧差による損失が比較的に大きくなる。その損失をより小さくするためには、例えば、図6(c)に示すような構成が可能である。 In this case, since the second constant voltage element (power supply element) 52 generates an output voltage of 2.5 V with respect to an input voltage of +5 V, the loss due to the input / output voltage difference is relatively large. In order to make the loss smaller, for example, a configuration as shown in FIG. 6C is possible.
即ち、第1の定電圧素子(電源素子)(REG1)51が端子41、42、43に、第2の定電圧素子(電源素子)(REG2)52が端子44、45、46にそれぞれ接続される。この場合、電源ライン30から+5Vの電圧が端子41を介して第1の定電圧素子(電源素子)51に供給され、その供給電圧(+5V)により第1の定電圧素子(電源素子)51にて生成される3.3Vの電圧が端子43、44を介して第2の定電圧素子(電源素子)52に供給される。第2の定電圧素子(電源素子)52は、その供給電圧(+3.3V)から2.5Vの電圧を生成し、その生成された2.5Vの電圧が端子46及びライン35を介してASIC50´の電源端子に供給される。これにより、ASIC50´は、第2の定電圧素子(電源素子)52から電源電圧(2.5V)が供給され、正常に動作することとなる。更に、第2の定電圧素子52は3.5Vの入力電圧に対して2.5Vの出力電圧を生成するので、その入出力電圧差による損失は、図6(b)に示す場合に比べて小さくなる。
That is, the first constant voltage element (power supply element) (REG1) 51 is connected to the
このように、第二の実施の形態に係る回路基板によれば、搭載されるASICの電源電圧がシュリンクによって変動しても、経路パターン(端子41、42、43、44、45、46を含む)に対する第1の定電圧素子(電源素子)51及び第2の定電圧素子(電源素子)52の接続、非接続と、抵抗器53の端子31、32への接続、非接続による第1のバイパスパターンの非切断、切断と、抵抗器54の端子33、34への接続、非接続による第2のバイパスパターンに非切断、切断とを適当に組み替えることにより、そのASICに対して適切な電源電圧を供給することができるようになる。即ち、ASIC50がシュリンクされた場合でも、基板の回路またはアートワーク変更することなくシュリンク後のASIC50’を実装することが可能であり、開発費の向上を防ぐことができる。さらに、シュリンク前のASIC50を搭載する回路基板200が回収された場合、そのASIC50をシュリンク後のASIC50´に交換しても、第1の定電圧素子(電源素子)51、第2の定電圧素子(電源素子)52、抵抗器53、54の接続変更、交換等によってそのシュリンク後のASIC50´に適した電圧を供給することができる電源を容易に回路基板200上に再構成することができるようになる。これにより回路基板200の再利用性を向上させることができる。
As described above, according to the circuit board according to the second embodiment, even if the power supply voltage of the mounted ASIC fluctuates due to shrink, the path pattern (including the
なお、前述した例では、定電圧素子(電源素子)が回路基板200に2つ接続可能な場合を示したが、3つ以上の定電圧素子(電源素子)の接続が可能な構成とすることもできる。
In the above-described example, the case where two constant voltage elements (power supply elements) can be connected to the
以上、説明したように、本発明に係る回路基板は、搭載される電子回路の機能や性能が変わっても電源の再構成を無駄なくかつ容易にすることのできるという効果を有し、電源回路が搭載される回路基板として有用である。 As described above, the circuit board according to the present invention has the effect that the power supply can be easily and easily reconfigured even if the function or performance of the mounted electronic circuit changes. Is useful as a circuit board on which is mounted.
10 回路素子群
11 電源コネクタ
12 電源供給ライン
13 電源ライン
14 追加基板コネクタ
15 接続ライン
16 入力コネクタ
17 出力ポート
20 DCDC変換基板
30 電源ライン
31、32、33、34、41、42、43、44、45、46 端子
35 ライン
50、50´ ASIC
DESCRIPTION OF
Claims (5)
入力電圧より低い電圧を出力し、前記第1の電圧生成素子が出力する電圧より低い電圧を生成する第2の電圧生成素子と、
前記第1の電圧生成素子の入出力端子を短絡素子の実装または未実装により、短絡または開放可能な第1の配線と、
前記第2の電圧生成素子の入出力端子を短絡素子の実装または未実装により、短絡または開放可能な第2の配線と、
前記第1の電圧生成素子の出力電圧、または前記第2の電圧生成素子の出力電圧を電源電圧として動作する電子回路を備え、
前記第1の電圧生成素子の出力端子と前記第2の電圧生成素子の入力端子とが接続されるように配線し、前記電子回路の電源電圧に応じて前記第1の配線及び前記第2の配線をそれぞれ短絡または開放、並びに前記第1の電圧生成素子または前記第2の電圧生成素子を実装または未実装として前記電子回路の電源供給することを特徴とする回路基板。 A first voltage generating element that generates a voltage lower than the input voltage;
A second voltage generating element that outputs a voltage lower than an input voltage and generates a voltage lower than a voltage output by the first voltage generating element;
A first wiring that can be short-circuited or opened by mounting or non-mounting the short-circuit element on the input / output terminal of the first voltage generation element;
A second wiring that can be short-circuited or opened by mounting or non-mounting the short-circuit element on the input / output terminal of the second voltage generating element;
An electronic circuit that operates using the output voltage of the first voltage generation element or the output voltage of the second voltage generation element as a power supply voltage;
Wiring is performed such that the output terminal of the first voltage generating element and the input terminal of the second voltage generating element are connected, and the first wiring and the second wiring are connected in accordance with the power supply voltage of the electronic circuit. A circuit board characterized in that power is supplied to the electronic circuit with wirings short-circuited or opened, and the first voltage generation element or the second voltage generation element is mounted or not mounted .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004195073A JP4433903B2 (en) | 2004-06-30 | 2004-06-30 | Circuit board and electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004195073A JP4433903B2 (en) | 2004-06-30 | 2004-06-30 | Circuit board and electronic equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006019457A JP2006019457A (en) | 2006-01-19 |
JP4433903B2 true JP4433903B2 (en) | 2010-03-17 |
Family
ID=35793443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004195073A Expired - Fee Related JP4433903B2 (en) | 2004-06-30 | 2004-06-30 | Circuit board and electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4433903B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011010523A (en) * | 2009-06-29 | 2011-01-13 | Fuji Electric Systems Co Ltd | Distributed power supply system, configuration determining method thereof and method for defining printed board pattern thereof |
JP6652028B2 (en) * | 2016-10-03 | 2020-02-19 | 株式会社デンソー | Electronic control unit |
-
2004
- 2004-06-30 JP JP2004195073A patent/JP4433903B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006019457A (en) | 2006-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2007010854A1 (en) | Semiconductor device, module and electronic device | |
JP4433903B2 (en) | Circuit board and electronic equipment | |
JP5070077B2 (en) | Electrical board equipped with LSI, image forming control board, and image forming apparatus | |
JP6350083B2 (en) | Board, electronic equipment | |
JPH0194646A (en) | Semiconductor device | |
JP6497754B2 (en) | Power supply system, circuit board, and control method of power supply system | |
JP4907464B2 (en) | Electronic circuit device for electronic equipment | |
JP4016795B2 (en) | Digitally controlled temperature compensated reference oscillator and electronic device using the same | |
JP2007081914A (en) | Filter circuit, and image sensor, image sensor module, and image reading apparatus employing the same | |
US20100315684A1 (en) | Information processing device, detachable storage medium access control circuit, and image forming apparatus | |
JP5176808B2 (en) | Image processing apparatus and image processing method | |
JP3316088B2 (en) | Interface circuit | |
JPH04192389A (en) | Electric circuit | |
JP2006302944A (en) | Multilayer printed wiring board | |
JP3431366B2 (en) | Analog setting signal input circuit of motor controller | |
WO2022181008A1 (en) | Imaging control substrate and imaging control device | |
JP7302204B2 (en) | Discharge device and image forming device | |
JP5257860B2 (en) | Electronics | |
JP2004144959A (en) | Camera lens system | |
CN117081016A (en) | Protection circuit and in-vehicle device provided with same | |
JP2512521Y2 (en) | Electronics unit | |
JP2024034048A (en) | Electronic equipment and image forming devices | |
JP2002027659A (en) | Misoperation preventing circuit for power supply control system | |
JP2005006189A (en) | Sensor system | |
JPH09149551A (en) | Rush current preventing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4433903 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |