JP4429798B2 - System LSI using fin-type channel FET and manufacturing method thereof - Google Patents
System LSI using fin-type channel FET and manufacturing method thereof Download PDFInfo
- Publication number
- JP4429798B2 JP4429798B2 JP2004141876A JP2004141876A JP4429798B2 JP 4429798 B2 JP4429798 B2 JP 4429798B2 JP 2004141876 A JP2004141876 A JP 2004141876A JP 2004141876 A JP2004141876 A JP 2004141876A JP 4429798 B2 JP4429798 B2 JP 4429798B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- system lsi
- channel layer
- transistor
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000002353 field-effect transistor method Methods 0.000 title 1
- 230000015654 memory Effects 0.000 claims description 60
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 6
- 239000000969 carrier Substances 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 49
- 239000010410 layer Substances 0.000 description 47
- 230000008569 process Effects 0.000 description 33
- 239000000463 material Substances 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910004140 HfO Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- -1 silicide compound Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Dram (AREA)
Description
本発明は、フィン(fin)型チャネルFETを用いたDRAMからなるメモリ回路及びフィン型チャネルFETを用いたロジック回路を含むシステムLSI及びその製造方法の改良に関する。 The present invention relates to an improvement in a system LSI including a memory circuit composed of a DRAM using a fin-type channel FET and a logic circuit using a fin-type channel FET, and a manufacturing method thereof.
近年のエレクトロニクス産業を支えているのは、Siを材料とするCMOSデバイス技術の発展であるといって過言ではなく、従って、更なる性能向上の為、これまでを上回るペースで微細化が進められようとしている。 It is not an exaggeration to say that the development of CMOS device technology that uses Si as the material that supports the electronics industry in recent years. Therefore, miniaturization is proceeding at a faster pace than ever to further improve performance. I am trying to do.
テクノロジーノードで表されるCMOSデバイスの世代は、現在、90nmノードの量産が開始され、研究段階では、その中心が65nmノードへと移行し、更に45nmノードへと進展しつつある。 The generation of the CMOS device represented by the technology node has started mass production of the 90 nm node, and at the research stage, the center has shifted to the 65 nm node and is further progressing to the 45 nm node.
このように世代が進み、微細化が進むにつれて、MOSFETのゲート長は、世代を表すサイズより更に小さいサイズである25nm(65nmノード)、18nm(45nmノード)と縮小され、物理的限界へと急速に近付きつつある。 As the generation progresses and miniaturization progresses in this way, the gate length of the MOSFET is reduced to 25 nm (65 nm node) and 18 nm (45 nm node), which are smaller than the size representing the generation, and rapidly reaches the physical limit. Is approaching.
MOSFETの微細化に対する最も大きな課題は、過去から現在の世代に至るまで、おしなべて、短チャネル効果の抑制を挙げることができ、この抑制が十分でない場合、MOSFETの基本原理であるゲート電圧でオンオフを制御する旨のスイッチング動作が良好に行われないことになるので、その対策として、様々な技術開発が行われ、また、実用化されつつある。 The biggest challenge for miniaturization of MOSFETs is to suppress the short channel effect from the past to the present generation, and when this suppression is not sufficient, the gate voltage, which is the basic principle of MOSFETs, can be turned on and off. Since the switching operation for controlling is not performed satisfactorily, various technical developments are being carried out as a countermeasure and are being put into practical use.
その様々な技術のうち、近年、重要視されているのは、SOI(silicon on insulator)技術であり、また、それに加えてMOSFETのチャネルを二つのゲートで制御するダブルゲートSOI技術である。 Of these various technologies, the SOI (silicon on insulator) technology has been regarded as important in recent years, and in addition, the double gate SOI technology for controlling the channel of the MOSFET with two gates.
ダブルゲート型MOSFETは、従来の平面(プレーナ)構造で形成する場合、チャネル上面側に作製するフロントゲート電極とは別にチャネルの下面側にも更にもう一つのゲート電極、即ち、バックゲート電極を作製する必要がある為、デバイスの製造プロセスは著しく複雑化する。 When the double gate MOSFET is formed with a conventional planar (planar) structure, another gate electrode, that is, a back gate electrode is formed on the lower surface side of the channel separately from the front gate electrode formed on the upper surface side of the channel. Therefore, the device manufacturing process is significantly complicated.
このプレーナ構造のダブルゲート型MOSFETに対し、MOSFETのチャネル層を基板上にほぼ垂直且つ凸状に形成した3次元構造をもち、且つ、ダブルゲートをもつフィン型チャネルFETが知られ、次世代のCMOS構造として有望視され、現在、多くの研究が進められている。 A fin-type channel FET having a three-dimensional structure in which the channel layer of the MOSFET is formed in a substantially vertical and convex shape on the substrate and having a double gate is known for the double gate type MOSFET of this planar structure, and the next generation Promising as a CMOS structure, a lot of research is currently underway.
このフィン型チャネルFETは、従来のシングルゲートをもつプレーナ型CMOSの製造プロセスと略共通するプロセスを適用することができるので、ダブルゲート型MOSFETを容易に実現することができ、しかも、この先、更なる微細化にも対応できる可能性をもっている。 Since this fin-type channel FET can be applied with a process that is substantially the same as that of a conventional planar type CMOS having a single gate, a double-gate type MOSFET can be easily realized. There is a possibility that it can cope with miniaturization.
図19は公知のフィン型チャネルFETを表す要部切断斜面図、図20は図19に見られる面a−b−c−dに沿って切断した要部横断面図をそれぞれ示している(例えば、非特許文献1を参照。)。
FIG. 19 is a sectional view of a principal part showing a known fin-type channel FET, and FIG. 20 is a sectional view of the principal part taken along a plane abcd shown in FIG. , See Non-Patent
図に於いて、1はSi基板、2は埋め込み酸化膜、3は凸状半導体に形成されたソース領域、4は凸状半導体に形成されたドレイン領域、5は凸状半導体からなるチャネル層、6はSi酸化膜、7はゲート絶縁膜、8はゲート電極をそれぞれ示している。
In the figure, 1 is a Si substrate, 2 is a buried oxide film, 3 is a source region formed in a convex semiconductor, 4 is a drain region formed in a convex semiconductor, 5 is a channel layer made of a convex semiconductor,
図示のフィン型チャネルFETでは、通常、SOI基板を用い、埋め込み酸化膜2上に略垂直に立てられた凸状半導体のチャネル層5をもち、チャネル層5はSi酸化膜6及びゲート絶縁膜7を介してゲート電極8で囲まれ、チャネル層5を構成する凸状半導体の両端にはソース領域3及びドレイン領域4が形成され、また、図示されていないが、ソース領域3及びドレイン領域4からはソース電極及びドレイン電極が導出されて配線層に接続されている。
In the illustrated fin type channel FET, an SOI substrate is generally used, and a
前記したフィン型チャネルFETを高速動作させる為の基本構成に関する条件は、SOI基板を用いたプレーナ型MOSFETと同様であって、凸状半導体からなるチャネル層であるフィンの厚さ(横断面方向)を適切に選択して完全空乏型と成し得る構成することにある。 The conditions regarding the basic configuration for operating the fin-type channel FET at high speed are the same as those of the planar MOSFET using the SOI substrate, and the thickness of the fin, which is a channel layer made of a convex semiconductor (in the cross-sectional direction) It is in the structure which can be made into a fully depleted type by selecting appropriately.
前記説明したフィン型チャネルFETに関する技術の他に、現在、SOC(System−on−a−Chip)と呼ばれ、ロジック回路デバイスが形成されたチップにメモリ回路デバイスをはじめ様々な機能をもつデバイスを搭載した多機能LSI、即ち、システムLSIについて種々な研究開発がなされている。 In addition to the technology related to the fin-type channel FET described above, currently called SOC (System-on-a-Chip), devices having various functions including a memory circuit device on a chip on which a logic circuit device is formed. Various researches and developments have been made on mounted multifunctional LSIs, that is, system LSIs.
図21はシステムLSIチップを表す要部平面説明図であり、図に於いて、11はチップ、12はロジック回路、13はeDRAM(embedded DRAM:混載DRAM)、14はSRAM、15はアナログ回路、16はROM、17は画像処理回路をそれぞれ示している。
FIG. 21 is a plan view of a principal part showing a system LSI chip. In the figure, 11 is a chip, 12 is a logic circuit, 13 is an eDRAM (embedded DRAM), 14 is an SRAM, 15 is an analog circuit,
ロジック回路デバイスと同一チップに作り込まれる混載メモリ(embedded memory)としては、SRAM(static random access memory)、DRAM(dynamic random access memory)、フラッシュメモリ(flash memory)、MRAM(magnetic random access memory)、相変化メモリ(ovonic unified memory:OUM)などのメモリが挙げられる。 Embedded memory (embedded memory) built in the same chip as the logic circuit device includes static random access memory (SRAM), dynamic random access memory (DRAM), flash memory (MRAM), and memory memory (MRAM). Examples thereof include a memory such as an ovonic unified memory (OUM).
現在、最も一般的に用いられるSRAMは、通常、6トランジスタで構成される為、セル面積が大きくなり、最小ハーフピッチをFとすると〜100F2 程度の面積となって、大容量化するが困難であること、また、大容量化が可能な1トランジスタ1キャパシタで構成されるDRAMは、面積こそ〜8F2 程度で済むものの、製造する際、DRAM固有のプロセスが必要となる為、工程数の増加に起因するコスト増や混載されるロジック回路デバイスに特性低下を招来するなどの点が問題になっている。更にまた、他のメモリについては、新材料導入に起因し、ロジック回路デバイスを製造するプロセスとの共通性の点で困難性を伴うなどの問題がある。 Currently, the most commonly used SRAM is usually composed of 6 transistors, so the cell area is large, and when the minimum half pitch is F, the area is about 100 F 2 and it is difficult to increase the capacity. In addition, although a DRAM composed of one transistor and one capacitor capable of increasing capacity requires only about 8F 2 in area, a process unique to the DRAM is required for manufacturing. There are problems such as an increase in cost due to the increase and a decrease in characteristics of the logic circuit device to be embedded. Furthermore, other memories have problems such as difficulty in terms of commonality with the process of manufacturing logic circuit devices due to the introduction of new materials.
これ等の問題点に対し、部分空乏型SOIトランジスタ、即ち、SOI基板の埋め込み酸化膜に依って基板と電気的に絶縁されたフローティングボディに電荷を蓄積することでデータを記憶する1トランジスタ型メモリは、メモリセルがトランジスタが1個で構成されること、ロジックデバイスとのプロセス共通性との面で優れていること、大容量化が可能であること等の特徴もつことから混載メモリとして有望視されている(例えば、非特許文献2及び非特許文献3を参照。)。
To solve these problems, a partially-depleted SOI transistor, that is, a one-transistor memory that stores data by accumulating charges in a floating body that is electrically insulated from the substrate by a buried oxide film of the SOI substrate. Is promising as an embedded memory because it has features such as a single memory cell, excellent process commonality with logic devices, and high capacity. (For example, see Non-Patent
然しながら、このプレーナ構造の1トランジスタ型メモリセルからなるメモリ回路も、前記した3次元構造のフィン型チャネルFETをロジック回路に用いたシステムLSIと同一チップ上に作製することはプロセスの整合性や共通性の面から困難である。 However, a memory circuit composed of a planar type 1-transistor type memory cell is manufactured on the same chip as the system LSI using the above-described three-dimensional fin-type channel FET as a logic circuit. Difficult in terms of sex.
プロセス整合性などを高める為、ロジック回路を構成しているフィン型チャネルFETと同じものを用いてSRAMを構成することも考えられるが、その場合でも、SRAMの大容量化が困難である旨の問題があり、フィン型チャネルFETをロジック回路デバイスとする混載メモリ技術については、現在、確立されたものは存在しない。
本発明では、フィン型チャネルFETで構成したDRAM或いはロジック回路も含めて全てをフィン型チャネルFETで構成したシステムLSI及びその製造方法を提供し、システムLSIに於ける混載メモリの大容量化、低消費電力化、低コスト化を実現しようとする。 The present invention provides a system LSI including a fin-type channel FET and a manufacturing method thereof, including a DRAM or a logic circuit including a fin-type channel FET, and increasing the capacity of the embedded memory in the system LSI and reducing the capacity. Trying to reduce power consumption and cost.
本発明に依るフィン型チャネルFETを用いたシステムLSI及びその製造方法に於いては、同一チップ内に少なくともロジック回路及びメモリ回路が含まれるシステムLSIに於いて、少なくともメモリ回路を構成する単位メモリセルのトランジスタ、或いは、ロジック回路を構成する各トランジスタも含めたトランジスタが、SOI基板上に形成され且つ動作電圧印加時に完全空乏化する膜厚及び不純物濃度の凸状半導体からなるチャネル層をもち、そのチャネル層の両側壁にゲート絶縁膜を介して形成された二つの電気的に独立したゲート電極をもつ完全空乏型電界効果トランジスタであることを特徴とし、また、その二つの電気的に独立したゲート電極をもつ完全空乏型電界効果トランジスタを製造する工程に於いては、凸状半導体からなるチャネル層の頂面から両側壁にかけて絶縁膜を介して形成された状態にあるゲート電極を前記頂面に対応する部分を化学機械研磨することで分断し、前記チャネル層の両側壁にそれぞれ別個に延在する二つの電気的に独立したゲート電極とする工程が含まれることが特徴となっている。 In a system LSI using a fin-type channel FET and a manufacturing method thereof according to the present invention, a unit memory cell constituting at least a memory circuit in a system LSI including at least a logic circuit and a memory circuit in the same chip Or a transistor including a transistor constituting a logic circuit has a channel layer formed on a SOI substrate and made of a convex semiconductor having a film thickness and an impurity concentration that is completely depleted when an operating voltage is applied. It is a fully depleted field effect transistor having two electrically independent gate electrodes formed on both side walls of the channel layer via a gate insulating film, and the two electrically independent gates In the process of manufacturing a fully depleted field effect transistor with electrodes, a convex semiconductor The gate electrode in a state of being formed through the insulating film from the top surface of the channel layer to the both side walls is divided by chemical mechanical polishing the portions corresponding to the top surface, and the gate layers are respectively formed on the both side walls of the channel layer. It is characterized in that it includes a step of forming two electrically independent gate electrodes extending separately.
前記手段を採ることに依り、完全空乏動作するフィン型チャネルFETを用いてロジック回路を構成できるのは勿論のこと、従来の技術では不可能であった1トランジスタ型DRAMからなるメモリ回路も作製することができるので、微細化及び高性能化に優れた特性を発揮するフィン型チャネルFETのみで構成したシステムLSIを簡単且つ容易に実現することができ、その混載DRAMは、既存の混載SRAMなどと比較し、大容量にすることができる。 By adopting the above-mentioned means, a logic circuit can be configured using a fin-type channel FET that operates fully depleted, and a memory circuit composed of a one-transistor type DRAM, which is impossible with the prior art, is also produced. Therefore, it is possible to easily and easily realize a system LSI composed only of a fin-type channel FET that exhibits excellent characteristics in miniaturization and high performance, and the embedded DRAM is an existing embedded SRAM or the like. In comparison, the capacity can be increased.
また、そのように優れた特徴をもつシステムLSIを実現する為のプロセス工程数の増加は、従来のシステムLSIの場合と比較して極僅かであり、しかも、特殊なプロセスは一切必要としないから、従来から多用され且つ熟成されてきたプロセスで十分に対応することが可能であり、システムLSIを低コストで提供することができる。 In addition, the number of process steps required to realize a system LSI with such excellent features is negligible compared to the conventional system LSI, and no special process is required. It is possible to sufficiently cope with processes that have been frequently used and matured, and a system LSI can be provided at a low cost.
図1はシステムLSIチップ内に於けるメモリ回路を表す要部等化回路図であり、図に於いて、Q1、Q2、Q3、Q4はダブルゲートをもつFET、WL1及びWL2はフロントゲートに接続されたワード線、WL1′及びWL2′はバックゲートに接続されたワード線、BL1及びBL2はビット線をそれぞれ示している。 FIG. 1 is an equivalent circuit diagram of a main part representing a memory circuit in a system LSI chip. In the figure, Q1, Q2, Q3 and Q4 are FETs having a double gate, and WL1 and WL2 are connected to a front gate. WL1 'and WL2' are word lines connected to the back gate, and BL1 and BL2 are bit lines, respectively.
図示のメモリ回路では、ワード線WL1、WL1′、WL2、WL2′及びビット線BL1、BL2とが直交して配置され、その交点にDRAMセルとなるFETQ1、Q2、Q3、Q4などが形成されている。 In the illustrated memory circuit, word lines WL1, WL1 ′, WL2, WL2 ′ and bit lines BL1, BL2 are arranged orthogonally, and FETs Q1, Q2, Q3, Q4, etc., which become DRAM cells are formed at the intersections. Yes.
図2はワード線とビット線を模式的に表す要部平面説明図であり、WLはワード線、WLCはワード線コンタクト、BLはビット線、BLCはビット線コンタクト、FQはフィン型チャネルFETをそれぞれ示し、線a−bは、図19について説明した切断面と同様な面を画定する為の一部を表している。尚、以下、説明する図4及び他の要部横断面図に於ける切断面は、前記切断面と同じ面で切断した図である。 FIG. 2 is an explanatory plan view of a main part schematically showing a word line and a bit line. WL is a word line, WLC is a word line contact, BL is a bit line, BLC is a bit line contact, and FQ is a fin type channel FET. Each line ab represents a portion for defining a surface similar to the cut surface described with reference to FIG. In the following, the cut surface in FIG. 4 to be described and other cross-sectional views of the main part is a view cut along the same plane as the cut surface.
図3は本発明のシステムLSIで用いるメモリ回路に於けるフィン型チャネルFETを表す要部切断斜面図であり、図4は図3に見られる面a−b−c−dに沿った要部横断面図をそれぞれ示し、図19及び図20に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。 FIG. 3 is a fragmentary cutaway view showing a fin-type channel FET in a memory circuit used in the system LSI of the present invention, and FIG. 4 is a fragmentary view along a plane abcd seen in FIG. Cross-sectional views are respectively shown, and the same symbols as those used in FIGS. 19 and 20 represent the same parts or have the same meaning.
本発明に依るシステムLSIに於いて、ロジック回路を構成するトランジスタには、図19及び図20について説明したフィン型チャネルFETと全く同じものを用いて良い。即ち、凸状半導体からなるチャネル層であるフィンの横断面方向の厚さを適切に選択して完全空乏型となる構成にすることで高いトランジスタ駆動能力をもつようにする。 In the system LSI according to the present invention, the same transistors as the fin-type channel FET described with reference to FIGS. 19 and 20 may be used as the transistors constituting the logic circuit. That is, a high transistor driving capability is achieved by appropriately selecting the thickness in the cross-sectional direction of the fin, which is a channel layer made of a convex semiconductor, to be a fully depleted type.
これに対し、メモリ回路に用いるトランジスタは、図3及び図4に見られる構成のフィン型チャネルFET、即ち、ダブルゲートのフィン型チャネルFETを用いる。 On the other hand, as the transistor used in the memory circuit, a fin-type channel FET having a structure shown in FIGS. 3 and 4, that is, a double-gate fin-type channel FET is used.
このフィン型チャネルFETが、図19及び図20について説明したフィン型チャネルFETと相違するところは、ゲート電極8を凸状半導体チャネル層5の頂面上に在るSi酸化膜6に於いて電気的に独立となるように分断し、フロントゲート8A及びバックゲート8Bを形成することで、ダブルゲートのフィン型チャネルFETとした点にある。
This fin type channel FET differs from the fin type channel FET described with reference to FIGS. 19 and 20 in that the
この場合、ロジック回路のトランジスタ並びにメモリ回路のトランジスタは、ともに完全空乏モード動作を実現する為、凸状半導体チャネル層5に於ける膜厚Wfin がゲート長Lg の略1/2〜2/3程度以下であって、また、凸状半導体チャネル層5中の不純物濃度は〜1×1016cm-3程度以下の低濃度にしてある。
In this case, the transistor of the logic circuit and the transistor of the memory circuit both realize a full depletion mode operation. Therefore, the film thickness W fin in the convex
図5乃至図14は、ロジック回路のフィン型チャネルFET及びメモリ回路のフィン型チャネルFETで構成されるシステムLSIを作製する工程を説明する為の工程要所に於けるシステムLSIの要部横断面図であり、以下、各図を参照しつつ説明する。 FIGS. 5 to 14 are cross-sectional views of the main part of the system LSI in the process key points for explaining the process of manufacturing the system LSI composed of the fin-type channel FET of the logic circuit and the fin-type channel FET of the memory circuit. Hereinafter, it will be described with reference to the drawings.
図5参照
(1) 通常の技法を適用することに依り、Si基板21、埋め込み酸化膜22、SOI 層23からなるSOI基板を作製する。尚、矢印Lで表示した領域はロジック回路 作製予定領域、矢印Mで表示した領域はメモリ回路作製予定領域である。
(2) イオン注入法を適用することに依り、所要のウエル(図示せず)を形成する。
Refer to FIG. 5 (1) By applying a normal technique, an SOI substrate including the
(2) A required well (not shown) is formed by applying an ion implantation method.
図6参照
(3) CVD法を適用することに依り、SiO2 或いはSi3 N4 などのハードマスク 材料層24をゲート電極高さ程度の膜厚となるように堆積する。尚、「ゲート電極 高さ」とは、図19或いは図20に見られるゲート電極8に於けるSi酸化膜6上 に在る部分の高さ(厚さ)であって、本工程に於ける後の工程で、図3及び図4の フィン型FETを実現する為、ゲート電極8を化学機械研磨(chemical mechanical polishing:CMP)法で研磨する際の削り代に 相当する。
(3) By applying the CVD method, a hard
図7参照
(4) リソグラフィ技術及びドライエッチング法を適用することに依り、ロジック回路 及び周辺回路部のハードマスク材料層24を除去する。
Refer to FIG. 7 (4) The hard
図8参照
(5) 再びCVD法を適用することに依り、工程(3)で形成したハードマスク材料層 24と同じSiO2 或いはSi3 N4 などのハードマスク材料層25を形成する。
Refer to FIG. 8 (5) By applying the CVD method again, the same hard
図9参照
(6) リソグラフィ技術に於けるレジストプロセスを適用することに依り、ハードマス ク材料層25上にフィンパターンをもつレジスト膜26を形成する。
Refer to FIG. 9 (6) A resist
図10参照
(7) ドライエッチング法を適用することに依り、レジスト膜26をマスクとしてハー ドマスク材料層25及びハードマスク材料層24のエッチングを行ってフィンパタ ーンのハードマスク25L及び25Mを形成する。
(7) By applying the dry etching method, the hard
図11参照
(8) ドライエッチング法を適用することに依り、ハードマスク25L及び25Mをマ スクとしてSOI層23のエッチングを行って凸状半導体であるフィン型チャネル 層23L及び23Mを形成する。
(9) 熱酸化法或いはCVD法を適用することに依り、SiO2 、SiON、HfO2 などから選択した材料からなるゲート絶縁膜27を形成する。
See FIG. 11 (8) By applying the dry etching method, the
(9) The
図12参照
(10)CVD法、真空蒸着法、スパッタリング法など、適宜の技法を選択し、多結晶シ リコン、金属、金属シリサイド化合物などのゲート材料膜を堆積する。尚、多結晶 シリコンの場合には、イオン注入法を適用して不純物を導入する。
(11)リソグラフィ技術及びドライエッチング法を適用することに依り、ゲート材料膜 のパターニングを行ってゲート電極28及びゲート電極29を形成する。
Refer to FIG. 12 (10) An appropriate technique such as a CVD method, a vacuum evaporation method, or a sputtering method is selected, and a gate material film such as polycrystalline silicon, metal, or metal silicide compound is deposited. In the case of polycrystalline silicon, impurities are introduced by applying an ion implantation method.
(11) The
図13参照
(12)ゲート電極28をもつフィン型チャネル層23L及びゲート電極29をもつフィ ン型チャネル層23Mの間をレジスト30で埋めて保護する。この場合、レジスト 30の厚さ(高さ)はフィン型チャネル層23Lに形成されたゲート電極28の頂 面が表出される程度で良い。尚、この工程は、フィン型チャネル層23L及び23 Mが、次に実施するCMP法に依る研磨のダメージを受けない場合には省略するこ とができる。
Referring to FIG. 13 (12) The gap between the fin-
図14参照
(13)CMP法を適用することに依って全表面の研磨を行う。この際、前記したところ から明らかであるが、フィン型チャネル層23Mの頂面には、ハードマスク材料層 24、ハードマスク材料層25、ゲート電極29が存在しているので、フィン型チ ャネル層23Lの頂面に形成されたハードマスク材料層25、ゲート電極28に比 較し、ハードマスク材料層24の分だけ高くなっていて、前記研磨を行った場合、 フィン型チャネル層23M側のみが研磨され、ゲート電極29はハードマスク材料 層25上で分断され、フロントゲート電極29A及びバックゲート電極29Bとな る。
(14)この後、図示していないが、ソース及びドレインの拡散、層間絶縁膜の形成、配 線形成などの工程を経て完成する。
See FIG. 14 (13) The entire surface is polished by applying the CMP method. At this time, as is apparent from the above, since the hard
(14) Thereafter, although not shown in the drawing, the process is completed through steps such as diffusion of the source and drain, formation of an interlayer insulating film, and wiring formation.
前記のようにして完成されたフィン型チャネルFETからなるメモリセルの動作例を説明する。尚、このメモリセルの動作を確認する為、3次元デバイスシミュレーション法を適用して解析を行った。 An operation example of the memory cell composed of the fin-type channel FET completed as described above will be described. In order to confirm the operation of the memory cell, analysis was performed by applying a three-dimensional device simulation method.
完全空乏型であるフィン型チャネルFETのメモリセルでは、基本的にボディ(チャネル)層厚が薄く、動作時にはボディが完全空乏化した状態となるデバイスである為、このままでボディにキャリアを蓄積することはできない。 A fin-type channel FET memory cell, which is a fully depleted type, basically has a thin body (channel) layer and is a device in which the body is completely depleted during operation. Therefore, carriers are accumulated in the body as it is. It is not possible.
そこで、本発明に依るフィン型チャネルFETのメモリセルでは、ゲート電極をフィン型チャネルの両側面に分け且つ電気的に分離した状態に形成してフロントゲート電極29A及びバックゲート電極29Bとし、それぞれ独立に電圧を印加できる構成にした。
Therefore, in the fin-type channel FET memory cell according to the present invention, the gate electrode is divided into both sides of the fin-type channel and electrically separated to form the
図15はシミュレーションに用いたメモリセルの構造を表す要部斜面図、図16はそのメモリセルの要部横断面図であり、図5乃至図14に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。尚、図に於いて、31はソース領域、32はドレイン領域を示している。また、当該メモリセルに於ける要部の寸法や条件は表1に見られる通りである。
図15及び図16に見られるメモリセルのバックゲート電極29Bに負バイアス電圧を印加した場合、ボディ、即ち、チャネル層23Mが完全空乏化していても、バックゲート電極29Bに対応するゲート絶縁膜27とチャネル層23Mとの界面に於けるチャネル層23M側にはキャリア(ホール)を蓄積することができる。
When a negative bias voltage is applied to the
表2は、図15及び図16に見られるメモリセルに於ける“0”データ及び“1”データの書き込む際の条件を表すものであり、図17はメモリセルを表2の書き込み条件に設定した場合に於けるチャネル層23Mの界面中央(*印を参照)に於いて測定したボディ電位(縦軸)の時間(横軸)に対する推移を表す線図である。
“1”データの書き込みは、フロントゲート電極29A及びドレイン領域32に正バイアス電圧を印加し、ドレイン領域32の近傍で生起されるインパクトイオン化現象を利用し、発生したホールを負にバイアスしたバックゲート電極29Bに対応する界面に蓄積する。
For writing “1” data, a positive bias voltage is applied to the
“0”データの書き込みは、ドレイン領域32に於けるバイアス電圧を低下させ、バックゲート電極29Bのバイアス電圧を0Vとすることで、バックゲート電極29Bに対応する界面に蓄積されていたホールをソース接合を介して掃き出せば良い。
In writing “0” data, the bias voltage in the
図17に見られるデータから看取できるが、“1”データ書き込み後のボディ電位は、“0”データ書き込み後のボディ電位に比較して高くなっていて、これは前記したように バックゲート電極29Bに対応する界面に蓄積されたホールに依るものである。但し、“1”データ書き込み後のボディ電位は、蓄積されたホールが再結合して消滅するのに伴い時間と共に低下している。 As can be seen from the data shown in FIG. 17, the body potential after writing “1” data is higher than the body potential after writing “0” data. It depends on the holes accumulated at the interface corresponding to 29B. However, the body potential after writing “1” data decreases with time as the accumulated holes recombine and disappear.
このようなボディ電位の変化は、メモリセルを構成するFETの閾値電圧を変化させるから、線形領域に於けるドレイン電流をセンスすることでデータの読み出しを行うことができる。 Such a change in body potential changes the threshold voltage of the FET constituting the memory cell, so that data can be read by sensing the drain current in the linear region.
図18はメモリセルにデータを書き込み、その後、読み出した場合のドレイン電流の時間変化をシミュレーションした結果を表す線図である。尚、読み出し時のバイアス条件は表2に示す通りである。 FIG. 18 is a diagram showing the result of simulating the time change of the drain current when data is written to the memory cell and then read. The bias conditions at the time of reading are as shown in Table 2.
“0”データ及び“1”データの読み出し電流は、メモリセルに於ける閾値電圧の違いに依って大きく異なり、その電流をセンスして参照セルの電流値と比較することで、容易にデータの識別が可能である。 The read current of “0” data and “1” data varies greatly depending on the difference in threshold voltage in the memory cell, and the current can be easily detected by comparing the current with the current value of the reference cell. Identification is possible.
前記説明したシミュレーションでは、“1”データを書き込むのにドレイン近傍で発生したインパクトイオン化に依るホール電流を用いたが、ゲート誘起ドレイン電流(gate induced drain leakage:GIDL)を用いることも可能であり、この場合に於ける“1”データの書き込み条件例を表3に示してある。
前記説明した実施例1では、ロジック回路トランジスタとして、通常のフィン型チャネルFETを用い、メモリ回路トランジスタとして、ダブルゲートのフィン型チャネルFETを用いてシステムLSIを構成した。 In the first embodiment described above, a system LSI is configured using a normal fin-type channel FET as a logic circuit transistor and a double-gate fin-type channel FET as a memory circuit transistor.
しかし、メモリ回路トランジスタとして用いたダブルゲートのフィン型チャネルFETは、そのチャネル幅、即ち、凸状半導体のチャネル層5(図4参照)に於ける層厚Wfin は、ゲート長Lg の1/4〜1/3程度以下であって、且つ、チャネル不純物濃度は〜1×1016cm-3程度以下と低くしてあることから、完全空乏モードで動作させることが可能である。そこで、実施例2では、実施例1でメモリ回路トランジスタとして用いたダブルゲートのフィン型チャネルFETをロジック回路トランジスタとしても利用することでシステムLSIを構成する。 However, the double-gate fin-type channel FET used as the memory circuit transistor has a channel width, that is, a layer thickness W fin in the channel layer 5 (see FIG. 4) of the convex semiconductor is 1 of the gate length L g . Since the channel impurity concentration is as low as about ˜1 × 10 16 cm −3 or less, it is possible to operate in the fully depleted mode. Therefore, in the second embodiment, the system LSI is configured by using the double gate fin-type channel FET used as the memory circuit transistor in the first embodiment also as the logic circuit transistor.
このように、ロジック回路もメモリ回路も同じダブルゲートのフィン型チャネルFETを用いた場合、システムLSIの製造プロセスが著しく簡単化され、その結果、製造コストが低減されることは明らかである。 Thus, when the same double gate fin-type channel FET is used for both the logic circuit and the memory circuit, it is clear that the manufacturing process of the system LSI is remarkably simplified, and as a result, the manufacturing cost is reduced.
1 Si基板
2 埋め込み酸化膜
3 凸状半導体(この場合はSi)に形成されたソース領域
4 凸状半導体に形成されたドレイン領域
5 凸状半導体の一部であるチャネル層
6 Si酸化膜
7 ゲート絶縁膜
8 ゲート電極
8A フロントゲート電極
8B バックゲート電極
DESCRIPTION OF
Claims (5)
ロジック回路を構成する各トランジスタは、
SOI基板上に形成され且つ動作電圧印加時に完全空乏化する層厚及び不純物濃度の凸状半導体からなるチャネル層をもち、前記チャネル層の周りをゲート絶縁膜を介して形成されたゲート電極で囲まれた完全空乏型電界効果トランジスタであり、
メモリ回路を構成する単位メモリセルのトランジスタは、
SOI基板上に形成され且つ動作電圧印加時に完全空乏化する層厚及び不純物濃度の凸状半導体からなるチャネル層をもち、前記チャネル層の両側壁にゲート絶縁膜を介して形成された二つの電気的に独立したゲート電極をもつ一つの完全空乏型電界効果トランジスタであること
を特徴とするシステムLSI。 In a system LSI including at least a logic circuit and a memory circuit in the same chip,
Each transistor that makes up the logic circuit
A channel layer made of a convex semiconductor having a layer thickness and an impurity concentration which is formed on an SOI substrate and is completely depleted when an operating voltage is applied is surrounded by a gate electrode formed through a gate insulating film. Fully depleted field effect transistor,
The transistor of the unit memory cell constituting the memory circuit is
Two electric layers formed on an SOI substrate and having a channel layer made of a convex semiconductor having a layer thickness and an impurity concentration that are completely depleted when an operating voltage is applied, and are formed on both side walls of the channel layer via a gate insulating film A system LSI, characterized in that it is a single fully depleted field effect transistor having an independent gate electrode.
SOI基板上に形成され且つ動作電圧印加時に完全空乏化する膜厚及び不純物濃度の凸状半導体からなるチャネル層をもち、前記チャネル層の両側壁にゲート絶縁膜を介して形成された二つの電気的に独立したゲート電極をもつ一つの完全空乏型電界効果トランジスタに代替されてなること
を特徴とする請求項1記載のシステムLSI。 Each transistor that makes up the logic circuit
Two electric layers formed on an SOI substrate and having a channel layer made of a convex semiconductor having a film thickness and an impurity concentration that are completely depleted when an operating voltage is applied, and are formed on both side walls of the channel layer via a gate insulating film 2. The system LSI according to claim 1, wherein the system LSI is replaced with one fully depleted field effect transistor having an independent gate electrode.
二つの電気的に独立したゲート電極がフロントゲート電極とバックゲート電極をなし、フロントゲート電極のドレイン近傍に於けるインパクトイオン化で生じたキャリアを該キャリアと反対極性のバイアス電圧が印加されたバックゲート電極が接するゲート絶縁膜と凸状半導体からなるチャネル層との界面に蓄積して単位メモリセルのトランジスタに於ける閾値電圧を変化させてメモリ動作をするものであること
を特徴とする請求項1或いは請求項2記載のシステムLSI。 The transistor of the unit memory cell constituting the memory circuit is
Two electrically independent gate electrodes form a front gate electrode and a back gate electrode, and carriers generated by impact ionization in the vicinity of the drain of the front gate electrode are applied with a bias voltage having a polarity opposite to that of the carrier. 2. The memory operation is performed by accumulating at an interface between a gate insulating film in contact with an electrode and a channel layer made of a convex semiconductor to change a threshold voltage in a transistor of a unit memory cell. Alternatively, the system LSI according to claim 2.
二つの電気的に独立したゲート電極がフロントゲート電極とバックゲート電極をなし、フロントゲート電極のドレイン近傍に於けるゲート誘起ドレイン電流であるバンド間トンネル電流で生じたキャリアを該キャリアと反対極性のバイアス電圧が印加されたバックゲート電極が接するゲート絶縁膜と凸状半導体からなるチャネル層との界面に蓄積して単位メモリセルのトランジスタに於ける閾値電圧を変化させてメモリ動作をするものであること
を特徴とする請求項1或いは請求項2記載のシステムLSI。 The transistor of the unit memory cell constituting the memory circuit is
Two electrically independent gate electrodes form a front gate electrode and a back gate electrode, and carriers generated by an interband tunnel current, which is a gate-induced drain current in the vicinity of the drain of the front gate electrode, are opposite in polarity to the carriers. The memory operation is performed by changing the threshold voltage in the transistor of the unit memory cell by accumulating at the interface between the gate insulating film in contact with the back gate electrode to which the bias voltage is applied and the channel layer made of the convex semiconductor. 3. The system LSI according to claim 1, wherein the system LSI is characterized by the above.
凸状半導体からなるチャネル層の頂面から両側壁にかけて絶縁膜を介して形成された状態にあるゲート電極の前記チャネル層の頂面に対応する部分を化学機械研磨して分断し前記チャネル層の両側壁にそれぞれ別個に延在する二つの電気的に独立したゲート電極とする工程
が含まれてなることを特徴とするシステムLSIの製造方法。 Two electrically independent layers each having a channel layer made of a convex semiconductor that is a component of the system LSI according to claim 1 or 2 and formed on both side walls of the channel layer via a gate insulating film In manufacturing a fully depleted field effect transistor having a gate electrode,
A portion corresponding to the top surface of the channel layer of the gate electrode in a state of being formed via an insulating film from the top surface of the channel layer made of a convex semiconductor to both side walls is divided by chemical mechanical polishing to divide the channel layer. A method of manufacturing a system LSI, comprising a step of forming two electrically independent gate electrodes extending separately on both side walls.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004141876A JP4429798B2 (en) | 2004-05-12 | 2004-05-12 | System LSI using fin-type channel FET and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004141876A JP4429798B2 (en) | 2004-05-12 | 2004-05-12 | System LSI using fin-type channel FET and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005327766A JP2005327766A (en) | 2005-11-24 |
JP4429798B2 true JP4429798B2 (en) | 2010-03-10 |
Family
ID=35473892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004141876A Expired - Fee Related JP4429798B2 (en) | 2004-05-12 | 2004-05-12 | System LSI using fin-type channel FET and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4429798B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10276564B2 (en) | 2016-11-28 | 2019-04-30 | Samsung Electronics Co., Ltd. | Semiconductor device including vertical channel |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101346820B (en) | 2005-12-22 | 2010-11-03 | 国立大学法人东北大学 | Semiconductor device |
KR100683867B1 (en) | 2006-02-09 | 2007-02-15 | 삼성전자주식회사 | Semiconductor devices and methods of forming the same |
JP4496179B2 (en) * | 2006-03-13 | 2010-07-07 | 株式会社東芝 | Semiconductor memory device and manufacturing method thereof |
US8501581B2 (en) | 2006-03-29 | 2013-08-06 | Micron Technology, Inc. | Methods of forming semiconductor constructions |
JP4762060B2 (en) * | 2006-06-13 | 2011-08-31 | 株式会社東芝 | Semiconductor memory device and manufacturing method thereof |
US8217435B2 (en) | 2006-12-22 | 2012-07-10 | Intel Corporation | Floating body memory cell having gates favoring different conductivity type regions |
KR101357304B1 (en) * | 2007-09-11 | 2014-01-28 | 삼성전자주식회사 | Capacitorless DRAM and methods of manufacturing and operating the same |
US7817387B2 (en) * | 2008-01-09 | 2010-10-19 | Freescale Semiconductor, Inc. | MIGFET circuit with ESD protection |
US9608119B2 (en) | 2010-03-02 | 2017-03-28 | Micron Technology, Inc. | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures |
US9646869B2 (en) | 2010-03-02 | 2017-05-09 | Micron Technology, Inc. | Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices |
US8288795B2 (en) | 2010-03-02 | 2012-10-16 | Micron Technology, Inc. | Thyristor based memory cells, devices and systems including the same and methods for forming the same |
US8507966B2 (en) | 2010-03-02 | 2013-08-13 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
US8513722B2 (en) | 2010-03-02 | 2013-08-20 | Micron Technology, Inc. | Floating body cell structures, devices including same, and methods for forming same |
US8598621B2 (en) | 2011-02-11 | 2013-12-03 | Micron Technology, Inc. | Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor |
US8952418B2 (en) | 2011-03-01 | 2015-02-10 | Micron Technology, Inc. | Gated bipolar junction transistors |
US8519431B2 (en) | 2011-03-08 | 2013-08-27 | Micron Technology, Inc. | Thyristors |
US8772848B2 (en) | 2011-07-26 | 2014-07-08 | Micron Technology, Inc. | Circuit structures, memory circuitry, and methods |
-
2004
- 2004-05-12 JP JP2004141876A patent/JP4429798B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10276564B2 (en) | 2016-11-28 | 2019-04-30 | Samsung Electronics Co., Ltd. | Semiconductor device including vertical channel |
Also Published As
Publication number | Publication date |
---|---|
JP2005327766A (en) | 2005-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11980014B2 (en) | Memory devices with gate all around transistors | |
JP4429798B2 (en) | System LSI using fin-type channel FET and manufacturing method thereof | |
US8124976B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4855786B2 (en) | Semiconductor device | |
JP5234439B2 (en) | Nano Fin transistor made by etching | |
KR100702014B1 (en) | One-transistor floating-body DRAM devices having vertical channel transistor structure and methods of fabricating the same | |
JP4490927B2 (en) | Semiconductor device | |
KR101464886B1 (en) | Cell layout for sram finfet transistors | |
TWI427776B (en) | Methods, devices, and systems relating to a memory cell having a floating body | |
US8823006B2 (en) | Nanofin transistors with crystalline semiconductor fins | |
US7151024B1 (en) | Long retention time single transistor vertical memory gain cell | |
JP5055386B2 (en) | On-chip memory cell and method for manufacturing on-chip memory cell | |
US20180174642A1 (en) | Static random access memory cell | |
US8143656B2 (en) | High performance one-transistor DRAM cell device and manufacturing method thereof | |
JP6439705B2 (en) | Semiconductor device and memory circuit | |
KR101176287B1 (en) | Semiconductor storage device | |
JP2007081396A (en) | Mos transistor having optimized channel plane orientation, semiconductor element having it, and manufacturing method thereof | |
US20070166914A1 (en) | Memory device and fabrication method thereof | |
JP2011014753A (en) | Semiconductor device | |
TW202213715A (en) | Semiconductor memory and method for manufacturing the same | |
KR101089659B1 (en) | Memory cell having raised body for storage node and fabrication method of the same | |
WO2007063988A1 (en) | Semiconductor device and method for manufacturing same | |
Ertosun | Novel Capacitorless Single-Transistor Dram Technologies | |
JP5566697B2 (en) | Semiconductor memory device | |
KR20080064001A (en) | Capacitorless dram and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070312 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |