JP4429332B2

JP4429332B2 - Ｌｅｄ駆動素子及び発光素子の駆動方法

Info

Publication number: JP4429332B2
Application number: JP2007121484A
Authority: JP
Inventors: 信一田中
Original assignee: 日本テキサス・インスツルメンツ株式会社
Priority date: 2007-05-02
Filing date: 2007-05-02
Publication date: 2010-03-10
Anticipated expiration: 2027-05-02
Also published as: JP2008276038A; US8279160B2; US20090213103A1

Description

本発明は、液晶表示装置のバックライト装置にかかり、特に、バックライト装置内のＬＥＤ駆動素子に関する。

ＬＥＤは長寿命で低消費電力であることから、液晶表示装置のバックライトとして注目されており、近年では、携帯電話の液晶表示装置ばかりでなく、ＴＶの液晶表示装置にも使用され始めている。

図３（ａ），（ｃ）の符号１２１は、発光素子であり、液晶表示装置の背面に所定間隔を開けて規則正しく配置されている。この発光素子１２１は白色光を出力するが、赤色（Ｒ）ＬＥＤ、緑色（Ｇ）ＬＥＤ、青色（Ｂ）ＬＥＤを組み合わせて発光素子１２１として白色光を出力してもよいし、白色ＬＥＤを用いてもよい。

ＴＶに使用される場合、発光方式には、通常表示モードと画質改善モードがあり、通常モードでは、各発光素子１２１が全部点灯するのに対し、画質改善モードでは、発光素子１２１のうち、画面横方向の一行が消灯し、他の行が点灯して一行の黒線Ｂを形成し、この黒線Ｂを、同図(ａ)，（ｃ）に示すように、一行ずつ下方(又は上方)に向けて移動させる。この黒線を形成する場合、必ずしも発光素子を消灯させる必要はなく、その輝度を低下させるようにしてもよい。

このように、黒線Ｂを画面上方又は下方から一定速度で移動させると動画の画質が向上することが知られている。

発光素子１２１の発光を制御するために、一個で複数個の発光素子１２１を制御するＬＥＤ駆動素子が用いられているが、ＬＥＤ駆動素子と各発光素子１２１の間の配線長をできるだけ短くするために、ＬＥＤ駆動素子は、隣接二行の発光素子１２１の間に配置されている。

そして、二行中に含まれる多数の発光素子を制御するために、発光素子の行間にＬＥＤ駆動素子が複数個配置され、各ＬＥＤ駆動素子は直列接続され、発光素子の発光状態を指示する発光データが、ＬＥＤ駆動素子内部を移動して、先頭から後方のＬＥＤ駆動素子に伝達されるように構成されている。

図４に、ＬＥＤ駆動素子１３０と発光素子１２１との模式的な関係を示す。この例では、１個の駆動素子１３０が隣接する２行の８個の発光素子１２１を駆動し、発光素子１２１を駆動するための発光データ（駆動データ）が駆動素子１３０に対して図中の矢印１０１の順序でシリアルに供給される。

発光データがこのような順番で駆動素子１３０に供給されるため、隣接二行のうちの一行を黒線にし、他方の行の発光素子を点灯させるためには、黒線の行が変わる毎に２行分の発光データを供給する必要があり、そのため、黒線表示のための発光データ書き換えを、通常と同じ書き換え速度で行なおうとすると、クロック周波数を二倍にする必要があり、高周波ノイズが発生する懸念がある。

本発明は、上記従来技術の課題を解決するために創作されたものであり、クロック周波数を上げずに黒線挿入表示を行なえるＬＥＤ駆動素子を提供することにある。

上記課題を解決するため、本発明のＬＥＤ駆動素子は、２つの行に配置された複数のＬＥＤ素子を駆動するための矩形状のＬＥＤ駆動素子であって、第１の辺部に設けられ、第１の行のＬＥＤ素子に接続された第１の駆動端子群と、上記第１の辺部と反対側に位置する第２の辺部に設けられ、第２の行のＬＥＤ素子に接続された第２の駆動端子群と、上記第１の駆動端子群に結合された第１の駆動回路と、上記第２の駆動端子群に結合された第２の駆動回路と、上記第１の駆動回路に複数の駆動データを並列的に供給する第１のシフトレジスタと、上記第２の駆動回路に複数の駆動データを並列的に供給する第２のシフトレジスタと、シリアルに供給される複数の駆動データを入力するデータ入力端子と、複数の駆動データをシリアルに出力するデータ出力端子と、上記データ入力端子と上記第１のシフトレジスタと上記第２のシフトレジスタと上記データ出力端子とに結合された切替回路とを有し、上記切替回路が、上記データ入力端子を上記第１のシフトレジスタのシリアル入力端子又は第１のデータ線に接続するための第１のスイッチ回路と、上記第１のシフトレジスタのシリアル出力端子を第２のデータ線又は第３のデータ線に接続するための第２のスイッチ回路と、上記第２のシフトレジスタのシリアル入力端子を上記第２のデータ線又は上記第１のデータ線に接続するための第３のスイッチ回路と、上記データ出力端子を上記第２のシフトレジスタのシリアル出力端子又は上記第３のデータ線に接続するための第４のスイッチ回路を含み、上記第１、第２、第３及び第４のスイッチ回路の接続状態に応じて、上記データ入力端子に供給された駆動データが、上記データ入力端子と上記第１のシフトレジスタと上記第２のデータ線と上記第２のシフトレジスタと上記データ出力端子とを含む第１の経路、上記データ入力端子と上記第１のシフトレジスタと上記第３のデータ線と上記データ出力端子との第２の経路、又は上記データ入力端子と第１のデータ線と上記第２のシフトレジスタと上記データ出力端子との第３の経路の何れかにシリアルに伝搬される。

また、本発明のバックライト装置の駆動方法は、行列状に配置された複数の発光素子と、隣接する２行の発光素子を駆動するための駆動回路と、発光素子を駆動するための駆動データを上記駆動回路にシリアルに供給する駆動データ供給回路とを有し、上記駆動回路が、上記隣接する２行のうちの一方の行の発光素子を駆動する第１の駆動部と、上記隣接する２行のうちの他方の行の発光素子を駆動する第２の駆動部と、上記第１の駆動部に上記駆動データを供給するための第１のシフトレジスタと、上記第２の駆動部に上記駆動データを供給するための第２のシフトレジスタと、上記駆動データが供給されるデータ入力端子と、上記駆動データが出力されるデータ出力端子と、上記データ入力端子と上記第１のシフトレジスタと上記第２のシフトレジスタと上記データ出力端子との接続を切り替える切替回路とを含むバックライト装置の駆動方法であって、上記第１及び第２の駆動部の駆動データを更新するときには、上記切替回路が上記第１及び第２のシフトレジスタを上記データ入力端子と上記データ出力端子との間に直列に接続し、クロック信号に応答して駆動データを上記第１及び第２のシフトレジスタに順次に供給し、上記第１又は第２の駆動部の駆動データのみを更新するときには、上記切替回路が上記第１又は第２のシフトレジスタを上記データ入力端子と上記データ出力端子との間に接続し、クロック信号に応答して駆動データを上記第１又は第２のシフトレジスタに順次に供給する。

クロック周波数を大きくせずに画質向上のための黒線挿入表示を行うことができるから、ノイズが増大しない。また、クロック周波数を大きくする必要がないため、駆動素子の消費電力の増加を抑制できる。

図２の符号１０は、本発明のバックライト装置であり、１個又は複数個のＬＥＤ素子により構成された発光素子２１が、基板上に規則正しく配置されており、各発光素子２１から出力される光は液晶表示装置を背面から照らし、液晶表示装置の表示内容が見えるようになっている。発光素子２１は白色光を出力するが、赤色（Ｒ）ＬＥＤ、緑色（Ｇ）ＬＥＤ、青色（Ｂ）ＬＥＤを組み合わせて発光素子２１として白色光を出力してもよいし、白色ＬＥＤを用いてもよい。

ここでは、発光素子２１は、基板上で、図２に示すように、液晶表示装置の画面横方向である行(ＲＯＷ)方向と、画面垂直方向である列(ＣＯＬ)方向に行列状に配置されているものとする。

図２の符号１１は、発光素子２１を駆動するＬＥＤ駆動素子であり、隣接する二行の発光素子２１の間に配置されている。

図１は、ＬＥＤ駆動素子１１の内部ブロック図である。

ＬＥＤ駆動素子１１は、略四角形状のパッケージ３１を有しており、その二辺に沿って、ＬＥＤ駆動端子３２ａ，３２ｂが二行に配置されている。

二行のＬＥＤ駆動端子３２ａ，３２ｂのうち、一方の行に配置されたＬＥＤ駆動端子３２ａを第一、他方の行に配置されたＬＥＤ駆動端子３２ｂを第二とすると、ＬＥＤ駆動素子１１は、第一、第二のＬＥＤ駆動端子３２ａ，３２ｂが、隣接二行の発光素子２１と平行になるように配置されている。

ＬＥＤ駆動素子１１と発光素子２１の接続は、配線長を可及的に短縮させるために、互いに隣接するＬＥＤ駆動端子３２ａ，３２ｂと発光素子２１とが接続されている。ここでは、第一、第二行のＬＥＤ駆動端子３２ａ，３２ｂは四個ずつ設けられており、二行で合計八個の発光素子２１を制御できるように構成されている。

ＬＥＤ駆動素子１１の内部構造を説明すると、ＬＥＤ駆動素子１１は、第一、第二のＬＥＤ駆動回路３３ａ，３３ｂと、第一、第二のシフトレジスタ３４ａ，３４ｂを有している。

第一、第二のＬＥＤ駆動端子３２ａ，３２ｂのうち、第一のＬＥＤ駆動端子３２ａには、第一のＬＥＤ駆動回路３３ａが接続されており、第二列のＬＥＤ駆動端子３２ｂには、第二のＬＥＤ駆動回路３３ｂが接続されている。

第一、第二のＬＥＤ駆動回路３３ａ，３３ｂの内部には、第一、第二の出力回路４１ａ，４１ｂと、第一、第二のラッチ回路４２ａ，４２ｂがそれぞれ設けられている。

第一の出力回路４１ａと第一のラッチ回路４２ａの個数は、それぞれ第一のＬＥＤ駆動端子３２ａの個数と同数であり、第二の出力回路４１ｂと第二のラッチ回路４２ｂの個数は、それぞれ第二列のＬＥＤ駆動端子３２ｂの個数と同数である。

第一、第二の出力回路４１ａ，４１ｂは第一、第二のＬＥＤ駆動端子３２ａ，３２ｂにそれぞれ接続され、第一、第二のラッチ回路４２ａ，４２ｂは、第一、第二の出力回路４１ａ，４１ｂにそれぞれ接続されている。

第一、第二の出力回路４１ａ，４１ｂの内部には、発光素子２１に定電流を供給するための定電流回路と、発光素子２１の接続を定電流回路と接地電位の間で切り替えるスイッチング回路とがそれぞれ内蔵されている。

各出力回路４１ａ，４１ｂに接続された発光素子２１は、定電流回路に接続されると定電流が流れて点灯し、接地電位に接続されると消灯する。各発光素子２１は、スイッチング回路のスイッチング動作によって制御され、発光量が一定となるように、ＰＷＭ調光駆動される。

スイッチング回路は、一定周期で接続を切り替えており、定電流回路に接続される期間を点灯期間、接地電位に接続される期間を消灯期間とすると、点灯期間と消灯期間が、一定周期で交互に切り替えられる。点灯期間と消灯期間との１周期は任意の周波数でよいが、例えば、上記１周期は表示装置の表示制御信号である水平同期信号又は垂直同期信号に同期してよい。この場合、消灯期間を水平帰線期間又は垂直帰線期間に割り当てる構成としてよい。また、水平同期信号又は垂直同期信号の１周期を複数に分割し、その分割された期間に点灯期間と消灯期間との１周期を同期させる構成としてもよい。

定電流回路は、発光素子２１に流す定電流の大きさを変更可能に構成され、スイッチング回路は、切り替えの周波数と、点灯期間と消灯期間の比率を変更できるように構成されている。

各ラッチ回路４２ａ，４２ｂ内には、定電流の値と点灯期間と消灯期間の比率を含む、発光素子２１の発光状態を決定する発光データ（駆動データ）が記憶され、各出力回路４１ａ，４１ｂは、接続されたラッチ回路４２ａ，４２ｂ内の発光データに従って動作し、各発光素子２１を発光させるように構成されている。この発光データには、発光素子の輝度を制御するデータも含まれる。発光データは、図示しない回路から供給される。

各ラッチ回路４２ａ，４２ｂには、下記のように、第一、第二のシフトレジスタ３４ａ，３４ｂから発光データが入力される。

第一、第二のシフトレジスタ３４ａ，３４ｂは、発光データが入力されるレジスタ入力端子と、入力された発光データを記憶する記憶領域と、記憶領域内の発光データが出力されるレジスタ出力端子とを有している。

第一、第二のシフトレジスタ３４ａ，３４ｂの記憶領域は、第一、第二のＬＥＤ駆動端子３２ａ，３２ｂの数と同数の発光データを記憶するように構成され、発光データを記憶する部分毎に、第一、第二のラッチ回路４２ａ，４２ｂにそれぞれ対応付けられている。

このＬＥＤ駆動素子１１は、トリガ端子(XLAT)３８を有しており、トリガ端子３８に書き込み信号が入力されると、第一、第二のシフトレジスタ３４ａ，３４ｂに記憶された発光データは、対応する第一、第二のラッチ回路４２ａ，４２ｂにそれぞれ出力され、第一、第二の各ラッチ回路４２ａ，４２ｂに記憶されるように構成されている。

第一、第二の各出力回路４１ａ，４１ｂは、各出力回路４１ａ，４１ｂが接続されたラッチ回路４２ａ，４２ｂの発光データに従って発光素子２１の発光を制御する。

記憶領域の発光データが記憶される部分には順番が付されており、クロック信号と共にレジスタ入力端子から一個の発光データが入力されると、記憶領域に記憶されている発光データは、順番に後方の部分に移動され、入力された発光データは先頭の部分に記憶されると共に、最後尾の部分に記憶されていた発光データはレジスタ出力端子から外部に出力される。

各行に沿って並んだ発光素子２１のうち、先頭に近い発光素子２１に接続されたＬＥＤ駆動端子３２ａ，３２ｂは、記憶領域の先頭に近い部分に対応付けられており、従って、第一、第二のシフトレジスタ３４ａ，３４ｂ内の記憶領域を先頭から後方に向けて発光データが移動すると、その発光データの内容で発光する発光素子２１の位置も先頭から後方に向けて移動する。

第一、第二のシフトレジスタ３４ａ，３４ｂへの発光データの入力手順を説明する。

ＬＥＤ駆動素子１１は、発光データが入力されるデータ入力端子３６と、ＬＥＤ駆動素子１１内に記憶された発光データを外部に出力するデータ出力端子３７と、切替回路１８を有している。

切替回路１８は、データ入力端子３６と、第一のシフトレジスタ３４ａと、第二のシフトレジスタ３４ｂと、データ出力端子３７との接続状態を変え、内部回路を通常モードと画質改善モードに設定するように動作する。

通常モードでは、データ入力端子３６と、第一のシフトレジスタ３４ａと、第二のシフトレジスタ３４ｂと、データ出力端子３７とが直列に接続され、データ入力端子３６から、クロック信号に同期して発光データがデータ入力端子３６と第一の切替スイッチ５１とを介して第一のシフトレジスタ３４ａに入力されると、発光データは第一のシフトレジスタ３４ａ内の記憶領域を先頭から後方に向けて移動し、オーバフローした発光データは、第二の切替スイッチ５２と第三の切替スイッチ５３を介して第二のシフトレジスタ３４ｂに入力される。第二のシフトレジスタ３４ｂ内に入力された発光データも、記憶領域を先頭から後方に向けて移動し、オーバフローした発光データは、第四の切替スイッチ５４を介してデータ出力端子３７から出力される。このように、切替回路１８は、第一、第二、第三及び第四の切替スイッチ５１，５２，５３，５４を有しており、通常モードにおいては、各切替スイッチの端子Ｃと端子Ａとがそれぞれ接続される。

画質改善モードでは、第一、二のシフトレジスタのうち、一方のシフトレジスタのみがデータ入力端子３６とデータ出力端子３７との間に接続され、他方のシフトレジスタが、データ入力端子３６とデータ出力端子３７とクロック信号とから切り離される。

第一、第二のシフトレジスタ３４ａ，３４ｂのうち、データ入力端子３６とデータ出力端子３７との間に接続された方に、クロック信号に同期して発光データが入力されると、発光データはそのシフトレジスタの記憶領域を先頭から後方に向けて移動し、オーバフローした発光データは、データ出力端子３７から出力される。他方のシフトレジスタの記憶内容は、クロック信号から切り離される前の状態が保持される。

第一のシフトレジスタ３４ａの発光データのみが更新される場合、第一の切替スイッチ５１の端子Ｃが端子Ａに接続され、第二及び第四の切替スイッチ５２，５４の端子Ｃが端子Ｂに接続され、第一のシフトレジスタ３４ａが第一、第二及び第四の切替スイッチ５１，５２，５４を介してデータ入力端子３６とデータ出力端子３７との間に接続される。一方、第二のシフトレジスタ３４ｂの発光データのみが更新される場合、第一及び第三の切替スイッチ５１，５３の端子Ｃが端子Ｂに接続され、第四の切替スイッチ５４の端子Ｃが端子Ａに接続され、第二のシフトレジスタ３４ｂが第一、第三及び第四の切替スイッチ５１，５３，５４を介してデータ入力端子３６とデータ出力端子３７との間に接続される。

発光素子２１の行間に並べられたＬＥＤ駆動素子１１は、先頭側のＬＥＤ駆動素子１１のデータ出力端子３７が後方に隣接するＬＥＤ駆動素子１１のデータ入力端子３６に接続されており、このように直列接続されたＬＥＤ駆動素子１１の数を“ｍ”、第一、第二列の駆動端子の数をそれぞれ“ｎ”とすると、発光データが、先頭のＬＥＤ駆動素子１１から最後尾のＬＥＤ駆動素子１１まで通過するのに要するクロック数は、通常モードでは２×ｍ×ｎであり、画質改善モードでは、ｍ×ｎである。

一本の黒線を画面上方から下方(又は下方から上方)に移動させる画質改善方法では、一行の発光素子２１が全部消灯していると、他の行の発光装置２１は全部点灯しており、従って、ＬＥＤ駆動素子１１の第一又は第二列の駆動端子が黒線を表示している、即ち、発光素子２１を消灯させているときに、他方の列の駆動端子は発光素子２１を点灯させておく必要がある。上述したように、黒線を形成する場合、必ずしも発光素子を消灯させる必要はなく、その輝度を低下させるようにしてもよい。

この場合、通常モードでは、消灯を示す発光データと、点灯を示す発光データの両方を、先頭のＬＥＤ駆動素子１１から後方のＬＥＤ駆動素子１１に向けて入力しなければならないので、１クロックの時間をｔとすると、一行を消灯させるためには、２×ｍ×ｎ×ｔの時間が必要である。

他方、画質改善モードでは、消灯させる行側のシフトレジスタ３４ａ又は３４ｂをデータ入力端子３６とデータ出力端子３７の間に接続し、点灯させる行側のシフトレジスタ３４ａ又は３４ｂをデータ入力端子３６、データ出力端子３７、クロック信号から切り離すと、データ入力端子３６に入力された発光データは、第一又は第二のシフトレジスタ３４ａ，３４ｂ内の一方を通過するとデータ出力端子３７に出力されるから、ｍ×ｎ×ｔの時間で済む。

通常モードでは、２×ｍ×ｎ×ｔの時間で二行の発光素子２１内の記憶内容を書き換えており、一行当たりでは、ｍ×ｎ×ｔの時間である。従って、１クロックの時間を半分にしなければ、通常モードと同じ速度で黒線の発光データを書き込むことができない。クロック時間を半分にすると、クロック信号の周波数が二倍になり、ノイズが発生するおそれがある。

他方、画質改善モードの場合、ｍ×ｎ×ｔの時間で書き換えることができるから、画質改善の黒線表示のためにクロック時間を半分にする必要が無く、ノイズは増大しない。

図３に示す黒線Ｂの駆動タイミングについて説明する。１行の黒線Ｂは、ある周期毎に順次に次の行に移動して同じ行に戻ってくるが、この同じ行に戻ってくるまでの周期は、１／６０（秒）以下であることが好ましい。これよりも周期が長くなると、人の目にちらつきとして認識されることがある。黒線Ｂが同じ行に戻ってくるまでの周期と、表示装置の１フィールド又は１フレームとを同期させてもよい。この場合、黒線の移動の周期と垂直同期信号とを同期させればよい。

この黒線Ｂは必ずしも１行である必要はなく、隣接する複数の行としてもよい。複数の行を黒線Ｂとする場合、その複数の行毎に黒線Ｂを移動させてもよいし、１行ずつ黒線を移動させるようにしてもよい。また、複数の行のうち、互いに離れた位置にある複数の行を黒線とし、それらを順次に移動させてもよい。

切替回路１８の切替スイッチ５１，５２，５３，５４の切り替え制御について説明する。切替回路１８に切替制御データを保持するレジスタを設けておき、発光データが入力される前に、データ入力端子３６から上記のレジスタに切替制御データを入力し、当該切替制御データで各切替スイッチを適宜に切り替え制御してもよい。この場合、データ入力端子３６を共用する形になるから、外部端子が増加することがないという優位性がある。また、専用の切替制御端子を設け、この端子から切替制御データを入力して、各切替スイッチを適宜に切り替え制御してもよい。

本発明のＬＥＤ駆動素子について、バックライトのある行を黒線とし、この黒線を周期的に移動させるバックライトの駆動制御を例に説明したが、本発明のＬＥＤ駆動素子は、「ａｄａｐｔｉｖｅｄｉｍｉｎｇ」などと呼ばれる、表示画像に合わせてバックライトに部分的に明暗を与える画質改善の手法にも適用できる。この場合、表示画像に合わせて、バックライトの所望の領域が暗部に制御される。

本発明のＬＥＤ駆動素子の一例発光素子とＬＥＤ駆動素子の位置関係を説明するための図面黒線の移動を説明するための図面発光データの移動経路を説明するための図面

符号の説明

１０……バックライト装置
１１、１２……ＬＥＤ駆動素子
２１……発光素子
３２ａ、３２ｂ……第一、第二のＬＥＤ駆動端子
３３ａ、３３ｂ……第一、第二のＬＥＤ駆動回路
３４ａ、３４ｂ……第一、第二のシフトレジスタ
３６……データ入力端子
３７……データ出力端子

Claims

液晶表示装置のバックライト装置に用いられ、当該バックライト装置内の隣接する２つの行に配置された複数のＬＥＤ素子を駆動するための矩形状のＬＥＤ駆動素子であって、
第１の辺部に設けられ、第１の行のＬＥＤ素子に接続された第１の駆動端子群と、上記第１の辺部と反対側に位置する第２の辺部に設けられ、第２の行のＬＥＤ素子に接続された第２の駆動端子群と、上記第１の駆動端子群に結合された第１の駆動回路と、上記第２の駆動端子群に結合された第２の駆動回路と、上記第１の駆動回路に複数の駆動データを並列的に供給する第１のシフトレジスタと、上記第２の駆動回路に複数の駆動データを並列的に供給する第２のシフトレジスタと、シリアルに供給される複数の駆動データを入力するデータ入力端子と、複数の駆動データをシリアルに出力するデータ出力端子と、上記データ入力端子と上記第１のシフトレジスタと上記第２のシフトレジスタと上記データ出力端子とに結合された切替回路とを有し、
上記切替回路が、
上記データ入力端子を上記第１のシフトレジスタのシリアル入力端子又は第１のデータ線に接続するための第１のスイッチ回路と、上記第１のシフトレジスタのシリアル出力端子を第２のデータ線又は第３のデータ線に接続するための第２のスイッチ回路と、上記第２のシフトレジスタのシリアル入力端子を上記第２のデータ線又は上記第１のデータ線に接続するための第３のスイッチ回路と、上記データ出力端子を上記第２のシフトレジスタのシリアル出力端子又は上記第３のデータ線に接続するための第４のスイッチ回路を含み、
上記第１、第２、第３及び第４のスイッチ回路の接続状態に応じて、上記データ入力端子に供給された駆動データが、上記データ入力端子と上記第１のシフトレジスタと上記第２のデータ線と上記第２のシフトレジスタと上記データ出力端子とを含む第１の経路、上記データ入力端子と上記第１のシフトレジスタと上記第３のデータ線と上記データ出力端子との第２の経路、又は上記データ入力端子と第１のデータ線と上記第２のシフトレジスタと上記データ出力端子との第３の経路の何れかにシリアルに伝搬される、ＬＥＤ駆動素子。
行列状に配置された複数の発光素子と、隣接する２行の発光素子を駆動するための駆動回路と、発光素子を駆動するための駆動データを上記駆動回路にシリアルに供給する駆動データ供給回路とを有し、
上記駆動回路が、上記隣接する２行のうちの一方の行の発光素子を駆動する第１の駆動部と、上記隣接する２行のうちの他方の行の発光素子を駆動する第２の駆動部と、上記第１の駆動部に上記駆動データを供給するための第１のシフトレジスタと、上記第２の駆動部に上記駆動データを供給するための第２のシフトレジスタと、上記駆動データが供給されるデータ入力端子と、上記駆動データが出力されるデータ出力端子と、上記データ入力端子と上記第１のシフトレジスタと上記第２のシフトレジスタと上記データ出力端子との接続を切り替える切替回路とを含む、
バックライト装置の駆動方法であって、
上記第１及び第２の駆動部の駆動データを更新するときには、上記切替回路が上記第１及び第２のシフトレジスタを上記データ入力端子と上記データ出力端子との間に直列に接続し、クロック信号に応答して駆動データを上記第１及び第２のシフトレジスタに順次に供給し、
上記第１又は第２の駆動部の駆動データのみを更新するときには、上記切替回路が上記第１又は第２のシフトレジスタを上記データ入力端子と上記データ出力端子との間に接続し、クロック信号に応答して駆動データを上記第１又は第２のシフトレジスタに順次に供給する、駆動方法。