JP4423895B2

JP4423895B2 - Display device and projection display device

Info

Publication number: JP4423895B2
Application number: JP2003197810A
Authority: JP
Inventors: 孝平川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-07-16
Filing date: 2003-07-16
Publication date: 2010-03-03
Anticipated expiration: 2023-07-16
Also published as: JP2005037489A

Description

【０００１】
【発明の属する技術分野】
本発明は、たとえばスイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置された画素部を含むアクティブマトリクス型表示装置に関するものである。
【０００２】
【従来の技術】
表示装置、たとえば液晶セルを画素の表示エレメント（電気光学素子）として表示領域にマトリクス状に配列したアクティブマトリクス型液晶表示装置は、薄型と低消費電力であるという特徴をいかして、携帯情報端末（ＰＤＡ：Personal Digital Assistant）、携帯電話、デジタルカメラ、ビデオカメラ、パーソナルコンピュータ用表示装置、投射型表示装置（プロジェクタ）の表示パネル等、幅広い電子機器に適用されている。
【０００３】
このアクティブマトリクス型表示装置においては、表示領域に、能動素子である薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等のスイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配列される。
【０００４】
ところで、トランジスタ等の能動素子を画素毎の制御に使用している液晶表示装置等のアクティブマトリクス型表示装置において、たとえば電圧保持型の能動素子を使用している場合、そのオフ時の暗電流と付加されている保持容量によりその保持特性が左右されることが一般に知られている。
特に、強い光を入射する液晶表示装置を用いたプロジェクタにおいて、画素トランジスタのオフ時の保持特性が光のエネルギーにより悪化しリーク電流が発生することが知られている。
【０００５】
このため、液晶表示装置においては、光による保持特性の悪化分を加味して液晶駆動用の共通電極に印加する電圧（以下、コモン電圧）ＶＣＯＭのＤＣ（直流レベル）を決め、液晶にＤＣ電圧がかからないように、またフリッカ発生をできるだけ抑制するようにしている（たとえば特許文献１参照）。
また、このリーク特性は駆動電圧のＤＣレベルによっても異なり、これを補正する方式も提案されている（たとえば特許文献２参照）。
【０００６】
【特許文献１】
特開２００２−１８９４６０号公報
【特許文献２】
特開２００１−２０１７３２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した表示装置においては、このリーク特性があるため、いわゆる１Ｈ反転や１カラム反転駆動等により空間的にフリッカを相殺するような駆動を行わない限り、特にフィールド反転においては一般的な６０Ｈｚ程度の低いフィールド周波数でフリッカが発生してしまう。
これを除去するためにはフィールド周波数を少なくとも倍程度にはあげなければならず、このためにフィールドメモリが必要な上、高速な駆動が必要になるためシステムコストが上がるという不利益があった。
【０００８】
また仮に、１Ｈまたは１カラム反転を行ったとしても特定の絵柄によってはフリッカが発生してしまい、これを除去するためにはフィールド反転の時と同様フィールド周波数をあげるしかなかった。
また、１Ｈまたは１カラム反転の場合は隣接する画素にかかる電圧が逆極性であるため、画素間の境界においては不連続な電界がかかり、これによりいわゆるノーマリーホワイトパネルにおける黒表示の光もれという画質劣化があり、画素の開口部領域を増やせないという不利益があった。
【０００９】
本発明の目的は、画素回路の保持電圧の変動を抑制でき、駆動周波数を上げることなく、いかなる映像パターンにおいてもフリッカの発生を抑制でき、画質の劣化を防止することが可能な表示装置および投射型表示装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点は、第１電極と第２電極との間に印加する電圧により表示状態が変化する表示素子と、スイッチングトランジスタとを有し、当該スイッチングトランジスタが導通状態にあるときに、映像信号を上記表示素子の第１電極に印加して書き込む複数の画素回路と、上記各画素回路に対応して設けられ、対応する画素回路の上記スイッチングトランジスタが非導通状態にあるときのリーク電流をモニタし、モニタしたリーク電流に略相当する電流を上記第１電極側に流し込むリーク電流補正回路とを有する。
【００１１】
本発明の第２の観点は、第１電極と第２電極との間に印加する電圧により表示状態が変化する表示素子と、スイッチングトランジスタとを有し、当該スイッチングトランジスタが導通状態にあるときに、映像信号を上記表示素子の第１電極に印加して書き込む、複数の画素回路がマトリクス状に配列された有効画素部と、上記各画素回路に対応して設けられ、対応する画素回路の上記スイッチングトランジスタが非導通状態にあるときのリーク電流をモニタし、モニタしたリーク電流に略相当する電流を上記第１電極側に流し込むリーク電流補正回路とを有する。
【００１２】
好適には、上記リーク電流補正回路は、上記画素回路のスイッチングトランジスタと同特性のモニタ用トランジスタを含む。
好適には、上記モニタ用トランジスタは、非導通状態に保持されている。
【００１３】
好適には、上記表示素子の第１電極および第２電極には、映像信号の書き込み毎に交互に極性を変えた電圧が印加される。
【００１４】
また、好適には、上記画素回路は、上記第１電極と第２電極間に接続された電荷保持用容量素子を有する。
【００１５】
また、上記リーク電流補正回路によるリーク補正の誤差による保持電圧の変動を所定フィールドに１回リフレッシュする。
【００１６】
本発明の第３の観点は、表示パネルの所定領域に光を照射して当該表示パネルで形成された映像を光投射面に投射する投射型表示装置であって、上記表示パネルは、少なくとも、第１電極と第２電極との間に印加する電圧により表示状態が変化する表示素子と、スイッチングトランジスタとを有し、当該スイッチングトランジスタが導通状態にあるときに、映像信号を上記表示素子の第１電極に印加して書き込む、複数の画素回路がマトリクス状に配列された有効画素部と、上記各画素回路に対応して設けられ、対応する画素回路の上記スイッチングトランジスタが非導通状態にあるときのリーク電流をモニタし、モニタしたリーク電流に略相当する電流を上記第１電極側に流し込むリーク電流補正回路と、を含む。
【００１７】
本発明によれば、リーク電流補正回路において、画素回路のスイッチングトランジスタが非導通状態にあるときのリーク電流がモニタされる。そして、モニタしたリーク電流に略相当する電流が画素回路の第１電極側に流し込まれる。
これにより、リークによる保持電圧の変動が抑制される。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
本実施形態では、主に３板式液晶パネルを用いた投射型映像表示装置を例に説明する。
【００１９】
第１実施形態
図１は、３板式液晶投射型映像表示装置の第１の実施形態を示すブロック構成図である。
【００２０】
本表示装置１００は、シフトレジスタを内蔵した液晶パネルモジュール１０１Ｒ，１０１Ｇ，１０１Ｂと、タイミングジェネレータ（ＴＧ）１０２、液晶ドライバ１０３Ｒ，１０３Ｇ，１０３Ｂ、映像信号処理回路１０４、およびＶＣＯＭ電圧生成回路１０５を有している。
【００２１】
液晶パネルモジュール１０１Ｒは、液晶ドライバ１０３Ｒにより液晶パネル駆動用に交流反転化した映像信号を受けて、タイミングジェネレータ１０２において生成されたタイミングパルスＴＰにより水平および垂直の書き込み転送を制御しながら映像信号を所定の画素回路に書き込む。
液晶パネルモジュール１０１Ｇは、液晶ドライバ１０３Ｇにより液晶パネル駆動用に交流反転化した映像信号を受けて、タイミングジェネレータ１０２において生成されたタイミングパルスＴＰにより水平および垂直の書き込み転送を制御しながら映像信号を所定の画素回路に書き込む。
液晶パネルモジュール１０１Ｂは、液晶ドライバ１０３Ｂにより液晶パネル駆動用に交流反転化した映像信号を受けて、タイミングジェネレータ１０２において生成されたタイミングパルスＴＰにより水平および垂直の書き込み転送を制御しながら映像信号を所定の画素回路に書き込む。
【００２２】
液晶パネルモジュール１０１（Ｒ，Ｇ，Ｂ）は、図２に示すように、有効画素部１０１１、垂直駆動回路（ＶＤＲＶ）１０１２、および水平駆動回路（ＨＤＲＶ）１０１３を有している。
【００２３】
有効画素部１０１１は、複数の画素回路ＰＸＬＣが、ｍ×ｎのマトリクス状に配列されている。
各画素回路ＰＸＬＣは、図２に示すように、スイッチング素子としてＴＦＴ（薄膜トランジスタ；thin film transistor）１０１（以下、画素トランジスタＴＦＴ１０１と記す）と、画素トランジスタＴＦＴ１０１のドレイン電極（またはソース電極）に画素電極（第１電極）が接続された液晶セルＬＣ１０１と、ＴＦＴ１０１のドレイン電極に一方の電極が接続された保持容量Ｃｓ１０１により構成されている。
これら画素回路ＰＸＬＣの各々に対して、走査ライン１０１４−１〜１０１４−ｍが各行ごとにその画素配列方向に沿って配線され、信号ライン１０１５−１〜１０１５−ｎが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路ＰＸＬＣの画素トランジスタＴＦＴ１０１のゲート電極は、各行単位で同一の走査ライン１０１４−１〜１０１４−ｍにそれぞれ接続されている。また、各画素回路ＰＸＬＣのソース電極（または、ドレイン電極）は、各列単位で同一の信号ライン１０１５−１〜１０１５−ｎに各々接続されている。
さらに、一般的な液晶表示装置においては、保持容量配線Ｃｓを独立に配線し、この保持容量配線と接続電極との間に保持容量Ｃｓ１０１を形成するが、Ｃｓは、共通電極（第２電極）に印加するコモン電圧ＶＣＯＭと同相パルスが入力され、保持容量として用いている。
そして、各画素回路ＰＸＬＣの保持容量Ｃｓ１０１の他方の電極は、１水平走査期間（１Ｈ）に極性が反転するコモン電圧ＶＣＯＭの供給ライン１０１６に接続されている。
【００２４】
各走査ライン１０１４−１〜１０１４−ｍは、垂直駆動回路１０１２により駆動され、各信号ライン１０１５−１〜１０１５−ｎは水平駆動回路１０１３により駆動される。
【００２５】
垂直駆動回路１０１２は、タイミングジェネレータ１０２により供給されるタイミングパルスＴＰ、たとえば垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）に基づいて、１フィールド期間ごとに垂直方向（行方向）に走査して走査ライン１０１４−１〜１０１４−ｍに接続された各画素回路ＰＸＬＣを１行単位で順次選択する処理を行う。
すなわち、垂直駆動回路１０１２は、走査ライン１０１４−１に対して走査パルスＳＰ１を与えて第１行目の各列の画素を選択し、走査ライン１０１４−２に対して走査パルスＳＰ２を与えて第２行目の各列の画素を選択する。以下同様にして、走査ライン１０１４−３，…，１０１４−ｍ対して走査パルスＳＰ３，…，ＳＰ１０ｍを順に与える。
【００２６】
水平駆動回路１０３は、タイミングジェネレータ１０２により供給されるタイミングパルスＴＰ、たとえば水平走査の開始を指令する水平スタートパルスＨＳＴ、水平走査の基準となる水平クロックＨＣＫ（または互いに逆相の水平クロックＨＣＫ，ＨＣＫＸ）に基づいて、液晶ドライバ１０３Ｒにより入力される映像信号ＶＲを１Ｈ（Ｈは水平走査期間）毎に順次サンプリングし、信号ライン１０１５−１〜１０１５−ｎを介して垂直駆動回路１０１２によって行単位で選択される各画素回路に対して書き込む処理を行う。
【００２７】
このように、本実施形態に係る液晶パネルモジュール１０１Ｒ，１０１Ｇ，１０１Ｂは、複数の画素回路を有しており、電圧制御のためのスイッチング素子としてＭＯＳトランジスタ（ＴＦＴ）を使用している。
通常、液晶を駆動する場合は交流で行う必要があるため、各画素回路ＰＸＬＣにおいて、図２中のａ点（第１電極側）とｂ点（第２電極側）にかかる電圧の極性を書き込みの度に交互に極性を変えて駆動することになる。
そして、図２に示されるコモン電圧ＶＣＯＭが印加される対向電極にＤＣ電圧を入力し、そのＤＣ電圧より高電圧側を＋、低電圧側を−とする。
ここでフリッカの起こる要因のひとつとして、画素に書き込まれた電圧がトランジスタのオフ時のリーク電流により１フィールド内で変動することで光の透過率が１フィールド内で変動することが挙げられる。
そこで、フリッカを目立ちにくくするために通常１ライン反転という１ライン毎に液晶に印加する極性を入れ替える駆動を行っている。
【００２８】
この駆動方式を図で示すと、図３（Ａ），（Ｂ）に示すように、第一フィールドで最上段の第一ラインは＋の極性がかけられた後、第二ラインでは−、その後＋、−と交互にかけられ、引き続き第二フィールドでは逆に最上段の第一ラインは−の極性がかけられた後、第二ラインでは＋、その後−、＋と交互にかけられる。
【００２９】
この駆動方式では、空間的に微視的な範囲で相反する極性のフリッカを発生させることでフリッカを相殺させているが、特定のパターンではフリッカが見えることになる。また、フリッカを見えにくくする手段としてフィールド周波数を上げることが考えられるが、この場合動作スピードを上げるまたは信号処理を並列処理化することで対応する必要があり、駆動システムのコストアップにつながってしまう。
これを解決するために本実施形態においては、画素に書き込まれた電荷がリークにより失われた分だけ補正する回路を入れることにより駆動システムのコストアップ無く、電位変化のないすなわち、フリッカの発生のない液晶パネルモジュールを実現している。
【００３０】
具体的には、各画素回路ＰＸＬＣ毎に、リーク電流補正回路を設けている。
このリーク電流補正回路は、画素トランジスタＴＦＴ１０１が非導通状態にあるときのリーク電流をモニタし、モニタしたリーク電流に略相当する電流を画素回路ＰＸＬＣの第１電極ａ側に流し込む。
【００３１】
図４は、本実施形態に係るリーク電流補正回路を含む画素回路の具体的な構成例を示す回路図である。
【００３２】
このリーク電流補正回路１０６は、図４に示すように、モニタ用トランジスタ１０６１、オペアンプ１０６２、およびカレントミラー回路１０６３を有する。
【００３３】
モニタ用トランジスタ１０６１は、たとえば各画素回路ＰＸＬＣを構成する画素トランジスタＴＦＴ１０１と同一特性のトランジスタ１０５１により構成される。そして、ソース電極（またはドレイン電極）が信号ライン１０１５に接続され、ドレイン電極（またはソース電極）がオペアンプ１０６２の第１入力端子およびカレントミラー回路１０６３の初段に接続され、ゲートが接地電位ＧＮＤに接続されている。
すなわち、モニタ用トランジスタ１０６１は、常時オフ状態（非導通状態）に保持される。
【００３４】
オペアンプ１０６２の第２入力端子は画素回路ＰＸＬＣの第１電極ａに接続されて、出力がカレントミラー回路１０６３に接続されている。
そして、カレントミラー回路１０６３の電流折り返し出力がオペアンプ１０６２の第２入力端子と画素回路ＰＸＬＣの第１電極ａとの接続点に接続されている。
【００３５】
タイミングジェネレータ１０２は、映像信号の水平同期信号ＶＳＹＮＣおよび垂直同期信号ＶＳＹＮＣに基づいて、液晶パネルモジュール１０１Ｒ，１０１Ｇ，１０１Ｂの駆動用タイミングパルスであって、水平、垂直の書き込み転送を制御するためのタイミングパルスＴＰを生成し、液晶パネルモジュール１０１Ｒ，１０１Ｇ，１０１Ｂに供給する。
タイミングジェネレータ１０２は、タイミングパルスＴＰとして、たとえば、水平走査の開始を指令する水平スタートパルスＨＳＴ、水平走査の基準となる水平クロックＨＣＫ（または互いに逆相の水平クロックＨＣＫ，ＨＣＫＸ）、垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）を生成する。
タイミングジェネレータ１０２は、液晶ドライバ１０３Ｒ，１０３Ｇ，１０３Ｂ用のクロックＣＬＫを生成し、液晶ドライバ１０３Ｒ，１０３Ｇ，１０３Ｂに供給する。
【００３６】
液晶ドライバ１０３Ｒは、映像信号処理回路１０４により所定の処理が施された映像信号Ｒおよびタイミングジェネレータ１０２によるクロックＣＬＫを受けて、映像信号Ｒを液晶パネルモジュール１０１Ｒを駆動するために所定のタイミングで交流反転化させて映像信号ＶＲとして液晶パネルモジュール１０１Ｒに供給する。
【００３７】
液晶ドライバ１０３Ｇは、映像信号処理回路１０４により所定の処理が施された映像信号Ｇおよびタイミングジェネレータ１０２によるクロックＣＬＫを受けて、映像信号Ｇを液晶パネルモジュール１０１Ｇを駆動するために所定のタイミングで交流反転化させて映像信号ＶＧとして液晶パネルモジュール１０１Ｇに供給する。
【００３８】
液晶ドライバ１０３Ｂは、映像信号処理回路１０４により所定の処理が施された映像信号Ｂおよびタイミングジェネレータ１０２によるクロックＣＬＫを受けて、映像信号Ｂを液晶パネルモジュール１０１Ｂを駆動するために所定のタイミングで交流反転化させて映像信号ＶＢとして液晶パネルモジュール１０１Ｂに供給する。
【００３９】
映像信号処理回路１０４は、映像信号Ｒ，Ｇ，Ｂ、および水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣを受けて、サンプルホールドポジションの調整などの所定の処理を行い、映像信号Ｒを映像ドライバ１０３Ｒに供給し、映像信号Ｇを映像ドライバ１０３Ｇに供給し、映像信号Ｇを映像ドライバ１０３Ｂに供給する。
【００４０】
ＶＣＯＭ電圧生成回路１０５は、所定のコモン電圧ＶＣＯＭを生成して液晶パネルモジュール１０１Ｒ，１０１Ｇ，１０１Ｂに供給する。
【００４１】
次に、上記構成による動作を説明する。
【００４２】
映像信号Ｒ，Ｇ，Ｂ、および水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣが映像信号処理回路１０４に入力され、ここで入力映像信号Ｒ，Ｇ，Ｂに対して所定の処理が施された後、映像信号Ｒが映像ドライバ１０３Ｒに供給され、映像信号Ｇが映像ドライバ１０３Ｇに供給され、映像信号Ｇが映像ドライバ１０３Ｂに供給される。
また、タイミングジェネレータ１０２において、映像信号の水平同期信号ＶＳＹＮＣおよび垂直同期信号ＶＳＹＮＣに基づいて、液晶パネルモジュール１０１Ｒ，１０１Ｇ，１０１Ｂの駆動用タイミングパルスＴＰが生成され、液晶パネルモジュール１０１Ｒ，１０１Ｇ，１０１Ｂに供給される。また、タイミングジェネレータ１０２においては、液晶ドライバ１０３Ｒ，１０３Ｇ，１０３Ｂ用のクロックＣＬＫが生成されて、液晶ドライバ１０３Ｒ，１０３Ｇ，１０３Ｂに供給される。
【００４３】
液晶ドライバ１０３Ｒにおいては、映像信号処理回路１０４により所定の処理が施された映像信号Ｒおよびタイミングジェネレータ１０２によるクロックＣＬＫを受けて、映像信号Ｒが液晶パネルモジュール１０１Ｒを駆動するために所定のタイミングで交流反転化されて映像信号ＶＲとして液晶パネルモジュール１０１Ｒに供給される。
同様に、液晶ドライバ１０３Ｇにおいては、映像信号処理回路１０４により所定の処理が施された映像信号Ｇおよびタイミングジェネレータ１０２によるクロックを受けて、映像信号Ｇが液晶パネルモジュール１０１Ｇを駆動するために所定のタイミングで交流反転化されて映像信号ＶＧとして液晶パネルモジュール１０１Ｇに供給される。
液晶ドライバ１０３Ｂにおいては、映像信号処理回路１０４により所定の処理が施された映像信号Ｂおよびタイミングジェネレータ１０２によるクロックを受けて、映像信号Ｂが液晶パネルモジュール１０１Ｂを駆動するために所定のタイミングで交流反転化されて映像信号ＶＢとして液晶パネルモジュール１０１Ｂに供給される。
【００４４】
そして、各液晶表示パネル１０１Ｒ，１０１Ｇ，１０１Ｂにおいては、それぞれタイミングジェネレータ１０２において生成されたタイミングパルスＴＰにより水平および垂直の書き込み転送を制御しながら、液晶ドライバ１０３Ｒ，１０３Ｇ，１０３Ｂにより液晶パネル駆動用に交流反転化した映像信号ＶＲ，ＶＧ，ＶＢが所定の画素回路に書き込まれていく。
【００４５】
この書き込み時には、画素トランジスタＴＦＴ１０１が、ゲートに接続された走査ライン１０１４にハイレベルの走査パルスＳＰが印加されるとオンし、信号ライン１０１５の電位が第１電極ａ側に伝達される。
このとき、リーク電流補正回路１０６においては、オペアンプ１０６２のバーチャルショートにより、ｃ点とｄ点も同じ電位になるように平衡される。
その後、走査ライン１０１４のレベルがローレベルになることで第１電極ａ側の電位はそのまま保持されることになる。
この保持されている状態で、画素トランジスタＴＦＴ１０１から電流がリークし、このために第１電極ａ点の電荷が抜けることにより電位が下がることになる。しかしここで、ａ点でのリーク電流と同等の電流が流れているモニタ用トランジスタ１０６１からカレントミラー回路１０６３を通してリークした電荷と同等の電荷がａ点に流し込まれるため、電荷の量の差し引きは０となり、電圧は保持されることになる。
したがって、電圧の変動が極小に押さえられフリッカの発生が抑制されることになる。
【００４６】
以上説明したように、本実施形態によれば、画素回路ＰＸＬＣ毎に、画素トランジスタＴＦＴ１０１が非導通状態にあるときのリーク電流をモニタし、モニタしたリーク電流に略相当する電流を画素回路ＰＸＬＣの第１電極ａ側に流し込むリーク電流補正回路１０６を設けたので、画素回路ＰＸＬＣの保持電圧の変動が少なく、低周波数での駆動時にどのような映像パターンでもフリッカが発生しない。また、フィールド反転駆動においても保持電圧の変動が少なく、低周波数での駆動時にもフリッカが発生しない。
すなわち、電圧保持型の表示装置でありながらリークによる電圧変動がなく、フリッカのない良好な画像表示装置を実現することが可能である。
また、リークによる電圧変動がないため、前フィールドに対して変化した映像についてのみ書き換えを行うことで駆動にかかる消費電力を低減することが可能となる。ただし、この場合についても液晶においては交流駆動が必要であるため液晶に影響のない周波数で交流駆動が必要である。
【００４７】
なお、ここで、示した回路例は実施形態の一例に過ぎず、ＭＯＳ等のいかなる回路構成であってもリーク電流を補正できる回路であればかまわないことは明らかである。
また、リーク補正の誤差による保持電圧の変動を数フィールドに１回リフレッシュすることで電圧の変動をおさえることができる。
【００４８】
また、上記実施形態においては、各画素の表示エレメント（電気光学素子）として液晶セルを用いたアクティブマトリクス型液晶表示装置に適用した場合を例に採って説明したが、液晶表示装置への適用に限られるものではなく、各画素の表示エレメントとしてエレクトロルミネッセンス（ＥＬ:electroluminescence）素子を用いたアクティブマトリクス型ＥＬ表示装置などのアクティブマトリクス型表示装置全般に適用可能である。
【００４９】
第２実施形態
本第２の実施形態では、図１の表示装置を適用可能な投写型液晶表示装置（液晶プロジェクタ）の構成例について説明する。
【００５０】
図５は、本発明に係るアクティブマトリクス型表示装置を表示パネル（ＬＣＤ）として適用可能な投写型液晶表示装置のシステム構成を示すブロック図である。
【００５１】
本例に係る投写型液晶表示装置２００は、映像信号源（ＶＳＲＣ）２０１、システムボード（ＳＹＳＢＲＤ）２０２およびＬＣＤパネル（ＰＮＬ）２０３を有する。
このシステム構成において、システムボード２０２では、映像信号源２０１から出力される映像信号に対してサンプルホールドポジションの調整などの信号処理が行われる。システムボード２０２には、図１のタイミングジェネレータ１０２、液晶ドライバ１０３（Ｒ，Ｇ，Ｂ）、映像信号処理回路１０４、およびＶＣＯＭ電圧生成回路１０５が搭載される。
そして、ＬＣＤパネル２０３として、Ｒ（赤），Ｇ（緑），Ｂ（青）にそれぞれ対応して設けられる液晶パネルモジュール１０５（Ｒ，Ｇ，Ｂ）が用いられる。
【００５２】
図６は、投写型カラー液晶表示装置の光学系の構成の一例を示す概略構成図である。
図６の投写型カラー液晶表示装置の光学系３００において、光源３０１から発せられる白色光は、第１のビームスプリッタ３０２で特定の色成分、たとえば一番波長の短いＢ（青）の光成分のみが透過し、残りの色の光成分は反射される。第１のビームスプリッタ３０２を透過したＢの光成分は、ミラー３０３で光路が変更され、レンズ３０４を通してＢのＬＣＤパネル３０５Ｂに照射される。
第１のビームスプリッタ３０２で反射された光成分については、第２のビームスプリッタ３０６でたとえばＧ（緑）の光成分が反射され、Ｒ（赤）の光成分が透過する。第２のビームスプリッタ３０６で反射されたＧの光成分は、レンズ３０７を通してＧのＬＣＤパネル３０５Ｇに照射される。
第２のビームスプリッタ３０６を透過したＲの光成分は、ミラー３０８，３０９で光路が変更され、レンズ３１０を通してＲのＬＣＤパネル３０５Ｒに照射される。
ＬＣＤパネル３０５Ｒ，３０５Ｇ，３０５Ｂは各々、複数の画素がマトリクス状に配置されてなる第１の基板と、この第１の基板に対して所定の間隔をもって対向配置された第２の基板と、これら基板間に保持された液晶層と、各色に対応したフィルタ層とを有する。
これらＬＣＤパネル３０５Ｒ，３０５Ｇ，３０５Ｂを経たＲ，Ｇ，Ｂの各光は、クロスプリズム３１１で光合成される。そして、このクロスプリズム３１１から出射される合成光は、投射プリズム３１２によってスクリーン３１３に投射される。
【００５３】
上記構成の投写型液晶表示装置において、ＬＣＤパネル３０５Ｒ，３０５Ｇ，３０５Ｂとして、先述した実施形態に係る液晶パネルモジュール１０５（Ｒ，Ｇ，Ｂ）または１０５Ａ（Ｒ，Ｇ，Ｂ）を用いる。
【００５４】
本第２の実施形態の投射型装置においては、第１の実施形態に係る表示装置１００を適用することから、駆動周波数を上げることなく、いかなる映像パターンにおいてもフリッカの発生を抑制でき、画質の劣化を防止することができる。
【００５５】
なお、投写型液晶表示装置にはリアタイプとフロントタイプとがあり、一般的に、リアタイプの投写型液晶表示装置は動画用のプロジェクションＴＶとして、フロントタイプの投写型液晶表示装置はデータプロジェクタとして用いられているが、先述した実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置はいずれのタイプにも適用可能である。また、ここでは、カラーの投写型液晶表示装置に適用した場合を例に採って説明したが、モノクロの投写型液晶表示装置にも同様に適用可能である。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、駆動周波数を上げることなく、いかなる映像パターンにおいてもフリッカの発生を抑制でき、画質の劣化を防止することができる利点がある。
【図面の簡単な説明】
【図１】３板式液晶投射型映像表示装置の第１の実施形態を示すブロック構成図である。
【図２】図１の液晶パネルモジュールの構成例を示す回路図である。
【図３】１ライン反転表示例を説明するための図である。
【図４】本第１の実施形態に係るリーク電流補正回路および画素回路の構成例を示す回路図である。
【図５】本発明に係るアクティブマトリクス型液晶表示装置を表示パネル（ＬＣＤ）として適用可能な投写型液晶表示装置のシステム構成を示すブロック図である。
【図６】本発明に係るアクティブマトリクス型液晶表示装置を表示パネル（ＬＣＤ）として適用可能な投写型カラー液晶表示装置の光学系の構成の一例を示す概略構成図である。
【符号の説明】
１００…液晶表示装置、１０１Ｒ，１０１Ｇ，１０１Ｂ…液晶パネルモジュール、１０２…タイミングジェネレータ（ＴＧ）、１０３Ｒ，１０３Ｇ，１０３Ｂ…液晶ドライバ、１０４…映像信号処理回路、および１０５…ＶＣＯＭ電圧生成回路、１０６…リーク電流補正回路、１０１１…有効画素部、１０１２…垂直駆動回路（ＶＤＲＶ）、１０１３…水平駆動回路（ＨＤＲＶ）、１０１４−１〜１０４−ｍ…走査ライン、１０１５−１〜１０１５−ｎ…信号ライン、ＰＸＬＣ…画素回路、ＴＦＴ１０１…画素トランジスタ（スイッチング素子）、ＬＣ１０１…液晶セル、Ｃｓ１０１…保持容量、２００…投写型液晶表示装置、２０１…映像信号源（ＶＳＲＣ）、２０２…システムボード（ＳＹＳＢＲＤ）、２０３…ＬＣＤパネル（ＰＮＬ）、３００…光学系、３０１…光源、３０２…第１のビームスプリッタ、３０３，３０８，３０９…ミラー、３０４，３０７，３１０…レンズ、３０５Ｒ，３０５Ｇ，３０５Ｂ…ＬＣＤパネル、３０６…第２のビームスプリッタ、３１１…クロスプリズム、３１２…投射プリズム、３１３…スクリーン。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an active matrix display device including a pixel portion in which pixel circuits for writing pixel data through switching elements, for example, are arranged in a matrix.
[0002]
[Prior art]
A display device, for example, an active matrix liquid crystal display device in which liquid crystal cells are arranged in a matrix in a display region as a pixel display element (electro-optical element) is characterized by being thin and low power consumption. It is applied to a wide range of electronic devices such as PDAs (Personal Digital Assistants), mobile phones, digital cameras, video cameras, display devices for personal computers, and display panels of projection display devices (projectors).
[0003]
In this active matrix display device, pixel circuits for writing pixel data through a switching element such as a thin film transistor (TFT) as an active element are arranged in a matrix in a display area.
[0004]
By the way, in an active matrix display device such as a liquid crystal display device that uses an active element such as a transistor for controlling each pixel, for example, when a voltage holding active element is used, It is generally known that the retention characteristic depends on the added retention capacity.
In particular, it is known that in a projector using a liquid crystal display device in which strong light is incident, the retention characteristic when the pixel transistor is turned off is deteriorated by the energy of light and a leak current is generated.
[0005]
For this reason, in the liquid crystal display device, the DC (direct current level) of the voltage (hereinafter, common voltage) VCOM applied to the common electrode for driving the liquid crystal is determined in consideration of the deterioration of the holding characteristics due to light, and the DC voltage is applied to the liquid crystal. The occurrence of flicker is prevented and the occurrence of flicker is suppressed as much as possible (see, for example, Patent Document 1).
Further, this leakage characteristic varies depending on the DC level of the drive voltage, and a method for correcting this has been proposed (for example, see Patent Document 2).
[0006]
[Patent Document 1]
JP 2002-189460 A [Patent Document 2]
JP 2001-201732 A
[Problems to be solved by the invention]
However, since the above-described display device has this leak characteristic, unless it is driven so as to spatially offset flicker by so-called 1H inversion, 1-column inversion driving, etc., particularly in the field inversion, 60 Hz which is general. Flicker occurs at a low field frequency.
In order to eliminate this, the field frequency must be increased to at least about twice, which requires a field memory and requires a high-speed drive, which disadvantageously increases system cost.
[0008]
Further, even if 1H or 1 column inversion is performed, flicker is generated depending on a specific pattern. To remove this, the field frequency must be increased as in the case of field inversion.
In the case of 1H or 1 column inversion, the voltage applied to adjacent pixels has a reverse polarity, so that a discontinuous electric field is applied at the boundary between the pixels, thereby causing a leak of black display light in a so-called normally white panel. There was a disadvantage that the image area degradation could not be increased and the aperture area of the pixel could not be increased.
[0009]
An object of the present invention is to provide a display device and a projection capable of suppressing fluctuations in the holding voltage of the pixel circuit, suppressing occurrence of flicker in any video pattern without increasing the driving frequency, and preventing image quality deterioration. To provide a mold display device.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a first aspect of the present invention includes a display element whose display state is changed by a voltage applied between a first electrode and a second electrode, and a switching transistor, and the switching transistor there when in the conducting state, a plurality of pixel circuits for writing a video signal is applied to the first electrode of the display element is provided corresponding to each pixel circuit, the switching transistor of the corresponding pixel circuit non A leakage current correction circuit that monitors a leakage current when in a conductive state and flows a current substantially corresponding to the monitored leakage current to the first electrode side;
[0011]
According to a second aspect of the present invention, there is provided a display element whose display state is changed by a voltage applied between the first electrode and the second electrode, and a switching transistor, and the switching transistor is in a conductive state. The video signal is applied and written to the first electrode of the display element , and an effective pixel portion in which a plurality of pixel circuits are arranged in a matrix form is provided corresponding to each of the pixel circuits. A leakage current correction circuit that monitors a leakage current when the switching transistor is in a non-conductive state and flows a current substantially corresponding to the monitored leakage current to the first electrode side;
[0012]
Preferably, the leakage current correction circuit includes a monitoring transistor having the same characteristics as the switching transistor of the pixel circuit.
Preferably, the monitoring transistor is held in a non-conductive state.
[0013]
Preferably, a voltage whose polarity is alternately changed is applied to the first electrode and the second electrode of the display element every time a video signal is written.
[0014]
Preferably, the pixel circuit includes a charge holding capacitive element connected between the first electrode and the second electrode.
[0015]
Also, the fluctuation of the holding voltage due to the leak correction error by the leak current correction circuit is refreshed once in a predetermined field.
[0016]
A third aspect of the present invention is a projection display device that irradiates light on a predetermined area of a display panel and projects an image formed on the display panel onto a light projection surface, and the display panel includes at least: a display element which changes its display state by a voltage applied between the first electrode and the second electrode, and a switching transistor, when the switching transistor is in the conductive state, the video signal of the display device An effective pixel portion in which a plurality of pixel circuits arranged in a matrix are written and applied to one electrode, and provided corresponding to each of the pixel circuits, and the switching transistor of the corresponding pixel circuit is in a non-conductive state A leakage current correction circuit for monitoring a leakage current of the first electrode and flowing a current substantially corresponding to the monitored leakage current to the first electrode side.
[0017]
According to the present invention, in the leakage current correction circuit, the leakage current when the switching transistor of the pixel circuit is in a non-conductive state is monitored. Then, a current substantially corresponding to the monitored leakage current is flowed into the first electrode side of the pixel circuit.
Thereby, the fluctuation | variation of the holding voltage by leak is suppressed.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
In the present embodiment, a projection type video display apparatus mainly using a three-plate type liquid crystal panel will be described as an example.
[0019]
First Embodiment FIG. 1 is a block diagram showing a first embodiment of a three-plate liquid crystal projection type video display device.
[0020]
The display device 100 includes liquid crystal panel modules 101R, 101G, and 101B incorporating shift registers, a timing generator (TG) 102, liquid crystal drivers 103R, 103G, and 103B, a video signal processing circuit 104, and a VCOM voltage generation circuit 105. is doing.
[0021]
The liquid crystal panel module 101R receives the video signal that has been AC-inverted for driving the liquid crystal panel by the liquid crystal driver 103R, and controls the horizontal and vertical write transfer by the timing pulse TP generated by the timing generator 102, and the video signal is predetermined. Write to the pixel circuit.
The liquid crystal panel module 101G receives the video signal that has been AC-inverted for driving the liquid crystal panel by the liquid crystal driver 103G, and controls the horizontal and vertical writing transfer by the timing pulse TP generated by the timing generator 102, and the video signal is predetermined. Write to the pixel circuit.
The liquid crystal panel module 101B receives a video signal that has been AC-inverted for driving the liquid crystal panel by the liquid crystal driver 103B, and controls the horizontal and vertical writing transfer by the timing pulse TP generated by the timing generator 102 to output the video signal in a predetermined manner. Write to the pixel circuit.
[0022]
As shown in FIG. 2, the liquid crystal panel module 101 (R, G, B) includes an effective pixel portion 1011, a vertical drive circuit (VDRV) 1012, and a horizontal drive circuit (HDRV) 1013.
[0023]
In the effective pixel portion 1011, a plurality of pixel circuits PXLC are arranged in an m × n matrix.
As shown in FIG. 2, each pixel circuit PXLC includes a TFT (thin film transistor) 101 (hereinafter referred to as a pixel transistor TFT101) as a switching element, and a pixel electrode connected to a drain electrode (or source electrode) of the pixel transistor TFT101. The liquid crystal cell LC101 is connected to the (first electrode), and the storage capacitor Cs101 is connected to one electrode of the drain electrode of the TFT 101.
For each of these pixel circuits PXLC, scanning lines 1014-1 to 1014-m are wired along the pixel arrangement direction for each row, and signal lines 1015-1 to 1015-n are arranged for each column. It is wired along the direction.
The gate electrode of the pixel transistor TFT101 of each pixel circuit PXLC is connected to the same scanning line 1014-1 to 1014 -m in each row unit. In addition, the source electrode (or drain electrode) of each pixel circuit PXLC is connected to the same signal line 1015-1 to 1015-n for each column.
Further, in a general liquid crystal display device, the storage capacitor line Cs is independently wired, and the storage capacitor Cs101 is formed between the storage capacitor line and the connection electrode. Cs is a common electrode (second electrode). A common voltage VCOM to be applied to the same voltage and an in-phase pulse are input and used as a storage capacitor.
The other electrode of the storage capacitor Cs101 of each pixel circuit PXLC is connected to a common voltage VCOM supply line 1016 whose polarity is inverted during one horizontal scanning period (1H).
[0024]
Each scanning line 1014-1 to 1014-m is driven by a vertical driving circuit 1012, and each signal line 1015-1 to 1015-n is driven by a horizontal driving circuit 1013.
[0025]
Based on the timing pulse TP supplied from the timing generator 102, for example, the vertical start pulse VST for instructing the start of vertical scanning, the vertical clock VCK (or the vertical clocks VCK and VCKX having opposite phases to each other), A process of sequentially selecting each pixel circuit PXLC connected to the scanning lines 1014-1 to 1014-m in units of rows by scanning in the vertical direction (row direction) every field period is performed.
That is, the vertical drive circuit 1012 selects the pixel in each column of the first row by applying the scan pulse SP1 to the scan line 1014-1, and applies the scan pulse SP2 to the scan line 1014-2. A pixel in each column in the second row is selected. Similarly, scanning pulses SP3,..., SP10m are sequentially applied to the scanning lines 1014-3,.
[0026]
The horizontal driving circuit 103 includes a timing pulse TP supplied from the timing generator 102, for example, a horizontal start pulse HST for instructing the start of horizontal scanning, a horizontal clock HCK serving as a reference for horizontal scanning (or horizontal clocks HCK and HCKX having opposite phases to each other). ), The video signal VR input by the liquid crystal driver 103R is sampled sequentially every 1H (H is a horizontal scanning period), and line-by-row by the vertical drive circuit 1012 via the signal lines 1015-1 to 1015 -n. Write processing is performed on each pixel circuit to be selected.
[0027]
As described above, the liquid crystal panel modules 101R, 101G, and 101B according to the present embodiment have a plurality of pixel circuits, and use MOS transistors (TFTs) as switching elements for voltage control.
In general, when driving the liquid crystal, it is necessary to perform alternating current, so in each pixel circuit PXLC, the polarity of the voltage applied to point a (first electrode side) and point b (second electrode side) in FIG. 2 is written. Each time, the polarity is changed alternately to drive.
Then, a DC voltage is input to the counter electrode to which the common voltage VCOM shown in FIG. 2 is applied, and a higher voltage side than the DC voltage is set to + and a lower voltage side is set to −.
Here, one of the causes of flicker is that the light transmittance varies within one field because the voltage written to the pixel varies within one field due to a leakage current when the transistor is off.
Therefore, in order to make the flicker inconspicuous, the drive is performed to switch the polarity applied to the liquid crystal for each line, which is usually one line inversion.
[0028]
As shown in FIGS. 3 (A) and 3 (B), this driving method is shown in FIGS. 3 (A) and 3 (B). After the first line at the uppermost stage in the first field is applied with a positive polarity, the second line is-, and thereafter. In the second field, on the contrary, the first line on the uppermost stage is applied with the polarity of-, and then the second line is alternately applied with + and then with-and +.
[0029]
In this driving method, flickers having opposite polarities in a spatially microscopic range are generated to cancel the flickers, but flickers can be seen in a specific pattern. Although it is conceivable to increase the field frequency as a means to make flicker less visible, in this case, it is necessary to cope by increasing the operation speed or parallelizing the signal processing, leading to an increase in the cost of the drive system. .
In order to solve this problem, in the present embodiment, by adding a circuit that corrects the amount of charge written to the pixel as a result of the leakage, there is no increase in the cost of the drive system and there is no potential change, that is, the occurrence of flicker. There is no liquid crystal panel module.
[0030]
Specifically, a leakage current correction circuit is provided for each pixel circuit PXLC.
This leakage current correction circuit monitors the leakage current when the pixel transistor TFT 101 is in a non-conducting state, and flows a current substantially equivalent to the monitored leakage current to the first electrode a side of the pixel circuit PXLC.
[0031]
FIG. 4 is a circuit diagram illustrating a specific configuration example of the pixel circuit including the leakage current correction circuit according to the present embodiment.
[0032]
As shown in FIG. 4, the leakage current correction circuit 106 includes a monitor transistor 1061, an operational amplifier 1062, and a current mirror circuit 1063.
[0033]
The monitor transistor 1061 is constituted by a transistor 1051 having the same characteristics as the pixel transistor TFT101 constituting each pixel circuit PXLC, for example. The source electrode (or drain electrode) is connected to the signal line 1015, the drain electrode (or source electrode) is connected to the first input terminal of the operational amplifier 1062 and the first stage of the current mirror circuit 1063, and the gate is connected to the ground potential GND. Has been.
That is, the monitoring transistor 1061 is always kept in an off state (non-conducting state).
[0034]
The second input terminal of the operational amplifier 1062 is connected to the first electrode a of the pixel circuit PXLC, and the output is connected to the current mirror circuit 1063.
The current folding output of the current mirror circuit 1063 is connected to the connection point between the second input terminal of the operational amplifier 1062 and the first electrode a of the pixel circuit PXLC.
[0035]
The timing generator 102 is a driving timing pulse for the liquid crystal panel modules 101R, 101G, and 101B based on the horizontal synchronizing signal VSYNC and the vertical synchronizing signal VSYNC of the video signal, and is a timing for controlling horizontal and vertical writing transfer. A pulse TP is generated and supplied to the liquid crystal panel modules 101R, 101G, and 101B.
The timing generator 102, for example, as the timing pulse TP, for example, a horizontal start pulse HST for instructing the start of horizontal scanning, a horizontal clock HCK serving as a reference for horizontal scanning (or horizontal clocks HCK and HCKX having opposite phases to each other), and starting of vertical scanning. And a vertical clock VCK (or vertical clocks VCK and VCKX having opposite phases to each other) as a reference for vertical scanning.
The timing generator 102 generates a clock CLK for the liquid crystal drivers 103R, 103G, and 103B and supplies it to the liquid crystal drivers 103R, 103G, and 103B.
[0036]
The liquid crystal driver 103R receives the video signal R, which has been subjected to predetermined processing by the video signal processing circuit 104, and the clock CLK from the timing generator 102, and exchanges the video signal R with predetermined timing in order to drive the liquid crystal panel module 101R. Inverted and supplied to the liquid crystal panel module 101R as a video signal VR.
[0037]
The liquid crystal driver 103G receives the video signal G that has been subjected to the predetermined processing by the video signal processing circuit 104 and the clock CLK from the timing generator 102, and the video signal G is exchanged at a predetermined timing to drive the liquid crystal panel module 101G. Inverted and supplied to the liquid crystal panel module 101G as a video signal VG.
[0038]
The liquid crystal driver 103B receives the video signal B, which has been subjected to predetermined processing by the video signal processing circuit 104, and the clock CLK from the timing generator 102, and exchanges the video signal B with predetermined timing in order to drive the liquid crystal panel module 101B. Inverted and supplied to the liquid crystal panel module 101B as the video signal VB.
[0039]
The video signal processing circuit 104 receives the video signals R, G, B, the horizontal synchronization signal HSYNC, and the vertical synchronization signal VSYNC, performs predetermined processing such as adjustment of the sample hold position, and sends the video signal R to the video driver 103R. The video signal G is supplied to the video driver 103G, and the video signal G is supplied to the video driver 103B.
[0040]
The VCOM voltage generation circuit 105 generates a predetermined common voltage VCOM and supplies it to the liquid crystal panel modules 101R, 101G, and 101B.
[0041]
Next, the operation according to the above configuration will be described.
[0042]
The video signals R, G, and B, the horizontal synchronization signal HSYNC, and the vertical synchronization signal VSYNC are input to the video signal processing circuit 104, where predetermined processing is performed on the input video signals R, G, and B, The video signal R is supplied to the video driver 103R, the video signal G is supplied to the video driver 103G, and the video signal G is supplied to the video driver 103B.
In addition, the timing generator 102 generates driving timing pulses TP for the liquid crystal panel modules 101R, 101G, and 101B based on the horizontal synchronizing signal VSYNC and the vertical synchronizing signal VSYNC of the video signal, and supplies them to the liquid crystal panel modules 101R, 101G, and 101B. Supplied. In the timing generator 102, a clock CLK for the liquid crystal drivers 103R, 103G, and 103B is generated and supplied to the liquid crystal drivers 103R, 103G, and 103B.
[0043]
In the liquid crystal driver 103R, the video signal R that has been subjected to predetermined processing by the video signal processing circuit 104 and the clock CLK from the timing generator 102 are received and the video signal R drives the liquid crystal panel module 101R at a predetermined timing. The AC signal is inverted and supplied to the liquid crystal panel module 101R as a video signal VR.
Similarly, in the liquid crystal driver 103G, the video signal G that has been subjected to predetermined processing by the video signal processing circuit 104 and the clock from the timing generator 102 are received, and the video signal G has a predetermined value for driving the liquid crystal panel module 101G. The AC signal is inverted at the timing and supplied to the liquid crystal panel module 101G as a video signal VG.
In the liquid crystal driver 103B, the video signal B that has been subjected to predetermined processing by the video signal processing circuit 104 and the clock from the timing generator 102 are received, and the video signal B is AC at a predetermined timing in order to drive the liquid crystal panel module 101B. Inverted and supplied to the liquid crystal panel module 101B as the video signal VB.
[0044]
In each of the liquid crystal display panels 101R, 101G, and 101B, the liquid crystal drivers 103R, 103G, and 103B are used for driving the liquid crystal panel while controlling horizontal and vertical write transfer by the timing pulse TP generated by the timing generator 102, respectively. Video signals VR, VG, and VB that have been AC-inverted are written into a predetermined pixel circuit.
[0045]
At the time of writing, the pixel transistor TFT 101 is turned on when a high level scanning pulse SP is applied to the scanning line 1014 connected to the gate, and the potential of the signal line 1015 is transmitted to the first electrode a side.
At this time, the leakage current correction circuit 106 is balanced so that the points c and d are at the same potential due to the virtual short circuit of the operational amplifier 1062.
Thereafter, when the level of the scanning line 1014 becomes a low level, the potential on the first electrode a side is held as it is.
In this held state, current leaks from the pixel transistor TFT 101, and for this reason, the electric potential at the point of the first electrode “a” is released and the potential is lowered. However, since the charge equivalent to the leaked current flows through the current mirror circuit 1063 from the monitoring transistor 1061 in which a current equivalent to the leak current at the point a flows, the subtraction of the charge amount is 0. Thus, the voltage is held.
Therefore, the fluctuation of the voltage is minimized and the occurrence of flicker is suppressed.
[0046]
As described above, according to the present embodiment, for each pixel circuit PXLC, the leakage current when the pixel transistor TFT101 is in a non-conductive state is monitored, and a current substantially equivalent to the monitored leakage current is supplied to the pixel circuit PXLC. Since the leakage current correction circuit 106 that flows into the first electrode a is provided, there is little fluctuation in the holding voltage of the pixel circuit PXLC, and flicker does not occur in any video pattern when driven at a low frequency. In the field inversion driving, the holding voltage hardly fluctuates and flicker does not occur even when driving at a low frequency.
That is, it is possible to realize a good image display device free from flickering and having no voltage fluctuation due to leakage even though it is a voltage holding type display device.
In addition, since there is no voltage fluctuation due to leakage, it is possible to reduce power consumption for driving by rewriting only the video that has changed with respect to the previous field. However, in this case as well, the liquid crystal needs to be driven by AC at a frequency that does not affect the liquid crystal because AC driving is necessary.
[0047]
The circuit example shown here is merely an example of the embodiment, and it is obvious that any circuit configuration such as a MOS may be used as long as it is a circuit capable of correcting the leakage current.
Further, the fluctuation of the voltage can be suppressed by refreshing the fluctuation of the holding voltage due to the error of the leak correction once every several fields.
[0048]
In the above embodiment, the case where the present invention is applied to an active matrix liquid crystal display device using a liquid crystal cell as a display element (electro-optical element) of each pixel has been described as an example. The present invention is not limited, and the present invention can be applied to all active matrix display devices such as an active matrix EL display device using an electroluminescence (EL) element as a display element of each pixel.
[0049]
Second Embodiment In the second embodiment, a configuration example of a projection type liquid crystal display device (liquid crystal projector) to which the display device of FIG. 1 can be applied will be described.
[0050]
FIG. 5 is a block diagram showing a system configuration of a projection liquid crystal display device to which the active matrix display device according to the present invention can be applied as a display panel (LCD).
[0051]
The projection-type liquid crystal display device 200 according to this example includes a video signal source (VSRC) 201, a system board (SYSBRD) 202, and an LCD panel (PNL) 203.
In this system configuration, the system board 202 performs signal processing such as adjustment of the sample hold position on the video signal output from the video signal source 201. The system board 202 includes the timing generator 102, the liquid crystal driver 103 (R, G, B), the video signal processing circuit 104, and the VCOM voltage generation circuit 105 shown in FIG.
As the LCD panel 203, liquid crystal panel modules 105 (R, G, B) provided corresponding to R (red), G (green), and B (blue) are used.
[0052]
FIG. 6 is a schematic configuration diagram showing an example of the configuration of the optical system of the projection type color liquid crystal display device.
In the optical system 300 of the projection type color liquid crystal display device of FIG. 6, white light emitted from the light source 301 is only a specific color component, for example, a B (blue) light component having the shortest wavelength by the first beam splitter 302. Are transmitted, and the light components of the remaining colors are reflected. The B light component transmitted through the first beam splitter 302 has its optical path changed by the mirror 303 and is irradiated to the B LCD panel 305B through the lens 304.
For the light component reflected by the first beam splitter 302, for example, the G (green) light component is reflected by the second beam splitter 306, and the R (red) light component is transmitted. The G light component reflected by the second beam splitter 306 is applied to the G LCD panel 305G through the lens 307.
The R light component transmitted through the second beam splitter 306 is changed in optical path by mirrors 308 and 309 and irradiated to the R LCD panel 305R through the lens 310.
Each of the LCD panels 305R, 305G, and 305B includes a first substrate in which a plurality of pixels are arranged in a matrix, a second substrate that is opposed to the first substrate with a predetermined interval, and these It has a liquid crystal layer held between the substrates and a filter layer corresponding to each color.
The R, G, and B lights that have passed through the LCD panels 305R, 305G, and 305B are combined by a cross prism 311. The combined light emitted from the cross prism 311 is projected onto the screen 313 by the projection prism 312.
[0053]
In the projection type liquid crystal display device having the above configuration, the liquid crystal panel module 105 (R, G, B) or 105A (R, G, B) according to the above-described embodiment is used as the LCD panels 305R, 305G, 305B.
[0054]
In the projection type apparatus according to the second embodiment, since the display apparatus 100 according to the first embodiment is applied, the occurrence of flicker can be suppressed in any video pattern without increasing the driving frequency, and the image quality can be reduced. Deterioration can be prevented.
[0055]
There are two types of projection type liquid crystal display devices: a rear type and a front type. Generally, a rear type projection type liquid crystal display device is a projection TV for moving images, and a front type projection type liquid crystal display device is a data projector. Although being used, the dot matrix driving type active matrix liquid crystal display device according to the above-described embodiment can be applied to any type. Further, here, a case where the present invention is applied to a color projection type liquid crystal display device has been described as an example, but the present invention can be similarly applied to a monochrome projection type liquid crystal display device.
[0056]
【The invention's effect】
As described above, according to the present invention, it is possible to suppress the occurrence of flicker in any video pattern without increasing the driving frequency and to prevent the deterioration of image quality.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a first embodiment of a three-plate liquid crystal projection type video display device.
FIG. 2 is a circuit diagram illustrating a configuration example of the liquid crystal panel module of FIG.
FIG. 3 is a diagram for explaining an example of 1-line inversion display;
FIG. 4 is a circuit diagram showing a configuration example of a leakage current correction circuit and a pixel circuit according to the first embodiment.
FIG. 5 is a block diagram showing a system configuration of a projection liquid crystal display device to which the active matrix liquid crystal display device according to the present invention can be applied as a display panel (LCD).
FIG. 6 is a schematic configuration diagram showing an example of the configuration of an optical system of a projection color liquid crystal display device to which the active matrix liquid crystal display device according to the present invention can be applied as a display panel (LCD).
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 100 ... Liquid crystal display device, 101R, 101G, 101B ... Liquid crystal panel module, 102 ... Timing generator (TG), 103R, 103G, 103B ... Liquid crystal driver, 104 ... Video signal processing circuit, 105 ... VCOM voltage generation circuit, 106 ... Leakage current correction circuit, 1011... Effective pixel unit, 1012... Vertical drive circuit (VDRV), 1013... Horizontal drive circuit (HDRV), 1014-1 to 104-m. , PXLC: pixel circuit, TFT 101: pixel transistor (switching element), LC101: liquid crystal cell, Cs101 ... holding capacitor, 200 ... projection type liquid crystal display device, 201 ... video signal source (VSRC), 202 ... system board (SYSBRD), 203 ... LCD panel (PNL) DESCRIPTION OF SYMBOLS 300 ... Optical system, 301 ... Light source, 302 ... 1st beam splitter, 303, 308, 309 ... Mirror, 304, 307, 310 ... Lens, 305R, 305G, 305B ... LCD panel, 306 ... 2nd beam splitter, 311 ... Cross prism, 312 ... Projection prism, 313 ... Screen.

Claims

A display element which changes its display state by a voltage applied between the first electrode and the second electrode, and a switching transistor, when the switching transistor is in the conductive state, the video signal of the display device A plurality of pixel circuits to be applied and written to one electrode ;
A leak current provided corresponding to each pixel circuit and when the switching transistor of the corresponding pixel circuit is in a non-conductive state is monitored, and a current substantially corresponding to the monitored leak current is supplied to the first electrode side. A display device comprising: a leakage current correction circuit.

The display device according to claim 1, wherein the leakage current correction circuit includes a monitoring transistor having the same characteristics as the switching transistor of the pixel circuit.

The display device according to claim 2, wherein the monitoring transistor is held in a non-conductive state.

The display device according to claim 1, wherein the first electrode and the second electrode of the display element are applied with a voltage whose polarity is alternately changed every time a video signal is written.

The display device according to claim 1, wherein the pixel circuit includes a charge holding capacitive element connected between the first electrode and the second electrode.

A display element which changes its display state by a voltage applied between the first electrode and the second electrode, and a switching transistor, when the switching transistor is in the conductive state, the video signal of the display device An effective pixel portion in which a plurality of pixel circuits arranged in a matrix are written and applied to one electrode;
A leak current provided corresponding to each pixel circuit and when the switching transistor of the corresponding pixel circuit is in a non-conductive state is monitored, and a current substantially corresponding to the monitored leak current is supplied to the first electrode side. A display device comprising: a leakage current correction circuit.

The display device according to claim 6, wherein the leakage current correction circuit includes a monitoring transistor having the same characteristics as the switching transistor of the pixel circuit.

The display device according to claim 7, wherein the monitoring transistor is held in a non-conductive state.

The display device according to claim 6, wherein the first electrode and the second electrode of the display element are applied with a voltage whose polarity is alternately changed every time a video signal is written.

The display device according to claim 6, wherein the pixel circuit includes a charge holding capacitive element connected between the first electrode and the second electrode.

The display device according to claim 6, wherein a change in holding voltage due to an error in leak correction by the leak current correction circuit is refreshed once in a predetermined field.

A projection display device that irradiates light on a predetermined area of a display panel and projects an image formed on the display panel onto a light projection surface,
The display panel is at least
A display element which changes its display state by a voltage applied between the first electrode and the second electrode, and a switching transistor, when the switching transistor is in the conductive state, the video signal of the display device An effective pixel portion in which a plurality of pixel circuits arranged in a matrix are written and applied to one electrode;
A leak current provided corresponding to each pixel circuit and when the switching transistor of the corresponding pixel circuit is in a non-conductive state is monitored, and a current substantially corresponding to the monitored leak current is supplied to the first electrode side. A projection type display device including a leakage current correction circuit.