JP4419189B2 - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP4419189B2
JP4419189B2 JP2003300341A JP2003300341A JP4419189B2 JP 4419189 B2 JP4419189 B2 JP 4419189B2 JP 2003300341 A JP2003300341 A JP 2003300341A JP 2003300341 A JP2003300341 A JP 2003300341A JP 4419189 B2 JP4419189 B2 JP 4419189B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
secondary winding
rectifying
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003300341A
Other languages
Japanese (ja)
Other versions
JP2005073401A (en
Inventor
英雄 中村
Original Assignee
Tdkラムダ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdkラムダ株式会社 filed Critical Tdkラムダ株式会社
Priority to JP2003300341A priority Critical patent/JP4419189B2/en
Publication of JP2005073401A publication Critical patent/JP2005073401A/en
Application granted granted Critical
Publication of JP4419189B2 publication Critical patent/JP4419189B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、トランスの二次巻線に誘起した電圧を整流平滑して出力電圧を得る整流平滑回路を備えたスイッチング電源装置に関する。   The present invention relates to a switching power supply apparatus including a rectifying and smoothing circuit that rectifies and smoothes a voltage induced in a secondary winding of a transformer to obtain an output voltage.

従来のフォワード型スイッチング電源装置の一例を図5に示す。同図において、1,2は入力電圧Vinが印加される入力端子、3は一次側と二次側とを絶縁するトランスで、このトランス3の一次巻線3aと主スイッチ素子であるNPNトランジスタ4との直列回路が、前記入力端子1,2間に接続される。トランジスタ4のベースは図示しない制御回路からパルス駆動信号が与えられており、これによりトランジスタ4がスイッチングされ、入力電圧Vinが一次巻線3aに断続的に印加されるようになっている。   An example of a conventional forward type switching power supply device is shown in FIG. In the figure, 1 and 2 are input terminals to which an input voltage Vin is applied, 3 is a transformer that insulates the primary side from the secondary side, and a primary winding 3a of the transformer 3 and an NPN transistor 4 as a main switch element. Is connected between the input terminals 1 and 2. The base of the transistor 4 is supplied with a pulse drive signal from a control circuit (not shown), whereby the transistor 4 is switched and the input voltage Vin is intermittently applied to the primary winding 3a.

一方、トランス3の二次側には、トランジスタ4のスイッチングに伴ないトランス3の二次巻線3bに誘起した電圧を整流平滑して、出力端子15,16間に直流出力電圧Voutを得る整流平滑回路21が接続される。この整流平滑回路21は、トランジスタ4のオン時に整流素子である整流用ダイオード5が導通して、チョークコイル7にエネルギーを蓄えると共に、トランジスタ4のオフ時に転流素子である転流用ダイオード6が導通して、それまでチョークコイル7に蓄えられていたエネルギーを出力側に送り出すように構成される。より具体的には、二次巻線3bのドット側が、整流用ダイオード5のアノードに接続され、整流用ダイオード5のカソードはインダクタンスであるチョークコイル7の一端と、転流用ダイオード6のカソードに接続される。そして二次巻線3bの非ドット側は、転流用ダイオード6のアノードと、容量素子である出力平滑コンデンサ14の他端と、出力端子16に接続される。またチョークコイル7の他端は出力平滑コンデンサ14の一端と、出力端子15に接続される。   On the other hand, on the secondary side of the transformer 3, the voltage induced in the secondary winding 3b of the transformer 3 due to switching of the transistor 4 is rectified and smoothed to obtain a DC output voltage Vout between the output terminals 15 and 16. A smoothing circuit 21 is connected. In this rectifying / smoothing circuit 21, the rectifying diode 5 which is a rectifying element is turned on when the transistor 4 is turned on to store energy in the choke coil 7, and the commutating diode 6 which is a commutating element is turned on when the transistor 4 is turned off. The energy stored in the choke coil 7 until then is sent to the output side. More specifically, the dot side of the secondary winding 3 b is connected to the anode of the rectifying diode 5, and the cathode of the rectifying diode 5 is connected to one end of the choke coil 7 that is an inductance and the cathode of the commutation diode 6. Is done. The non-dot side of the secondary winding 3 b is connected to the anode of the commutation diode 6, the other end of the output smoothing capacitor 14 that is a capacitive element, and the output terminal 16. The other end of the choke coil 7 is connected to one end of the output smoothing capacitor 14 and the output terminal 15.

次に上記構成についてその作用を説明すると、制御回路からのパルス駆動信号によりトランジスタ4がスイッチング動作することに伴い、入力電圧Vinがトランス3の一次巻線3aに断続的に印加される。この一連の動作でトランジスタ4がオンすると、一次巻線3aに印加される入力電圧Vinにより、二次巻線3bのドット側を正極性とする電圧が誘起されて整流用ダイオード5が導通し、チョークコイル7にエネルギーを蓄えつつ、出力平滑コンデンサ14で平滑された出力電圧Voutが、出力端子15,16間に出力される。一方、トランジスタ4がオフすると、今度は二次巻線3bの非ドット側端子に正極性の電圧が発生する。すると今度は、整流用ダイオード5が逆バイアスされて非導通となり、転流用ダイオード6が導通して、それまでチョークコイル7に蓄えられていたエネルギーが放出されつつ、引き続き出力端子15,16間に出力平滑コンデンサ14で平滑された出力電圧Voutが出力される。   Next, the operation of the above configuration will be described. The input voltage Vin is intermittently applied to the primary winding 3a of the transformer 3 as the transistor 4 performs a switching operation by a pulse drive signal from the control circuit. When the transistor 4 is turned on in this series of operations, the input voltage Vin applied to the primary winding 3a induces a voltage having a positive polarity on the dot side of the secondary winding 3b, and the rectifying diode 5 becomes conductive. The output voltage Vout smoothed by the output smoothing capacitor 14 while storing energy in the choke coil 7 is output between the output terminals 15 and 16. On the other hand, when the transistor 4 is turned off, a positive voltage is generated at the non-dot side terminal of the secondary winding 3b. Then, this time, the rectifying diode 5 is reverse-biased and becomes non-conductive, the commutation diode 6 becomes conductive, and the energy previously stored in the choke coil 7 is released, while continuing between the output terminals 15 and 16. The output voltage Vout smoothed by the output smoothing capacitor 14 is output.

図5に示す整流平滑回路21は、整流用ダイオード5が導通すると、チョークコイル7の両端間に二次巻線3bの誘起電圧と出力電圧Voutとの差電圧が印加され、転流用ダイオード6が導通すると、チョークコイル7の両端間電圧が出力電圧Voutとして出力されるいわば降圧形回路を構成している。図6は、転流用ダイオード6の両端間の電圧波形を示しているが、トランジスタ4のオン時に転流用ダイオード6の両端間に発生する電圧をVpとすると、整流平滑回路で整流平滑された後の出力電圧Voutは、電圧VpにNPNトランジスタ4のデューティ比(一周期に対するオン時間の比)Dを掛けた、Vp×Dに概ね等しくなる。   In the rectifying / smoothing circuit 21 shown in FIG. 5, when the rectifying diode 5 is turned on, a voltage difference between the induced voltage of the secondary winding 3b and the output voltage Vout is applied across the choke coil 7, and the commutating diode 6 is When conducting, a voltage across the choke coil 7 is output as the output voltage Vout, which constitutes a so-called step-down circuit. FIG. 6 shows a voltage waveform between both ends of the commutation diode 6. If the voltage generated between both ends of the commutation diode 6 when the transistor 4 is on is Vp, the voltage is rectified and smoothed by the rectifying and smoothing circuit. Is substantially equal to Vp × D, which is obtained by multiplying the voltage Vp by the duty ratio (ratio of on-time to one cycle) D of the NPN transistor 4.

従って、整流平滑回路21から出力電圧Voutとして取り出せる電圧最大値は、トランス3の一次巻線3aと二次巻線3bの巻数比によって決定されるので、この巻数比を増加させない限り、出力電圧Voutとしてより高い電圧を取り出すことはできない。そのため、特に出力電圧Voutを高くしたい場合には、トランス3が大型化して重くなり、コストの増加と小型化を困難にする問題を有していた。   Accordingly, the maximum voltage value that can be taken out as the output voltage Vout from the rectifying and smoothing circuit 21 is determined by the turns ratio of the primary winding 3a and the secondary winding 3b of the transformer 3. Therefore, unless the turns ratio is increased, the output voltage Vout As a result, a higher voltage cannot be extracted. For this reason, particularly when it is desired to increase the output voltage Vout, the transformer 3 becomes larger and heavier, making it difficult to increase the cost and reduce the size.

こうした問題を回避するために、例えば特許文献1には、リンギングチョーク方式のスイッチング電源装置において、主スイッチ素子のオン時には、トランスの二次巻線に誘起された電圧で第2のコンデンサを充電する一方で、主スイッチ素子のオフ時には、それまでトランスに蓄えられた磁気エネルギーによって第1のコンデンサを充電し、トランスの出力側で第1および第2のコンデンサを直列に接続することで、この直列回路の両端間からより高い出力電圧を取り出せるようにしたものが提案されている。
特開平6−189539号公報
In order to avoid such a problem, for example, in Patent Document 1, in a ringing choke type switching power supply device, when the main switch element is turned on, the second capacitor is charged with a voltage induced in the secondary winding of the transformer. On the other hand, when the main switch element is turned off, the first capacitor is charged by the magnetic energy stored in the transformer so far, and the first and second capacitors are connected in series on the output side of the transformer. There has been proposed a circuit in which a higher output voltage can be extracted from between both ends of the circuit.
Japanese Patent Laid-Open No. 6-189539

上記引用文献1に示す回路構成では、第1および第2のコンデンサによる簡単な構成で、整流平滑回路からより高い出力電圧を得ることができる。しかし、整流平滑回路として整流用ダイオード5と転流用ダイオード6とを備えたフォワード型のスイッチング電源装置では、そのままコンデンサを組み込むことはできない上に、一次巻線3aと二次巻線3bとの巻数比を変えないまま、簡単な構成で出力電圧を高くしたり低くしたりすることは不可能である。   In the circuit configuration shown in the cited document 1, a higher output voltage can be obtained from the rectifying / smoothing circuit with a simple configuration using the first and second capacitors. However, in the forward type switching power supply device including the rectifying diode 5 and the commutation diode 6 as a rectifying / smoothing circuit, a capacitor cannot be incorporated as it is, and the number of turns of the primary winding 3a and the secondary winding 3b is not limited. It is impossible to increase or decrease the output voltage with a simple configuration without changing the ratio.

本願発明は上記問題点に鑑み、トランスの巻数比を変えることなく、簡単な構成で任意の出力電圧を取り出せるスイッチング電源装置を提供することをその目的とする。   In view of the above problems, an object of the present invention is to provide a switching power supply device that can extract an arbitrary output voltage with a simple configuration without changing the turns ratio of the transformer.

本発明におけるスイッチング電源装置は、主スイッチ素子のスイッチングに伴いトランスの二次巻線に誘起した電圧を整流平滑して出力電圧を得る整流平滑回路を備え、この整流平滑回路は、前記主スイッチ素子のオン時に整流素子が導通して、インダクタンスにエネルギーを蓄えると共に、前記主スイッチ素子のオフ時に転流素子が導通して、前記インダクタンスに蓄えたエネルギーを出力側に送り出すように構成されるスイッチング電源装置において、少なくとも前記整流素子が導通している間に、前記二次巻線と前記インダクタンスとの直列回路を短絡するオン期間が存在し、オフ期間には該インダクタンスのエネルギーを出力側に送り出すスイッチ素子と、このスイッチ素子のオン期間に出力側から該スイッチ素子への電流の流れ込みを阻止する一方向導通素子とを備えた昇降圧チョッパ回路を設け、前記スイッチ素子のオフタイミングを前記整流素子の導通期間中にして、前記出力電圧を前記二次巻線の誘起電圧より高くし、前記スイッチ素子のオフタイミングを前記転流素子の導通期間中にして、前記出力電圧を前記二次巻線の誘起電圧より低くするように、前記スイッチ素子のオフタイミングを決めるPWM制御回路を備えている。 Switching power supply according to the present invention includes a rectifier smoothing circuit for obtaining an output voltage of the voltage induced in the transformer secondary winding with the switching of the main switching element rectifying and smoothing, this rectifying and smoothing circuit, the main switching device A switching power supply configured such that the rectifier element is turned on when the main switch element is turned on to store energy in the inductance, and the commutation element is turned on when the main switch element is turned off to send the energy stored in the inductance to the output side In the device, there is an ON period in which the series circuit of the secondary winding and the inductance is short-circuited at least while the rectifying element is in conduction, and the switch that sends the energy of the inductance to the output side in the OFF period Current flow from the output side to the switching element during the ON period of the switching element The buck-boost chopper circuit that includes a unidirectional conductive element to prevent provided, and the off timing of the switching element during the conduction period of the rectifier element, the output voltage higher than the induced voltage of the secondary winding A PWM control circuit for determining the off-timing of the switch element so that the off-timing of the switch element is set during the conduction period of the commutator and the output voltage is made lower than the induced voltage of the secondary winding. ing.

この場合、整流素子の導通期間中に昇降圧チョッパ回路を構成するスイッチ素子がオンすると、二次巻線に誘起した電圧がインダクタンスの両端間に印加され、このインダクタンスに速やかにエネルギーを蓄積する。その後、スイッチ素子のオフタイミングが整流素子の導通期間中であれば、二次巻線の誘起電圧にインダクタンスのフライバック電圧が重畳され、二次巻線の誘起電圧よりも高い出力電圧を取り出すことができる。また、スイッチ素子のオフタイミングを転流素子の導通期間中にすれば、今度はインダクタンスのフライバック電圧だけが出力側に印加され、二次巻線の誘起電圧よりも低い出力電圧を取り出すことができる。   In this case, when the switch element constituting the step-up / step-down chopper circuit is turned on during the conduction period of the rectifying element, a voltage induced in the secondary winding is applied across the inductance, and energy is quickly accumulated in the inductance. After that, if the switch element is off during the conduction period of the rectifying element, the inductance flyback voltage is superimposed on the induced voltage of the secondary winding, and an output voltage higher than the induced voltage of the secondary winding is taken out. Can do. Also, if the switching element is turned off during the commutation period, only the flyback voltage of the inductance is applied to the output side, and an output voltage lower than the induced voltage of the secondary winding can be extracted. it can.

上記構成によれば、トランスの一次巻線と二次巻線の巻数比をわざわざ変えなくても、昇降圧チョッパ回路を構成するスイッチ素子のオン・オフタイミングを適宜設定するだけで、任意の出力電圧を取り出すことが可能になる。   According to the above configuration, any output can be obtained by appropriately setting the ON / OFF timing of the switch elements constituting the buck-boost chopper circuit without changing the turns ratio of the primary winding and secondary winding of the transformer. The voltage can be taken out.

以下、本発明の好ましい実施例について、添付する図1〜図4を参照して詳細に説明する。尚、従来例の図5と構成が重複するものについては同一の符号を付し、その説明を極力省略する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. In addition, about the thing which a structure overlaps with FIG. 5 of a prior art example, the same code | symbol is attached | subjected and the description is abbreviate | omitted as much as possible.

回路の全体構成を示す図1において、本実施例ではトランス3の整流平滑回路21を構成するチョークコイル7と出力平滑コンデンサ14との間に、二次巻線3bの誘起電圧を昇圧または降圧することのできる昇降圧チョッパ回路31を備えている。この昇降圧チョッパ回路31は、チョークコイル7の他端にドレイン(一端)を接続し、二次巻線3bと転流用ダイオード6との接続点にソース(他端)を接続したスイッチ素子としてのMOSFET32と、出力平滑コンデンサ14からの電荷がチョークコイル7やMOSFET32に流れ込むことを防止する逆流防止素子であるダイオード33と、MOSFET32のゲートに接続する抵抗34とにより構成され、後述するバッファ49からMOSFET32に与えられるパルス制御信号により、このMOSFET32のオン・オフタイミングを変えることで、チョークコイル7を昇圧用または降圧用のインダクタンスとして機能させるようにしている。なお、36は出力端子15,16間に接続する負荷である。   In FIG. 1 showing the entire configuration of the circuit, in this embodiment, the induced voltage of the secondary winding 3b is stepped up or stepped down between the choke coil 7 constituting the rectifying and smoothing circuit 21 of the transformer 3 and the output smoothing capacitor 14. A step-up / step-down chopper circuit 31 is provided. This step-up / down chopper circuit 31 is a switching element in which a drain (one end) is connected to the other end of the choke coil 7 and a source (the other end) is connected to a connection point between the secondary winding 3 b and the commutation diode 6. The MOSFET 32 includes a diode 33 which is a backflow prevention element for preventing the charge from the output smoothing capacitor 14 from flowing into the choke coil 7 and the MOSFET 32, and a resistor 34 connected to the gate of the MOSFET 32. The choke coil 7 is caused to function as a boosting or step-down inductance by changing the on / off timing of the MOSFET 32 in accordance with the pulse control signal given to. Reference numeral 36 denotes a load connected between the output terminals 15 and 16.

一方、前記MOSFET32のオン・オフタイミングを決めるために、任意のパルス幅を有するパルス制御信号をMOSFET32のゲートに供給するPWM制御回路41が設けられる。図1に示す昇圧用のPWM制御回路41は、二次巻線3bの誘起電圧よりも高い出力電圧Voutを取り出すためのものであるが、降圧用のPWM制御回路71については後ほど説明する。   On the other hand, in order to determine the on / off timing of the MOSFET 32, a PWM control circuit 41 for supplying a pulse control signal having an arbitrary pulse width to the gate of the MOSFET 32 is provided. The step-up PWM control circuit 41 shown in FIG. 1 is for taking out the output voltage Vout higher than the induced voltage of the secondary winding 3b. The step-down PWM control circuit 71 will be described later.

PWM制御回路41は、トランジスタ4がオンすると二次巻線3bに誘起される電圧に同期して、H(高)レベルの矩形波aを生成するパルス成形回路42と、パルス成形回路42からの矩形波aが立ち上がると電圧レベルが低下し、この矩形波が立ち下がると電圧レベルが上昇する反転ノコギリ波形cを生成する反転ノコギリ波発生回路43と、出力端子15,16間に分圧抵抗44,45を直列接続して構成され、出力電圧Voutを分圧した検出電圧dを分圧抵抗44,45の接続点から出力する出力電圧検出回路46と、出力電圧検出回路46からの検出電圧dと反転ノコギリ波発生回路43からの反転ノコギリ波cとを比較して、その比較結果に応じてHレベルまたはL(低)レベルの矩形波bを発生するコンパレータ47と、パルス成形回路42からの矩形波aがHレベルで、コンパレータ47からの矩形波bがLレベルのときにのみ、Hレベルの矩形波(a−b)を出力する引算器48と、引算器48からの矩形波(a−b)をスイッチ素子であるMOSFET32のゲートにパルス制御信号(ゲートドライブパルス)として供給する駆動手段としてのバッファ49とにより構成される。なお、昇降圧チョッパ回路31およびPWM制御回路41以外の回路構成は、図5に示したものと全て共通している。   The PWM control circuit 41 includes a pulse shaping circuit 42 that generates an H (high) level rectangular wave a in synchronization with a voltage induced in the secondary winding 3b when the transistor 4 is turned on, When the rectangular wave a rises, the voltage level decreases, and when this rectangular wave falls, the voltage level rises, and an inverted sawtooth wave generating circuit 43 that generates an inverted sawtooth waveform c and a voltage dividing resistor 44 between the output terminals 15 and 16. , 45 are connected in series, and output voltage detection circuit 46 that outputs detection voltage d obtained by dividing output voltage Vout from the connection point of voltage dividing resistors 44 and 45, and detection voltage d from output voltage detection circuit 46 Is compared with the inverted sawtooth wave c from the inverted sawtooth wave generation circuit 43, and a comparator 47 for generating a rectangular wave b of H level or L (low) level according to the comparison result, and from the pulse shaping circuit 42 Square wave a is at H level Only when the rectangular wave b from the comparator 47 is at the L level, the subtractor 48 that outputs the rectangular wave (ab) at the H level, and the rectangular wave (ab) from the subtractor 48 as the switch element. And a buffer 49 as drive means for supplying a pulse control signal (gate drive pulse) to the gate of the MOSFET 32. The circuit configurations other than the step-up / down chopper circuit 31 and the PWM control circuit 41 are all the same as those shown in FIG.

次に、図2の波形図を参照しながら、上記構成の作用について説明する。なお、この図2において、上段は二次巻線3bのドット側に発生するトランス3の二次タップ電圧であり、以下、パルス成形回路42からの矩形波aと、反転ノコギリ波発生回路43からの反転ノコギリ波cおよび出力電圧検出回路46からの検出電圧dと、コンパレータ47からの矩形波bと、引算器48からの矩形波(a−b)と、FET32のドレイン・ソース間電圧をそれぞれ示している。   Next, the operation of the above configuration will be described with reference to the waveform diagram of FIG. In FIG. 2, the upper stage is the secondary tap voltage of the transformer 3 generated on the dot side of the secondary winding 3b. Hereinafter, the rectangular wave a from the pulse shaping circuit 42 and the inverted sawtooth wave generating circuit 43 are shown. Inverted sawtooth wave c and detection voltage d from output voltage detection circuit 46, rectangular wave b from comparator 47, rectangular wave (ab) from subtractor 48, and drain-source voltage of FET 32 Each is shown.

主スイッチ素子であるトランジスタ4のスイッチングに伴い、入力電圧Vinがトランス3の一次巻線3aに断続的に印加される。この一連の動作において、トランジスタ4がオン状態の時には、二次巻線3bのドット側を正極性とする電圧Vtapが誘起され、整流用ダイオード5は順バイアスされ導通する一方で、転流用ダイオード6は逆バイアスされ非導通になる。ここで二次巻線3bに誘起電圧Vtapが発生するのに同期して、PWM制御回路41のパルス成形回路42からは、誘起電圧Vtapが立ち上がるよりも僅かに早く、Hレベルの矩形波aが発生する。なお、ここでは誘起電圧Vtapの立ち上がりと同時に、パルス成形回路42からHレベルの矩形波aを発生させてもよい。パルス成形回路42からの矩形波aがHレベルに切り替わったことを受けて、反転ノコギリ波発生回路43はその電圧レベルが傾斜減少する反転ノコギリ波cをコンパレータ47に出力する。コンパレータ47は反転ノコギリ波cと出力電圧検出回路46からの検出電圧dを比較するが、誘起電圧Vtapが発生した直後は、検出電圧dよりも反転ノコギリ波cの電圧レベルが高いので、コンパレータ47からはLレベルの矩形波bが出力され、引算器48からはHレベルの矩形波(a−b)が出力される。   The input voltage Vin is intermittently applied to the primary winding 3a of the transformer 3 with the switching of the transistor 4 that is the main switch element. In this series of operations, when the transistor 4 is in the ON state, a voltage Vtap having a positive polarity on the dot side of the secondary winding 3b is induced, and the rectifying diode 5 is forward-biased and conducted, while the commutating diode 6 Is reverse biased and becomes non-conductive. Here, in synchronization with the generation of the induced voltage Vtap in the secondary winding 3b, the pulse wave forming circuit 42 of the PWM control circuit 41 generates an H level rectangular wave a slightly earlier than the induced voltage Vtap rises. appear. Here, an H-level rectangular wave a may be generated from the pulse shaping circuit 42 simultaneously with the rise of the induced voltage Vtap. In response to the switching of the rectangular wave a from the pulse shaping circuit 42 to the H level, the inverted sawtooth wave generating circuit 43 outputs an inverted sawtooth wave c whose voltage level is decreased to the comparator 47. The comparator 47 compares the inverted sawtooth wave c and the detected voltage d from the output voltage detection circuit 46. Immediately after the induced voltage Vtap is generated, the voltage level of the inverted sawtooth wave c is higher than the detected voltage d. Outputs an L level rectangular wave b, and the subtractor 48 outputs an H level rectangular wave (ab).

こうして、二次巻線3bに誘起電圧Vtapが発生する期間において、検出電圧dよりも反転ノコギリ波cの電圧レベルが低くなるまでは、バッファ49を介してMOSFET32のゲートにHレベルのパルス制御信号が与えられ、MOSFET32がオン状態になる。そのため、二次巻線3b,チョークコイル7,MOSFET32,二次巻線3bからなる閉ループが形成され、チョークコイル7を流れる電流が増加して、より多くのエネルギーを蓄えて行く。   Thus, in the period in which the induced voltage Vtap is generated in the secondary winding 3b, the H level pulse control signal is supplied to the gate of the MOSFET 32 via the buffer 49 until the voltage level of the inverted sawtooth wave c becomes lower than the detection voltage d. Is applied, and the MOSFET 32 is turned on. Therefore, a closed loop composed of the secondary winding 3b, the choke coil 7, the MOSFET 32, and the secondary winding 3b is formed, and the current flowing through the choke coil 7 increases to store more energy.

やがて、二次巻線3bのドット側に誘起電圧Vtapが発生する期間中に、反転ノコギリ波cの電圧レベルが出力電圧検出回路46からの検出電圧dよりも低くなると、引算器48からの矩形波(a−b)がLレベルに転じて、MOSFET32はターンオフする。こうなると、チョークコイル7の両端間にはそれまで蓄えられたエネルギーによる逆起電力が発生し、MOSFET32のドレイン・ソース間には、二次巻線3bの誘起電圧Vtapにチョークコイル7のフライバック電圧Vflybuckを加えた昇圧電圧が発生する。そのため、出力端子15,16間に発生する出力電圧Voutは、この昇圧した電圧Vtap+Vflybuckとほぼ同レベルとなる。   Eventually, when the voltage level of the inverted sawtooth wave c becomes lower than the detection voltage d from the output voltage detection circuit 46 during the period in which the induced voltage Vtap is generated on the dot side of the secondary winding 3b, The rectangular wave (ab) turns to the L level, and the MOSFET 32 is turned off. As a result, a back electromotive force is generated between the both ends of the choke coil 7 due to the energy stored so far, and the flyback of the choke coil 7 is caused between the drain and source of the MOSFET 32 to the induced voltage Vtap of the secondary winding 3b. A boosted voltage is generated by adding the voltage Vflybuck. For this reason, the output voltage Vout generated between the output terminals 15 and 16 becomes substantially the same level as the boosted voltage Vtap + Vflybuck.

その後、主スイッチ素子であるトランジスタ4がオフすると、二次巻線3bの非ドット側を正極性とする電圧が発生して、整流用ダイオード5は逆バイアスされ非導通になる一方で、転流用ダイオード6は順バイアスされ導通する。このときPWM制御回路41のパルス成形回路42からは、誘起電圧Vtapが立ち上がるよりも僅かに遅く、Lレベルの矩形波aが発生する。なお、ここでは誘起電圧Vtapの立ち下がりと同時に、パルス成形回路42からLレベルの矩形波aを発生させてもよい。パルス成形回路42からの矩形波aがLレベルに切り替わったことを受けて、反転ノコギリ波発生回路43はその電圧レベルが傾斜増加する反転ノコギリ波cをコンパレータ47に出力する。コンパレータ47は反転ノコギリ波cと出力電圧検出回路46からの検出電圧dを比較するが、反転ノコギリ波cの電圧レベルは検出電圧dよりも低く、コンパレータ47からはHレベルの矩形波bが出力され、且つパルス成形回路42からの矩形波aはLレベルなので、引算器48からの矩形波(a−b)は引き続きLレベルのままであり、MOSFET32はオフ状態を継続する。このとき、MOSFET32のドレイン・ソース間には電圧が発生しない。   Thereafter, when the transistor 4 as the main switch element is turned off, a voltage having a positive polarity on the non-dot side of the secondary winding 3b is generated, and the rectifying diode 5 is reverse-biased and becomes non-conductive, The diode 6 is forward biased and becomes conductive. At this time, the pulse shaping circuit 42 of the PWM control circuit 41 generates an L-level rectangular wave a slightly later than the induced voltage Vtap rises. Here, an L-level rectangular wave a may be generated from the pulse shaping circuit 42 simultaneously with the fall of the induced voltage Vtap. In response to the switching of the rectangular wave a from the pulse shaping circuit 42 to the L level, the inverted sawtooth wave generating circuit 43 outputs the inverted sawtooth wave c whose voltage level increases in slope to the comparator 47. The comparator 47 compares the inverted sawtooth wave c with the detection voltage d from the output voltage detection circuit 46. The voltage level of the inverted sawtooth wave c is lower than the detection voltage d, and the comparator 47 outputs an H level rectangular wave b. Since the rectangular wave a from the pulse shaping circuit 42 is at the L level, the rectangular wave (ab) from the subtractor 48 remains at the L level, and the MOSFET 32 continues to be in the OFF state. At this time, no voltage is generated between the drain and source of the MOSFET 32.

やがて、二次巻線3bに誘起電圧Vtapが発生する期間が近づき、パルス成形回路42からHレベルの矩形波aが発生するようになると、MOSFET32がオン状態になり、前述の動作を繰り返す。なお、MOSFET32がオンしている間は、出力平滑コンデンサ14側からチョークコイル7やMOSFET32へのエネルギーの移動が、ダイオード33によって阻止される。   Eventually, when the period in which the induced voltage Vtap is generated in the secondary winding 3b approaches and an H level rectangular wave a is generated from the pulse shaping circuit 42, the MOSFET 32 is turned on, and the above-described operation is repeated. While the MOSFET 32 is on, energy transfer from the output smoothing capacitor 14 side to the choke coil 7 and the MOSFET 32 is blocked by the diode 33.

ここまでは昇降圧チョッパ回路31の昇圧動作について述べたが、MOSFET32のスイッチング制御を、誘起電圧Vtapが発生するタイミングより少し遅れてオンにすることで、チョークコイル7に短期間エネルギーを蓄えるようにし、トランジスタ4がオフして、二次巻線3bの非ドット側を正極性とする電圧が発生した後に、MOSFET32をオフにすれば、そこでチョークコイル7に蓄えたエネルギーが放出され、二次巻線3bに誘起される電圧よりも低い出力電圧Voutを得ることができる。   Up to this point, the boosting operation of the step-up / step-down chopper circuit 31 has been described. By turning on the switching control of the MOSFET 32 slightly later than the timing at which the induced voltage Vtap is generated, energy is stored in the choke coil 7 for a short period of time. After the transistor 4 is turned off and a voltage having a positive polarity on the non-dot side of the secondary winding 3b is generated, if the MOSFET 32 is turned off, the energy stored in the choke coil 7 is released and the secondary winding is released. An output voltage Vout lower than the voltage induced on the line 3b can be obtained.

図3は、こうした降圧動作を実現するための回路構成を示したものである。ここでのPWM制御回路71は、図1における反転ノコギリ波発生回路43に代わって、パルス成形回路42からの矩形波aが立ち上がると電圧レベルが上昇し、この矩形波が立ち下がると電圧レベルが下降するノコギリ波形c’を生成するノコギリ波発生回路73が設けられ、また引算器48に代わって、パルス成形回路42からの矩形波aとコンパレータ47からの矩形波bがいずれもがHレベルのときにのみ、Hレベルの矩形波(a&b)を出力するAND回路78が設けられる。その他の構成は、図1に示すものと共通している。   FIG. 3 shows a circuit configuration for realizing such a step-down operation. The PWM control circuit 71 here increases the voltage level when the rectangular wave a from the pulse shaping circuit 42 rises instead of the inverted sawtooth wave generation circuit 43 in FIG. 1, and the voltage level rises when this rectangular wave falls. A sawtooth wave generating circuit 73 for generating a descending sawtooth waveform c ′ is provided, and instead of the subtractor 48, the rectangular wave a from the pulse shaping circuit 42 and the rectangular wave b from the comparator 47 are both at the H level. Only in this case, an AND circuit 78 for outputting an H level rectangular wave (a & b) is provided. Other configurations are the same as those shown in FIG.

上記図3の回路構成における動作を、図4の波形図に基づき説明すると、主スイッチ素子であるトランジスタ4がオンし、二次巻線3bのドット側に正極性の誘起電圧Vtapが発生する時点では、パルス生成回路42からHレベルの矩形波aが発生しており、このパルス成形回路42からの矩形波aがHレベルに切り替わったことを受けて、ノコギリ波発生回路73はその電圧レベルが傾斜上昇するノコギリ波c’をコンパレータ47に出力する。コンパレータ47はノコギリ波c’と出力電圧検出回路46からの検出電圧dを比較するが、誘起電圧Vtapが発生した直後は、検出電圧dよりもノコギリ波c’の電圧レベルが低いので、コンパレータ47からはLレベルの矩形波bが出力され、AND回路78からの矩形波(a&b)はLレベルとなる。これにより、二次巻線3bの誘起電圧Vtapと出力電圧Voutとの差電圧がチョークコイル7の両端間に印加され、チョークコイル7にエネルギーが蓄えられてゆく。なお、ここでは誘起電圧Vtapの立ち上がりと同時に、パルス成形回路42からHレベルの矩形波aを発生させてもよい。   The operation of the circuit configuration of FIG. 3 will be described with reference to the waveform diagram of FIG. 4. When the transistor 4 as the main switch element is turned on, a positive induced voltage Vtap is generated on the dot side of the secondary winding 3b. Then, a rectangular wave a of H level is generated from the pulse generating circuit 42, and the sawtooth wave generating circuit 73 has a voltage level in response to the switching of the rectangular wave a from the pulse forming circuit 42 to the H level. The sawtooth wave c ′ that rises in inclination is output to the comparator 47. The comparator 47 compares the sawtooth wave c 'with the detection voltage d from the output voltage detection circuit 46. Immediately after the induced voltage Vtap is generated, the voltage level of the sawtooth wave c' is lower than the detection voltage d. Outputs a rectangular wave b of L level, and the rectangular wave (a & b) from the AND circuit 78 becomes L level. As a result, a differential voltage between the induced voltage Vtap of the secondary winding 3b and the output voltage Vout is applied across the choke coil 7, and energy is stored in the choke coil 7. Here, an H-level rectangular wave a may be generated from the pulse shaping circuit 42 simultaneously with the rise of the induced voltage Vtap.

やがて、二次巻線3bのドット側に誘起電圧Vtapが発生する期間中に、ノコギリ波c’の電圧レベルが出力電圧検出回路46からの検出電圧dよりも高くなると、AND回路78からの矩形波(a&b)がHレベルに転じて、MOSFET32はターンオンする。こうなると、二次巻線3b,チョークコイル7,MOSFET32,二次巻線3bからなる閉ループが形成され、チョークコイル7を流れる電流が増加して、より多くのエネルギーを蓄えて行く。   Eventually, when the voltage level of the sawtooth wave c ′ becomes higher than the detection voltage d from the output voltage detection circuit 46 during the period in which the induced voltage Vtap is generated on the dot side of the secondary winding 3b, the rectangular shape from the AND circuit 78 The wave (a & b) turns to H level and the MOSFET 32 is turned on. In this case, a closed loop composed of the secondary winding 3b, the choke coil 7, the MOSFET 32, and the secondary winding 3b is formed, and the current flowing through the choke coil 7 increases to store more energy.

その後、トランジスタ4がオフすると、二次巻線3bの非ドット側を正極性とする電圧が発生して、整流用ダイオード5は逆バイアスされ非導通になる一方で、転流用ダイオード6は順バイアスされ導通する。このときPWM制御回路41のパルス成形回路42からは、誘起電圧Vtapが立ち上がるよりも僅かに遅く、Lレベルの矩形波aが発生する。なお、ここでは誘起電圧Vtapの立ち下がりと同時に、パルス成形回路42からLレベルの矩形波aを発生させてもよい。パルス成形回路42からの矩形波aがLレベルに切り替わったことを受けて、ノコギリ波発生回路73はその電圧レベルが傾斜減少するノコギリ波c’をコンパレータ47に出力する。コンパレータ47はノコギリ波c’と出力電圧検出回路46からの検出電圧dを比較し、引き続きHレベルの矩形波bを出力するが、パルス成形回路42からの矩形波aはLレベルなので、AND回路78からの矩形波(a&b)はLレベルになり、MOSFET32はそこでターンオフする。これにより、MOSFET32のドレイン・ソース間にはチョークコイル7のフライバック電圧Vflybuckだけが発生し、出力端子15,16間に発生する出力電圧Voutは、誘起電圧Vtapよりも低いフライバック電圧Vflybuckとほぼ同レベルになる。   Thereafter, when the transistor 4 is turned off, a voltage having a positive polarity on the non-dot side of the secondary winding 3b is generated, and the rectifying diode 5 is reverse-biased and non-conductive, while the commutation diode 6 is forward-biased. Is conducted. At this time, the pulse shaping circuit 42 of the PWM control circuit 41 generates an L-level rectangular wave a slightly later than the induced voltage Vtap rises. Here, an L-level rectangular wave a may be generated from the pulse shaping circuit 42 simultaneously with the fall of the induced voltage Vtap. In response to the switching of the rectangular wave a from the pulse shaping circuit 42 to the L level, the sawtooth wave generating circuit 73 outputs a sawtooth wave c 'whose voltage level is decreased to the comparator 47. The comparator 47 compares the sawtooth wave c ′ with the detection voltage d from the output voltage detection circuit 46, and continues to output the rectangular wave b at the H level. However, since the rectangular wave a from the pulse shaping circuit 42 is at the L level, the AND circuit The square wave (a & b) from 78 goes low and MOSFET 32 is turned off there. As a result, only the flyback voltage Vflybuck of the choke coil 7 is generated between the drain and source of the MOSFET 32, and the output voltage Vout generated between the output terminals 15 and 16 is almost equal to the flyback voltage Vflybuck lower than the induced voltage Vtap. It becomes the same level.

やがて、出力電圧検出回路46からの検出電圧dよりもノコギリ波c’の電圧レベルが低くなるが、AND回路78からの矩形波(a&b)は引き続きLレベルのままであり、MOSFET32はオフ状態を維持する。そして、トランジスタ4が再びターンオンして、前述の動作を繰り返す。なお、MOSFET32がオンしている間は、出力平滑コンデンサ14側からチョークコイル7やMOSFET32へのエネルギーの移動が、ダイオード33によって阻止される。   Eventually, the voltage level of the sawtooth wave c ′ becomes lower than the detection voltage d from the output voltage detection circuit 46, but the rectangular wave (a & b) from the AND circuit 78 remains at the L level, and the MOSFET 32 is turned off. maintain. Then, the transistor 4 is turned on again, and the above operation is repeated. While the MOSFET 32 is on, energy transfer from the output smoothing capacitor 14 side to the choke coil 7 and the MOSFET 32 is blocked by the diode 33.

このように、本実施例の昇降圧チョッパ回路31は、トランジスタ4のオン期間、即ち整流ダイオード5の導通中に、MOSFET32をオンしてチョークコイル7にエネルギーを蓄える期間を設けておけば、MOSFET32のターンオフタイミングを、整流ダイオード5の導通期間中とするか、さもなければ転流ダイオード6の導通期間中とするかによって、二次巻線3bの誘起電圧よりも出力電圧Voutを高く若しくは低くすることができる。そのため、従来のように高い出力電圧Voutを取り出すために、直列接続したコンデンサを組み込んだり、トランス3の一次巻線3aと二次巻線3bとの巻数比をわざわざ変えなくても、トランス3の二次側に昇降圧チョッパ回路31を組み込んで、MOSFET32のオン・オフタイミングを適宜設定するだけで、任意の出力電圧Voutを取り出すことが可能になる。   As described above, the step-up / step-down chopper circuit 31 of the present embodiment has the MOSFET 32 provided with a period for turning on the MOSFET 32 and storing energy in the choke coil 7 while the transistor 4 is on, that is, while the rectifier diode 5 is conducting. The output voltage Vout is made higher or lower than the induced voltage of the secondary winding 3b depending on whether the turn-off timing is during the conduction period of the rectifier diode 5 or otherwise during the conduction period of the commutation diode 6. be able to. Therefore, in order to take out a high output voltage Vout as in the prior art, it is possible to incorporate a capacitor connected in series or to change the turns ratio of the primary winding 3a and the secondary winding 3b of the transformer 3 without changing the winding ratio. An arbitrary output voltage Vout can be extracted simply by incorporating the step-up / step-down chopper circuit 31 on the secondary side and appropriately setting the ON / OFF timing of the MOSFET 32.

以上のように本実施例では、主スイッチ素子であるトランジスタ4のスイッチングに伴い、トランス3の二次巻線3bに誘起した電圧を整流平滑して出力電圧Voutを得る整流平滑回路21を備え、この整流平滑回路21は、トランジスタ4のオン時に整流素子である整流用ダイオード5が導通して、インダクタンスであるチョークコイル7にエネルギーを蓄えると共に、トランジスタ4のオフ時に転流用ダイオード6が導通して、チョークコイル7にそれまで蓄えたエネルギーを出力側に送り出すように構成されるスイッチング電源装置において、少なくとも整流用ダイオード5が導通している間に、二次巻線2cとチョークコイル7との直列回路を短絡するオン期間が存在し、オフ期間にはこのチョークコイル7のエネルギーを出力側に送り出すスイッチ素子としてのMOSFET32と、このMOSFET32のオン期間に出力側からMOSFET32への電流の流れ込みを阻止する一方向導通素子としてのダイオード33とを備えた昇降圧チョッパ回路31を設け、MOSFET32のオフタイミングを整流用ダイオード5の導通期間中にして、出力電圧Voutを二次巻線3bの誘起電圧より高くするように、MOSFET32のオフタイミングを転流用ダイオード6の導通期間中にして、出力電圧Voutを二次巻線3bの誘起電圧より低くするように、MOSFET32のオフタイミングを決めるPWM制御回路41、71を備えている。 As described above, this embodiment includes the rectifying / smoothing circuit 21 that rectifies and smoothes the voltage induced in the secondary winding 3b of the transformer 3 in accordance with the switching of the transistor 4 as the main switch element, and obtains the output voltage Vout. In this rectifying / smoothing circuit 21, the rectifying diode 5 which is a rectifying element is turned on when the transistor 4 is turned on to store energy in the choke coil 7 which is an inductance, and the commutation diode 6 is turned on when the transistor 4 is turned off. In the switching power supply device configured to send the energy stored in the choke coil 7 to the output side, the secondary winding 2c and the choke coil 7 are connected in series while at least the rectifying diode 5 is conducting. There is an ON period in which the circuit is short-circuited, and the energy of the choke coil 7 is sent to the output side during the OFF period. A step-up / step-down chopper circuit 31 including a MOSFET 32 as a switch element and a diode 33 as a one-way conduction element that prevents current from flowing from the output side to the MOSFET 32 during the ON period of the MOSFET 32 is provided . The MOSFET 32 is turned off during the conduction period of the commutation diode 6 so that the output voltage Vout becomes higher than the induced voltage of the secondary winding 3b during the conduction period of the rectifying diode 5, and the output voltage Vout is reduced to two. PWM control circuits 41 and 71 that determine the OFF timing of the MOSFET 32 are provided so as to be lower than the induced voltage of the next winding 3b .

この場合、整流用ダイオード5の導通期間中に昇降圧チョッパ回路31を構成するMOSFET32がオンすると、二次巻線3bに誘起した電圧がチョークコイル7の両端間に印加され、このチョークコイル7に速やかにエネルギーを蓄積する。その後、MOSFET32のオフタイミングが整流用ダイオード5の導通期間中であれば、二次巻線3bの誘起電圧にチョークコイル7のフライバック電圧が重畳され、二次巻線3bの誘起電圧よりも高い出力電圧Voutを取り出すことができる。また、MOSFET32のオフタイミングを転流用ダイオード6の導通期間中にすれば、今度はチョークコイル7のフライバック電圧だけが出力側に印加され、二次巻線3bの誘起電圧よりも低い出力電圧Voutを取り出すことができる。したがって、トランス3の一次巻線3aと二次巻線3bの巻数比をわざわざ変えなくても、MOSFET32のオン・オフタイミングを適宜設定するだけで、任意の出力電圧Voutを取り出すことが可能になる。   In this case, when the MOSFET 32 constituting the step-up / step-down chopper circuit 31 is turned on during the conduction period of the rectifying diode 5, the voltage induced in the secondary winding 3 b is applied across the choke coil 7. Accumulate energy promptly. Thereafter, if the MOSFET 32 is turned off during the conduction period of the rectifying diode 5, the flyback voltage of the choke coil 7 is superimposed on the induced voltage of the secondary winding 3b and is higher than the induced voltage of the secondary winding 3b. The output voltage Vout can be taken out. Further, if the MOSFET 32 is turned off during the conduction period of the commutation diode 6, only the flyback voltage of the choke coil 7 is applied to the output side, and the output voltage Vout lower than the induced voltage of the secondary winding 3b. Can be taken out. Therefore, it is possible to extract an arbitrary output voltage Vout by appropriately setting the on / off timing of the MOSFET 32 without changing the turns ratio of the primary winding 3a and the secondary winding 3b of the transformer 3. .

尚、本発明は上記実施例に限定されるものではなく、次のような種々の変形が可能である。例えば、主スイッチ素子としてトランジスタ4以外にMOS型FETなどを利用できる。同様に、スイッチ素子としてのMOSFET32も、例えばトランジスタなどを利用してよい。また、整流平滑回路21の整流,転流素子として、MOSFETなどの整流,転流スイッチ素子を利用し、主スイッチ素子のスイッチングに同期してこれらの整流,転流スイッチ素子を駆動させてもよい。これにより、整流平滑回路21の損失を低減して効率の向上を図ることができる。さらに、整流平滑回路21の回路構成をセンタータップ型にしても良い。また、整流用ダイオード5を二次巻線3bのドット側端子側にではなく、非ドット側端子側に接続してもよい。   In addition, this invention is not limited to the said Example, The following various deformation | transformation are possible. For example, a MOS type FET or the like can be used as the main switch element in addition to the transistor 4. Similarly, for example, a transistor may be used as the MOSFET 32 as the switch element. Further, a rectification / commutation switch element such as a MOSFET may be used as the rectification / commutation element of the rectification / smoothing circuit 21, and these rectification / commutation switch elements may be driven in synchronization with the switching of the main switch element. . Thereby, the loss of the rectifying / smoothing circuit 21 can be reduced and the efficiency can be improved. Furthermore, the circuit configuration of the rectifying and smoothing circuit 21 may be a center tap type. Further, the rectifying diode 5 may be connected not to the dot side terminal side of the secondary winding 3b but to the non-dot side terminal side.

本実施例におけるフォワード型スイッチング電源装置の一例を示す回路図である。It is a circuit diagram which shows an example of the forward type switching power supply device in a present Example. 同上、昇圧動作時における各部の電圧を示す波形図である。FIG. 4 is a waveform diagram showing voltages at various parts during the boosting operation. 同上、別な変形例を示すフォワード型スイッチング電源装置の回路図である。It is a circuit diagram of the forward type switching power supply device which shows another modification same as the above. 同上、降圧動作時における各部の電圧を示す波形図である。FIG. 4 is a waveform diagram showing voltages at various parts during the step-down operation. 従来のフォワード型スイッチング電源装置の一例を示す回路図である。It is a circuit diagram which shows an example of the conventional forward type switching power supply device. 同上、転流用ダイオードの両端間の電圧を示す波形図である。It is a wave form diagram which shows the voltage between the both ends of the diode for commutation same as the above.

3 トランス
4 トランジスタ(主スイッチ素子)
7 チョークコイル(インダクタンス)
21 整流平滑回路
31 昇降圧チョッパ回路
32 MOSFET(スイッチ素子)
33 ダイオード(一方向導通素子)
41,71 PWM制御回路
3 Transformer 4 Transistor (Main switch element)
7 Choke coil (inductance)
21 Rectifier smoothing circuit
31 Buck-boost chopper circuit
32 MOSFET (switch element)
33 Diode (unidirectional conducting element)
41, 71 PWM control circuit

Claims (1)

主スイッチ素子のスイッチングに伴いトランスの二次巻線に誘起した電圧を整流平滑して出力電圧を得る整流平滑回路を備え、
この整流平滑回路は、前記主スイッチ素子のオン時に整流素子が導通して、インダクタンスにエネルギーを蓄えると共に、前記主スイッチ素子のオフ時に転流素子が導通して、前記インダクタンスに蓄えたエネルギーを出力側に送り出すように構成されるスイッチング電源装置において、
少なくとも前記整流素子が導通している間に、前記二次巻線と前記インダクタンスとの直列回路を短絡するオン期間が存在し、オフ期間には該インダクタンスのエネルギーを出力側に送り出すスイッチ素子と、このスイッチ素子のオン期間に出力側から該スイッチ素子への電流の流れ込みを阻止する一方向導通素子とを備えた昇降圧チョッパ回路を設け
前記スイッチ素子のオフタイミングを前記整流素子の導通期間中にして、前記出力電圧を前記二次巻線の誘起電圧より高くし、前記スイッチ素子のオフタイミングを前記転流素子の導通期間中にして、前記出力電圧を前記二次巻線の誘起電圧より低くするように、前記スイッチ素子のオフタイミングを決めるPWM制御回路を備えたことを特徴とするスイッチング電源装置。
A rectifying / smoothing circuit that obtains an output voltage by rectifying and smoothing the voltage induced in the secondary winding of the transformer with the switching of the main switch element,
This rectifying and smoothing circuit conducts the rectifying element when the main switch element is turned on and stores energy in the inductance, and when the main switch element is turned off, the commutation element conducts and outputs the energy stored in the inductance. In the switching power supply device configured to be sent to the side,
There is an on period in which a series circuit of the secondary winding and the inductance is short-circuited at least while the rectifying element is conducting, and a switching element that sends energy of the inductance to the output side in the off period; A step-up / step-down chopper circuit provided with a one-way conduction element that prevents a current from flowing from the output side to the switch element during an ON period of the switch element ;
The switch element is turned off during the conduction period of the rectifying element, the output voltage is made higher than the induced voltage of the secondary winding, and the switch element is turned off during the conduction period of the commutation element. A switching power supply device comprising: a PWM control circuit that determines an off timing of the switch element so that the output voltage is lower than an induced voltage of the secondary winding .
JP2003300341A 2003-08-25 2003-08-25 Switching power supply Expired - Fee Related JP4419189B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003300341A JP4419189B2 (en) 2003-08-25 2003-08-25 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003300341A JP4419189B2 (en) 2003-08-25 2003-08-25 Switching power supply

Publications (2)

Publication Number Publication Date
JP2005073401A JP2005073401A (en) 2005-03-17
JP4419189B2 true JP4419189B2 (en) 2010-02-24

Family

ID=34405303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003300341A Expired - Fee Related JP4419189B2 (en) 2003-08-25 2003-08-25 Switching power supply

Country Status (1)

Country Link
JP (1) JP4419189B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2590160A2 (en) 2011-11-02 2013-05-08 Yamaha Corporation Method of fabricating bow stick of stringed instrument and bow stick of stringed instrument

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5308682B2 (en) * 2008-01-24 2013-10-09 新電元工業株式会社 Bidirectional DC / DC converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2590160A2 (en) 2011-11-02 2013-05-08 Yamaha Corporation Method of fabricating bow stick of stringed instrument and bow stick of stringed instrument

Also Published As

Publication number Publication date
JP2005073401A (en) 2005-03-17

Similar Documents

Publication Publication Date Title
US7633780B2 (en) Switching power supply apparatus with low loss synchronous rectification
US7023186B2 (en) Two stage boost converter topology
JP2006246685A (en) Switching power supply
JP2009284667A (en) Power supply device, its control method, and semiconductor device
EP1763124A2 (en) DC-DC converter
US6597587B1 (en) Current driven synchronous rectifier with energy recovery using hysterisis driver
CN111464034A (en) Power converter, synchronous rectifier controller for switch mode power supply and method thereof
JP4088756B2 (en) Switching power supply
JP2003259641A (en) Direct-current voltage conversion circuit
JP4816908B2 (en) Multi-output switching power supply
JP2015186363A (en) DC-DC converter
JP2005160224A (en) Power converter
JP4434011B2 (en) DC converter
JPH1155944A (en) Switching power supply equipment
JP4419189B2 (en) Switching power supply
JP4352451B2 (en) Multi-output switching power supply
JP4172569B2 (en) Switching power supply
JP4096547B2 (en) DC-DC converter circuit
JP2006191706A (en) Dc converter
JP2022056756A (en) Current detection circuit, power conversion device, and electric power system
JP2005287195A (en) Protection circuit and converter circuit
JP2004153990A (en) Power factor improving converter
JP2004357495A (en) Switching power circuit and control method used for switching power circuit
JP4718773B2 (en) converter
JP4997984B2 (en) Synchronous rectification type DC-DC converter.

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees