JP4418708B2 - タイミング制約作成方法 - Google Patents
タイミング制約作成方法 Download PDFInfo
- Publication number
- JP4418708B2 JP4418708B2 JP2004138916A JP2004138916A JP4418708B2 JP 4418708 B2 JP4418708 B2 JP 4418708B2 JP 2004138916 A JP2004138916 A JP 2004138916A JP 2004138916 A JP2004138916 A JP 2004138916A JP 4418708 B2 JP4418708 B2 JP 4418708B2
- Authority
- JP
- Japan
- Prior art keywords
- constraint
- timing
- input
- pin
- timing constraint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/12—Timing analysis or timing optimisation
Description
先ず、図1、図2及び図8を用いて、第1の実施の形態を示す。
次に、図8、図9及び図10を用いて、第2の実施の形態について示す。
次に、図11、図12、図13及び図14を用いて、第3の実施の形態について説明する。
次に、本実施の形態について、図15、図16、図17、図18及び図19を用いて説明を行う。
12、12A、12B 整合性判定ステップ
13、13A、42 制約変換ステップ
21 参照クロック情報抽出ステップ
22 参照先クロック情報抽出ステップ
23 クロック情報比較ステップ
63、64、83、84 タイミング制約
101 タイミング例外情報抽出ステップ
102 接続先タイミング例外情報抽出ステップ
103 タイミング例外情報比較ステップ
121 入出力遅延情報抽出ステップ
122 接続先入出力遅延情報抽出ステップ
123 パス要求時間算出ステップ
124 制約要求時間算出ステップ
125 許容値指定ステップ
126 入力遅延情報判定ステップ
151 警告表示ステップ
152 タイミング制約編集ステップ
613、813、1413 出力ピン
623、823、1423 入力ピン
631、831、143 出力遅延制約
(出力遅延情報、下位限定タイミング制約)
641、841、144 入力遅延制約
(入力遅延情報、下位限定タイミング制約)
632、642、
832、842 マルチサイクル制約(上位変換タイミング制約)
Claims (11)
- 論理回路の下位階層回路及び上位階層回路のデータからなる階層関係を考慮した階層設計上の前記上位階層のタイミング制約を作成するタイミング制約作成方法において、
階層構造を持つ前記論理回路のデータ、前記論理回路のプリミティブ情報を保持するライブラリデータ、及び前記下位階層回路が有するタイミング制約を入力手段によって入力するデータ入力ステップと、
互いに接続される前記各下位階層回路が有する下位階層のタイミング制約間の少なくとも1つのインターフェイス仕様の整合性を判定手段によって判定する整合性判定ステップとを含み、
前記インターフェイス仕様は、前記下位階層回路の有するタイミング制約であって、前記下位階層回路が参照するクロックである参照クロック情報、前記下位階層回路と接続される他の下位階層回路間のタイミングを変更するタイミング例外情報、前記下位階層回路の入力又は出力に付される外部遅延制約としての入力遅延情報又は出力遅延情報を含む
ことを特徴とするタイミング制約作成方法。 - 請求項1記載のタイミング制約作成方法において、
前記整合性判定ステップは、
前記下位階層回路の入力ピン又は出力ピンに設定された前記入力遅延情報又は前記出力遅延情報が参照する前記参照クロック情報を抽出する参照クロック情報抽出ステップと、
接続される前記下位階層回路と前記他の下位階層回路において前記入力ピンを経由するパスの始点又は前記出力ピンを経由するパスの終点の前記参照クロック情報を抽出する参照先クロック情報抽出ステップと、
前記参照クロック情報抽出ステップ及び前記参照先クロック情報抽出ステップでそれぞれ抽出した前記参照クロック情報同士を比較するクロック情報比較ステップとを含む
ことを特徴とするタイミング制約作成方法。 - 請求項1記載のタイミング制約作成方法において、
前記整合性判定ステップは、
前記下位階層回路の入力ピン又は出力ピンに設定された前記タイミング例外情報を抽出するタイミング例外情報抽出ステップと、
前記入力ピンを有する前記下位階層回路の接続対象となる接続先下位階層回路のピン又は前記出力ピンを有する前記接続先下位階層回路のピンに設定された接続先の前記タイミング例外情報を抽出する接続先タイミング例外情報抽出ステップと、
前記タイミング例外情報抽出ステップ及び前記接続先タイミング例外情報抽出ステップでそれぞれ抽出した前記タイミング例外情報と前記接続先のタイミング例外情報とを比較するタイミング例外情報比較ステップとを含む
ことを特徴とするタイミング制約作成方法。 - 請求項1記載のタイミング制約作成方法において、
前記整合性判定ステップは、
前記下位階層回路の入力ピンに設定された前記入力遅延情報又は出力ピンに設定された前記出力遅延情報を抽出する入出力遅延情報抽出ステップと、
前記入力ピン又は出力ピンの接続対象となる接続先下位階層回路の出力ピン又は入力ピンに設定された接続先入出力遅延情報を抽出する接続先入出力遅延情報抽出ステップと、
前記入出力遅延情報抽出ステップで前記入出力遅延情報が抽出された前記入力ピン又は出力ピンと、この入力ピン又は出力ピンの接続対象となる下位階層回路のピンであって、前記接続先入出力遅延情報抽出ステップで入出力遅延情報が抽出された出力ピン又は入力ピンを経由するパスの始点又は終点の参照クロック情報に基づいて前記パスの始点から終点までの信号の伝播時間の最大許容値を算出するパス要求時間算出ステップと、
前記入力ピンとこの入力ピンを経由するパスの終点との間における信号伝播時間の最大制約要求時間と、前記出力ピンとこの出力ピンを経由するパスの始点との間における信号伝播時間の最大制約要求時間とを、前記入出力遅延情報と、前記出力ピン又は入力ピンを経由するパスの始点又は終点の参照クロック情報とに基づいて算出する、制約要求時間算出ステップと、
整合性判定の基準となる許容値を指定する許容値指定ステップと、
前記パス要求時間算出ステップ及び前記制約要求時間算出ステップで算出した伝播時間の前記最大許容値及び前記最大制約要求時間と前記許容値指定ステップで指定した前記許容値とに基づいて、入出力遅延情報の妥当性を判定する入出力遅延情報判定ステップとを含む
ことを特徴とするタイミング制約作成方法。 - 請求項1記載のタイミング制約作成方法において、
前記整合性判定ステップで不整合であると判断された場合、警告表示手段によって不整合箇所を警告表示する警告表示ステップを有する
ことを特徴とするタイミング制約作成方法。 - 請求項5記載のタイミング制約作成方法において、
前記警告表示ステップで警告表示された不整合箇所のタイミング制約を整合の取れるように制約編集手段によって編集するタイミング制約編集ステップを有する
ことを特徴とするタイミング制約作成方法。 - 請求項6記載のタイミング制約作成方法において、
前記整合性判定ステップで不整合であると判断された場合、前記下位階層回路のタイミング制約情報に対して前記タイミング制約編集ステップで編集した結果に基づいて、入力された前記下位階層回路のタイミング制約を制約変換手段によって上位階層回路のタイミング制約に変換する制約変換ステップを有する
ことを特徴とするタイミング制約作成方法。 - 請求項7記載のタイミング制約作成方法において、
前記制約変換ステップは、前記上位階層回路のタイミング制約及び編集後の下位階層回路のタイミング制約を出力する
ことを特徴とするタイミング制約作成方法。 - 請求項7記載のタイミング制約作成方法において、
前記下位階層回路のタイミング制約情報は、前記制約変換ステップにより制約変換されて、前記上位階層回路のタイミング制約となる上位変換タイミング制約と、前記制約変換ステップにより制約変換されて、前記上位階層回路のタイミング制約に現れない下位限定タイミング制約とのうち、少なくとも一方を含む
ことを特徴とするタイミング制約作成方法。 - 請求項9記載のタイミング制約作成方法において、
前記上位変換タイミング制約は、マルチサイクル制約である
ことを特徴とするタイミング制約作成方法。 - 請求項9記載のタイミング制約作成方法において、
前記下位限定タイミング制約は、入出力遅延制約である
ことを特徴とするタイミング制約作成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004138916A JP4418708B2 (ja) | 2004-05-07 | 2004-05-07 | タイミング制約作成方法 |
US11/121,083 US7249334B2 (en) | 2004-05-07 | 2005-05-04 | Method for generating timing constraints of logic circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004138916A JP4418708B2 (ja) | 2004-05-07 | 2004-05-07 | タイミング制約作成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005321980A JP2005321980A (ja) | 2005-11-17 |
JP4418708B2 true JP4418708B2 (ja) | 2010-02-24 |
Family
ID=35240785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004138916A Expired - Fee Related JP4418708B2 (ja) | 2004-05-07 | 2004-05-07 | タイミング制約作成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7249334B2 (ja) |
JP (1) | JP4418708B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2057568A2 (en) | 2006-08-18 | 2009-05-13 | Advanced Micro Devices, Inc. | Integrated circuit chip with repeater flops and method for automated design of same |
US7962886B1 (en) * | 2006-12-08 | 2011-06-14 | Cadence Design Systems, Inc. | Method and system for generating design constraints |
EP2129090B1 (en) * | 2008-05-29 | 2016-06-15 | LG Electronics Inc. | Mobile terminal and display control method thereof |
CN101877014B (zh) * | 2009-04-30 | 2012-07-25 | 国际商业机器公司 | 一种检测时序约束冲突的方法和装置 |
US8443328B2 (en) * | 2010-06-14 | 2013-05-14 | Synopsys, Inc. | Recursive hierarchical static timing analysis |
WO2011161771A1 (ja) * | 2010-06-22 | 2011-12-29 | 富士通株式会社 | タイミング制約生成支援装置、タイミング制約生成支援プログラム、及び、タイミング制約生成支援方法 |
US8560988B2 (en) | 2010-08-13 | 2013-10-15 | Atrenta, Inc. | Apparatus and method thereof for hybrid timing exception verification of an integrated circuit design |
US8468479B2 (en) | 2011-03-18 | 2013-06-18 | Synopsys, Inc. | Consistent hierarchical timing model with crosstalk consideration |
US9542524B2 (en) | 2015-01-27 | 2017-01-10 | International Business Machines Corporation | Static timing analysis (STA) using derived boundary timing constraints for out-of-context (OOC) hierarchical entity analysis and abstraction |
US10394983B2 (en) * | 2017-06-14 | 2019-08-27 | Excellicon Corporation | Method to automatically generate and promote timing constraints in a Synopsys Design Constraint format |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5128737A (en) * | 1990-03-02 | 1992-07-07 | Silicon Dynamics, Inc. | Semiconductor integrated circuit fabrication yield improvements |
US5956257A (en) * | 1993-03-31 | 1999-09-21 | Vlsi Technology, Inc. | Automated optimization of hierarchical netlists |
US5475607A (en) * | 1994-04-12 | 1995-12-12 | International Business Machines Corporation | Method of target generation for multilevel hierarchical circuit designs |
US5917728A (en) * | 1995-07-26 | 1999-06-29 | Matsushita Electric Industrial Co., Ltd. | Method for designing path transistor logic circuit |
JP2874628B2 (ja) * | 1996-01-30 | 1999-03-24 | 日本電気株式会社 | 論理回路の最適化装置及びその方法 |
JPH10187787A (ja) | 1996-12-26 | 1998-07-21 | Toshiba Corp | 論理合成の境界条件抽出システム |
US6367060B1 (en) * | 1999-06-18 | 2002-04-02 | C. K. Cheng | Method and apparatus for clock tree solution synthesis based on design constraints |
JP4031905B2 (ja) | 2000-11-09 | 2008-01-09 | 富士通株式会社 | 回路設計装置及び回路設計方法 |
US20020073389A1 (en) * | 2000-12-13 | 2002-06-13 | Yaron Elboim | Clock tuning circuit in chip design |
US6910196B2 (en) * | 2003-05-08 | 2005-06-21 | Intel Corporation | Clocked and non-clocked repeater insertion in a circuit design |
-
2004
- 2004-05-07 JP JP2004138916A patent/JP4418708B2/ja not_active Expired - Fee Related
-
2005
- 2005-05-04 US US11/121,083 patent/US7249334B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7249334B2 (en) | 2007-07-24 |
JP2005321980A (ja) | 2005-11-17 |
US20050251780A1 (en) | 2005-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7249334B2 (en) | Method for generating timing constraints of logic circuit | |
US6026228A (en) | Integrated circuit design method, database apparatus for designing integrated circuit and integrated circuit design support apparatus | |
US7480878B2 (en) | Method and system for layout versus schematic validation of integrated circuit designs | |
US7945878B2 (en) | Rules and directives for validating correct data used in the design of semiconductor products | |
US8239795B2 (en) | Timing analyzing system for clock delay | |
US6829754B1 (en) | Method and system for checking for power errors in ASIC designs | |
US8037436B2 (en) | Circuit verification apparatus, a method of circuit verification and circuit verification program | |
JP3005538B1 (ja) | 機能ブロックのモデル作成によるlsi設計システム及びそのlsi設計方法 | |
US8281269B2 (en) | Method of semiconductor integrated circuit device and program | |
JP5265151B2 (ja) | ゲートレベルでの動的シミュレーション方法及び装置 | |
WO1999009497A1 (fr) | Procede d'extraction de caracteristiques de synchronisation de circuits a transistors, support de stockage stockant une bibliotheque de caracteristiques de synchronisation, procede de conception de lsi et procede d'extraction par grille | |
JP3923920B2 (ja) | 集積回路の設計システム及び集積回路の設計方法 | |
Xu et al. | Automatic synthesis of computation interference constraints for relative timing verification | |
US7945882B2 (en) | Asynchronous circuit logical verification method, logical verification apparatus, and computer readable storage medium | |
US7328415B2 (en) | Modeling blocks of an integrated circuit for timing verification | |
JP5605087B2 (ja) | 設計支援装置、設計支援方法および設計支援プログラム | |
Khvatov et al. | Development of an IP-cores Libraries as Part of the Design Flow of Integrated Circuits on FPGA | |
US7127693B2 (en) | Device for creating timing constraints | |
JP2006338090A (ja) | 半導体集積回路の設計方法および設計装置 | |
JP5059657B2 (ja) | マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム | |
US7284217B2 (en) | Method of LSI designing and a computer program for designing LSIS | |
JP4139236B2 (ja) | タイミング解析プログラム | |
Golshan | The Art of Timing Closure | |
JP2004280279A (ja) | トップダウン設計装置およびトップダウン設計プログラム | |
JP3561661B2 (ja) | 半導体集積回路及び半導体集積回路の設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |