JP4417666B2 - Group delay time adjuster - Google Patents

Group delay time adjuster Download PDF

Info

Publication number
JP4417666B2
JP4417666B2 JP2003270838A JP2003270838A JP4417666B2 JP 4417666 B2 JP4417666 B2 JP 4417666B2 JP 2003270838 A JP2003270838 A JP 2003270838A JP 2003270838 A JP2003270838 A JP 2003270838A JP 4417666 B2 JP4417666 B2 JP 4417666B2
Authority
JP
Japan
Prior art keywords
group delay
delay time
elements
voltage
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003270838A
Other languages
Japanese (ja)
Other versions
JP2005027246A (en
Inventor
恭介 佐々木
俊雄 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPC Electronics Corp
Original Assignee
SPC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPC Electronics Corp filed Critical SPC Electronics Corp
Priority to JP2003270838A priority Critical patent/JP4417666B2/en
Publication of JP2005027246A publication Critical patent/JP2005027246A/en
Application granted granted Critical
Publication of JP4417666B2 publication Critical patent/JP4417666B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、例えばフィードフォワード方式の歪み補償装置に用いられる群遅延時間調整器に関し、特に、良好な群遅延特性(group delay characteristic)が要求される用途において、入出力間の群遅延時間を電気的に制御することができる群遅延時間調整器に関する。   The present invention relates to a group delay time adjuster used in, for example, a feedforward type distortion compensation device, and more particularly, to an electric group delay time between input and output in an application where a good group delay characteristic is required. The present invention relates to a group delay time adjuster that can be controlled automatically.

様々な周波数の信号を一度に伝送する装置などでは、群遅延特性を考慮に入れた設計を行う必要がある。
従来、群遅延特性が必要になる用途では、同軸プランジャなどの機械的に伝播時間を変化させて群遅延時間を調整する装置が一般的に使用されていた。
群遅延特性とは、それを通過する信号の位相が周波数に比例して遅れる(周波数の増加に伴い位相が負の方向に回転する)特性をいい、群遅延だけあるが位相変化がない回路では波形の変化がないことが特徴である。
In an apparatus that transmits signals of various frequencies at once, it is necessary to design in consideration of group delay characteristics.
Conventionally, in applications that require group delay characteristics, a device that adjusts the group delay time by mechanically changing the propagation time, such as a coaxial plunger, has been generally used.
The group delay characteristic is a characteristic in which the phase of the signal passing through it is delayed in proportion to the frequency (the phase rotates in the negative direction as the frequency increases). In a circuit with only a group delay but no phase change It is characterized by no change in waveform.

本発明は、群遅延特性が要求される用途において電気的に遅延時間を制御することができる群遅延時間調整器を提供することをその課題とする。   An object of the present invention is to provide a group delay time adjuster that can electrically control a delay time in an application that requires a group delay characteristic.

上記課題を解決するための本発明の群遅延時間調整器は、所定の信号が伝送され、リアクタンス値が固定された第1素子、及び印加される電圧の電圧値に応じてリアクタンス値が変化する2個の第2素子が、直列又はシャントに接続される伝送線路と、前記2個の第2素子に同じ電圧を供給するための電圧入力端子とを有し、この電圧入力端子から供給される電圧の電圧値に応じて定まる前記2個の第2素子のリアクタンス値により、前記第1素子及び前記2個の第2素子により構成される共振回路で、入力損失を所定値以下に保ちつつ負荷Qが変化し、これにより前記伝送線路を通過する信号の群遅延時間が変化するように構成されている。   The group delay time adjuster of the present invention for solving the above-described problem is a first element to which a predetermined signal is transmitted, a reactance value is fixed, and a reactance value changes according to a voltage value of an applied voltage. The two second elements have a transmission line connected in series or shunt and a voltage input terminal for supplying the same voltage to the two second elements, and are supplied from the voltage input terminals. A resonant circuit constituted by the first element and the two second elements, based on the reactance value of the two second elements determined according to the voltage value of the voltage, while maintaining the input loss at a predetermined value or less. Q is changed, whereby the group delay time of the signal passing through the transmission line is changed.

入力損失を所定値以下、好ましくは略“0”に保ちつつ負荷Qを変化させるので、群遅延時間を変えることができる。第2素子のリアクタンス値により群遅延時間が変わる。このとき2個の第2素子のリアクタンス値を同値にするために、同じ電圧値を印加することになるので、制御が簡単になる。   Since the load Q is changed while keeping the input loss at a predetermined value or less, preferably approximately “0”, the group delay time can be changed. The group delay time varies depending on the reactance value of the second element. At this time, in order to make the reactance values of the two second elements equal, the same voltage value is applied, so that the control becomes simple.

このような群遅延時間調整器は、例えば、前記伝送線路に対して前記第1素子が直列に接続されるとともに、前記2個の第2素子が、前記第1素子を挟む位置で前記伝送線路に対してシャントに接続されている、いわゆるπ型に構成したり、前記伝送線路に対して前記第1素子がシャントに接続されるとともに、前記2個の第2素子が、前記第1素子の前記伝送線路との接続点を挟む位置で前記伝送線路に対して直列に接続されている、いわゆるT型に構成できる。いずれにしても2個の第2素子は同じリアクタンス値をとるので、制御は簡単である。   In such a group delay time adjuster, for example, the first element is connected in series to the transmission line, and the two second elements sandwich the first element. The first element is connected to the shunt with respect to the transmission line, and the two second elements are connected to the shunt. A so-called T-shape can be configured in which the connection point with the transmission line is sandwiched in series with respect to the transmission line. In any case, since the two second elements have the same reactance value, the control is simple.

他の本発明の群遅延時間調整器は、所定の信号が伝送され、リアクタンス値が固定された第1素子、及び印加される電圧の電圧値に応じてリアクタンス値が変化する2個の第2素子が、直列又はシャントに接続される伝送線路と、前記2個の第2素子に同じ電圧を供給するための電圧入力端子とを有する群遅延時間調整手段が、前記伝送線路が直列になるように複数接続されており、各群遅延時間調整手段は、前記電圧入力端子から供給される電圧の電圧値に応じて定まる前記2個の第2素子のリアクタンス値により、前記第1素子及び前記2個の第2素子により構成される共振回路で、入力損失を所定値以下に保ちつつ負荷Qが変化し、これにより前記伝送線路を通過する信号の群遅延時間が変化するように構成されている。   In another group delay time adjuster of the present invention, a predetermined signal is transmitted, a first element having a fixed reactance value, and two second reactance values that change in accordance with a voltage value of an applied voltage. Group delay time adjusting means having a transmission line in which elements are connected in series or shunt and a voltage input terminal for supplying the same voltage to the two second elements, so that the transmission line is in series The group delay time adjusting means is connected to the first element and the second element according to reactance values of the two second elements determined according to the voltage value of the voltage supplied from the voltage input terminal. A resonance circuit composed of a plurality of second elements is configured such that the load Q changes while keeping the input loss below a predetermined value, thereby changing the group delay time of the signal passing through the transmission line. .

本発明によれば、電気的に、簡単な制御により群遅延時間を変えられる群遅延時間調整器を提供できる。   ADVANTAGE OF THE INVENTION According to this invention, the group delay time regulator which can change a group delay time electrically by simple control can be provided.

以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、本発明の第1実施形態の群遅延時間調整器である。
この群遅延時間調整器は、入力側から入力された信号を出力側に伝送するための伝送線路1と、この伝送線路1に対して、直列に接続される誘導素子L1と、シャントに接続される可変容量素子C1、C2とを有している。可変容量素子C1、C2は、誘導素子L1を挟む位置に設けられている。可変容量素子C1、C2は同じ特性のものであり、電圧入力端子により外部から印加される電圧V1により同じ容量値を取るようになっている。当然、電圧V1が変化した場合には、可変容量素子C1、C2の容量値は、同じように変化する。
FIG. 1 is a group delay time adjuster according to a first embodiment of the present invention.
The group delay time adjuster is connected to a transmission line 1 for transmitting a signal input from the input side to the output side, an inductive element L1 connected in series to the transmission line 1, and a shunt. Variable capacitance elements C1 and C2. The variable capacitance elements C1 and C2 are provided at positions sandwiching the induction element L1. The variable capacitance elements C1 and C2 have the same characteristics, and take the same capacitance value by the voltage V1 applied from the outside by the voltage input terminal. Naturally, when the voltage V1 changes, the capacitance values of the variable capacitance elements C1 and C2 change in the same way.

このような構成の群遅延時間調整器は、スミスチャート上で考察すると、特定の周波数においてそのインピーダンス値が“1”から出発して、元の“1”に戻るような誘導値及び容量値を選ぶことができる。この特定の周波数では、誘導素子L1、可変容量素子C1、C2により構成される共振回路の挿入損失が“0”となる。その前後の周波数では、インピーダンス値が“1”に戻らず、ミスマッチが生じて挿入損失が発生する。すなわちバンドパス特性になる。   When the group delay time adjuster having such a configuration is considered on the Smith chart, an inductive value and a capacitance value whose impedance value starts from “1” and returns to the original “1” at a specific frequency are obtained. You can choose. At this specific frequency, the insertion loss of the resonance circuit constituted by the induction element L1 and the variable capacitance elements C1 and C2 is “0”. At frequencies before and after that, the impedance value does not return to “1”, a mismatch occurs, and an insertion loss occurs. That is, it becomes a band pass characteristic.

誘導素子L1によるインピーダンス値を伝送線路1のインピーダンス値に近い値にしておき、可変容量素子C1、C2のサセプタンス値を伝送線路のサセプタンス値の前後の値にすると、スミスチャート上のインピーダンス値が特定の周波数で元の“1”に戻る。スミスチャートによる説明の詳細は後述する。
可変容量素子C1、C2のサセプタンス値を伝送線路1のサセプタンス値の前後で変動させても、その周波数における挿入損失は殆ど“0”である。しかし、負荷Qが変化するために、この周波数周辺の信号に対する群遅延時間を変えられることになる。可変容量素子C1、C2の容量値は等しくてよいので、容量値の変動を容易に行える。
When the impedance value of the inductive element L1 is set to a value close to the impedance value of the transmission line 1, and the susceptance values of the variable capacitance elements C1 and C2 are set to values before and after the susceptance value of the transmission line, the impedance value on the Smith chart is specified. Return to the original “1” at the frequency of. Details of the explanation using the Smith chart will be described later.
Even if the susceptance values of the variable capacitance elements C1 and C2 are changed before and after the susceptance value of the transmission line 1, the insertion loss at the frequency is almost “0”. However, since the load Q changes, the group delay time for signals around this frequency can be changed. Since the capacitance values of the variable capacitance elements C1 and C2 may be equal, the capacitance value can be easily changed.

図1の群遅延時間調整器において、誘導素子L1の誘導値が“79.58nH”、周波数100MHz+/−2MHzとすると、可変容量素子C1、C2の容量値が“28.6pF”のときに群遅延時間が“2.86ns”、容量値が“31.83pF”のときに群遅延時間が“3.15ns”になる。このときの挿入損失は、いずれも“0.002dB”以下である。周波数の範囲は、群遅延時間の許容範囲、挿入損失の許容範囲により決まる。
容量素子のインピーダンス値や誘導素子のインピーダンス値の絶対値が伝送線路インピーダンスに近いときの条件で、群遅延を計算すると、群遅延時間は容量素子のインピーダンス値に比例する。
In the group delay time adjuster of FIG. 1, when the induction value of the inductive element L1 is “79.58 nH” and the frequency is 100 MHz +/− 2 MHz, the group value is set when the capacitance values of the variable capacitance elements C1 and C2 are “28.6 pF”. When the delay time is “2.86 ns” and the capacitance value is “31.83 pF”, the group delay time is “3.15 ns”. The insertion loss at this time is all “0.002 dB” or less. The frequency range is determined by the allowable group delay time and the allowable insertion loss.
When group delay is calculated under the condition that the absolute value of the impedance value of the capacitive element and the impedance value of the inductive element is close to the transmission line impedance, the group delay time is proportional to the impedance value of the capacitive element.

第1実施形態の群遅延時間調整器の群遅延時間を数学的に解析する。図2は、説明のための回路図であり、図1の群遅延時間調整器に、負荷インピーダンス2及び電源出力インピーダンス3を付加した構成である。
伝送線路1、誘導素子L1、負荷インピーダンス2、電源出力インピーダンス3のインピーダンス値などはすべて“1”に正規化する。周波数も“1”に正規化する。また可変容量素子C1、C2のアドミッタンス値をjm(≒j1)とする。
負荷インピーダンス2にかかる電圧V2が“1”になるための電源電圧から逆算して電圧伝達関数を求める。
The group delay time of the group delay time adjuster of the first embodiment is mathematically analyzed. FIG. 2 is a circuit diagram for explanation, in which a load impedance 2 and a power supply output impedance 3 are added to the group delay time adjuster of FIG.
The transmission line 1, the inductive element L1, the load impedance 2, the impedance value of the power supply output impedance 3, etc. are all normalized to “1”. The frequency is also normalized to “1”. The admittance values of the variable capacitance elements C1 and C2 are assumed to be jm (≈j1).
A voltage transfer function is obtained by calculating backward from the power supply voltage for the voltage V2 applied to the load impedance 2 to be "1".

1)周波数が1+/-Δのとき、可変容量素子C2のアドミッタンスY(C)はjm(1+/-Δ)である。負荷インピーダンス2にかかる電圧V2が“1”であるので、負荷インピーダンス2に流れる電流及びそれに並列に接続される可変容量素子C2に流れる電流の合計電流I(Z2)は、
I(Z2)=1+jm(1+/-Δ)
で表される。ここでZ2は、負荷インピーダンス2と可変容量素子C2の合成インピーダンスを表す。
1) When the frequency is 1 +/− Δ, the admittance Y (C) of the variable capacitance element C2 is jm (1 +/− Δ). Since the voltage V2 applied to the load impedance 2 is “1”, the total current I (Z2) of the current flowing through the load impedance 2 and the current flowing through the variable capacitor C2 connected in parallel thereto is
I (Z2) = 1 + jm (1 +/− Δ)
It is represented by Here, Z2 represents the combined impedance of the load impedance 2 and the variable capacitance element C2.

2)周波数が1+/-Δのとき、誘導素子L1のインピーダンスZ(L)はj(1+/-Δ)であり、誘導素子L1に流れる電流はI(Z2)であるから、可変容量素子C1に印加される電圧V1は、
V1=V2+Z(L)*I(Z2)
=1+j(1+/-Δ)*{1+jm(1+/-Δ)}
=1+j(1+/-Δ)−m(1+/-Δ)(1+/-Δ)
=1−m-/+2Δm+j(1+/-Δ)
+/-、-/+は周波数偏差+/-に従う
で表される。
2) When the frequency is 1 +/− Δ, the impedance Z (L) of the inductive element L1 is j (1 +/− Δ), and the current flowing through the inductive element L1 is I (Z2). The voltage V1 applied to the element C1 is
V1 = V2 + Z (L) * I (Z2)
= 1 + j (1 +/− Δ) * {1 + jm (1 +/− Δ)}
= 1 + j (1 +/− Δ) −m (1 +/− Δ) (1 +/− Δ)
= 1−m − / + 2Δm + j (1 +/− Δ)
+/- and-/ + are represented by frequency deviation +/-.

3)可変容量素子C1に流れる電流I(C1)は、
I(C1)=V1*Y(C)
={1−m-/+2Δm+j(1+/-Δ)}*jm(1+/-Δ)
=−m(1+/-Δ)2+j(1−m-/+2Δm)m(1+/-Δ)
=−m-/+2Δm+jm{1−m+/-(1−3m)Δ}
で表される。
3) The current I (C1) flowing through the variable capacitor C1 is
I (C1) = V1 * Y (C)
= {1-m − / + 2Δm + j (1 +/− Δ)} * jm (1 +/− Δ)
= −m (1 +/− Δ) 2 + j (1−m − / + 2Δm) m (1 +/− Δ)
= −m − / + 2Δm + jm {1-m +/− (1-3m) Δ}
It is represented by

4)可変容量素子C1と誘導素子L1に流れる電流の合計I(Z1)は、
I(Z1)=I(Z2)+I(C1)
=1−m-/+2Δm+jm{2−m+/-(2−3m)Δ}
で表される。
4) The total current I (Z1) flowing through the variable capacitance element C1 and the induction element L1 is
I (Z1) = I (Z2) + I (C1)
= 1−m − / + 2Δm + jm {2-m +/− (2−3m) Δ}
It is represented by

5)電源出力インピーダンス3で発生する電圧は、電源出力インピーダンス3が正規化されているためにI(Z1)と等しい。そのために電源電圧Voは、
Vo=I(Z1)+V1
=2−2m-/+4Δm+j{1+2m−m2+/-(1+2m−3m2)Δ}
で表される。
このベクトルを−90度回転させたVo'は、
Vo'=(1+2m−m2+/-(1+2m−3m2)Δ)−2j(1−m-/+2Δm)
で表される。
5) The voltage generated at the power supply output impedance 3 is equal to I (Z1) because the power supply output impedance 3 is normalized. Therefore, the power supply voltage Vo is
Vo = I (Z1) + V1
= 2-2m − / + 4Δm + j {1 + 2m−m 2 +/− (1 + 2m−3m 2 ) Δ}
It is represented by
Vo ′ obtained by rotating this vector by −90 degrees is
Vo ′ = (1 + 2m−m 2 +/− (1 + 2m−3m 2 ) Δ) −2j (1−m − / + 2Δm)
It is represented by

伝達関数Hは2/Vo、GDは−d(∠H)/dωなので、
GD=−d(∠H)/dω
=d(∠Vo')/dΔ
∠Vo'=tan-1(2m−2+/-4Δm)/(1+2m−m2+/-(1+2m−3m2)Δ)
ここで、m≒1、Δ≪1とすると、
∠Vo'≒tan-1(−2(1−m-/+2Δm)/2)
と表される。よって、
∠Vo'=−(1−m−+/-2Δm)
GD=d(∠Vo')/dΔ
=+/-2m
となる。
Since the transfer function H is 2 / Vo and GD is -d (∠H) / dω,
GD = -d (∠H) / dω
= D (∠Vo ′) / dΔ
∠ Vo ′ = tan −1 (2m−2 +/− 4Δm) / (1 + 2m−m 2 +/− (1 + 2m−3m 2 ) Δ)
Here, if m≈1 and Δ << 1,
∠Vo'≈tan -1 (-2 (1-m-/ + 2Δm) / 2)
It is expressed. Therefore,
∠Vo '=-(1-m-+ /-2Δm)
GD = d (∠Vo ′) / dΔ
= + /-2m
It becomes.

以上の計算結果から、m≒1のとき、中心周波数付近のGDはmに比例する。すなわちこの群遅延時間調整器の群遅延時間は、可変容量素子C1、C2の容量値に比例する。
上記の解析では周波数を正規化しているが、例えば、m=1、周波数が100MHzのときには、ω=628Mr/sであり、群遅延時間はGD=2/ω=3.18nsになる。
From the above calculation results, when m≈1, the GD near the center frequency is proportional to m. That is, the group delay time of this group delay time adjuster is proportional to the capacitance values of the variable capacitance elements C1 and C2.
In the above analysis, the frequency is normalized. For example, when m = 1 and the frequency is 100 MHz, ω = 628 Mr / s, and the group delay time is GD = 2 / ω = 3.18 ns.

図3は、本発明の第2実施形態の群遅延時間調整器である。
この群遅延時間調整器は、入力側から入力された信号を出力側に伝送するための伝送線路1と、この伝送線路1に対して、直列に接続される容量素子C3と、シャントに接続される可変誘導素子L2、L3とを有している。可変誘導素子L2、L3は、容量素子C3を挟む位置に設けられている。可変誘導素子L2、L3は同じ特性のものであり、電圧入力端子により外部から印加される電圧V1により同じ誘導値を取るようになっている。当然、電圧V1が変化した場合には、可変誘導素子L2、L3の誘導値は、同じように変化する。
FIG. 3 shows a group delay time adjuster according to the second embodiment of the present invention.
The group delay time adjuster is connected to a transmission line 1 for transmitting a signal input from the input side to the output side, a capacitive element C3 connected in series to the transmission line 1, and a shunt. Variable induction elements L2 and L3. The variable induction elements L2 and L3 are provided at positions sandwiching the capacitive element C3. The variable induction elements L2 and L3 have the same characteristics, and take the same induction value by the voltage V1 applied from the outside by the voltage input terminal. Naturally, when the voltage V1 changes, the induction values of the variable induction elements L2 and L3 change in the same way.

図4は、本発明の第3実施形態の群遅延時間調整器である。
この群遅延時間調整器は、入力側から入力された信号を出力側に伝送するための伝送線路1と、この伝送線路1に対して、直列に接続される可変容量素子C4、C5と、シャントに接続される誘導素子L4とを有している。誘導素子L4は、可変容量素子C4、C5の間に設けられている。可変容量素子C4、C5は同じ特性のものであり、電圧入力端子により外部から印加される電圧V1により同じ容量値を取るようになっている。当然、電圧V1が変化した場合には、可変容量素子C4、C5の容量値は、同じように変化する。
FIG. 4 shows a group delay time adjuster according to the third embodiment of the present invention.
The group delay time adjuster includes a transmission line 1 for transmitting a signal input from the input side to the output side, variable capacitance elements C4 and C5 connected in series to the transmission line 1, and a shunt. And an inductive element L4 connected to the. The induction element L4 is provided between the variable capacitance elements C4 and C5. The variable capacitance elements C4 and C5 have the same characteristics, and take the same capacitance value by the voltage V1 applied from the outside by the voltage input terminal. Naturally, when the voltage V1 changes, the capacitance values of the variable capacitance elements C4 and C5 change in the same way.

図5は、本発明の第4実施形態の群遅延時間調整器である。
この群遅延時間調整器は、入力側から入力された信号を出力側に伝送するための伝送線路1と、この伝送線路1に対して、直列に接続される可変誘導素子L5、L6と、シャントに接続される容量素子C6とを有している。容量素子C6は、可変誘導素子L5、L6の間に設けられている。可変誘導素子L5、L6は同じ特性のものであり、電圧入力端子により外部から印加される電圧V1により同じ誘導値を取るようになっている。当然、電圧V1が変化した場合には、可変誘導素子L5、L6の誘導値は、同じように変化する。
FIG. 5 shows a group delay time adjuster according to the fourth embodiment of the present invention.
The group delay time adjuster includes a transmission line 1 for transmitting a signal input from the input side to the output side, variable induction elements L5 and L6 connected in series to the transmission line 1, and a shunt. And a capacitive element C6 connected to the capacitor. The capacitive element C6 is provided between the variable induction elements L5 and L6. The variable induction elements L5 and L6 have the same characteristics, and take the same induction value by the voltage V1 applied from the outside by the voltage input terminal. Naturally, when the voltage V1 changes, the induction values of the variable induction elements L5 and L6 change in the same way.

第2〜第4実施形態の群遅延時間調整器については、具体的な数値についての説明を省略するが、第1実施形態の群遅延時間調整器とは虚数の極性が逆になるのみで、2個可変誘導素子の誘導値又は2個の可変容量素子の容量値を、常に同じ値とすることができるので、挿入損失は殆ど変わらず、群遅延時間のみの変化を得ることができる。   For the group delay time adjusters of the second to fourth embodiments, a description of specific numerical values is omitted, but only the polarity of the imaginary number is reversed from that of the group delay time adjusters of the first embodiment. Since the induction value of the two variable induction elements or the capacitance value of the two variable capacitance elements can always be the same value, the insertion loss is hardly changed, and only the group delay time can be changed.

本実施形態の群遅延時間調整器の周波数特性について、図6、7のスミスチャートを用いて説明する。
図6は、第1実施形態の群遅延時間調整器のA〜D点で負荷(出力)側を見たインピーダンス値を、スミスチャート上にプロットしたものである。図6において、A点から負荷(出力)側を見たインピーダンスはスミスチャート上中央にある。
The frequency characteristics of the group delay time adjuster of this embodiment will be described using the Smith charts of FIGS.
FIG. 6 is a plot of impedance values as viewed on the load (output) side at points A to D of the group delay time adjuster of the first embodiment on a Smith chart. In FIG. 6, the impedance when the load (output) side is viewed from the point A is at the center on the Smith chart.

B点はA点に可変容量素子C2のアドミッタンスが加わったときの点である。周波数が高いときには、可変容量素子C2のアドミッタンスも大きくなるので、定コンダクタ円でB点よりもスミスチャートの中心から遠くまで進み、周波数が低いときには定コンダクタ円でB点よりもスミスチャートの中心に近くにしか進まない。   The point B is a point when the admittance of the variable capacitance element C2 is added to the point A. When the frequency is high, the admittance of the variable capacitance element C2 also becomes large. Therefore, the constant conductor circle advances farther from the center of the Smith chart than the point B, and when the frequency is low, the constant conductor circle moves from the point B to the center of the Smith chart. It only goes near.

C点は、B点に誘導素子L1のアドミッタンスが加わったときの点である。周波数が高いときには、誘導素子L1のインピーダンスも大きくなるので、定抵抗円でC点よりもスミスチャートの中心から遠くまで進み、周波数が低いときには定抵抗円でC点よりもスミスチャートの中心に近くにしか進まない。   The point C is a point when the admittance of the induction element L1 is added to the point B. When the frequency is high, the impedance of the inductive element L1 also increases. Therefore, the constant resistance circle advances farther from the center of the Smith chart than the C point, and when the frequency is low, the constant resistance circle is closer to the Smith chart center than the C point. It only goes to.

D点は、C点に可変容量素子C1のアドミッタンスが加わったときの点である。周波数が高いときには定コンダクタ円上を大きく進むので、最初の可変容量素子C2で大きく進んだ分を取り戻し、チャートの実軸上にくる。そのインピーダンスは“1”より大きくなる。周波数が低いときはインピーダンスは“1”より小さくなる。
この回路をもう一度通すと、周波数特性が元に戻る。よって例えば一定値以下の挿入損失のときに周波数範囲(バンド幅)が広がる。
The point D is a point when the admittance of the variable capacitance element C1 is added to the point C. When the frequency is high, it proceeds greatly on the constant conductor circle, so that the amount of the large advancement by the first variable capacitance element C2 is recovered and it is on the real axis of the chart. Its impedance is greater than “1”. When the frequency is low, the impedance is smaller than “1”.
When this circuit is passed again, the frequency characteristics are restored. Thus, for example, the frequency range (bandwidth) is widened when the insertion loss is below a certain value.

図7は、第4実施形態の群遅延時間調整器のA、E〜G点で負荷(出力)側を見たインピーダンス値を、スミスチャート上にプロットしたものである。
図7においても図6と同様に、可変誘導素子L5、L6、容量素子C6によるインピーダンス変化をA点、E点、F点、G点で表す。その結果、その周波数特性は周波数が高いときインピーダンスが1より小さいところにきて、低いときは1より大きいところにくる。この回路も図6と同様にもう一度通すと、周波数特性が元に戻り、周波数範囲が広がる。
FIG. 7 is a plot of impedance values as viewed on the load (output) side at points A and E to G of the group delay time adjuster of the fourth embodiment on a Smith chart.
Also in FIG. 7, as in FIG. 6, impedance changes due to the variable induction elements L <b> 5 and L <b> 6 and the capacitive element C <b> 6 are represented by points A, E, F, and G. As a result, the frequency characteristic comes to a position where the impedance is smaller than 1 when the frequency is high, and to a place where the impedance is larger than 1 when the frequency is low. When this circuit is also passed through in the same manner as in FIG. 6, the frequency characteristics are restored and the frequency range is expanded.

この図6、7の両者の周波数特性は逆であるから、それぞれ2段を縦続接続すると更に補い合うので、使用可能な周波数範囲が広がる。   Since the frequency characteristics of both FIGS. 6 and 7 are opposite to each other, if two stages are connected in cascade, they are further complemented, so that the usable frequency range is expanded.

可変容量素子C1、C2、C4、C5には、いわゆるバリキャップが使用でき、可変誘導素子L2、L3、L5、L6には、外部磁界の変化により透磁率の変わるコアに巻いたコイルを使用できる。これにより、容易に、電気的に可変容量素子C1、C2、C4、C5の容量値、可変誘導素子L2、L3、L5、L6の誘導値を変化させることができる。   A so-called varicap can be used for the variable capacitance elements C1, C2, C4, and C5, and a coil wound around a core whose permeability is changed by a change in the external magnetic field can be used for the variable induction elements L2, L3, L5, and L6. . Thereby, the capacitance values of the variable capacitance elements C1, C2, C4, and C5 and the induction values of the variable induction elements L2, L3, L5, and L6 can be easily changed electrically.

以上のような第1〜第4実施形態の群遅延時間調整器を、多段接続するようにしてもよい。これにより、同じ周波数帯域で遅延量を大きくすることができる。また、周波数特性を補うことが可能になる。さらに、広帯域の群遅延時間を可変にすることができる。多段接続する際には、各群遅延時間調整器の間に減衰器やアイソレータを挿入することにより、所望の特性を得ることも可能である。   The group delay time adjusters of the first to fourth embodiments as described above may be connected in multiple stages. Thereby, the delay amount can be increased in the same frequency band. In addition, it becomes possible to supplement the frequency characteristics. Furthermore, the wide band group delay time can be made variable. In multi-stage connection, it is possible to obtain desired characteristics by inserting an attenuator or an isolator between the group delay time adjusters.

第1実施形態の群遅延時間調整器の回路図。The circuit diagram of the group delay time regulator of 1st Embodiment. 第1実施形態の群遅延時間調整器を数学的に解析するための説明図。Explanatory drawing for analyzing the group delay time regulator of 1st Embodiment mathematically. 第2実施形態の群遅延時間調整器の回路図。The circuit diagram of the group delay time regulator of 2nd Embodiment. 第3実施形態の群遅延時間調整器の回路図。The circuit diagram of the group delay time regulator of 3rd Embodiment. 第4実施形態の群遅延時間調整器の回路図。The circuit diagram of the group delay time regulator of 4th Embodiment. 第1実施形態の群遅延時間調整器のスミスチャートの例示図。FIG. 3 is an exemplary diagram of a Smith chart of a group delay time adjuster according to the first embodiment. 第4実施形態の群遅延時間調整器のスミスチャートの例示図。FIG. 10 is an exemplary Smith chart of a group delay time adjuster according to a fourth embodiment.

符号の説明Explanation of symbols

1 伝送線路
2 負荷インピーダンス
3 電源出力インピーダンス
C1、C2、C4、C5 可変容量素子
C3、C6 容量素子
L1、L4 誘導素子
L2、L3、L5、L6 可変誘導素子
DESCRIPTION OF SYMBOLS 1 Transmission line 2 Load impedance 3 Power supply output impedance C1, C2, C4, C5 Variable capacitive element C3, C6 Capacitance element L1, L4 Inductive element L2, L3, L5, L6 Variable inductive element

Claims (2)

所定の信号が伝送され、直列に接続される容量素子或いはシャントに接続される誘導素子から成るリアクタンス値が固定された第1素子、及び前記第1素子が前記容量素子の場合にはシャントに接続される可変誘導素子から成り、前記第1素子が前記誘導素子の場合には直列に接続される可変容量素子から成る、リアクタンス値が可変で前記第1素子を挟む位置に設けられる2個の第2素子を有する伝送線路と、
前記2個の第2素子の各々に同じ電圧を供給して各第2素子のリアクタンス値を同じにするための電圧入力端子とを備えており
前記電圧入力端子から供給される前記電圧の電圧値に応じて定まる前記2個の第2素子のリアクタンス値により、前記伝送線路を通過する信号の群遅延時間が変化するように構成されている、
群遅延時間調整器。
A first element to which a predetermined signal is transmitted and a reactance value composed of a capacitive element connected in series or an inductive element connected to a shunt is fixed, and when the first element is the capacitive element, connected to the shunt When the first element is the inductive element, the first inductive element is composed of a variable capacitance element connected in series. The reactance value is variable, and the two second inductive elements are provided between the first element . A transmission line having two elements;
And a voltage input terminal for the same supplied reactance value of each of the second element of the same voltage to each of said two second elements,
The reactance value of the two second elements determined according to a voltage value of the voltage supplied from the voltage input terminal, the group delay time of the signal passing through the pre-Symbol transmission line is configured to vary ,
Group delay time adjuster.
所定の信号が伝送され、直列に接続される容量素子或いはシャントに接続される誘導素子から成るリアクタンス値が固定された第1素子が設けられるとともに、前記第1素子が前記容量素子の場合にはシャントに接続される可変誘導素子、前記第1素子が前記誘導素子の場合には直列に接続される可変容量素子から成るリアクタンス値が可変で前記第1素子を挟む位置に設けられる2個の第2素子を有する伝送線路と、前記2個の第2素子の各々に同じ電圧を供給して各第2素子のリアクタンス値を同じにするための電圧入力端子とを有する群遅延時間調整手段が、前記伝送線路が直列になるように複数接続されており、
各群遅延時間調整手段は、前記電圧入力端子から供給される前記電圧の電圧値に応じて定まる前記2個の第2素子の各々のリアクタンス値により、前記伝送線路を通過する信号の群遅延時間が変化するように構成されている、
群遅延時間調整器。
When a predetermined signal is transmitted , a first element having a fixed reactance value including a capacitive element connected in series or an inductive element connected to a shunt is provided, and when the first element is the capacitive element In the case where the variable inductive element connected to the shunt and the first element is the inductive element, the reactance value composed of the variable capacitive element connected in series is variable, and the two second inductive elements are provided at positions sandwiching the first element . group delay time adjusting means having a transmission line having two elements, and a voltage input terminal for the same reactance value of the two second each respective second element by supplying the same voltage of the device A plurality of the transmission lines are connected in series,
Each group delay time adjusting means, the reactance value of each of said two second elements determined according to a voltage value of the voltage supplied from the voltage input terminal, the group delay of the signal passing through the pre-Symbol transmission line Configured to change time,
Group delay time adjuster.
JP2003270838A 2003-07-03 2003-07-03 Group delay time adjuster Expired - Fee Related JP4417666B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003270838A JP4417666B2 (en) 2003-07-03 2003-07-03 Group delay time adjuster

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003270838A JP4417666B2 (en) 2003-07-03 2003-07-03 Group delay time adjuster

Publications (2)

Publication Number Publication Date
JP2005027246A JP2005027246A (en) 2005-01-27
JP4417666B2 true JP4417666B2 (en) 2010-02-17

Family

ID=34190693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003270838A Expired - Fee Related JP4417666B2 (en) 2003-07-03 2003-07-03 Group delay time adjuster

Country Status (1)

Country Link
JP (1) JP4417666B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688605B1 (en) * 2005-11-28 2007-03-02 세원텔레텍 주식회사 Microwave group delay time adjuster using resonance circuit
CN101499789B (en) * 2008-02-01 2011-11-09 瑞昱半导体股份有限公司 Time-delay regulator with high resolution
KR101829563B1 (en) * 2014-02-28 2018-02-14 가부시키가이샤 히다치 고쿠사이 덴키 Matcher and matching method
US9660605B2 (en) * 2014-06-12 2017-05-23 Honeywell International Inc. Variable delay line using variable capacitors in a maximally flat time delay filter
US10018716B2 (en) 2014-06-26 2018-07-10 Honeywell International Inc. Systems and methods for calibration and optimization of frequency modulated continuous wave radar altimeters using adjustable self-interference cancellation

Also Published As

Publication number Publication date
JP2005027246A (en) 2005-01-27

Similar Documents

Publication Publication Date Title
DE102016111856B4 (en) System and method for a directional coupler
US10608313B2 (en) Wilkinson combiner with coupled inductors
EP1339131A2 (en) Helical antenna provided with two helical antenna elements, and radio communication apparatus with such an antenna
DE102010040290A1 (en) directional coupler
US3965445A (en) Microstrip or stripline coupled-transmission-line impedance transformer
CN102355222B (en) Impedance matching system and impedance matching device
US20190296709A1 (en) Impedance matching circuitry
JP4417666B2 (en) Group delay time adjuster
EP1166440B1 (en) Transformer with compensation transmission line
US2412995A (en) Amplifier of electromagnetic energy
KR890702349A (en) Decoupling Networks and Communication Systems
US2777996A (en) Impedance matching device
US5311155A (en) Method and apparatus for imparting a linear frequency response to a signal
US3231837A (en) All-pass transformer coupling network utilizing high frequency and low frequency transformers in parallel connection
US2249597A (en) Coupling device
JP4421273B2 (en) High frequency attenuator
DE10121535A1 (en) Output coupler for preset position of HF output signal, using directional coupler
Chen et al. A novel T-type dual-band impedance transformer for frequency-relevant complex impedance load
US2033390A (en) Antenna system
KR102587105B1 (en) Apparatus and method for receiving power and information in a wireless communication system
JP2000244252A (en) Distortion compensation device
EP3089365A1 (en) Directional device for phase shifting and attenuating signals
CN107124192B (en) A kind of radio circuit and mobile terminal
US4050072A (en) Signal combining apparatus
US7183871B2 (en) Bi-directional access point

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees