JP4417639B2 - Versa Lighter - Google Patents
Versa Lighter Download PDFInfo
- Publication number
- JP4417639B2 JP4417639B2 JP2003053365A JP2003053365A JP4417639B2 JP 4417639 B2 JP4417639 B2 JP 4417639B2 JP 2003053365 A JP2003053365 A JP 2003053365A JP 2003053365 A JP2003053365 A JP 2003053365A JP 4417639 B2 JP4417639 B2 JP 4417639B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- light
- emitting diode
- emitting diodes
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Illuminated Signs And Luminous Advertising (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発光ダイオードを発光させるバーサライターおよび発光装置並びに発光ダイオードを発光させるために使用する受発光兼用駆動回路に関する。
【０００２】
【従来の技術】
特許文献１には、二次元残像表示具が開示されている。この二次元残像表示具は、メモリに保存されている残像データを利用して複数のＬＥＤの発光を制御する。これにより、二次元残像表示具を手で持って振ることで、予め記憶されている残像データに基づいて、残像を形成する。
【０００３】
特許文献２には、情報出力装置およびラインセンサ装置が開示されている。これらの装置は、複数の発光ダイオードと、各発光ダイオードに接続される複数個の受光回路および発光兼受光回路と、複数個の受光回路および発光兼受光回路に接続されるマルチプレクサと、このマルチプレクサや複数個の受光回路および発光兼受光回路へ制御信号を出力するＣＰＵと、を備える。
【０００４】
そして、発光兼受光回路によって発光ダイオードを発光させ、この発光する発光ダイオードに隣接する発光ダイオードの受光光量を、受光回路あるいは他の発光兼受光回路からの出力信号に基づいて読み取る。また、この発光させた発光ダイオードで読み取る場合には、他の発光兼受光回路によって他の発光ダイオードを発光させる。
【０００５】
【特許文献１】
特開平７−１３４５５６号公報（発明の実施の形態の欄、図面）
【特許文献２】
特開２００１−１９７２５３号公報（発明の実施の形態の欄、図１、図２）
【０００６】
【発明が解決しようとする課題】
このように、従来にも、バーサライターとしての二次元残像表示具や、発光ダイオードを受光素子として利用する装置に関する発明が存在する。
【０００７】
そして、この発光ダイオードを受光素子として利用する装置を、バーサライターに適用することで、画像を読み取らせ、その読み取らせた画像を残光像として形成することを本発明者が考えついた。これにより、予め決められた文字やキャラクタ以外の像を形成することが可能となる。一般的にバーサライターに記憶されている像の数はさほど多くない。せいぜい数個程度である。このような画像の読み取りが可能となることで、画像の制限が無くなる。
【０００８】
しかしながら、このような発光ダイオードを受光素子として利用する装置を、バーサライターへ適用した場合、各発光ダイオードに、受光回路あるいは発光兼受光回路を接続する必要があるため、バーサライターが大型化してしまう。
【０００９】
なお、従来の発光ダイオードを受光素子として利用する装置を、バーサライター以外の発光装置に適用した場合にも、同様に、発光装置の大型化が問題となる。
【００１０】
本発明は、以上のような課題を解決するためになされたもので、より小さい回路規模で複数の発光ダイオードの発光を制御することができるバーサライター、発光装置および受発光兼用駆動回路を得ることを目的とする。
【００１１】
【課題を解決するための手段】
上述する目的を達成するために、本発明に係るバーサライターは、細長い略円柱形状のハウジングと、ハウジングの先端部にその先端からグリップ部に向かって並べて配置される複数個の発光ダイオードと、ハウジングの内部に配設され、複数個の発光ダイオードの発光を制御する電気回路と、を備え、電気回路は、複数個の発光ダイオードが接続されるマルチプレクサおよびデマルチプレクサの機能をもつ双方向性スイッチング回路と、双方向性スイッチング回路に接続される駆動回路と、残光像データを記憶する記憶部材と、残光像データに基づいて双方向性スイッチング回路へ制御信号を出力する制御本体と、を備えるものである。
【００１２】
この構成を採用すれば、制御本体は、残光像データに基づいて双方向性スイッチング回路および駆動回路へ制御信号を出力し、これにより複数個の発光ダイオードの発光を制御することができる。
【００１３】
しかも、発光ダイオードと駆動回路との間に双方向性スイッチング回路を設け、この双方向性スイッチング回路へ残光像データに基づく制御信号を出力しているので、駆動回路の個数を発光ダイオードの個数よりも少なくすることができる。つまり、発光ダイオードに駆動回路を直接に接続した場合のように、発光ダイオードと同数の駆動回路を設ける必要が無く、より小さい回路規模で実現することができる。その結果、小型且つ軽量の振り易いバーサライターを得ることができる。
【００１４】
本発明に係るバーサライターは、さらに、駆動回路および双方向性スイッチング回路は、少なくとも２組設けられ、複数個の発光ダイオードは、少なくともその一方に隣接する発光ダイオードが、自己が接続される双方向性スイッチング回路とは異なる双方向性スイッチング回路に接続されるように交互に他方の双方向性スイッチング回路へ接続され、各駆動回路には、発光ダイオードの受光光量に応じて変化する受光レベル信号を出力する受光部を設け、更に、制御本体は、複数の発光ダイオードを切り替えて複数の駆動回路へ接続する制御信号を複数の双方向性スイッチング回路へ出力し、受光レベル信号と閾値とを比較した結果に基づいて残光像データを生成し、この残光像データを記憶部材に記憶させるものである。
【００１５】
この構成を採用すれば、バーサライターは、発光ダイオードの受光光量に応じて変化する受光レベル信号に基づいて残光像データを生成し、この残光像データを記憶部材に記憶させることができる。そして、その記憶部材に記憶されている残光像データに基づいて、複数個の発光ダイオードの発光を制御することができる。
【００１６】
本発明に係るバーサライターは、さらに、駆動回路および双方向性スイッチング回路は、２組設けられ、複数個の発光ダイオードは、２つの双方向性スイッチグ回路にハウジングの先端側から順に交互に接続され、各駆動回路には、発光ダイオードの受光光量に応じて変化する受光レベル信号を出力する受光部を設け、更に、制御本体は、複数の発光ダイオードを切り替えて２つの駆動回路へ接続する制御信号を２つの双方向性スイッチング回路へ出力し、受光レベル信号と閾値とを比較した結果に基づいて残光像データを生成し、この残光像データを記憶部材に記憶させるものである。
【００１７】
この構成を採用すれば、バーサライターは、発光ダイオードの受光光量に応じて変化する受光レベル信号に基づいて残光像データを生成し、この残光像データを記憶部材に記憶させることができる。そして、その記憶部材に記憶されている残光像データに基づいて、複数個の発光ダイオードの発光を制御することができる。しかも、駆動回路および双方向性スイッチング回路は２組だけなので、小型且つ軽量の振り易いバーサライターを得ることができる。
【００１８】
本発明に係るバーサライターは、さらに、各発光ダイオードで発光のために利用する残光像データは、その発光ダイオードに隣接する発光ダイオードを発光させ、その発光した光をその発光ダイオードで受光して得られる受光レベル信号に基づいて制御本体において生成されるものである。
【００１９】
この構成を採用すれば、各発光ダイオードで利用する残光像データは、それ自身で受光した光に基づいて生成することができる。
【００２０】
本発明に係るバーサライターは、さらに、各発光ダイオードで発光のために利用する残光像データは、その発光ダイオードを発光させ、その発光した光をその発光ダイオードに隣接する発光ダイオードで受光して得られる受光レベル信号に基づいて制御本体において生成されるものである。
【００２１】
この構成を採用すれば、各発光ダイオードで利用する残光像データは、それ自身で発光した光に基づいて生成することができる。
【００２２】
本発明に係るバーサライターは、さらに、制御本体は、２つの駆動回路の中の一方を発光制御に設定するとともに、他方を受光制御に設定し、発光側の駆動回路に接続される双方向性スイッチング回路へ制御信号を出力することで、該マルチプレクサに接続される複数の発光ダイオードを順番に点灯し、各発光ダイオードが発光している間に、受光側の駆動回路に接続される双方向性スイッチング回路へ制御信号を出力することで、発光している発光ダイオードに隣接する２つの発光ダイオードを順番に受光側の駆動回路へ接続し、さらに、受光する２つの発光ダイオードによる２つの受光レベル信号の中の一方に基づいて、受光する２つの発光ダイオードの中の一方が利用する残光像データを生成し、他方に基づいて、発光する発光ダイオードが利用する残光像データを生成するものである。
【００２３】
この構成を採用すれば、偶数番目の発光ダイオードのみあるいは奇数番目の発光ダイオードのみを発光させるだけで、全ての発光ダイオードの残光像データを生成することができる。そのため、各発光ダイオード毎に、２つの駆動回路の発光状態および受光状態を切り替えた場合に比べて、読取処理が単純化され、しかも、１列分の読取速度を早くすることができる。
【００２４】
本発明に係る発光装置は、複数個の発光ダイオードと、複数個の発光ダイオードが接続される双方向性スイッチング回路と、双方向性スイッチング回路に接続される駆動回路と、像データを記憶する記憶部材と、像データに基づいて双方向性スイッチング回路へ制御信号を出力する制御本体と、を備えるものである。
【００２５】
この構成を採用すれば、制御本体は、像データに基づいて双方向性スイッチング回路および駆動回路へ制御信号を出力し、これにより複数個の発光ダイオードの発光を制御することができる。
【００２６】
しかも、発光ダイオードと駆動回路との間に双方向性スイッチング回路を設け、このマルチプレクサへ像データに基づく制御信号を出力しているので、駆動回路の個数を発光ダイオードの個数よりも少なくすることができる。つまり、発光ダイオードに駆動回路を直接に接続した場合のように、発光ダイオードと同数の駆動回路を設ける必要が無く、より小さい回路規模で実現することができる。その結果、小型で且つ軽量に形成することができる。
【００２７】
本発明に係るバーサライターの受発光兼用駆動回路は、発光ダイオードに接続される受発光兼用駆動回路であって、発光ダイオードのカソードとグランドラインとの間に接続される第一分圧抵抗素子と、発光ダイオードに一端が接続される第二分圧抵抗素子と、発光ダイオードのアノードにゲート端子が接続される電界効果トランジスタと、電界効果トランジスタのソース端子と電源ラインとの間あるいはドレイン端子とグランドラインとの間に接続される検出抵抗素子と、発光ダイオードのアノードとグランドラインとの間に接続されるコンデンサと、発光ダイオードのアノードと電源ラインとの間に接続される制御トランジスタと、を備えるものである。
【００２８】
この構成を採用すれば、制御トランジスタをオン状態に制御することで、発光ダイオードのアノードを電源ラインに接続することができる。発光ダイオードのカソードは、第一分圧抵抗素子を介してグランドラインに接続されている。これにより、発光ダイオードは発光する。
【００２９】
また、制御トランジスタをオフ状態に制御することで、発光ダイオードの受光光量に応じたレベル値をコンデンサで積分し、その積分されたレベル値の変化にしたがう受光レベル信号を、検出抵抗素子から出力することができる。
【００３０】
このように発光ダイオードを発光制御する回路と、受光制御する回路とを１つにすることで、より小さい回路規模で発光ダイオードの発光を制御することができる。また、この受発光兼用駆動回路を組み合わせることで、複数の発光ダイオードの発光と受光とを制御することができる。
【００３１】
本発明に係るバーサライターの受発光兼用駆動回路は、さらに、受光する発光ダイオードのアノードの電位を変化させ、その変化タイミングを基準として、黒い画像による光を受光した場合にコンデンサの充電電圧が安定するまでの過渡期間において、コンデンサの充電電圧あるいはその充電電圧に応じて変化する電圧を読み取る制御本体を有するものである。
【００３２】
この構成を採用すれば、白い画像を読み取ったときのコンデンサの充電電圧あるいはその充電電圧に応じて変化する電圧と、黒い画像を読み取ったときのコンデンサの充電電圧あるいはその充電電圧に応じて変化する電圧との電圧差を、定常状態においてこれらを読み取ったときの電圧差よりも大きくすることができる。したがって、用紙の色やインクの濃さやその他の読取環境要因に応じてレベルの変動が発生したとしても、閾値を適当に設定して精度良く判定することができる。
【００３３】
【発明の実施の形態】
以下、本発明の実施の形態に係るバーサライター、バーサライターの発光装置および受発光兼用駆動回路を、図面に基づいて説明する。
【００３４】
実施の形態１．
図１は、本発明の実施の形態１に係るバーサライター１の構造を示す透視図である。バーサライター１は、手で持って、前後または左右に振ることで、暗闇の中でも光り輝くこととなる残像（以下、残光像と記載する。）を形成するものである。
【００３５】
バーサライター１のハウジング２は、略円柱の細長い棒形状を有する。ハウジング２の長さは、約２０〜６０ｃｍに形成する。ハウジング２の長手方向の一端部には、手で握るためのグリップ部３が形成されている。バーサライター１は、このグリップ部３を手で握った状態で振って、使用する。
【００３６】
なお、このグリップ部３の内部に、後述する電池１７が配設される。この電池１７の重さにより、バーサライター１はグリップ部３寄りの重心となる。そのため、グリップ部３を手で持って振ったときに、軽い振り心地を与えることができる。
【００３７】
ハウジング２の長手方向の他端からグリップ部３までのバーサライター１の先端部４には、バーサライター１の長手方向に沿って、複数の発光ダイオード、この実施の形態では１６個の発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６が一列に配列されている。この実施の形態では、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の全てについて、赤色に発光するものを使用している。
【００３８】
発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６は、アノードがカソードよりも高い電位になることで、内部に電流が流れ、発光する。アノードの電位がカソードの電位よりも高くなればなるほど、大量の電流が流れ、強く発光する。
【００３９】
発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の光電変換特性は、可逆性を有する。すなわち、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６は発光していないときに光が入射すると、その光の量に応じた電流を、アノードからカソードへ流すように反応する。この電流が流れることで、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６には、微小な電圧が発生する。なお、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６は、入射光の光量が多くなればなるほど、大量の電流を流そうとし、その電流が流れることによってアノードとカソードとの間に発生する電圧も大きくなる。
【００４０】
なお、一列に配列する発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の数は、１６個以上であっても、あるいは１６個以下であってもよい。一列に配列する発光ダイオードの数を多くした方が、バーサライター１で表示させる残光像がより鮮明になる。また、発光ダイオードは、二列あるいはそれ以上の列数にて配列されていてもよい。複数の列となるように発光ダイオードを配列する場合、各列の発光ダイオード同士を、たとえばバーサライター１の軸方向に対して垂直な平面を形成するように、円柱側面の周面方向に沿って一列に隣り合うように配置してよく、また、複数の列の隣り合う発光ダイオードを順番に結んで形成される線が、バーサライター１の円柱側面の周面方向に沿ってじくざくやらせん状となるように配置してもよい。
【００４１】
また、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６としては、赤色以外に、緑色に発光するものや、青色に発光するものや、白色に発光するものを利用することができる。赤色に発光する発光ダイオードの替わりに、これらの中のいずれか一色のものを全ての発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６に使用してもよい。また、これら各色の発光ダイオードを組み合わせて使用してもよい。特に、赤色に発光する発光ダイオードと、青色に発光する発光ダイオードと、緑色に発光する発光ダイオードとを３列に組み合わせることで、バーサライター１で表示させる残光像をフルカラー画像にすることができる。この場合には、３色の発光ダイオードは、３列に、且つ、バーサライター１の円柱側面の周面方向に沿って一列に隣り合うように配置するとよい。これにより、グリップ部３を持ってバーサライター１を振った時に各色の発光ダイオードの軌道同士が重なる。そして、各色の発光ダイオードの発光タイミングを微妙にずらすことで、各色の発光ダイオードを同じ空間位置において発光させることができ、フルカラー画像に形成できるとともに、色ずれの発生を防止することができる。
【００４２】
以下、この一列に配列される１６個の発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６は、それらを相互に区別して説明する場合には、バーサライター１の先端側から順番に、第一発光ダイオードＤ０１、第二発光ダイオードＤ０２、第三発光ダイオードＤ０３、第四発光ダイオードＤ０４、・・・、第十六発光ダイオードＤ１６と記載する。
【００４３】
第十六発光ダイオードＤ１６と、グリップ部３との間には、電源スイッチ５と、モード切替スイッチ６とが配設されている。
【００４４】
図２は、図１のバーサライター１の内部に配設され、１６個の発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の発光を制御する電気回路を示す回路図である。
【００４５】
バーサライター１の内部に配設される電気回路は、主に、上述した１６個の発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６と、バーサライター１の先端から見て奇数番目に配置される８個の発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５が接続される第一マルチプレクサ１１と、第一マルチプレクサ１１が接続される第一駆動回路１２と、バーサライター１の先端から見て偶数番目に配置される残りの８個の発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６が接続される第二マルチプレクサ１３と、第二マルチプレクサ１３が接続される第二駆動回路１４と、第一マルチプレクサ１１、第一駆動回路１２、第二マルチプレクサ１３および第二駆動回路１４を制御する１つのマイクロコンピュータ（以下、マイコンと記載する。）１５と、マイコン１５に接続される速度センサ１６と、を備える。なお、マルチプレクサ１１、１２は、後述するように、マルチプレクサとデマルチプレクサの機能をもつ双方向性スイッチング回路であるが、以下ではマルチプレクサと称する。第一駆動回路１２および第二駆動回路１４は、受発光兼用駆動回路である。
【００４６】
バーサライター１の内部に配設される電気回路は、上述した電気部品以外に、電池１７と、電池１７のプラス端子に接続される上述した電源スイッチ５と、電源スイッチ５に接続される電源ライン１８と、電池１７のマイナス端子に接続されるグランドライン１９と、を備える。電源スイッチ５が閉じていると、電源ライン１８には、電池１７の蓄電電圧が電源電圧として供給される。電源スイッチ５が開いていると、電源ライン１８には、電池１７の蓄電電圧が供給されない。なお、電源スイッチ５は、電池１７のマイナス端子とグランドライン１９との間に接続されていてもよい。
【００４７】
以下、電源スイッチ５が閉じているときの電源ライン１８の電位を電源電位と記載し、グランドライン１９の電位をグランド電位と記載する。
【００４８】
バーサライター１の内部に配設される電気回路は、さらに、電源ライン１８とマイコン１５の１つの信号入力端子１５ａとの間に接続される上述したモード切替スイッチ６と、マイコン１５の信号入力端子１５ａとグランドライン１９との間に接続される抵抗素子２０と、を備える。モード切替スイッチ６が開いていると、マイコン１５の信号入力端子１５ａには、グランド電位が入力される。モード切替スイッチ６が閉じていると、マイコン１５の信号入力端子１５ａには、電源電位が入力される。
【００４９】
なお、モード切替スイッチ６がグランドライン１９に接続されて、抵抗素子２０が電源ライン１８に接続されていてもよい。この場合にも、モード切替スイッチ６が開くと、マイコン１５の信号入力端子１５ａがグランド電位になり、モード切替スイッチ６が閉じると、マイコン１５の信号入力端子１５ａが電源電位になる。
【００５０】
以下、モード切替スイッチ６が閉じているときを、バーサライター１の読取モードと記載する。読取モードでは、バーサライター１は、後に図１２に基づいて説明するように、紙などに印刷された文字や図形を、バーサライター１でなぞることで画像を二値化し、残光像データ９０として読み取る。
【００５１】
また、モード切替スイッチ６が開いているときを、バーサライター１の発光モードと記載する。発光モードでは、バーサライター１は、残光像データ９０に基づいて１６個の発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の発光を制御する。これにより、バーサライター１を振った範囲には、読み取った文字や図形が残光像として形成される。
【００５２】
第一マルチプレクサ１１は、１つの入力端子３１と、８つの出力端子３２とを有する。各出力端子３２と入力端子３１との間それぞれには、スイッチ３３が接続される。
【００５３】
第一マルチプレクサ１１には、マイコン１５から８ビットの制御信号が入力される。そして、制御信号の各ビットは、各スイッチ３３を開閉制御するための制御情報として利用される。つまり、あるビットの値が「１」である場合に、それに対応するスイッチ３３は閉じる。これにより、そのスイッチ３３に接続される出力端子３２と入力端子３１とが電気的に接続される。あるビットの値が「０」である場合に、それに対応するスイッチ３３は開く。これにより、そのスイッチ３３に接続される出力端子３２は、入力端子３１に電気的に接続されない状態となる。なお、このビットの「０」「１」の値と、スイッチ３３の開閉状態との対応関係は、逆であってもよい。
【００５４】
第二マルチプレクサ１３は、１つの入力端子３４と、８つの出力端子３５とを有する。各出力端子３５と入力端子３４との間それぞれには、スイッチ３６が接続される。
【００５５】
第二マルチプレクサ１３には、マイコン１５から８ビットの制御信号が入力される。そして、制御信号の各ビットは、各スイッチ３６を開閉制御するための制御情報として利用される。つまり、あるビットの値が「１」である場合に、それに対応するスイッチ３６は閉じる。これにより、そのスイッチ３６に接続される出力端子３５と入力端子３４とが電気的に接続される。あるビットの値が「０」である場合に、それに対応するスイッチ３６は開く。これにより、そのスイッチ３６に接続される出力端子３５は、入力端子３４に電気的に接続されない状態となる。なお、このビットの「０」「１」の値と、スイッチ３５の開閉状態との対応関係は、逆であってもよい。
【００５６】
第一マルチプレクサ１１および第二マルチプレクサ１３の、２つのマルチプレクサには、一列に配列されている１６個の発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６が交互に接続される。このように、１６個の発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６を交互に第一マルチプレクサ１１および第二マルチプレクサ１３へ接続することで、各発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６は、その両側に隣接する発光ダイオードが自分とは異なるマルチプレクサへ接続されることになる。
【００５７】
つまり、第一マルチプレクサ１１の８つの出力端子３２それぞれには、第一発光ダイオードＤ０１のカソード、第三発光ダイオードＤ０３のカソード、第五発光ダイオードＤ０５のカソード、第七発光ダイオードＤ０７のカソード、第九発光ダイオードＤ０９のカソード、第十一発光ダイオードＤ１０のカソード、第十三発光ダイオードＤ１３のカソード、および第十五発光ダイオードＤ１５のカソードの合計８つの発光ダイオードが接続される。
【００５８】
第二マルチプレクサ１３の８つの出力端子３５それぞれには、第二発光ダイオードＤ０２のカソード、第四発光ダイオードＤ０４のカソード、第六発光ダイオードＤ０６のカソード、第八発光ダイオードＤ０８のカソード、第十発光ダイオードＤ１０のカソード、第十二発光ダイオードＤ１２のカソード、第十四発光ダイオードＤ１４のカソード、および第十六発光ダイオードＤ１６のカソードの合計８つの発光ダイオードが接続される。
【００５９】
以下、１６個のスイッチを互いに区別する場合には、第一発光ダイオードＤ０１に接続されるスイッチ３３は、第一スイッチと記載する。第二発光ダイオードＤ０２に接続されるスイッチ３６は、第二スイッチと記載する。第三発光ダイオードＤ０３に接続されるスイッチ３３は、第三スイッチと記載する。以下、同様の規則に従って各スイッチを記載する。
【００６０】
第一駆動回路１２は、第一マルチプレクサ１１の入力端子３１に接続される第一制御端子４１と、第一マルチプレクサ１１に接続された８つの発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５の全てのアノードに接続される第二制御端子４２と、マイコン１５からの制御信号が入力される第一制御入力端子４３と、マイコン１５からの制御信号が入力される第二制御入力端子４４と、マイコン１５に接続される出力端子４５と、を備える。
【００６１】
第一駆動回路１２は、第二制御端子４２とグランドライン１９との間に接続される第一分圧抵抗素子としての抵抗素子４６と、第二制御端子４２と第二制御入力端子４４との間に接続される第二分圧抵抗素子としての抵抗素子４７と、を備える。
【００６２】
第二制御端子４２は、第二制御入力端子４４の電位を、この２つの抵抗素子４６，４７で分圧した電位になる。第二制御入力端子４４の電位は、マイコン１５により制御される。したがって、マイコン１５が第二制御入力端子４４をたとえば電源電位に制御すると、第二制御端子４２には、電源電位を２つの抵抗素子４６，４７で分圧した電位になる。そして、この電位が発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５のアノードの電位となる。また、マイコン１５が第二制御入力端子４４をたとえばグランド電位に制御すると、第二制御端子４２は、グランド電位になる。そして、この電位が発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５のアノードの電位となる。なお、いずれの場合にも、発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５のアノードの電位は、電源電位よりも低い電位である。
【００６３】
第一駆動回路１２は、電源ライン１８と第一制御端子４１との間に接続される制御トランジスタとしてのＰＮＰトランジスタ５１と、電源ライン１８とＰＮＰトランジスタ５１のベース端子に接続される抵抗素子５２と、ＰＮＰトランジスタ５１のベース端子と第一制御入力端子４３との間に接続される抵抗素子５３と、を備える。
【００６４】
マイコン１５が第一制御入力端子４３を、たとえばグランド電位などの電源ライン１８よりも低いローレベルに制御すると、電源電位と第一制御入力端子４３の電位との電位差を、２つの抵抗素子５２，５３で分圧した電位がＰＮＰトランジスタ５１のベース端子に入力される。このベース端子の電位は、ＰＮＰトランジスタ５１のエミッタ端子の電位（＝電源電位）よりも低い。これにより、ＰＮＰトランジスタ５１は、オン状態となる。
【００６５】
ＰＮＰトランジスタ５１がオン状態になると、第一制御端子４１は、電源ライン１８に接続される。このとき、たとえば第一マルチプレクサ１１のいずれかのスイッチ３３が閉じていると、そのスイッチ３３に接続されている発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５のカソードは、電源ライン１８に接続されることになる。上述したように、発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５のアノードは、電源電位よりも低い。したがって、発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５のカソードはアノードよりも高い電位となる。つまり、第一マルチプレクサ１１の閉じたスイッチ３３に接続される発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５は、発光する。
【００６６】
第一駆動回路１２は、第一制御端子４１とグランドライン１９との間に接続されるコンデンサ５４と、第一制御端子４１にゲートが接続されるＦＥＴ（ＦｉｅｌｄＥｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）５５と、ＦＥＴ５５のソース端子と電源ライン１８との間に接続される検出抵抗素子としての抵抗素子５６と、ＦＥＴ５５のドレイン端子とグランドライン１９との間に接続される抵抗素子５７と、を備える。ＦＥＴ５５のソース端子が、出力端子４５に接続される。この出力端子４５の電圧が、受光レベル信号となる。また、ＦＥＴ５５、抵抗素子５６および抵抗素子５７によって、受光部が構成される。
【００６７】
マイコン１５が第一制御入力端子４３を、たとえば電源ライン１８と同じハイレベルに制御すると、ＰＮＰトランジスタ５１のベース端子も、電源ライン１８と同じレベルになる。これにより、ＰＮＰトランジスタ５１は、オフ状態となる。この状態において、たとえば第一マルチプレクサ１１のいずれかのスイッチ３３が閉じていると、そのスイッチ３３に接続されている発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５のカソードは、ＦＥＴ５５のゲート端子に接続されることになる。上述したように、発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５は、受光光量に応じた電圧を発生する。
【００６８】
ＦＥＴ５５のゲート端子の電位は、コンデンサ５４の充電電圧によって決まる。コンデンサ５４の充電電圧は、定常状態では、抵抗素子４６の電圧に、発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５が発生する電圧を加えた電圧となる。発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５の受光光量が変化して、それに応じて発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５が発生する電圧が変化すると、コンデンサ５４の充電電圧は、その発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５が発生する電圧の変化を積分した波形で変化する。したがって、ＦＥＴ５５のソース端子に接続される抵抗素子５６に発生する電圧や、出力端子４５に現れる電位も、発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５が発生する電圧の変化を積分した波形で変化する。出力端子４５の電位は、発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５の単位時間あたりの受光光量が大きければ大きいほど、低い電位になる。
【００６９】
第二駆動回路１４は、第二マルチプレクサ１３の入力端子３４に接続される第一制御端子６１と、第二マルチプレクサ１３に接続された８つの発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６の全てのアノードに接続される第二制御端子６２と、マイコン１５からの制御信号が入力される第一制御入力端子６３と、マイコン１５からの制御信号が入力される第二制御入力端子６４と、マイコン１５に接続される出力端子６５と、を備える。
【００７０】
第二駆動回路１４は、第二制御端子６２とグランドライン１９との間に接続される第一分圧抵抗素子としての抵抗素子６６と、第二制御端子６２と第二制御入力端子６４との間に接続される第二分圧抵抗素子としての抵抗素子６７と、を備える。
【００７１】
第二制御端子６２は、マイコン１５による第二制御入力端子６４の制御電圧をこの２つの抵抗素子６６，６７で分圧した電位になる。したがって、マイコン１５が第二制御入力端子６４をたとえば電源電圧に制御すると、第二制御端子６２には、電源電位を２つの抵抗素子６６，６７で分圧した電位になる。そして、この電位が発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６のアノードの電位となる。また、マイコン１５が第二制御入力端子６４をたとえばグランド電位に制御すると、第二制御端子６２は、グランド電位になる。そして、この電位が発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６のアノードの電位となる。なお、いずれの場合にも、発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６のアノードの電位は、電源電位よりも低い電位になる。
【００７２】
第二駆動回路１４は、電源ライン１８と第一制御端子６１との間に接続される制御トランジスタとしてのＰＮＰトランジスタ７１と、電源ライン１８とＰＮＰトランジスタ７１のベース端子に接続される抵抗素子７２と、ＰＮＰトランジスタ７１のベース端子と第一制御入力端子６３との間に接続される抵抗素子７３と、を備える。
【００７３】
マイコン１５が第一制御入力端子６３を、たとえばグランド電位などの電源ライン１８よりも低いローレベルに制御すると、電源電位と第一制御入力端子６３の電位との電位差を２つの抵抗素子７２，７３で分圧した電位が、ＰＮＰトランジスタ７１のベース端子に入力される。このベース端子の電位は、ＰＮＰトランジスタ７１のエミッタ端子の電位（＝電源電位）よりも低い。これにより、ＰＮＰトランジスタ７１は、オン状態となる。
【００７４】
ＰＮＰトランジスタ７１がオン状態になると、第一制御端子６１は、電源ライン１８に接続される。このとき、たとえば第二マルチプレクサ１３のいずれかのスイッチ３６が閉じていると、そのスイッチ３６に接続されている発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６のカソードは、電源ライン１８に接続されることになる。発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６のアノードは、電源電位よりも低い。したがって、発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６のカソードはアノードよりも高い電位となり、第二マルチプレクサ１３において閉じているスイッチ３６に対応する発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６は発光する。
【００７５】
第二駆動回路１４は、第一制御端子６１とグランドライン１９との間に接続されるコンデンサ７４と、第一制御端子６１にゲートが接続されるＦＥＴ７５と、ＦＥＴ７５のソース端子と電源ライン１８との間に接続される検出抵抗素子としての抵抗素子７６と、ＦＥＴ７５のドレイン端子とグランドライン１９との間に接続される抵抗素子７７と、を備える。ＦＥＴ７５のソース端子が出力端子６５に接続される。この出力端子６５の電圧が、受光レベル信号となる。ＦＥＴ７５、抵抗素子７６および抵抗素子７７で、受光部が構成される。
【００７６】
マイコン１５が第一制御入力端子６３を、たとえば電源ライン１８と同じハイレベルに制御すると、ＰＮＰトランジスタ７１のベース端子も電源ライン１８と同じレベルになる。これにより、ＰＮＰトランジスタ７１は、オフ状態となる。この状態で、たとえば第二マルチプレクサ１３のいずれかのスイッチ３６が閉じていると、そのスイッチ３６に接続されている発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６のカソードは、コンデンサ７４と、ＦＥＴ７５のゲート端子とに接続されることになる。発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６は、受光光量が大きければ大きいほど、大きな電圧を発生する。
【００７７】
ＦＥＴ７５のゲート端子の電位は、コンデンサ７４の充電電圧によって決まる。コンデンサ７４の充電電圧は、抵抗素子６６の電圧に、発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６が発生する電圧を加えた電圧となる。発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６の受光光量が変化すると、それに応じて発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６が発生する電圧も変化する。コンデンサ７４の充電電圧は、その発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６が発生する電圧の変化を積分した波形で変化する。したがって、ＦＥＴ７５のソース端子に接続される抵抗素子７６の電圧や、出力端子６５に現れる電位も、発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６が発生する電圧の変化を積分した波形で変化する。また、出力端子６５の電位は、発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６の単位時間あたりの受光光量が大きければ大きいほど、低い電位になる。
【００７８】
速度センサ１６は、速度に応じたアナログ値を出力する。つまり、バーサライター１の振り速度（角速度）に応じたアナログ値を出力する。なお、速度センサ１６は、たとえば、加速度の大きさに応じたレベル信号を出力する加速度センサと、この加速度センサの出力に接続されたコンデンサと、で構成することができる。このコンデンサは、加速度センサが出力するレベル信号を積分する。加速度を積分すると、速度になる。
【００７９】
なお、このような速度センサ１６の出力するアナログのレベル信号は、マイコン１５に入力される。マイコン１５は、速度０の場合のレベルを基準として、バーサライター１が右方向に振られる場合のアナログ値を、プラスの値として読み取る。バーサライター１が左方向に振られる場合のアナログ値を、マイナスの値として読み取る。
【００８０】
図３は、図２中のマイコン１５の構成を示す回路図である。
【００８１】
マイコン１５は、主に、Ｉ／Ｏポート８１と、タイマ８２と、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：中央処理装置）８３と、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓ Ｍｅｍｏｒｙ：ランダムアクセスメモリ）８４と、ＲＯＭ（ＲｅａｄＯｎｌｙ Ｍｅｍｏｒｙ：読出専用メモリ）８５と、記憶部材としてのＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅ ＰｒｏｇｒａｍｍａｂｌｅＲｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ：電気消去式プログラマブルＲＯＭ８５）８６と、これらを接続するシステムバス８７と、を備える。
【００８２】
タイマ８２は、クロック信号を出力する。Ｉ／Ｏポート８１、ＣＰＵ８３、ＲＡＭ８４、ＲＯＭ８５およびＥＥＰＲＯＭ８６は、このクロック信号に同期して動作する。
【００８３】
Ｉ／Ｏポート８１には、３つのＡＤコンバータ８８が接続される。３つのＡＤコンバータ８８には、速度センサ１６と、第一駆動回路１２の出力端子４５と、第二駆動回路１４の出力端子６５とが接続される。Ｉ／Ｏポート８１には、さらに、モード切替スイッチ６と、第一マルチプレクサ１１と、第一駆動回路１２の第一制御入力端子４３および第二制御入力端子４４と、第二マルチプレクサ１３と、第二駆動回路１４の第一制御入力端子６３および第二制御入力端子６４と、が接続される。
【００８４】
そして、Ｉ／Ｏポート８１は、クロック信号に同期して、入力信号をサンプリングし、その値をＩ／Ｏポート８１内のバッファに書き込む。また、クロック信号に同期して、制御信号のレベルを、バッファの値に応じたレベルへ切り替える。
【００８５】
ＲＯＭ８５には、制御プログラム８９が記憶されている。ＣＰＵ８３は、クロック信号に同期して、ＲＯＭ８５から制御プログラム８９を読み込み、これを実行する。これにより、制御本体が実現される。この読み込んだ制御プログラム８９や、その制御プログラム８９の実行に必要な一時データなどは、ＲＡＭ８４に記憶される。
【００８６】
ＥＥＰＲＯＭ８６には、像データとしての残光像データ９０が記憶されている。なお、この残光像データ９０を記憶するためのメモリは、残光像データ９０を、更新可能に記憶するものであればよく、ＥＥＰＲＯＭ８６以外のメモリであってもよい。このようなメモリとしては、他にもたとえば、紫外線消去型のＲＯＭや、電源スイッチ５が開いている状態でも電池１７の蓄電電力が常に供給されるように給電されているＲＡＭなどがある。
【００８７】
図４は、残光像データ９０の一例を示す説明図である。図４に示す残光像データ９０は、１６行×１９列の行列データになっている。行列の各要素には、「０」あるいは「１」のデータが格納される。
【００８８】
第一行は、第一発光ダイオードＤ０１の発光データである。第二行は、第二発光ダイオードＤ０２の発光データである。第三行は、第三発光ダイオードＤ０３の発光データである。第四行は、第四発光ダイオードＤ０４の発光データである。第五行は、第五発光ダイオードＤ０５の発光データである。第六行は、第六発光ダイオードＤ０６の発光データである。以下、同様に第七行から第十六行が第七発光ダイオードＤ０７から第十六発光ダイオードＤ１６の各発光データとなる。
【００８９】
ＣＰＵ８３は、この残光像データ９０を、１列ずつ順番にＩ／Ｏポート８１へ書き込む。たとえばバーサライター１がそれを目視する人から見て左から右へ振られるとき、すなわち、振る人から見て右から左へ振るときには、ＣＰＵ８３は、後述する制御によって、図４の最も左側の列データから順番にＩ／Ｏポート８１へ書き込む。クロック信号に同期して、この列データは、第一マルチプレクサ１１および第二マルチプレクサ１３へ出力される。第一マルチプレクサ１１および第二マルチプレクサ１３は、「１」のデータに対応するスイッチ３３，３６を閉じ、「０」のデータに対応するスイッチ３３，３６を開く。スイッチ３３，３６が閉じている発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６のみが光る。これにより、バーサライター１を振った空間に、「ＧＯ」の文字を、残光像として形成することができる。
【００９０】
また、バーサライター１を目視する人から見て、一旦右端まで振られたバーサライター１が折り返し左へ振られ始めると、ＣＰＵ８３は、図４の最も右側の列データから順番にＩ／Ｏポートへ書き込む。これによって先の場合とは逆の順番に各発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６が光る。これような制御を繰り返すことによって、バーサライター１を左右に振り続ける間「ＧＯ」の文字が残光像として空間に形成され続ける。
【００９１】
なお、残光像データ９０の各列には、速度積算値が対応付けられている。この速度積算値は、残光像データ９０とともに、ＥＥＰＲＯＭ８６に記憶される。この各列に対応付けらけれる速度積算値は、後述するように、バーサライター１の振り位置に応じて積算される速度積算値と、比較される。この実施の形態１では、図４の各列の速度積算値は、その左側の列のものよりも大きな値になっている。また、図４の最も右側の列の速度積算値は、プラスの値になっている。なお、隣り合う２つの列の速度積算値同士の差は、この実施の形態１のように全ての速度積算値同士の組み合わせにおいて等しくなっていてもよいが、速度積算値同士の組合せ毎に異なっていてもよい。
【００９２】
次に、バーサライター１全体の制御を説明する。
【００９３】
電源スイッチ５が閉じられると、電源ライン１８が電池１７に接続され、この電源ライン１８から供給される電力によって、マイコン１５その他の回路素子は動作を開始する。マイコン１５のＣＰＵ８３は、制御プログラム８９を読み込んで実行する。図５は、ＣＰＵ８３が実行するメインルーチンを示すフローチャートである。
【００９４】
ＣＰＵ８３は、モードを確認する（ＳＴ１）。具体的には、モード切替スイッチ６に対応するＩ／Ｏポート８１のバッファ値を読み込む。
【００９５】
そして、このバッファ値が「１」（電位レベルとしてはハイレベル）である場合には、読取モードと判断して読取ステップを実行する（ＳＴ２）。逆に、バッファ値が「０」（電位レベルとしてはローレベル）である場合には、発光モードと判断して発光ステップを実行する（ＳＴ３）。なお、読取ステップは、読取制御に相当し、発光ステップは、発光制御に相当する。
【００９６】
図６は、発光ステップ（ＳＴ３）の詳細なステップを示すフローチャートである。
【００９７】
発光ステップ（ＳＴ３）では、まず、ＣＰＵ８３は、２つのステップＳＴ１１，ＳＴ１２からなる初期設定ステップを実行する。
【００９８】
初期設定ステップにおいてＣＰＵ８３は、まず、発光モード設定処理を行う（ＳＴ１１）。具体的には、第一駆動回路１２の第一制御入力端子４３および第二駆動回路１４の第一制御入力端子６３をローレベルに制御するとともに、第一駆動回路１２の第二制御入力端子４４および第二駆動回路１４の第二制御入力端子６４をハイレベルに制御する。これにより、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６のカソードは、電源電位を２つの抵抗素子４６，４７（６６，６７）で分圧した電位となり、第一マルチプレクサ１１および第二マルチプレクサ１３の入力端子３１，３４は、電源ライン１８に接続される。
【００９９】
初期設定ステップにおいてＣＰＵ８３は、次に、速度センサ１６の値に基づいて、バーサライター１の位置を特定するための速度値の積算処理を開始する（ＳＴ１２）。具体的には、速度センサ１６の値が０からプラスへ変化するタイミングのバーサライター１の位置を振り始めの基準位置Ａとして、速度センサ１６が出力する速度値の加算処理を開始する。これは、速度値を積分するのと等価な処理である。これにより、速度積算値が、バーサライター１の位置に対応付けられる。つまり、同じ振り幅でバーサライター１を振っている場合または回転させている場合において、バーサライター１が同じ振り位置にあるときには、速度積算値は同じ値になる。
【０１００】
なお、速度センサ１６の値が０となるときは、バーサライター１が停止しているとき、あるいは、バーサライター１の振り方向（回転方向）が切り替わるときである。バーサライター１の振り方向が変わるタイミングと、ＣＰＵ８３のバッファ読み込みタイミングとは非同期である。そのため、これらのタイミング同士の関係によっては、バッファの値は、０になることなくマイナスの速度値からプラスの速度値へ変わってしまうことがありえる。そのような場合には、マイナスの速度値から最初にプラスの速度値へ変わるタイミングから速度センサ１６が出力する速度値の加算を開始すればよい。この場合、バーサライター１の振り始めの位置と、積算速度値が０となる基準位置Ａとは一致しないことになるが、バーサライター１の振り位置に対して速度積算値を対応付けることができるので、制御上の問題は無い。
【０１０１】
次に、ＣＰＵ８３は、積算されている速度積算値と、記憶している速度積算値とを比較し（ＳＴ１３）、一致したときにＥＥＰＲＯＭ８６に記憶されている残光像データ９０から速度積算値に対応した一列を抽出する（ＳＴ１４）。具体的には、ＣＰＵ８３は、ＥＥＰＲＯＭ８６において残光像データ９０の各列に対応付けて記憶されている速度積算値と、ＣＰＵ８３が積算している速度積算値とを比較する（ＳＴ１３）。そして、積算している速度積算値が、記憶している速度積算値と一致したときに、その一致する列データを抽出し、Ｉ／Ｏポート８１のバッファに書き込む（ＳＴ１４）。
【０１０２】
なお、ＣＰＵ８３は、タイマ８２のクロック信号に同期して動作するので、ＣＰＵ８３が積算している速度積算値が、記憶している速度積算値と一致しない場合が生ずるが、この実施の形態では記憶している速度積算値をはさむ状態が生じた場合、その挟んでいる２回分の速度積算値の後者が生じた時に、Ｉ／Ｏポート８１のバッファにその挟み込まれた速度積算値に一致する列データを書き込むようにしている。
【０１０３】
Ｉ／Ｏポート８１は、そのバッファに書き込まれた列データを、第一マルチプレクサ１１および第二マルチプレクサ１３へ出力する。バッファ値が「１」であるスイッチ３３，３６は閉じる。各発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の中で、閉じたスイッチ３３，３６に接続されているものが発光する。
【０１０４】
次に、ＣＰＵ８３は、バーサライター１の停止を判定する（ＳＴ１５）。具体的には、たとえば、Ｉ／Ｏポート８１のバッファ値に基づいて、所定の速度値以下の状態が継続して発生しているか、速度積算値が変化しなくなったかなどを判断し、これらの条件のいずれか１つまたは複数を満たす場合には終了と判定する。これにより、ＣＰＵ８３は、図５のメインルーチンへ復帰することができる。
【０１０５】
なお、バーサライター１が停止していない場合には、ＣＰＵ８３は、速度積算値を比較するステップ（ＳＴ１３）と、残光像データ９０から新たな一列を抽出するステップ（ＳＴ１４）と、停止判定ステップ（ＳＴ１５）とを繰り返す。これにより、Ｉ／Ｏポート８１のバッファには、常に、ＣＰＵ８３が積算処理した速度積算値と一致する速度積算値が対応付けられた列データ、あるいは、積算処理した速度積算値に最も近い速度積算値が対応付けられた列データが、書き込まれることになる。また、バーサライター１が所定の範囲において左右、前後などに振り続けられている限り、または一定方向に回転したり往復回転している限り、停止と判定することはないので、ＣＰＵ８３は、このような発光制御を継続して実行する。
【０１０６】
これにより、バーサライター１の振り位置が変化すると、積算される速度積算値も変化するので、Ｉ／Ｏポート８１のバッファに書き込まれている列データは変化する。バーサライター１が同じ振り位置にあるときは、積算される速度積算値も略等しくなるので、同じ列データがＩ／Ｏポート８１のバッファに書き込まれる。
【０１０７】
その結果、バーサライター１を一定の範囲において往復させて振り続けることで、「ＧＯ」の文字を、残光像として形成し続けることができる。
【０１０８】
図７は、このような発光モードの制御によって形成される残光像の一例を示す説明図であり、図４に示す残光像データから得られる残光象である。図７の左端に示すＡは、積算される速度積算値が０となるバーサライター１の基準位置である。
【０１０９】
たとえば、この基準位置Ａからバーサライター１が図７の右側に移動するにつれて、約５度毎に、ＣＰＵ８３が積算する速度積算値が１０ずつ増加するものとする。図４の残光像データ９０では、列データの速度積算値同士の差は１０である。したがって、バーサライター１を９０（＝５度×（１９−１）以上の振り角度で振ることで、図４に示す「ＧＯ」の残光像データ９０に基づいて、バーサライター１の振り範囲に、図７に示すような「ＧＯ」の表示をあらわすことができる。
【０１１０】
ＣＰＵ８３は、バーサライター１の速度積算値、すなわち移動距離となる振り位置を判定し、その位置に応じた列データをＩ／Ｏポート８１のバッファに書き込むようにしているので、バーサライター１が同じ振り位置にくれば、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６は、同じ列データに基づいて発光する。その結果、「ＧＯ」の残光文字は、バーサライター１の振り速度が一定にならなくても、あるいは、バーサライター１の振り範囲が一定にならなくても、常に同じ位置に表示される。
【０１１１】
図８は、読取ステップＳＴ２の詳細なステップを示すフローチャートである。
【０１１２】
読取ステップＳＴ２では、ＣＰＵ８３は、第一発光ダイオードＤ０１から第十六発光ダイオードＤ１６まで順番に、１６回の読取処理を行う（ＳＴ２１，ＳＴ２２，・・・，ＳＴ３６）。また、第十六発光ダイオードＤ１６の読取処理ＳＴ３６が完了した時点で、モード切替スイッチ６の状態を検出し、モード切替スイッチ６が読取モード以外のモードになっていた場合には、つまりこの実施の形態１では発光モードになっていた場合には、読取処理を終了する（ＳＴ３７）。これにより、ＣＰＵ８３は、図５のメインルーチンへ復帰することができる。
【０１１３】
図９は、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６毎の読取処理（ＳＴ２１，ＳＴ２２，・・・，ＳＴ３６）の詳細なステップを示すフローチャートである。
【０１１４】
各発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の読取処理において、ＣＰＵ８３は、まず、６つのステップＳＴ４１〜ＳＴ４６からなる初期設定ステップを行う。
【０１１５】
たとえば、読み取りを行う発光ダイオードが１番目とする。具体的には、第１発光ダイオードが接続される第一駆動回路１２（以下、受光側駆動回路と記載する。）の第一制御入力端子４３および第二制御入力端子４４をハイレベルに制御する（ＳＴ４１，ＳＴ４２）。他方である第二駆動回路１４（以下、発光側駆動回路と記載する。）の第一制御入力端子６３をローレベルに制御するとともに第二制御入力端子６４をハイレベルに制御する（ＳＴ４３，ＳＴ４４）。第１発光ダイオードが接続される側の第一マルチプレクサ１１（以下、受光側マルチプレクサと記載する。）に、第１スイッチを閉じる制御信号を出力する（ＳＴ４５）。第二マルチプレクサ１３（以下、発光側マルチプレクサと記載する。）に、第２スイッチを閉じる制御信号を出力する（ＳＴ４６）。
【０１１６】
ＣＰＵ８３は、次に、測光処理を行う（ＳＴ４７）。図１０は、測光処理ＳＴ４７の詳細なステップを示すフローチャートである。
【０１１７】
測光処理においてＣＰＵ８３は、まず、受光側駆動回路の第二制御入力端子４４をハイレベルからローレベルに変化させる（ＳＴ６１）。これにより、第１発光ダイオードのアノードはグランド電位となる。このとき、受光側駆動回路のコンデンサ５４に電荷が蓄電されている場合には、第１発光ダイオードに順方向電圧が印加されることになり、コンデンサ５４の電荷が第１発光ダイオードを介して放電されることになる。そして、受光側駆動回路の第二制御入力端子４４をローレベルに１ｍｓほど制御することで、コンデンサ５４は完全に放電し、第１発光ダイオードのカソードもグランド電位となる。その結果、受光側駆動回路のＦＥＴ５５のソース端子とドレイン端子との間には電流が流れないので、受光側駆動回路の出力端子４５は、ハイレベルとなる。これにより、コンデンサ５４のリセットがなされる。
【０１１８】
受光側駆動回路の第二制御入力端子４４を１ｍｓの間ローレベルに制御した後（ＳＴ６２）、ＣＰＵ８３は、その第二制御入力端子４４を再びハイレベルに切り替える（ＳＴ６３）。第二制御入力端子４４がローレベルからハイレベルへ切り替えられると、電源電位を２つの抵抗素子４６，４７で分圧した電圧が、第１発光ダイオードのアノードに印加される。第１発光ダイオードは、受光光量に応じた電圧を発生する。コンデンサ５４には、この第１発光ダイオードに発生する電圧を積分した電圧が生じる。この第１発光ダイオードに発生する電圧を積分した電圧が、ＦＥＴ５５のゲート端子に印加される。
【０１１９】
図１１は、受光側駆動回路の出力端子４５の電位変化を示す波形図である。横軸は、時間であり、縦軸は、出力端子４５の電位である。図１１の上側の波形Ａは、読み取る画像が黒色である場合の、出力端子４５の電位波形である。図１１の下側の波形Ｂは、読み取る画像が白色である場合の、出力端子４５の電位波形である。
【０１２０】
図１１の例の場合、読み取る画像が黒色である場合、受光側駆動回路の出力端子４５の電位は、受光側駆動回路の第二制御入力端子４４をローレベルからハイレベルへ切り替えてから約７０ｍｓで、４．５Ｖから２．５Ｖまで下がる。この約７０ｍｓの期間が過渡期間である。読み取る画像が白色である場合、受光側駆動回路の出力端子４５の電位は、第二制御入力端子４４をローレベルからハイレベルへ切り替えてから約１０ｍｓで、４．５Ｖから１．５Ｖまで下がる。なお、読み取る画像が灰色の場合、約１０〜７０ｍｓの間で、２．５Ｖと１．５Ｖとの間の電位まで下がる。
【０１２１】
なお、ＦＥＴ５５のゲートにコンデンサ５４が接続されていない場合、受光側駆動回路の出力端子４５の電位は、画像の色に関係なく、数ｍｓの間に急激に、２．５Ｖ〜１．５Ｖの間の電圧に下がってしまう。
【０１２２】
次に、ＣＰＵ８３は、図１０に示すように、受光側駆動回路の第二制御入力端子４４をローレベルからハイレベルへ切り替えてから、つまり受光する発光ダイオードのアノードの電位を変化させてから１０ｍｓ後に（ＳＴ６４）、受光側駆動回路の出力端子４５のレベルを、Ｉ／Ｏポート８１から読み取る（ＳＴ６５）。これにより、測光処理ＳＴ４７は、終了する。
【０１２３】
測光処理ＳＴ４７が終了すると、ＣＰＵ８３は、図９のフローチャートに示すように、この読み取った受光側駆動回路の出力端子４５のレベルが２．７５Ｖ（閾値）よりも高いか否かを判定する（ＳＴ４８）。そして、高い場合には黒と判定し、ＣＰＵ８３は、ＥＥＰＲＯＭ８６の残光像データ９０の第１行に「１」を書き込む（ＳＴ４９）。読み取ったレベルが２．７５Ｖ以下である場合には、ＣＰＵ８３は、白と判定し、ＥＥＰＲＯＭ８６の残光像データ９０の第１行に「０」を書き込む（ＳＴ５０）。
【０１２４】
ＣＰＵ８３は、図９および図１０に示す以上の発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６毎の読取処理を、第１発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６から第十六発光ダイオードＤ１６まで繰り返す。すなわち、ｎ（ｎは１から１６までの整数）番目の発光ダイオードが受光素子となる場合は、ｎ＋１番目の発光ダイオードが発光素子となる状態をｎが１〜１６まで順次、実行していく。これにより、ＥＥＰＲＯＭ８６には、１列分の残光像データ９０が格納される。また、ｎが偶数である場合、第二駆動回路１４が受光側駆動回路となり、第一駆動回路１２が発光側駆動回路となる。同様に、第二マルチプレクサ１３が受光側マルチプレクサとなり、第一マルチプレクサ１１が発光側マルチプレクサとなる。
【０１２５】
１列分の残光像データ９０をＥＥＰＲＯＭ８６に格納すると、図８に示すように、ＣＰＵ８３は、モード切替スイッチ６が読取モード以外のモードに切り替えられているか否かを判定する。ＣＰＵ８３が読取モードであると判断すると、読取モードを継続する。その後、バーサライター１の読取位置がずれたことを検出する（ＳＴ３８）。たとえば、先の図７に示す例では、５度に相当する距離を移動したか否かを判定すればよい。そして、ＳＴ２１からＳＴ３７までを再度実行する。このようにして、モード切替スイッチ６が読取モード以外のモードに切り替えられるまで、バーサライター１のわずかずつの移動を検出しながら、１列分の画像の読取処理を繰り返す（ＳＴ３７）。
【０１２６】
これにより、利用者は、モード切替スイッチ６を読取モードへ切り替えた後、たとえば図１２に示すような用紙に書かれた「ＧＯ」の文字の上を、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６を下向きにした状態で、バーサライター１を順次移動させることで、図４に示す残光像データ９０を、ＥＥＰＲＯＭ８６に記憶させることができる。なお、ＥＥＰＲＯＭ８６への書込みは、モード切替スイッチ６を発光モードへ切り替えるときに行わせるようにし、それ以前はＲＡＭ８４に一時的に記憶させるようにしてもよい。
【０１２７】
なお、ＥＥＰＲＯＭ８６において残光像データ９０の各列に対応付けて記憶する速度積算値は、残光像データ９０の各列に対応付けて、予め固定的に記憶されていても良いが、たとえば、上述した読取時の速度センサ１６の値を積分し、この積分値を、各列に対応付けて記憶させるようにした方がよい。この場合、図８のフローチャート中の５度に相当する距離ずつの移動の検出の替わりに、ＣＰＵ８３による速度積分値が所定の値、図４の例ではその値が「１０」となるまで待つ処理となる。
【０１２８】
これにより、読取時のバーサライター１の移動速度が速くなったり、遅くなったり、または、送り速度が混在したとしても、発光時にはその影響が全く生じない画像を再現することができる。
【０１２９】
以上のように、この実施の形態１に係るバーサライター１は、用紙などに記載される文字や画像を読取モードで読み取ることができる。また、その読み取った画像を、発光モードにおいて残光像として形成することができる。
【０１３０】
しかも、発光ダイオードＤ０１，Ｄ０２，・・・・，Ｄ１６を発光させる回路と受光させる回路とを第一駆動回路１２あるいは第二駆動回路１４として１つに兼用しているので、より小さい回路規模で複数の発光ダイオードＤ０１，Ｄ０２，・・・・，Ｄ１６の発光と受光とを制御することができる。また、発光ダイオードＤ０１，Ｄ０２，・・・・，Ｄ１６と２つの駆動回路１２，１４との間にそれぞれマルチプレクサ１１，１４を設け、この２つのマルチプレクサ１１，１４へ残光像データに基づく制御信号を出力しているので、駆動回路の個数（この実施の形態では２個）は、発光ダイオードの個数（この実施の形態では１６個）よりも少なくなる。特に、駆動回路およびマルチプレクサは２組だけなので、小型且つ軽量の振り易いバーサライター１を得ることができる。つまり、各発光ダイオードに駆動回路を直接に接続した場合のように、発光ダイオードと同数の駆動回路を設ける必要が無く、より小さい回路規模で実現することができる。その結果、小型且つ軽量の振り易いバーサライターを得ることができる。
【０１３１】
ところで、第一駆動回路１２の第一制御端子４１や第二駆動回路１４の第一制御端子６１とグランドライン１９との間にコンデンサ５４やコンデンサ７４を接続することには、以下の意味がある。
【０１３２】
第一に、読取時の発光ダイオードの受光光量に対する出力端子４５，７５の電圧過渡変化がゆっくりになるので、二値化の精度が向上する。
【０１３３】
コンデンサ５４，７４が無い場合には、出力端子４５，６５の電位はすぐに定常状態になってしまうので、この定常状態の条件化で二値化判定をしなければならない。そして、定常状態では、図１１に示すように、白い画像の読取電位と黒い画像の読取電位との電位差は、１Ｖ程度しかない。白い画像の読取電位や、黒い画像の読取電位は、用紙の色やインクの濃さやその他の読取環境要因に応じて、０．５〜１Ｖ程度は簡単に変動する。その結果、このような各種の画像読取環境に対して、二値化のための閾値を適当に設定するのは難しく、場合によっては画像を適切に読み取ることができない。
【０１３４】
これに対して、この実施の形態１のように、第一制御端子４１，６１とグランドライン１９との間にコンデンサ５４，７４を接続して、読取時の発光ダイオードの受光光量に対する出力端子４５，６５の電圧過渡変化をゆっくりにし、そのゆっくりと変化する過渡状態の期間において、出力端子４５，６５の電圧を読み取った場合には、最大で約３Ｖ程度（図１１で１０ｍｓ付近）の電位差を確保することができる。その結果、読取環境要因に応じて０．５〜１Ｖ程度の変動が発生したとしても、二値化のための閾値を適当に設定し、精度良く二値化判定をすることができる。
【０１３５】
第二に、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６が発生する電圧を積分した電圧値を読み取ることになるので、画像の読取安定性が向上する。
【０１３６】
図１３（Ａ）に示す画像を読み取る場合と、図１３（Ｂ）に示す画像を読み取る場合とを、比較する。バーサライター１は、点線格子の横線に沿って、紙面の左側から右側へ移動するものとする。つまり、各発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６は、２つの横線の間を移動する。図１３では、Ｄ（ｎ−１）番目の発光ダイオードと、Ｄ（ｎ）番目の発光ダイオードと、Ｄ（ｎ＋１）番目の発光ダイオードのみを図示している。また、ＣＰＵ８３は、点線格子の縦線にバーサライター１が重なるタイミングで、受光側駆動回路の出力端子４５（６５）の値を読み取るものとする。図１３では、各発光ダイオードの受光光量は、Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５のタイミングで読み取られる。
【０１３７】
白黒画像の斜めのエッジａｂに対する点線格子との重なり具合を比較すれば判るように、図１３（Ａ）での各発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の読取位置は、図１３（Ｂ）での各発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の読取位置よりも、若干上側にずれている。たとえば、Ｄ（ｎ−１）番目のダイオードは、図１３（Ａ）の場合には、Ｔ１のタイミングでは黒を読み取り、Ｔ２のタイミングでは白を読み取っているのに対して、図１３（Ｂ）の場合には、Ｔ１のタイミングでは黒を読み取り、Ｔ２のタイミングでも黒を読み取っている。
【０１３８】
第一制御端子４１とグランドライン１９との間や、第一制御端子６１とグランドライン１９との間にコンデンサ５４，７４が接続されていない場合、受光側駆動回路の出力端子からは、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の受光光量の瞬時値が出力される。ＣＰＵ８３は、この瞬時値を読み込んで二値化判定に利用する。そのため、図１３（Ａ）の画像を読み取った場合には、図１４（Ａ）の残光像データ９０がＥＥＰＲＯＭ８６に記憶される。図１３（Ｂ）の画像を読み取った場合には、図１４（Ｂ）の残光像データ９０がＥＥＰＲＯＭ８６に記憶される。図１４の各行列において、第一行は、Ｄ（ｎ−１）番目の発光ダイオードの読取データ、第二行は、Ｄ（ｎ）番目の発光ダイオードの読取データ、第三行は、Ｄ（ｎ＋１）番目の発光ダイオードの読取データである。また、第一列はタイミングＴ１での読取データ、第二列はタイミングＴ２での読取データ、第三列はタイミングＴ３での読取データ、第四列はタイミングＴ４での読取データ、第五列はタイミングＴ５での読取データである。
【０１３９】
図１４（Ａ）の残光像データ９０での「１」と「０」との境界位置と、図１４（Ｂ）の残光像データ９０での「１」と「０」との境界位置とは、異なっている。「１」と「０」との境界の位置が異なると、それに基づいて形成される残光像の位置も異なってくる。
【０１４０】
このように、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の受光光量の瞬時値を二値化した場合、画像に対するバーサライター１の読取位置が若干ずれてしまうだけで、残光像の位置が変化してしまう。つまり、画像の読取安定性が良くない。同様に、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の受光光量の瞬時値を二値化した場合、画像に対するバーサライター１の読取位置が若干ずれてしまうだけで、残光像の位置が変化するだけでなく、残光像の外形も異なってしまうことになる。
【０１４１】
これに対して、第一制御端子４１，６１とグランドライン１９との間にコンデンサ５４，７４が接続されている場合、出力端子４５，６５のうち受光側駆動回路となる出力端子からは、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の受光光量の積分値が出力される。すなわち、たとえばＴ２のタイミングでは、Ｔ１からＴ２の間の総量を読み取ることとなる。ＣＰＵ８３は、この積分値を読み込んで二値化判定に利用する。図１３（Ａ）の画像を読み取った場合には、図１５（Ａ）の残光像データ９０がＥＥＰＲＯＭ８６に記憶される。図１３（Ｂ）の画像を読み取った場合には、図１５（Ｂ）の残光像データ９０がＥＥＰＲＯＭ８６に記憶される。図１５の各行列において、第一行は、Ｄ（ｎ−１）番目の発光ダイオードの読取データ、第二行は、Ｄ（ｎ）番目の発光ダイオードの読取データ、第三行は、Ｄ（ｎ＋１）番目の発光ダイオードの読取データである。また、第一列はタイミングＴ１での読取データ、第二列はタイミングＴ２での読取データ、第三列はタイミングＴ３での読取データ、第四列はタイミングＴ４での読取データ、第五列はタイミングＴ５での読取データである。
【０１４２】
図１５（Ａ）の残光像データ９０での「１」と「０」との境界位置と、図１５（Ｂ）の残光像データ９０での「１」と「０」との境界位置とは、一致する。「１」と「０」との境界の位置が一致するので、それに基づいて形成される残光像も同じになる。同様に、画像に対するバーサライター１の読取位置が若干ずれても、残光像の外形は同じになる。
【０１４３】
このように、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の受光光量の積分値を二値化した場合、バーサライター１の読取位置が若干ずれたとしても、同じ残光像データ９０を読み込み、同じ残光像を形成することができる。つまり、画像の読取安定性が改善される。
【０１４４】
なお、第一制御端子４１と電源ライン１８との間や、第一制御端子６１と電源ライン１８との間にコンデンサ５４，７４を接続しても、同様の効果を得ることができる。
【０１４５】
実施の形態２．
本発明の実施の形態２に係るバーサライター１のハードウェア構成は、実施の形態１に係るバーサライター１のハードウェア構成と同一である。そのため、バーサライター１の各構成要素には、実施の形態１の同名の構成要素と同一の符号を使用して、バーサライター１のハードウェア構成の図示および説明を省略する。また、本発明の実施の形態２に係るバーサライター１の、発光モードでの制御プログラム８９は、実施の形態１に係るバーサライター１の、発光モードでの制御プログラム８９と同一である。そのため、発光モードのフローチャートの図示および説明は、省略する。
【０１４６】
ところで、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６は、少ない消費電力で高い輝度の光を発する回路素子である。そのため、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６は、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の頭頂部方向へは高い輝度の光を発するが、その頭頂部方向から少し方向がずれると、急激に輝度が低くなる発光特性を有する。
【０１４７】
そのため、図１に示すようにバーサライター１の先端部４に、一列に発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６を配列した場合、全ての発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６を発光させた場合の輝度分布は、おおよそ図１６に示すような輝度分布となる。つまり、各発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の頭頂部方向（図１６で点線方向）での輝度は高くなるが、隣接する２つの発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の間の方向での輝度は低くなる。
【０１４８】
その結果、読取モードにおいて、たとえば、第四発光ダイオードＤ０４を発光させて第三発光ダイオードＤ０３で受光した場合における受光側駆動回路の出力端子４５のレベルと、第三発光ダイオードＤ０３を発光させて第四発光ダイオードＤ０４で受光した場合における受光側駆動回路の出力端子６５のレベルとは、発光させた発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の、頭頂部方向の位置の違いおよび頭頂部方向の強い光に基づく画像での散乱状態の相違の影響を受けて、当然に異なるレベルになる。
【０１４９】
しかしながら、図１６の各発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６の各中間に対応する位置の用紙部分からの反射光を受光すると考えた場合、第四発光ダイオードＤ０４を発光させて第三発光ダイオードＤ０３で受光した場合における受光側駆動回路の出力端子４５のレベルと、第三発光ダイオードＤ０３を発光させて第四発光ダイオードＤ０４で受光した場合における受光側駆動回路の出力端子６５のレベルとは、略同一レベルになる、と判断される。この判断に基づいて発明者らが実験を行ったところ、実際に、略同一レベルとなった。実施の形態２は、この実験結果に基づくものである。
【０１５０】
図１７は、本発明の実施の形態２に係るバーサライター１の読取ステップの詳細なステップを示すフローチャートである。
【０１５１】
ＣＰＵ８３は、まず、初期設定ステップを行う（ＳＴ７１）。具体的には、第二駆動回路１４の第一制御入力端子６３をローレベルに制御するとともに第二制御入力端子６４をハイレベルに制御する。第一駆動回路１２の第一制御入力端子４３および第二制御入力端子４４をハイレベルに制御する。これにより、偶数の番号の発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６は、発光状態に制御可能な状態となり、奇数の番号の発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５は、受光状態に制御可能な状態となる。
【０１５２】
次に、ＣＰＵ８３は、２ｎ−１のスイッチを閉じるとともに、２ｎのスイッチを閉じる制御を行う。具体的には、ＣＰＵ８３は、まず、制御変数ｎに「１」を代入した後（ＳＴ７２）、第二（＝２×１）発光ダイオードＤ０２を発光させる制御信号を、第二マルチプレクサ１３へ出力し、第一（＝２×１−１）発光ダイオードＤ０１を受光とする制御信号を、第一マルチプレクサ１１へ出力する（ＳＴ７３）。
【０１５３】
次に、ＣＰＵ８３は、測光処理を行う（ＳＴ７４）。具体的には、第一駆動回路１２の出力端子４５のレベルを読み取り、そのレベルと閾値とを比較する（ＳＴ７５）。そして、この読み取った第一駆動回路１２の出力端子４５のレベルが２．７５Ｖ（閾値）よりも高い場合には、黒と判定し、ＥＥＰＲＯＭ８６の残光像データ９０の第１（＝２×１−１）行に「１」を書き込む（ＳＴ７６）。逆に、低い場合には、白と判定し、ＥＥＰＲＯＭ８６の残光像データ９０の第１（＝２×１−１）行に「０」を書き込む（ＳＴ７７）。
【０１５４】
引き続き、ＣＰＵ８３は、第三（＝２×１＋１）発光ダイオードＤ０３を受光とする制御信号を、第一マルチプレクサ１１へ出力する（ＳＴ７８）。また、ＣＰＵ８３は、測光処理を行う（ＳＴ７９）。具体的には、第一駆動回路１２の出力端子４５のレベルを読み取り、そのレベルと閾値とを比較する（ＳＴ８０）。そして、この読み取った第一駆動回路１２の出力端子のレベルが２．７５Ｖ（閾値）よりも高い場合には、黒と判定し、ＥＥＰＲＯＭ８６の残光像データ９０の第２（＝２×１）行に「１」を書き込む（ＳＴ８１）。逆に、低い場合には、白と判定し、ＥＥＰＲＯＭ８６の残光像データ９０の第２（＝２×１）行に「０」を書き込む（ＳＴ８２）。
【０１５５】
ＣＰＵ８３は、制御変数ｎに１を加算するとともに（ＳＴ８３）、ｎが８以下であるか否かを判定する（ＳＴ８４）。そして、ｎが８以下である場合には、発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６の中の１つを発光させている間に、２つの二値化データを読み取る処理（ＳＴ７３〜ＳＴ８２）を繰り返す。繰り返し回数は合計で８回になる。これにより、第一発光ダイオードＤ０１から第十六発光ダイオードＤ１６までの一列分の二値化データを、ＥＥＰＲＯＭ８６に記憶させることができる。
【０１５６】
このように、ＣＰＵ８３は、偶数番目の発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６を順次発光させるとともに、発光させた発光ダイオードよりも１つ少ない奇数番目の発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５で受光し、これを二値化することで、その奇数番目の発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５の残光像データ９０を得る。また、偶数番目の発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１４を順次発光させるとともに、発光させた発光ダイオードよりも１つ多い奇数番目の発光ダイオードＤ０３，Ｄ０５，・・・，Ｄ１５で受光し、これを二値化することで、その偶数番目の発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１４の残光像データ９０を得る。
【０１５７】
ｎが８以下でなくなると、ＣＰＵ８３は、モード判定を行う（ＳＴ８５）。そして、モード切替スイッチ６が読取モード以外のモードに切り替えられるまで、上述した１列分の画像の読取処理（ＳＴ７２〜８４）を繰り返す。このとき、バーサライター１は、順次移動させられる。
【０１５８】
これにより、バーサライター１の使用者は、モード切替スイッチ６を読取モードへ切り替えた後、読み取る画像が記載された用紙の上を、発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６を下向きにした状態で、バーサライター１を移動させることで、所望の残光像データ９０を、ＥＥＰＲＯＭ８６に記憶させることができる。なお、ＥＥＰＲＯＭ８６への書込みは、モード切替スイッチ６を発光モードへ切り替えたときに行わせるようにし、それより前は、ＲＡＭ８４などに一時的に記憶させるようにしてもよい。
【０１５９】
以上のように、この実施の形態２に係るバーサライター１は、用紙などに記載される文字や画像を読取モードで読み取り、実施の形態１と同じ残光像データ９０を得ることができる。
【０１６０】
しかも、偶数番目の発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６を順次発光状態に制御し、発光した発光ダイオードの前後に位置する奇数番目の発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５の中の２つを受光状態に制御し、それを繰り返すだけで、奇数番目の発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５の二値化データおよび偶数番目の発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６の二値化データを読み取ることができる。
【０１６１】
さらに、各発光ダイオードを発光している間に、発光している発光ダイオードに隣接する２つの発光ダイオードを順番に受光側の駆動回路へ接続するので、実施の形態１のように発光側と受光側とを切り替えて読み取る場合に比べて、読取処理が単純化され、しかも、１列分の読取速度を早くすることができる。
【０１６２】
なお、この実施の形態２では、偶数番目の発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６を発光させ、奇数番目の発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５を受光させているが、奇数番目の発光ダイオードＤ０１，Ｄ０３，・・・，Ｄ１５を発光させ、偶数番目の発光ダイオードＤ０２，Ｄ０４，・・・，Ｄ１６を受光させるようにしても、同様の効果を得ることができる。
【０１６３】
実施の形態３．
本発明の実施の形態３に係るバーサライター１のハードウェア構成は、実施の形態１に係るバーサライター１のハードウェア構成と同一である。そのため、バーサライター１の各構成要素には、実施の形態１の同名の構成要素と同一の符号を使用して、バーサライター１のハードウェア構成の図示および説明を省略する。また、本発明の実施の形態３に係るバーサライター１の、発光モードでの制御プログラム８９は、実施の形態１に係るバーサライター１の、発光モードでの制御プログラム８９と同一である。そのため、発光モードのフローチャートの図示および説明は、省略する。さらに、本発明の実施の形態３に係るバーサライター１の、読取モードの基本的なフローは、図８に示すフローチャートとなる。
【０１６４】
図１８は、本発明の実施の形態３に係るバーサライター１の、発光ダイオード毎の読取制御を示すフローチャートである。このフローチャートは、第二発光ダイオードＤ０２から第十五発光ダイオードＤ１５までの各発光ダイオードＤ０２，Ｄ０３，・・・，Ｄ１５での読取制御に用いられる。
【０１６５】
図１８に示す各発光ダイオードＤ０２，Ｄ０３，・・・，Ｄ１５の読取制御において、ＣＰＵ８３は、まず、初期設定を行う（ＳＴ９１）。たとえば、読み取りを行う発光ダイオードを２番目とする。この場合、第２発光ダイオードが接続される側の第二駆動回路１４（以下、受光側駆動回路と記載する。）の第一制御入力端子６３および第二制御入力端子６４をハイレベルに制御する。第一駆動回路１２（以下、発光側駆動回路と記載する。）の第一制御入力端子４３をローレベルに制御するとともに第二制御入力端子４４をハイレベルに制御する。第二発光ダイオードが接続される側の第二マルチプレクサ１３（以下、受光側マルチプレクサと記載する。）に、第二スイッチ３６を閉じる制御信号を出力する。第一マルチプレクサ１１（以下、発光側マルチプレクサと記載する。）に、第３スイッチ３３を閉じる制御信号を出力する。
【０１６６】
次に、ＣＰＵ８３は、測光処理を行う（ＳＴ９２）。測光処理の具体的な手順は、図１０と同様である。そして、この測光処理で読み取った２番目の発光ダイオードの受光光量に基づく受光側駆動回路の出力端子６５のレベルが３．５Ｖ（高閾値）よりも高いか否かを判定し（ＳＴ９２）、高い場合には、黒と判定し、ＥＥＰＲＯＭ８６の残光像データ９０の第２行に「１」を書き込む（ＳＴ９９）。３．５Ｖ以下である場合には、さらに読み取ったレベルが１Ｖ（低閾値）よりも低いか否かを判定し（ＳＴ９４）、低い場合には、白と判定し、ＥＥＰＲＯＭ８６の残光像データ９０の第２行に「０」を書き込む（ＳＴ１００）。
【０１６７】
これらの高閾値と低閾値との比較判定において、黒あるいは白とも判定がつかない場合には、ＣＰＵ８３は、発光側マルチプレクサに、第３スイッチ３３を閉じる制御信号を出力する（ＳＴ９５）。その後、ＣＰＵ８３は、図１０と同様の測光処理を行い（ＳＴ９６）、新たに読み取った受光側駆動回路の出力端子６５のレベルと、既に読み取っていた受光側駆動回路の出力端子６５のレベルとの平均値を演算する（ＳＴ９７）。そして、この平均値が２．７５Ｖ（中間閾値）よりも高いか否かを判定し（ＳＴ９８）、高い場合には、黒と判定し、ＥＥＰＲＯＭ８６の残光像データ９０の第２行に「１」を書き込む（ＳＴ９９）。２．７５Ｖ以下である場合には、白と判定し、ＥＥＰＲＯＭ８６の残光像データ９０の第２行に「０」を書き込む（ＳＴ１００）。
【０１６８】
ＣＰＵ８３は、このような図１８のフローチャートに基づく各発光ダイオード毎の読取処理を、第二発光ダイオードＤ０２から第十五発光ダイオードＤ１５までのそれぞれについて行う。なお、たとえば第三発光ダイオードＤ０３などの奇数番目の発光ダイオードについての読取処理では、第二駆動回路１４が発光側駆動回路となり、第二マルチプレクサ１３が発光側マルチプレクサとなり、第一駆動回路１２が受光側駆動回路となり、第一マルチプレクサ１１が受光側マルチプレクサとなる。
【０１６９】
なお、第一発光ダイオードＤ０１と、第十六発光ダイオードＤ１６とについては、実施の形態１の図９に示す読取処理を実行する。すなわち、第一発光ダイオードＤ０１の残光像データは、第一発光ダイオードＤ０１を受光とし、第二発光ダイオードＤ０２を発光とし、そのときのレベル値が２．７５Ｖを超える黒と判定し、２．７５Ｖ以下であると白と判定する。同様に、第十六発光ダイオードＤ１６の残光像データは、第十五発光ダイオードＤ１５を受光とし、第十六発光ダイオードＤ１６を発光とし、そのときのレベル値が２．７５Ｖを超える黒と判定し、２．７５Ｖ以下であると白と判定する。これにより、ＥＥＰＲＯＭ８６には、１列分の残光像データ９０が格納される。
【０１７０】
また、ＣＰＵ８３は、図８のフローチャートに示すように、一列分の残光像データ９０を読み取るごとにモード確認を行い（ＳＴ３７）、読取モード以外のモードへ切り替えられるまで、一列分の残光像データ９０の読取処理を繰り返す。
【０１７１】
以上のように、この実施の形態３に係るバーサライター１は、用紙などに記載される文字や画像を読取モードで読み取り、実施の形態１と同じ残光像データ９０を得ることができる。
【０１７２】
しかも、第二番目から第十五番目の発光ダイオードＤ０２，Ｄ０３，・・・，Ｄ１５用の二値化データは、受光している発光ダイオード、たとえば発光ダイオードシ０７の一方側の発光ダイオードＤ０６を発光させたときに白黒をはっきり判定することができない場合には、さらに、他方側の発光ダイオードＤ０８を発光させて平均値をとり、その平均値で最終的な白黒判定をする。このように受光している発光ダイオードの両側の発光ダイオードを順次発光させて、２つの値の平均値を考慮して白黒判定をしている。そのため、受光している発光ダイオードＤ０２，Ｄ０３，・・・，Ｄ１５に対向する位置や、その位置と一方側の発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１４との中間位置に、白黒のエッジが位置するような場合や、灰色の画像が位置するような場合であって、その判定だけでは受光している発光ダイオードＤ０２，Ｄ０３，・・・，Ｄ１５に対向する位置における安定で且つ正確な二値化判定が難しいような場合であっても、平均値との比較（重み付け）によって、受光している発光ダイオードＤ０２，Ｄ０３，・・・，Ｄ１５に対向する位置における白黒判定を、正確に判定することができる。
【０１７３】
さらに、両側の発光ダイオードを発光させて平均値に基づく判定処理を行う場合とは、高閾値および低閾値では判定できない場合だけである。そのため、両側の発光ダイオードを発光させる場合は、一列分の読取の間にはあっては多くとも数回である。したがって、一列分の画像読取の時間が、実施の形態１に比べて極端に長くなってしまうことはない。つまり、この実施の形態３での画像の読取時間は、実施の形態１での画像の読取時間と遜色ない時間となり、実用上問題視されてしまうことはない。
【０１７４】
なお、この実施の形態３では、実施の形態１での読取ステップと組み合わせて、第二番目から第十五番目の発光ダイオードＤ０２，Ｄ０３，・・・，Ｄ１５用の二値化データの安定性と精度とを向上させている。この他にもたとえば、実施の形態２での読取ステップと組み合わせて、高閾値、中間閾値および低閾値の３つの閾値での判定処理を行うことで、同様に、第二番目から第十五番目の発光ダイオードＤ０２，Ｄ０３，・・・，Ｄ１５用の二値化データの安定性と精度とを向上させることができる。
【０１７５】
図１９は、実施の形態２での読取ステップと組み合わせた場合のフローを示すフローチャートである。図１９において、２つの測光判定ステップＳＴ１１１，ＳＴ１１２では、図１８のステップＳＴ９２〜ＳＴ１００までの処理に相当する処理を行う。これ以外の各ステップは、実施の形態２での図１７に図示したステップと同一の符号を付して、その詳細な説明は省略する。
【０１７６】
以上の実施の形態１〜３は、本発明の好適な実施の形態であるが、本発明はこれに限定されるものではなく、本発明の趣旨を逸脱しない範囲において、種々の変形、変更が可能である。
【０１７７】
実施の形態３で示した図１８のフローチャートでは、受光値が中間的な値であるとき、受光している発光ダイオードの２つのレベルの平均値を演算し、この平均値と中間閾値とを比較している。また、その平均値と比較する中間閾値は、高閾値と低閾値との平均値になっている。
【０１７８】
上述する各実施の形態では、ダイオード列の両端に位置する第一発光ダイオードＤ０１および／または第十六発光ダイオードＤ１６については、第二番目から第十五番目の発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６とは異なる読取処理を行うようにしている。この他にもたとえば、読取時のみに発光あるいは受光させ発光モードでは使用しない発光ダイオードを、第一発光ダイオードＤ０１および／または第十六発光ダイオードＤ１６の外側に隣接して設けてもよい。これにより、第一発光ダイオードＤ０１および／または第十六発光ダイオードＤ１６の読取処理を、その他の第二番目から第十五番目の発光ダイオードＤ０２，Ｄ０３，・・・，Ｄ１５での読取処理と同じ処理にすることができる。これにより、制御プログラムは単純化されて小さくなる。
【０１７９】
上述する各実施の形態では、残光像データ９０の各列に速度積算値を対応付けて記憶させ、速度センサ１６の出力を積分した値と比較することで、発光モードの制御を行っている。この他にもたとえば、一定の時間間隔や、一定の振り角度に応じて、順番に、残光像データ９０の各列データを利用するように構成してもよい。
【０１８０】
上述する各実施の形態では、１６個の発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６は、第一マルチプレクサ１１および第二マルチプレクサ１３に交互に接続されている。この他にもたとえば、第一発光ダイオードＤ０１を第一マルチプレクサ１１に接続し、第二発光ダイオードＤ０２および第三発光ダイオードＤ０３を第二マルチプレクサ１３に接続し、第四発光ダイオードＤ０４および第五発光ダイオードＤ０５を第一マルチプレクサ１１に接続し、第六発光ダイオードＤ０６および第七発光ダイオードＤ０７を第二マルチプレクサ１３に接続し、すなわち、ダイオード列の両端を除く発光ダイオードは、２つずつ交互に接続しても、隣接する発光ダイオードの発光光を各発光ダイオードで受光し、これに基づいて二値化された残光像データを生成することができる。
【０１８１】
上述する各実施の形態では、１６個の発光ダイオードＤ０１，Ｄ０２，・・・，Ｄ１６は、奇数番目と偶数番目の各８個ずつが第一マルチプレクサ１１および第二マルチプレクサ１３の２つのマルチプレクサにそれぞれ接続されている。この他にもたとえば、２個、４個、１６個などの複数個の発光ダイオードを１つのマルチプレクサへ接続したり、複数個の発光ダイオード毎に１つのマルチプレクサに接続し、計３つ以上のマルチプレクサに接続するようにしてもよい。なお、駆動回路の個数は、マルチプレクサの個数と同数である。このように、マルチプレクサを使用することで、駆動回路の個数を発光ダイオードの個数よりも少なくすることができる。その結果、バーサライター１の小型化や軽量化を図ることができる。特に、複数個の発光ダイオードを３つ以上のマルチプレクサに接続した場合には、上述した各実施の形態の場合と同様に、隣接する発光ダイオードの発光光を各発光ダイオードで受光し、これに基づいて二値化された残光像データを生成することができる。
【０１８２】
上述する各実施の形態では、マルチプレクサ１１，１３などを使用しているが、実施の形態２や実施の形態３の読取方法は、マルチプレクサ１１，１３を使用しない電気回路、すなわち駆動回路の個数を発光ダイオードの個数と同じとした電気回路を用いた場合にも有効な方法となる。
【０１８３】
上述する各実施の形態では、マイコン１５は、読取モードにおいて各駆動回路１２，１４から出力されるレベル値を二値化して残光像データとしている。この他にもたとえば、マイコンは、読取モードにおいて各駆動回路から出力されるレベル値を、三値以上に多値化してもよい。このように、多値化した残光像データに基づいて各発光ダイオードを発光させる場合には、たとえば、多値化したデータのビット数と同数の駆動回路およびマルチプレクサを設け、この複数個の駆動回路の第一制御入力端子を互いに異なるレベルに設定し、マイコンは多値化データに基づいてマルチプレクサを選択するように構成する。これにより、マイコンは、各発光ダイオードを、多値化データの各値に対応付けられた駆動回路へ接続し、濃淡を含む残光像を形成することができる。
【０１８４】
上述する各実施の形態では、マイコン１５は、読取モードにおいて、基本的に、各発光ダイオードの受光レベルを読み取る毎に、そのレベルに基づく二値化データを生成している。この他にもたとえば、一列分の発光ダイオードの受光レベルを読み取ったら、その列の二値化データを生成してもよい。また、モード切替スイッチ６が読取モードに設定されてから解除されるまでの発光ダイオードの受光レベルを読み取ったら、その読取モードの解除操作をトリガとして、各発光ダイオードの受光レベルに基づく二値化データを生成してもよい。このように、読取モードの解除操作をトリガとして二値化データを生成することで、読み取り中の処理が軽くなる。その分、読取時にバーサライター１を移動させる速度を上げても、適切に画像を読み取ることができる。また、そのように全てのレベルを読み取ることで画像の色の分布情報が得られるので、各二値化データを演算する場合には、その周囲のレベル情報との重み付け演算をし、その重み付け演算をされたレベル値に基づいて生成することができる。これにより、残光像データの輪郭と読み取る画像の輪郭とが、よりずれ難くなる。
【０１８５】
上述した各実施の形態では、読取モードの際、受光する発光ダイオードと発光する発光ダイオードを動作させる際、同時に動作させるのはそれぞれ１つずつとしているが、実施の形態１の場合において、発光させる発光ダイオードを受講する発光ダイオードの両隣の２つとしたり、４つとしたり、他の全ての発光ダイオードとしてもよい。また、実施の形態２や３の場合において、受光する発光ダイオード一方側の複数を発光させ、その後、他方側の複数を発光させるようにしてもよい。
【０１８６】
上述する各実施の形態は、バーサライター１に適用した場合の例である。バーサライター１は、手で振るための、単位時間あたり振り角度が安定していない。そのため、各実施の形態で示したように、速度積算値などの読取速度に応じた変数を、各列対応付けるのがこのましい。これに対して、たとえば、バーサライター１と同様の構造のものを、一定のリズムで振ることで時間を表示する時計などにあっては、その振り角度、振り範囲、リズムなどが安定しているので、一定の時間間隔や、一定の振り角度に応じて、順番に、残光像データ９０の各列データを利用するように構成しても、読み取った画像を残光像として表示することができる。
【０１８７】
上述した各実施の形態では、先端部４の先端からグリップ部３に向かって一列に配置される例を示したが、バーサライター１の軸方向に垂直な平面となるように周面方向に円形状に発光ダイオードを配置し、バーサライター１を軸方向に左右に揺らすように動作させてもよい。その他にも、風船状にバーサライター１を形成し、その罫線方向、また保線方向に発光ダイオードを並べて配置するようにしてもよい。
【０１８８】
上述する各実施の形態は、コンサートやイベント会場などで利用されるバーサライター１に適用した例である。この他にもたとえば、警察官や道路工事の交通誘導員が手にもって使用する点滅ライトや、パトカーや消防車などに載せたり防犯のために設置したりする警光灯、回転灯、信号灯などにも、本発明の構成を適用することができる。そして、これらの発光装置に、任意の画像や文字を像データとして読み込ませて表示させることで、単に点滅したり点灯したりする場合に比べて、それぞれの目的にあったメッセージなどを表示して、より的確で理解し易い指示や表示を簡単に行うことが可能となるとともに変更が容易となる。
【０１８９】
【発明の効果】
本発明では、より小さい回路規模で複数の発光ダイオードの発光を制御することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るバーサライターの構造を示す透視図である。
【図２】図１のバーサライターの内部に配設され、１６個の発光ダイオードの発光を制御する電気回路を示す回路図である。
【図３】図２中のマイコンの構成を示す回路図である。
【図４】図３中のＥＥＰＲＯＭに記憶される残光像データの一例を示す説明図である。
【図５】図３中のＣＰＵが実行するメインルーチンを示すフローチャートである。
【図６】図５のフローチャート中に示される発光ステップの詳細なステップを示すフローチャートである。
【図７】図４に示される残光像データに基づいて形成される残光像の一例を示す説明図である。
【図８】図５のフローチャート中に示される読取ステップの詳細なステップを示すフローチャートである。
【図９】図８に示されるフローチャートの各発光ダイオード毎に行われる読取処理の詳細なステップを示すフローチャートである。
【図１０】図９のフローチャート中に示される測光処理の詳細なステップを示すフローチャートである。
【図１１】図２に示す回路図中の受光側駆動回路の出力端子の電位変化を示す波形図である。
【図１２】図１のバーサライターによる画像の読取方を説明する説明図である。
【図１３】図１のバーサライターによる画像の読取位置の違いを説明する説明図である。
【図１４】図１３に示す画像を読み込んで得られる二値化データを示す説明図で、図２の回路図において第一制御端子とグランドラインとの間にコンデンサが接続されていない場合の二値化データである。
【図１５】図１３に示す画像を読み込んで得られる二値化データを示す説明図で、図２の回路図に示すように、第一制御端子とグランドラインとの間にコンデンサが接続されている場合の二値化データである。
【図１６】図１のバーサライターの輝度分布を示す説明図である。
【図１７】本発明の実施の形態２に係るバーサライターの読取ステップの詳細なステップを示すフローチャートである。
【図１８】本発明の実施の形態３に係るバーサライターの、発光ダイオード毎の読取制御を示すフローチャートである。
【図１９】本発明の実施の形態３に係る読取制御フローを、実施の形態２での読取ステップと組み合わせた場合のフローを示すフローチャートである。
【符号の説明】
１ バーサライター
４ ハウジング
１１ 第一マルチプレクサ（双方向性スイッチング回路）
１２ 第一駆動回路（駆動回路、受発光兼用駆動回路）
１３ 第二マルチプレクサ（双方向性スイッチング回路）
１４ 第二駆動回路（駆動回路、受発光兼用駆動回路）
１５ マイコン（制御本体）
５１，７１ ＰＮＰトランジスタ（制御トランジスタ）
５５，７５ ＦＥＴ（電界効果トランジスタ、受光部）
５６，７６ 抵抗素子（検出抵抗素子、受光部）
５７，７７ 抵抗素子（受光部）
５４，７４ コンデンサ
４６，６６ 抵抗素子（第一分圧抵抗素子）
４７，６７ 抵抗素子（第二分圧抵抗素子）
８６ ＥＥＰＲＯＭ（記憶部材）
９０ 残光像データ（像データ）
Ｄ０１，Ｄ０２，・・・，Ｄ１６ 発光ダイオード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a versatile lighter that emits light from a light-emitting diode, a light-emitting device, and a light-emitting / receiving drive circuit that is used to emit light from the light-emitting diode.
[0002]
[Prior art]
[0003]
Patent Document 2 discloses an information output device and a line sensor device. These devices include a plurality of light emitting diodes, a plurality of light receiving circuits and light emitting / receiving circuits connected to each light emitting diode, a multiplexer connected to the plurality of light receiving circuits and the light emitting / receiving circuit, A plurality of light receiving circuits and a CPU for outputting a control signal to the light emitting / receiving circuit.
[0004]
The light emitting diode is caused to emit light by the light emitting / receiving circuit, and the amount of light received by the light emitting diode adjacent to the light emitting diode is read based on the output signal from the light receiving circuit or another light emitting / receiving circuit. Further, when reading with the emitted light emitting diode, the other light emitting diode is caused to emit light by another light emitting / receiving circuit.
[0005]
[Patent Document 1]
Japanese Patent Laid-Open No. 7-134556 (columns of embodiments of the invention, drawings)
[Patent Document 2]
JP 2001-197253 A (column of embodiment of the invention, FIG. 1, FIG. 2)
[0006]
[Problems to be solved by the invention]
As described above, there are conventionally inventions relating to a two-dimensional afterimage display as a versatile lighter and an apparatus using a light emitting diode as a light receiving element.
[0007]
Then, the present inventor has conceived that an apparatus using this light emitting diode as a light receiving element is applied to a versatile lighter to read an image and form the read image as an afterglow image. Thereby, it is possible to form images other than predetermined characters and characters. In general, the number of images stored in a versatile lighter is not very large. At most it is a few. Since such an image can be read, there is no restriction on the image.
[0008]
However, when a device that uses such a light emitting diode as a light receiving element is applied to a versatile lighter, it is necessary to connect a light receiving circuit or a light emitting / light receiving circuit to each light emitting diode. .
[0009]
In addition, when a device using a conventional light emitting diode as a light receiving element is applied to a light emitting device other than a versatile lighter, the enlargement of the light emitting device similarly becomes a problem.
[0010]
The present invention has been made to solve the above-described problems, and provides a versatile lighter, a light emitting device, and a light emitting / receiving combined drive circuit capable of controlling light emission of a plurality of light emitting diodes with a smaller circuit scale. With the goal.
[0011]
[Means for Solving the Problems]
In order to achieve the above-described object, a versatile lighter according to the present invention includes an elongated, substantially cylindrical housing, a plurality of light emitting diodes arranged side by side from the front end of the housing toward the grip, and the housing And an electric circuit that controls light emission of the plurality of light emitting diodes, and the electric circuit is a multiplexer to which the plurality of light emitting diodes are connected. Bidirectional switching circuit with functions of demultiplexer and demultiplexer When, Bidirectional switching circuit A drive circuit connected to the storage device, a storage member for storing afterglow image data, and based on the afterglow image data Bidirectional switching circuit And a control main body for outputting a control signal to.
[0012]
If this configuration is adopted, the control body is based on the afterglow image data. Bidirectional switching circuit In addition, a control signal is output to the driving circuit, whereby the light emission of the plurality of light emitting diodes can be controlled.
[0013]
Moreover, between the light emitting diode and the drive circuit Bidirectional switching circuit Provide this Bidirectional switching circuit Since the control signal based on the afterglow image data is output, the number of drive circuits can be made smaller than the number of light emitting diodes. That is, it is not necessary to provide the same number of drive circuits as the light-emitting diodes as in the case where the drive circuits are directly connected to the light-emitting diodes, which can be realized with a smaller circuit scale. As a result, a small and lightweight versatile lighter can be obtained.
[0014]
The versatile lighter according to the present invention further includes a drive circuit and Bidirectional switching circuit Are provided in at least two sets, and the plurality of light emitting diodes are adjacent to at least one of the light emitting diodes, What is a bidirectional switching circuit to which the self is connected? Different Alternately the other bidirectional switching circuit to be connected to the bidirectional switching circuit Each drive circuit is provided with a light-receiving unit that outputs a light-receiving level signal that changes according to the amount of light received by the light-emitting diode, and the control body switches between a plurality of light-emitting diodes and connects to a plurality of drive circuits. Multiple control signals Bidirectional switching circuit Afterglow image data is generated based on the result of comparing the received light level signal and the threshold value, and this afterglow image data is stored in the storage member.
[0015]
By adopting this configuration, the versatile lighter can generate afterglow image data based on the received light level signal that changes in accordance with the amount of light received by the light emitting diode, and can store the afterglow image data in the storage member. And based on the afterglow image data memorize | stored in the memory | storage member, light emission of a some light emitting diode can be controlled.
[0016]
The versatile lighter according to the present invention further includes a drive circuit and Bidirectional switching circuit Are provided in two sets, and the plurality of light emitting diodes are two Bidirectional switching circuit In Housing A light receiving unit that outputs a light receiving level signal that changes in accordance with the amount of light received by the light emitting diodes is provided in each drive circuit in turn from the front end side. Two control signals connected to one drive circuit Bidirectional switching circuit Afterglow image data is generated based on the result of comparing the received light level signal and the threshold value, and this afterglow image data is stored in the storage member.
[0017]
By adopting this configuration, the versatile lighter can generate afterglow image data based on the received light level signal that changes in accordance with the amount of light received by the light emitting diode, and can store the afterglow image data in the storage member. And based on the afterglow image data memorize | stored in the memory | storage member, light emission of a some light emitting diode can be controlled. Moreover, the drive circuit and Bidirectional switching circuit Since there are only two sets, a small and lightweight versatile lighter can be obtained.
[0018]
The versatile lighter according to the present invention further uses afterglow image data used for light emission by each light emitting diode by causing the light emitting diode adjacent to the light emitting diode to emit light and receiving the emitted light by the light emitting diode. It is generated in the control body based on the obtained light reception level signal.
[0019]
By adopting this configuration, the afterglow image data used in each light emitting diode can be generated based on the light received by itself.
[0020]
The versatile lighter according to the present invention further includes the afterglow image data used for light emission by each light emitting diode by causing the light emitting diode to emit light and receiving the emitted light by the light emitting diode adjacent to the light emitting diode. It is generated in the control body based on the obtained light reception level signal.
[0021]
By adopting this configuration, the afterglow image data used in each light emitting diode can be generated based on the light emitted by itself.
[0022]
In the versatile lighter according to the present invention, the control body sets one of the two drive circuits to the light emission control and sets the other to the light reception control and is connected to the light emission side drive circuit. Bidirectional switching circuit By outputting a control signal to the plurality of light emitting diodes, the plurality of light emitting diodes connected to the multiplexer are turned on in order, and while each light emitting diode emits light, it is connected to the driving circuit on the light receiving side. Bidirectional switching circuit By outputting a control signal to the two light emitting diodes adjacent to the light emitting light emitting diode, the two light emitting diodes are sequentially connected to the driving circuit on the light receiving side, and further, among the two light receiving level signals by the two light emitting diodes receiving light. The afterglow image data used by one of the two light emitting diodes receiving light is generated based on one of the two, and the afterglow image data used by the light emitting diode emitting light is generated based on the other.
[0023]
By adopting this configuration, it is possible to generate afterglow image data of all the light-emitting diodes by only causing even-numbered light-emitting diodes or only odd-numbered light-emitting diodes to emit light. Therefore, compared with the case where the light emitting state and the light receiving state of the two drive circuits are switched for each light emitting diode, the reading process is simplified, and the reading speed for one column can be increased.
[0024]
In the light emitting device according to the present invention, a plurality of light emitting diodes and a plurality of light emitting diodes are connected. Bidirectional switching circuit When, Bidirectional switching circuit A drive circuit connected to the storage device, a storage member for storing image data, and based on the image data Bidirectional switching circuit And a control main body for outputting a control signal to.
[0025]
If this configuration is adopted, the control body is based on the image data. Bidirectional switching circuit In addition, a control signal is output to the driving circuit, whereby the light emission of the plurality of light emitting diodes can be controlled.
[0026]
Moreover, between the light emitting diode and the drive circuit Bidirectional switching circuit Since the control signal based on the image data is output to the multiplexer, the number of drive circuits can be made smaller than the number of light emitting diodes. That is, it is not necessary to provide the same number of drive circuits as the light-emitting diodes as in the case where the drive circuits are directly connected to the light-emitting diodes, which can be realized with a smaller circuit scale. As a result, it can be formed small and lightweight.
[0027]
According to the present invention Versa Lighter's The light emitting / receiving combined drive circuit is a light receiving / emitting combined drive circuit connected to the light emitting diode, and the first voltage dividing resistor element connected between the cathode of the light emitting diode and the ground line, and one end connected to the light emitting diode. A second voltage dividing resistor, a field effect transistor having a gate terminal connected to an anode of the light emitting diode, a source terminal of the field effect transistor and a power supply line, or a drain terminal and a ground line. A detection resistance element, a capacitor connected between the anode of the light emitting diode and the ground line, and a control transistor connected between the anode of the light emitting diode and the power supply line.
[0028]
By adopting this configuration, the anode of the light emitting diode can be connected to the power supply line by controlling the control transistor to be in the ON state. The cathode of the light emitting diode is connected to the ground line through the first voltage dividing resistor element. Thereby, the light emitting diode emits light.
[0029]
In addition, by controlling the control transistor to be in the OFF state, the level value corresponding to the amount of light received by the light emitting diode is integrated by the capacitor, and a light receiving level signal according to the change in the integrated level value is output from the detection resistance element. be able to.
[0030]
Thus, by using one circuit for controlling light emission of the light emitting diode and one circuit for controlling light reception, light emission of the light emitting diode can be controlled with a smaller circuit scale. Further, by combining this drive circuit for receiving and emitting light, it is possible to control light emission and light reception of a plurality of light emitting diodes.
[0031]
According to the present invention Versa Lighter's The drive circuit for receiving and emitting light further changes the anode potential of the light-emitting diode that receives light, and with reference to the change timing, when the light from the black image is received, the capacitor charging voltage becomes stable. Hand over It has a control body that reads the charging voltage of the capacitor or the voltage that changes in accordance with the charging voltage during the period.
[0032]
If this configuration is adopted, the charging voltage of the capacitor when the white image is read or a voltage that changes according to the charging voltage, and the charging voltage of the capacitor when the black image is read or changes depending on the charging voltage. The voltage difference from the voltage can be made larger than the voltage difference when these are read in the steady state. Therefore, even if a level change occurs according to the paper color, ink density, or other reading environment factors, it is possible to accurately determine the threshold value by appropriately setting the threshold value.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a versatile lighter according to an embodiment of the present invention, Versa Lighter's A light emitting device and a light emitting / receiving combined drive circuit will be described with reference to the drawings.
[0034]
FIG. 1 is a perspective view showing the structure of a
[0035]
The housing 2 of the
[0036]
Note that a
[0037]
A plurality of light emitting diodes (16 light emitting diodes D01 in this embodiment) are provided along the longitudinal direction of the
[0038]
The light emitting diodes D01, D02,..., D16 emit light when the anode is at a higher potential than the cathode, so that a current flows inside. As the anode potential becomes higher than the cathode potential, a larger amount of current flows and light is emitted more strongly.
[0039]
The photoelectric conversion characteristics of the light emitting diodes D01, D02,..., D16 are reversible. That is, when light is incident on the light emitting diodes D01, D02,..., D16, they react so that a current corresponding to the amount of light flows from the anode to the cathode. When this current flows, a minute voltage is generated in the light emitting diodes D01, D02,..., D16. The light emitting diodes D01, D02,..., D16 try to flow a large amount of current as the amount of incident light increases, and the voltage generated between the anode and the cathode due to the flow of the current also increases. growing.
[0040]
Note that the number of light emitting diodes D01, D02,..., D16 arranged in a line may be 16 or more, or 16 or less. Increasing the number of light-emitting diodes arranged in a row makes the afterglow image displayed by the
[0041]
Further, as the light emitting diodes D01, D02,..., D16, in addition to red, those emitting green light, emitting blue light, and emitting white light can be used. Instead of the light emitting diode that emits red light, one of these may be used for all the light emitting diodes D01, D02,..., D16. Moreover, you may use combining the light emitting diode of these each color. In particular, the afterglow image to be displayed on the
[0042]
In the following description, the 16 light emitting diodes D01, D02,..., D16 arranged in a row are the first light emitting diodes in order from the front end side of the
[0043]
Between the sixteenth light emitting diode D16 and the
[0044]
FIG. 2 is a circuit diagram showing an electric circuit that is disposed inside the
[0045]
The electric circuit disposed inside the
[0046]
In addition to the electrical components described above, the electrical circuit disposed inside the
[0047]
Hereinafter, the potential of the
[0048]
The electric circuit disposed inside the
[0049]
The
[0050]
Hereinafter, the time when the
[0051]
The time when the
[0052]
The
[0053]
An 8-bit control signal is input to the
[0054]
The
[0055]
An 8-bit control signal is input to the
[0056]
Sixteen light emitting diodes D01, D02,..., D16 arranged in a row are alternately connected to the two multiplexers of the
[0057]
In other words, each of the eight
[0058]
Each of the eight
[0059]
Hereinafter, when distinguishing the 16 switches from each other, the
[0060]
The
[0061]
The
[0062]
The second control terminal 42 becomes a potential obtained by dividing the potential of the second
[0063]
The
[0064]
When the
[0065]
When the
[0066]
The
[0067]
When the
[0068]
The potential of the gate terminal of the FET 55 is determined by the charging voltage of the capacitor 54. The charging voltage of the capacitor 54 is a voltage obtained by adding the voltage generated by the light emitting diodes D01, D03,..., D15 to the voltage of the resistance element 46 in a steady state. When the amount of light received by the light emitting diodes D01, D03,..., D15 changes and the voltage generated by the light emitting diodes D01, D03,. Changes in the waveform obtained by integrating the change in voltage generated by the diodes D01, D03,..., D15. Therefore, the voltage generated at the
[0069]
The
[0070]
The
[0071]
The second control terminal 62 has a potential obtained by dividing the control voltage of the second
[0072]
The
[0073]
When the
[0074]
When the PNP transistor 71 is turned on, the
[0075]
The
[0076]
When the
[0077]
The potential of the gate terminal of the FET 75 is determined by the charging voltage of the capacitor 74. The charging voltage of the capacitor 74 is a voltage obtained by adding the voltage generated by the light emitting diodes D02, D04,..., D16 to the voltage of the resistance element 66. When the amount of light received by the light emitting diodes D02, D04,..., D16 changes, the voltages generated by the light emitting diodes D02, D04,. The charging voltage of the capacitor 74 changes in a waveform obtained by integrating the change in voltage generated by the light emitting diodes D02, D04,. Therefore, the voltage of the resistance element 76 connected to the source terminal of the FET 75 and the potential appearing at the
[0078]
The
[0079]
The analog level signal output from the
[0080]
FIG. 3 is a circuit diagram showing a configuration of the
[0081]
The
[0082]
The
[0083]
Three
[0084]
The I /
[0085]
A control program 89 is stored in the
[0086]
The
[0087]
FIG. 4 is an explanatory diagram showing an example of the
[0088]
The first row is light emission data of the first light emitting diode D01. The second row is light emission data of the second light emitting diode D02. The third row is light emission data of the third light emitting diode D03. The fourth row is light emission data of the fourth light emitting diode D04. The fifth row is light emission data of the fifth light emitting diode D05. The sixth row is light emission data of the sixth light emitting diode D06. Similarly, the seventh to sixteenth rows are the light emission data of the seventh light emitting diode D07 to the sixteenth light emitting diode D16.
[0089]
The
[0090]
In addition, when viewed from the person viewing the
[0091]
Note that each column of the
[0092]
Next, the overall control of the
[0093]
When the power switch 5 is closed, the
[0094]
The
[0095]
If the buffer value is “1” (high level as the potential level), it is determined as the reading mode and the reading step is executed (ST2). On the contrary, when the buffer value is “0” (low level as the potential level), the light emission mode is determined and the light emission step is executed (ST3). The reading step corresponds to reading control, and the light emission step corresponds to light emission control.
[0096]
FIG. 6 is a flowchart showing detailed steps of the light emission step (ST3).
[0097]
In the light emission step (ST3), first, the
[0098]
In the initial setting step, the
[0099]
Next, in the initial setting step, the
[0100]
It should be noted that the value of the
[0101]
Next, the
[0102]
Since the
[0103]
The I /
[0104]
Next, the
[0105]
If the
[0106]
Thereby, when the swing position of the
[0107]
As a result, the character “GO” can be continuously formed as an afterglow image by continuously reciprocating and swinging the
[0108]
FIG. 7 is an explanatory view showing an example of an afterglow image formed by controlling the light emission mode, and is an afterglow image obtained from the afterglow image data shown in FIG. A shown at the left end of FIG. 7 is a reference position of the
[0109]
For example, as the
[0110]
The
[0111]
FIG. 8 is a flowchart showing detailed steps of the reading step ST2.
[0112]
In the reading step ST2, the
[0113]
FIG. 9 is a flowchart showing detailed steps of the reading process (ST21, ST22,..., ST36) for each of the light emitting diodes D01, D02,.
[0114]
In the reading process of each of the light emitting diodes D01, D02,..., D16, the
[0115]
For example, the light-emitting diode that performs reading is the first. Specifically, the first
[0116]
Next, the
[0117]
In the photometric process, the
[0118]
After controlling the second
[0119]
FIG. 11 is a waveform diagram showing a change in potential of the
[0120]
In the case of the example of FIG. 11, when the image to be read is black, the potential of the
[0121]
When the capacitor 54 is not connected to the gate of the FET 55, the potential of the
[0122]
Next, as shown in FIG. 10, the
[0123]
When the photometric process ST47 ends, the
[0124]
The
[0125]
When the
[0126]
Thereby, after the user switches the
[0127]
The speed integrated value stored in association with each column of the
[0128]
As a result, even if the moving speed of the
[0129]
As described above, the
[0130]
In addition, since the light emitting diodes D01, D02,..., D16 emit light and the light receiving circuit are combined as the
[0131]
By the way, connecting the capacitor 54 or the capacitor 74 between the first control terminal 41 of the
[0132]
First, the voltage at the
[0133]
If the capacitors 54 and 74 are not provided, the potentials of the
[0134]
On the other hand, as in the first embodiment, capacitors 54 and 74 are connected between the
[0135]
Second, since the voltage value obtained by integrating the voltages generated by the light emitting diodes D01, D02,..., D16 is read, the image reading stability is improved.
[0136]
The case where the image shown in FIG. 13A is read is compared with the case where the image shown in FIG. 13B is read. It is assumed that the
[0137]
As can be seen by comparing the degree of overlap between the diagonal edge ab of the black and white image and the dotted grid, the reading positions of the light emitting diodes D01, D02,..., D16 in FIG. ) Is slightly shifted upward from the reading position of each light emitting diode D01, D02,..., D16. For example, in the case of FIG. 13A, the D (n−1) th diode reads black at the timing T1 and reads white at the timing T2, whereas FIG. In this case, black is read at the timing T1, and black is read at the timing T2.
[0138]
When the capacitors 54 and 74 are not connected between the first control terminal 41 and the
[0139]
The boundary position between “1” and “0” in the
[0140]
As described above, when the instantaneous values of the received light amounts of the light-emitting diodes D01, D02,... It will change. That is, the image reading stability is not good. Similarly, when the instantaneous value of the amount of light received by the light emitting diodes D01, D02,..., D16 is binarized, the position of the afterglow image changes only by slightly shifting the reading position of the
[0141]
On the other hand, when the capacitors 54 and 74 are connected between the
[0142]
The boundary position between “1” and “0” in the
[0143]
In this way, when the integrated value of the received light amount of the light emitting diodes D01, D02,..., D16 is binarized, even if the reading position of the
[0144]
The same effect can be obtained by connecting capacitors 54 and 74 between the first control terminal 41 and the
[0145]
Embodiment 2. FIG.
The hardware configuration of
[0146]
By the way, the light emitting diodes D01, D02,..., D16 are circuit elements that emit light with high luminance with low power consumption. Therefore, the light emitting diodes D01, D02,..., D16 emit light with high luminance toward the top of the light emitting diodes D01, D02,. It has a light emission characteristic that the brightness is rapidly lowered.
[0147]
Therefore, as shown in FIG. 1, when the light emitting diodes D01, D02,..., D16 are arranged in a line at the tip portion 4 of the
[0148]
As a result, in the reading mode, for example, when the fourth light emitting diode D04 emits light and is received by the third light emitting diode D03, the level of the
[0149]
However, when it is assumed that the reflected light from the paper portion at the position corresponding to the middle of each light emitting diode D01, D02,..., D16 in FIG. The level of the
[0150]
FIG. 17 is a flowchart showing detailed steps of the reading step of the
[0151]
The
[0152]
Next, the
[0153]
Next, the
[0154]
Subsequently, the
[0155]
The
[0156]
As described above, the
[0157]
When n is not less than 8, the
[0158]
As a result, the user of the
[0159]
As described above, the
[0160]
In addition, the even-numbered light emitting diodes D02, D04,..., D16 are sequentially controlled to emit light, and the odd-numbered light emitting diodes D01, D03,. By controlling the two to the light receiving state and repeating this, the binarized data of the odd numbered light emitting diodes D01, D03,..., D15 and the even numbered light emitting diodes D02, D04,. Binary data can be read.
[0161]
Further, since the two light emitting diodes adjacent to the light emitting diodes are sequentially connected to the light receiving side drive circuit while the light emitting diodes emit light, the light emitting side and the light receiving side are received as in the first embodiment. Compared with the case of reading by switching between the sides, the reading process is simplified, and the reading speed for one column can be increased.
[0162]
In the second embodiment, even-numbered light-emitting diodes D02, D04,..., D16 emit light and odd-numbered light-emitting diodes D01, D03,. The light emitting diodes D01, D03,..., D15 emit light and the even-numbered light emitting diodes D02, D04,.
[0163]
The hardware configuration of
[0164]
FIG. 18 is a flowchart showing reading control for each light emitting diode of the
[0165]
In the reading control of each of the light emitting diodes D02, D03,..., D15 shown in FIG. 18, the
[0166]
Next, the
[0167]
In the comparison determination between the high threshold and the low threshold, when neither black nor white is determined, the
[0168]
The
[0169]
For the first light emitting diode D01 and the sixteenth light emitting diode D16, the reading process shown in FIG. 9 of the first embodiment is executed. That is, the afterglow image data of the first light emitting diode D01 is determined to be black in which the first light emitting diode D01 receives light and the second light emitting diode D02 emits light, and the level value at that time exceeds 2.75V. If it is 75 V or less, it is determined as white. Similarly, the afterglow image data of the sixteenth light emitting diode D16 is determined to be black in which the fifteenth light emitting diode D15 receives light and the sixteenth light emitting diode D16 emits light, and the level value at that time exceeds 2.75V. And it determines with it being 2.75V or less white. As a result, the
[0170]
Further, as shown in the flowchart of FIG. 8, the
[0171]
As described above, the
[0172]
In addition, the binarized data for the second to fifteenth light emitting diodes D02, D03,..., D15 is obtained from the light receiving diodes, for example, the light emitting diode D06 on one side of the light emitting diodes 07. If the black and white cannot be clearly determined when the light is emitted, the light emitting diode D08 on the other side is caused to emit light and an average value is taken, and the final black and white determination is made based on the average value. In this way, the light emitting diodes on both sides of the light emitting diode receiving light are sequentially emitted, and monochrome determination is performed in consideration of the average value of the two values. Therefore, there are black and white edges at positions facing the light-emitting diodes D02, D03,..., D15 that receive light, or at intermediate positions between the positions and the light-emitting diodes D01, D02,. In such a case, a gray image is located, and only a determination thereof makes it possible to detect two stable and accurate two-dimensional images at positions facing the light emitting diodes D02, D03,. Even if it is difficult to make a valuation determination, the black and white determination at the position facing the light-emitting diodes D02, D03,..., D15 receiving light is accurately determined by comparison (weighting) with the average value. can do.
[0173]
Furthermore, the case where the determination processing based on the average value is performed by causing the light emitting diodes on both sides to emit light is only when the determination cannot be made with the high threshold and the low threshold. For this reason, when the light emitting diodes on both sides are caused to emit light, there are at most several times during reading of one row. Therefore, the image reading time for one row does not become extremely long as compared with the first embodiment. That is, the image reading time in the third embodiment is not inferior to the image reading time in the first embodiment.
[0174]
In the third embodiment, the stability of the binarized data for the second to fifteenth light emitting diodes D02, D03,..., D15 is combined with the reading step in the first embodiment. And improve accuracy. In addition to this, for example, in combination with the reading step in the second embodiment, by performing determination processing with three threshold values of a high threshold value, an intermediate threshold value, and a low threshold value, similarly, the second to the fifteenth , D15 for the light emitting diodes D02, D03,..., D15 can be improved in stability and accuracy.
[0175]
FIG. 19 is a flowchart showing a flow when combined with the reading step in the second embodiment. 19, in two photometric determination steps ST111 and ST112, processing corresponding to the processing from steps ST92 to ST100 in FIG. 18 is performed. Other steps are denoted by the same reference numerals as those shown in FIG. 17 in the second embodiment, and detailed description thereof is omitted.
[0176]
The above first to third embodiments are preferred embodiments of the present invention, but the present invention is not limited to these embodiments, and various modifications and changes can be made without departing from the spirit of the present invention. Is possible.
[0177]
In the flowchart of FIG. 18 shown in the third embodiment, when the received light value is an intermediate value, the average value of the two levels of the light-emitting diodes receiving light is calculated, and the average value is compared with the intermediate threshold value. is doing. The intermediate threshold value to be compared with the average value is an average value of the high threshold value and the low threshold value.
[0178]
In each of the above-described embodiments, the first to fifteenth light emitting diodes D01 and / or the sixteenth light emitting diodes D16 located at both ends of the diode array are second to fifteenth light emitting diodes D01, D02,. , D16 is different from the reading process. In addition, for example, a light emitting diode that emits light or receives light only during reading and is not used in the light emitting mode may be provided adjacent to the outside of the first light emitting diode D01 and / or the sixteenth light emitting diode D16. Accordingly, the reading process of the first light emitting diode D01 and / or the sixteenth light emitting diode D16 is the same as the reading process of the other second to fifteenth light emitting diodes D02, D03,. Can be processed. This simplifies and reduces the control program.
[0179]
In each of the above-described embodiments, the speed integrated value is stored in association with each column of the
[0180]
In each embodiment described above, the 16 light emitting diodes D01, D02,..., D16 are alternately connected to the
[0181]
In each of the above-described embodiments, the 16 light emitting diodes D01, D02,..., D16 each include eight odd-numbered and even-numbered eight respectively in the
[0182]
In each of the above-described embodiments, the
[0183]
In each of the above-described embodiments, the
[0184]
In each of the above-described embodiments, the
[0185]
In each of the embodiments described above, in the reading mode, when operating the light emitting diode that receives light and the light emitting diode that emits light, one is operated at a time, but in the case of
[0186]
Each embodiment mentioned above is an example at the time of applying to
[0187]
In each of the above-described embodiments, an example in which the tip 4 is arranged in a line from the tip of the tip 4 toward the
[0188]
Each of the above-described embodiments is an example applied to a
[0189]
【The invention's effect】
In the present invention, light emission of a plurality of light emitting diodes can be controlled with a smaller circuit scale.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a structure of a versatile lighter according to
FIG. 2 is a circuit diagram showing an electric circuit that is disposed inside the versatile lighter of FIG. 1 and controls light emission of 16 light emitting diodes.
3 is a circuit diagram showing a configuration of a microcomputer in FIG. 2. FIG.
4 is an explanatory diagram showing an example of afterglow image data stored in the EEPROM in FIG. 3; FIG.
FIG. 5 is a flowchart showing a main routine executed by a CPU in FIG. 3;
6 is a flowchart showing detailed steps of a light emission step shown in the flowchart of FIG.
7 is an explanatory diagram showing an example of an afterglow image formed based on the afterglow image data shown in FIG. 4. FIG.
8 is a flowchart showing detailed steps of a reading step shown in the flowchart of FIG.
9 is a flowchart showing detailed steps of a reading process performed for each light emitting diode in the flowchart shown in FIG. 8;
10 is a flowchart showing detailed steps of photometry processing shown in the flowchart of FIG. 9. FIG.
11 is a waveform diagram showing a change in potential of the output terminal of the light receiving side drive circuit in the circuit diagram shown in FIG. 2. FIG.
12 is an explanatory diagram for explaining how to read an image by the versatile writer of FIG. 1; FIG.
13 is an explanatory diagram illustrating a difference in image reading position by the versatile writer in FIG. 1. FIG.
14 is an explanatory diagram showing binarized data obtained by reading the image shown in FIG. 13; FIG. 14 is a diagram illustrating a case where a capacitor is not connected between the first control terminal and the ground line in the circuit diagram of FIG. Valued data.
15 is an explanatory diagram showing binarized data obtained by reading the image shown in FIG. 13, and a capacitor is connected between the first control terminal and the ground line as shown in the circuit diagram of FIG. It is the binarized data when there is.
16 is an explanatory diagram showing a luminance distribution of the versatile lighter in FIG. 1. FIG.
FIG. 17 is a flowchart showing detailed steps of a reading step of a versatile writer according to the second embodiment of the present invention.
FIG. 18 is a flowchart showing reading control for each light emitting diode of the versatile lighter according to the third embodiment of the present invention.
FIG. 19 is a flowchart showing a flow when the reading control flow according to the third embodiment of the present invention is combined with the reading step in the second embodiment.
[Explanation of symbols]
1 Versa Lighter
4 Housing
11 First multiplexer ( Bidirectional switching circuit )
12 First drive circuit (drive circuit, drive circuit for receiving and emitting light)
13 Second multiplexer ( Bidirectional switching circuit )
14 Second drive circuit (drive circuit, drive circuit for receiving and emitting light)
15 Microcomputer (control body)
51, 71 PNP transistor (control transistor)
55,75 FET (field effect transistor, light receiving part)
56,76 Resistance element (detection resistance element, light receiving part)
57,77 Resistance element (light receiving part)
54,74 capacitors
46,66 resistance element (first voltage dividing resistance element)
47, 67 Resistance element (second voltage dividing resistance element)
86 EEPROM (memory member)
90 Afterglow image data (image data)
D01, D02, ..., D16 Light emitting diode
Claims (7)
上記ハウジングの先端からグリップ部に向かって並べて配置される複数個の発光ダイオードと、
上記ハウジングの内部に配設され、上記複数個の発光ダイオードの発光を制御する電気回路と、
を備え、
上記電気回路は、
上記発光ダイオードを駆動させる駆動回路と、
マルチプレクサおよびデマルチプレクサの機能をもち、多端子側に上記発光ダイオードが接続され、一端子側に上記駆動回路に接続される双方向性スイッチング回路と、
残光像データを記憶する記憶部材と、
上記残光像データに基づいて上記双方向性スイッチング回路へ制御信号を出力する制御本体と、
を備え、
上記駆動回路および上記双方向性スイッチング回路は、少なくとも２組設けられ、
上記配置された複数個の発光ダイオードは、隣接する発光ダイオードが自己が接続される上記双方向性スイッチング回路とは異なる他方の上記双方向性スイッチング回路に接続されるように、交互にそれぞれ異なる上記双方向性スイッチング回路に接続され、
上記各駆動回路には、上記発光ダイオードの受光光量に応じて変化する受光レベル信号を出力する受光部を設け、更に、
上記制御本体は、上記複数の発光ダイオードを切り替えて上記複数の駆動回路へ接続する制御信号を上記複数の双方向性スイッチング回路へ出力し、上記受光レベル信号と閾値とを比較した結果に基づいて前記残光像データを生成し、この残光像データを前記記憶部材に記憶させる
ことを特徴とするバーサライター。An elongated, substantially cylindrical housing;
A plurality of light emitting diodes which are arranged side by side toward the grip portion from the previous end of the housing,
An electric circuit disposed inside the housing for controlling light emission of the plurality of light emitting diodes;
With
The electrical circuit is
A drive circuit for driving the light emitting diode;
A bidirectional switching circuit having a function of a multiplexer and a demultiplexer, wherein the light emitting diode is connected to the multi-terminal side, and one terminal side is connected to the driving circuit;
A storage member for storing afterglow image data;
A control body that outputs a control signal to the bidirectional switching circuit based on the afterglow image data;
With
At least two sets of the drive circuit and the bidirectional switching circuit are provided,
The plurality of arranged light emitting diodes are alternately different so that adjacent light emitting diodes are connected to the other bidirectional switching circuit different from the bidirectional switching circuit to which the light emitting diodes are connected. Connected to bidirectional switching circuit,
Each of the drive circuits is provided with a light receiving unit that outputs a light reception level signal that changes in accordance with the amount of light received by the light emitting diode.
The control body outputs a control signal for switching the plurality of light emitting diodes to be connected to the plurality of driving circuits to the plurality of bidirectional switching circuits, and based on a result of comparing the light reception level signal with a threshold value. A versatile writer that generates the afterglow image data and stores the afterglow image data in the storage member .
上記ハウジングの先端からグリップ部に向かって並べて配置される複数個の発光ダイオードと、
上記ハウジングの内部に配設され、上記複数個の発光ダイオードの発光を制御する電気回路と、
を備え、
上記電気回路は、
上記発光ダイオードを駆動させる駆動回路と、
マルチプレクサおよびデマルチプレクサの機能をもち、多端子側に上記発光ダイオードが接続され、一端子側に上記駆動回路に接続される双方向性スイッチング回路と、
残光像データを記憶する記憶部材と、
上記残光像データに基づいて上記双方向性スイッチング回路へ制御信号を出力する制御本体と、
を備え、
上記駆動回路および上記双方向性スイッチング回路は、２組設けられ、
前記複数個の発光ダイオードは、２つの上記双方向性スイッチング回路に上記ハウジングの先端側から順に交互に接続され、
上記各駆動回路には、前記発光ダイオードの受光光量に応じて変化する受光レベル信号を出力する受光部を設け、更に、
上記制御本体は、上記複数の発光ダイオードを切り替えて２つの上記駆動回路へ接続する制御信号を上記２つの双方向スイッチング回路へ出力し、上記受光レベル信号と閾値とを比較した結果に基づいて上記残光像データを生成し、この残光像データを上記記憶部材に記憶させることを特徴とする
バーサライター。An elongated, substantially cylindrical housing;
A plurality of light emitting diodes arranged side by side toward the grip portion from the tip of the housing;
An electric circuit disposed inside the housing for controlling light emission of the plurality of light emitting diodes;
With
The electrical circuit is
A drive circuit for driving the light emitting diode;
A bidirectional switching circuit having a function of a multiplexer and a demultiplexer, wherein the light emitting diode is connected to the multi-terminal side, and one terminal side is connected to the driving circuit;
A storage member for storing afterglow image data;
A control body that outputs a control signal to the bidirectional switching circuit based on the afterglow image data;
With
Two sets of the drive circuit and the bidirectional switching circuit are provided,
The plurality of light emitting diodes are alternately connected to the two bidirectional switching circuits sequentially from the front end side of the housing,
Each of the drive circuits is provided with a light receiving unit that outputs a light reception level signal that changes according to the amount of light received by the light emitting diode.
The control body, the control signal for connecting by switching the plurality of light emitting diodes into two of the drive circuit outputs to the two bidirectional switching circuit, based on a result of comparison between the received light level signal and the threshold value A bar writer that generates the afterglow image data and stores the afterglow image data in the storage member.
前記２つの駆動回路の中の一方を発光制御に設定するとともに、他方を受光制御に設定し、
上記発光側の駆動回路に接続される前記マルチプレクサへ制御信号を出力することで、該マルチプレクサに接続される前記複数の発光ダイオードを順番に点灯し、
前記各発光ダイオードが発光している間に、上記受光側の駆動回路に接続される前記マルチプレクサへ制御信号を出力することで、上記発光している発光ダイオードに隣接する２つの前記発光ダイオードを順番に上記受光側の駆動回路へ接続し、さらに、
受光する上記２つの前記発光ダイオードによる２つの前記受光レベル信号の中の一方に基づいて、上記受光する上記２つの前記発光ダイオードの中の一方が利用する前記残光像データを生成し、他方に基づいて、上記発光する前記発光ダイオードが利用する前記残光像データを生成することを特徴とする請求項２記載のバーサライター。The control body is
One of the two drive circuits is set to light emission control and the other is set to light reception control,
By outputting a control signal to the multiplexer connected to the driving circuit on the light emitting side, the plurality of light emitting diodes connected to the multiplexer are turned on in order,
While each of the light emitting diodes emits light, a control signal is output to the multiplexer connected to the light receiving side driving circuit, so that the two light emitting diodes adjacent to the light emitting diodes emitting light are sequentially turned. Connected to the drive circuit on the light receiving side, and
Based on one of the two light reception level signals from the two light emitting diodes receiving light, the afterglow image data used by one of the two light emitting diodes receiving the light is generated and 3. The versatile lighter according to claim 2, wherein the afterglow image data used by the light emitting diode emitting light is generated based on the afterglow image data.
前記発光ダイオードのカソードとグランドラインとの間に接続される第一分圧抵抗素子と、
前記発光ダイオードに一端が接続される第二分圧抵抗素子と、
前記発光ダイオードのアノードにゲート端子が接続される電界効果トランジスタと、
上記電界効果トランジスタのソース端子と電源ラインとの間あるいはドレイン端子と上記グランドラインとの間に接続される検出抵抗素子と、
前記発光ダイオードのアノードと上記グランドラインとの間に接続されるコンデンサと、
上記発光ダイオードのアノードと上記電源ラインとの間に接続される制御トランジスタと、を備える
ことを特徴とする請求項１または２記載のバーサライター。The drive circuit is
A first voltage-dividing resistor element connected between the cathode of the light emitting diode and a ground line;
A second voltage-dividing resistor element having one end connected to the light-emitting diode;
A field effect transistor having a gate terminal connected to an anode of the light emitting diode;
A detection resistor connected between the source terminal of the field effect transistor and the power supply line or between the drain terminal and the ground line;
A capacitor connected between the anode of the light emitting diode and the ground line;
The versater lighter according to claim 1 , further comprising: a control transistor connected between an anode of the light emitting diode and the power supply line.
その変化タイミングを基準として、黒い画像による光を受光した場合に前記コンデンサの充電電圧が安定するまでの過渡期間において、前記コンデンサの充電電圧あるいはその充電電圧に応じて変化する電圧を読み取る制御本体を有することを特徴とする請求項６記載のバーサライター。Change the anode potential of the light emitting diode that receives light,
The changing timing as a reference, in the transient period until the charging voltage of the capacitor when receiving light due to the black image is stabilized, the control body for reading the charge voltage or the voltage which varies in accordance with the charged voltage of the capacitor The versatile lighter according to claim 6, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003053365A JP4417639B2 (en) | 2003-02-28 | 2003-02-28 | Versa Lighter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003053365A JP4417639B2 (en) | 2003-02-28 | 2003-02-28 | Versa Lighter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004264440A JP2004264440A (en) | 2004-09-24 |
| JP4417639B2 true JP4417639B2 (en) | 2010-02-17 |
Family
ID=33117988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003053365A Expired - Fee Related JP4417639B2 (en) | 2003-02-28 | 2003-02-28 | Versa Lighter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4417639B2 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4055745B2 (en) | 2004-06-17 | 2008-03-05 | コニカミノルタビジネステクノロジーズ株式会社 | Apparatus, method and program for image processing, and apparatus, method and program for file creation |
| JP4718240B2 (en) | 2005-05-24 | 2011-07-06 | 日東光学株式会社 | Data communication apparatus and electronic device |
| EP2070070B1 (en) * | 2006-08-31 | 2010-01-06 | Cardlab ApS | A card for presenting information during waving |
| EP2860721B1 (en) * | 2007-02-01 | 2021-09-01 | Dolby Laboratories Licensing Corporation | Calibration of displays having spatially-variable backlight |
| JP5001737B2 (en) * | 2007-07-19 | 2012-08-15 | 日東光学株式会社 | Afterimage display device and afterimage display system |
| JPWO2009013791A1 (en) * | 2007-07-20 | 2010-09-24 | パナソニック株式会社 | Display device, portable terminal device, and display method |
| SG11201704445XA (en) | 2014-12-19 | 2017-07-28 | Cardlab Aps | A method and an assembly for generating a magnetic field and a method of manufacturing an assembly |
| EP3035230A1 (en) | 2014-12-19 | 2016-06-22 | Cardlab ApS | A method and an assembly for generating a magnetic field |
| EP3082071A1 (en) | 2015-04-17 | 2016-10-19 | Cardlab ApS | Device for and method of outputting a magnetic field |
| JP6648479B2 (en) * | 2015-10-13 | 2020-02-14 | 株式会社三洋物産 | Gaming machine |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62239042A (en) * | 1986-04-11 | 1987-10-19 | Komatsu Ltd | Hole inspecting device |
| JP3116417B2 (en) * | 1991-06-13 | 2000-12-11 | 松下電器産業株式会社 | LED display equipment |
| JPH0564887U (en) * | 1991-12-12 | 1993-08-27 | アビックス株式会社 | Display device |
| JP2524676B2 (en) * | 1991-12-12 | 1996-08-14 | アビックス株式会社 | Swing display |
| JP2823436B2 (en) * | 1992-08-03 | 1998-11-11 | シャープ株式会社 | Flat panel display |
| JPH07134556A (en) * | 1993-11-08 | 1995-05-23 | Smk Corp | Two-dimensional after image display unit |
| JPH07315635A (en) * | 1994-05-27 | 1995-12-05 | Toshiba Corp | Regulating device for light emission quantity of detector |
| JP3477561B2 (en) * | 1994-09-26 | 2003-12-10 | 九州日立マクセル株式会社 | Oscillating display device |
| JP3367278B2 (en) * | 1995-06-13 | 2003-01-14 | ヤマハ株式会社 | Controller device |
| JPH1069238A (en) * | 1996-08-26 | 1998-03-10 | Pioneer Electron Corp | Organic electrolumiescence display device |
| JPH1137931A (en) * | 1997-07-14 | 1999-02-12 | Tokimec Inc | Absorptiometer |
| JPH1194845A (en) * | 1997-09-16 | 1999-04-09 | Tokimec Inc | Sample injection state inspecting instrument |
| JP4162345B2 (en) * | 2000-01-14 | 2008-10-08 | 日東光学株式会社 | Line sensor device |
| JP2001242813A (en) * | 2000-02-29 | 2001-09-07 | Mamoru Chiku | Flag waver-like display device |
| JP2004243040A (en) * | 2003-02-17 | 2004-09-02 | Samii Kk | Display device |
-
2003
- 2003-02-28 JP JP2003053365A patent/JP4417639B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004264440A (en) | 2004-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7355573B2 (en) | Residual image display | |
| KR101302089B1 (en) | Direct-View MEMS Display Devices and Methods for Generating Images Thereon | |
| JP4417639B2 (en) | Versa Lighter | |
| CN100423066C (en) | Display driver circuits for electroluminescent displays, using constant current generators | |
| CN100555380C (en) | The image display device of supplied with digital signal and method for displaying image | |
| US6825835B2 (en) | Display device | |
| CN100570688C (en) | Luminous display unit and driving method thereof | |
| CN104252841B (en) | LED display control method and control card, LED display screen system | |
| US7372430B2 (en) | Light emitting device and light receiving and emitting driving circuit | |
| JPH09319332A (en) | Led display device and led display method | |
| JP5192130B2 (en) | Driving method and apparatus for reducing wasted power of flat panel display | |
| CN1432173A (en) | Low power LCD driving scheme | |
| JPWO2018164105A1 (en) | Drive device and display device | |
| US7006058B2 (en) | Method of driving a plasma display panel | |
| CN101281722B (en) | Dot matrix type display device and information equipment employing the same | |
| CN110379363A (en) | The driving method and its driving device of display panel, display device | |
| JP2728703B2 (en) | Display device and method of operating the same | |
| CN101188089B (en) | A device and scanning method based on LED array scanning pattern | |
| CN100498880C (en) | Luminous device | |
| JP4576625B2 (en) | Information transmission system, imaging apparatus, and light reception control method | |
| US20060007060A1 (en) | Plasma display panel and its driving method | |
| US7710353B2 (en) | Driving method of a display panel | |
| WO2006098007A1 (en) | Current-driven light emitting display | |
| JP2002341824A (en) | Driving method of light emitting panel | |
| JPS5856875B2 (en) | display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091126 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4417639 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151204 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |