JP4412592B2 - State detection circuit for drive circuit - Google Patents

State detection circuit for drive circuit Download PDF

Info

Publication number
JP4412592B2
JP4412592B2 JP2004105349A JP2004105349A JP4412592B2 JP 4412592 B2 JP4412592 B2 JP 4412592B2 JP 2004105349 A JP2004105349 A JP 2004105349A JP 2004105349 A JP2004105349 A JP 2004105349A JP 4412592 B2 JP4412592 B2 JP 4412592B2
Authority
JP
Japan
Prior art keywords
circuit
state detection
drive circuit
detection circuit
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004105349A
Other languages
Japanese (ja)
Other versions
JP2005295655A (en
Inventor
幹人 下山
孝之 川倉
知行 小川
雄一 柳田
勝浩 谷野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Mitsuba Corp
Original Assignee
Honda Motor Co Ltd
Mitsuba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd, Mitsuba Corp filed Critical Honda Motor Co Ltd
Priority to JP2004105349A priority Critical patent/JP4412592B2/en
Publication of JP2005295655A publication Critical patent/JP2005295655A/en
Application granted granted Critical
Publication of JP4412592B2 publication Critical patent/JP4412592B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、特にプリドライブ回路を介してスイッチング素子を駆動するのに適する駆動回路用状態検出回路に関するものである。   The present invention relates to a drive circuit state detection circuit particularly suitable for driving a switching element via a pre-drive circuit.

従来、電動式モータ駆動制御に用いられる回路において、モータの電源側または接地側にスイッチング素子としての例えばFETを接続し、そのFETのオン/オフによりモータを制御するようにしたものがある。そのような駆動回路において、FETの故障により制御不能になることを防止するためにFETの故障を検出する回路を設けているものがある(例えば、特許文献1参照。)。   Conventionally, in a circuit used for electric motor drive control, for example, an FET as a switching element is connected to a power source side or a ground side of the motor, and the motor is controlled by turning on / off the FET. Some of such drive circuits are provided with a circuit for detecting a failure of the FET in order to prevent the failure of the control due to the failure of the FET (see, for example, Patent Document 1).

上記したような駆動回路に故障検出回路を設けた例を図8に示す。図において、電源ラインVと接地との間にモータ1と駆動回路2内のFET3とが直列に接続されている。そのFET3を制御するプリドライブ回路5は、CPU4の制御出力端子O1のH/Lによりオン/オフする第1トランジスタTR1と、第1トランジスタTR1のオン/オフに応じてオン/オフ制御されるように電源ラインVと接地との間に互いに直列に接続された一対の第2・第3トランジスタTR2・3とにより構成されていると共に、それら両トランジスタTR2・3の互いに接続されたエミッタ間がFET3のゲートと接続されている。FET3のドレインは状態検出回路6を介してCPU4の入力端子I1と接続されている。   An example in which a failure detection circuit is provided in the drive circuit as described above is shown in FIG. In the figure, the motor 1 and the FET 3 in the drive circuit 2 are connected in series between the power supply line V and the ground. The pre-drive circuit 5 that controls the FET 3 is controlled to be turned on / off according to the first transistor TR1 that is turned on / off by H / L of the control output terminal O1 of the CPU 4 and the first transistor TR1. And a pair of second and third transistors TR2 and TR3 connected in series between the power line V and the ground, and between the emitters of the two transistors TR2 and TR3 connected to each other is FET3. Connected to the gate. The drain of the FET 3 is connected to the input terminal I 1 of the CPU 4 through the state detection circuit 6.

上記した駆動回路にあっては、状態検出回路6によりFET3の状態を検出することができる。FET3をオン状態にした時に電圧が電源(H)レベルになっていたらFET3がオープン故障していると判断でき、オフ状態にした時に電圧が接地(L)レベルになっていたらFET3がショート故障していると判断できる。このような故障検知回路を特許文献1に記載されるような車両用の配線系統に用いた場合、異常個所の特定が容易となり、修理の時間や労力を軽減できる。
特開2001−309546号公報(第7頁、図1)
In the drive circuit described above, the state of the FET 3 can be detected by the state detection circuit 6. If the voltage is at the power supply (H) level when the FET 3 is turned on, it can be determined that the FET 3 has an open failure. If the voltage is at the ground (L) level when the FET 3 is turned off, the FET 3 has a short failure. Can be judged. When such a failure detection circuit is used in a wiring system for a vehicle as described in Patent Document 1, it is easy to specify an abnormal part, and repair time and labor can be reduced.
JP 2001-309546 A (Page 7, FIG. 1)

しかしながら、上記プリドライブ回路の各トランジスタTR1〜3のいずれかが故障していた場合にも、上記状態検出回路では故障であると判断するため、故障判断としては問題ないが、その場合、FETが故障しているのかプリドライブ回路部が異常となっているのかの判別が出来ないという問題がある。特にこの故障検知回路を車両用の配線系統に用いた場合、異常検出時にはFETとプリドライブ回路を全て交換しなければならなくなるため、正常な部品まで交換してしまう可能性や、交換のための余計に時間を要したり、交換の部品代が嵩むという問題がある。   However, even if any of the transistors TR1 to TR3 in the pre-drive circuit has failed, the state detection circuit determines that there is a failure, so there is no problem as a failure determination. There is a problem that it is impossible to determine whether the pre-drive circuit unit is malfunctioning or abnormal. Especially when this failure detection circuit is used in a wiring system for a vehicle, it is necessary to replace all FETs and pre-drive circuits when an abnormality is detected. There is a problem that extra time is required and replacement parts are expensive.

このような課題を解決して、FETおよびその制御用プリドライバ回路を設けた駆動回路における故障箇所の特定を可能とするために本発明に於いては、負荷に直列に接続されたスイッチング素子と、制御手段から出力される制御信号に応じて前記スイッチング素子を駆動制御するためのプリドライブ回路と、前記負荷と前記スイッチング素子とのノードに接続されたスイッチング素子状態検出回路と、前記プリドライブ回路と前記スイッチング素子とのノードに接続されたプリドライブ回路状態検出回路とを有し、前記スイッチング素子状態検出回路と前記プリドライブ回路状態検出回路との各検出信号同士を比較して前記プリドライブ回路及び前記スイッチング素子の異常を検出するものとした。   In order to solve such problems and to identify a failure location in a drive circuit provided with a FET and its control predriver circuit, in the present invention, a switching element connected in series with a load A predrive circuit for driving and controlling the switching element in response to a control signal output from the control means, a switching element state detection circuit connected to a node between the load and the switching element, and the predrive circuit And a pre-drive circuit state detection circuit connected to a node between the switching element and the pre-drive circuit by comparing the detection signals of the switching element state detection circuit and the pre-drive circuit state detection circuit And an abnormality of the switching element is detected.

このように本発明によれば、プリドライブ回路からスイッチング素子に出力される信号とスイッチング素子の状態を検出し得る信号とをそれぞれ検出して両者を比較することから、両検出信号の一方に異常が検出されればその異常検出された方に異常が発生したと判断することができるため、故障箇所を特定することができる。これにより、スイッチング素子に対する給電を停止するべきかプリドライブ回路を停止するべきかの判別が可能になり、故障発生時における適切な処理ができるため、素子の損傷などを好適に防止し得る。また、交換の必要性があるときには、必要最小限の部品だけで済む。   As described above, according to the present invention, since the signal output from the pre-drive circuit to the switching element and the signal capable of detecting the state of the switching element are detected and compared with each other, one of the two detection signals is abnormal. If it is detected, it can be determined that an abnormality has occurred in the direction in which the abnormality is detected, so that the failure location can be specified. As a result, it is possible to determine whether the power supply to the switching element should be stopped or whether the predrive circuit should be stopped, and appropriate processing can be performed when a failure occurs, so that damage to the element can be suitably prevented. When there is a need for replacement, only the minimum necessary parts are required.

特に、スイッチング素子状態検出回路がD/A変換回路からなることにより、制御手段としての例えばCPUによる判断を電圧レベルの高低(H/L)で行うことができ、検出を簡単に行うことができる。また、スイッチング素子がFETであり、そのゲートにプリドライブ回路の出力が入力する回路に有効である。   In particular, since the switching element state detection circuit is composed of a D / A conversion circuit, determination by, for example, the CPU as the control means can be performed at a voltage level (H / L), and detection can be performed easily. . Further, this is effective for a circuit in which the switching element is an FET and the output of the pre-drive circuit is input to the gate thereof.

また、スイッチング素子状態検出回路がCRフィルタ回路からなることにより、スイッチング素子をPWM制御する場合に、PWM信号を検出しようとするとそのパルス周波数に応じて割り込みを掛けることにより制御手段としての例えばCPUの負担が増大して他の制御に影響を及ぼす虞があるのに対して、そのような負担を無くすことができる。   In addition, since the switching element state detection circuit is constituted by a CR filter circuit, when PWM control of the switching element is performed, if an attempt is made to detect a PWM signal, an interrupt is generated according to the pulse frequency, for example, as a control means of the CPU. While the burden may increase and affect other controls, such a burden can be eliminated.

さらに、負荷が車両用開閉体を開閉駆動する電動モータである場合には、電動モータを駆動制御するスイッチング素子とプリドライブ回路のどちらが故障しているかが判別できるため、故障状態に応じて、車両用開閉体を開閉する電動モータを制御することが可能となる。   Further, when the load is an electric motor that opens and closes a vehicle opening / closing body, it is possible to determine which of the switching element that controls the drive of the electric motor and the pre-drive circuit has failed. It becomes possible to control the electric motor that opens and closes the opening / closing body for use.

以下、本発明の実施の形態を、図面を参照しながら説明する。図1は本発明が適用された駆動回路用状態検出回路を示す要部回路図でであり、本状態検出回路は例えば自動車のオートスライドドアやパワーウィンドウやサンルーフなどの開閉体の駆動制御回路に適用可能である。なお、背景技術で示した回路と同様の部分については同一の符号を付してその詳しい説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a principal circuit diagram showing a drive circuit state detection circuit to which the present invention is applied. This state detection circuit is used for a drive control circuit of an opening / closing body such as an auto slide door, a power window, or a sunroof of an automobile. Applicable. The same parts as those of the circuit shown in the background art are denoted by the same reference numerals, and detailed description thereof is omitted.

図において、電源ラインVとモータ1との間にメインスイッチとしてのリレーRYが設けられており、その接点を介してモータ1の電源側端子が電源ラインVに接続されている。図示しない車両用開閉体を開閉駆動するモータ1の接地側端子は、駆動回路2内のFET3を介して接地されている。   In the figure, a relay RY as a main switch is provided between a power supply line V and the motor 1, and a power supply side terminal of the motor 1 is connected to the power supply line V through its contact. A ground side terminal of the motor 1 that opens and closes a vehicle opening / closing body (not shown) is grounded via an FET 3 in the drive circuit 2.

駆動回路2内には、駆動制御をプログラムされた制御手段としてのCPU4と、CPU4の第1出力端子O1から出力される制御信号に応じてFET3を駆動制御するプリドライブ回路5と、CPU4の第2出力端子O2から出力される信号に応じて上記リレーRYのコイルを励磁/非励磁状態にするためのトランジスタTR4と、FET3のドレインに接続されかつCPU4の第1入力端子I1に検出信号を出力する状態検出回路6と、プリドライブ回路5の両トランジスタTR2・3のノードとCPU4の第2入力端子I2との間に設けられたトランジスタTR5からなるプリドライブ回路状態検出回路7が設けられている。   In the drive circuit 2, there are a CPU 4 as a control means programmed for drive control, a pre-drive circuit 5 that drives and controls the FET 3 in accordance with a control signal output from the first output terminal O1 of the CPU 4, and a CPU 4 2 The detection signal is output to the first input terminal I1 of the CPU 4 connected to the drain of the transistor TR4 for bringing the coil of the relay RY into the excited / de-energized state and the FET3 in accordance with the signal output from the output terminal O2. And a predrive circuit state detection circuit 7 comprising a transistor TR5 provided between the nodes of both transistors TR2 and TR3 of the predrive circuit 5 and the second input terminal I2 of the CPU4. .

上記トランジスタTR5は、そのベースがトランジスタTR2・3のノードと接続され、コレクタが定電圧端子Vccに接続され、エミッタが接地されていると共に、コレクタが第2入力端子I2に接続されている。これにより、プリドライブ回路5によりFET3を制御するFET制御信号の状態を検出し、かつ反転させて第2入力端子に2に入力させるようになっている。   The base of the transistor TR5 is connected to the node of the transistors TR2 · 3, the collector is connected to the constant voltage terminal Vcc, the emitter is grounded, and the collector is connected to the second input terminal I2. As a result, the state of the FET control signal for controlling the FET 3 is detected by the pre-drive circuit 5 and is inverted and input to 2 at the second input terminal.

このようにして構成されたモータ駆動回路における故障検出要領について以下に示す。まず正常状態の各波形を図2に示す。図の上段に示されるようにCPU4の第1出力端子O1から所定のパルス周波数によるPWM信号が出力され、それに応じてFET3のゲート電圧波形が図の中段に示される波形となる。このゲート電圧波形は図に示されるように第1出力端子O1の波形に対して反転しているため、トランジスタTR5を介して第2入力端子I2に反転入力する。FET3のドレイン電圧波形を検出する状態検出回路6の出力波形(第1入力端子I2の入力波形)は図の下段に示されるようになる。   The failure detection procedure in the motor drive circuit configured as described above will be described below. First, each waveform in a normal state is shown in FIG. As shown in the upper part of the figure, a PWM signal with a predetermined pulse frequency is output from the first output terminal O1 of the CPU 4, and the gate voltage waveform of the FET 3 becomes the waveform shown in the middle part of the figure accordingly. Since this gate voltage waveform is inverted with respect to the waveform of the first output terminal O1 as shown in the figure, it is inverted and input to the second input terminal I2 via the transistor TR5. The output waveform of the state detection circuit 6 that detects the drain voltage waveform of the FET 3 (the input waveform of the first input terminal I2) is as shown in the lower part of the figure.

そして、両入力端子I1・I2に入力された波形同士を比較する。第2入力端子I2に入力される波形は図2の中段の波形の反転波形であり、図2の下段に示される第1入力端子I1に入力された波形と同一となるため、この場合には回路が正常であると判断することができる。   Then, the waveforms input to both input terminals I1 and I2 are compared. The waveform input to the second input terminal I2 is an inverted waveform of the middle waveform in FIG. 2, and is the same as the waveform input to the first input terminal I1 shown in the lower stage of FIG. It can be determined that the circuit is normal.

次にプリドライブ回路5の各トランジスタTR1〜3の少なくともいずれかが故障していた場合について図3を参照して以下に示す。図3の下段に示されるようにFET3のドレイン電圧波形が所定の周波数のパルス波形とならずにLレベルとなったままの場合には、プリドライブ回路5及びFET3のいずれか一方が故障してFET3がPWM制御されない回路の異常であると判断することができる。その場合にはさらにFET3のゲート入力信号を監視する。   Next, a case where at least one of the transistors TR1 to TR3 of the pre-drive circuit 5 has failed will be described below with reference to FIG. As shown in the lower part of FIG. 3, when the drain voltage waveform of the FET 3 does not become a pulse waveform of a predetermined frequency and remains at the L level, either the pre-drive circuit 5 or the FET 3 fails. It can be determined that the FET 3 has a circuit abnormality that is not PWM-controlled. In that case, the gate input signal of the FET 3 is further monitored.

例えば図3の中段に示されるようにFET3のゲート電圧波形が所定の周波数のパルス波形とならずにHレベルとなったままの場合にはプリドライブ回路5の異常であると判断することができる。なお、この場合にプリドライブ回路5をOFF(CPU4の第1出力端子O1の出力をH)とすると、プリドライブ回路5の二次的破壊を誘発する可能性がある為、FET3の電源を遮断すると良く、図示例の場合にはリレーRYをオフにしてモータ1を停止される。   For example, as shown in the middle part of FIG. 3, when the gate voltage waveform of the FET 3 does not become a pulse waveform of a predetermined frequency and remains at the H level, it can be determined that the pre-drive circuit 5 is abnormal. . In this case, if the pre-drive circuit 5 is turned off (the output of the first output terminal O1 of the CPU 4 is H), the secondary drive of the pre-drive circuit 5 may be induced. In the illustrated example, the relay 1 is turned off and the motor 1 is stopped.

それに対して、図4の中段に示されるように所定の周波数のパルス波形となっている場合にはプリドライブ回路5が正常であると判断できるため、FET3の異常であると判断することができる。なお、この場合には正常であるプリドライブ回路5を遮断するとともに、FET3の電源を遮断すると良く、例えばCPU4の第1出力端子O1の出力を停止してモータ1を停止させる。   On the other hand, when the pulse waveform has a predetermined frequency as shown in the middle part of FIG. 4, it can be determined that the pre-drive circuit 5 is normal, and therefore it can be determined that the FET 3 is abnormal. . In this case, the normal pre-drive circuit 5 may be shut off and the power supply of the FET 3 may be shut off. For example, the output of the first output terminal O1 of the CPU 4 is stopped and the motor 1 is stopped.

このように異常箇所に合わせた対応が可能になり、異常時に好適な対応ができる上、故障の状態に応じて、車両用スライドドアを開閉駆動する電動モータを停止制御することが可能となって、操作者の意図しないドア開閉動作を防止することができる。さらに、FET3等の二次破壊を防止することもできる。   In this way, it is possible to cope with an abnormal location, and it is possible to appropriately cope with an abnormality, and it is possible to stop and control an electric motor that opens and closes a vehicle sliding door according to a failure state. The door opening / closing operation unintended by the operator can be prevented. Further, secondary breakdown of the FET 3 and the like can be prevented.

次に本発明に基づく第2の例について図5を参照して以下に示す。なお、上記図示例の図1と同様の部分については同一の符号を付してその詳しい説明を省略する。この第2の例にあっては、プリドライブ回路状態検出回路としてコンデンサC1と抵抗R1とによるCRフィルタ回路7が設けられている。図に示されるように、FET3のゲート電圧を検出するべく両トランジスタTR2・3のノードに互いに並列なコンデンサC1と抵抗R1とが接続され、両トランジスタTR2・3のノードとコンデンサC1及び抵抗R1とのノードが第2入力端子I2に接続されている。これにより、第2入力端子I2には、FET3のゲート電圧がパルス周波数ではなく電圧レベルとして入力するようになる。   Next, a second example according to the present invention will be described below with reference to FIG. In addition, about the part similar to FIG. 1 of the said illustration example, the same code | symbol is attached | subjected and the detailed description is abbreviate | omitted. In the second example, a CR filter circuit 7 including a capacitor C1 and a resistor R1 is provided as a pre-drive circuit state detection circuit. As shown in the figure, in order to detect the gate voltage of the FET 3, a capacitor C1 and a resistor R1 are connected in parallel to the nodes of both transistors TR2 · 3, and the node of both transistors TR2 · 3, the capacitor C1 and the resistor R1 are connected. Are connected to the second input terminal I2. As a result, the gate voltage of the FET 3 is input to the second input terminal I2 as a voltage level instead of a pulse frequency.

FET3のゲート電圧をそのまま検出する場合にはPWM信号を検出することになり、それは所定周波数のパルス波形となるため、その波形を正確に把握するためにはパルス周波数に合わせて割り込み処理する必要がある。通常、PWM信号は数十kHzであるため、CPU4で割り込み処理を行うようするとCPUへの負荷が大きくなり、最悪の場合には第2入力端子I2に対する割り込みが掛かり放しになり、CPU4内で他の処理を行うことができなくなる可能性がある。   When the gate voltage of the FET 3 is detected as it is, the PWM signal is detected, and it becomes a pulse waveform of a predetermined frequency. Therefore, in order to accurately grasp the waveform, it is necessary to perform interrupt processing in accordance with the pulse frequency. is there. Since the PWM signal is usually several tens of kHz, if the CPU 4 performs an interrupt process, the load on the CPU increases, and in the worst case, the interrupt to the second input terminal I2 is unleashed. There is a possibility that the process cannot be performed.

それに対して、上記したようにPWM信号をCRフィルタ回路7により処理することにより、その処理された信号は、正常の場合には図6の下段に示されるように、電圧レベルで正常領域内に収まる。   In contrast, when the PWM signal is processed by the CR filter circuit 7 as described above, the processed signal is within the normal region at the voltage level as shown in the lower part of FIG. It will fit.

プリドライブ回路5の例えばトランジスタTR1のオープン故障の場合には、正常領域を超えた電圧となる。したがって、正常領域を超えた電圧が発生しているか否かをCPU4で検出することにより、上記故障を判別できる。なお、PWMキャリア周波数が極端に遅くなった場合も異常として検出することが可能である。その場合には図6の下段の破線のように0V出力の波形となり、正常領域外であることからその異常を判別することができる。   For example, in the case of an open failure of the transistor TR1 of the pre-drive circuit 5, the voltage exceeds the normal region. Therefore, the failure can be determined by detecting whether or not the voltage exceeding the normal region is generated by the CPU 4. Note that even when the PWM carrier frequency becomes extremely slow, it can be detected as an abnormality. In that case, the waveform is 0V output as shown by the broken line in the lower part of FIG. 6, and the abnormality can be determined because it is out of the normal region.

この第2の例においても入力端子I1への波形を上記と同様に監視することによりFET3の正常/異常を判別することができる。   Also in the second example, it is possible to determine the normality / abnormality of the FET 3 by monitoring the waveform to the input terminal I1 in the same manner as described above.

本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。たとえば、本実施の形態おいては、駆動回路用状態検出回路を車両用開閉体の制御回路に適用した場合を示しているが、これに限られることはなく、負荷を駆動制御する制御回路であれば適用可能である。   It goes without saying that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention. For example, in the present embodiment, the case where the drive circuit state detection circuit is applied to a control circuit for a vehicle opening / closing body is shown, but the present invention is not limited to this, and a control circuit that drives and controls a load. Applicable if available.

本発明が適用された駆動回路用状態検出回路を示す要部回路図である。It is a principal part circuit diagram which shows the state detection circuit for drive circuits to which this invention was applied. 正常時の波形を示す図である。It is a figure which shows the waveform at the time of normal. プリドライブ回路の異常時の波形図である。It is a wave form diagram at the time of abnormality of a predrive circuit. FETの異常時の波形図である。It is a wave form diagram at the time of abnormality of FET. 第2の例を示す図1に対応する図である。It is a figure corresponding to FIG. 1 which shows a 2nd example. 第2の例における正常時の波形を示す図である。It is a figure which shows the waveform at the time of normal in a 2nd example. 第2の例におけるプリドライブ回路の異常時の波形図である。It is a wave form chart at the time of abnormality of the predrive circuit in a 2nd example. 従来の状態検出回路を設けた要部回路図である。It is a principal part circuit diagram which provided the conventional state detection circuit.

符号の説明Explanation of symbols

1 モータ
2 駆動回路
3 FET
4 CPU
5 プリドライブ回路
6 状態検出回路
7 プリドライブ回路状態検出回路
8 CRフィルタ回路

1 Motor 2 Drive circuit 3 FET
4 CPU
5 Pre-drive circuit 6 State detection circuit 7 Pre-drive circuit state detection circuit 8 CR filter circuit

Claims (5)

負荷に直列に接続されたスイッチング素子と、制御手段から出力される制御信号に応じて前記スイッチング素子を駆動制御するためのプリドライブ回路と、前記負荷と前記スイッチング素子とのノードに接続されたスイッチング素子状態検出回路と、前記プリドライブ回路と前記スイッチング素子とのノードに接続されたプリドライブ回路状態検出回路とを有し、
前記スイッチング素子状態検出回路により回路の異常を検出すると共に、当該回路の異常が検出された場合には前記プリドライブ回路状態検出回路と前記スイッチング素子状態検出回路との各検出信号同士を比較して前記プリドライブ回路が異常であるか否かを検出することを特徴とする駆動回路用状態検出回路。
A switching element connected in series to the load, a pre-drive circuit for driving and controlling the switching element in accordance with a control signal output from the control means, and a switching connected to a node between the load and the switching element An element state detection circuit, and a predrive circuit state detection circuit connected to a node between the predrive circuit and the switching element,
The switching element state detection circuit detects an abnormality in the circuit, and when an abnormality is detected in the circuit, the detection signals of the pre-drive circuit state detection circuit and the switching element state detection circuit are compared with each other. A drive circuit state detection circuit for detecting whether or not the pre-drive circuit is abnormal.
前記スイッチング素子状態検出回路がD/A変換回路からなることを特徴とする請求項1に記載の駆動回路用状態検出回路。   2. The drive circuit state detection circuit according to claim 1, wherein the switching element state detection circuit comprises a D / A conversion circuit. 前記スイッチング素子がFETであり、そのゲートに前記プリドライブ回路の出力が入力することを特徴とする請求項1または請求項2に記載の駆動回路用状態検出回路。   The drive circuit state detection circuit according to claim 1, wherein the switching element is an FET, and an output of the pre-drive circuit is input to a gate thereof. 前記スイッチング素子状態検出回路がCRフィルタ回路からなることを特徴とする請求項1乃至請求項3のいずれかに記載の駆動回路用状態検出回路。   4. The drive circuit state detection circuit according to claim 1, wherein the switching element state detection circuit comprises a CR filter circuit. 前記負荷が、車両用開閉体を開閉駆動する電動モータであることを特徴とする請求項1乃至請求項4のいずれかに記載の駆動回路用状態検出回路。

The drive circuit state detection circuit according to any one of claims 1 to 4, wherein the load is an electric motor that opens and closes a vehicle opening / closing body.

JP2004105349A 2004-03-31 2004-03-31 State detection circuit for drive circuit Expired - Fee Related JP4412592B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004105349A JP4412592B2 (en) 2004-03-31 2004-03-31 State detection circuit for drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004105349A JP4412592B2 (en) 2004-03-31 2004-03-31 State detection circuit for drive circuit

Publications (2)

Publication Number Publication Date
JP2005295655A JP2005295655A (en) 2005-10-20
JP4412592B2 true JP4412592B2 (en) 2010-02-10

Family

ID=35327989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004105349A Expired - Fee Related JP4412592B2 (en) 2004-03-31 2004-03-31 State detection circuit for drive circuit

Country Status (1)

Country Link
JP (1) JP4412592B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899918B2 (en) * 2007-02-21 2012-03-21 セイコーエプソン株式会社 Power transmission control device, non-contact power transmission system, power transmission device and electronic device
JP5129582B2 (en) 2008-01-09 2013-01-30 日立オートモティブシステムズ株式会社 Load drive diagnostic device and control method thereof
JP2010104138A (en) * 2008-10-23 2010-05-06 Denso Corp Dc motor driver

Also Published As

Publication number Publication date
JP2005295655A (en) 2005-10-20

Similar Documents

Publication Publication Date Title
US10457321B2 (en) Electronic control unit and electric power steering apparatus equipped with the same
US9543857B2 (en) Load driving device with failure detection
US7218120B2 (en) Fault detection circuit for a driver circuit
CN110231560B (en) Inductive load control device
US10924054B2 (en) Failure diagnosis method for inverter circuit
JP4671334B2 (en) Fault detection circuit for drive unit
US20080247108A1 (en) Load drive device
KR102587391B1 (en) Safe control of consumer devices
JP3990669B2 (en) Load fault diagnosis method and apparatus, and load fault processing method and apparatus
JP2008276727A (en) Load drive system
EP1420257B1 (en) Apparatus for detecting defects
JP5099041B2 (en) Fuel pump control device
JP4412592B2 (en) State detection circuit for drive circuit
CN110622409B (en) Motor driving device
JP6145446B2 (en) Relay drive circuit
JP6911570B2 (en) Detection device
JP2023009548A (en) Power control device and semiconductor failure detection method
JP2757631B2 (en) Pulse drive circuit
JP3365808B2 (en) Motor drive control circuit, device provided with motor drive control circuit, and motor drive control method
JP7019373B2 (en) Power supply device
JP2019160487A (en) Power supply circuit
JP2010035276A (en) Motor control apparatus and motor drive device
WO2023026943A1 (en) Power supply device
JP3555772B2 (en) Load abnormality detection circuit
JP2024034021A (en) Pressure reducing valve control device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091029

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4412592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees